(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-10-21
(45)【発行日】2022-10-31
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/786 20060101AFI20221024BHJP
H01L 21/28 20060101ALI20221024BHJP
H01L 21/8234 20060101ALI20221024BHJP
H01L 27/088 20060101ALI20221024BHJP
H01L 29/417 20060101ALI20221024BHJP
H01L 29/423 20060101ALI20221024BHJP
H01L 29/49 20060101ALI20221024BHJP
H02M 3/155 20060101ALI20221024BHJP
【ＦＩ】
H01L29/78 617N
H01L21/28 301B
H01L27/088 E
H01L27/088 331E
H01L29/50 M
H01L29/58 G
H01L29/78 616T
H01L29/78 618B
H02M3/155 H
【請求項の数】
2
(21)【出願番号】P 2021111205
(22)【出願日】2021-07-05
(62)【分割の表示】P 2019226225の分割
【原出願日】2011-06-02
(65)【公開番号】P2021177559
(43)【公開日】2021-11-11
【審査請求日】2021-07-28
(31)【優先権主張番号】P 2010132529
(32)【優先日】2010-06-10
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】高橋 圭
(72)【発明者】
【氏名】小山 潤
(72)【発明者】
【氏名】石井 将人
【審査官】田付 徳雄
(56)【参考文献】
【文献】特開２０１０－０２０３２２（ＪＰ，Ａ）
【文献】特開２００６－２８６７７２（ＪＰ，Ａ）
【文献】国際公開第２０１０／０４７１４０（ＷＯ，Ａ１）
【文献】特開２０１０－１０３３６０（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１０／０００６８３５（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８６
Ｈ０１Ｌ ２１／２８
Ｈ０１Ｌ ２１／８２３４
Ｈ０１Ｌ ２７／０８８
Ｈ０１Ｌ ２９／４１７
Ｈ０１Ｌ ２９／４２３
Ｈ０２Ｍ ３／１５５
(57)【特許請求の範囲】
【請求項1】
ゲート電極としての機能を有する第１の導電膜と、
第１の絶縁膜を介して前記第１の導電膜上方に配置され、トランジスタのチャネル形成領域を有する酸化物半導体膜と、
前記酸化物半導体膜上方に配置され、前記酸化物半導体膜と電気的に接続された第２の導電膜及び第３の導電膜と、を有し、
平面視において、前記第１の導電膜は、前記酸化物半導体膜と重なる領域と、前記酸化物半導体膜と重ならない領域と、を有し、
平面視において、前記第２の導電膜は、前記第１の導電膜の周縁と重なりを有し、
平面視において、前記第３の導電膜は、前記第１の導電膜の周縁と重なりを有し、
前記第２の導電膜は、前記チャネル形成領域のチャネル長方向に沿う第１の方向において対向する第１の端部及び第２の端部を有し、
前記第１の端部は、前記酸化物半導体膜及び前記第１の絶縁膜を介して前記第１の導電膜と重なりを有し、
前記第２の端部は、前記酸化物半導体膜及び前記第１の絶縁膜を介して前記第１の導電膜と重なりを有し、
前記第３の導電膜は、前記第１の方向において対向する第３の端部及び第４の端部を有し、
前記第３の端部は、前記酸化物半導体膜及び前記第１の絶縁膜を介して前記第１の導電膜と重なりを有し、
前記第４の端部は、前記酸化物半導体膜及び前記第１の絶縁膜と重なりを有し、
前記第４の端部は、前記第１の導電膜と重ならない半導体装置。
【請求項2】
ゲート電極としての機能を有する第１の導電膜と、
第１の絶縁膜を介して前記第１の導電膜上方に配置され、トランジスタのチャネル形成領域を有する酸化物半導体膜と、
前記酸化物半導体膜上方に配置され、前記酸化物半導体膜と電気的に接続された第２の導電膜及び第３の導電膜と、を有し、
平面視において、前記第１の導電膜は、前記酸化物半導体膜と重なる領域と、前記酸化物半導体膜と重ならない領域と、を有し、
平面視において、前記第２の導電膜は、前記第１の導電膜の周縁と重なりを有し、
平面視において、前記第３の導電膜は、前記第１の導電膜の周縁と重なりを有し、
前記第２の導電膜は、前記チャネル形成領域のチャネル長方向に沿う第１の方向において対向する第１の端部及び第２の端部を有し、
前記第１の端部は、前記酸化物半導体膜及び前記第１の絶縁膜を介して前記第１の導電膜と重なりを有し、
前記第２の端部は、前記酸化物半導体膜及び前記第１の絶縁膜を介して前記第１の導電膜と重なりを有し、
前記第３の導電膜は、前記第１の方向において対向する第３の端部及び第４の端部を有し、
前記第３の端部は、前記酸化物半導体膜及び前記第１の絶縁膜を介して前記第１の導電膜と重なりを有し、
前記第４の端部は、前記酸化物半導体膜及び前記第１の絶縁膜と重なりを有し、
前記第４の端部は、前記第１の導電膜と重ならない半導体装置であって、
前記半導体装置は、前記トランジスタのスイッチングの周波数を変更する機能を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、薄膜の半導体膜を用いたＤＣＤＣコンバータ、電源回路及び半導体装置に関す
る。
る。
【背景技術】
【0002】
近年、ポリシリコンや微結晶シリコンによって得られる高い移動度と、アモルファスシリ
コンによって得られる均一な素子特性とを兼ね備えた新たな半導体材料として、酸化物半
導体と呼ばれる、半導体特性を示す金属酸化物に注目が集まっている。金属酸化物は様々
な用途に用いられており、例えば、よく知られた金属酸化物である酸化インジウムは、液
晶表示装置などで透明電極材料として用いられている。半導体特性を示す金属酸化物とし
ては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、この
ような半導体特性を示す金属酸化物をチャネル形成領域に用いるトランジスタが、既に知
られている（特許文献１及び特許文献２）。
コンによって得られる均一な素子特性とを兼ね備えた新たな半導体材料として、酸化物半
導体と呼ばれる、半導体特性を示す金属酸化物に注目が集まっている。金属酸化物は様々
な用途に用いられており、例えば、よく知られた金属酸化物である酸化インジウムは、液
晶表示装置などで透明電極材料として用いられている。半導体特性を示す金属酸化物とし
ては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、この
ような半導体特性を示す金属酸化物をチャネル形成領域に用いるトランジスタが、既に知
られている（特許文献１及び特許文献２）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００７－１２３８６１号公報
【文献】特開２００７－９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、ＤＣＤＣコンバータは、入力電圧の値に係わらず、一定の出力電圧を得ること
ができる定電圧回路であり、整流回路などと共に電源回路に用いられている。特に、スイ
ッチング方式のＤＣＤＣコンバータを用いた電源回路は、スイッチング電源またはスイッ
チングレギュレータと呼ばれている。
ができる定電圧回路であり、整流回路などと共に電源回路に用いられている。特に、スイ
ッチング方式のＤＣＤＣコンバータを用いた電源回路は、スイッチング電源またはスイッ
チングレギュレータと呼ばれている。
【0005】
スイッチング方式のＤＣＤＣコンバータは、スイッチング素子により入力電圧からパルス
状の波形を有する電圧を形成し、当該電圧をコイルや容量素子などにおいて平滑化或いは
保持することで、所望の大きさの出力電圧を得るものである。スイッチング方式の場合、
抵抗による電圧降下を利用するリニア方式の場合よりも、ＤＣＤＣコンバータにおける電
力の内部損失を理論的に小さくすることができるため、電力変換効率が高く、電力損失に
伴う発熱量を小さく抑えることができる。そのため、マイクロプロセッサなどの大きな出
力電圧を必要とする半導体装置では、スイッチング方式のＤＣＤＣコンバータを用いた電
源回路が多用されている。
状の波形を有する電圧を形成し、当該電圧をコイルや容量素子などにおいて平滑化或いは
保持することで、所望の大きさの出力電圧を得るものである。スイッチング方式の場合、
抵抗による電圧降下を利用するリニア方式の場合よりも、ＤＣＤＣコンバータにおける電
力の内部損失を理論的に小さくすることができるため、電力変換効率が高く、電力損失に
伴う発熱量を小さく抑えることができる。そのため、マイクロプロセッサなどの大きな出
力電圧を必要とする半導体装置では、スイッチング方式のＤＣＤＣコンバータを用いた電
源回路が多用されている。
【0006】
しかし、スイッチング方式のＤＣＤＣコンバータは、リニア方式のものより高い電力変換
効率が得られるが、半導体装置の低消費電力化を図るためにはさらなる電力変換効率の向
上が要求される。特に、一次電池、二次電池などの各種電池や、キャパシタなどに蓄積さ
れた電力を用いる携帯型電子機器の場合、電池またはキャパシタなどから出力される電圧
を最適な大きさに変換するためには、ＤＣＤＣコンバータを用いる必要がある。ＤＣＤＣ
コンバータの電力変換効率を向上させることは、半導体装置の消費電力を小さく抑え、延
いては上記半導体装置を用いた携帯型電子機器の連続使用時間を長く確保することに繋が
る。
効率が得られるが、半導体装置の低消費電力化を図るためにはさらなる電力変換効率の向
上が要求される。特に、一次電池、二次電池などの各種電池や、キャパシタなどに蓄積さ
れた電力を用いる携帯型電子機器の場合、電池またはキャパシタなどから出力される電圧
を最適な大きさに変換するためには、ＤＣＤＣコンバータを用いる必要がある。ＤＣＤＣ
コンバータの電力変換効率を向上させることは、半導体装置の消費電力を小さく抑え、延
いては上記半導体装置を用いた携帯型電子機器の連続使用時間を長く確保することに繋が
る。
【0007】
上述の課題に鑑み、本発明は、電力変換効率の向上を実現するＤＣＤＣコンバータ、及び
上記ＤＣＤＣコンバータを用いた電源回路の提供を目的の一とする。或いは、本発明は、
ＤＣＤＣコンバータを用いた半導体装置の、消費電力の低減を目的の一とする。
上記ＤＣＤＣコンバータを用いた電源回路の提供を目的の一とする。或いは、本発明は、
ＤＣＤＣコンバータを用いた半導体装置の、消費電力の低減を目的の一とする。
【課題を解決するための手段】
【0008】
本発明者らは、ＤＣＤＣコンバータの電力変換効率が、出力電力を制御するためのスイッ
チング素子として機能するトランジスタの、オン抵抗またはオフ電流に左右されることに
着目した。そして、ＤＣＤＣコンバータの出力電力が小さい場合には、トランジスタのオ
ン抵抗による電力損失よりも、トランジスタのオフ電流による電力損失の方が、電力変換
効率の低減に繋がると考えた。また、ＤＣＤＣコンバータの出力電力が大きい場合には、
トランジスタのオフ電流による電力損失よりも、トランジスタのオン抵抗による電力損失
の方が、電力変換効率の低減に繋がると考えた。
チング素子として機能するトランジスタの、オン抵抗またはオフ電流に左右されることに
着目した。そして、ＤＣＤＣコンバータの出力電力が小さい場合には、トランジスタのオ
ン抵抗による電力損失よりも、トランジスタのオフ電流による電力損失の方が、電力変換
効率の低減に繋がると考えた。また、ＤＣＤＣコンバータの出力電力が大きい場合には、
トランジスタのオフ電流による電力損失よりも、トランジスタのオン抵抗による電力損失
の方が、電力変換効率の低減に繋がると考えた。
【0009】
そこで、本発明の一態様に係るＤＣＤＣコンバータは、スイッチング素子として機能する
トランジスタが、通常のゲート電極に加えて、チャネル形成領域を間に挟んで上記ゲート
電極と向かい合い、閾値電圧を制御するためのバックゲート電極を備えるものとする。そ
して、ＤＣＤＣコンバータから出力される出力電力の大きさに従って、バックゲート電極
に与える電位の高さを制御するための、バックゲート制御回路を備える。バックゲート制
御回路により、バックゲート電極に与える電位を制御することで、出力電力が大きい場合
（所定の値を超えた場合）にはオン抵抗が下がるように閾値電圧を調整し、出力電力が小
さい場合（所定の値以下の場合）にはオフ電流が下がるように閾値電圧を調整することが
できる。
トランジスタが、通常のゲート電極に加えて、チャネル形成領域を間に挟んで上記ゲート
電極と向かい合い、閾値電圧を制御するためのバックゲート電極を備えるものとする。そ
して、ＤＣＤＣコンバータから出力される出力電力の大きさに従って、バックゲート電極
に与える電位の高さを制御するための、バックゲート制御回路を備える。バックゲート制
御回路により、バックゲート電極に与える電位を制御することで、出力電力が大きい場合
（所定の値を超えた場合）にはオン抵抗が下がるように閾値電圧を調整し、出力電力が小
さい場合（所定の値以下の場合）にはオフ電流が下がるように閾値電圧を調整することが
できる。
【0010】
さらに、本発明の一態様に係るＤＣＤＣコンバータでは、スイッチング素子として機能す
るトランジスタが、オフ電流の極めて小さい絶縁ゲート電界効果型トランジスタ（以下、
単にトランジスタとする）であることを特徴とするものである。上記トランジスタは、シ
リコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導
体材料を、チャネル形成領域に含むことを特徴とする。上述したような特性を有する半導
体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧である
トランジスタを実現することができる。このような半導体材料としては、例えば、シリコ
ンの約３倍の大きなバンドギャップを有する酸化物半導体が挙げられる。上記構成を有す
るトランジスタをスイッチング素子として用いることで、出力電力が大きい場合は高電圧
の印加によるスイッチング素子の劣化を防ぐことができ、出力電力が小さい場合はオフ電
流を著しく低く抑えることができる。
るトランジスタが、オフ電流の極めて小さい絶縁ゲート電界効果型トランジスタ（以下、
単にトランジスタとする）であることを特徴とするものである。上記トランジスタは、シ
リコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導
体材料を、チャネル形成領域に含むことを特徴とする。上述したような特性を有する半導
体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧である
トランジスタを実現することができる。このような半導体材料としては、例えば、シリコ
ンの約３倍の大きなバンドギャップを有する酸化物半導体が挙げられる。上記構成を有す
るトランジスタをスイッチング素子として用いることで、出力電力が大きい場合は高電圧
の印加によるスイッチング素子の劣化を防ぐことができ、出力電力が小さい場合はオフ電
流を著しく低く抑えることができる。
【0011】
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸
素欠損が低減されることで高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、
ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトラ
ンジスタは、オフ電流が著しく低いという特性を有する。具体的に、高純度化された酸化
物半導体は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０１９／ｃｍ３以下、
好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、さら
に好ましくは１×１０１６／ｃｍ３以下とする。また、ホール効果測定により測定できる
酸化物半導体膜のキャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２
／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満とする。また、酸化物半導体
のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以
上である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減
されることで高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電
流を下げることができる。
素欠損が低減されることで高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、
ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトラ
ンジスタは、オフ電流が著しく低いという特性を有する。具体的に、高純度化された酸化
物半導体は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０１９／ｃｍ３以下、
好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、さら
に好ましくは１×１０１６／ｃｍ３以下とする。また、ホール効果測定により測定できる
酸化物半導体膜のキャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２
／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満とする。また、酸化物半導体
のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以
上である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減
されることで高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電
流を下げることができる。
【0012】
ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及
び導電膜中の水素濃度測定は、ＳＩＭＳで行う。ＳＩＭＳは、その原理上、試料表面近傍
や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知ら
れている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、
対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる
領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小
さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見い
だせない場合がある。この場合、当該膜が存在する領域における、水素濃度の極大値また
は極小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域におい
て、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲
点の値を水素濃度として採用する。
び導電膜中の水素濃度測定は、ＳＩＭＳで行う。ＳＩＭＳは、その原理上、試料表面近傍
や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知ら
れている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、
対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる
領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小
さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見い
だせない場合がある。この場合、当該膜が存在する領域における、水素濃度の極大値また
は極小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域におい
て、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲
点の値を水素濃度として採用する。
【0013】
具体的に、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流
が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍ
でチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイ
ン電圧）が１Ｖから１０Ｖの範囲において、オフ電流（ゲート電極とソース電極間の電圧
を０Ｖ以下としたときのドレイン電流）が、半導体パラメータアナライザの測定限界以下
、すなわち１×１０－１３Ａ以下という特性を得ることができる。この場合、オフ電流を
トランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以
下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入ま
たは容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密
度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜を
チャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジス
タのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の
電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られることが
分かった。したがって、本発明の一態様に係る半導体装置では、高純度化された酸化物半
導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極
間の電圧によっては、１００ｙＡ／μｍ以下、好ましくは１０ｙＡ／μｍ以下、更に好ま
しくは１ｙＡ／μｍ以下にすることができる。従って、高純度化された酸化物半導体膜を
活性層として用いたトランジスタは、オフ電流密度が、結晶性を有するシリコンを用いた
トランジスタに比べて著しく低い。
が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍ
でチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイ
ン電圧）が１Ｖから１０Ｖの範囲において、オフ電流（ゲート電極とソース電極間の電圧
を０Ｖ以下としたときのドレイン電流）が、半導体パラメータアナライザの測定限界以下
、すなわち１×１０－１３Ａ以下という特性を得ることができる。この場合、オフ電流を
トランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以
下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入ま
たは容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密
度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜を
チャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジス
タのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の
電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られることが
分かった。したがって、本発明の一態様に係る半導体装置では、高純度化された酸化物半
導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極
間の電圧によっては、１００ｙＡ／μｍ以下、好ましくは１０ｙＡ／μｍ以下、更に好ま
しくは１ｙＡ／μｍ以下にすることができる。従って、高純度化された酸化物半導体膜を
活性層として用いたトランジスタは、オフ電流密度が、結晶性を有するシリコンを用いた
トランジスタに比べて著しく低い。
【0014】
なお、酸化物半導体は、四元系金属酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半
導体や、三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｓｎ－Ｚ
ｎ－Ｏ系酸化物半導体、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系酸化物半導体、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系
酸化物半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系酸化物半
導体や、二元系金属酸化物であるＩｎ－Ｚｎ－Ｏ系酸化物半導体、Ｓｎ－Ｚｎ－Ｏ系酸化
物半導体、Ａｌ－Ｚｎ－Ｏ系酸化物半導体、Ｚｎ－Ｍｇ－Ｏ系酸化物半導体、Ｓｎ－Ｍｇ
－Ｏ系酸化物半導体、Ｉｎ－Ｍｇ－Ｏ系酸化物半導体、Ｉｎ－Ｇａ－Ｏ系酸化物半導体や
、Ｉｎ－Ｏ系酸化物半導体、Ｓｎ－Ｏ系酸化物半導体、Ｚｎ－Ｏ系酸化物半導体などを用
いることができる。なお、本明細書においては、例えば、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系
酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）
を有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物
半導体は、珪素を含んでいてもよい。
導体や、三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｓｎ－Ｚ
ｎ－Ｏ系酸化物半導体、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系酸化物半導体、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系
酸化物半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系酸化物半
導体や、二元系金属酸化物であるＩｎ－Ｚｎ－Ｏ系酸化物半導体、Ｓｎ－Ｚｎ－Ｏ系酸化
物半導体、Ａｌ－Ｚｎ－Ｏ系酸化物半導体、Ｚｎ－Ｍｇ－Ｏ系酸化物半導体、Ｓｎ－Ｍｇ
－Ｏ系酸化物半導体、Ｉｎ－Ｍｇ－Ｏ系酸化物半導体、Ｉｎ－Ｇａ－Ｏ系酸化物半導体や
、Ｉｎ－Ｏ系酸化物半導体、Ｓｎ－Ｏ系酸化物半導体、Ｚｎ－Ｏ系酸化物半導体などを用
いることができる。なお、本明細書においては、例えば、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系
酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）
を有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物
半導体は、珪素を含んでいてもよい。
【0015】
或いは、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、ｍは自然数であると
は限らない）で表記することができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏ
から選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇ
ａ及びＭｎ、またはＧａ及びＣｏなどがある。
は限らない）で表記することができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏ
から選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇ
ａ及びＭｎ、またはＧａ及びＣｏなどがある。
【発明の効果】
【0016】
本発明の一態様では、上記構成により、出力電力が大きい場合にはトランジスタのオン抵
抗を下げ、出力電力が小さい場合にはトランジスタのオフ電流を下げることができる。し
たがって、出力電力の大きさにより、電力損失に繋がる主な要因が異なることを見極めて
、その要因に合わせて電力損失を抑える対策を施すことで、ＤＣＤＣコンバータ及び上記
ＤＣＤＣコンバータを用いた電源回路の電力変換効率を向上させることができる。或いは
、ＤＣＤＣコンバータの電力変換効率を向上させることで、ＤＣＤＣコンバータを用いた
半導体装置の消費電力を抑えることができる。
抗を下げ、出力電力が小さい場合にはトランジスタのオフ電流を下げることができる。し
たがって、出力電力の大きさにより、電力損失に繋がる主な要因が異なることを見極めて
、その要因に合わせて電力損失を抑える対策を施すことで、ＤＣＤＣコンバータ及び上記
ＤＣＤＣコンバータを用いた電源回路の電力変換効率を向上させることができる。或いは
、ＤＣＤＣコンバータの電力変換効率を向上させることで、ＤＣＤＣコンバータを用いた
半導体装置の消費電力を抑えることができる。
【図面の簡単な説明】
【0017】
【図1】ＤＣＤＣコンバータの構成を示す図と、トランジスタの断面構造を示す図。
【図2】ＤＣＤＣコンバータの構成の一例を示す図。
【図3】ＤＣＤＣコンバータの動作を示すタイミングチャート。
【図4】ＤＣＤＣコンバータの動作を示すタイミングチャート。
【図5】トランジスタの上面図と断面図。
【図6】トランジスタの上面図の一部を拡大した図。
【図7】ゲート電圧Ｖｇｓ（Ｖ）に対するドレイン電流Ｉｄ（Ａ）の測定値を示すグラフ。
【図8】出力電力Ｗｏｕｔ（Ｗ）と電力変換効率（％）の関係を示すグラフ。
【図9】出力電圧制御回路の構成の一例を示す図。
【図10】バックゲート制御回路の構成の一例を示す図。
【図11】ＤＣＤＣコンバータの構成の一例を示す図。
【図12】照明装置の構成を示す図。
【図13】太陽電池の構成を示す図。
【図14】半導体装置の作製方法を示す図。
【図15】トランジスタの構成を示す図。
【図16】特性評価用回路の回路図。
【図17】特性評価用回路のタイミングチャート。
【図18】特性評価回路における経過時間Ｔｉｍｅと、出力信号の電位Ｖｏｕｔとの関係を示す図。
【図19】特性評価回路における経過時間Ｔｉｍｅと、該測定によって算出されたリーク電流との関係を示す図。
【図20】特性評価回路におけるノードＡの電位とリーク電流の関係を示す図。
【図21】電子機器の図。
【発明を実施するための形態】
【0018】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【0019】
なお、マイクロプロセッサ、画像処理回路などの集積回路や、ＲＦタグ、記憶媒体、太陽
電池、発光素子を用いた照明装置、半導体表示装置など、ＤＣＤＣコンバータまたは電源
回路を用いることができるありとあらゆる半導体装置が、本発明の範疇に含まれる。また
、半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子
を備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ
Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉ
ｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）など、ＤＣＤＣコンバータまたは電源回路
を有している半導体表示装置が、その範疇に含まれる。
電池、発光素子を用いた照明装置、半導体表示装置など、ＤＣＤＣコンバータまたは電源
回路を用いることができるありとあらゆる半導体装置が、本発明の範疇に含まれる。また
、半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子
を備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ
Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉ
ｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）など、ＤＣＤＣコンバータまたは電源回路
を有している半導体表示装置が、その範疇に含まれる。
【0020】
【0021】
図１（Ａ）に示すＤＣＤＣコンバータ１００は、入力端子ＩＮに与えられる電圧（入力電
圧）を用いて、一定の電圧（出力電圧）を生成し、出力端子ＯＵＴから出力する電力変換
回路１０１を有する。電力変換回路１０１は、スイッチング素子として機能するトランジ
スタ１０２と、定電圧生成部１０３とを有する。
圧）を用いて、一定の電圧（出力電圧）を生成し、出力端子ＯＵＴから出力する電力変換
回路１０１を有する。電力変換回路１０１は、スイッチング素子として機能するトランジ
スタ１０２と、定電圧生成部１０３とを有する。
【0022】
トランジスタ１０２は、オンのときに定電圧生成部１０３への入力電圧の供給を行い、オ
フのときにその供給を停止する。また、トランジスタ１０２がオフすると、定電圧生成部
１０３にはグラウンドなどの固定電圧が与えられる。そのため、トランジスタ１０２のス
イッチングに従って、入力電圧と固定電圧が交互に出現するパルス状の信号が、定電圧生
成部１０３に供給される。
フのときにその供給を停止する。また、トランジスタ１０２がオフすると、定電圧生成部
１０３にはグラウンドなどの固定電圧が与えられる。そのため、トランジスタ１０２のス
イッチングに従って、入力電圧と固定電圧が交互に出現するパルス状の信号が、定電圧生
成部１０３に供給される。
【0023】
定電圧生成部１０３は、コイル、容量素子、ダイオードのいずれか一つまたは複数を有し
ている。定電圧生成部１０３は、パルス状の信号が供給されると、上記信号の電圧を平滑
化或いは保持することで、一定の出力電圧を生成する。
ている。定電圧生成部１０３は、パルス状の信号が供給されると、上記信号の電圧を平滑
化或いは保持することで、一定の出力電圧を生成する。
【0024】
さらに、図１（Ａ）に示すＤＣＤＣコンバータ１００は、トランジスタ１０２のオンの時
間とオフの時間の比を制御するための出力電圧制御回路１０４を有する。出力電圧制御回
路１０４において、トランジスタ１０２のオンの時間とオフの時間の比を制御することで
、定電圧生成部１０３に供給されるパルス状の信号において、パルスが出現する期間の割
合、すなわちデューティ比を制御することができる。
間とオフの時間の比を制御するための出力電圧制御回路１０４を有する。出力電圧制御回
路１０４において、トランジスタ１０２のオンの時間とオフの時間の比を制御することで
、定電圧生成部１０３に供給されるパルス状の信号において、パルスが出現する期間の割
合、すなわちデューティ比を制御することができる。
【0025】
トランジスタ１０２のスイッチングは、ゲート電極とソース電極間の電圧Ｖｇｓにより、
制御することができる。出力電圧制御回路１０４は、ゲート電圧Ｖｇｓの時間変化を制御
することで、トランジスタ１０２のオンの時間とオフの時間の比を制御する。
制御することができる。出力電圧制御回路１０４は、ゲート電圧Ｖｇｓの時間変化を制御
することで、トランジスタ１０２のオンの時間とオフの時間の比を制御する。
【0026】
デューティ比が変化すると、出力電圧の値も変化する。具体的には、入力電圧を有するパ
ルスの出現する期間の割合が大きいほど、出力電圧と固定電圧の差は大きくなる。逆に、
入力電圧によるパルスの出現する期間の割合が小さいほど、出力電圧と固定電圧の差は小
さくなる。
ルスの出現する期間の割合が大きいほど、出力電圧と固定電圧の差は大きくなる。逆に、
入力電圧によるパルスの出現する期間の割合が小さいほど、出力電圧と固定電圧の差は小
さくなる。
【0027】
なお、本発明の一態様において、トランジスタ１０２は、通常のゲート電極に加えて、閾
値電圧を制御するためのバックゲート電極を備えることを特徴とする。具体的に、トラン
ジスタ１０２は、活性層として機能する半導体膜と、ゲート電極と、半導体膜を間に挟ん
でゲート電極と重なる位置に存在するバックゲート電極とを有する。さらに、トランジス
タ１０２は、ゲート電極と半導体膜の間に形成された絶縁膜と、バックゲート電極と半導
体膜の間に形成された絶縁膜と、半導体膜に接するソース電極及びドレイン電極とを有す
る。
値電圧を制御するためのバックゲート電極を備えることを特徴とする。具体的に、トラン
ジスタ１０２は、活性層として機能する半導体膜と、ゲート電極と、半導体膜を間に挟ん
でゲート電極と重なる位置に存在するバックゲート電極とを有する。さらに、トランジス
タ１０２は、ゲート電極と半導体膜の間に形成された絶縁膜と、バックゲート電極と半導
体膜の間に形成された絶縁膜と、半導体膜に接するソース電極及びドレイン電極とを有す
る。
【0028】
そして、図１（Ａ）に示すＤＣＤＣコンバータは、トランジスタ１０２のバックゲート電
極に与える電位を制御するための、バックゲート制御回路１０５を備える。トランジスタ
１０２の閾値電圧は、バックゲート電極とソース電極間のバックゲート電圧Ｖｂｇｓを調
整することで、制御することができる。そして、バックゲート制御回路１０５は、ＤＣＤ
Ｃコンバータ１００から出力される電力（出力電力）の大きさに従って、バックゲート電
極に与える電位を制御することでバックゲート電圧Ｖｂｇｓを調整し、トランジスタ１０
２の閾値電圧を出力電力の大きさに合わせて制御する。
極に与える電位を制御するための、バックゲート制御回路１０５を備える。トランジスタ
１０２の閾値電圧は、バックゲート電極とソース電極間のバックゲート電圧Ｖｂｇｓを調
整することで、制御することができる。そして、バックゲート制御回路１０５は、ＤＣＤ
Ｃコンバータ１００から出力される電力（出力電力）の大きさに従って、バックゲート電
極に与える電位を制御することでバックゲート電圧Ｖｂｇｓを調整し、トランジスタ１０
２の閾値電圧を出力電力の大きさに合わせて制御する。
【0029】
具体的に、バックゲート制御回路１０５は、出力電力が大きい場合（所定の値を超えた場
合）には、バックゲート電圧Ｖｂｇｓを高くして、閾値電圧をマイナス方向にシフトさせ
ることで、トランジスタ１０２のオン抵抗を小さくする。また、バックゲート制御回路１
０５は、出力電力が小さい場合（所定の値をより小さい場合）には、バックゲート電圧Ｖ
ｂｇｓを低くして、閾値電圧をプラス方向にシフトさせることで、トランジスタ１０２の
オフ電流を小さくする。
合）には、バックゲート電圧Ｖｂｇｓを高くして、閾値電圧をマイナス方向にシフトさせ
ることで、トランジスタ１０２のオン抵抗を小さくする。また、バックゲート制御回路１
０５は、出力電力が小さい場合（所定の値をより小さい場合）には、バックゲート電圧Ｖ
ｂｇｓを低くして、閾値電圧をプラス方向にシフトさせることで、トランジスタ１０２の
オフ電流を小さくする。
【0030】
上記構成により、ＤＣＤＣコンバータ１００の出力電力が小さい場合には、トランジスタ
１０２のオン抵抗による電力損失よりも、トランジスタ１０２のオフ電流による電力損失
を優先的に小さく抑えることで、電力変換効率の低減を防ぐことができる。また、ＤＣＤ
Ｃコンバータ１００の出力電力が大きい場合には、トランジスタ１０２のオフ電流による
電力損失よりも、トランジスタ１０２のオン抵抗による電力損失を優先的に小さく抑える
ことで、電力変換効率の低減を防ぐことができる。
１０２のオン抵抗による電力損失よりも、トランジスタ１０２のオフ電流による電力損失
を優先的に小さく抑えることで、電力変換効率の低減を防ぐことができる。また、ＤＣＤ
Ｃコンバータ１００の出力電力が大きい場合には、トランジスタ１０２のオフ電流による
電力損失よりも、トランジスタ１０２のオン抵抗による電力損失を優先的に小さく抑える
ことで、電力変換効率の低減を防ぐことができる。
【0031】
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおい
ては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソー
ス電極の電位を基準としたときのゲート電極の電位が０以下であるときに、ソース電極と
ドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐ
チャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い
電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０以
上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。
ては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソー
ス電極の電位を基準としたときのゲート電極の電位が０以下であるときに、ソース電極と
ドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐ
チャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い
電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０以
上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。
【0032】
また、本発明の一態様に係るＤＣＤＣコンバータ１００は、トランジスタ１０２が有する
半導体膜に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコン
よりも低いワイドギャップ半導体材料を用いることを特徴とする。ワイドギャップ半導体
の一例として、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体、酸化
亜鉛（ＺｎＯ）などの金属酸化物でなる酸化物半導体などを適用することができる。ただ
し、炭化シリコンや窒化ガリウムなどの化合物半導体は単結晶であることが必須で、単結
晶材料を得るためには、酸化物半導体のプロセス温度よりも著しく高い温度による結晶成
長であるとか、特殊な基板上のエピタキシャル成長が必要であるとか、作製条件が厳しく
、いずれも入手が容易なシリコンウェハや低い耐熱温度のガラス基板上への成膜は難しい
。しかし、酸化物半導体は、スパッタリング法や湿式法（印刷法など）により作製可能で
あり、量産性に優れるといった利点がある。また、酸化物半導体は室温でも成膜が可能な
ため、ガラス基板上への成膜、或いは半導体素子を用いた集積回路上への成膜が可能であ
り、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中で
も、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性
能（例えば電界効果移動度）を向上させるために結晶性の酸化物半導体を得ようとする場
合でも、２００℃から８００℃の熱処理によって結晶性の酸化物半導体を得ることができ
る。
半導体膜に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコン
よりも低いワイドギャップ半導体材料を用いることを特徴とする。ワイドギャップ半導体
の一例として、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体、酸化
亜鉛（ＺｎＯ）などの金属酸化物でなる酸化物半導体などを適用することができる。ただ
し、炭化シリコンや窒化ガリウムなどの化合物半導体は単結晶であることが必須で、単結
晶材料を得るためには、酸化物半導体のプロセス温度よりも著しく高い温度による結晶成
長であるとか、特殊な基板上のエピタキシャル成長が必要であるとか、作製条件が厳しく
、いずれも入手が容易なシリコンウェハや低い耐熱温度のガラス基板上への成膜は難しい
。しかし、酸化物半導体は、スパッタリング法や湿式法（印刷法など）により作製可能で
あり、量産性に優れるといった利点がある。また、酸化物半導体は室温でも成膜が可能な
ため、ガラス基板上への成膜、或いは半導体素子を用いた集積回路上への成膜が可能であ
り、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中で
も、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性
能（例えば電界効果移動度）を向上させるために結晶性の酸化物半導体を得ようとする場
合でも、２００℃から８００℃の熱処理によって結晶性の酸化物半導体を得ることができ
る。
【0033】
以下の説明では、バンドギャップが大きい半導体として、上記のような利点を有する酸化
物半導体を用いる場合を例に挙げている。
物半導体を用いる場合を例に挙げている。
【0034】
上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極
めて低く、なおかつ高耐圧であるトランジスタ１０２を実現することができる。そして、
上記構成を有するトランジスタ１０２をスイッチング素子として用いることで、出力電力
が大きい場合は高電圧の印加によるスイッチング素子の劣化を防ぐことができ、出力電力
が小さい場合はオフ電流を著しく低く抑えることができる。
めて低く、なおかつ高耐圧であるトランジスタ１０２を実現することができる。そして、
上記構成を有するトランジスタ１０２をスイッチング素子として用いることで、出力電力
が大きい場合は高電圧の印加によるスイッチング素子の劣化を防ぐことができ、出力電力
が小さい場合はオフ電流を著しく低く抑えることができる。
【0035】
図１（Ｂ）に、チャネルエッチ構造を有するトップゲート型のトランジスタ１０２の構造
を、一例として断面図で示す。
を、一例として断面図で示す。
【0036】
図１（Ｂ）に示すトランジスタ１０２は、絶縁表面を有する基板１２０上にゲート電極１
１０と、ゲート電極１１０上の絶縁膜１１１と、絶縁膜１１１を間に挟んでゲート電極１
１０と重なっている半導体膜１１２と、半導体膜１１２上のソース電極１１３及びドレイ
ン電極１１４と、半導体膜１１２、ソース電極１１３及びドレイン電極１１４上の絶縁膜
１１５と、絶縁膜１１５を間に挟んで半導体膜１１２と重なっているバックゲート電極１
１６とを有している。さらに、バックゲート電極１１６は絶縁膜１１７に覆われており、
トランジスタ１０２は絶縁膜１１７をその構成要素に加えても良い。
１０と、ゲート電極１１０上の絶縁膜１１１と、絶縁膜１１１を間に挟んでゲート電極１
１０と重なっている半導体膜１１２と、半導体膜１１２上のソース電極１１３及びドレイ
ン電極１１４と、半導体膜１１２、ソース電極１１３及びドレイン電極１１４上の絶縁膜
１１５と、絶縁膜１１５を間に挟んで半導体膜１１２と重なっているバックゲート電極１
１６とを有している。さらに、バックゲート電極１１６は絶縁膜１１７に覆われており、
トランジスタ１０２は絶縁膜１１７をその構成要素に加えても良い。
【0037】
図１（Ｂ）に示すトランジスタ１０２は、ボトムゲート型であり、なおかつ、ソース電極
１１３とドレイン電極１１４の間に位置する半導体膜１１２の一部、すなわち、ソース電
極１１３とドレイン電極１１４と重なっていない半導体膜１１２の一部が、エッチングさ
れたチャネルエッチ構造である場合を例示している。
１１３とドレイン電極１１４の間に位置する半導体膜１１２の一部、すなわち、ソース電
極１１３とドレイン電極１１４と重なっていない半導体膜１１２の一部が、エッチングさ
れたチャネルエッチ構造である場合を例示している。
【0038】
なお、図１（Ｂ）では、トランジスタ１０２がシングルゲート構造である場合を例示して
いるが、トランジスタ１０２は、電気的に接続された複数のゲート電極１１０を有するこ
とで、チャネル形成領域を複数有する、マルチゲート構造であっても良い。
いるが、トランジスタ１０２は、電気的に接続された複数のゲート電極１１０を有するこ
とで、チャネル形成領域を複数有する、マルチゲート構造であっても良い。
【0039】
また、酸素を含む酸化珪素、酸化窒化珪素などの無機材料を半導体膜１１２に接している
絶縁膜１１５に用いることで、水分または水素を低減させるための加熱処理により半導体
膜１１２中に酸素欠損が発生していたとしても、半導体膜１１２に絶縁膜１１５から酸素
を供給し、ドナーとなる酸素欠損を低減して半導体材料の化学量論的組成比を満たす構成
とすることが可能である。また、半導体膜１１２には化学量論的組成を超える量の酸素が
含まれていることが好ましい。よって、半導体膜１１２をｉ型に近づけることができ、酸
素欠損によるトランジスタ１０２の電気特性のばらつきを軽減し、電気特性の向上を実現
することができる。
絶縁膜１１５に用いることで、水分または水素を低減させるための加熱処理により半導体
膜１１２中に酸素欠損が発生していたとしても、半導体膜１１２に絶縁膜１１５から酸素
を供給し、ドナーとなる酸素欠損を低減して半導体材料の化学量論的組成比を満たす構成
とすることが可能である。また、半導体膜１１２には化学量論的組成を超える量の酸素が
含まれていることが好ましい。よって、半導体膜１１２をｉ型に近づけることができ、酸
素欠損によるトランジスタ１０２の電気特性のばらつきを軽減し、電気特性の向上を実現
することができる。
【0040】
また、酸素雰囲気下で半導体膜１１２に加熱処理を施すことで、酸化物半導体に酸素を添
加し、半導体膜１１２中においてドナーとなる酸素欠損を低減させても良い。加熱処理の
温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う
。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないこ
とが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９
９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
加し、半導体膜１１２中においてドナーとなる酸素欠損を低減させても良い。加熱処理の
温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う
。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないこ
とが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９
９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【0041】
或いは、イオン注入法またはイオンドーピング法などを用いて、半導体膜１１２に酸素を
添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚの
マイクロ波でプラズマ化した酸素を半導体膜１１２に添加すれば良い。
添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚの
マイクロ波でプラズマ化した酸素を半導体膜１１２に添加すれば良い。
【0042】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多
い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い
物質を意味する。
い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い
物質を意味する。
【0043】
次いで、電力変換回路１０１の具体的な構成の一例について説明する。
【0044】
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が
、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接
続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或い
は伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介し
て間接的に接続している状態も、その範疇に含む。
、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接
続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或い
は伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介し
て間接的に接続している状態も、その範疇に含む。
【0045】
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素
の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電
膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
は、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素
の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電
膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【0046】
また、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電
極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、ｎチャネル
型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与え
られる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位
が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼
ばれる。以下、ソース電極とドレイン電極のいずれか一方を第１端子、他方を第２端子と
し、ＤＣＤＣコンバータの構成について説明する。
極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、ｎチャネル
型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与え
られる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位
が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼
ばれる。以下、ソース電極とドレイン電極のいずれか一方を第１端子、他方を第２端子と
し、ＤＣＤＣコンバータの構成について説明する。
【0047】
本発明の一態様に係るＤＣＤＣコンバータは、入力電圧に対して大きい出力電圧が得られ
る昇圧型であっても良いし、入力電圧に対して小さい出力電圧が得られる降圧型であって
も良い。図２（Ａ）に、降圧型のＤＣＤＣコンバータの構成を示す。
る昇圧型であっても良いし、入力電圧に対して小さい出力電圧が得られる降圧型であって
も良い。図２（Ａ）に、降圧型のＤＣＤＣコンバータの構成を示す。
【0048】
図２（Ａ）に示すＤＣＤＣコンバータは、定電圧生成部１０３がダイオード１３０、コイ
ル１３１、容量素子１３２を有する。また、図２（Ａ）に示すＤＣＤＣコンバータは、入
力電圧の与えられる入力端子ＩＮ１と、固定電圧の与えられる入力端子ＩＮ２と、出力端
子ＯＵＴ１と、出力端子ＯＵＴ２とを有している。
ル１３１、容量素子１３２を有する。また、図２（Ａ）に示すＤＣＤＣコンバータは、入
力電圧の与えられる入力端子ＩＮ１と、固定電圧の与えられる入力端子ＩＮ２と、出力端
子ＯＵＴ１と、出力端子ＯＵＴ２とを有している。
【0049】
トランジスタ１０２は、入力端子ＩＮ１とダイオード１３０が有する陰極との間の接続を
制御している。具体的に、トランジスタ１０２は、その第１端子が入力端子ＩＮ１に接続
されており、その第２端子がダイオード１３０の陰極に接続されている。コイルが有する
一対の端子は、一方がダイオード１３０の陰極に接続され、他方がＤＣＤＣコンバータの
出力端子ＯＵＴ１に接続されている。入力端子ＩＮ２は、ダイオード１３０の陽極と出力
端子ＯＵＴ２に接続されている。そして、容量素子１３２が有する一対の電極は、一方が
出力端子ＯＵＴ１に接続され、他方が出力端子ＯＵＴ２に接続されている。
制御している。具体的に、トランジスタ１０２は、その第１端子が入力端子ＩＮ１に接続
されており、その第２端子がダイオード１３０の陰極に接続されている。コイルが有する
一対の端子は、一方がダイオード１３０の陰極に接続され、他方がＤＣＤＣコンバータの
出力端子ＯＵＴ１に接続されている。入力端子ＩＮ２は、ダイオード１３０の陽極と出力
端子ＯＵＴ２に接続されている。そして、容量素子１３２が有する一対の電極は、一方が
出力端子ＯＵＴ１に接続され、他方が出力端子ＯＵＴ２に接続されている。
【0050】
図２（Ａ）に示すＤＣＤＣコンバータでは、トランジスタ１０２がオンになると、入力端
子ＩＮ１と出力端子ＯＵＴ１との間に電位差が生じるので、コイル１３１に電流が流れる
。コイル１３１は、上記電流が流れることで磁化すると共に、自己誘導により電流の流れ
とは逆向きの起電力が生じる。そのため、出力端子ＯＵＴ１には、入力端子ＩＮ１に与え
られる入力電圧を降圧することで得られる電圧が与えられる。すなわち、容量素子１３２
が有する一対の電極間には、入力端子ＩＮ２から与えられる固定電圧と、入力電圧を降圧
することで得られる電圧との差分に相当する電圧が、与えられる。
子ＩＮ１と出力端子ＯＵＴ１との間に電位差が生じるので、コイル１３１に電流が流れる
。コイル１３１は、上記電流が流れることで磁化すると共に、自己誘導により電流の流れ
とは逆向きの起電力が生じる。そのため、出力端子ＯＵＴ１には、入力端子ＩＮ１に与え
られる入力電圧を降圧することで得られる電圧が与えられる。すなわち、容量素子１３２
が有する一対の電極間には、入力端子ＩＮ２から与えられる固定電圧と、入力電圧を降圧
することで得られる電圧との差分に相当する電圧が、与えられる。
【0051】
次いで、トランジスタ１０２がオフになると、入力端子ＩＮ１と出力端子ＯＵＴ１の間に
形成されていた電流の経路が遮断される。コイル１３１では、上記電流の変化を妨げる方
向、すなわち、トランジスタ１０２がオンのときに生じた起電力とは逆の方向の起電力が
生じる。そのため、コイル１３１を流れる電流は、上記起電力によって生じた電圧により
、維持される。すなわち、トランジスタ１０２がオフのときには、入力端子ＩＮ２または
出力端子ＯＵＴ２と、出力端子ＯＵＴ１の間にコイル１３１とダイオード１３０を介した
電流の経路が形成される。よって、容量素子１３２が有する一対の電極間に与えられてい
る電圧は、ある程度保持される。
形成されていた電流の経路が遮断される。コイル１３１では、上記電流の変化を妨げる方
向、すなわち、トランジスタ１０２がオンのときに生じた起電力とは逆の方向の起電力が
生じる。そのため、コイル１３１を流れる電流は、上記起電力によって生じた電圧により
、維持される。すなわち、トランジスタ１０２がオフのときには、入力端子ＩＮ２または
出力端子ＯＵＴ２と、出力端子ＯＵＴ１の間にコイル１３１とダイオード１３０を介した
電流の経路が形成される。よって、容量素子１３２が有する一対の電極間に与えられてい
る電圧は、ある程度保持される。
【0052】
なお、容量素子１３２に保持されている電圧は、出力端子ＯＵＴ１から出力される出力電
圧に相当する。上記動作において、トランジスタ１０２がオンである期間の比率が高いほ
ど、容量素子１３２に保持される電圧は固定電圧と入力電圧の差分に近くなる。よって、
入力電圧により近い大きさの出力電圧が得られるように、降圧することができる。逆に、
トランジスタ１０２がオフである期間の比率が高いほど、容量素子１３２に保持される電
圧は固定電圧との差分が小さくなる。よって、固定電圧により近い大きさの出力電圧が得
られるように、降圧することができる。
圧に相当する。上記動作において、トランジスタ１０２がオンである期間の比率が高いほ
ど、容量素子１３２に保持される電圧は固定電圧と入力電圧の差分に近くなる。よって、
入力電圧により近い大きさの出力電圧が得られるように、降圧することができる。逆に、
トランジスタ１０２がオフである期間の比率が高いほど、容量素子１３２に保持される電
圧は固定電圧との差分が小さくなる。よって、固定電圧により近い大きさの出力電圧が得
られるように、降圧することができる。
【0053】
次いで、図２（Ｂ）に、昇圧型のＤＣＤＣコンバータの構成を示す。
【0054】
図２（Ｂ）に示すＤＣＤＣコンバータは、定電圧生成部１０３がダイオード１３０、コイ
ル１３１、容量素子１３２を有する。また、図２（Ｂ）に示すＤＣＤＣコンバータは、入
力電圧の与えられる入力端子ＩＮ１と、固定電圧の与えられる入力端子ＩＮ２と、出力端
子ＯＵＴ１と、出力端子ＯＵＴ２とを有している。
ル１３１、容量素子１３２を有する。また、図２（Ｂ）に示すＤＣＤＣコンバータは、入
力電圧の与えられる入力端子ＩＮ１と、固定電圧の与えられる入力端子ＩＮ２と、出力端
子ＯＵＴ１と、出力端子ＯＵＴ２とを有している。
【0055】
コイル１３１が有する一対の端子は、一方が入力端子ＩＮ１に接続され、他方がダイオー
ド１３０の陽極に接続されている。トランジスタ１０２は、上記コイル１３１とダイオー
ド１３０の間のノードと、入力端子ＩＮ２または出力端子ＯＵＴ２との間の接続を制御し
ている。具体的に、トランジスタ１０２は、その第１端子がコイル１３１とダイオード１
３０間のノードに接続されており、その第２端子が入力端子ＩＮ２及び出力端子ＯＵＴ２
に接続されている。また、ダイオード１３０の陰極は出力端子ＯＵＴ１に接続されている
。容量素子１３２が有する一対の電極は、一方が出力端子ＯＵＴ１に接続され、他方が出
力端子ＯＵＴ２に接続されている。
ド１３０の陽極に接続されている。トランジスタ１０２は、上記コイル１３１とダイオー
ド１３０の間のノードと、入力端子ＩＮ２または出力端子ＯＵＴ２との間の接続を制御し
ている。具体的に、トランジスタ１０２は、その第１端子がコイル１３１とダイオード１
３０間のノードに接続されており、その第２端子が入力端子ＩＮ２及び出力端子ＯＵＴ２
に接続されている。また、ダイオード１３０の陰極は出力端子ＯＵＴ１に接続されている
。容量素子１３２が有する一対の電極は、一方が出力端子ＯＵＴ１に接続され、他方が出
力端子ＯＵＴ２に接続されている。
【0056】
図２（Ｂ）に示すＤＣＤＣコンバータでは、トランジスタ１０２がオンになると、入力端
子ＩＮ１と入力端子ＩＮ２の間に生じる電位差により、コイル１３１に電流が流れる。コ
イル１３１は、上記電流が流れることで磁化する。なお、コイル１３１は、自己誘導によ
り電流の流れとは逆向きの起電力が生じるため、上記電流は徐々に上昇する。
子ＩＮ１と入力端子ＩＮ２の間に生じる電位差により、コイル１３１に電流が流れる。コ
イル１３１は、上記電流が流れることで磁化する。なお、コイル１３１は、自己誘導によ
り電流の流れとは逆向きの起電力が生じるため、上記電流は徐々に上昇する。
【0057】
次いで、トランジスタ１０２がオフになると、入力端子ＩＮ１と入力端子ＩＮ２の間に形
成されていた電流の経路が遮断される。コイル１３１では、上記電流の変化を妨げる方向
、すなわち、トランジスタ１０２がオンのときに生じた起電力とは逆の方向の起電力が生
じる。そのため、コイル１３１が有する一対の端子間には、トランジスタ１０２がオンの
ときにコイル１３１に流れていた電流に準じた大きさの電圧が生じる。そして、コイル１
３１を流れる電流は、端子間に生じた電圧によって維持される。すなわち、トランジスタ
１０２がオフのときには、入力端子ＩＮ１と出力端子ＯＵＴ１の間に、コイル１３１とダ
イオード１３０を介した電流の経路が形成される。このとき、出力端子ＯＵＴ１には、入
力端子ＩＮ１に与えられている入力電圧に、コイル１３１の端子間に生じた電圧が加算さ
れた電圧が与えられ、この電圧が出力電圧としてＤＣＤＣコンバータから出力される。上
記出力端子ＯＵＴ１の電圧と、固定電圧との差分に相当する電圧は、容量素子１３２の電
極間において保持される。
成されていた電流の経路が遮断される。コイル１３１では、上記電流の変化を妨げる方向
、すなわち、トランジスタ１０２がオンのときに生じた起電力とは逆の方向の起電力が生
じる。そのため、コイル１３１が有する一対の端子間には、トランジスタ１０２がオンの
ときにコイル１３１に流れていた電流に準じた大きさの電圧が生じる。そして、コイル１
３１を流れる電流は、端子間に生じた電圧によって維持される。すなわち、トランジスタ
１０２がオフのときには、入力端子ＩＮ１と出力端子ＯＵＴ１の間に、コイル１３１とダ
イオード１３０を介した電流の経路が形成される。このとき、出力端子ＯＵＴ１には、入
力端子ＩＮ１に与えられている入力電圧に、コイル１３１の端子間に生じた電圧が加算さ
れた電圧が与えられ、この電圧が出力電圧としてＤＣＤＣコンバータから出力される。上
記出力端子ＯＵＴ１の電圧と、固定電圧との差分に相当する電圧は、容量素子１３２の電
極間において保持される。
【0058】
上記動作において、トランジスタ１０２がオンである期間の比率が高いと、コイル１３１
に流れる電流が高くなる。そのため、トランジスタ１０２がオフになったときにコイル１
３１の端子間に生じる電圧が大きくなるので、出力電圧と入力電圧の差が大きくなるよう
に昇圧することができる。逆に、トランジスタ１０２がオフである期間の比率が高いほど
、コイル１３１に流れる電流は低くなる。そのため、トランジスタ１０２がオフになった
ときにコイル１３１の端子間に生じる電圧が小さくなるので、出力電圧と入力電圧の差が
小さくなるように昇圧することができる。
に流れる電流が高くなる。そのため、トランジスタ１０２がオフになったときにコイル１
３１の端子間に生じる電圧が大きくなるので、出力電圧と入力電圧の差が大きくなるよう
に昇圧することができる。逆に、トランジスタ１０２がオフである期間の比率が高いほど
、コイル１３１に流れる電流は低くなる。そのため、トランジスタ１０２がオフになった
ときにコイル１３１の端子間に生じる電圧が小さくなるので、出力電圧と入力電圧の差が
小さくなるように昇圧することができる。
【0059】
なお、図１と図２では、定電圧生成部１０３はスイッチング素子として機能するトランジ
スタ１０２を一つだけ有する構成を示しているが、本発明はこの構成に限定されない。本
発明の一態様では、複数のトランジスタが一のスイッチング素子として機能していても良
い。一のスイッチング素子として機能するトランジスタを複数有している場合、上記複数
のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列
と並列が組み合わされて接続されていても良い。いずれの場合においても、複数のトラン
ジスタのいずれか１つまたは複数において、バックゲート電極に与えられる電位を制御し
、スイッチング素子のオフ電流またはオン抵抗を、出力電力の大きさに合わせて調整する
ことで、電力変換効率を高めることができる。
スタ１０２を一つだけ有する構成を示しているが、本発明はこの構成に限定されない。本
発明の一態様では、複数のトランジスタが一のスイッチング素子として機能していても良
い。一のスイッチング素子として機能するトランジスタを複数有している場合、上記複数
のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列
と並列が組み合わされて接続されていても良い。いずれの場合においても、複数のトラン
ジスタのいずれか１つまたは複数において、バックゲート電極に与えられる電位を制御し
、スイッチング素子のオフ電流またはオン抵抗を、出力電力の大きさに合わせて調整する
ことで、電力変換効率を高めることができる。
【0060】
なお、本明細書において、トランジスタが直列に接続されている状態とは、例えば、第１
のトランジスタの第１端子と第２端子のいずれか一方のみが、第２のトランジスタの第１
端子と第２端子のいずれか一方のみに接続されている状態を意味する。また、トランジス
タが並列に接続されている状態とは、第１のトランジスタの第１端子が第２のトランジス
タの第１端子に接続され、第１のトランジスタの第２端子が第２のトランジスタの第２端
子に接続されている状態を意味する。
のトランジスタの第１端子と第２端子のいずれか一方のみが、第２のトランジスタの第１
端子と第２端子のいずれか一方のみに接続されている状態を意味する。また、トランジス
タが並列に接続されている状態とは、第１のトランジスタの第１端子が第２のトランジス
タの第１端子に接続され、第１のトランジスタの第２端子が第２のトランジスタの第２端
子に接続されている状態を意味する。
【0061】
また、トランジスタ１０２のスイッチングは、パルス幅制御（ＰＷＭ：Ｐｕｌｓｅ Ｗｉ
ｄｔｈ Ｍｏｄｕｌａｔｉｏｎ ｃｏｎｔｒｏｌ）により行っても良いし、パルス周波数
制御（ＰＦＭ：Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ ｃｏｎｔｒｏ
ｌ）により行っても良い。
ｄｔｈ Ｍｏｄｕｌａｔｉｏｎ ｃｏｎｔｒｏｌ）により行っても良いし、パルス周波数
制御（ＰＦＭ：Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ ｃｏｎｔｒｏ
ｌ）により行っても良い。
【0062】
図３（Ａ）に、パルス幅制御を用いた場合の、トランジスタ１０２のゲート電圧Ｖｇｓの
時間変化を一例として示す。図３（Ａ）では、ゲート電圧Ｖｇｓがパルス状の電圧であり
、なおかつ、そのパルス幅Ｔｏｎを時間の経過に伴い大きくしている場合を示している。
パルス幅制御の場合、パルスの出現するタイミングの時間間隔Ｔｐが一定に保たれており
、パルス幅Ｔｏｎを可変とする。
時間変化を一例として示す。図３（Ａ）では、ゲート電圧Ｖｇｓがパルス状の電圧であり
、なおかつ、そのパルス幅Ｔｏｎを時間の経過に伴い大きくしている場合を示している。
パルス幅制御の場合、パルスの出現するタイミングの時間間隔Ｔｐが一定に保たれており
、パルス幅Ｔｏｎを可変とする。
【0063】
図３（Ｂ）に、図３（Ａ）に示したゲート電圧Ｖｇｓの変化に従ってトランジスタ１０２
をスイッチングさせたときに、得られる出力電力Ｗｏｕｔの時間変化を示す。図３（Ｂ）
に示すように、パルス幅Ｔｏｎを大きくするに伴い、大きい出力電力Ｗｏｕｔが得られる
。
をスイッチングさせたときに、得られる出力電力Ｗｏｕｔの時間変化を示す。図３（Ｂ）
に示すように、パルス幅Ｔｏｎを大きくするに伴い、大きい出力電力Ｗｏｕｔが得られる
。
【0064】
なお、本発明の一態様では、出力電力Ｗｏｕｔの大きさに従って、バックゲート電極に与
える電位を制御することで、バックゲート電極とソース電極間のバックゲート電圧Ｖｂｇ
ｓを調整することを特徴とする。図３（Ｂ）に示すように出力電力Ｗｏｕｔを時間変化さ
せた場合における、バックゲート電圧Ｖｂｇｓの時間変化を、図３（Ｃ）に一例として示
す。
える電位を制御することで、バックゲート電極とソース電極間のバックゲート電圧Ｖｂｇ
ｓを調整することを特徴とする。図３（Ｂ）に示すように出力電力Ｗｏｕｔを時間変化さ
せた場合における、バックゲート電圧Ｖｂｇｓの時間変化を、図３（Ｃ）に一例として示
す。
【0065】
図３（Ｃ）では、バックゲート電圧Ｖｂｇｓを段階的に高くしている。すなわち、出力電
力Ｗｏｕｔが小さい場合には、バックゲート電圧Ｖｂｇｓは低くなっており、出力電力Ｗ
ｏｕｔが大きい場合には、バックゲート電圧Ｖｂｇｓが高くなっている。よって、出力電
力Ｗｏｕｔが小さい場合にバックゲート電圧Ｖｂｇｓを低くして、トランジスタ１０２の
閾値電圧をプラス方向にシフトさせることで、トランジスタ１０２のオフ電流による電力
損失を優先的に小さく抑え、電力変換効率の低減を防ぐことができる。また、出力電力Ｗ
ｏｕｔが大きい場合にはバックゲート電圧Ｖｂｇｓを高くして、トランジスタ１０２の閾
値電圧をマイナス方向にシフトさせることで、トランジスタ１０２のオン抵抗による電力
損失を優先的に小さく抑え、電力変換効率の低減を防ぐことができる。
力Ｗｏｕｔが小さい場合には、バックゲート電圧Ｖｂｇｓは低くなっており、出力電力Ｗ
ｏｕｔが大きい場合には、バックゲート電圧Ｖｂｇｓが高くなっている。よって、出力電
力Ｗｏｕｔが小さい場合にバックゲート電圧Ｖｂｇｓを低くして、トランジスタ１０２の
閾値電圧をプラス方向にシフトさせることで、トランジスタ１０２のオフ電流による電力
損失を優先的に小さく抑え、電力変換効率の低減を防ぐことができる。また、出力電力Ｗ
ｏｕｔが大きい場合にはバックゲート電圧Ｖｂｇｓを高くして、トランジスタ１０２の閾
値電圧をマイナス方向にシフトさせることで、トランジスタ１０２のオン抵抗による電力
損失を優先的に小さく抑え、電力変換効率の低減を防ぐことができる。
【0066】
なお、図３（Ｃ）ではバックゲート電圧Ｖｂｇｓの大きさを７段階に設定しているが、本
発明はこの構成に限定されない。バックゲート電圧Ｖｂｇｓの大きさを、段階的に設定で
きるのであれば、上記効果を得ることができる。
発明はこの構成に限定されない。バックゲート電圧Ｖｂｇｓの大きさを、段階的に設定で
きるのであれば、上記効果を得ることができる。
【0067】
また、図３（Ｂ）に示すように出力電力Ｗｏｕｔを時間変化させた場合における、バック
ゲート電圧Ｖｂｇｓの時間変化の別の一例を、図３（Ｄ）に示す。図３（Ｄ）では、バッ
クゲート電圧Ｖｂｇｓを時間の経過に合わせて直線的に高くなるように変化させている。
ゲート電圧Ｖｂｇｓの時間変化の別の一例を、図３（Ｄ）に示す。図３（Ｄ）では、バッ
クゲート電圧Ｖｂｇｓを時間の経過に合わせて直線的に高くなるように変化させている。
【0068】
或いは、バックゲート電圧Ｖｂｇｓが、トランジスタ１０２のゲート電圧Ｖｇｓのように
、パルス状に変化していても良い。この場合、ゲート電圧Ｖｇｓのパルスの出現している
期間と、バックゲート電圧Ｖｂｇｓのパルスの出現している期間とが重なるように、バッ
クゲート電圧Ｖｂｇｓを制御することが望ましい。
、パルス状に変化していても良い。この場合、ゲート電圧Ｖｇｓのパルスの出現している
期間と、バックゲート電圧Ｖｂｇｓのパルスの出現している期間とが重なるように、バッ
クゲート電圧Ｖｂｇｓを制御することが望ましい。
【0069】
また、図４（Ａ）に、パルス周波数制御を用いた場合の、トランジスタ１０２のゲート電
圧Ｖｇｓの時間変化を一例として示す。図４（Ａ）では、ゲート電圧Ｖｇｓにパルス状の
電圧が印加されており、なおかつ、そのパルスの出現するタイミングの時間間隔Ｔｐを時
間の経過に伴い小さくしている場合を示している。パルス周波数制御の場合、パルス幅Ｔ
ｏｎが一定に保たれており、パルスの出現するタイミングの時間間隔Ｔｐを可変とする。
圧Ｖｇｓの時間変化を一例として示す。図４（Ａ）では、ゲート電圧Ｖｇｓにパルス状の
電圧が印加されており、なおかつ、そのパルスの出現するタイミングの時間間隔Ｔｐを時
間の経過に伴い小さくしている場合を示している。パルス周波数制御の場合、パルス幅Ｔ
ｏｎが一定に保たれており、パルスの出現するタイミングの時間間隔Ｔｐを可変とする。
【0070】
図４（Ｂ）に、図４（Ａ）に示したゲート電圧Ｖｇｓに従ってトランジスタ１０２をスイ
ッチングさせたときに、得られる出力電力Ｗｏｕｔの時間変化を示す。図４（Ｂ）に示す
ように、パルスの出現するタイミングの時間間隔Ｔｐを時間の経過に従って小さくするに
伴い、大きい出力電力Ｗｏｕｔが得られる。
ッチングさせたときに、得られる出力電力Ｗｏｕｔの時間変化を示す。図４（Ｂ）に示す
ように、パルスの出現するタイミングの時間間隔Ｔｐを時間の経過に従って小さくするに
伴い、大きい出力電力Ｗｏｕｔが得られる。
【0071】
なお、本発明の一態様では、パルス幅制御とパルス周波数制御とを組み合わせて、トラン
ジスタ１０２のスイッチングによる出力電力の調整を行っても良い。例えば、出力電力が
小さい場合は、パルス周波数制御を用いた方がトランジスタ１０２のスイッチングの周波
数を低く抑えることができ、トランジスタ１０２のスイッチングによる電力損失を小さく
抑えることができる。逆に、出力電力が大きい場合は、パルス幅制御を用いた方がトラン
ジスタ１０２のスイッチングの周波数を低く抑えることができ、トランジスタ１０２のス
イッチングによる電力損失を小さく抑えることができる。よって、出力電力の大きさに合
わせて、パルス幅制御とパルス周波数制御を切り替えることで、電力変換効率の向上を図
ることができる。
ジスタ１０２のスイッチングによる出力電力の調整を行っても良い。例えば、出力電力が
小さい場合は、パルス周波数制御を用いた方がトランジスタ１０２のスイッチングの周波
数を低く抑えることができ、トランジスタ１０２のスイッチングによる電力損失を小さく
抑えることができる。逆に、出力電力が大きい場合は、パルス幅制御を用いた方がトラン
ジスタ１０２のスイッチングの周波数を低く抑えることができ、トランジスタ１０２のス
イッチングによる電力損失を小さく抑えることができる。よって、出力電力の大きさに合
わせて、パルス幅制御とパルス周波数制御を切り替えることで、電力変換効率の向上を図
ることができる。
【0072】
（実施の形態２）
本実施の形態では、本発明のＤＣＤＣコンバータが有するトランジスタの構成及びその特
性と、上記トランジスタを用いたＤＣＤＣコンバータの電力変換効率の測定について説明
する。
本実施の形態では、本発明のＤＣＤＣコンバータが有するトランジスタの構成及びその特
性と、上記トランジスタを用いたＤＣＤＣコンバータの電力変換効率の測定について説明
する。
【0073】
【0074】
図５（Ａ）及び図５（Ｂ）に示すトランジスタは、ガラス基板５００上に、絶縁膜５０１
と、絶縁膜５０１上のバックゲート電極５０２と、バックゲート電極５０２上の絶縁膜５
０３と、絶縁膜５０３を間に挟んでバックゲート電極５０２と重なっている半導体膜５０
４と、半導体膜５０４上のソース電極５０５及びドレイン電極５０６と、半導体膜５０４
、ソース電極５０５及びドレイン電極５０６を覆っている絶縁膜５０７と、絶縁膜５０７
上においてバックゲート電極５０２及び半導体膜５０４と重なっているゲート電極５０８
とを有する。
と、絶縁膜５０１上のバックゲート電極５０２と、バックゲート電極５０２上の絶縁膜５
０３と、絶縁膜５０３を間に挟んでバックゲート電極５０２と重なっている半導体膜５０
４と、半導体膜５０４上のソース電極５０５及びドレイン電極５０６と、半導体膜５０４
、ソース電極５０５及びドレイン電極５０６を覆っている絶縁膜５０７と、絶縁膜５０７
上においてバックゲート電極５０２及び半導体膜５０４と重なっているゲート電極５０８
とを有する。
【0075】
なお、図５（Ａ）では、トランジスタの構造を明確に示すために、絶縁膜５０１、絶縁膜
５０３、絶縁膜５０７を省略している。
５０３、絶縁膜５０７を省略している。
【0076】
具体的に、絶縁膜５０１は、酸化窒化珪素を含んでおり、その膜厚は約１００ｎｍである
。バックゲート電極５０２は、タングステンを含んでおり、その膜厚は１５０ｎｍである
。絶縁膜５０３は、酸化窒化珪素を含んでおり、その膜厚は１００ｎｍである。半導体膜
５０４はＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体を含んでおり、その膜厚は５０ｎｍである
。ソース電極５０５及びドレイン電極５０６は、チタンを含んでおり、その膜厚は１５０
ｎｍである。絶縁膜５０７は、酸化珪素を含んでおり、その膜厚は３００ｎｍである。ゲ
ート電極５０８は、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）を含んでおり、その
膜厚は１５０ｎｍである。
。バックゲート電極５０２は、タングステンを含んでおり、その膜厚は１５０ｎｍである
。絶縁膜５０３は、酸化窒化珪素を含んでおり、その膜厚は１００ｎｍである。半導体膜
５０４はＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体を含んでおり、その膜厚は５０ｎｍである
。ソース電極５０５及びドレイン電極５０６は、チタンを含んでおり、その膜厚は１５０
ｎｍである。絶縁膜５０７は、酸化珪素を含んでおり、その膜厚は３００ｎｍである。ゲ
ート電極５０８は、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）を含んでおり、その
膜厚は１５０ｎｍである。
【0077】
なお、チャネル形成領域は、図５（Ｂ）に示すように、半導体膜５０４のうち、ゲート電
極５０８と重なっており、なおかつソース電極５０５とドレイン電極５０６の間に挟まれ
た領域５１０に形成される。図６に、図５（Ａ）に示したトランジスタの、チャネル形成
領域付近の拡大図を示す。ただし、図６では、バックゲート電極５０２を省略して示して
いる。
極５０８と重なっており、なおかつソース電極５０５とドレイン電極５０６の間に挟まれ
た領域５１０に形成される。図６に、図５（Ａ）に示したトランジスタの、チャネル形成
領域付近の拡大図を示す。ただし、図６では、バックゲート電極５０２を省略して示して
いる。
【0078】
図６に示すように、本実施の形態で示すトランジスタでは、上部から観察したソース電極
５０５及びドレイン電極５０６の輪郭が、それぞれ櫛歯状の、基板５００の表面に平行な
凹凸を含む形状を有している。そして、ソース電極５０５とドレイン電極５０６は、その
櫛歯状の凹凸が互いに噛み合うように、なおかつ一定のチャネル長Ｌを保つように配置さ
れている。また、チャネル幅Ｗは、キャリアが流れる方向に対して垂直な方向におけるチ
ャネル形成領域の長さであり、図６では破線Ｗ１－Ｗ２の長さに相当する。
５０５及びドレイン電極５０６の輪郭が、それぞれ櫛歯状の、基板５００の表面に平行な
凹凸を含む形状を有している。そして、ソース電極５０５とドレイン電極５０６は、その
櫛歯状の凹凸が互いに噛み合うように、なおかつ一定のチャネル長Ｌを保つように配置さ
れている。また、チャネル幅Ｗは、キャリアが流れる方向に対して垂直な方向におけるチ
ャネル形成領域の長さであり、図６では破線Ｗ１－Ｗ２の長さに相当する。
【0079】
本実施の形態では、チャネル長Ｌを３μｍ、チャネル幅Ｗを１０ｃｍに設定した。
【0080】
図７に、図５、図６に示した構造を有するトランジスタの、ゲート電圧Ｖｇｓ（Ｖ）に対
するドレイン電流Ｉｄ（Ａ）の測定値を示す。測定において、ソース電極５０５とドレイ
ン電極５０６間の電圧Ｖｄｓは５Ｖとした。また、図７では、トランジスタのバックゲー
ト電極とソース電極間のバックゲート電圧Ｖｂｇｓを、それぞれ－２．５Ｖ、０Ｖ、５Ｖ
、１０Ｖにそれぞれ設定した場合における、各測定値を示している。
するドレイン電流Ｉｄ（Ａ）の測定値を示す。測定において、ソース電極５０５とドレイ
ン電極５０６間の電圧Ｖｄｓは５Ｖとした。また、図７では、トランジスタのバックゲー
ト電極とソース電極間のバックゲート電圧Ｖｂｇｓを、それぞれ－２．５Ｖ、０Ｖ、５Ｖ
、１０Ｖにそれぞれ設定した場合における、各測定値を示している。
【0081】
図７に示すように、バックゲート電圧Ｖｂｇｓが低くなるほど、トランジスタの閾値電圧
がプラス側にシフトし、オフ電流が低減されるのが分かる。また、バックゲート電圧Ｖｂ
ｇｓが高くなるほど、トランジスタの閾値電圧がマイナス側にシフトし、オフ電流が増加
する、すなわちオン抵抗が低下するのが分かる。
がプラス側にシフトし、オフ電流が低減されるのが分かる。また、バックゲート電圧Ｖｂ
ｇｓが高くなるほど、トランジスタの閾値電圧がマイナス側にシフトし、オフ電流が増加
する、すなわちオン抵抗が低下するのが分かる。
【0082】
次いで、上記トランジスタをスイッチング素子として用いたＤＣＤＣコンバータの、電力
変換効率を測定した。測定に用いたＤＣＤＣコンバータが有する電力変換回路は、図２（
Ｂ）に示したＤＣＤＣコンバータが有する電力変換回路１０１と同じ構成を有している。
変換効率を測定した。測定に用いたＤＣＤＣコンバータが有する電力変換回路は、図２（
Ｂ）に示したＤＣＤＣコンバータが有する電力変換回路１０１と同じ構成を有している。
【0083】
トランジスタ１０２のスイッチングは、そのゲート電圧Ｖｇｓを０Ｖまたは５Ｖとするこ
とで制御した。また、デューティ比はパルス幅制御を用いて調整し、パルスの出現するタ
イミングの周波数を９７Ｈｚとした。なお、デューティ比は、トランジスタ１０２のゲー
ト電圧Ｖｇｓが５Ｖである期間、すなわち、トランジスタ１０２がオンである期間の、一
定期間に占める割合に相当する。また、入力端子ＩＮ１に与えられる入力電圧を５Ｖ、出
力端子ＯＵＴ１に与えられる出力電圧を１０Ｖに固定した。そして、当該デューティ比を
４０％から６８％まで変化させ、出力電力Ｗｏｕｔ（Ｗ）と電力変換効率（％）の関係を
測定により求めた。
とで制御した。また、デューティ比はパルス幅制御を用いて調整し、パルスの出現するタ
イミングの周波数を９７Ｈｚとした。なお、デューティ比は、トランジスタ１０２のゲー
ト電圧Ｖｇｓが５Ｖである期間、すなわち、トランジスタ１０２がオンである期間の、一
定期間に占める割合に相当する。また、入力端子ＩＮ１に与えられる入力電圧を５Ｖ、出
力端子ＯＵＴ１に与えられる出力電圧を１０Ｖに固定した。そして、当該デューティ比を
４０％から６８％まで変化させ、出力電力Ｗｏｕｔ（Ｗ）と電力変換効率（％）の関係を
測定により求めた。
【0084】
図８に、測定の結果得られた、出力電力Ｗｏｕｔ（Ｗ）と電力変換効率（％）の関係を示
す。図８から、出力電力Ｗｏｕｔが小さい場合には、バックゲート電圧Ｖｂｇｓが低くな
るに従って高い電力変換効率が得られた。一方、出力電力Ｗｏｕｔが大きくなるに従って
、いずれの場合も電力変換効率は増大するが、バックゲート電圧Ｖｂｇｓが低い場合には
、電力変換効率の増大が飽和し、その後低下する。対照的に、バックゲート電圧Ｖｂｇｓ
が５Ｖ、１０Ｖのように高い場合には、このような電力変換効率の増大の飽和は観測され
ず、バックゲート電圧Ｖｂｇｓが－２．５Ｖ、０Ｖのように低い場合と比較して高い電力
変換効率が得られた。
す。図８から、出力電力Ｗｏｕｔが小さい場合には、バックゲート電圧Ｖｂｇｓが低くな
るに従って高い電力変換効率が得られた。一方、出力電力Ｗｏｕｔが大きくなるに従って
、いずれの場合も電力変換効率は増大するが、バックゲート電圧Ｖｂｇｓが低い場合には
、電力変換効率の増大が飽和し、その後低下する。対照的に、バックゲート電圧Ｖｂｇｓ
が５Ｖ、１０Ｖのように高い場合には、このような電力変換効率の増大の飽和は観測され
ず、バックゲート電圧Ｖｂｇｓが－２．５Ｖ、０Ｖのように低い場合と比較して高い電力
変換効率が得られた。
【0085】
したがって、本発明の一態様では、出力電力が大きい場合に、バックゲート電圧Ｖｂｇｓ
を高くし、出力電力が小さい場合には、バックゲート電圧Ｖｂｇｓを低くするという上記
構成により、図８に示した測定結果からもわかるように、高い電力変換効率を有するＤＣ
ＤＣコンバータ、或いは電源回路を得ることができる。
を高くし、出力電力が小さい場合には、バックゲート電圧Ｖｂｇｓを低くするという上記
構成により、図８に示した測定結果からもわかるように、高い電力変換効率を有するＤＣ
ＤＣコンバータ、或いは電源回路を得ることができる。
【0086】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【0087】
（実施の形態３）
本実施の形態では、パルス幅制御を用いる場合の、出力電圧制御回路の構成の一例につい
て説明する。
本実施の形態では、パルス幅制御を用いる場合の、出力電圧制御回路の構成の一例につい
て説明する。
【0088】
図９に、出力電圧制御回路の構成の一例を模式的に示す。図９に示す出力電圧制御回路１
０４は、抵抗２００、抵抗２０１、誤差増幅器２０２、位相補償回路２０３、コンパレー
タ２０４、三角波発振器２０５、バッファ２０６を有している。
０４は、抵抗２００、抵抗２０１、誤差増幅器２０２、位相補償回路２０３、コンパレー
タ２０４、三角波発振器２０５、バッファ２０６を有している。
【0089】
抵抗２００と抵抗２０１は直列に接続されており、抵抗２００の一方の端子に、ＤＣＤＣ
コンバータの出力端子ＯＵＴ１からの出力電圧が与えられている。また、抵抗２０１の一
方の端子には、グラウンドなどの固定電圧が与えられている。そして、抵抗２００の他方
の端子と、抵抗２０１の他方の端子とが接続されているノードが、誤差増幅器２０２の反
転入力端子（－）に接続されている。よって、出力端子ＯＵＴ１から与えられる出力電圧
は、抵抗２００と抵抗２０１によって抵抗分割され、誤差増幅器２０２の反転入力端子（
－）に与えられる。
コンバータの出力端子ＯＵＴ１からの出力電圧が与えられている。また、抵抗２０１の一
方の端子には、グラウンドなどの固定電圧が与えられている。そして、抵抗２００の他方
の端子と、抵抗２０１の他方の端子とが接続されているノードが、誤差増幅器２０２の反
転入力端子（－）に接続されている。よって、出力端子ＯＵＴ１から与えられる出力電圧
は、抵抗２００と抵抗２０１によって抵抗分割され、誤差増幅器２０２の反転入力端子（
－）に与えられる。
【0090】
誤差増幅器２０２の非反転入力端子（＋）には基準電圧Ｖｒｅｆ１が与えられている。誤
差増幅器２０２では、反転入力端子（－）に与えられた電圧と、基準電圧Ｖｒｅｆ１とを
比較し、その誤差を増幅して誤差増幅器２０２の出力端子から出力する。
差増幅器２０２では、反転入力端子（－）に与えられた電圧と、基準電圧Ｖｒｅｆ１とを
比較し、その誤差を増幅して誤差増幅器２０２の出力端子から出力する。
【0091】
誤差増幅器２０２から出力された電圧は、位相補償回路２０３に与えられる。位相補償回
路２０３では、誤差増幅器２０２から出力された電圧の位相を制御する。位相補償回路２
０３による電圧の位相の制御により、誤差増幅器２０２またはコンパレータ２０４などの
アンプの出力電圧が発振するのを防ぎ、ＤＣＤＣコンバータの動作を安定化させることが
できる。
路２０３では、誤差増幅器２０２から出力された電圧の位相を制御する。位相補償回路２
０３による電圧の位相の制御により、誤差増幅器２０２またはコンパレータ２０４などの
アンプの出力電圧が発振するのを防ぎ、ＤＣＤＣコンバータの動作を安定化させることが
できる。
【0092】
位相補償回路２０３から出力された電圧は、コンパレータ２０４の非反転入力端子（＋）
に与えられる。また、コンパレータ２０４の反転入力端子（－）には、三角波発振器２０
５から出力される、三角波、或いはノコギリ波の信号が与えられる。そして、コンパレー
タ２０４では、周期が一定であり、なおかつパルス幅が非反転入力端子（＋）に与えられ
る電圧の大きさに従って変化する、矩形波の信号を生成する。コンパレータ２０４から出
力された矩形波の信号は、バッファ２０６を介して出力電圧制御回路１０４から出力され
、トランジスタ１０２のゲート電極に入力される。
に与えられる。また、コンパレータ２０４の反転入力端子（－）には、三角波発振器２０
５から出力される、三角波、或いはノコギリ波の信号が与えられる。そして、コンパレー
タ２０４では、周期が一定であり、なおかつパルス幅が非反転入力端子（＋）に与えられ
る電圧の大きさに従って変化する、矩形波の信号を生成する。コンパレータ２０４から出
力された矩形波の信号は、バッファ２０６を介して出力電圧制御回路１０４から出力され
、トランジスタ１０２のゲート電極に入力される。
【0093】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【0094】
（実施の形態４）
本実施の形態では、バックゲート制御回路の構成の一例について説明する。
本実施の形態では、バックゲート制御回路の構成の一例について説明する。
【0095】
図１０に、バックゲート制御回路の構成の一例を模式的に示す。図１０に示すバックゲー
ト制御回路１０５は、出力端子ＯＵＴ１から出力される電流の大きさを検知する電流検出
回路２１０と、電流検出回路２１０で検知された電流の大きさと、出力端子ＯＵＴ１から
の出力電圧とを用いて、バックゲート電極の電位を定める電力電圧変換回路２１６とを有
している。
ト制御回路１０５は、出力端子ＯＵＴ１から出力される電流の大きさを検知する電流検出
回路２１０と、電流検出回路２１０で検知された電流の大きさと、出力端子ＯＵＴ１から
の出力電圧とを用いて、バックゲート電極の電位を定める電力電圧変換回路２１６とを有
している。
【0096】
具体的に、図１０では、電流検出回路２１０が、ＣＴセンサ（カレントトランスセンサ）
２１１と、整流器２１２と、積分回路２１３とを有する場合を例示している。ＣＴセンサ
２１１は、出力端子ＯＵＴ１に電流を供給する配線などの導体に隣接して設置されている
。そして、上記導体に電流が流れることで導体の周囲に磁束が発生すると、トランスの原
理に従って、上記電流の大きさに見合った高さの電流が、ＣＴセンサ２１１において生成
される。例えば、出力端子ＯＵＴ１を流れる電流をＩ０、ＣＴセンサ２１１において生成
される電流をＩｃｔとすると、Ｉ０：Ｉｃｔ＝Ｎ：１（Ｎ＞＞１）となる。すなわち、Ｃ
Ｔセンサ２１１は、電流Ｉ０に比例した微少な電流Ｉｃｔを生成することができる。
２１１と、整流器２１２と、積分回路２１３とを有する場合を例示している。ＣＴセンサ
２１１は、出力端子ＯＵＴ１に電流を供給する配線などの導体に隣接して設置されている
。そして、上記導体に電流が流れることで導体の周囲に磁束が発生すると、トランスの原
理に従って、上記電流の大きさに見合った高さの電流が、ＣＴセンサ２１１において生成
される。例えば、出力端子ＯＵＴ１を流れる電流をＩ０、ＣＴセンサ２１１において生成
される電流をＩｃｔとすると、Ｉ０：Ｉｃｔ＝Ｎ：１（Ｎ＞＞１）となる。すなわち、Ｃ
Ｔセンサ２１１は、電流Ｉ０に比例した微少な電流Ｉｃｔを生成することができる。
【0097】
整流器２１２は、ＣＴセンサ２１１において生成された電流を整流した後、積分回路２１
３に送る。積分回路２１３は、整流器２１２と固定電圧の与えられているノードの間にお
いて、並列に接続されている抵抗２１４と容量素子２１５とを有しており、ローパスフィ
ルターとして機能する。よって、積分回路２１３は、整流器２１２において整流された電
流を電圧に変換し、平均化して出力する。積分回路２１３から出力された電圧Ｖｃｔは、
電力電圧変換回路２１６に与えられる。
３に送る。積分回路２１３は、整流器２１２と固定電圧の与えられているノードの間にお
いて、並列に接続されている抵抗２１４と容量素子２１５とを有しており、ローパスフィ
ルターとして機能する。よって、積分回路２１３は、整流器２１２において整流された電
流を電圧に変換し、平均化して出力する。積分回路２１３から出力された電圧Ｖｃｔは、
電力電圧変換回路２１６に与えられる。
【0098】
【0099】
コンパレータ２１７の非反転入力端子（＋）には、積分回路２１３から出力された電圧Ｖ
ｃｔが与えられ、反転入力端子（－）には、出力端子ＯＵＴ１の出力電圧、或いは出力端
子ＯＵＴ１の電圧に見合った高さの電圧が基準電圧Ｖｒｅｆ２として与えられる。コンパ
レータ２１７は、入力された電圧Ｖｃｔと基準電圧Ｖｒｅｆ２を比較し、電圧Ｖｃｔ＞基
準電圧Ｖｒｅｆ２の場合はハイレベルの電圧を出力し、電圧Ｖｃｔ≦基準電圧Ｖｒｅｆ２
の場合はローレベルの電圧を出力する。
ｃｔが与えられ、反転入力端子（－）には、出力端子ＯＵＴ１の出力電圧、或いは出力端
子ＯＵＴ１の電圧に見合った高さの電圧が基準電圧Ｖｒｅｆ２として与えられる。コンパ
レータ２１７は、入力された電圧Ｖｃｔと基準電圧Ｖｒｅｆ２を比較し、電圧Ｖｃｔ＞基
準電圧Ｖｒｅｆ２の場合はハイレベルの電圧を出力し、電圧Ｖｃｔ≦基準電圧Ｖｒｅｆ２
の場合はローレベルの電圧を出力する。
【0100】
コンパレータ２１７から出力される電圧は、トランジスタ２１９のゲート電極に与えられ
る。さらに、コンパレータ２１７から出力される電圧は、インバータ２２０において極性
が反転させられ、トランジスタ２１８のゲート電極に与えられる。よって、コンパレータ
２１７から出力される電圧がハイレベルの場合、トランジスタ２１８はオフ、トランジス
タ２１９はオンになるため、電源２２１からの電位Ｖｂｇ１が、電力電圧変換回路２１６
から出力される。コンパレータ２１７から出力される電圧がローレベルの場合、トランジ
スタ２１８はオン、トランジスタ２１９はオフになるため、グラウンドの電位Ｖｂｇ２が
、電力電圧変換回路２１６から出力される。なお、本実施の形態では、電位Ｖｂｇ２がグ
ラウンドである場合を例示しているが、電位Ｖｂｇ２はグラウンド以外の電位であっても
良い。
る。さらに、コンパレータ２１７から出力される電圧は、インバータ２２０において極性
が反転させられ、トランジスタ２１８のゲート電極に与えられる。よって、コンパレータ
２１７から出力される電圧がハイレベルの場合、トランジスタ２１８はオフ、トランジス
タ２１９はオンになるため、電源２２１からの電位Ｖｂｇ１が、電力電圧変換回路２１６
から出力される。コンパレータ２１７から出力される電圧がローレベルの場合、トランジ
スタ２１８はオン、トランジスタ２１９はオフになるため、グラウンドの電位Ｖｂｇ２が
、電力電圧変換回路２１６から出力される。なお、本実施の形態では、電位Ｖｂｇ２がグ
ラウンドである場合を例示しているが、電位Ｖｂｇ２はグラウンド以外の電位であっても
良い。
【0101】
電力電圧変換回路２１６から出力された電位Ｖｂｇ１または電位Ｖｂｇ２は、バックゲー
ト制御回路１０５から出力されて、例えば図１（Ａ）に示したトランジスタ１０２のバッ
クゲート電極に与えられる。すなわち、バックゲート制御回路１０５により、ＤＣＤＣコ
ンバータの出力電力に従って、トランジスタ１０２のバックゲート電極に与えられる電位
を変えることができる。
ト制御回路１０５から出力されて、例えば図１（Ａ）に示したトランジスタ１０２のバッ
クゲート電極に与えられる。すなわち、バックゲート制御回路１０５により、ＤＣＤＣコ
ンバータの出力電力に従って、トランジスタ１０２のバックゲート電極に与えられる電位
を変えることができる。
【0102】
本発明の一態様では、出力端子ＯＵＴ１における電流と、出力電圧に応じて、バックゲー
ト電極に与える電位を変えることで、出力電力が大きい場合にはトランジスタ１０２のオ
ン抵抗が下がるように閾値電圧を調整し、出力電力が小さい場合にはトランジスタ１０２
のオフ電流が下がるように閾値電圧を調整することができる。よって、ＤＣＤＣコンバー
タの電力変換効率を向上させることができる。そして、本発明の一態様のように、ＤＣＤ
Ｃコンバータの出力電力をモニターし、上記出力電力に従ってバックゲート電極の電位を
制御することで、ＤＣＤＣコンバータの出力電圧だけをモニターする場合に比べて、バッ
クゲート電極の電位をより適切な値に設定することができ、その結果、電力変換効率をよ
り高めることができる。
ト電極に与える電位を変えることで、出力電力が大きい場合にはトランジスタ１０２のオ
ン抵抗が下がるように閾値電圧を調整し、出力電力が小さい場合にはトランジスタ１０２
のオフ電流が下がるように閾値電圧を調整することができる。よって、ＤＣＤＣコンバー
タの電力変換効率を向上させることができる。そして、本発明の一態様のように、ＤＣＤ
Ｃコンバータの出力電力をモニターし、上記出力電力に従ってバックゲート電極の電位を
制御することで、ＤＣＤＣコンバータの出力電圧だけをモニターする場合に比べて、バッ
クゲート電極の電位をより適切な値に設定することができ、その結果、電力変換効率をよ
り高めることができる。
【0103】
また、上記ＤＣＤＣコンバータを用いることで、電源回路の電力変換効率を向上させるこ
とができる。或いは、ＤＣＤＣコンバータの電力変換効率を向上させることで、ＤＣＤＣ
コンバータを用いた半導体装置の消費電力を抑えることができる。
とができる。或いは、ＤＣＤＣコンバータの電力変換効率を向上させることで、ＤＣＤＣ
コンバータを用いた半導体装置の消費電力を抑えることができる。
【0104】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【0105】
【0106】
図１１（Ａ）に、フライバック式のＤＣＤＣコンバータの構成を示す。図１１（Ａ）に示
すＤＣＤＣコンバータは、定電圧生成部１０３がダイオード１３０、容量素子１３２、ト
ランス１３３を有する。また、図１１（Ａ）に示すＤＣＤＣコンバータは、入力電圧の与
えられる入力端子ＩＮ１と、固定電圧の与えられる入力端子ＩＮ２と、出力端子ＯＵＴ１
と、出力端子ＯＵＴ２とを有している。
すＤＣＤＣコンバータは、定電圧生成部１０３がダイオード１３０、容量素子１３２、ト
ランス１３３を有する。また、図１１（Ａ）に示すＤＣＤＣコンバータは、入力電圧の与
えられる入力端子ＩＮ１と、固定電圧の与えられる入力端子ＩＮ２と、出力端子ＯＵＴ１
と、出力端子ＯＵＴ２とを有している。
【0107】
トランス１３３は、その中心に共通のコアが設けられた、一次コイルと二次コイルを有し
ている。トランジスタ１０２は、入力端子ＩＮ２と、トランス１３３の一次コイルが有す
る一方の端子との、間の接続を制御している。具体的に、トランジスタ１０２は、その第
１端子が入力端子ＩＮ２に接続されており、その第２端子が、トランス１３３の一次コイ
ルが有する一方の端子に接続されている。また、トランス１３３の一次コイルが有する他
方の端子は、入力端子ＩＮ１に接続されている。
ている。トランジスタ１０２は、入力端子ＩＮ２と、トランス１３３の一次コイルが有す
る一方の端子との、間の接続を制御している。具体的に、トランジスタ１０２は、その第
１端子が入力端子ＩＮ２に接続されており、その第２端子が、トランス１３３の一次コイ
ルが有する一方の端子に接続されている。また、トランス１３３の一次コイルが有する他
方の端子は、入力端子ＩＮ１に接続されている。
【0108】
また、トランス１３３が有する二次コイルは、一対の端子のいずれか一方がダイオード１
３０の陽極に接続されており、他方の端子が出力端子ＯＵＴ２に接続されている。ダイオ
ード１３０の陰極は、出力端子ＯＵＴ１に接続されている。容量素子１３２が有する一対
の電極は、一方が出力端子ＯＵＴ１に接続されており、他方が出力端子ＯＵＴ２に接続さ
れている。
３０の陽極に接続されており、他方の端子が出力端子ＯＵＴ２に接続されている。ダイオ
ード１３０の陰極は、出力端子ＯＵＴ１に接続されている。容量素子１３２が有する一対
の電極は、一方が出力端子ＯＵＴ１に接続されており、他方が出力端子ＯＵＴ２に接続さ
れている。
【0109】
また、図１１（Ｂ）に、フォワード式のＤＣＤＣコンバータの構成を示す。図１１（Ｂ）
に示すＤＣＤＣコンバータは、定電圧生成部１０３がダイオード１３０、ダイオード１３
４、コイル１３１、容量素子１３２、トランス１３５を有する。また、図１１（Ｂ）に示
すＤＣＤＣコンバータは、入力電圧の与えられる入力端子ＩＮ１と、固定電圧の与えられ
る入力端子ＩＮ２と、出力端子ＯＵＴ１と、出力端子ＯＵＴ２とを有している。
に示すＤＣＤＣコンバータは、定電圧生成部１０３がダイオード１３０、ダイオード１３
４、コイル１３１、容量素子１３２、トランス１３５を有する。また、図１１（Ｂ）に示
すＤＣＤＣコンバータは、入力電圧の与えられる入力端子ＩＮ１と、固定電圧の与えられ
る入力端子ＩＮ２と、出力端子ＯＵＴ１と、出力端子ＯＵＴ２とを有している。
【0110】
トランス１３５は、図１１（Ａ）に示したトランス１３３と同様に、その中心に共通のコ
アが設けられた、一次コイルと二次コイルを有している。ただし、トランス１３３は、一
次コイルと二次コイルの巻き始めの位置が逆側に配置されているのに対し、トランス１３
５は、一次コイルと二次コイルの巻き始めの位置が同じ側に配置されている。
アが設けられた、一次コイルと二次コイルを有している。ただし、トランス１３３は、一
次コイルと二次コイルの巻き始めの位置が逆側に配置されているのに対し、トランス１３
５は、一次コイルと二次コイルの巻き始めの位置が同じ側に配置されている。
【0111】
トランジスタ１０２は、入力端子ＩＮ２と、トランス１３５の一次コイルが有する一方の
端子との、間の接続を制御している。具体的に、トランジスタ１０２は、その第１端子が
入力端子ＩＮ２に接続されており、その第２端子が、トランス１３５の一次コイルが有す
る一方の端子に接続されている。また、トランス１３５の一次コイルが有する他方の端子
は、入力端子ＩＮ１に接続されている。
端子との、間の接続を制御している。具体的に、トランジスタ１０２は、その第１端子が
入力端子ＩＮ２に接続されており、その第２端子が、トランス１３５の一次コイルが有す
る一方の端子に接続されている。また、トランス１３５の一次コイルが有する他方の端子
は、入力端子ＩＮ１に接続されている。
【0112】
また、トランス１３５が有する二次コイルは、一対の端子のいずれか一方がダイオード１
３０の陽極に接続されており、他方の端子が出力端子ＯＵＴ２に接続されている。ダイオ
ード１３０の陰極は、ダイオード１３４の陰極及びコイル１３１の一方の端子に接続され
ている。ダイオード１３４の陽極は、出力端子ＯＵＴ２に接続されている。コイル１３１
の他方の端子は、出力端子ＯＵＴ１に接続されている。容量素子１３２が有する一対の電
極は、一方が出力端子ＯＵＴ１に接続されており、他方が出力端子ＯＵＴ２に接続されて
いる。
３０の陽極に接続されており、他方の端子が出力端子ＯＵＴ２に接続されている。ダイオ
ード１３０の陰極は、ダイオード１３４の陰極及びコイル１３１の一方の端子に接続され
ている。ダイオード１３４の陽極は、出力端子ＯＵＴ２に接続されている。コイル１３１
の他方の端子は、出力端子ＯＵＴ１に接続されている。容量素子１３２が有する一対の電
極は、一方が出力端子ＯＵＴ１に接続されており、他方が出力端子ＯＵＴ２に接続されて
いる。
【0113】
なお、本実施の形態では、フライバック式のＤＣＤＣコンバータと、フォワード式のＤＣ
ＤＣコンバータの構成について示したが、本発明の一態様に係るＤＣＤＣコンバータは、
これらに限定されない。本発明の一態様に係るＤＣＤＣコンバータは、スイッチング素子
のデューティ比により出力電圧の大きさを調整することができるスイッチング方式であれ
ば良い。
ＤＣコンバータの構成について示したが、本発明の一態様に係るＤＣＤＣコンバータは、
これらに限定されない。本発明の一態様に係るＤＣＤＣコンバータは、スイッチング素子
のデューティ比により出力電圧の大きさを調整することができるスイッチング方式であれ
ば良い。
【0114】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【0115】
【0116】
図１２に示す照明装置は、交流電源３０１と、スイッチ３０２と、整流回路３０３と、Ｄ
ＣＤＣコンバータ１００と、発光素子３０４とを有している。整流回路３０３及びＤＣＤ
Ｃコンバータ１００が、電源回路を構成している。
ＣＤＣコンバータ１００と、発光素子３０４とを有している。整流回路３０３及びＤＣＤ
Ｃコンバータ１００が、電源回路を構成している。
【0117】
図１２に示すＤＣＤＣコンバータ１００は、図２（Ａ）に示す降圧型のＤＣＤＣコンバー
タと同じ構成を有する。本発明の一態様に係る照明装置は、図２（Ａ）に示したＤＣＤＣ
コンバータ１００を必ずしも用いる必要はなく、それ以外の本発明の一態様に係るＤＣＤ
Ｃコンバータを用いることも可能である。
タと同じ構成を有する。本発明の一態様に係る照明装置は、図２（Ａ）に示したＤＣＤＣ
コンバータ１００を必ずしも用いる必要はなく、それ以外の本発明の一態様に係るＤＣＤ
Ｃコンバータを用いることも可能である。
【0118】
具体的に、図１２に示す照明装置では、交流電源３０１からの交流電圧が、スイッチ３０
２を介して整流回路３０３に与えられ、整流される。整流されることで得られた直流電圧
は、ＤＣＤＣコンバータ１００に入力され、その大きさが調整されて出力される。ＤＣＤ
Ｃコンバータ１００の詳しい動作については、実施の形態１における図２（Ａ）の記載を
参照することができる。本実施の形態では、ＤＣＤＣコンバータ１００において、入力さ
れた電圧が降圧され、出力される。
２を介して整流回路３０３に与えられ、整流される。整流されることで得られた直流電圧
は、ＤＣＤＣコンバータ１００に入力され、その大きさが調整されて出力される。ＤＣＤ
Ｃコンバータ１００の詳しい動作については、実施の形態１における図２（Ａ）の記載を
参照することができる。本実施の形態では、ＤＣＤＣコンバータ１００において、入力さ
れた電圧が降圧され、出力される。
【0119】
そして、ＤＣＤＣコンバータ１００から出力された電圧が、発光素子３０４に与えられる
ことで、発光素子３０４は発光する。発光素子３０４には、発光ダイオード（ＬＥＤ）、
有機発光素子（ＯＬＥＤ）など、様々な光源を用いることができる。
ことで、発光素子３０４は発光する。発光素子３０４には、発光ダイオード（ＬＥＤ）、
有機発光素子（ＯＬＥＤ）など、様々な光源を用いることができる。
【0120】
なお、図１２では、電源として交流電源３０１を用いている照明装置の構成を示している
が、本発明はこの構成に限定されない。電源として交流電源ではなく直流電源を用いてい
ても良い。ただし、直流電源を用いる場合は、整流回路３０３を設けなくとも良い。
が、本発明はこの構成に限定されない。電源として交流電源ではなく直流電源を用いてい
ても良い。ただし、直流電源を用いる場合は、整流回路３０３を設けなくとも良い。
【0121】
【0122】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【0123】
【0124】
図１３に示す太陽電池は、フォトダイオード３５０と、スイッチ３５１と、容量素子３５
２と、ＤＣＤＣコンバータ１００と、パルス幅変調回路３５３と、インバータ３５４と、
バンドパスフィルタ３５５とを有している。
２と、ＤＣＤＣコンバータ１００と、パルス幅変調回路３５３と、インバータ３５４と、
バンドパスフィルタ３５５とを有している。
【0125】
図１３に示すＤＣＤＣコンバータ１００は、図２（Ｂ）に示す昇圧型のＤＣＤＣコンバー
タと同じ構成を有する。本発明の一態様に係る太陽電池は、図２（Ａ）に示したＤＣＤＣ
コンバータ１００を必ずしも用いる必要はなく、それ以外の本発明の一態様に係るＤＣＤ
Ｃコンバータを用いることも可能である。
タと同じ構成を有する。本発明の一態様に係る太陽電池は、図２（Ａ）に示したＤＣＤＣ
コンバータ１００を必ずしも用いる必要はなく、それ以外の本発明の一態様に係るＤＣＤ
Ｃコンバータを用いることも可能である。
【0126】
具体的に、図１３に示す太陽電池では、フォトダイオード３５０に光が照射されると電圧
が生じる。上記電圧は、容量素子３５２において平滑化された後、スイッチ３５１を介し
て、ＤＣＤＣコンバータ１００に入力される。なお、容量素子３５２を設けることで、ス
イッチ３５１のスイッチングによって生じるパルス状の電流が、フォトダイオード３５０
に流れ込むのを防ぐことができる。
が生じる。上記電圧は、容量素子３５２において平滑化された後、スイッチ３５１を介し
て、ＤＣＤＣコンバータ１００に入力される。なお、容量素子３５２を設けることで、ス
イッチ３５１のスイッチングによって生じるパルス状の電流が、フォトダイオード３５０
に流れ込むのを防ぐことができる。
【0127】
そして、ＤＣＤＣコンバータ１００に入力された電圧は、ＤＣＤＣコンバータ１００にお
いてその大きさが調整されてから、出力される。ＤＣＤＣコンバータ１００の詳しい動作
については、実施の形態１における図２（Ｂ）の記載を参照することができる。本実施の
形態では、ＤＣＤＣコンバータ１００において、入力された電圧が昇圧され、出力される
。
いてその大きさが調整されてから、出力される。ＤＣＤＣコンバータ１００の詳しい動作
については、実施の形態１における図２（Ｂ）の記載を参照することができる。本実施の
形態では、ＤＣＤＣコンバータ１００において、入力された電圧が昇圧され、出力される
。
【0128】
ＤＣＤＣコンバータ１００の出力端子ＯＵＴ１から出力された電圧は直流電圧である。イ
ンバータ３５４は、ＤＣＤＣコンバータ１００から出力された直流電圧を交流電圧に変換
し、出力する。図１３では、インバータ３５４が４つのトランジスタ３５６～トランジス
タ３５９と、４つのダイオード３６０～ダイオード３６３とで構成されている例を示して
いる。
ンバータ３５４は、ＤＣＤＣコンバータ１００から出力された直流電圧を交流電圧に変換
し、出力する。図１３では、インバータ３５４が４つのトランジスタ３５６～トランジス
タ３５９と、４つのダイオード３６０～ダイオード３６３とで構成されている例を示して
いる。
【0129】
具体的に、トランジスタ３５６は、その第１端子がＤＣＤＣコンバータ１００の出力端子
ＯＵＴ１に接続されており、その第２端子がトランジスタ３５７の第１端子に接続されて
いる。トランジスタ３５７の第２端子は、ＤＣＤＣコンバータ１００の出力端子ＯＵＴ２
に接続されている。トランジスタ３５８は、その第１端子がＤＣＤＣコンバータ１００の
出力端子ＯＵＴ１に接続されており、その第２端子がトランジスタ３５９の第１端子に接
続されている。トランジスタ３５９の第２端子は、ＤＣＤＣコンバータ１００の出力端子
ＯＵＴ２に接続されている。ダイオード３６０～ダイオード３６３は、トランジスタ３５
６～トランジスタ３５９と、それぞれ並列に接続されている。具体的には、トランジスタ
３５６～トランジスタ３５９の第１端子にダイオード３６０～ダイオード３６３の陽極が
それぞれ接続され、トランジスタ３５６～トランジスタ３５９の第２端子にダイオード３
６０～ダイオード３６３の陰極がそれぞれ接続されている。
ＯＵＴ１に接続されており、その第２端子がトランジスタ３５７の第１端子に接続されて
いる。トランジスタ３５７の第２端子は、ＤＣＤＣコンバータ１００の出力端子ＯＵＴ２
に接続されている。トランジスタ３５８は、その第１端子がＤＣＤＣコンバータ１００の
出力端子ＯＵＴ１に接続されており、その第２端子がトランジスタ３５９の第１端子に接
続されている。トランジスタ３５９の第２端子は、ＤＣＤＣコンバータ１００の出力端子
ＯＵＴ２に接続されている。ダイオード３６０～ダイオード３６３は、トランジスタ３５
６～トランジスタ３５９と、それぞれ並列に接続されている。具体的には、トランジスタ
３５６～トランジスタ３５９の第１端子にダイオード３６０～ダイオード３６３の陽極が
それぞれ接続され、トランジスタ３５６～トランジスタ３５９の第２端子にダイオード３
６０～ダイオード３６３の陰極がそれぞれ接続されている。
【0130】
また、パルス幅変調回路３５３には、ＤＣＤＣコンバータ１００から出力された電圧が与
えられている。パルス幅変調回路３５３は、上記電圧が与えられることで動作し、トラン
ジスタ３５６～トランジスタ３５９のスイッチングを制御する信号を生成する。
えられている。パルス幅変調回路３５３は、上記電圧が与えられることで動作し、トラン
ジスタ３５６～トランジスタ３５９のスイッチングを制御する信号を生成する。
【0131】
パルス幅変調回路３５３からの上記信号に従ってトランジスタ３５６～トランジスタ３５
９がスイッチングを行うことで、インバータ３５４が有する、トランジスタ３５６の第２
端子とトランジスタ３５７の第１端子が接続されているノードと、トランジスタ３５８の
第２端子とトランジスタ３５９の第１端子が接続されているノードとから、ＰＷＭ波形を
有する交流電圧が出力される。
９がスイッチングを行うことで、インバータ３５４が有する、トランジスタ３５６の第２
端子とトランジスタ３５７の第１端子が接続されているノードと、トランジスタ３５８の
第２端子とトランジスタ３５９の第１端子が接続されているノードとから、ＰＷＭ波形を
有する交流電圧が出力される。
【0132】
そして、バンドパスフィルタ３５５を用いて、インバータ３５４から出力された交流の電
圧の高周波成分を除去することで、正弦波を有する交流電圧を得ることができる。
圧の高周波成分を除去することで、正弦波を有する交流電圧を得ることができる。
【0133】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【0134】
（実施の形態８）
本実施の形態では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジス
タとを有する、本発明の一態様に係る半導体装置の作製方法について説明する。
本実施の形態では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジス
タとを有する、本発明の一態様に係る半導体装置の作製方法について説明する。
【0135】
なお、本発明の一態様では、少なくとも、ＤＣＤＣコンバータの出力電力を制御するため
のスイッチング素子として機能するトランジスタに、酸化物半導体を用いていれば良い。
上記スイッチング素子として機能するトランジスタ以外のトランジスタは、ゲルマニウム
、シリコン、シリコンゲルマニウムや、単結晶炭化シリコンなどを用いた、通常のＣＭＯ
Ｓプロセスを用いて形成することができる。例えば、シリコンを用いたトランジスタは、
シリコンウェハなどの単結晶半導体基板、ＳＯＩ法により作製されたシリコン薄膜、気相
成長法により作製されたシリコン薄膜などを用いて形成することができる。
のスイッチング素子として機能するトランジスタに、酸化物半導体を用いていれば良い。
上記スイッチング素子として機能するトランジスタ以外のトランジスタは、ゲルマニウム
、シリコン、シリコンゲルマニウムや、単結晶炭化シリコンなどを用いた、通常のＣＭＯ
Ｓプロセスを用いて形成することができる。例えば、シリコンを用いたトランジスタは、
シリコンウェハなどの単結晶半導体基板、ＳＯＩ法により作製されたシリコン薄膜、気相
成長法により作製されたシリコン薄膜などを用いて形成することができる。
【0136】
まず、図１４（Ａ）に示すように、基板７００の絶縁表面上に、公知のＣＭＯＳの作製方
法を用いて、ｎチャネル型トランジスタ７０４、ｐチャネル型トランジスタ７０５を形成
する。本実施の形態では、単結晶の半導体基板から分離された単結晶半導体膜を用いて、
ｎチャネル型トランジスタ７０４、ｐチャネル型トランジスタ７０５を形成する場合を例
に挙げている。
法を用いて、ｎチャネル型トランジスタ７０４、ｐチャネル型トランジスタ７０５を形成
する。本実施の形態では、単結晶の半導体基板から分離された単結晶半導体膜を用いて、
ｎチャネル型トランジスタ７０４、ｐチャネル型トランジスタ７０５を形成する場合を例
に挙げている。
【0137】
具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の半
導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面か
ら一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成す
る。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの
入射角によって調節することができる。そして、半導体基板と、絶縁膜７０１が形成され
た基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは、
半導体基板と基板７００とを重ね合わせた後、半導体基板と基板７００の一部に、１Ｎ／
ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下の
圧力を加える。圧力をある部分に加えると、その部分から半導体基板と絶縁膜７０１とが
接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うこと
で、脆化層に存在する微小ボイドが膨張して結合し、大きな体積を有するボイドを与える
。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から
分離する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、
上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜
７０２、島状の半導体膜７０３を形成することができる。
導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面か
ら一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成す
る。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの
入射角によって調節することができる。そして、半導体基板と、絶縁膜７０１が形成され
た基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは、
半導体基板と基板７００とを重ね合わせた後、半導体基板と基板７００の一部に、１Ｎ／
ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下の
圧力を加える。圧力をある部分に加えると、その部分から半導体基板と絶縁膜７０１とが
接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うこと
で、脆化層に存在する微小ボイドが膨張して結合し、大きな体積を有するボイドを与える
。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から
分離する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、
上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜
７０２、島状の半導体膜７０３を形成することができる。
【0138】
ｎチャネル型トランジスタ７０４は、絶縁膜７０１上の島状の半導体膜７０２を用いて形
成されており、ｐチャネル型トランジスタ７０５は、絶縁膜７０１上の島状の半導体膜７
０３を用いて形成されている。また、ｎチャネル型トランジスタ７０４はゲート電極７０
６を有しており、ｐチャネル型トランジスタ７０５はゲート電極７０７を有している。そ
して、ｎチャネル型トランジスタ７０４は、島状の半導体膜７０２とゲート電極７０６の
間に、絶縁膜７０８を有する。ｐチャネル型トランジスタ７０５は、島状の半導体膜７０
３とゲート電極７０７の間に、絶縁膜７０８を有する。
成されており、ｐチャネル型トランジスタ７０５は、絶縁膜７０１上の島状の半導体膜７
０３を用いて形成されている。また、ｎチャネル型トランジスタ７０４はゲート電極７０
６を有しており、ｐチャネル型トランジスタ７０５はゲート電極７０７を有している。そ
して、ｎチャネル型トランジスタ７０４は、島状の半導体膜７０２とゲート電極７０６の
間に、絶縁膜７０８を有する。ｐチャネル型トランジスタ７０５は、島状の半導体膜７０
３とゲート電極７０７の間に、絶縁膜７０８を有する。
【0139】
基板７００として使用することができる基板に大きな制限はないが、少なくとも、後の加
熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には
、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を
用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点
が７３０℃以上のものを用いると良い。また、ステンレス基板を含む金属基板またはシリ
コン基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有す
る合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、
作製工程における処理温度に耐え得るのであれば用いることが可能である。
熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には
、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を
用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点
が７３０℃以上のものを用いると良い。また、ステンレス基板を含む金属基板またはシリ
コン基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有す
る合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、
作製工程における処理温度に耐え得るのであれば用いることが可能である。
【0140】
なお、本実施の形態では、単結晶の半導体膜を用いてｎチャネル型トランジスタ７０４と
ｐチャネル型トランジスタ７０５を形成する例について説明しているが、本発明はこの構
成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶、微
結晶の半導体膜を用いても良いし、上記半導体膜を公知の技術により非晶質半導体を結晶
化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素
を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み
合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合
、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を
用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶化法を用いても良い
。
ｐチャネル型トランジスタ７０５を形成する例について説明しているが、本発明はこの構
成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶、微
結晶の半導体膜を用いても良いし、上記半導体膜を公知の技術により非晶質半導体を結晶
化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素
を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み
合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合
、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を
用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶化法を用いても良い
。
【0141】
【0142】
次いで、図１４（Ａ）に示すように、ｎチャネル型トランジスタ７０４、ｐチャネル型ト
ランジスタ７０５、配線７１１を覆うように、絶縁膜７１２を形成する。なお、本実施の
形態では、単層の絶縁膜７１２を用いる場合を例示しているが、上記絶縁膜７１２は単層
である必要はなく、２層以上の絶縁膜を積層させて絶縁膜７１２として用いても良い。
ランジスタ７０５、配線７１１を覆うように、絶縁膜７１２を形成する。なお、本実施の
形態では、単層の絶縁膜７１２を用いる場合を例示しているが、上記絶縁膜７１２は単層
である必要はなく、２層以上の絶縁膜を積層させて絶縁膜７１２として用いても良い。
【0143】
絶縁膜７１２は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的
に、絶縁膜７１２として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アル
ミニウム、酸化アルミニウムなどを用いるのが望ましい。
に、絶縁膜７１２として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アル
ミニウム、酸化アルミニウムなどを用いるのが望ましい。
【0144】
絶縁膜７１２は、その表面をＣＭＰ法などにより平坦化させても良い。
【0145】
次いで、図１４（Ａ）に示すように、絶縁膜７１２上に、ゲート電極７１３を形成する。
【0146】
ゲート電極７１３の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネ
オジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導
電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の
工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミ
ニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回
避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、
モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用
いることができる。
オジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導
電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の
工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミ
ニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回
避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、
モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用
いることができる。
【0147】
例えば、二層の積層構造を有するゲート電極７１３として、アルミニウム膜上にモリブデ
ン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に
窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリ
ブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲート電
極７１３としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムと
チタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、
窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とするこ
とが好ましい。
ン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に
窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリ
ブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲート電
極７１３としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムと
チタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、
窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とするこ
とが好ましい。
【0148】
また、ゲート電極７１３に酸化インジウム、酸化インジウム酸化スズ混合酸化物、酸化イ
ンジウム酸化亜鉛混合酸化物、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウ
ム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
ンジウム酸化亜鉛混合酸化物、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウ
ム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
【0149】
ゲート電極７１３の膜厚は、１０ｎｍ～４００ｎｍ、好ましくは１００ｎｍ～２００ｎｍ
とする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎ
ｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工
（パターニング）することで、ゲート電極７１３を形成する。なお、形成されたゲート電
極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好
ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクを
インクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる
。
とする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎ
ｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工
（パターニング）することで、ゲート電極７１３を形成する。なお、形成されたゲート電
極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好
ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクを
インクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる
。
【0150】
次いで、図１４（Ｂ）に示すように、ゲート電極７１３上に、ゲート絶縁膜７１４を形成
する。ゲート絶縁膜７１４は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化
珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アル
ミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜また
は酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜７１４は
、水分や水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化
珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを
用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
する。ゲート絶縁膜７１４は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化
珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アル
ミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜また
は酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜７１４は
、水分や水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化
珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを
用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【0151】
不純物を除去し、酸素欠損を低減することによりｉ型化又は実質的にｉ型化された酸化物
半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感である
ため、高純度化された酸化物半導体とゲート絶縁膜７１４との界面は重要である。そのた
め高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される
。
半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感である
ため、高純度化された酸化物半導体とゲート絶縁膜７１４との界面は重要である。そのた
め高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される
。
【0152】
例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐
圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品
質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとす
ることができるからである。
圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品
質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとす
ることができるからである。
【0153】
もちろん、ゲート絶縁膜７１４として良質な絶縁膜を形成できるものであれば、スパッタ
リング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の
熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。
いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁
膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い
。
リング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の
熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。
いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁
膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い
。
【0154】
バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素
膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜７１４を形成しても良い。この
場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導
体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜
、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高
い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含ま
れるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜７１４内、
或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる
。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素
膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接する
のを防ぐことができる。
膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜７１４を形成しても良い。この
場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導
体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜
、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高
い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含ま
れるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜７１４内、
或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる
。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素
膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接する
のを防ぐことができる。
【0155】
例えば、第１のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ
以下の窒化珪素膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁膜上に第２のゲー
ト絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯｘ（ｘ＞０））を積
層して、膜厚１００ｎｍのゲート絶縁膜７１４としても良い。ゲート絶縁膜７１４の膜厚
は、トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎ
ｍ程度でもよい。
以下の窒化珪素膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁膜上に第２のゲー
ト絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯｘ（ｘ＞０））を積
層して、膜厚１００ｎｍのゲート絶縁膜７１４としても良い。ゲート絶縁膜７１４の膜厚
は、トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎ
ｍ程度でもよい。
【0156】
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法
で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜７１
４を形成する。
で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜７１
４を形成する。
【0157】
なお、ゲート絶縁膜７１４は後に形成される酸化物半導体と接する。酸化物半導体は、水
素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜７１４は水素、水酸基および
水分が含まれないことが望ましい。ゲート絶縁膜７１４に水素、水酸基及び水分がなるべ
く含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱
室でゲート電極７１３が形成された基板７００を予備加熱し、基板７００に吸着した水分
または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１
００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱
室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略する
こともできる。
素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜７１４は水素、水酸基および
水分が含まれないことが望ましい。ゲート絶縁膜７１４に水素、水酸基及び水分がなるべ
く含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱
室でゲート電極７１３が形成された基板７００を予備加熱し、基板７００に吸着した水分
または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１
００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱
室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略する
こともできる。
【0158】
次いで、ゲート絶縁膜７１４上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは膜厚３ｎｍ
以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ以下の酸化物半導体膜を形
成する。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成
膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、
又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成する
ことができる。
以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ以下の酸化物半導体膜を形
成する。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成
膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、
又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成する
ことができる。
【0159】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁膜７１４の表面に付着している塵埃を除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改
質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、ア
ルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
マを発生させる逆スパッタを行い、ゲート絶縁膜７１４の表面に付着している塵埃を除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改
質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、ア
ルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【0160】
酸化物半導体膜には、上述したように、四元系金属酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ
－Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体、
Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系酸化物半導体、Ｓｎ－Ｇ
ａ－Ｚｎ－Ｏ系酸化物半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体、Ｓｎ－Ａｌ－Ｚｎ
－Ｏ系酸化物半導体や、Ｉｎ－Ｈｆ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｌａ－Ｚｎ－Ｏ系
酸化物半導体、Ｉｎ－Ｃｅ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｐｒ－Ｚｎ－Ｏ系酸化物半
導体、Ｉｎ－Ｎｄ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｐｍ－Ｚｎ－Ｏ系酸化物半導体、Ｉ
ｎ－Ｓｍ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｅｕ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｇｄ
－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｔｂ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｄｙ－Ｚｎ－
Ｏ系酸化物半導体、Ｉｎ－Ｈｏ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｅｒ－Ｚｎ－Ｏ系酸化
物半導体、Ｉｎ－Ｔｍ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｙｂ－Ｚｎ－Ｏ系酸化物半導体
、Ｉｎ－Ｌｕ－Ｚｎ－Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ－Ｚｎ－Ｏ系酸
化物半導体、Ｓｎ－Ｚｎ－Ｏ系酸化物半導体、Ａｌ－Ｚｎ－Ｏ系酸化物半導体、Ｚｎ－Ｍ
ｇ－Ｏ系酸化物半導体、Ｓｎ－Ｍｇ－Ｏ系酸化物半導体、Ｉｎ－Ｍｇ－Ｏ系酸化物半導体
、Ｉｎ－Ｇａ－Ｏ系酸化物半導体や、Ｉｎ－Ｏ系酸化物半導体、Ｓｎ－Ｏ系酸化物半導体
、Ｚｎ－Ｏ系酸化物半導体などを用いることができる。
－Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体、
Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系酸化物半導体、Ｓｎ－Ｇ
ａ－Ｚｎ－Ｏ系酸化物半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体、Ｓｎ－Ａｌ－Ｚｎ
－Ｏ系酸化物半導体や、Ｉｎ－Ｈｆ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｌａ－Ｚｎ－Ｏ系
酸化物半導体、Ｉｎ－Ｃｅ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｐｒ－Ｚｎ－Ｏ系酸化物半
導体、Ｉｎ－Ｎｄ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｐｍ－Ｚｎ－Ｏ系酸化物半導体、Ｉ
ｎ－Ｓｍ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｅｕ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｇｄ
－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｔｂ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｄｙ－Ｚｎ－
Ｏ系酸化物半導体、Ｉｎ－Ｈｏ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｅｒ－Ｚｎ－Ｏ系酸化
物半導体、Ｉｎ－Ｔｍ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｙｂ－Ｚｎ－Ｏ系酸化物半導体
、Ｉｎ－Ｌｕ－Ｚｎ－Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ－Ｚｎ－Ｏ系酸
化物半導体、Ｓｎ－Ｚｎ－Ｏ系酸化物半導体、Ａｌ－Ｚｎ－Ｏ系酸化物半導体、Ｚｎ－Ｍ
ｇ－Ｏ系酸化物半導体、Ｓｎ－Ｍｇ－Ｏ系酸化物半導体、Ｉｎ－Ｍｇ－Ｏ系酸化物半導体
、Ｉｎ－Ｇａ－Ｏ系酸化物半導体や、Ｉｎ－Ｏ系酸化物半導体、Ｓｎ－Ｏ系酸化物半導体
、Ｚｎ－Ｏ系酸化物半導体などを用いることができる。
【0161】
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むタ
ーゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化
物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、Ｉｎ
２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比を有するターゲットを
用いる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を
有するターゲット、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］
を有するターゲットを用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲッ
トの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填
率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
ーゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化
物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、Ｉｎ
２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比を有するターゲットを
用いる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を
有するターゲット、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］
を有するターゲットを用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲッ
トの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填
率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【0162】
なお、酸化物半導体としてＩｎ－Ｚｎ－Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１～１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１～１：４）、好ましくはＩｎ：Ｚｎ＝２０：１～１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１～１：２）、さらに好ましくはＩｎ：Ｚｎ＝１
．５：１～１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４～１５：２）と
する。例えば、Ｉｎ－Ｚｎ－Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に
収めることで、移動度の向上を実現することができる。
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１～１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１～１：４）、好ましくはＩｎ：Ｚｎ＝２０：１～１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１～１：２）、さらに好ましくはＩｎ：Ｚｎ＝１
．５：１～１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４～１５：２）と
する。例えば、Ｉｎ－Ｚｎ－Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に
収めることで、移動度の向上を実現することができる。
【0163】
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて
基板７００上に酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃
以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜する
ことにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。ま
た、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、
吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、
チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ター
ボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜
室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ま
しくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導
体膜に含まれる不純物の濃度を低減できる。
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて
基板７００上に酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃
以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜する
ことにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。ま
た、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、
吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、
チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ター
ボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜
室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ま
しくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導
体膜に含まれる不純物の濃度を低減できる。
【0164】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜
厚分布も均一となるために好ましい。
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜
厚分布も均一となるために好ましい。
【0165】
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、
成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜７１４までが形成
された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱
離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好
ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライ
オポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備
加熱は、後に行われる絶縁膜７２３の成膜前に、電極７１６～電極７１８まで形成した基
板７００にも同様に行ってもよい。
成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜７１４までが形成
された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱
離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好
ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライ
オポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備
加熱は、後に行われる絶縁膜７２３の成膜前に、電極７１６～電極７１８まで形成した基
板７００にも同様に行ってもよい。
【0166】
次いで、図１４（Ｂ）に示すように、酸化物半導体膜をエッチングなどにより所望の形状
に加工（パターニング）し、ゲート絶縁膜７１４上のゲート電極７１３と重なる位置に、
島状の酸化物半導体膜７１５を形成する。
に加工（パターニング）し、ゲート絶縁膜７１４上のゲート電極７１３と重なる位置に、
島状の酸化物半導体膜７１５を形成する。
【0167】
島状の酸化物半導体膜７１５を形成するためのレジストマスクをインクジェット法で形成
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを低減できる。
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを低減できる。
【0168】
なお、島状の酸化物半導体膜７１５を形成するためのエッチングは、ドライエッチングで
もウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチ
ングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（
ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。ま
た、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ
６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢ
ｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガス
を添加したガス、などを用いることができる。
もウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチ
ングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（
ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。ま
た、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ
６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢ
ｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガス
を添加したガス、などを用いることができる。
【0169】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
【0170】
ウェットエッチングに用いるエッチング液として、ＩＴＯ－０７Ｎ（関東化学社製）を用
いてもよい。また、ウェットエッチング後のエッチング液はエッチングされた材料ととも
に洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含
まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれる
インジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化を図
ることができる。
いてもよい。また、ウェットエッチング後のエッチング液はエッチングされた材料ととも
に洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含
まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれる
インジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化を図
ることができる。
【0171】
なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体膜７１５及
びゲート絶縁膜７１４の表面に付着しているレジスト残渣などを除去することが好ましい
。
びゲート絶縁膜７１４の表面に付着しているレジスト残渣などを除去することが好ましい
。
【0172】
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素が
多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化
物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水
分または水素などの不純物を低減するために、酸化物半導体膜７１５に対して、窒素、酸
素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、酸化物
半導体膜７１５に加熱処理を施す。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましく
は１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であることが望ましい。
多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化
物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水
分または水素などの不純物を低減するために、酸化物半導体膜７１５に対して、窒素、酸
素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、酸化物
半導体膜７１５に加熱処理を施す。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましく
は１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であることが望ましい。
【0173】
酸化物半導体膜７１５に加熱処理を施すことで、酸化物半導体膜７１５中の水分または水
素を脱離させることができる。具体的には、３００℃以上７００℃以下、好ましくは３０
０℃以上５００℃以下で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以
下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が
行えるため、ガラス基板の歪点を超える温度でも処理することができる。
素を脱離させることができる。具体的には、３００℃以上７００℃以下、好ましくは３０
０℃以上５００℃以下で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以
下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が
行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【0174】
本実施の形態では、加熱処理装置の一つである電気炉を用いる。
【0175】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
【0176】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
【0177】
以上の工程により、酸化物半導体膜７１５中の水素の濃度を低減し、高純度化することが
できる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度
以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体膜
を形成することができる。このため、大面積基板を用いてトランジスタを作製することが
でき、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化
物半導体膜を用いることで、耐圧性が高く、オンオフ比の高いトランジスタを作製するこ
とができる。
できる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度
以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体膜
を形成することができる。このため、大面積基板を用いてトランジスタを作製することが
でき、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化
物半導体膜を用いることで、耐圧性が高く、オンオフ比の高いトランジスタを作製するこ
とができる。
【0178】
なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、そ
の表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して
略垂直にｃ軸配向した単結晶体であることが好ましい。また、単結晶体でなくとも、各結
晶が、酸化物半導体膜の表面に対して略垂直にｃ軸配向した多結晶体であることが好まし
い。そして、上記多結晶体は、ｃ軸配向している事に加えて、各結晶のａｂ面が一致する
か、ａ軸、或いは、ｂ軸が一致していることが好ましい。なお、酸化物半導体膜の下地表
面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り平
坦であることが望まれる。
の表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して
略垂直にｃ軸配向した単結晶体であることが好ましい。また、単結晶体でなくとも、各結
晶が、酸化物半導体膜の表面に対して略垂直にｃ軸配向した多結晶体であることが好まし
い。そして、上記多結晶体は、ｃ軸配向している事に加えて、各結晶のａｂ面が一致する
か、ａ軸、或いは、ｂ軸が一致していることが好ましい。なお、酸化物半導体膜の下地表
面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り平
坦であることが望まれる。
【0179】
次に、絶縁膜７０８、絶縁膜７１２、ゲート絶縁膜７１４を部分的にエッチングすること
で、島状の半導体膜７０２、島状の半導体膜７０３、配線７１１に達するコンタクトホー
ルを形成する。
で、島状の半導体膜７０２、島状の半導体膜７０３、配線７１１に達するコンタクトホー
ルを形成する。
【0180】
そして、酸化物半導体膜７１５を覆うように、スパッタ法や真空蒸着法で導電膜を形成し
たあと、エッチング等により該導電膜をパターニングすることで、図１４（Ｃ）に示すよ
うに、ソース電極、ドレイン電極、または配線として機能する電極７１６～電極７１８を
形成する。
たあと、エッチング等により該導電膜をパターニングすることで、図１４（Ｃ）に示すよ
うに、ソース電極、ドレイン電極、または配線として機能する電極７１６～電極７１８を
形成する。
【0181】
なお、電極７１６及び電極７１７は、島状の半導体膜７０２に接している。電極７１７及
び電極７１８は、島状の半導体膜７０３に接している。電極７１９は、配線７１１及び酸
化物半導体膜７１５に接している。電極７２０は、酸化物半導体膜７１５に接している。
び電極７１８は、島状の半導体膜７０３に接している。電極７１９は、配線７１１及び酸
化物半導体膜７１５に接している。電極７２０は、酸化物半導体膜７１５に接している。
【0182】
電極７１６～電極７１８となる導電膜の材料としては、アルミニウム、クロム、銅、タン
タル、チタン、モリブデン、タングステンからから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニ
ウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タ
ングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまた
は銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いる
と良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステ
ン、ネオジム、スカンジウム、イットリウム等を用いることができる。
タル、チタン、モリブデン、タングステンからから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニ
ウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タ
ングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまた
は銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いる
と良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステ
ン、ネオジム、スカンジウム、イットリウム等を用いることができる。
【0183】
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを
含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ
膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する
３層構造などが挙げられる。
含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ
膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する
３層構造などが挙げられる。
【0184】
また、電極７１６～電極７１８となる導電膜としては、導電性の金属酸化物で形成しても
良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウ
ム酸化スズ混合酸化物、酸化インジウム酸化亜鉛混合酸化物または前記金属酸化物材料に
シリコン若しくは酸化シリコンを含ませたものを用いることができる。
良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウ
ム酸化スズ混合酸化物、酸化インジウム酸化亜鉛混合酸化物または前記金属酸化物材料に
シリコン若しくは酸化シリコンを含ませたものを用いることができる。
【0185】
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせ
ることが好ましい。
ることが好ましい。
【0186】
なお、導電膜のエッチングの際に、酸化物半導体膜７１５がなるべく除去されないように
それぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の
酸化物半導体膜７１５の露出した部分が一部エッチングされることで、溝部（凹部）が形
成されることもある。
それぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の
酸化物半導体膜７１５の露出した部分が一部エッチングされることで、溝部（凹部）が形
成されることもある。
【0187】
本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を
含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすることが
できるが、酸化物半導体膜７１５も一部エッチングされる。具体的には、３１重量％の過
酸化水素水と、２８重量％のアンモニア水と、水とを、体積比５：２：２で混合したアン
モニア過水を用いる。或いは、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）などを含むガス
を用いて、導電膜をドライエッチングしても良い。
含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすることが
できるが、酸化物半導体膜７１５も一部エッチングされる。具体的には、３１重量％の過
酸化水素水と、２８重量％のアンモニア水と、水とを、体積比５：２：２で混合したアン
モニア過水を用いる。或いは、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）などを含むガス
を用いて、導電膜をドライエッチングしても良い。
【0188】
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用い
てエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数
の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができる
ため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、
一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジス
トマスクを形成することができる。よって露光マスク数を削減することができ、対応する
フォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用い
てエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数
の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができる
ため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、
一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジス
トマスクを形成することができる。よって露光マスク数を削減することができ、対応する
フォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【0189】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体膜の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
マ処理によって露出している酸化物半導体膜の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【0190】
なお、プラズマ処理を行った後、図１４（Ｄ）に示すように、電極７１６～電極７１８と
、酸化物半導体膜７１５とを覆うように、絶縁膜７２３を形成する。絶縁膜７２３は、水
分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても
良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜７２３に水素が含まれ
ると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜
き、酸化物半導体膜のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネル
が形成されるおそれがある。よって、絶縁膜７２３はできるだけ水素を含まない膜になる
ように、成膜方法に水素を用いないことが重要である。上記絶縁膜７２３には、バリア性
の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、
窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いること
ができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸
化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜７１５
に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、電極７１６～
電極７１８及び酸化物半導体膜７１５と重なるように、バリア性の高い絶縁膜を形成する
。バリア性の高い絶縁膜を用いることで、酸化物半導体膜７１５内、ゲート絶縁膜７１４
内、或いは、酸化物半導体膜７１５と他の絶縁膜の界面とその近傍に、水分または水素な
どの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜７１５に接するよう
に窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア
性の高い材料を用いた絶縁膜が直接酸化物半導体膜７１５に接するのを防ぐことができる
。
、酸化物半導体膜７１５とを覆うように、絶縁膜７２３を形成する。絶縁膜７２３は、水
分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても
良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜７２３に水素が含まれ
ると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜
き、酸化物半導体膜のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネル
が形成されるおそれがある。よって、絶縁膜７２３はできるだけ水素を含まない膜になる
ように、成膜方法に水素を用いないことが重要である。上記絶縁膜７２３には、バリア性
の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、
窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いること
ができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸
化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜７１５
に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、電極７１６～
電極７１８及び酸化物半導体膜７１５と重なるように、バリア性の高い絶縁膜を形成する
。バリア性の高い絶縁膜を用いることで、酸化物半導体膜７１５内、ゲート絶縁膜７１４
内、或いは、酸化物半導体膜７１５と他の絶縁膜の界面とその近傍に、水分または水素な
どの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜７１５に接するよう
に窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア
性の高い材料を用いた絶縁膜が直接酸化物半導体膜７１５に接するのを防ぐことができる
。
【0191】
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ
法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜７２３を
形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では
１００℃とする。
法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜７２３を
形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では
１００℃とする。
【0192】
なお、絶縁膜７２３を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾
燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。上記ガスは、水の含
有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であること
が望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を
行う。或いは、電極７１６～電極７２０を形成する前に、水分または水素を低減させるた
めの酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行
っても良い。酸素を含む絶縁膜７２３が設けられた後に、加熱処理が施されることによっ
て、酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体膜７１５に酸素欠
損が発生していたとしても、絶縁膜７２３から酸化物半導体膜７１５に酸素が供与される
。そして、酸化物半導体膜７１５に酸素が供与されることで、酸化物半導体膜７１５にお
いて、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たすことが可能である。そ
の結果、酸化物半導体膜７１５をｉ型に近づけることができ、酸素欠損によるトランジス
タの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処
理を行うタイミングは、絶縁膜７２３の形成後であれば特に限定されず、他の工程、例え
ば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねること
で、工程数を増やすことなく、酸化物半導体膜７１５をｉ型に近づけることができる。
燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。上記ガスは、水の含
有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であること
が望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を
行う。或いは、電極７１６～電極７２０を形成する前に、水分または水素を低減させるた
めの酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行
っても良い。酸素を含む絶縁膜７２３が設けられた後に、加熱処理が施されることによっ
て、酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体膜７１５に酸素欠
損が発生していたとしても、絶縁膜７２３から酸化物半導体膜７１５に酸素が供与される
。そして、酸化物半導体膜７１５に酸素が供与されることで、酸化物半導体膜７１５にお
いて、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たすことが可能である。そ
の結果、酸化物半導体膜７１５をｉ型に近づけることができ、酸素欠損によるトランジス
タの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処
理を行うタイミングは、絶縁膜７２３の形成後であれば特に限定されず、他の工程、例え
ば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねること
で、工程数を増やすことなく、酸化物半導体膜７１５をｉ型に近づけることができる。
【0193】
また、酸素雰囲気下で酸化物半導体膜７１５に加熱処理を施すことで、酸化物半導体に酸
素を添加し、酸化物半導体膜７１５中においてドナーとなる酸素欠損を低減させても良い
。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０
℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが
含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（
９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の
不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
素を添加し、酸化物半導体膜７１５中においてドナーとなる酸素欠損を低減させても良い
。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０
℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが
含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（
９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の
不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【0194】
或いは、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜７１５に
酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５Ｇ
Ｈｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜７１５に添加すれば良い。
酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５Ｇ
Ｈｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜７１５に添加すれば良い。
【0195】
次いで、図１４（Ｄ）に示すように、絶縁膜７２３上に導電膜を形成した後、該導電膜を
パターニングすることで、酸化物半導体膜７１５と重なる位置にバックゲート電極７２５
を形成する。そして、バックゲート電極７２５を形成した後、バックゲート電極７２５を
覆うように絶縁膜７２６を形成する。バックゲート電極７２５は、ゲート電極７１３、或
いは電極７１６～電極７１８と同様の材料、構造を用いて形成することが可能である。
パターニングすることで、酸化物半導体膜７１５と重なる位置にバックゲート電極７２５
を形成する。そして、バックゲート電極７２５を形成した後、バックゲート電極７２５を
覆うように絶縁膜７２６を形成する。バックゲート電極７２５は、ゲート電極７１３、或
いは電極７１６～電極７１８と同様の材料、構造を用いて形成することが可能である。
【0196】
バックゲート電極７２５の膜厚は、１０ｎｍ～４００ｎｍ、好ましくは１００ｎｍ～２０
０ｎｍとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する
導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチ
ングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）するこ
とで、バックゲート電極７２５を形成すると良い。
０ｎｍとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する
導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチ
ングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）するこ
とで、バックゲート電極７２５を形成すると良い。
【0197】
以上の工程により、トランジスタ７２４が形成される。
【0198】
トランジスタ７２４は、ゲート電極７１３と、ゲート電極７１３上のゲート絶縁膜７１４
と、ゲート絶縁膜７１４上においてゲート電極７１３と重なっている酸化物半導体膜７１
５と、酸化物半導体膜７１５上に形成された一対の電極７１９または電極７２０と、酸化
物半導体膜７１５上に形成された絶縁膜７２３と、絶縁膜７２３上において酸化物半導体
膜７１５と重なっているバックゲート電極７２５とを有する。さらに、トランジスタ７２
４は、絶縁膜７２６を、その構成要素に含めても良い。図１４（Ｄ）に示すトランジスタ
７２４は、電極７１９と電極７２０の間において、酸化物半導体膜７１５の一部がエッチ
ングされたチャネルエッチ構造である。
と、ゲート絶縁膜７１４上においてゲート電極７１３と重なっている酸化物半導体膜７１
５と、酸化物半導体膜７１５上に形成された一対の電極７１９または電極７２０と、酸化
物半導体膜７１５上に形成された絶縁膜７２３と、絶縁膜７２３上において酸化物半導体
膜７１５と重なっているバックゲート電極７２５とを有する。さらに、トランジスタ７２
４は、絶縁膜７２６を、その構成要素に含めても良い。図１４（Ｄ）に示すトランジスタ
７２４は、電極７１９と電極７２０の間において、酸化物半導体膜７１５の一部がエッチ
ングされたチャネルエッチ構造である。
【0199】
なお、トランジスタ７２４はシングルゲート構造のトランジスタを用いて説明したが、必
要に応じて、電気的に接続された複数のゲート電極７１３を有することで、チャネル形成
領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
要に応じて、電気的に接続された複数のゲート電極７１３を有することで、チャネル形成
領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
【0200】
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
【0201】
（実施の形態９）
本実施の形態では、実施の形態８とは異なる構造を有する、酸化物半導体膜を用いたトラ
ンジスタについて説明する。
本実施の形態では、実施の形態８とは異なる構造を有する、酸化物半導体膜を用いたトラ
ンジスタについて説明する。
【0202】
図１５（Ａ）に示す半導体装置では、実施の形態８と同様に、ｎチャネル型トランジスタ
７０４と、ｐチャネル型トランジスタ７０５とを有している。そして、図１５（Ａ）では
、ｎチャネル型トランジスタ７０４と、ｐチャネル型トランジスタ７０５上に、酸化物半
導体膜を用いたチャネル保護構造の、ボトムゲート型のトランジスタ７２４が形成されて
いる。
７０４と、ｐチャネル型トランジスタ７０５とを有している。そして、図１５（Ａ）では
、ｎチャネル型トランジスタ７０４と、ｐチャネル型トランジスタ７０５上に、酸化物半
導体膜を用いたチャネル保護構造の、ボトムゲート型のトランジスタ７２４が形成されて
いる。
【0203】
トランジスタ７２４は、絶縁膜７１２上に形成されたゲート電極７３０と、ゲート電極７
３０上のゲート絶縁膜７３１と、ゲート絶縁膜７３１上においてゲート電極７３０と重な
っている酸化物半導体膜７３２と、ゲート電極７３０と重なる位置において島状の酸化物
半導体膜７３２上に形成されたチャネル保護膜７３３と、酸化物半導体膜７３２上に形成
された電極７３４、電極７３５と、電極７３４、電極７３５及びチャネル保護膜７３３上
に形成された絶縁膜７３６と、酸化物半導体膜７３２と重なる位置において絶縁膜７３６
上に形成されたバックゲート電極７３７とを有する。さらに、トランジスタ７２４は、バ
ックゲート電極７３７上に形成された絶縁膜７３８を、その構成要素に含めても良い。
３０上のゲート絶縁膜７３１と、ゲート絶縁膜７３１上においてゲート電極７３０と重な
っている酸化物半導体膜７３２と、ゲート電極７３０と重なる位置において島状の酸化物
半導体膜７３２上に形成されたチャネル保護膜７３３と、酸化物半導体膜７３２上に形成
された電極７３４、電極７３５と、電極７３４、電極７３５及びチャネル保護膜７３３上
に形成された絶縁膜７３６と、酸化物半導体膜７３２と重なる位置において絶縁膜７３６
上に形成されたバックゲート電極７３７とを有する。さらに、トランジスタ７２４は、バ
ックゲート電極７３７上に形成された絶縁膜７３８を、その構成要素に含めても良い。
【0204】
チャネル保護膜７３３を設けることによって、酸化物半導体膜７３２のチャネル形成領域
となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による
膜減りなどのダメージを防ぐことができる。従ってトランジスタの信頼性を向上させるこ
とができる。
となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による
膜減りなどのダメージを防ぐことができる。従ってトランジスタの信頼性を向上させるこ
とができる。
【0205】
チャネル保護膜７３３には、酸素を含む無機材料（酸化珪素、窒化酸化珪素、酸化窒化珪
素、酸化アルミニウム、または酸化窒化アルミニウムなど）を用いることができる。チャ
ネル保護膜７３３は、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング
法を用いて形成することができる。チャネル保護膜７３３は成膜後にエッチングにより形
状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィに
よるマスクを用いてエッチング加工することでチャネル保護膜７３３を形成する。
素、酸化アルミニウム、または酸化窒化アルミニウムなど）を用いることができる。チャ
ネル保護膜７３３は、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング
法を用いて形成することができる。チャネル保護膜７３３は成膜後にエッチングにより形
状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィに
よるマスクを用いてエッチング加工することでチャネル保護膜７３３を形成する。
【0206】
酸素を含む無機材料をチャネル保護膜７３３に用いることで、水分または水素を低減させ
るための加熱処理により酸化物半導体膜７３２中に酸素欠損が発生していたとしても、酸
化物半導体膜７３２にチャネル保護膜７３３から酸素を供給し、ドナーとなる酸素欠損を
低減して化学量論的組成を満たす構成とすることが可能である。よって、チャネル形成領
域を、ｉ型に近づけることができ、酸素欠損によるトランジスタ７２４の電気特性のばら
つきを軽減し、電気特性の向上を実現することができる。
るための加熱処理により酸化物半導体膜７３２中に酸素欠損が発生していたとしても、酸
化物半導体膜７３２にチャネル保護膜７３３から酸素を供給し、ドナーとなる酸素欠損を
低減して化学量論的組成を満たす構成とすることが可能である。よって、チャネル形成領
域を、ｉ型に近づけることができ、酸素欠損によるトランジスタ７２４の電気特性のばら
つきを軽減し、電気特性の向上を実現することができる。
【0207】
図１５（Ｂ）に示す半導体装置は、実施の形態８と同様に、結晶性シリコンを用いたｎチ
ャネル型トランジスタ７０４と、ｐチャネル型トランジスタ７０５を有している。そして
、図１５（Ｂ）では、ｎチャネル型トランジスタ７０４と、ｐチャネル型トランジスタ７
０５上に、酸化物半導体膜を用いたボトムコンタクト型のトランジスタ７２４が形成され
ている。
ャネル型トランジスタ７０４と、ｐチャネル型トランジスタ７０５を有している。そして
、図１５（Ｂ）では、ｎチャネル型トランジスタ７０４と、ｐチャネル型トランジスタ７
０５上に、酸化物半導体膜を用いたボトムコンタクト型のトランジスタ７２４が形成され
ている。
【0208】
トランジスタ７２４は、絶縁膜７１２上に形成されたゲート電極７４１と、ゲート電極７
４１上のゲート絶縁膜７４２と、ゲート絶縁膜７４２上の電極７４３、電極７４４と、ゲ
ート絶縁膜７４２を間に挟んでゲート電極７４１と重なっている酸化物半導体膜７４５と
、酸化物半導体膜７４５上に形成された絶縁膜７４６と、酸化物半導体膜７４５と重なる
位置において絶縁膜７４６上に形成されたバックゲート電極７４７とを有する。さらに、
トランジスタ７２４は、バックゲート電極７４７上の絶縁膜７４８を、その構成要素に含
めても良い。
４１上のゲート絶縁膜７４２と、ゲート絶縁膜７４２上の電極７４３、電極７４４と、ゲ
ート絶縁膜７４２を間に挟んでゲート電極７４１と重なっている酸化物半導体膜７４５と
、酸化物半導体膜７４５上に形成された絶縁膜７４６と、酸化物半導体膜７４５と重なる
位置において絶縁膜７４６上に形成されたバックゲート電極７４７とを有する。さらに、
トランジスタ７２４は、バックゲート電極７４７上の絶縁膜７４８を、その構成要素に含
めても良い。
【0209】
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
【0210】
（実施の形態１０）
本実施の形態では、トランジスタのオフ電流の算出例について説明する。
本実施の形態では、トランジスタのオフ電流の算出例について説明する。
【0211】
まず、オフ電流の算出に用いた特性評価用回路の構成について、図１６を用いて説明する
。本実施の形態では、特性評価用回路が、互いに並列に接続された複数の測定系８０１を
備える。具体的に図１６では、８つの測定系８０１が並列に接続されている特性評価用回
路を例示している（図１６では２つの測定系のみを図示）。
。本実施の形態では、特性評価用回路が、互いに並列に接続された複数の測定系８０１を
備える。具体的に図１６では、８つの測定系８０１が並列に接続されている特性評価用回
路を例示している（図１６では２つの測定系のみを図示）。
【0212】
測定系８０１は、トランジスタ８１１と、トランジスタ８１２と、容量素子８１３と、ト
ランジスタ８１４と、トランジスタ８１５とを含む。
ランジスタ８１４と、トランジスタ８１５とを含む。
【0213】
トランジスタ８１１は、電荷注入用トランジスタである。そして、トランジスタ８１１は
、その第１端子が、電位Ｖ１の与えられているノードに接続されており、その第２端子が
、トランジスタ８１２の第１端子に接続されている。トランジスタ８１１のゲート電極は
、電位Ｖｅｘｔ＿ａの与えられているノードに接続されている。
、その第１端子が、電位Ｖ１の与えられているノードに接続されており、その第２端子が
、トランジスタ８１２の第１端子に接続されている。トランジスタ８１１のゲート電極は
、電位Ｖｅｘｔ＿ａの与えられているノードに接続されている。
【0214】
トランジスタ８１２は、リーク電流評価用トランジスタである。なお、本実施の形態にお
いてリーク電流とは、トランジスタのオフ電流を含んでいる。そして、トランジスタ８１
２は、その第１端子が、トランジスタ８１１の第２端子に接続されており、その第２端子
が、電位Ｖ２の与えられているノードに接続されている。トランジスタ８１２のゲート電
極は、電位Ｖｅｘｔ＿ｂの与えられているノードに接続されている。
いてリーク電流とは、トランジスタのオフ電流を含んでいる。そして、トランジスタ８１
２は、その第１端子が、トランジスタ８１１の第２端子に接続されており、その第２端子
が、電位Ｖ２の与えられているノードに接続されている。トランジスタ８１２のゲート電
極は、電位Ｖｅｘｔ＿ｂの与えられているノードに接続されている。
【0215】
容量素子８１３の第１の電極は、トランジスタ８１１の第２端子及びトランジスタ８１２
の第１端子に接続されている。容量素子８１３の第２の電極は、電位Ｖ２の与えられてい
るノードに接続されている。
の第１端子に接続されている。容量素子８１３の第２の電極は、電位Ｖ２の与えられてい
るノードに接続されている。
【0216】
トランジスタ８１４は、その第１端子が、電位Ｖ３の与えられているノードに接続されて
おり、その第２端子が、トランジスタ８１５の第１端子に接続されている。トランジスタ
８１４のゲート電極は、トランジスタ８１１の第２端子、トランジスタ８１２の第１端子
、容量素子８１３の第１の電極に接続されている。なお、このトランジスタ８１４のゲー
ト電極が接続されている箇所を、ノードＡとする。
おり、その第２端子が、トランジスタ８１５の第１端子に接続されている。トランジスタ
８１４のゲート電極は、トランジスタ８１１の第２端子、トランジスタ８１２の第１端子
、容量素子８１３の第１の電極に接続されている。なお、このトランジスタ８１４のゲー
ト電極が接続されている箇所を、ノードＡとする。
【0217】
トランジスタ８１５は、その第１端子が、トランジスタ８１４の第２端子に接続されてお
り、その第２端子が、電位Ｖ４の与えられているノードに接続されている。トランジスタ
８１５のゲート電極は、電位Ｖｅｘｔ＿ｃの与えられているノードに接続されている。
り、その第２端子が、電位Ｖ４の与えられているノードに接続されている。トランジスタ
８１５のゲート電極は、電位Ｖｅｘｔ＿ｃの与えられているノードに接続されている。
【0218】
そして、測定系８０１は、トランジスタ８１４の第２端子と、トランジスタ８１５の第１
端子が接続されているノードの電位を、出力信号の電位Ｖｏｕｔとして出力する。
端子が接続されているノードの電位を、出力信号の電位Ｖｏｕｔとして出力する。
【0219】
そして、本実施の形態では、トランジスタ８１１として、酸化物半導体を活性層に含み、
なおかつ、活性層に含まれるチャネル形成領域のサイズがチャネル長Ｌ＝１０μｍ、チャ
ネル幅Ｗ＝１０μｍであるトランジスタを用いた。
なおかつ、活性層に含まれるチャネル形成領域のサイズがチャネル長Ｌ＝１０μｍ、チャ
ネル幅Ｗ＝１０μｍであるトランジスタを用いた。
【0220】
なお、チャネル形成領域とは、半導体膜のうち、ソース電極とドレイン電極の間において
、ゲート絶縁膜を間に挟んでゲート電極と重なる領域に相当する。
、ゲート絶縁膜を間に挟んでゲート電極と重なる領域に相当する。
【0221】
また、トランジスタ８１４及びトランジスタ８１５として、酸化物半導体を活性層に含み
、なおかつ、活性層に含まれるチャネル形成領域のサイズがチャネル長Ｌ＝３μｍ、チャ
ネル幅Ｗ＝１００μｍであるトランジスタを用いた。
、なおかつ、活性層に含まれるチャネル形成領域のサイズがチャネル長Ｌ＝３μｍ、チャ
ネル幅Ｗ＝１００μｍであるトランジスタを用いた。
【0222】
また、トランジスタ８１２として、酸化物半導体を活性層に含み、活性層の上部にソース
電極及びドレイン電極が接し、ソース電極及びドレイン電極と、ゲート電極とが重なるオ
ーバーラップ領域を設けず、幅１μｍのオフセット領域を有するボトムゲート構造のトラ
ンジスタを用いた。オフセット領域を設けることにより、寄生容量を低減することができ
る。さらに、トランジスタ８１２として、活性層に含まれるチャネル形成領域が、下記の
表１の条件１から条件６に示すような、異なるサイズを有するトランジスタを用いた。
電極及びドレイン電極が接し、ソース電極及びドレイン電極と、ゲート電極とが重なるオ
ーバーラップ領域を設けず、幅１μｍのオフセット領域を有するボトムゲート構造のトラ
ンジスタを用いた。オフセット領域を設けることにより、寄生容量を低減することができ
る。さらに、トランジスタ８１２として、活性層に含まれるチャネル形成領域が、下記の
表１の条件１から条件６に示すような、異なるサイズを有するトランジスタを用いた。
【0223】
【表1】
【0224】
なお、電荷注入用トランジスタ８１１を測定系８０１に設けない場合には、容量素子８１
３への電荷注入の際に、リーク電流評価用トランジスタ８１２を一度オンにする必要があ
る。この場合、リーク電流評価用トランジスタ８１２が、オンからオフの定常状態となる
までに時間を要するような素子だと、測定に時間を要する。図１６に示すように、電荷注
入用トランジスタ８１１と、リーク電流評価用トランジスタ８１２とを別々に測定系８０
１に設けることにより、電荷注入の際に、リーク電流評価用トランジスタ８１２を常にオ
フに保つことができる。よって、測定に要する時間を短縮化することができる。
３への電荷注入の際に、リーク電流評価用トランジスタ８１２を一度オンにする必要があ
る。この場合、リーク電流評価用トランジスタ８１２が、オンからオフの定常状態となる
までに時間を要するような素子だと、測定に時間を要する。図１６に示すように、電荷注
入用トランジスタ８１１と、リーク電流評価用トランジスタ８１２とを別々に測定系８０
１に設けることにより、電荷注入の際に、リーク電流評価用トランジスタ８１２を常にオ
フに保つことができる。よって、測定に要する時間を短縮化することができる。
【0225】
また、電荷注入用トランジスタ８１１と、リーク電流評価用トランジスタ８１２とを測定
系８０１に両方設けることにより、それぞれのトランジスタを適切なサイズとすることが
できる。また、リーク電流評価用トランジスタ８１２のチャネル幅Ｗを、電荷注入用トラ
ンジスタ８１１のチャネル幅Ｗよりも大きくすることにより、リーク電流評価用トランジ
スタ８１２のリーク電流以外の、特性評価回路内のリーク電流成分を相対的に小さくする
ことができる。その結果、リーク電流評価用トランジスタ８１２のリーク電流を高い精度
で測定することができる。同時に、電荷注入の際に、リーク電流評価用トランジスタ８１
２を一度オンとする必要がないため、チャネル形成領域の電荷の一部がノードＡに流れ込
むことによるノードＡの電位変動の影響もない。
系８０１に両方設けることにより、それぞれのトランジスタを適切なサイズとすることが
できる。また、リーク電流評価用トランジスタ８１２のチャネル幅Ｗを、電荷注入用トラ
ンジスタ８１１のチャネル幅Ｗよりも大きくすることにより、リーク電流評価用トランジ
スタ８１２のリーク電流以外の、特性評価回路内のリーク電流成分を相対的に小さくする
ことができる。その結果、リーク電流評価用トランジスタ８１２のリーク電流を高い精度
で測定することができる。同時に、電荷注入の際に、リーク電流評価用トランジスタ８１
２を一度オンとする必要がないため、チャネル形成領域の電荷の一部がノードＡに流れ込
むことによるノードＡの電位変動の影響もない。
【0226】
一方、電荷注入用トランジスタ８１１のチャネル幅Ｗを、リーク電流評価用トランジスタ
８１２のチャネル幅Ｗよりも小さくすることにより、電荷注入用トランジスタ８１１のリ
ーク電流を相対的に小さくすることができる。また、電荷注入の際に、チャネル形成領域
の電荷の一部がノードＡに流れ込むことによるノードＡの電位変動の影響も小さい。
８１２のチャネル幅Ｗよりも小さくすることにより、電荷注入用トランジスタ８１１のリ
ーク電流を相対的に小さくすることができる。また、電荷注入の際に、チャネル形成領域
の電荷の一部がノードＡに流れ込むことによるノードＡの電位変動の影響も小さい。
【0227】
また、図１６に示すように、複数の測定系８０１を並列に接続させた構造にすることによ
り、より正確に特性評価回路のリーク電流を算出することができる。
り、より正確に特性評価回路のリーク電流を算出することができる。
【0228】
次に、図１６に示す特性評価回路を用いた、トランジスタのオフ電流の具体的な算出方法
について説明する。
について説明する。
【0229】
【0230】
図１６に示す特性評価回路を用いたリーク電流測定方法は、書き込み期間及び保持期間に
分けられる。それぞれの期間における動作について、以下に説明する。なお、書き込み期
間及び保持期間の両期間において、電位Ｖ２及び電位Ｖ４を０Ｖ、電位Ｖ３を５Ｖ、電位
Ｖｅｘｔ＿ｃを０．５Ｖとした。
分けられる。それぞれの期間における動作について、以下に説明する。なお、書き込み期
間及び保持期間の両期間において、電位Ｖ２及び電位Ｖ４を０Ｖ、電位Ｖ３を５Ｖ、電位
Ｖｅｘｔ＿ｃを０．５Ｖとした。
【0231】
まず、書き込み期間において、電位Ｖｅｘｔ＿ｂを、トランジスタ８１２がオフとなるよ
うな電位ＶＬ（－３Ｖ）に設定する。また、電位Ｖ１を書き込み電位Ｖｗに設定した後、
電位Ｖｅｘｔ＿ａを、一定期間トランジスタ８１１がオンとなるような高さの電位ＶＨ（
５Ｖ）に設定する。上記構成により、ノードＡに電荷が蓄積され、ノードＡの電位は、書
き込み電位Ｖｗと同等の値になる。次いで、電位Ｖｅｘｔ＿ａを、トランジスタ８１１が
オフとなるような電位ＶＬに設定する。その後、電位Ｖ１を電位ＶＳＳ（０Ｖ）に設定す
る。
うな電位ＶＬ（－３Ｖ）に設定する。また、電位Ｖ１を書き込み電位Ｖｗに設定した後、
電位Ｖｅｘｔ＿ａを、一定期間トランジスタ８１１がオンとなるような高さの電位ＶＨ（
５Ｖ）に設定する。上記構成により、ノードＡに電荷が蓄積され、ノードＡの電位は、書
き込み電位Ｖｗと同等の値になる。次いで、電位Ｖｅｘｔ＿ａを、トランジスタ８１１が
オフとなるような電位ＶＬに設定する。その後、電位Ｖ１を電位ＶＳＳ（０Ｖ）に設定す
る。
【0232】
次に、保持期間において、ノードＡが保持する電荷量の変化に起因して生じるノードＡの
電位の変化量の測定を行う。電位の変化量から、トランジスタ８１２の第１の端子と第２
の端子の間を流れる電流値を算出することができる。以上により、ノードＡの電荷の蓄積
とノードＡの電位の変化量の測定とを行うことができる。
電位の変化量の測定を行う。電位の変化量から、トランジスタ８１２の第１の端子と第２
の端子の間を流れる電流値を算出することができる。以上により、ノードＡの電荷の蓄積
とノードＡの電位の変化量の測定とを行うことができる。
【0233】
ノードＡの電荷の蓄積及びノードＡの電位の変化量の測定（蓄積及び測定動作ともいう）
は、繰り返し行う。まず、第１の蓄積及び測定動作を１５回繰り返し行った。第１の蓄積
及び測定動作では、書き込み期間に書き込み電位Ｖｗとして５Ｖの電位を入力し、保持期
間に１時間の保持を行った。次に、第２の蓄積及び測定動作を２回繰り返し行った。第２
の蓄積及び測定動作では、書き込み期間に書き込み電位Ｖｗを３．５Ｖとし、保持期間に
５０時間の保持を行った。次に、第３の蓄積及び測定動作を１回行った。第３の蓄積及び
測定動作では、書き込み期間に書き込み電位Ｖｗを４．５Ｖとし、保持期間に１０時間の
保持を行った。蓄積及び測定動作を繰り返し行うことにより、測定した電流値が、定常状
態における値であることを確認することができる。言い換えると、ノードＡを流れる電流
ＩＡのうち、過渡電流（測定開始後から時間経過とともに減少していく電流成分）を除く
ことができる。その結果、より高い精度でリーク電流を測定することができる。
は、繰り返し行う。まず、第１の蓄積及び測定動作を１５回繰り返し行った。第１の蓄積
及び測定動作では、書き込み期間に書き込み電位Ｖｗとして５Ｖの電位を入力し、保持期
間に１時間の保持を行った。次に、第２の蓄積及び測定動作を２回繰り返し行った。第２
の蓄積及び測定動作では、書き込み期間に書き込み電位Ｖｗを３．５Ｖとし、保持期間に
５０時間の保持を行った。次に、第３の蓄積及び測定動作を１回行った。第３の蓄積及び
測定動作では、書き込み期間に書き込み電位Ｖｗを４．５Ｖとし、保持期間に１０時間の
保持を行った。蓄積及び測定動作を繰り返し行うことにより、測定した電流値が、定常状
態における値であることを確認することができる。言い換えると、ノードＡを流れる電流
ＩＡのうち、過渡電流（測定開始後から時間経過とともに減少していく電流成分）を除く
ことができる。その結果、より高い精度でリーク電流を測定することができる。
【0234】
一般に、ノードＡの電位ＶＡは、出力信号の電位Ｖｏｕｔの関数として次式のように表す
ことができる。
ことができる。
【0235】
【数1】
【0236】
また、ノードＡの電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続される容量ＣＡ、定
数（ｃｏｎｓｔ）を用いて、次式のように表される。ノードＡに接続される容量ＣＡは、
容量素子８１３の容量値と、容量素子８１３以外の容量が有する容量値の和である。
数（ｃｏｎｓｔ）を用いて、次式のように表される。ノードＡに接続される容量ＣＡは、
容量素子８１３の容量値と、容量素子８１３以外の容量が有する容量値の和である。
【0237】
【数2】
【0238】
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（またはノードＡから流れ出る電荷）の
時間微分であるから、ノードＡの電流ＩＡは次式のように表現される。
時間微分であるから、ノードＡの電流ＩＡは次式のように表現される。
【0239】
【数3】
【0240】
例えば、Δｔを約５４０００ｓｅｃとする。ノードＡに接続される容量ＣＡと、出力信号
の電位Ｖｏｕｔから、ノードＡの電流ＩＡを求めることができるため、特性評価回路のリ
ーク電流を求めることができる。
の電位Ｖｏｕｔから、ノードＡの電流ＩＡを求めることができるため、特性評価回路のリ
ーク電流を求めることができる。
【0241】
次に、上記特性評価回路を用いた測定方法による出力信号の電位Ｖｏｕｔの測定結果及び
該測定結果より算出した特性評価回路のリーク電流の値を示す。
該測定結果より算出した特性評価回路のリーク電流の値を示す。
【0242】
図１８に、一例として、条件１、条件２及び条件３における上記測定（第１の蓄積及び測
定動作）に係る経過時間Ｔｉｍｅと、出力信号の電位Ｖｏｕｔとの関係を示す。図１９に
、上記測定に係る経過時間Ｔｉｍｅと、該測定によって算出されたリーク電流との関係を
示す。測定開始後から出力信号の電位Ｖｏｕｔが変動しており、定常状態に到るためには
１０時間以上必要であることがわかる。
定動作）に係る経過時間Ｔｉｍｅと、出力信号の電位Ｖｏｕｔとの関係を示す。図１９に
、上記測定に係る経過時間Ｔｉｍｅと、該測定によって算出されたリーク電流との関係を
示す。測定開始後から出力信号の電位Ｖｏｕｔが変動しており、定常状態に到るためには
１０時間以上必要であることがわかる。
【0243】
また、図２０に、上記測定により見積もられた条件１乃至条件６におけるノードＡの電位
とリーク電流の関係を示す。図２０では、例えば条件４において、ノードＡの電位が３．
０Ｖの場合、リーク電流は２８ｙＡ／μｍである。リーク電流にはトランジスタ８１２の
オフ電流も含まれるため、トランジスタ８１２のオフ電流も２８ｙＡ／μｍ以下とみなす
ことができる。
とリーク電流の関係を示す。図２０では、例えば条件４において、ノードＡの電位が３．
０Ｖの場合、リーク電流は２８ｙＡ／μｍである。リーク電流にはトランジスタ８１２の
オフ電流も含まれるため、トランジスタ８１２のオフ電流も２８ｙＡ／μｍ以下とみなす
ことができる。
【0244】
以上のように、チャネル形成層としての機能を有し、高純度化された酸化物半導体層を含
むトランジスタを用いた特性評価用回路において、リーク電流が十分に低いため、該トラ
ンジスタのオフ電流が十分に小さいことがわかる。
むトランジスタを用いた特性評価用回路において、リーク電流が十分に低いため、該トラ
ンジスタのオフ電流が十分に小さいことがわかる。
【実施例1】
【0245】
本発明の一態様に係る半導体装置を用いることで、消費電力の低い電子機器を提供するこ
とが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本
発明の一態様に係る消費電力の低い半導体装置をその構成要素に追加することにより、連
続使用時間が長くなるといったメリットが得られる。
とが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本
発明の一態様に係る消費電力の低い半導体装置をその構成要素に追加することにより、連
続使用時間が長くなるといったメリットが得られる。
【0246】
本発明の一態様に係る半導体装置は、表示装置、ノート型パーソナルコンピュータ、記録
媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ
Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用
いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電
子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デ
ジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲ
ーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）
、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（Ａ
ＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２１に示す。
媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ
Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用
いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電
子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デ
ジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲ
ーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）
、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（Ａ
ＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２１に示す。
【0247】
図２１（Ａ）は携帯型ゲーム機であり、筐体７０３１、筐体７０３２、表示部７０３３、
表示部７０３４、マイクロホン７０３５、スピーカー７０３６、操作キー７０３７、スタ
イラス７０３８等を有する。本発明の一態様に係る半導体装置は、携帯型ゲーム機の駆動
を制御するための集積回路に用いることができる。携帯型ゲーム機の駆動を制御するため
の集積回路に本発明の一態様に係る半導体装置を用いることで、消費電力の低い携帯型ゲ
ーム機を提供することができる。なお、図２１（Ａ）に示した携帯型ゲーム機は、２つの
表示部７０３３と表示部７０３４とを有しているが、携帯型ゲーム機が有する表示部の数
は、これに限定されない。
表示部７０３４、マイクロホン７０３５、スピーカー７０３６、操作キー７０３７、スタ
イラス７０３８等を有する。本発明の一態様に係る半導体装置は、携帯型ゲーム機の駆動
を制御するための集積回路に用いることができる。携帯型ゲーム機の駆動を制御するため
の集積回路に本発明の一態様に係る半導体装置を用いることで、消費電力の低い携帯型ゲ
ーム機を提供することができる。なお、図２１（Ａ）に示した携帯型ゲーム機は、２つの
表示部７０３３と表示部７０３４とを有しているが、携帯型ゲーム機が有する表示部の数
は、これに限定されない。
【0248】
図２１（Ｂ）は携帯電話であり、筐体７０４１、表示部７０４２、音声入力部７０４３、
音声出力部７０４４、操作キー７０４５、受光部７０４６等を有する。受光部７０４６に
おいて受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本
発明の一態様に係る半導体装置は、携帯電話の駆動を制御するための集積回路に用いるこ
とができる。携帯電話の駆動を制御するための集積回路に本発明の一態様に係る半導体装
置を用いることで、消費電力の低い携帯電話を提供することができる。
音声出力部７０４４、操作キー７０４５、受光部７０４６等を有する。受光部７０４６に
おいて受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本
発明の一態様に係る半導体装置は、携帯電話の駆動を制御するための集積回路に用いるこ
とができる。携帯電話の駆動を制御するための集積回路に本発明の一態様に係る半導体装
置を用いることで、消費電力の低い携帯電話を提供することができる。
【0249】
図２１（Ｃ）は携帯情報端末であり、筐体７０５１、表示部７０５２、操作キー７０５３
等を有する。図２１（Ｃ）に示す携帯情報端末は、モデムが筐体７０５１に内蔵されてい
ても良い。本発明の一態様に係る半導体装置は、携帯情報端末の駆動を制御するための集
積回路に用いることができる。携帯情報端末の駆動を制御するための集積回路に本発明の
一態様に係る半導体装置を用いることで、消費電力の低い携帯情報端末を提供することが
できる。
等を有する。図２１（Ｃ）に示す携帯情報端末は、モデムが筐体７０５１に内蔵されてい
ても良い。本発明の一態様に係る半導体装置は、携帯情報端末の駆動を制御するための集
積回路に用いることができる。携帯情報端末の駆動を制御するための集積回路に本発明の
一態様に係る半導体装置を用いることで、消費電力の低い携帯情報端末を提供することが
できる。
【0250】
図２１（Ｄ）は照明装置であり、筐体７０８１、光源７０８２等を有する。光源７０８２
には、発光素子が設けられている。本発明の一態様に係る半導体装置は、光源７０８２の
駆動を制御するための集積回路に用いることができる。照明装置の駆動を制御するための
集積回路に本発明の一態様に係る半導体装置を用いることで、消費電力の低い照明装置を
提供することができる。
には、発光素子が設けられている。本発明の一態様に係る半導体装置は、光源７０８２の
駆動を制御するための集積回路に用いることができる。照明装置の駆動を制御するための
集積回路に本発明の一態様に係る半導体装置を用いることで、消費電力の低い照明装置を
提供することができる。
【0251】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【0252】
１００ ＤＣＤＣコンバータ
１０１ 電力変換回路
１０２ トランジスタ
１０３ 定電圧生成部
１０４ 出力電圧制御回路
１０５ バックゲート制御回路
１１０ ゲート電極
１１１ 絶縁膜
１１２ 半導体膜
１１３ ソース電極
１１４ ドレイン電極
１１５ 絶縁膜
１１６ バックゲート電極
１１７ 絶縁膜
１２０ 基板
１３０ ダイオード
１３１ コイル
１３２ 容量素子
１３３ トランス
１３４ ダイオード
１３５ トランス
２００ 抵抗
２０１ 抵抗
２０２ 誤差増幅器
２０３ 位相補償回路
２０４ コンパレータ
２０５ 三角波発振器
２０６ バッファ
２１０ 電流検出回路
２１１ ＣＴセンサ
２１２ 整流器
２１３ 積分回路
２１４ 抵抗
２１５ 容量素子
２１６ 電力電圧変換回路
２１７ コンパレータ
２１８ トランジスタ
２１９ トランジスタ
２２０ インバータ
２２１ 電源
３０１ 交流電源
３０２ スイッチ
３０３ 整流回路
３０４ 発光素子
３５０ フォトダイオード
３５１ スイッチ
３５２ 容量素子
３５３ パルス幅変調回路
３５４ インバータ
３５５ バンドパスフィルタ
３５６ トランジスタ
３５７ トランジスタ
３５８ トランジスタ
３５９ トランジスタ
３６０ ダイオード
３６３ ダイオード
５００ ガラス基板
５０１ 絶縁膜
５０２ ゲート電極
５０３ 絶縁膜
５０４ 半導体膜
５０５ ソース電極
５０６ ドレイン電極
５０７ 絶縁膜
５０８ バックゲート電極
５１０ 領域
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ 半導体膜
７０４ ｎチャネル型トランジスタ
７０５ ｐチャネル型トランジスタ
７０６ ゲート電極
７０７ ゲート電極
７０８ 絶縁膜
７１１ 配線
７１２ 絶縁膜
７１３ ゲート電極
７１４ ゲート絶縁膜
７１５ 酸化物半導体膜
７１６ 電極
７１７ 電極
７１８ 電極
７１９ 電極
７２０ 電極
７２３ 絶縁膜
７２４ トランジスタ
７２５ バックゲート電極
７２６ 絶縁膜
７３０ ゲート電極
７３１ ゲート絶縁膜
７３２ 酸化物半導体膜
７３３ チャネル保護膜
７３４ 電極
７３５ 電極
７３６ 絶縁膜
７３７ バックゲート電極
７３８ 絶縁膜
７４１ ゲート電極
７４２ ゲート絶縁膜
７４３ 電極
７４４ 電極
７４５ 酸化物半導体膜
７４６ 絶縁膜
７４７ バックゲート電極
７４８ 絶縁膜
８０１ 測定系
８１１ トランジスタ
８１２ トランジスタ
８１３ 容量素子
８１４ トランジスタ
８１５ トランジスタ
７０３１ 筐体
７０３２ 筐体
７０３３ 表示部
７０３４ 表示部
７０３５ マイクロホン
７０３６ スピーカー
７０３７ 操作キー
７０３８ スタイラス
７０４１ 筐体
７０４２ 表示部
７０４３ 音声入力部
７０４４ 音声出力部
７０４５ 操作キー
７０４６ 受光部
７０５１ 筐体
７０５２ 表示部
７０５３ 操作キー
７０８１ 筐体
７０８２ 光源
１０１ 電力変換回路
１０２ トランジスタ
１０３ 定電圧生成部
１０４ 出力電圧制御回路
１０５ バックゲート制御回路
１１０ ゲート電極
１１１ 絶縁膜
１１２ 半導体膜
１１３ ソース電極
１１４ ドレイン電極
１１５ 絶縁膜
１１６ バックゲート電極
１１７ 絶縁膜
１２０ 基板
１３０ ダイオード
１３１ コイル
１３２ 容量素子
１３３ トランス
１３４ ダイオード
１３５ トランス
２００ 抵抗
２０１ 抵抗
２０２ 誤差増幅器
２０３ 位相補償回路
２０４ コンパレータ
２０５ 三角波発振器
２０６ バッファ
２１０ 電流検出回路
２１１ ＣＴセンサ
２１２ 整流器
２１３ 積分回路
２１４ 抵抗
２１５ 容量素子
２１６ 電力電圧変換回路
２１７ コンパレータ
２１８ トランジスタ
２１９ トランジスタ
２２０ インバータ
２２１ 電源
３０１ 交流電源
３０２ スイッチ
３０３ 整流回路
３０４ 発光素子
３５０ フォトダイオード
３５１ スイッチ
３５２ 容量素子
３５３ パルス幅変調回路
３５４ インバータ
３５５ バンドパスフィルタ
３５６ トランジスタ
３５７ トランジスタ
３５８ トランジスタ
３５９ トランジスタ
３６０ ダイオード
３６３ ダイオード
５００ ガラス基板
５０１ 絶縁膜
５０２ ゲート電極
５０３ 絶縁膜
５０４ 半導体膜
５０５ ソース電極
５０６ ドレイン電極
５０７ 絶縁膜
５０８ バックゲート電極
５１０ 領域
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ 半導体膜
７０４ ｎチャネル型トランジスタ
７０５ ｐチャネル型トランジスタ
７０６ ゲート電極
７０７ ゲート電極
７０８ 絶縁膜
７１１ 配線
７１２ 絶縁膜
７１３ ゲート電極
７１４ ゲート絶縁膜
７１５ 酸化物半導体膜
７１６ 電極
７１７ 電極
７１８ 電極
７１９ 電極
７２０ 電極
７２３ 絶縁膜
７２４ トランジスタ
７２５ バックゲート電極
７２６ 絶縁膜
７３０ ゲート電極
７３１ ゲート絶縁膜
７３２ 酸化物半導体膜
７３３ チャネル保護膜
７３４ 電極
７３５ 電極
７３６ 絶縁膜
７３７ バックゲート電極
７３８ 絶縁膜
７４１ ゲート電極
７４２ ゲート絶縁膜
７４３ 電極
７４４ 電極
７４５ 酸化物半導体膜
７４６ 絶縁膜
７４７ バックゲート電極
７４８ 絶縁膜
８０１ 測定系
８１１ トランジスタ
８１２ トランジスタ
８１３ 容量素子
８１４ トランジスタ
８１５ トランジスタ
７０３１ 筐体
７０３２ 筐体
７０３３ 表示部
７０３４ 表示部
７０３５ マイクロホン
７０３６ スピーカー
７０３７ 操作キー
７０３８ スタイラス
７０４１ 筐体
７０４２ 表示部
７０４３ 音声入力部
７０４４ 音声出力部
７０４５ 操作キー
７０４６ 受光部
７０５１ 筐体
７０５２ 表示部
７０５３ 操作キー
７０８１ 筐体
７０８２ 光源
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】