特許 7165946 チップ素子実装基板モジュールの多量製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-10-27

(45)【発行日】2022-11-07

(54)【発明の名称】チップ素子実装基板モジュールの多量製造方法

(51)【国際特許分類】

   H05K 3/00 20060101AFI20221028BHJP

   H05K 1/18 20060101ALI20221028BHJP

【ＦＩ】

H05K3/00 X

H05K3/00 Z

H05K1/18 U

【請求項の数】 6

(21)【出願番号】P 2018238752

(22)【出願日】2018-12-20

(65)【公開番号】P2020102496

(43)【公開日】2020-07-02

【審査請求日】2021-06-25

(73)【特許権者】

【識別番号】598150488

【氏名又は名称】株式会社エレメント電子

(73)【特許権者】

【識別番号】000003403

【氏名又は名称】ホーチキ株式会社

(74)【代理人】

【識別番号】100147913

【弁理士】

【氏名又は名称】岡田 義敬

(74)【代理人】

【識別番号】100091605

【弁理士】

【氏名又は名称】岡田 敬

(74)【代理人】

【識別番号】100197284

【弁理士】

【氏名又は名称】下茂 力

(72)【発明者】

【氏名】成田 悟郎

(72)【発明者】

【氏名】手島 聖貴

【審査官】柴垣 宙央

(56)【参考文献】

【文献】特開２０００－１２４３６６（ＪＰ，Ａ）

【文献】特開２００２－０５７００１（ＪＰ，Ａ）

【文献】特開２０１１－０２３４６１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／００

Ｈ０５Ｋ １／１８

(57)【特許請求の範囲】

【請求項1】

第１デザインルールに対応して設計されたチップ素子を、前記第１デザインルールよりも大きな第２デザインルールに対応して設計された実装基板に、中継基板を経由して実装するチップ素子実装基板モジュールの多量製造方法であり、
前記第１デザインルールに対応して上面に形成された第１導電パターンと、前記第２デザインルールに対応して下面に形成された第２導電パターンと、を有するユニットを備え、列状に形成された複数の前記ユニットからブロックが形成され、前記ブロックどうしの間に分離開口部が形成された集積基板を用意する工程と、
前記集積基板の前記第１導電パターンの上方に、前記チップ素子の素子電極を配置する工程と、
導電性固着材を介して、前記集積基板の前記第１導電パターンと、前記チップ素子の前記素子電極とを電気的に接続する工程と、
前記集積基板を、前記分離開口部で分離された前記ブロックで切断することで、各前記ユニットの前記中継基板に分離する工程と、
を具備することを特徴とするチップ素子実装基板モジュールの多量製造方法。

【請求項2】

前記第１導電パターンは、中央側に向かって部分的に突出し、前記導電性固着材を介して前記チップ素子の前記素子電極と接続される接続部を有することを特徴とする請求項１に記載のチップ素子実装基板モジュールの多量製造方法。

【請求項3】

各前記ユニットでは、２つの前記第１導電パターンが対向して形成され、
前記第１導電パターンどうしの間に、第１絶縁レジストが形成されることを特徴とする請求項１または請求項２に記載のチップ素子実装基板モジュールの多量製造方法。

【請求項4】

各前記ユニットでは、２つの前記第２導電パターンが対向して形成され、
前記第２導電パターンどうしの間に、第２絶縁レジストが形成されることを特徴とする請求項１から請求項３の何れかに記載のチップ素子実装基板モジュールの多量製造方法。

【請求項5】

前記ブロックは、前記集積基板に並べて配置され、
前記分離する工程では、複数の前記ブロックを、共通の切断線に沿って分離することを特徴とする請求項１から請求項４の何れかに記載のチップ素子実装基板モジュールの多量製造方法。

【請求項6】

前記素子電極を配置する工程では、
各前記ユニットの前記第１導電パターンどうしの間に配置された絶縁性固着剤を介して、前記チップ素子を前記集積基板に仮固着することを特徴とする請求項１から請求項５の何れかに記載のチップ素子実装基板モジュールの多量製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、チップ素子実装基板モジュールの製造方法に関し、特に、中継基板を介してチップ素子を実装基板に実装するチップ素子実装基板モジュールの多量製造方法等に関する。

【背景技術】

【0002】

各種電子機器の小型化に伴い、その電子機器に内蔵される実装基板に形成される導電路のデザインルールの微細化も進行している。具体的には、従来に於いては実装基板のデザインルールは１０ｍｍ程度であったが、近年の実装基板のデザインルールは２．５ｍｍまで微細化している。

【0003】

このような構成の実装基板の上面には、半田等の導電性固着材を介して、チップ抵抗等のチップ素子が実装される。掛かる実装基板の導電パターンのデザインルールの微細化に伴い、チップ抵抗等のチップ素子の小型化も進行している。

【0004】

チップ抵抗の実装構造は、例えば、以下の特許文献１等に記載されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特許第２８０８８９８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、上記したパターンの微細化やチップ抵抗等の小型化を容易に適用することができない技術分野も存在する。例えば、生命維持装置のような医療分野で使用される医療機器等にあっては、設計変更やダウンサイジングにより医療機器に不具合が生じてしまうと、人体に悪影響を与えてしまう危険性がある。また、防災機器に於いても、上記したパターンの微細化やチップ抵抗等の小型化を適用することが容易ではない。よって、医療機器等に採用される実装基板の設計変更やダウンサイジング化は、他の一般民生分野の設計変更やダウンサイジング化と比較して緩やかである。

【0007】

一方、一般的な民生分野に於いては、動作条件や規制が医療分野等ほど厳しくないため、半導体製造技術や実装技術の進歩に伴い、実装基板のデザインルールの微細化が進行している。よって、チップ抵抗などのチップ部品を製造するメーカは、少品種多量製造の為に、微細なデザインルールの導電路に適合したチップ部品を主に製造するようになる。

【0008】

上記を勘案すると、医療機器を製造する医療機器メーカ等は、旧来の大きなデザインルールに適した比較的大型のチップ部品が必要であるにも関わらず、市場には新型の小型のチップ素子のみが流通するので、医療機器等に適合するチップ素子を確保することに困難性が発生してしまう課題がある。更に、ダウンサイズ化に追従するには、実装作業の精度を上げる必要があり、製造設備の追加投資が生じる場合もある。また、実装基板のデザイン変更に関する費用も発生する。

【0009】

本発明は、上記の事情に鑑みてなされたものであり、本発明の目的は、小型のチップ素子を、大きなデザインルールで設計された実装基板に、何ら変更を加えずに、従来通りの製造方法で実装することを可能とするチップ素子実装基板モジュールの多量製造方法等を提供することにある。

【課題を解決するための手段】

【0010】

本発明は、第１デザインルールに対応して設計されたチップ素子を、前記第１デザインルールよりも大きな第２デザインルールに対応して設計された実装基板に、中継基板を経由して実装するチップ素子実装基板モジュールの多量製造方法であり、前記第１デザインルールに対応して上面に形成された第１導電パターンと、前記第２デザインルールに対応して下面に形成された第２導電パターンと、を有するユニットを備え、列状に形成された複数の前記ユニットからブロックが形成され、前記ブロックどうしの間に分離開口部が形成された集積基板を用意する工程と、前記集積基板の前記第１導電パターンの上方に、前記チップ素子の素子電極を配置する工程と、導電性固着材を介して、前記集積基板の前記第１導電パターンと、前記チップ素子の前記素子電極とを電気的に接続する工程と、前記集積基板を、前記分離開口部で分離された前記ブロックで切断することで、各前記ユニットの前記中継基板に分離する工程と、を具備することを特徴とする。

【0011】

また、チップ素子実装基板モジュールの多量製造方法では、前記第１導電パターンは、中央側に向かって部分的に突出し、前記導電性固着材を介して前記チップ素子の前記素子電極と接続される接続部を有することを特徴とする。

【0012】

また、チップ素子実装基板モジュールの多量製造方法では、各前記ユニットでは、２つの前記第１導電パターンが対向して形成され、前記第１導電パターンどうしの間に、第１絶縁レジストが形成されることを特徴とする。

【0013】

また、チップ素子実装基板モジュールの多量製造方法では、各前記ユニットでは、２つの前記第２導電パターンが対向して形成され、前記第２導電パターンどうしの間に、第２絶縁レジストが形成されることを特徴とする。

【0014】

また、チップ素子実装基板モジュールの多量製造方法では、前記ブロックは、前記集積基板に並べて配置され、前記分離する工程では、複数の前記ブロックを、共通の切断線に沿って分離することを特徴とする。

【0015】

また、チップ素子実装基板モジュールの多量製造方法では、前記素子電極を配置する工程では、各前記ユニットの前記第１導電パターンどうしの間に配置された絶縁性固着剤を介して、前記チップ素子を前記集積基板に仮固着することを特徴とする。

【発明の効果】

【0020】

本発明は、第１デザインルールに対応して設計されたチップ素子を、前記第１デザインルールよりも大きな第２デザインルールに対応して設計された実装基板に、中継基板を経由して実装するチップ素子実装基板モジュールの多量製造方法であり、前記第１デザインルールに対応して上面に形成された第１導電パターンと、前記第２デザインルールに対応して下面に形成された第２導電パターンと、を有するユニットを備え、列状に形成された複数の前記ユニットからブロックが形成され、前記ブロックどうしの間に分離開口部が形成された集積基板を用意する工程と、前記集積基板の前記第１導電パターンの上方に、前記チップ素子の素子電極を配置する工程と、導電性固着材を介して、前記集積基板の前記第１導電パターンと、前記チップ素子の前記素子電極とを電気的に接続する工程と、前記集積基板を、前記分離開口部で分離された前記ブロックで切断することで、各前記ユニットの前記中継基板に分離する工程と、を具備することを特徴とする。これにより、本発明のチップ素子実装基板モジュールの多量製造方法では、微細な第１デザインルールで設計されたチップ素子を、大きな第２デザインルールで設計された実装基板に、中継基板を介して実装することができる。よって、最新の小型なチップ素子を、旧型の実装基板に実装することができる。更に、本願発明では、前記ブロックどうしの間に分離開口部が形成されているので、後の工程にて、ブロックをダイシングすることで、各ユニットを容易に分離することができる。

【0021】

また、チップ素子実装基板モジュールの多量製造方法では、前記第１導電パターンは、中央側に向かって部分的に突出し、前記導電性固着材を介して前記チップ素子の前記素子電極と接続される接続部を有することを特徴とする。これにより、本発明のチップ素子実装基板モジュールの多量製造方法では、突出接続部にチップ素子を接続することで、各ユニットの中央部側に小型のチップ素子を実装することができる。

【0022】

また、チップ素子実装基板モジュールの多量製造方法では、各前記ユニットでは、２つの前記第１導電パターンが対向して形成され、前記第１導電パターンどうしの間に、第１絶縁レジストが形成されることを特徴とする。これにより、本発明のチップ素子実装基板モジュールの多量製造方法では、第１導電パターンどうしの間にレジストを形成することで、導電性固着材の広がりを抑制し、導電性固着材の短絡を防止することができる。

【0023】

また、チップ素子実装基板モジュールの多量製造方法では、各前記ユニットでは、２つの前記第２導電パターンが対向して形成され、前記第２導電パターンどうしの間に、第２絶縁レジストが形成されることを特徴とする。これにより、本発明のチップ素子実装基板モジュールの多量製造方法では、第２導電パターンどうしの間に絶縁レジストを形成することで、実装工程に於いて、第２導電パターンに付着される導電接着剤が短絡することを防止することができる。

【0024】

また、チップ素子実装基板モジュールの多量製造方法では、前記ブロックは、前記集積基板に並べて配置され、前記分離する工程では、複数の前記ブロックを、共通の切断線に沿って分離することを特徴とする。これにより、本発明のチップ素子実装基板モジュールの多量製造方法によれば、複数のブロックを一括して切断し、切断工程を簡素化することができる。

【0025】

また、チップ素子実装基板モジュールの多量製造方法では、前記素子電極を配置する工程では、各前記ユニットの前記第１導電パターンどうしの間に配置された絶縁性固着剤を介して、前記チップ素子を前記集積基板に仮固着することを特徴とする。これにより、本発明のチップ素子実装基板モジュールの多量製造方法によれば、絶縁性固着剤によりチップ素子を集積基板に仮固着できるので、製造工程の途中段階でチップ素子が集積基板から離脱してしまうことを防止できる。

【図面の簡単な説明】

【0030】

【図1】本発明の一実施形態に係るチップ素子実装基板モジュールの多量製造方法を説明する図であり、（Ａ）は中継基板を示す上面図であり、（Ｂ）は（Ａ）の切断面線Ａ－Ａに於ける断面図であり、（Ｃ）は中継基板の下面図である。

【図2】本発明の一実施形態に係るチップ素子実装基板モジュールの多量製造方法を説明する図であり、（Ａ）はチップ素子実装基板モジュールの実装構造を示す上面図であり、（Ｂ）は（Ａ）の切断面線Ｂ－Ｂに於ける断面図である。

【図3】本発明の一実施形態に係るチップ素子実装基板モジュールの多量製造方法を説明する図であり、（Ａ）は集積基板を示す上面図であり、（Ｂ）はブロックを拡大して示す拡大上面図であり、（Ｃ）はユニットを拡大して示す上面図であり、（Ｄ）はユニットを拡大して示す下面図である。

【図4】本発明の一実施形態に係るチップ素子実装基板モジュールの多量製造方法を説明する図であり、（Ａ）は集積基板を示す上面図であり、（Ｂ）は（Ａ）の切断面線Ｃ－Ｃに於ける断面図である。

【図5】本発明の一実施形態に係るチップ素子実装基板モジュールの多量製造方法を説明する図であり、（Ａ）は第１絶縁レジストを示す上面図であり、（Ｂ）は第１導電パターンを示す上面図であり、（Ｃ）は第２絶縁レジストを示す下面図であり、（Ｄ）は第２導電パターンを示す下面図である。

【図6】本発明の一実施形態に係るチップ素子実装基板モジュールの多量製造方法を説明する図であり、（Ａ）はチップ素子を仮固着する工程を示す上面図であり、（Ｂ）は（Ａ）の切断面線Ｄ－Ｄに於ける断面図である。

【図7】本発明の一実施形態に係るチップ素子実装基板モジュールの多量製造方法を説明する図であり、（Ａ）はユニットを示す上面図であり、（Ｂ）は（Ａ）の切断面線Ｅ－Ｅに於ける断面図である。

【図8】本発明の一実施形態に係るチップ素子実装基板モジュールの多量製造方法における切断工程を説明する図であり、ブロックを示す上面図である。

【図9】本発明の一実施形態に係るチップ素子実装基板モジュールの多量製造方法における切断工程を説明する図であり、集積基板を全体的に示す上面図である。

【図10】本発明の一実施形態に係るチップ素子実装基板モジュールの多量製造方法において、チップ素子実装基板モジュールを実装基板に実装する工程を示す断面図である。

【発明を実施するための形態】

【0031】

以下、本発明の一実施形態に係るチップ素子実装基板モジュール２８の製造方法を図面に基づき詳細に説明する。尚、本実施形態の説明の際には、同一の部材には原則として同一の符番を用い、繰り返しの説明は省略する。また、以下の説明では、Ｘ軸方向は中継基板１０の短手側方向を示し、Ｙ軸方向は中継基板１０の長手側方向を示し、Ｚ軸方向は中継基板１０の厚み幅方向を示している。

【0032】

図１を参照して、後述するチップ素子実装基板モジュール２８に採用される中継基板１０の構成を説明する。図１（Ａ）は中継基板１０の上面図であり、図１（Ｂ）は図１（Ａ）の切断面線Ａ－Ａに於ける断面図であり、図１（Ｃ）は中継基板１０の下面図である。

【0033】

図１（Ａ）および図１（Ｂ）を参照して、中継基板１０は、支持基板２０と、第１導電パターン１１と、第１絶縁レジスト１４と、第２導電パターン１２と、第２絶縁レジスト１５とを有する。中継基板１０の上面は、後述するチップ素子２３が実装される面である。

【0034】

支持基板２０は、中継基板１０を機械的に支持する基板である。支持基板２０としては、表面が絶縁処理された金属基板、セラミック基板、ガラスエポキシ等の合成樹脂から成る樹脂基板、等を採用することができる。

【0035】

第１導電パターン１１は、支持基板２０の上面にて所定形状にパターニングされた銅箔等の金属膜から形成される。第１導電パターン１１の表面は、金等から成るメッキ膜で被覆されても良い。第１導電パターン１１は、Ｙ方向に於いて、支持基板２０の両端に形成されている。第１導電パターン１１をＹ方向の内側に向かって部分的に突出させることで、接続部１７が形成されている。

【0036】

第１絶縁レジスト１４は、支持基板２０および第１導電パターン１１を覆う薄い樹脂膜である。第１絶縁レジスト１４としては、エポキシ樹脂等から成る薄い樹脂膜が採用される。第１絶縁レジスト１４を矩形状に開口することで開口部１６が形成されており、開口部１６から第１導電パターン１１の接続部１７が露出している。第１絶縁レジスト１４は、後述する導電性固着材が漏出することを防止するためのソルダーレジストである。

【0037】

図１（Ｂ）を参照して、支持基板２０の上面には第１導電パターン１１が形成されており、支持基板２０の下面には第２導電パターン１２が形成されている。そして、第１導電パターン１１と第２導電パターン１２とは、支持基板２０の側面に形成された接続部である側面パターン２９を経由して連続している。換言すると、第１導電パターン１１と第２導電パターン１２とは、支持基板２０の側面を迂回して一体に連続する導電パターン１３である。

【0038】

図１（Ｃ）を参照して、支持基板２０の下面に於いて、Ｙ方向に於ける両端部には、第２導電パターン１２が形成されている。また、支持基板２０の裏面の中央部は第２絶縁レジスト１５で被覆されている。第２絶縁レジスト１５が形成されることで、第２導電パターン１２の接続に用いられる導電性固着材のショートを防止できる。

【0039】

本実施形態では、中継基板１０の上面に於ける第１デザインルールと、中継基板１０の下面に於ける第２デザインルールとが異なる。ここで、本実施形態に於けるデザインルールとは、最小の線幅・間隔など寸法の制約を意味する。具体的には、図１（Ａ）および図１（Ｂ）を参照して、中継基板１０の上面にパターニングされる第１導電パターン１１の接続部１７どうしの距離Ｌ１は、例えば、０．３ｍｍである。一方、図１（Ｂ）および図１（Ｃ）を参照して、中継基板１０の下面にパターニングされる第２導電パターン１２どうしの距離Ｌ２は、例えば、０．９ｍｍであり、Ｌ１の３倍以上とされている。即ち、中継基板１０の下面に於けるデザインルールは、中継基板１０の上面に於けるデザインルールの３倍である。

【0040】

係る構成とすることで、中継基板１０の上面には、０．３ｍｍのデザインルールに則して設計された回路素子を固着することができる。一方、中継基板１０の下面は、０．９ｍｍのデザインルールに則した他の基板に実装することができる。即ち、本実施形態に係る中継基板１０は、実装される回路素子と、実装基板とのデザインルールの差異を解消する接続手段として機能している。

【0041】

図２を参照して、上記した中継基板１０か採用されたチップ素子実装基板モジュール２８が実装基板２１に実装される構造を説明する。図２（Ａ）はチップ素子実装基板モジュール２８が実装される状況を示す上面図であり、図２（Ｂ）は図２（Ａ）の切断面線Ｂ－Ｂに於ける断面図である。

【0042】

図２（Ａ）および図２（Ｂ）を参照して、チップ素子実装基板モジュール２８は、中継基板１０の上面にチップ素子２３が実装されて成る。

【0043】

チップ素子２３は、チップ抵抗やチップコンデンサ等のチップ型素子であり、上記した第１デザインルールに則して設計され、その下面に素子電極２４が形成されている。即ち、チップ素子２３の素子電極２４どうしの距離も、上記した距離Ｌ１と略同一とされている。

【0044】

チップ素子２３の素子電極２４は、中継基板１０の第１導電パターン１１に、導電性固着材２５により溶着されている。導電性固着材２５としては、半田または導電性ペーストを採用することができる。

【0045】

更に、チップ素子２３の下面と中継基板１０の上面の間には、絶縁性固着剤２７が配設されている。絶縁性固着剤２７は、例えばエポキシ樹脂等の絶縁性接着剤からなり、製造工程の途中段階で、チップ素子２３を中継基板１０の上面に仮止めする。

【0046】

中継基板１０の下面に形成された第２導電パターン１２は、導電性固着材２６を介して、実装基板２１の導電路２２に固着される。導電性固着材２６としては、導電性固着材２５と同様に、半田または導電ペーストを採用できる。

【0047】

実装基板２１の上面にパターニングされる導電路２２は、中継基板１０の下面と同様に第２デザインルールで設計されている。即ち、導電路２２どうしの距離は、中継基板１０の第２導電パターン１２の距離Ｌ３と略同一とされている。

【0048】

上記のように、中継基板１０を介してチップ素子２３を導電性固着材２５に実装することで、小さな第１デザインルールで設計されたチップ素子２３を、大きな第２デザインルールで設計された実装基板２１に容易に実装することができる。よって、例えば医療用の機器のために設計された実装基板２１に対して、小型化が進行している最新のチップ素子２３を搭載することができる。

【0049】

図３以降の図を参照して、上記した構成を有するチップ素子実装基板モジュール２８の製造方法を説明する。

【0050】

図３を参照して、先ず、上記した中継基板１０の材料となる集積基板３０（モジュール）を用意する。図３（Ａ）は集積基板３０を示す上面図であり、図３（Ｂ）は一つのブロック３２を示す拡大上面図であり、図３（Ｃ）は各ユニット３３を示す拡大上面図であり、図３（Ｄ）は各ユニット３３を示す拡大下面図である。

【0051】

図３（Ａ）を参照して、集積基板３０はＹ方向に沿う長手方向を有する基板である。集積基板３０には所定間隔で多数の分離開口部３１が形成されている。分離開口部３１は、集積基板３０の＋Ｘ側の端部近傍から－Ｘ側の端部近傍まで連続して集積基板３０を貫通する孔部である。分離開口部３１に隣接してブロック３２が形成されている。集積基板３０は、両主面に形成された銅箔をエッチングすることで形成される。

【0052】

図３（Ｂ）に、一つのブロック３２を拡大して示す。ブロック３２は、Ｘ方向に沿って整列した複数のユニット３３から構成されている。ここで、ユニット３３とは、一つの中継基板１０と成る部位のことである。

【0053】

図３（Ｃ）を参照して、ユニット３３の上面には、第１導電パターン１１および第１絶縁レジスト１４が形成されている。ここでは、第１絶縁レジスト１４にはハッチングを施していない。ユニット３３毎に、第１導電パターン１１および第１絶縁レジスト１４で、同一のパターン形状が実現されている。また、図３（Ｄ）を参照して、ブロック３２の下面には、第２導電パターン１２と第２絶縁レジスト１５が形成されている。

【0054】

上記したように、ブロック３２の上面に形成される第１導電パターン１１は、第１デザインルールでパターニングされており、ブロック３２の下面に形成される第２導電パターン１２は第２デザインルールでパターニングされている。

【0055】

図４は、集積基板３０の構成を更に説明するため図であり、図４（Ａ）は集積基板３０を全体的に示す上面図であり、図４（Ｂ）は図４（Ａ）の切断面線Ｃ－Ｃに於ける断面図である。

【0056】

図４（Ｂ）を参照して、Ｙ方向に於ける各ブロック３２の両端には導電パターン１３が形成されている。上記したように、導電パターン１３は、支持基板２０の上面に形成された第１導電パターン１１、支持基板２０の側面に形成された側面パターン２９、および、支持基板２０の下面に形成された第２導電パターン１２から成る。ここで、側面パターン２９は、メッキ等の成膜技術により、側面パターン２９の側面に形成される。

【0057】

導電パターン１３を係る構成とすることで、第１導電パターン１１と第２導電パターン１２とを接続するスルーホール等を支持基板２０に形成する必要が無いので、基板の構成を簡素化することができる。

【0058】

更に、図４（Ａ）に示すように、各ブロック３２に於いて支持基板２０はＸ方向に沿って細長く形成されているので、何ら対策を施さないと、各ブロック３２に於ける支持基板２０の機械的強度が不足してしまう恐れがある。本実施形態では、Ｙ方向に於ける支持基板２０の両端部を導電パターン１３で覆う形で補強しているので、各ブロック３２に於ける支持基板２０の強度を高く保ち、製造工程に於ける支持基板２０の不用意な変位を抑制している。

【0059】

図５に、ブロック３２に形成される各パターンおよびレジストの形状を示す。図５（Ａ）はブロック３２に形成される第１絶縁レジスト１４を示す上面図であり、図５（Ｂ）はブロック３２に形成される第１導電パターン１１を示す上面図であり、図５（Ｃ）はブロック３２に形成される第２絶縁レジスト１５を示す上面図であり、図５（Ｄ）はブロック３２に形成される第２導電パターン１２を示している。上記した各ユニット３３に於いて、第１絶縁レジスト１４、第１導電パターン１１、第２絶縁レジスト１５、第２導電パターン１２は、同一形状にパターニングされている。

【0060】

図６を参照して、次に、各ユニット３３にチップ素子２３を仮固着する、図６（Ａ）は本工程を示す上面図であり、図６（Ｂ）は図６（Ａ）の切断面線Ｄ－Ｄに於ける断面図である。

【0061】

図６（Ａ）を参照して、本工程では集積基板３０に形成される全てのユニット３３に対して、チップ素子２３を仮固着している。

【0062】

図６（Ｂ）を参照して、チップ素子２３を支持基板２０に仮固着する本工程では、先ず、ユニット３３を構成する支持基板２０（図３（Ａ）に示す集積基板３０）の上面に、絶縁性固着剤２７を付着させる。絶縁性固着剤２７としては、常温で接着力を発揮する樹脂、例えば、半固形状のエポキシ樹脂等を採用することができる。

【0063】

次に、チップ素子２３を、ユニット３３の上面に載置する。そうすると、チップ素子２３の下面が絶縁性固着剤２７に接触することで、チップ素子２３はユニット３３に仮止めされる。

【0064】

また、本工程に於いて、支持基板２０の接続部１７（第１導電パターン１１）の上面には、半田クリーム３４が塗布されている。半田クリーム３４は、粉末状の半田とフラックスとの混合物であり、クリーム状を呈している。チップ素子２３の素子電極２４は、半田クリーム３４の上面に配置される。ここで、半田クリーム３４の代わりに、接続部１７または素子電極２４の表面に予備半田を形成し、後のリフロー工程で予備半田を溶融するようにしても良い。

【0065】

上記した工程は、集積基板３０に形成される全てのユニット３３に対して行われる。

【0066】

図７を参照して、次に、チップ素子２３をユニット３３に電気的に接続する。図７（Ａ）は本工程を示す上面図であり、図７（Ｂ）は図７（Ａ）の切断面線Ｅ－Ｅに於ける断面図である。

【0067】

図７（Ａ）および図７（Ｂ）を参照して、リフロー工程を行うことにより、上記した半田クリーム３４を熔融することで、導電性固着材２６が形成される。リフロー工程は、図３（Ａ）に示した集積基板３０に形成される全てのユニット３３に対して一括して行われる。

【0068】

よって、支持基板２０の接続部１７と、チップ素子２３の素子電極２４とは、導電性固着材２６を介して溶着され、且つ、電気的に接続される。本実施形態では、チップ素子２３の位置は絶縁性固着剤２７で固定されていることから、導電性固着材２６が熔融することで表面張力が発生しても、この表面張力により、チップ素子２３が不用意に変位してしまうことが抑止されている。

【0069】

図８を参照して、次に、ブロック３２を各ユニット３３に分離する。図８は本工程を示す上面図である。この図を参照して、本工程では、ダイサー等の分離手段を用いて、ブロック３２を、切断線３５に沿ってダイシングを行い、各ユニット３３に分離する。本工程のダイシングは、図３（Ａ）に示す全てのブロック３２に対して行われる。本工程により、図２（Ｂ）に示すチップ素子実装基板モジュール２８が製造される。

【0070】

図９を参照して、集積基板３０では、ブロック３２毎に同一のパターンが形成され、更に、同一箇所に上記したチップ素子２３が実装されていることから、集積基板３０全体で切断線３５が規定された箇所で一括してダイシングを行うことができる。図４（Ｂ）に示したように、Ｙ方向に於ける各ブロック３２の両端部は導電パターン１３で補強されていることから、ブロック３２の剛性が高いので、本工程のダイシングは安定して行うことができる。

【0071】

図１０を参照して、次に、上記工程にて分離したチップ素子実装基板モジュール２８を、実装基板２１に実装する。具体的には、導電性固着材２５の上面にパターニングされた導電路２２の上面に半田クリーム３６を塗布し、半田クリーム３６の上面に、チップ素子実装基板モジュール２８の第２導電パターン１２を載置する。この後、リフロー工程を経ることで、半田クリーム３６を熔融する。係る工程により、図２（Ｂ）に示す実装構造が実現される。ここで、半田クリーム３６の代わりに銀ペーストなどの導電性ペーストを採用することもできる。

【0072】

上記した本実施形態に係る製造方法によれば、大きな第２デザインルールで設計された導電路２２を有する実装基板２１に、小さな第１デザインルールで設計されたチップ素子２３を、中継基板１０を介して実装することができる。よって、旧来の設計思想に基づく実装基板２１に、小型化が達成されたチップ素子２３を適用することができるので、パターンの改変が容易でない医療機器等に、小型のチップ素子２３を用いることができる。

【0073】

尚、本実施形態では、本発明の要旨を逸脱しない範囲にて種々の変更が可能である。

【0074】

例えば、上記した本実施形態では、図２（Ｂ）に示したように、導電パターン１３とチップ素子２３との間に絶縁性固着剤２７を配置したが、絶縁性固着剤２７を排除してチップ素子２３を中継基板１０に実装することもできる。この場合、製造方法に於いては、図６（Ｂ）を参照して、絶縁性固着剤２７を導電パターン１３の上面に配置することなく、半田クリーム３４を用いてチップ素子２３を導電パターン１３の上面に固着する。絶縁性固着剤２７を用いないことで、製造コストを低減することができる。

【符号の説明】

【0075】

１０ 中継基板
１１ 第１導電パターン
１２ 第２導電パターン
１３ 導電パターン
１４ 第１絶縁レジスト
１５ 第２絶縁レジスト
１６ 開口部
１７ 接続部
２０ 支持基板
２１ 実装基板
２２ 導電路
２３ チップ素子
２４ 素子電極
２５ 導電性固着材
２６ 導電性固着材
２７ 絶縁性固着剤
２８ チップ素子実装基板モジュール
２９ 側面パターン
３０ 集積基板
３１ 分離開口部
３２ ブロック
３３ ユニット
３４ 半田クリーム
３５ 切断線
３６ 半田クリーム

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】