(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-10-28
(45)【発行日】2022-11-08
(54)【発明の名称】電磁放射線のファーストゲート式検出のための検出器
(51)【国際特許分類】
H01L 27/146 20060101AFI20221031BHJP
H01L 31/10 20060101ALI20221031BHJP
H01L 27/144 20060101ALI20221031BHJP
【ＦＩ】
H01L27/146 A
H01L31/10 A
H01L27/144 K
【請求項の数】
8
(21)【出願番号】P 2019559724
(86)(22)【出願日】2018-05-08
(65)【公表番号】
(43)【公表日】2020-07-09
(86)【国際出願番号】 EP2018061928
(87)【国際公開番号】W WO2018206606
(87)【国際公開日】2018-11-15
【審査請求日】2021-02-18
(31)【優先権主張番号】62/502,967
(32)【優先日】2017-05-08
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17182417.0
(32)【優先日】2017-07-20
(33)【優先権主張国・地域又は機関】EP
(73)【特許権者】
【識別番号】501180768
【氏名又は名称】フリーイェ・ユニヴェルシテイト・ブリュッセル
【氏名又は名称原語表記】ＶＲＩＪＥ ＵＮＩＶＥＲＳＩＥＩＴ ＢＲＵＳＳＥＬ
(74)【代理人】
【識別番号】100079108
【弁理士】
【氏名又は名称】稲葉 良幸
(74)【代理人】
【識別番号】100109346
【弁理士】
【氏名又は名称】大貫 敏史
(74)【代理人】
【識別番号】100117189
【弁理士】
【氏名又は名称】江口 昭彦
(74)【代理人】
【識別番号】100134120
【弁理士】
【氏名又は名称】内藤 和彦
(72)【発明者】
【氏名】インゲルバーツ，ハンス
【審査官】田邊 顕人
(56)【参考文献】
【文献】米国特許出願公開第２００５／００５１７３０（ＵＳ，Ａ１）
【文献】特表２０１４－５０９３８２（ＪＰ，Ａ）
【文献】欧州特許出願公開第０２９６０９５２（ＥＰ，Ａ１）
【文献】特開２０１４－２４１４９０（ＪＰ，Ａ）
【文献】特開２０１３－０８９８７３（ＪＰ，Ａ）
【文献】米国特許出願公開第２００８／０２７７７１７（ＵＳ，Ａ１）
【文献】特開２０１１－０８６９０４（ＪＰ，Ａ）
【文献】米国特許出願公開第２００３／０１７３５８１（ＵＳ，Ａ１）
【文献】特開２０１７－００５２７６（ＪＰ，Ａ）
【文献】特開平０３－１４８８６９（ＪＰ，Ａ）
【文献】特表２００５－５３２６９５（ＪＰ，Ａ）
【文献】特表２０１５－５１０２５９（ＪＰ，Ａ）
【文献】特開２０１６－００９６９１（ＪＰ，Ａ）
【文献】H. Ingelberts，外1名，A current-assisted CMOS photonic sampler with two taps for fluorescence lifetime sensing，Proceedings of SPIE，米国，SPIE, the international society for optics and photonics，2016年04月29日，Vol. 9896，98960Y-1 - 98960Y-7
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２７／１４６
Ｈ０１Ｌ ３１／１０
Ｈ０１Ｌ ２７／１４４
(57)【特許請求の範囲】
【請求項1】
基板（３０７）に衝突する電磁放射線の検出用の検出器デバイス（３０４、４０４）であって、前記衝突する放射線が、前記基板（３０７）に多数電荷キャリアと少数電荷キャリアとの対を生成し、前記検出器デバイス（３０４）が、少なくとも１つの少数電荷検出構造（３００）であって、前記基板（３０７）に生成された少数電荷キャリア（１１５）を検出するための、かつ第１のモードにおいて、検出されるために、前記少なくとも１つの少数電荷検出構造に向かって少数電荷キャリアを方向付けるための電界（３０２）を生み出すように、多数電流を注入するための、少なくとも１つの少数電荷検出構造（３００）と、
少数電荷検出構造（３００）ごとの２つ以上の少数電荷除去構造（３０１）であって、少数電荷キャリア（１１５）を排出するため、かつ第２のモードにおいて、関連付けられた電荷検出構造（３００）から離れるように、前記２つ以上の少数電荷除去構造（３０１）に向かって少数電荷キャリアを方向付けるための電界（３０３）を生み出すように、多数電流を注入するための、少数電荷検出構造（３００）ごとの２つ以上の少数電荷除去構造（３０１）と、
前記注入された多数電流を抽出するための少なくとも１つの基板多数電荷電流シンク（３０５、４０５）と、を備える、検出器デバイス（３０４、４０４）。
【請求項2】
前記少なくとも１つの少数電荷検出構造（３００）が、第１の導電性タイプ（ｐ－タイプ）のドープ領域（１００、１１０）と、
前記第１の導電性タイプとは異なる第２の導電性タイプ（ｎ－タイプ）のドープ領域（１０１、１０９）であって、前記第１の導電性タイプの前記ドープ領域（１００、１１０）に近く、かつ前記基板（３０７）と第１のｐｎ接合部を形成する、第２の導電性タイプ（ｎ－タイプ）のドープ領域（１０１、１０９）と、を備え、
前記第１の導電性タイプの前記ドープ領域が、検出された電荷キャリアの読み出しのために、前記第２の導電性タイプ（ｎ－タイプ）の前記ドープ領域（１０１、１０９）に向かって前記少数電荷キャリアを方向付けるための電界を生み出すように、多数電流を前記基板に注入する、または前記基板から抽出するために、多数電荷コンタクト（１０４）によって電気的に接触される、請求項１に記載の検出器デバイス（３０４、４０４）。
【請求項3】
前記少数電荷除去構造（３０１）が、第１の導電性タイプ（ｐ－タイプ）のドープ領域（２００、２０７）と、
前記第１の導電性タイプとは異なる第２の導電性タイプ（ｎ－タイプ）のドープ領域（２０１、２０８）であって、前記第１の導電性タイプの前記ドープ領域（２００、２０７）に近く、かつ前記基板（３０７）と第２のｐｎ接合部を形成する、第２の導電性タイプ（ｎ－タイプ）のドープ領域（２０１、２０８）と、
前記形成された第２のｐｎ接合部を短絡させる共通端子（２０５、２０９）と、を備える、請求項１および２のいずれかに記載の検出器デバイス（３０４、４０４）。
【請求項4】
前記共通端子（２０９）が、前記第１の導電性タイプの前記ドープ領域（２００、２０７）への、かつ前記第２の導電性タイプの前記ドープ領域（２０１、２０８）への共通コンタクト（２０６）を備える、請求項３に記載の検出器デバイス（３０４、４０４）。
【請求項5】
前記少なくとも１つの基板多数電荷電流シンクが、前記少なくとも１つの少数電荷検出構造（３００）および前記２つ以上の少数電荷除去構造（３０１）を取り囲む単一の導電性構造（３０５）を備える、請求項１～４のいずれかに記載の検出器デバイス（３０４、４０４）。
【請求項6】
前記少なくとも１つの少数電荷検出構造（３００）および前記２つ以上の少数電荷除去構造（３０１）が、前記検出器デバイスの上面に設けられ、少なくとも１つの基板多数電荷電流シンクが、前記上面とは反対の前記検出器デバイスの底部に導電性構造（４０５）を備える、請求項１～５のいずれかに記載の検出器デバイス（３０４、４０４）。
【請求項7】
複数の少数電荷検出構造（３００）および複数の少数電荷除去構造（３０１）を備える、請求項１～６のいずれかに記載の検出器デバイス。
【請求項8】
前記複数の少数電荷検出構造（３００）のうちの少なくとも２つが、前記少数電荷除去構造（３０１）のうちの少なくとも１つを共有する、請求項７に記載の検出器デバイス。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、例えば、これに限定されないが、可視光および赤外光の検出など、半導体基板において少数キャリアを生成する電磁放射線の検出の分野に関する。より具体的には、本発明は、主に可視光およびＮＩＲ光における、電磁放射線のゲート式検出に関する。
【背景技術】
【0002】
ＥＰ１５１３２０２Ｂ１には、入射光の復調のためのドリフト電界を生成するために、多数キャリア電流を印加する半導体検出器が記載されている。ＩＥＥＥ ｓｅｎｓｏｒｓ ｊｏｕｒｎａｌ Ｖｏｌ７、ＮＯ．３、３１７－３１８頁「Ｐｈｏｔｏｎｉｃ ｄｅｍｏｄｕｌａｔｏｒ ｗｉｔｈ ｓｅｎｓｉｔｉｖｉｔｙ ｃｏｎｔｒｏｌ」には、３．３Ｖのタップにバイアシングを印加すると、復調感度を１％に落とすことができる排出タップが記載されている。
【0003】
Ｉｎｇｅｌｂｅｒｔｓ Ｈらによる、２０１６年４月２９日（２０１６－０４－２９）の文献「Ａ Ｃｕｒｒｅｎｔ－ａｓｓｉｓｔｅｄ ＣＭＯＳ ｐｈｏｔｏｎｉｃ ｓａｍｐｌｅｒ ｗｉｔｈ ｔｗｏ ｔａｐｓ ｆｏｒ ｆｌｕｏｒｅｓｃｅｎｃｅ ｌｉｆｅｔｉｍｅ ｓｅｎｓｉｎｇ」、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｐｔｉｃａｌ ｄｉａｇｎｏｓｔｉｃｓ ｏｆ ｌｉｖｉｎｇ ｃｅｌｌｓ ＩＩ、ＳＰＩＥ、ＵＳ ｖｏｌ．９８９６、９８９６０Ｙには、２つの電荷検出構造と、電荷を除去するための単一排出部およびミッドリングから成る構造を有する検出器構造が記載されている。このような検出器の速さおよびコンパクト性が改善され得る。
【発明の概要】
【0004】
本発明の目的は、電磁放射線の検出のための良好なデバイスを提供することである。
【0005】
上記の目的は、基板に衝突する電磁放射線の検出のための検出器デバイスによって達成され、それによって、衝突する放射線が多数電荷キャリアおよび少数電荷キャリアの対を生成する。検出器デバイスは、少なくとも１つの少数電荷検出構造であって、基板に生成された少数電荷キャリアを検出するための、かつ第１のモードにおいて、少なくとも１つの少数電荷検出構造に向かって少数電荷キャリアを方向付けるための電界を生み出すように、多数電流を注入するための、少なくとも１つの少数電荷検出構造と、それぞれの少数電荷検出構造に関連付けられた２つ以上の少数電荷除去構造、例えば、検出構造ごとの２つ以上の除去構造であって、少数電荷キャリアを排出するため、かつ第２のモードにおいて、関連付けられた電荷検出構造から離れるように、２つ以上の少数電荷除去構造に向かって少数電荷キャリアを方向付けるための電界を生み出すように、多数電流を注入するための、それぞれの少数電荷検出構造に関連付けられた２つ以上の少数電荷除去構造と、多数電流を抽出するための少なくとも１つの基板多数電荷電流シンクと、を備える。本発明の実施形態の利点は、ファーストゲート式検出が達成され得ることである。このファーストゲート式検出は、対応する少数電荷キャリアが少数電荷検出構造に向かって方向付けられるか、または少数電荷検出構造から離れて、それらが少数キャリアを除去するだけでよく、少数キャリアを検出する必要がないことから、素早い除去に最適化され得る、少数電荷除去構造に向かって方向付けられるように、コンタクト間で多数電流の流れを変化させることによって達成される。
【0006】
本発明の実施形態による検出器デバイスでは、少なくとも１つの少数電荷検出構造が、第１の導電性タイプ（例えば、ｐ－タイプ）のドープ領域と、第１の導電性タイプとは異なる第２の導電性タイプ（例えば、ｎ－タイプ）のドープ領域であって、第１の導電性タイプのドープ領域に近く、かつ基板とｐｎ接合部を形成する、第２の導電性タイプ（例えば、ｎ－タイプ）のドープ領域と、を備え、第１の導電性タイプのドープ領域が、検出された電荷キャリアの読み出しのために、第２の導電性タイプのドープ領域に向かって少数電荷キャリアを方向付けるための電界を生み出すように、多数電流（例えば、多数電荷キャリアによって生成された）を基板に注入する、または基板から抽出するために、多数電荷コンタクトによって電気的に接触される。
【0007】
本発明の実施形態による検出器デバイスでは、少数電荷除去構造が、第１の導電性タイプ（例えば、ｐ－タイプ）のドープ領域と、第１の導電性タイプとは異なる第２の導電性タイプ（例えば、ｎ－タイプ）のドープ領域であって、第１の導電性タイプのドープ領域に近く、かつ基板とｐｎ接合部を形成する、第２の導電性タイプ（例えば、ｎ－タイプ）のドープ領域と、形成されたｐｎ接合部を短絡させる共通端子と、を備える。特定の実施形態では、共通端子は、第１の導電性タイプのドープ領域への、かつ第２の導電性タイプのドープ領域への共通コンタクトを備え得る。端子は、検出器の外側への電気接続である。本発明の実施形態に見られるような共通端子は、検出器デバイスを非常にコンパクトなものにする。
【0008】
本発明の実施形態による検出器デバイスでは、少なくとも１つの基板多数電荷電流シンクが、少なくとも１つの少数電荷検出構造および２つ以上の少数電荷除去構造、例えば、リング形状の導電性構造、例えば単一導電性リングを取り囲む導電性構造を備え得る。
【0009】
本発明の実施形態による検出器デバイスでは、少なくとも１つの少数電荷検出構造および２つ以上の少数電荷除去構造は、検出器デバイスの上面で提供される。本発明の実施形態では、少なくとも１つの基板多数電荷電流シンクは、上面とは反対の面上で、検出器デバイスの底において導電構造を備え得る。
【0010】
本発明の実施形態による検出器デバイスは、複数の少数電荷検出構造および複数の少数電荷除去構造を備え得る。本発明の実施形態では、複数の少数電荷検出構造の少なくとも２つは、少なくとも１つの少数電荷除去構造を共有し得る。
【0011】
本発明の特定のかつ好適な態様は、添付の独立請求項および従属請求項において述べられる。独立請求項からの特徴は、必要に応じて、かつ請求項に明示的に述べられているとおりだけでなく、独立請求項の特徴、および他の従属請求項の特徴と組み合わされ得る。
【0012】
先行技術に勝って達成される本発明および利点を要約する目的のために、本発明の特定の目的および利点が、本明細書の上記に説明されてきた。当然のことながら、すべてのこのような目的または利点は、必ずしも本発明の任意の特定の実施形態により達成されない場合があることが、理解されるべきである。したがって、例えば、本発明は、本明細書において教示または提案され得るような他の目的または利点を必ずしも達成することなく、本明細書において教示されたような１つの利点または一群の利点を達成または最適化する手法で具現化または実行され得ることを、当業者は理解するだろう。
【0013】
本発明の上記および他の態様は、以下に説明された実施形態に関連して、明白かつ明瞭になるであろう。
【図面の簡単な説明】
【0014】
本発明を、添付図面に関連して、例として、ここでさらに説明する。
【0015】
【図1A】本発明の実施形態によるファーストゲート式検出器において使用され得る、既知の少数電荷検出構造の上面図および断面図を示す。
【図1B】本発明の実施形態によるファーストゲート式検出器において使用され得る、ピン止めｐｎ接合部に基づいた既知の少数電荷検出構造の断面図を示す。
【図2A】本発明の実施形態によるファーストゲート式検出器において使用され得る、本発明の実施形態による少数電荷除去構造を示す。
【図2B】本発明の実施形態によるファーストゲート式検出器において使用され得る、本発明の少数電荷除去構造の特定の実施形態を示す。
【図3A】本発明の所見による、光生成された少数電荷キャリアが除去された状態におけるファーストゲート式検出器を示す。
【図3B】本発明の所見による、光生成された少数電荷キャリアが除去された状態におけるファーストゲート式検出器を示す。
【図3C】本発明の所見による、光生成された少数電荷キャリアが検出された状態におけるファーストゲート式検出器を示す。
【図3D】本発明の所見による、光生成された少数電荷キャリアが検出された状態におけるファーストゲート式検出器を示す。図３Ｂおよび図３Ｄはそれぞれ、図３Ａの直線Ｉ－Ｉ’および図３Ｃの直線ＩＩ－ＩＩ’を通る断面図である。
【図5A】本発明の実施形態による、構造のための、様々な基板セットアップおよび光入射側を示す。
【図5B】本発明の実施形態による、構造のための、様々な基板セットアップおよび光入射側を示す。
【図6A】本発明の実施形態による、複数の少数電荷検出構造を使用した、３つのユースケースを示す。
【図6B】本発明の実施形態による、複数の少数電荷検出構造を使用した、３つのユースケースを示す。
【図6C】本発明の実施形態による、複数の少数電荷検出構造を使用した、３つのユースケースを示す。
【図7A】本発明の実施形態による、ファーストゲート式検出器を使用して、どのように入射光信号がサンプリングされ得るかを示す。
【図7B】本発明の実施形態による、ファーストゲート式検出器を使用して、どのように入射光信号がサンプリングされ得るかを示す。
【0016】
図面は、概略的であるに過ぎず、限定的ではない。図面では、いくつかの要素のサイズは、説明目的のために、誇張され、縮尺通りには描画されない場合がある。寸法および相対寸法は、本発明を実践するための実際の縮小とは必ずしも対応していない。様々な図では、同じ参照番号は、同じかまたは類似の要素を指す。
【発明を実施するための形態】
【0017】
本発明は、特定の実施形態および特定の図面に関連して説明されるが、本発明は、それには限定されず、請求項の範囲にのみ限定される。記載の図面は、概略的であるに過ぎず、限定的ではない。図面では、要素のうちのいくつかのサイズは、説明目的のために、誇張され、縮尺通りには描画されていない場合がある。寸法および相対寸法は、本発明の実際と現行の縮図とは必ずしも対応していない。
【0018】
請求項の範囲において使用される「備える（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、これ以降に列記される手段に限定されると解釈されるべきではないことに留意されたい。したがって、「手段ＡおよびＢを備えるデバイス」という表現の範囲は、構成要素ＡおよびＢのみを備えるデバイスに限定されるべきではない。それは、本発明に関して、デバイスの最も関連する構成要素がＡおよびＢであるということを意味する。
【0019】
同様に、「結合された（ｃｏｕｐｌｅｄ）」という用語は、直接接続のみに限定されると解釈されるべきではないことを、留意されたい。したがって、「デバイスＢに結合されたデバイスＡ」という表現の範囲は、デバイスＡの出力が、デバイスＢの入力に直接接続されている、デバイスまたはシステムに限定されるべきではない。それは、他のデバイスまたは手段を含む経路であり得る、Ａの出力とＢの入力との間の経路が存在することを意味する。
【0020】
本発明の文脈では、「ｐ拡散またはｎ拡散」という用語は、元基板と比較してドーピングレベルおよび／またはドーピングタイプにおいて特定の変化を適用されてきた容積を指す。これが、例えば、ＣＭＯＳ鋳造場において達成されてきた方法は、本発明にとって不可欠ではない。それは、拡散によってだけではなく、埋め込みによっても、またはエピタキシャル層成長によって、またはこの結果を得るのに使用され得るどのような手法によっても、行われ得る。
【0021】
本開示では、ｐである第１の導電性タイプと、ｎである第２の導電性タイプについて述べる。これと反対の構成（第１の導電性タイプｎおよび第２の導電性タイプｐ）も可能であるが、少数電荷キャリアが第２の導電性タイプのもので、それによりｎ－タイプになることから、この選択された構成が好ましい。電子は、正孔よりも高い移動度を有し、検出器を本質的により早くする。当業者は、反対の構成を使用して、本開示の発見を容易に実行することができる。しかし、本明細書の明瞭さおよび理解のために、最速の選択肢のみがさらに説明される。
【0022】
以下では、「少数電荷検出構造」および「少数電荷検出器構造」という用語は、交換可能である。
【0023】
本発明の実施形態のファーストゲート式検出器は、いくつかの部品を有する。それぞれのファーストゲート式検出器に対して、例えば、２つ以上の少数電荷除去構造２１０、２１１によって支持された、図１Ａまたは図１Ｂに関連して開示されたような、少なくとも１つの少数電荷検出構造１１１、１１２、および、控えめにドープされた基板１０５に完全に埋め込まれた少なくとも１つの基板多数電流シンク３０５がある。ファーストゲート式検出を達成するために、ファーストゲート式検出器の構成要素は、特定のトポロジー規則に従わなければならない。
【0024】
少なくとも２つの少数電荷除去構造２１０、２１１は、１つの少数検出構造１１１、１１２に機能的に連接されるかまたは関連付けられ得る。「機能的に連接される」または「関連付けられる」場合には、構造は互いに直接相互作用することができる、例えば、それらは、電界線をそれらの間で生成することができ、また電荷キャリアがこれらの構造の間で移動することができるように、偏向され得ることを意味する。少数電荷除去構造２１０、２１１は、少数電荷検出構造１１１、１１２の周りの基板上に分散され得、離散島を形成する。例えば、それぞれの少数電荷検出構造１１１、１１２は、近くに少なくとも２つの少数電荷除去構造２１０、２１１を有し得、例えばそれに隣接して、例えば基板３０７の一部のみによって分離される。基板上の構造の分散は、オン／オフ変換の速度を改善するように適合され得る。
【0025】
換言すれば、電荷除去は電荷検出と関連付けられ、つまり、除去構造は、別の方法では検出され得る電荷を除去する。どの電荷検出構造も、それに関連付けされた少なくとも２つの電荷除去構造を有し、電荷除去を高速化し、完全な除去を容易化する。
【0026】
いくつかの実施形態において、離散少数電荷除去構造２１０、２１１は、少数検出構造１１１、１１２と、基板多数電流シンク３０５、例えば、検出構造および除去構造を取り囲む基板多数電流シンク３０５として働く、単一リング形状構造との間に置かれ得る。これは、速度増加にさらに寄与する。
【0027】
図１Ａおよび図１Ｂは、最新技術において知られている、２つの少数電荷検出構造１１１、１１２を説明する。図１Ａは、本発明の実施形態による、ファーストゲート式検出器において使用されるのに特によく適している、少数電荷検出構造１１１を示す。図１Ａの最上部は、少数電荷検出構造１１１の上面図を示すが、図１Ａの最下部は、直線Ｖ－Ｖ’による断面図を示す。少数電荷検出構造１１１は、厚さ１０６を有する基板１０５を備える。それは、ｐ－ドープ領域、例えば、ｐ－拡散１００を有し、例えば、以下に限定されないが、円環形状、または四角ドーナツ形状を有する構造などの、正孔、例えば、中心正孔を有する閉構造を形成する。ｐ－ドープ領域、例えば、ｐ－拡散１００は、１つまたは複数の多数電荷コンタクト１０４によって接触される。閉構造の正孔において、例えば、円環形状またはドーナツ形状の中心において、ｐ－ドープ領域、例えば、ｐ－拡散の近くに、空乏層１０２を生成するｐ－－基板１０５を有するｐｎ接合部を形成する、ｎ－ドープ領域、例えば、ｎ－拡散１０１もある。ｐ－ドープ領域、例えば、ｐ－拡散１００は、ｐ－基板１０５にあり、基板より高いドーピングレベルを有する。多数キャリアは、この場合の正孔において、ｐ－ドープ領域、例えば、ｐ－拡散１００から、ｐ－－基板１０５に自由に流れることができ、また、両方の領域が同じｐ－導電性タイプであるので、逆もまた同様である。ｎ－ドープ領域、例えば、ｎ－拡散１０１は、少数電荷コンタクト１０３によって接触される。ｐ－ドープ領域、例えば、ｐ－拡散１００、ｎ－ドープ領域、例えば、ｎ－拡散１０１は、標準ＣＭＯＳまたはＢＩＣＭＯＳから継承される、ソース、ドレイン、ｐ－ウェル、またはｎ－ウェルドーピングプロファイルを有することができ、または、設計者の選択に特に一致させることができる。
【0028】
多数電荷コンタクト１０４は、多数電流を生み出すように、基板１０５において、またはそこから多数電荷キャリアを注入抽出するために使用することができる。この多数電流は、基板１０５において電界を生み出す。
【0029】
さらに詳細には、多数電荷コンタクト１０４によって、基板１０５への多数電流の注入は、ｐ－ドープ領域、例えば、ｐ－拡散１００を通して可能であり、それにより、これらの少数電荷キャリアが空乏層１０２に向かって拡散するところから、ｐ－ドープ領域、例えば、ｐ－拡散１００の方へ、ｐ－－基板１０５における少数電荷キャリア１１５（この場合には電子）を引き付ける、ｐ－－基板１０５において電界を生み出す。空乏層１０２を通過すると、それらはｎ－ドープ領域、例えば、ｎ－拡散１０１に達し、それにより、少数電荷キャリアは、ｎ－ドープ領域、例えば、ｎ－拡散１０１と、ｐ－－基板１０５との間のｐｎ接合部上で検出されると、言うことができる。少数電荷キャリア１１５は、基板１０５に少数キャリアをもたらす、熱発生、光発生、または任意の他の機構から生じ得る。
【0030】
逆に、多数電荷コンタクト１０４を通した、基板１０５からの多数電荷キャリアの抽出は、ｐ－ドープ領域、例えば、ｐ－拡散１００を通して可能であり、それにより、ｐ－ドープ領域、例えばｐ－拡散１００から離れる、また空欠層１０２からも離れる、ｐ－－基板１０５における少数電荷キャリアをはね返す、反対の電界をｐ－－基板１０５に生み出し、そのために、少数電荷キャリア１１５がｎ－ドープ領域、例えばｎ－拡散１０１に達せず、またｎ－ドープ領域、例えばｎ－拡散１０１とｐ－－基板１０５との間のｐｎ－接合部にわたって検出されないことになる。少数電荷コンタクト１０３は、ｎ－ドープ領域、例えば、ｎ－拡散１０１に接触し、読み出し回路網（図示せず）が引き続いて接続されることを可能にする。周知の３Ｔ－トランジスタ回路、相互インピーダンス増幅器などを含む、いくつかの可能な読み出し回路がある。
【0031】
図１Ｂは、本発明の実施形態による、代替のファーストゲート式検出器において使用され得る、ピン止型の、代替の少数電荷検出構造１１２の断面図を示す。少数電荷検出構造１１２は、厚さ１０６を有する基板１０５を備える。それは、第１のｐ－ドープ領域、例えば、ｐ－拡散１１０、近くのｎ－ドープ領域、例えば、ｎ－拡散１０９に接続された多数電荷コンタクト１０４も有し、多数電荷コンタクト１０４は、上部に第２のｐ－ドープ領域、例えば、ｐ＋－拡散１０８とともに、側部に第１のｐ－ドープ領域、例えば、ｐ－拡散１１０とともに、また下部にｐ＋－基板１０５とともに、ｐｎ接合部を形成する。酸化物１１１の上部のゲート１０７は、当業者によって知られている、ＣＭＯＳ画像センサにおける伝統的な４トランジスタ（４Ｔ）読み出し構造において第１のトランジスタであり得る、トランジスタを形成する。画像センサにおける４Ｔの使用は、より良い信号対雑音比に達する利点を有する。図１Ａの少数電荷検出構造１１１と同様に、多数電荷コンタクト１０４を介して、ｐ－－基板１０５への多数電流の挿入または抽出は、ｐ－－基板１０５における少数電荷キャリア１１５をそれぞれ引き付けるかまたははね返し、それにより、ｎ－ドープ領域、例えば、ｎ－拡散１０９へのそれらの電荷キャリアの検出をＯＮまたはＯＦＦに切り替える。ここで、ｎ－ドープ領域、例えば、ｎ－拡散１０９における検出された電荷キャリアの除去は、高電圧をゲート１０７に印加することによって、ｎ－拡散１０９をコンタクト１１３と接続するゲート１０７のもとに形成され得る、チャネルを通じて生じる。その後、読み出し回路の残り（図１Ｂに示されず）は、コンタクト１１３に取り付けることができる。
【0032】
両少数電荷検出構造１１１、１１２では、検出は、多数電荷コンタクト１０４を通して多数電流の方向に応じて、有効（ＯＮ状態）または無効（ＯＦＦ状態）にすることができる。多数電流が印加されない場合、ふらついている少数電荷キャリアは、ｎ－拡散１０１、１０９に達し、検出され得る。これは、ＯＮとＯＦＦとの中間にあり、ニュートラル状態と呼ばれる。それは、多数電荷コンタクト１０４を浮動させることによって、または、多数電流がゼロとなるような電圧にバイアスをかけることによって、達成することができる。これは、例えば、少数電荷検出構造が使用されていない場合に、使用することができる。
【0033】
【0034】
少数電荷除去構造２１０、２１１の目的は、有効の場合、非常に素早くかつ非常に効率的な方式で、基礎をなすｐ－－基板１０５における少数電荷キャリア１１５を排出することである。排出された少数電荷キャリア１１５は、定量化される必要はない。少数電荷除去構造２１０、２１１が無効である場合、少数電荷キャリア１１５は、除去されない。
【0035】
図２Ａの少数電荷除去構造２１０は、検出器の外側に電気コンタクトを提供する端子を含む。特に、それは、異なるコンタクト２０３、２０４に、検出器の外部への同じ電気接続を提供し、前記コンタクトを短絡させる共有端子２０５を含み、コンタクトは、半導体材料とチップの第１の金属化層との間の垂直導電経路（垂直低抵抗性経路）である。図２Ｂの少数電荷除去構造２１１は、水平導電経路（水平低抵抗性経路）を含む。水平導電経路は、異なるドープ領域２０７、２０８と、単一の共通端子として機能する単一の共通コンタクト２０６との間に、同じ電気接続を提供する、導電層２０９を備え得る。
【0036】
図２Ａおよび２Ｂのダイオードを短絡させる他の手段が、提供され得る。ドープ領域は、固定電位よりも、共通の変調電位または可変電位の電源に短絡されることが好ましく、このようにして、異なるバイアスを可能にする。
【0037】
図２Ａは、本発明の実施形態による、第１の少数電荷除去構造２１０を示し、本発明の実施形態による、ファーストゲート式検出器において使用され得る。図２Ａの最上部は、少数電荷除去構造２１０を示し、図２Ａの最下部は、直線ＶＩ－ＶＩ’による断面図を示す。少数電荷除去構造２１０は、厚さ１０６を有する基板１０５を備える。多数電荷コンタクト２０４は、ｐ－ドープ領域、例えば、ｐ－拡散２００に接続され、例えば、以下に限定されないが、円環形状、または四角ドーナツ形状を有する構造などの、正孔、例えば、中心正孔を有する閉構造を形成する。ｐ－ドープ領域２００によって形成された閉構造の開正孔においては、少数電荷コンタクト２０３によって接触される、ｎ－ドープ領域、例えば、ｎ－拡散２０１が設けられる。それは、中心に置かれたｎ－ドープ領域であり得る。ｎ－ドープ領域、例えば、ｎ－拡散２０１は、ｐ－ドープ領域、例えば、ｐ－拡散２００とともに、また、ｐ－－基板１０５とともに、ダイオードを形成し、空乏層２０２を与える。ダイオードは、多数電荷コンタクト２０４を少数電荷コンタクト２０３と接続する、短絡手段、例えば、共通端子２０５によって短絡される。
【0038】
図２Ｂは、本発明の実施形態による、ファーストゲート式検出器において使用され得る、本発明の実施形態による、第２の少数電荷除去構造２１１を示す。図２Ｂの最上部は、少数電荷除去構造２１１の上面図を示すが、図２Ｂの最下部は、直線ＶＩＩ－ＶＩＩ’による断面図を示す。少数電荷検出構造２１１は、厚さ１０６を有する基板１０５を備える。この場合には、例えば、以下に限定されないが、円環形状、または四角ドーナツ形状を有する構造など、正孔、例えば、中心正孔を有する閉構造を形成する、ｐ－ドープ領域、例えば、ｐ－拡散２０７は、内部のｎ－ドープ領域、例えば、ｎ－拡散２０８に当接する。図２Ｂのｐ－拡散２０７およびｎ－拡散２０８の機能は、図２Ａのｐ－拡散２００およびｎ－拡散２０１と類似している。ここで、これらのｐ－ドープ領域、例えば、拡散と、ｎ－ドープ領域、例えば、拡散との間の望ましい短絡に達するいくつかの選択肢がある。第１の選択肢は、ｐ－ドープ領域とｎ－ドープ領域の両方、例えば、拡散、例えば、非常に金属的かつ導電性である共通のケイ化物層２０９に接触する面上に、導電層２０９を有することである。別の選択肢は、ドープ領域の両タイプ、例えば、ｐ－拡散とｎ－拡散の高ドーピングレベルを通して、それらの間に高レベルのトンネル効果およびブレークダウンがあり、実際、通常のダイオード挙動を破壊する。短絡のための様々な方法のいずれか（その組み合わせ）が可能である。ｎ－ドープ領域、例えば、ｎ－拡散２０８より下に、内蔵型ダイオード電圧を有する空乏層２０２がそれでも残り、基板１０５から少数電荷キャリア１１５を引き付け、かつ除去する能力をまだ有する。拡散２０７、２０８の両方に接続する共通コンタクト２０６が置かれ得、この方法で、少数電荷除去構造２１１を非常に小さい構造にする。拡散２０７、２０８の両方が別個のコンタクトを必要としない事実は、非常に有利な特徴であり、非常にコンパクトな電荷除去構造を可能にする。
【0039】
少数電荷除去構造２１０、２１１の両方に対して、共通端子２０５、例えば、共通コンタクト２０６に多数電流を印加することによって、ｐ－－基板１０５における多数電流は流れ、少数電荷キャリア１１５を引き付け、また、それぞれｎ－拡散２０１、２０８によって、また、それぞれｐ－拡散２００、２０７とともに、また、ｐ－－基板１０５とともに、形成される短絡型ｐｎダイオードで終わる、ドリフト電界を生成する。短絡のために、これらの電荷キャリアは効果的に除去され、もはや他の場所での検出に利用可能ではない。逆に、共通端子２０５、例えば、共通コンタクト２０６から多数電流を抽出することによって、ｐ－－基板１０５における多数電流は、反対方向に流れ、それらが除去されず、また他の場所での検出に利用可能なままであるような少数電荷キャリア１１５を拒絶する、反対方向にドリフト電界を生成する。少数電荷キャリア１１５がドープ領域、例えば、拡散２０７から拡散２０８まで移動しなければならない、ドープ領域２００と２０１との間の距離に比べて短い距離のために、図２Ｂに示されているようなより小さい少数電荷除去構造２１１は、図２Ａに示されている少数電荷除去構造２１０よりもより速くかつより効率的な応答時間を有する。さらに、図２Ｂの一つなどの当接したｐｎ接合部は、非当接した接合部よりも、さらに小さいｐドーピング幅を可能にする。短絡は、当接したｐｎ接合部を使用することによって達成され、非当接した接合部の幅より小さいｐドーピング幅をもたらす。この狭い幅は、幅に沿って、相応した短い少数キャリア移動時間を提供する利点を有する。したがって、電荷除去構造の構築方法は、非常にコンパクトな少数電荷除去構造２１１および非常に狭いｐドープ領域を可能にし、この領域に沿った電荷移動時間を短くする。これは、センサの速度を増加させる。
【0040】
図３Ａおよび３Ｃは、本発明の実施形態による、ファーストゲート式検出器３０４の、上面図を示し、また、図３Ｂおよび３Ｄはそれぞれ、直線Ｉ－Ｉ’およびＩＩ－ＩＩ’による断面図を示す。検出器３０４は、厚さ３０８を有する基板３０７に実装されている。正方形３００は、図１Ａまたは図１Ｂに示されているように、例えば、少数電荷検出構造１１１、１１２として、少数電荷検出構造を象徴する。８つの正方形３０１は、図２Ａまたは図２Ｂに示されるように、例えば、少数電荷除去構造２１０、２１１として、８つの少数電荷除去構造を象徴する。少数電荷検出構造３００および少数電荷除去構造３０１は、基板３０７の上面に実装される。基板多数電流シンク３０５として機能する基板３０７に対して、リングコンタクト３０５、例えば、正方形リングコンタクトがある。リングコンタクト３０５は、検出器デバイスの表面に、例えば、電荷検出デバイス３００および電荷除去デバイス３０１が設けられる表面にあり得る。検出器３０４が作動しているとき（ＯＮまたはＯＦＦ状態）、このシンク３０５は、挿入されているがまだ抽出されていない多数電流の残りを抽出するようになる。その位置が力線挙動を決め、結果的に検出用容積が位置するようになる場所を決める。
【0041】
図３Ａおよび３Ｂは、それにより基板３０７における光生生成式少数電荷キャリアが捨てられる状態を示す。それに対し、多数電流が、共通端子２０５、例えば、８個の少数電荷除去構造３０１の共通コンタクト２０６（図２Ａまたは２Ｂ参照）に注入され、多数電流が、少数電荷検出構造３００の多数電荷コンタクト１０４（図１Ａまたは１Ｂ参照）において抽出される。注入された多数電流３０２、３０３は、これらの電流を受け取る（抽出する、除去する、または沈める）基板の多数シンク３０５に部分的に向かって（電流３０２）、基板１０５を通って、部分的に少数電荷検出構造３００に流れる（電流３０３）。少数電荷電流は、反対方向に流れ、８個の少数電荷除去構造３０１において除去されるようになる。
【0042】
少数電流状態は、素早く、また一様に速く変えられ、検出が促進され得る（図３Ｃおよび３Ｄ）。それにより、多数電流が、８個の少数電荷除去構造３０１の共通端子２０５、例えば共通コンタクト２０６（図２Ａまたは２Ｂ参照）から抽出され、多数電流が、少数電荷検出構造３００の多数電荷コンタクト１０４に挿入される。これら後者の多数電流３０２、３０６は、これらの電流を受け取る（抽出する、除去する、または沈める）基板多数電流シンク３０５に部分的に向かって（電流３０２）、基板３０７を通って、部分的に８個の少数電荷除去構造３０１に流れる（電流３０６）。少数電荷キャリアは、すべて多数電荷流の反対方向に流れ、実質的にすべて検出され、少数電荷検出構造３００のｐｎ接合部において、後のまたは即時の読み出しに使用可能となる。
【0043】
図４Ａおよび４Ｂは、図３のファーストゲート式検出器３０４と同様であるファーストゲート式検出器４０４の接続形態を示す。図３の検出器において見られるように、少数電荷検出構造３００および少数電荷除去構造３０１が基板の上面に設けられるが、第１の基板多数電流シンク３０５に加えて、検出器の底部に、例えば、控えめにドープされた基板３０７（様々なドーピング濃度の酸化物、金属、空気、材料などによって取り囲まれ得る）が止まる上面とは反対の基板３０７の表面に位置する第２の基板多数電流シンク４０５もある。このようにして、基板を通る多数電流は、ここで、基板多数電流シンク３０５で終わり、検出器容積を力線４０６で埋めるとともに、より均一に埋めることができる。図４Ａは、検出器のＯＦＦ状態を示し、図４Ｂは、検出器のＯＮ状態（サンプリング状態）を示す。第２の基板多数電流シンク４０５は、検出器の底部におけるいずれの導電性表面でもあり得、例えば、それは、平面の形状を有し得る。基板多数電流シンク３０５は、基板多数電流シンク４０５が底部にある場合には、随意である。
【0044】
ＯＮ状態とＯＦＦ状態との間の良好で素早い移行を得るには、少数検出器構造３００ごとに少なくとも２つの少数電荷除去構造３０１を有することが好ましい。２つの少数電荷除去構造３０１は、少数検出器構造３００の両側に位置し得る。２つより多い少数電荷除去構造３０１が検出器構造３００ごとに設けられる場合、それらは、少数検出器構造３００の周りにほぼ均等に広がり得る。
少なくとも２つの少数電荷除去構造３０１は、少数検出器構造３００のさらに近くに位置する必要がある。「近くに」ということは、基板多数電流シンク３０５、４０５の最も近い部分までの距離によって決まってくる。許容できる速さに達するには、少なくとも２つの少数電荷除去構造３０１が、常に、使用される基板多数シンク３０５、４０５のいずれの部分よりも少数検出器構造３００の近くに位置する必要がある。
少なくとも２つの少数電荷除去構造３０１は、少数検出器構造３００のさらに近くに位置する必要がある。「近くに」ということは、基板多数電流シンク３０５、４０５の最も近い部分までの距離によって決まってくる。許容できる速さに達するには、少なくとも２つの少数電荷除去構造３０１が、常に、使用される基板多数シンク３０５、４０５のいずれの部分よりも少数検出器構造３００の近くに位置する必要がある。
【0045】
複数の少数検出器構造３００が列をなしてある場合、少数電荷除去構造３０１が共有され得るが、それぞれの少数電荷検出器構造３００は、近くに少なくとも２つの少数電荷除去構造３０１を有する必要がある。例えば、それぞれの少数電荷検出器構造３００は、それを取り囲むか、または、少数電荷構造３０１とその機能的に連結された少数検出器構造３００との間に何も中間構造がなければ、基板３０７、５１０の上面のエリアの一部によってのみ分けられる、２つの隣接する少数電荷除去構造３０１を有し得る。
【0046】
いくつかの実施形態において、少数電荷除去構造３０１は、例えば、１つまたは複数の少数電荷検出構造３００に隣接して機能的に連結され得るが、それぞれの少数電荷検出構造３００は、少なくとも２つの少数電荷除去構造３０１に機能的に連結される必要がある。このように、単一少数電荷除去構造３０１は、２つの少数電荷検出構造３００により共有され得る。
【0047】
いくつかの実施形態において、少数電荷除去構造３０１は、少数電荷検出構造３００と多数電流シンク３０５、４０５との間に離散島として置かれる。このことは、電荷キャリアが基板全体を通ってシンクに向かって移動する必要がないことから、速さも向上させる。例えば、単一リング形状の多数電流シンク３０５が、１つまたは複数の少数電荷検出構造および２つ以上の少数電荷除去構造を取り囲み得る。
【0048】
図５Ａは、検出器３０４がどのように表面照射（ＦＳＩ：Ｆｒｏｎｔ Ｓｉｄｅ Ｉｌｌｕｍｉｎａｔｉｏｎ）および裏面照射（ＢＳＩ：Ｂａｃｋ－Ｓｉｄｅ Ｉｌｌｕｍｉｎａｔｉｏｎ）を支持しているかを示す。多数電流が流れているｐ－－基板３０７における検出容積は、上面５０１から、または底部５０２側から入射する光で照らされ得る。光生成された少数キャリアは、両方の場合で、ゲーティング期間中に事実上、検出されるようになる。
【0049】
しかし、ｐ－－基板３０７、５１０は、ほとんどの状況で、極めて薄く、数ミクロン～３０ミクロンの厚さ５１２しかなく、機械的支持を必要とし得る。図５Ｂには優れたＦＳＩ仕組みが示され、それにより、ｐ－－基板５１０は、構造上の安定性と強さをもたらすのに十分な厚さ５１３を有する、厚い支持基板５１１の上面にあることができる。厚い基板５１１は、例えば、高度にｐ－ドープされ得、それにより、可能な基板多数電流シンクとしても働く。これは、工業用の仕組みであり、それにより、８００～２０００Ω．ｃｍの低～超低導電性を有する、例えば、１５ミクロンのＥＰＩ層が溶着される、２０Ω．ｃｍの比較的高い導電性を有するウエハから製造が始められる。当業者には、積層型ＣＭＯＳウエハを使用するＢＳＩ用のものを含む他の選択肢が考えられ得る。
【0050】
図６Ａは、単一矩形形状の基板多数電流シンク３０５内に、４個の画素６００、６０１、６０２、６０３がグループ化され得、画素のそれぞれが単一矩形形状の基板多数電流シンク３０５によって囲まれたスペースの四分区間Ｑ１、Ｑ２、Ｑ３、Ｑ４を覆い、それにより、ファーストゲート式検出器の画素の有効解像度を４倍にする、ことを示す。少数電荷検出構造６０４、６０５、６０６、および６０７はそれぞれ、ほとんどクロストークなしで、それらのそれぞれの四分区間Ｑ１、Ｑ２、Ｑ３、Ｑ４から光生成された少数電荷キャリアを引き付ける。図６Ａの右側部分の曲線６１０～６１４は、どのように電圧が同じ時間窓中にサンプルに印加されるかを示す。高レベルは、例えば３．３Ｖ、低レベルは０Ｖであり、矩形形状の基板多数電流シンク３０５における電圧は、永続的に、例えば－５Ｖであり得る。曲線６１０～６１３は、４個の少数電荷検出構造への印加電圧であり、６１４は、８個の少数電荷除去構造３０１に印加された電圧である。少数電荷除去構造における電圧も一定に保たれ得る。
【0051】
図６Ｂは、ほぼ同様の仕組みであるが、単一検出容積６２０と考えられ、それによって、４つの少数電荷検出構造６２１、６２２、６２３、および６２４がそれぞれ、様々な時間窓において、主に光生成された少数電荷キャリアを引き付ける。これは、様々な連続する期間で間に合ってゲートする印加電圧（これまでは電流）６３０、６３１、６３２、および６３３によって証明される。これらの期間は、重なり合っても重なり合わなくてもよい。曲線６３４は、８個の少数電荷除去構造３０１に印加された電圧である。少数電荷除去構造における電圧はまた、一定に保たれ得る。
【0052】
図６Ｃは、図６Ａおよび６Ｂにおいて説明される原理の混合を示す。２つの検出容積６４０、６４１にわたって広がって４つの少数電荷検出構造６４２、６４３、６４４、および６４５が設けられる。解像度が２倍になり、２つの別個の期間が、検出器６４０および６４１のそれぞれに対してサンプリングされる。少数電荷検出構造６４２、６４３、６４４、および６４５はそれぞれ、ほとんどクロストークなしで、それらのそれぞれの二分区間Ｈ１、Ｈ２から主に光生成された少数電荷キャリアを引き付ける。図６Ｃの右側部分の曲線６５０、６５１、６５２、６５３は、どのように電圧が同じ時間窓中にサンプルに印加されるかを示す。高レベルは、例えば、３．３Ｖであり、低レベルは、０Ｖであり、矩形形状の基板多数電流シンク３０５における電圧は、永続的に、例えば－５Ｖであり得る。曲線６５０、６５１、６５２、６５３は、４つの少数電荷検出構造への印加電圧であり、６５４は、８個の少数電荷除去構造３０１に印加された電圧である。少数電荷除去構造における電圧はまた、一定に保たれ得る。
【0053】
図７Ａは、曲線７０１によって規定された期間中に入射光信号７００から、どのように検出機能がＯＮに切り替えられ得るか、また光生成された少数キャリアが統合され得るか７０２を示す。図７Ｂは、４倍の入射光信号を使用し、同じ係数によって信号対雑音比を向上させるこの方式では、どのように入射光信号７００の様々なスライスが、図６Ｂからの検出器６２０の４つの少数電荷検出構造６２１、６２２、６２３、および６２４にわたって統合され得るかを示す。
光信号７００は、様々な起点、例えば、短光パルスによってちょうど刺激を受けた蛍光体から生じ得る。
光信号７００は、様々な起点、例えば、短光パルスによってちょうど刺激を受けた蛍光体から生じ得る。
【図1A】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図5A】
【図5B】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】