特許 7167662 薄膜トランジスタアレイおよびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-10-31

(45)【発行日】2022-11-09

(54)【発明の名称】薄膜トランジスタアレイおよびその製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20221101BHJP

   H01L 29/786 20060101ALI20221101BHJP

   H01L 51/05 20060101ALI20221101BHJP

   H01L 51/40 20060101ALI20221101BHJP

【ＦＩ】

H01L29/78 619A

H01L29/28 100A

H01L29/28 390

H01L29/78 618C

H01L29/78 627C

【請求項の数】 8

(21)【出願番号】P 2018222426

(22)【出願日】2018-11-28

(65)【公開番号】P2020088233

(43)【公開日】2020-06-04

【審査請求日】2021-10-20

(73)【特許権者】

【識別番号】000003193

【氏名又は名称】凸版印刷株式会社

(74)【代理人】

【識別番号】110001276

【氏名又は名称】特許業務法人 小笠原特許事務所

(72)【発明者】

【氏名】西澤 誠

(72)【発明者】

【氏名】池田 典昭

【審査官】田付 徳雄

(56)【参考文献】

【文献】国際公開第２０１７／０４３４０８（ＷＯ，Ａ１）

【文献】国際公開第２０１４／０４５５４３（ＷＯ，Ａ１）

【文献】特開２００７－２４３０８１（ＪＰ，Ａ）

【文献】国際公開第２０１６／０６７５９１（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１５／０１２９８６２（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ５１／０５

Ｈ０１Ｌ ５１／４０

Ｈ０１Ｌ ２９／７８６

(57)【特許請求の範囲】

【請求項1】

少なくとも、絶縁基板と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、前記ソース電極及び前記ドレイン電極の間のチャネル領域に形成された半導体層と、前記半導体層上に形成された保護層を含む薄膜トランジスタ素子を基板上にマトリクス状に配置した薄膜トランジスタアレイであって、
前記保護層は、複数の前記薄膜トランジスタ素子に跨りストライプ形状に前記チャネル領域を覆うように形成され、前記ストライプ形状の長軸方向に直交する面で切断した保護層断面が、前記ストライプ形状の短軸方向における中央の両側それぞれに、中央に較べて膜厚が厚い箇所を有する形状であり、
前記半導体層は、前記ストライプ形状の長軸方向に直交する面で切断した半導体層断面が、前記短軸方向における中央から両端に向かって膜厚が徐々に薄くなっている形状である、薄膜トランジスタアレイ。

【請求項2】

前記保護層断面において前記中央に較べて膜厚が厚い箇所それぞれの最も膜厚が厚い箇所間の前記短軸方向における距離Ａと、前記保護層の前記短軸方向における両端間の距離Ｂとの関係が、
Ｂ－Ａ≦２０μｍ
である、請求項１に記載の薄膜トランジスタアレイ。

【請求項3】

前記保護層の前記短軸方向における両端間の距離Ｂと、前記半導体層の前記短軸方向における両端間の距離Ｃとの関係が、
Ｃ＜Ｂ
である、請求項１または２に記載の薄膜トランジスタアレイ。

【請求項4】

前記保護層断面において前記中央に較べて膜厚が厚い領域それぞれの最も膜厚が厚い箇所間の前記短軸方向における距離Ａと、前記半導体層の前記短軸方向における両端間の距離Ｃとの関係が、
｜Ａ－Ｃ｜≦１０μｍ
である、請求項１から３のいずれかに記載の薄膜トランジスタアレイ。

【請求項5】

前記保護層と前記半導体層とのそれぞれの短軸方向における中央間の距離Ｄが、１０μｍ以下である、請求項１から４のいずれかに記載の薄膜トランジスタアレイ。

【請求項6】

前記チャネル領域の前記短軸方向における両端間の距離Ｍと、前記半導体層の前記短軸方向における両端間の距離Ｃとの関係が、
０≦Ｍ―Ｃ≦４０μｍ
である、請求項１から５のいずれかに記載の薄膜トランジスタアレイ。

【請求項7】

前記半導体層断面の膜厚が最も厚い部分と、前記チャネル領域の前記短軸方向における中心との、前記短軸方向における距離Ｅが１０μｍ以下である、請求項１から６のいずれかに記載の薄膜トランジスタアレイ。

【請求項8】

請求項１から７のいずれかに記載の薄膜トランジスタアレイの製造方法であって、保護層を、凸版印刷法によって形成する工程を含む、薄膜トランジスタアレイの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、薄膜トランジスタアレイおよびその製造方法に関する。

【背景技術】

【0002】

近年、インキ化した機能性材料を用いて、印刷により機能性素子を作成するプリンテッドエレクトロニクスについての研究や開発が盛んに行われている。

【0003】

プリンテッドエレクトロニクスについては、特に有機ＥＬ素子や有機太陽電池、有機薄膜トランジスタなどの有機材料を用いた有機機能性素子の開発が盛んに行われている。これらの有機機能性素子は、一般に数ｎｍから数μｍ程度の膜厚を有する機能性材料層を基板上にパターン形成する必要がある。

【0004】

プリンテッドエレクトロニクスの分野において用いられる印刷方式には様々なものがある。代表的なものとしては、凸版印刷、凹版印刷、平版印刷、孔版印刷など古くからある印刷法に加えて、インキジェット印刷を代表とする比較的新しい印刷法などがあり、用いられるインキや基材などによって多種多様に選択される。凸版印刷、凹版印刷、平版印刷、孔版印刷などは目的とする印刷パターンに対して版を作成、使用するため有版印刷と呼ばれる。一方で、インキジェット印刷などは所望の位置に直接インキを転写させ、パターンを問わず版を用いないため無版印刷と呼ばれる。

【0005】

また、それぞれの印刷法のなかでも使用部材などによってさらに細分化される。例えば凸版印刷法では、樹脂やゴムなどで形成されたフレキソ版と呼ばれる印刷版を用いる印刷方式をその他と区別してフレキソ印刷と呼ぶこともある。

【0006】

その他に、スピンコート、バーコート等の比較的簡易な膜形成方法もある。しかしながら、これらは基板全面もしくはほぼ全面に均一に成膜することに長けており、パターニングや材料の塗り分けを行うことには向いていない。そこで一般的には、それ単体による膜形成ではなくフォトリソグラフィーなどを併用してパターニングを行っている。

【0007】

このように単に印刷方式といっても種々多様な方法があり、それぞれに長短が存在するため、プリンテッドエレクトロニクスにおいては目的とする構造、材料、機能性などから適した印刷方式を選択することが必要である。

【0008】

凸版印刷法、その中でもフレキソ印刷法がプリンテッドエレクトロニクスにおいて優位である点としては、連続印刷が安定であること、インキ選択性が広いこと、比較的低粘度から高粘度のインキの印刷が可能であること、柔軟な版を用いるため被印刷物に傷をつけづらいことなどが挙げられる。

【0009】

凸版印刷法のプリンテッドエレクトロニクス分野への活用法を、近年注目されている有機半導体インキを用いた有機薄膜トランジスタを例として述べる。例えば、凸版印刷法の中でもフレキソ印刷を用いて半導体層を形成する技術（特許文献１参照）などが既に開発されている。

【0010】

凸版印刷装置の一例を、図１０を用いて説明する。図１０に示した凸版印刷装置では、印刷用凸版３０８が装着される回転式の版胴３０７と、凸版３０８の版面にインキ３０５を供給するためのアニロックスロール３０６と、アニロックスロール３０６にインキ３０５を供給するインキチャンバー３０３と、アニロックスロール上の余剰インキを掻き落とすドクター３０４と、被印刷基板３０２が載置される基板定盤３０１と、を有している。ドクター３０４としては、金属板や樹脂板などからなるブレードや、樹脂やゴムなどを外周に形成したロールなどを使用することが多い。

【0011】

フレキソ印刷ではドットのような独立パターンを形成する場合、印刷物が版上インキの流動や乾燥の影響を強く受けるために膜厚や形状にバラツキが生じやすい。そのため、半導体層を複数チャネル間にまたがって形成するストライプ形状とする技術（特許文献２参照）などが研究されている。

【先行技術文献】

【特許文献】

【0012】

【文献】特開２００６－６３３３４号公報

【文献】特開２００８－２３５８６１号公報

【文献】国際公開第２０１６／０６７５９１号

【発明の概要】

【発明が解決しようとする課題】

【0013】

フレキソ印刷に限った話ではないが、特にフレキソ印刷によって形成された印刷物は端部に比べて中央部の膜厚が厚くなる山型の断面形状（以降、山型形状）を示しやすい。そして、印刷法により得られる膜厚の均一性の低さは、印刷法により半導体層を形成するトランジスタアレイにおいては、トランジスタ特性の均一性の低下の原因となり得る。このため、例えば、トランジスタアレイを形成する半導体層を印刷で形成した場合に山型形状を制御することでより適正なトランジスタ特性を得る技術（特許文献３参照）も研究されている。

【0014】

しかしながら、材料や形成層によっては山型形状では特性が十分に得られないことがある。例えば、半導体層を外部環境やより上部の積層膜から保護するための保護層について、ボトムコンタクト型の薄膜トランジスタではその影響が特に顕著に見られる。

【0015】

ボトムコンタクト型の薄膜トランジスタでは、半導体層の下部が最もトランジスタ機能に寄与するため、半導体層の膜厚が厚いほど酸素やオゾンなどといった外部からの影響を受けづらくなる。しかしながら、一般的に半導体層の膜厚調整だけでは外部からの影響を完全に防ぐことは難しいため、保護層を半導体層の上部に形成する。

【0016】

例えば、半導体層が平坦であれば保護層に必要な膜厚も一定であるが、半導体が山型形状の場合は半導体層がより薄膜である端部では保護層の膜厚はより厚い必要がある。そのため保護層として、スピンコート法などによってべた塗りの平坦膜を形成する場合は端部で必要な膜厚で平坦膜を形成すればよいが、保護層もフレキソ印刷によって形成した場合、半導体層の厚い部分には保護層の厚い部分、半導体層の薄い部分には保護層の薄い部分が重なり、半導体層及び保護層の薄い端部のトランジスタ特性は悪化してしまう。

【0017】

本発明は上記の事情を鑑みてなされたものであり、その目的は、外部からの影響を受けにくく、トランジスタ特性の均一性が高い薄膜トランジスタアレイを提供することである。

【課題を解決するための手段】

【0018】

上記課題を解決するための発明の一局面は、少なくとも、絶縁基板と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、ソース電極及びドレイン電極の間のチャネル領域に形成された半導体層と、半導体層上に形成された保護層を含む薄膜トランジスタ素子を基板上にマトリクス状に配置した薄膜トランジスタアレイであって、保護層は、複数の薄膜トランジスタ素子に跨りストライプ形状にチャネル領域を覆うように形成され、ストライプ形状の長軸方向に直交する面で切断した保護層断面が、ストライプ形状の短軸方向における中央の両側に、中央に較べて膜厚が厚い領域を有する形状であり、半導体層は、ストライプ形状の長軸方向に直交する断面で切断した半導体層断面が、短軸方向における中央から両端に向かって膜厚が徐々に薄くなっている形状である、薄膜トランジスタアレイである。

【0019】

また、保護層断面において中央に較べて膜厚が厚い領域それぞれの最も膜厚が厚い箇所間の短軸方向における距離Ａと、保護層の短軸方向における両端間の距離Ｂとの関係が、
Ｂ－Ａ≦２０μｍ
であってもよい。

【0020】

また、保護層の短軸方向における両端間の距離Ｂと、半導体層の短軸方向における両端間の距離Ｃとの関係が、
Ｃ＜Ｂ
であってもよい。

【0021】

また、保護層断面において中央に較べて膜厚が厚い領域それぞれの最も膜厚が厚い箇所間の短軸方向における距離Ａと、半導体層の短軸方向における両端間の距離Ｃとの関係が、
｜Ａ－Ｃ｜≦１０μｍ
であってもよい。

【0022】

また、保護層と、半導体層とのそれぞれの短軸方向における中央間の距離Ｄが、１０μｍ以下であってもよい。

【0023】

また、チャネル領域の短軸方向における両端間の距離Ｍと、半導体層の短軸方向における両端間の距離Ｃとの関係が、
０≦Ｍ―Ｃ≦４０μｍ
であってもよい。

【0024】

また、半導体層断面の膜厚が最も厚い部分と、チャネル領域の短軸方向における中心との、短軸方向における距離Ｅが１０μｍ以下であってもよい。

【0025】

本発明の他の局面は、上述の薄膜トランジスタアレイの製造方法であって、保護層を、凸版印刷法によって形成する工程を含む、上述の薄膜トランジスタアレイの製造方法である。

【発明の効果】

【0026】

本発明によれば、中央よりも端部近傍の膜厚が厚い、中央が凹んだ断面形状の保護層を印刷することにより、外部からの影響を受けにくく、トランジスタ特性の均一性およびトランジスタ特性の高い薄膜トランジスタアレイを提供することができる。

【図面の簡単な説明】

【0027】

【図1】本発明の一実施形態に係る薄膜トランジスタ素子の断面模式図

【図2】保護層の膜厚について説明をするための薄膜トランジスタ素子の断面模式図

【図3】保護層の膜厚について説明をするための薄膜トランジスタ素子の断面模式図

【図4】保護層の膜厚について説明をするための薄膜トランジスタ素子の断面模式図

【図5】保護層の膜厚について説明をするための薄膜トランジスタ素子の断面模式図

【図6】凸版印刷法によるインキ転写工程を用いた保護層の形成方法を示す図

【図7】凸版印刷法によるインキ転写工程を用いた保護層の形成方法を示す図

【図8】本発明の一実施形態に係る薄膜トランジスタ素子の各部の位置関係性を示す図

【図9】本発明の一実施形態に係る薄膜トランジスタ素子の各部の位置関係性を示す図

【図10】一般的な凸版印刷装置の一構成例を示す図

【発明を実施するための形態】

【0028】

以下、本発明の実施の形態について図面を参照しつつ、説明する。なお各実施の形態において、同一または対応する構成要素については同一の符号を付け、実施の形態の間において重複する説明は省略する。

【0029】

本発明の一実施形態に係る薄膜トランジスタアレイに用いられるボトムコンタクト‐ボトムゲート型の薄膜トランジスタ素子１の断面図を図１に示す。

【0030】

薄膜トランジスタ素子１は絶縁基板１０１上にゲート電極１０３、キャパシタ電極（図面では省略）が形成され、その上にはゲート絶縁膜１０２が積層される。ゲート絶縁膜１０２上には、ソース電極１０４とドレイン電極１０５とが形成される。ゲート絶縁膜１０２上の、平面視においてゲート電極１０３と重なるとともにソース電極１０４とドレイン電極１０５とに挟まれたチャネル領域に半導体層１０６が形成されることで薄膜トランジスタ素子１となる。薄膜トランジスタ素子１には、必要に応じて、半導体層１０６上に保護層１０７、層間絶縁膜１０８、上部画素電極などが適宜形成されてもよい（図面では一部省略）。なお、以下の説明に用いる図では、言及しない一部の構成についての図示は適宜省略する場合がある。

【0031】

半導体層１０６をフレキソ印刷によって形成すると図２に示すように、中央で最も膜厚が厚く、端部に行くほど薄くなる山型の断面形状になる。そのため、半導体層１０６を外部環境から保護するための保護層１０７に必要となる膜厚１０９は中央から端部に行くほど厚くなる。しかしながら、保護層１０７を一般的なフレキソ印刷によって形成すると半導体層１０６と似た形状になるため、図３に示すように本来必要としている膜厚とは逆の傾向を示してしまう。

【0032】

対策としては、半導体層１０６に比べて保護層１０７のパターニング面積を広くして形成したり、保護層１０７の膜厚を極端に厚くしたりすること（図４）などが考えられる。しかしながら、いずれもパターニング性やアレイにおける面積の利用効率を鑑みると最適な対策案とは言えない。

【0033】

本発明の一実施形態に係る薄膜トランジスタ素子１の部分的な断面図を図５に示す。図５に示すように、本実施形態に係る薄膜トランジスタ素子１では、半導体層１０６を外部環境から保護するための保護層１０７に必要となる膜厚１０９と合うように、端部近傍が十分に厚い形状、つまり中央が凹んだ断面形状の保護層１０７を形成した。これによって、半導体層１０６が厚く、ある程度外部環境の影響を緩和できる部分には薄めの保護層１０７を、半導体層１０６が薄く、外部環境の影響を強く受ける部分には厚めの保護層１０７を効率よく形成できる。

【0034】

半導体層１０６は、複数の薄膜トランジスタに跨るようにストライプ形状に形成することができる。ストライプ形状に形成された半導体層１０６は、ストライプ長軸方向に直交する面で切断した断面形状（請求項の半導体層断面に相当）において膜厚が、短軸方向における中央から外側（両端）に向かって徐々に薄くなっている形状となる。例えば、スピンコートなどによって平坦な半導体層１０６が形成されている場合は、本発明を用いることに問題はないが本発明による効果はそれほど得られない。また、保護層１０７も、複数の薄膜トランジスタに跨るようにストライプ形状に形成することができる。ストライプ形状に形成された保護層１０７は、ストライプ形状の長軸方向に直交する面で切断した断面形状（請求項の保護層断面に相当）が、短軸方向における中央の両側それぞれに、中央に較べて膜厚が厚い箇所（以下、最厚部ともいう）を有する形状である。

【0035】

なお、ここでいう半導体層１０６の膜厚は、半導体層１０６の高さではない。すなわち、ソース電極１０４、ドレイン電極１０５上での半導体層１０６の膜厚は、半導体層１０６の高さから、ソース電極１０４またはドレイン電極１０５の高さを差し引いたものである。図５では、半導体層１０６の高さのピーク（最大値）は、ソース電極１０４、ドレイン電極１０５の膜厚より大きく記載されているが、半導体層１０６の膜厚の最大値はソース電極１０４、ドレイン電極１０５の膜厚（厚さ）より小さくてもよいし、同等でもよい。また、半導体層１０６の端部が図１のように、ソース電極１０４、ドレイン電極１０５のチャネル領域側の表面を覆って形成されていてもよい。

【0036】

本実施形態に係る薄膜トランジスタアレイの保護層１０７の形成方法について図６、図７を用いて説明する。図６、図７は、フレキソ印刷による保護層の形成方法を示す図である。

【0037】

まず、図６を用いて、一般的なフレキソ印刷による印刷プロセスを用いた保護層の形成について説明する。フレキソ版２０３に保護層材料が溶解したインキ２０２をインキングする（図６の（ａ））。フレキソ版２０３を被印刷基板２０１に押し付けるとフレキソ版２０３凸部にインキングされていたインキ２０２は、被印刷基板２０１上とフレキソ版２０３の側面に逃げる（図６の（ｂ））。フレキソ版２０３を被印刷基板２０１から引き上げるとフレキソ版２０３凸部と被印刷基板２０１とインキの取り合いが起こり、上に凸形状の半乾燥状態インキ２０４の塊が出来る（図６の（ｃ））。極端にインキ中の溶媒が蒸発しない場合には、そのまま半乾燥状態インキ２０４の塊はレベリングしていくため平坦な膜になるが、一般的な溶媒ではある程度レベリングをしながら乾燥が進むため上に凸な山型形状を示した印刷物２０５（保護層）が形成される（図６の（ｄ））。

【0038】

次に、フレキソ印刷による印刷プロセスを用いた本発明の保護層１０７を形成する場合について説明する。フレキソ版２０３に保護層１０７の材料が溶解したインキ２０２をインキングし（図７の（ａ））、フレキソ版２０３を被印刷基板２０１に押し付けながら、インキ２０２中の溶媒（インキ溶媒）を乾燥（蒸発）させる（図７の（ｂ））。フレキソ版２０３の側面にインキ２０２が逃げている状態でインキ溶媒の乾燥が進むと、インキ２０２が半乾燥状態になり通常よりもレベリング性が低いインキ２０４の塊になる。その後、フレキソ版２０３を被印刷基板２０１から引き上げても、インキの流動性が悪いためにフレキソ版２０３の凸部と被印刷基板２０１とインキの取り合いは通常に比べて少なく（図７の（ｃ））、またレベリング性も悪いため、ある程度凹んだ断面形状を維持した状態の印刷物２０５（保護層１０７）が形成される（図７の（ｄ））。

【0039】

図７の（ｂ）の状態でインキ溶媒の乾燥を促進させるためには、インキ溶媒に乾燥（蒸発）しやすい材料を用いたり、窒素ガスなどを転写時に吹き付けたり、転写時に基板２０１を若干加熱したり、印刷機周りの外気を暖めておいたりすればよい。しかしながら、インキ溶媒が乾燥過多になると、インキの転写自体が阻害されたり、凹んだ断面形状ではなく中央が印刷されない状態になる印刷不良が発生したりするため、インキングのインキ量や印刷速度、版のパターンサイズ等も含めて調整が必要である。

【0040】

その他にも、もともとレベリング性が低めのインキを用いたり、フレキソ版に対して濡れが悪いインキとフレキソ版の組み合わせを用いたりすることで、より中央が凹んだ断面形状の印刷物２０５を形成しやすくなるが、フレキソ版へのインキングが難しくなるなどの印刷性低下を引き起こしやすくなり、面内安定性が低下してしまうため、細かいバランス調整が必要である。

【0041】

本発明で必要とする保護層１０７による半導体層１０６の保護を実現するためには、保護層１０７と各層との位置関係が重要である。保護層１０７と各層との位置関係について図８、図９に説明図を示す。

【0042】

図８の（ａ）はソース電極１０４とドレイン電極１０５とに挟まれたチャネル領域と半導体層１０６の一例を示す平面図であり、図８の（ｂ）はそれに対応した断面図である。図８の（ａ）には、ストライプ形状の長軸および短軸方向を矢印で示す。本説明ではチャネル領域の、半導体層１０６のストライプ形状の短軸方向における両端間の距離（チャネル領域幅）を距離Ｍとした。また、距離Ｍの中心、つまり短軸方向におけるチャネル領域の中央と半導体層１０６の中央との距離を距離Ｅとした。

【0043】

半導体層１０６は複数の薄膜トランジスタにまたがり、ストライプ状に形成され、ストライプ形状の短軸方向と薄膜トランジスタのチャネル領域の幅方向が一致しており、半導体層１０６の短軸方向における膜厚が最も厚い部分（厚膜部）４０２とチャネル領域の短軸方向における中心４０１との短軸方向における距離Ｅが一定以下となるように形成される。

【0044】

このように構成された薄膜トランジスタ素子１は、半導体層１０６を形成する際に半導体層１０６がチャネル長と同程度の位置ずれがあったとしても半導体層１０６の厚膜部４０２がチャネル領域に重なるため、高いトランジスタ特性が得られる。特に半導体層１０６の膜厚と所定の電圧における薄膜トランジスタ素子１のオン電流との関係をプロットした場合、所定の膜厚ｄ１を境にオン電流値が飽和する傾向があり、チャネル領域の半導体層１０６の膜厚がその閾値（膜厚ｄ１）よりも厚い場合には、薄膜トランジスタアレイにおけるトランジスタ特性の均一性が向上する。また、半導体層１０６の膜厚とオフ電流値の関係をプロットした場合、所定の膜厚ｄ２を超えるとオフ電流値が上昇する傾向がある。

【0045】

図９は半導体層１０６と保護層１０７とを重ね合わせた際の断面図である。ストライプ形状の短軸方向において、保護層１０７の中央の両側それぞれにおける最も膜厚が厚い箇所（最厚部）間の短軸方向における距離を距離Ａ、保護層１０７の短軸方向における両端間の距離を距離Ｂ、半導体層１０６の短軸方向における両端間の距離を距離Ｃ、保護層１０７と半導体層１０６とのそれぞれの短軸方向における中央間の距離を距離Ｄとした。

【0046】

各層の位置関係においては、出来るだけ全てのストライプ形状（パターン）に形成される層の短軸方向における中央部が、チャネル領域の短軸方向における中央に重なるようにパターニングされることが好ましい。例えば、チャネル領域の幅に相当する距離Ｍに比べて半導体層１０６の幅に相当する距離Ｃを極端に大きくすれば位置関係の影響は小さくなるが、本発明は出来るだけ省スペースで良特性を効率良く得るためにあるのであって、ただ大きくパターニングすることが許容されるのであれば、本発明を用いる必要はあまりない。

【0047】

そのような中で、チャネル領域の幅に相当する距離Ｍと半導体層１０６の幅に相当する距離Ｃとの関係は、Ｍ≦Ｃであって、一般的なフレキソ印刷の安定性及びパターニング精度を鑑みるとＭ－Ｃ≦４０μｍ程度のマージンが確保されていると尚良い。
なお、Ｍ＝Ｃの場合、Ｍ－Ｃは０となる。

【0048】

また、前述の通り、保護層１０７は半導体層１０６を外部環境から保護するために形成するものであるため、面内全部、もしくは少なくともチャネル領域においては全部の半導体層１０６を保護層１０７が覆っている必要がある。しかしながら、保護層１０７のストライプ形状の幅が半導体層１０６のストライプ形状の幅に比べて極端に太くなってしまうと、折角厚く形成した保護層１０７の膜厚が厚い箇所が半導体層１０６の短軸方向における両端から大きくはみ出てしまう。一方で、あまりにも丁度に、すなわち保護層１０７および半導体層１０６の幅のマージンを少なく形成してしまうと、印刷精度ぶれや印刷物の幅精度ぶれなどで突発的に半導体層１０６が保護層１０７から露出し、不良画素が出来てしまう可能性が高い。そのため、Ｃ＜Ｂであることが必要であって、安定性を鑑みるのであればＢ＝Ｃ＋２０μｍ程度あるほうが望ましい。

【0049】

本発明の大きな特徴は、形成された保護層１０７の膜形状が中央の凹んだ断面形状であることのため、断面形状についてもある程度制御する必要がある。先ほどから述べている通り、出来るだけコンパクトな位置関係と膜形状を得るため、保護層１０７の最厚部間の距離Ａと、保護層１０７の幅に相当する距離Ｂ、半導体層１０６の幅に相当する距離Ｃの関係性は、｜Ａ－Ｃ｜≦１０μｍ、Ｂ－Ａ≦２０μｍ程度が良い。保護層１０７の最厚部の下に、最も外的要因に弱い半導体層１０６の短軸方向における端部があることが望ましい。また、保護層１０７の幅に相当する距離Ｂに比べて保護層１０７の最厚部間の距離Ａが極端に小さい（狭い）、つまり保護層１０７の最厚部が短軸方向の中央に寄っている場合は、その分保護できる半導体層１０６の幅に相当する距離Ｃも狭くなってしまい、利用効率が極端に悪くなってしまうため、好ましくない。

【0050】

また、距離Ｅが大きく（すなわち、短軸方向における半導体層１０６の中央とチャネル領域の中央との間の距離が大きく）なると、半導体層１０６の膜厚が最も厚い箇所がチャネル領域の中央から遠ざかる。このため、チャネル領域の上に載る実質的な半導体層１０６の膜厚が薄くなり、薄膜トランジスタ素子１の素子特性が低下する。このような傾向は、図８に示した櫛形のソース電極１０４およびドレイン電極１０５よりも、直線形状で対向するソース電極１０４およびドレイン電極１０５において特に顕著である。このため、距離Ｅは、小さい方が好ましく、具体的には１０μｍ以下であることが好ましい。

【0051】

また、距離Ｄが大きく（すなわち、短軸方向における保護層１０７の中央と半導体層１０６の中央との間の距離が大きく）なると、半導体層１０６と保護層１０７のアライメントがずれた状態となる。このため、半導体層１０６の一部に、保護層１０７により保護されない領域が生じ、この結果、薄膜トランジスタ素子１の素子特性が低下する。このため、距離Ｄは、小さい方が好ましく、具体的には１０μｍ以下であることで、半導体層１０６を保護層１０７により確実に保護することが可能になる。

【0052】

距離Ｄと距離Ｅは、それぞれチャネル領域に対する半導体層１０６の位置と、半導体層１０６に対する保護層１０７の位置を調節することで独立して設定可能である。例えば、半導体層１０６とチャネル領域との間の距離Ｅが１０μｍと大きい場合でも、半導体層１０６の位置に合わせて保護層１０７を形成すれば、距離Ｄは小さくすることが可能であるため、保護層１０７のアライメントがずれてしまうことによる特性劣化を抑制できる。一方、半導体層１０６とチャネル領域との間の距離Ｅが１０μｍであって、チャネル領域の位置から保護層１０７がさらに－１０μｍ（チャネル領域を基準にして半導体層１０６の位置とは反対の方向に１０μｍ）ずれると、距離Ｄの値は２０μｍになるため、好ましくない。なお、距離Ｄ、距離Ｅともに０であることが最も好ましい状態である。

【0053】

実際には、装置精度やパターニング精度、必要膜厚や外的影響度などによって必要位置精度は様々なに変化する可能性があるが、一般的にはこのような位置精度関係を保つことが出来れば本発明の効果は得ることができる。

【0054】

これまでボトムコンタクト‐ボトムゲート型の薄膜トランジスタ素子１を例に説明したが、薄膜トランジスタ素子の形態はこれに限られるものではなく、トップコトンタクトやトップゲート型の薄膜トランジスタ素子であっても効果が得られるのであれば用いることができる。

【0055】

絶縁基板１０１に用いられる材料は特に限定されるものではないが、ガラス基板やシリコンウェハなどが利用しやすい。フレキシブルなトランジスタを形成したい場合にはフレキシブルな基板を用いることが必要である。その場合、一般的にはポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのプラスチック材料が用いられやすい。材料によって強度や耐熱性が異なるため、各製造プロセスに適した材料を選択すると良い。

【0056】

ゲート電極１０３、ソース電極１０４、ドレイン電極１０５、取出し電極などの電極材料に用いられる材料は特に限定されるものではないが、一般的には金、白金、銀、ニッケル等金属や酸化物膜、導電性高分子などがある。また、各電極の形成方法は、特に限定されるものではなく、他層への影響を鑑みて蒸着やスパッタなどのドライプロセスや塗工、印刷などのウェットプロセスなどを用いることができる。

【0057】

ゲート絶縁膜１０２に用いられる材料は特に限定されるものではなく、ゲート絶縁膜１０２として十分な機能を果たすのであれば自由に選択できる。一般的には、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などや、ＰＥＴやＰＥＮ、ＰＥＳなどを用いても良い。

【0058】

半導体層１０６に用いられる材料は特に限定されるものではなく、有機半導体材料として一般的に用いられるものとして、ポリイオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれら誘導体といった高分子系材料、ペンタセン、テトラセン、銅フタロシアニン、ペニレン、およびそれら誘導体といった低分子材料などを用いることができる。

【0059】

保護層１０７に用いられる材料は特に限定されるものではないが、半導体層１０６にダメージを与えないことが最重要であるため、一般的にはフッ素系樹脂などが用いられやすい。半導体層１０６にダメージを与えないのであれば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などであってもよい。

【0060】

層間絶縁膜層１０８に用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの有機材料がある。層形成に際しては凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができる。

【実施例】

【0061】

以下、実施例を説明する。なお、本発明において電子ペーパー等の表示装置の電子デバイスに十分適用できるキャリア移動度は目安として０．１ｃｍ^２／Ｖｓ以上を有することが好ましい。

【0062】

（実施例１）
実施例１に係る薄膜トランジスタアレイを以下の手順で製造した。製造した薄膜トランジスタアレイには、縦１００列、横１００行のマトリクス状に薄膜トランジスタ素子１が、縦５ｃｍ、横５ｃｍの領域に縦横５００μｍの等間隔に配置されている。

【0063】

初めに、ガラスを用いた基板１０１上に銀インキを印刷、ホットプレート上、１８０℃で１時間乾燥を行い、膜厚１００ｎｍのゲート電極１０３及びキャパシタ電極を形成した。

【0064】

次に、ポリビニルフェノールをスピンコートにより塗布し、ホットプレート上、１８０℃で１時間乾燥を行い、ゲート絶縁膜１０２を形成した。

【0065】

次に、ゲート絶縁膜１０２上に銀インキを印刷、ホットプレート上、１８０℃で１時間乾燥を行い、膜厚１００ｎｍのソース電極１０４、ドレイン電極１０５を形成し、チャネル領域を画定した。画定したチャネル領域について図８に示す。チャネル幅（図８の長軸方向における全チャネル領域の幅）は３００μｍ、チャネル長（図８の短軸方向におけるソース電極１０４およびドレイン電極１０５間の距離）は１０μｍとし、チャネル領域幅（図８中の距離Ｍ）は７０μｍとなるように設計した。

【0066】

次に、半導体材料としてＴＩＰＳペンタセンをテトラリンで１．０重量％になるように調液した半導体インキを用い、フレキソ印刷によって印刷を行い、半導体層１０６を形成した。フレキソ印刷に用いた印刷機は図１０に示したものを用いた。凸版として、感光性樹脂凸部が幅５０μｍ、長さ５．２ｃｍのストライプ形状で、５００μｍ間隔で１００本並んで形成されたものを用いた。薄膜トランジスタアレイ中では、１００個の薄膜トランジスタ素子１を１つのストライプパターン形状の半導体層が跨ぎ、それが１００列並ぶように印刷を行った。印刷後、オーブンを用いて１５０℃で１時間、５ｈＰａ以下の環境にて焼成を行った。

【0067】

焼成後の半導体層１０６の断面形状は、中央から端部に向かって膜厚が徐々に薄くなる山型形状であった。膜厚は中央の最も厚い部分で４５ｎｍであった。半導体層１０６のストライプ短軸方向の距離Ｃは、８５μｍであった。また、半導体層１０６のストライプ短軸方向の中央線とチャネル領域幅における中央線との短軸方向における距離Ｅは５μｍ以下であった。

【0068】

次に、含フッ素化合物であるフッ素系樹脂を用い、フレキソ印刷によって保護層１０７を形成した。フレキソ印刷に用いた印刷機は図１０に示したものを用いた。凸版として、ストライプ形状に感光性樹脂凸部が形成されたものを用い、保護層１０７が半導体層１０６の全面をカバーするように印刷した。印刷の際は、常に感光性樹脂凸部と基板が接触する箇所に窒素ガスを噴き付けて保護材料インキの乾燥を促進させた。印刷後、ホットプレート上、１５０℃で１時間焼成を行った。

【0069】

焼成後の保護層１０７の断面形状は、短軸方向における中央から端部に向かって膜厚が徐々に厚くなる部分を有する（短軸方向における中央の両側のそれぞれに最厚部を有する）凹型形状であった。膜厚は中央の最も薄い部分で１５０ｎｍ、両端付近の最も厚い部分で２２０ｎｍであった。ストライプ短軸方向における保護層１０７の両端間の距離Ｂは１１５μｍ、最も膜厚が厚い箇所（最厚部）間の距離Ａは１００ｎｍであった。また、半導体層１０６と保護層１０７とのそれぞれの短軸方向における中央間の距離Ｄは５μｍ以下であった。

【0070】

次に、エポキシ樹脂材料のペーストを用い、スピンコート法およびフォトリソグラフィー法によって膜厚１μｍの層間絶縁膜１０８を形成した。

【0071】

次に、銀ペーストをスクリーン印刷することによって上部画素電極を形成した。

【0072】

（比較例１）
保護層１０７の印刷時に窒素ガスの噴き付けを行わなかったこと以外は実施例１と同様に薄膜トランジスタアレイを作成した。

【0073】

＜評価＞
実施例１及び比較例１において、層間絶縁膜形成前に保護層１０７の形状測定を行った。実施例１における保護層１０７のストライプ短軸方向の断面形状は、中央から端部に向かって膜厚が厚くなる凹型の断面形状であって、膜厚は中央付近の最も薄い部分で１５０ｎｍ、端部付近の最も厚い部分で２２０ｎｍ、ストライプ短軸方向の膜の距離は１１５μｍであった。比較例１における保護層１０７の断面形状は、中央から短軸方向における両端部に向かって膜厚が薄くなる山型形状であって、膜厚は中央付近の最も厚い部分で２００ｎｍであった。ストライプ短軸方向の両端間の距離Ｂは９５μｍであった。

【0074】

作成した薄膜トランジスタアレイについて、高オゾン濃度環境下に１ｈ保管した後、アレイ内１００００個の薄膜トランジスタ素子１についてトランジスタ特性の測定を行った。測定した素子について移動度の平均値を求めたところ、実施例１の薄膜トランジスタアレイで０．１７ｃｍ^２／Ｖｓ、比較例１の薄膜トランジスタアレイで０．０７ｃｍ^２／Ｖｓであった。

【0075】

以上の結果から、実施例に係る薄膜トランジスタアレイが外部からの影響を受けにくく、トランジスタ特性の均一性が高いことを確認できた。

【産業上の利用可能性】

【0076】

本発明は、薄膜トランジスタアレイ、およびこれを用いた電気泳動ディスプレイ、液晶ディスプレイ等に有用である。

【符号の説明】

【0077】

１ 薄膜トランジスタ素子
１０１ 絶縁基板
１０２ ゲート絶縁膜（層）
１０３ ゲート電極
１０４ ソース電極
１０５ ドレイン電極
１０６ 半導体（層）
１０７ 保護（層）
１０８ 層間絶縁膜（層）
１０９ 外部環境から保護するための保護層に必要とされる膜厚
２０１ 被印刷基板
２０２ インキ
２０３ フレキソ版
２０４ 半乾燥状態インキ
２０５ 印刷物
３０１ 基板定盤
３０２ 被印刷基板
３０３ インキチャンバー
３０４ ドクター
３０５ インキ
３０６ アニロックスロール
３０７ 版胴
３０８ 凸版
３０９ 印刷物
３１０ 凸部
４０１ チャネル領域の中心線
４０２ 半導体層の中心線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】