(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-10-31
(45)【発行日】2022-11-09
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20221101BHJP
H01L 27/32 20060101ALI20221101BHJP
H05B 33/02 20060101ALI20221101BHJP
H01L 51/50 20060101ALI20221101BHJP
【ＦＩ】
G09F9/30 338
G09F9/30 310
G09F9/30 365
H01L27/32
H05B33/02
H05B33/14 A
【請求項の数】
5
(21)【出願番号】P 2021188563
(22)【出願日】2021-11-19
(62)【分割の表示】P 2018540664の分割
【原出願日】2017-07-27
(65)【公開番号】P2022024117
(43)【公開日】2022-02-08
【審査請求日】2021-12-03
(31)【優先権主張番号】P 2016184280
(32)【優先日】2016-09-21
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】藤井 拓磨
(72)【発明者】
【氏名】豊村 直史
【審査官】石本 努
(56)【参考文献】
【文献】特開２０１６－０５３６３９（ＪＰ，Ａ）
【文献】特開２０１６－０５３６４１（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１４／０２９２６２２（ＵＳ，Ａ１）
【文献】韓国公開特許第１０－２００５－０１０４６１１（ＫＲ，Ａ）
【文献】特開２０１５－１１１２７５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｆ９／３０－９／４６
Ｈ０１Ｌ２７／３２
５１／５０
Ｈ０５Ｂ３３／００－３３／２８
４４／００
４５／６０
(57)【特許請求の範囲】
【請求項1】
基板と、サンプリングトランジスタ、駆動トランジスタ、第１スイッチトランジスタ、第２スイッチトランジスタ、容量素子および発光素子を各々含む複数の画素回路と、
第１走査線、第２走査線および第３走査線を含む複数の走査線と、
少なくとも１つが前記サンプリングトランジスタの第１端子に電気的に繋がる複数の信号線と、
を備え、
前記第１走査線は、
前記サンプリングトランジスタのゲート電極に電気的に繋がり、
前記第２走査線は、
前記第１スイッチトランジスタのゲート電極に電気的に繋がり、
前記第３走査線は、
前記第２スイッチトランジスタのゲート電極に電気的に繋がり、
前記第１走査線および前記第２走査線は、第１の配線層に設けられ、
前記信号線は、第２の配線層に設けられ、
前記第１走査線および前記第２走査線は、第１の方向に延伸し、
前記信号線は、前記第１の方向と直交する第２の方向に延伸し、
前記第１の配線層は、前記基板と前記第２の配線層との間に位置し、
前記第１の配線層は、
複数の層で構成され、
前記第１走査線および前記第２走査線は、
前記複数の層に分かれて配置され、
前記第１走査線および前記第２走査線は、
前記複数の層のうち、下層側が上層側に比べて走査線の数が多い、
表示装置。
【請求項2】
前記第１の配線層には、前記容量素子の下部電極が形成され、
前記第２の配線層には、
前記容量素子の上部電極が形成される、
請求項１に記載の表示装置。
【請求項3】
前記第１の配線層および前記第２の配線層それぞれには、前記発光素子のアノードに係る接続配線が形成される、
請求項１または２に記載の表示装置。
【請求項4】
前記第１の配線層には、前記信号線に係る接続配線が形成される、
請求項１～３のいずれか１つに記載の表示装置。
【請求項5】
前記第１の配線層は、前記基板に形成される拡散層であって、前記サンプリングトランジスタ、前記駆動トランジスタ、前記第１スイッチトランジスタおよび前記第２スイッチトランジスタが形成される拡散層と前記第２の配線層との間に位置する、
請求項１～４のいずれか１つに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、表示装置に関する。
【背景技術】
【0002】
いわゆるアクティブマトリックス方式によって駆動される表示装置では、表示面の横方向（以下、水平方向ともいう）に沿って延伸し、表示面の縦方向（以下、垂直方向ともいう）に複数並べられて配置される走査線と、垂直方向に沿って延伸し、水平方向に複数並べられて配置されるデータ線（信号線）との各交点に対応する位置に、発光素子及び当該発光素子を駆動させるための駆動回路からなる画素回路が設けられる構成が一般的である。１つの画素回路が、１つの画素又は副画素に対応する。走査線及び信号線の電位が適切なタイミングで変更されることにより、画素回路内の駆動回路に設けられるアクティブ素子（トランジスタ等）のオン／オフが適宜制御され、当該画素回路における発光素子の発光が制御される。アクティブマトリックス方式によって駆動される表示装置として、例えば、発光素子として有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）を用いた表示装置（以下、有機ＥＬ（electroluminescence）表示装置ともいう）が開発されている（例えば、特許文献１－４）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１５－５５７６３号公報
【文献】特開２０１６－５３６３６号公報
【文献】特開２０１６－５３６４０号公報
【文献】特開２０１６－５３６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ここで、表示装置においては、例えばより高精細な表示を実現するためや、ウェアラブルデバイス等の比較的小型の電子機器に搭載するために、その画素サイズをより小型化することが求められている。画素サイズを小型化すると、画素回路のレイアウトも微細化されるため、以下のような不具合が生じ得る。すなわち、配線間の寄生容量の増大による各電極間のノイズ干渉による発光輝度均一性の悪化、容量素子の電極の面積の圧迫に起因するノイズ耐性悪化による輝度均一性の悪化、画素配線が密になることによる配線間ショート不良、及び小面積の配線パターンが正常に形成されないこと（いわゆる膜とび）による配線オープン不良等である。高精細で、かつより信頼性の高い表示装置を実現するためには、これらの不具合の発生を抑制する必要がある。
【0005】
そこで、本開示では、より信頼性を向上させることが可能な、新規かつ改良された表示装置及び電子機器を提案する。
【課題を解決するための手段】
【0006】
本開示によれば、基板と、サンプリングトランジスタ、駆動トランジスタ、第１スイッチトランジスタ、第２スイッチトランジスタ、容量素子および発光素子を各々含む複数の画素回路と、第１走査線、第２走査線および第３走査線を含む複数の走査線と、少なくとも１つが前記サンプリングトランジスタの第１端子に電気的に繋がる複数の信号線と、を備え、前記第１走査線は、前記サンプリングトランジスタのゲート電極に電気的に繋がり、前記第２走査線は、前記第１スイッチトランジスタのゲート電極に電気的に繋がり、前記第３走査線は、前記第２スイッチトランジスタのゲート電極に電気的に繋がり、前記第１走査線および前記第２走査線は、第１の配線層に設けられ、前記信号線は、第２の配線層に設けられ、前記第１走査線および前記第２走査線は、第１の方向に延伸し、前記信号線は、前記第１の方向と直交する第２の方向に延伸し、前記第１の配線層は、前記基板と前記第２の配線層との間に位置する、表示装置が提供される。
【0007】
また、本開示によれば、映像信号に基づいて表示を行う表示装置、を備え、前記表示装置は、発光素子及び当該発光素子を駆動するための駆動回路から構成される画素回路が行列状に複数並べられて構成される画素部と、前記画素回路の各々に接続される配線であって、複数の前記画素回路の各行に対応して第１の方向に延伸して設けられる走査線と、前記画素回路の各々に接続される配線であって、複数の前記画素回路の各列に対応して前記第１の方向と直交する第２の方向に延伸して設けられる信号線と、を有し、前記走査線及び前記信号線のうちで、１つの前記画素回路に対して設けられる本数がより多い方が、より下層の配線層に位置し、前記駆動回路に含まれる容量素子の電極が、前記走査線及び前記信号線のいずれかが設けられる配線層に位置する、電子機器が提供される。
【0008】
本開示によれば、画素部に対して設けられる互いに直交する２種類の配線（走査線及び信号線）について、１つの画素回路に対して設けられる本数がより多い方が、より下層の配線層に形成される。従って、より上層の配線層における配線パターンを比較的疎にすることができる。また、画素回路に含まれる容量素子の電極が、その２種類の配線のいずれかが設けられる配線層に形成される。つまり、配線パターンが比較的疎である配線層に容量素子の電極を設けることができるため、当該電極の配置の自由度が向上するとともに、当該電極の面積を十分確保することが可能になる。従って、配線パターンが比較的密であることに起因する不具合や、容量素子の電極の面積を十分に確保できないことに起因する不具合等を解消することが可能になる。よって、より信頼性の高い表示装置が実現され得る。
【発明の効果】
【0009】
以上説明したように本開示によれば、より信頼性を向上させることが可能になる。なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、又は上記の効果に代えて、本明細書に示されたいずれかの効果、又は本明細書から把握され得る他の効果が奏されてもよい。
【図面の簡単な説明】
【0010】
【図1】本実施形態に係る表示装置の全体構成を示す概略図である。
【図4】本実施形態に係る画素回路の動作について説明するための図である。
【図5】本実施形態に係る画素回路の他の構成例を示す概略図である。
【図6】画素回路の積層構造を概略的に示す断面図である。
【図7】本実施形態に係る配線層のレイアウトの一例について説明するための図である。
【図8】図７に示すレイアウトと比較するための図であって、第１配線層及び第２配線層にＨ走査線及びＶ信号線を形成する場合において、本実施形態とは異なる配線層にＨ走査線及びＶ信号線を形成した場合の一レイアウト例を示す図である。
【図9】本実施形態に係る配線層のレイアウトの他の例について説明するための図である。
【図10】図９に示すレイアウトと比較するための図であって、第１配線層、第２配線層及び第３配線層にＨ走査線及びＶ信号線を形成する場合において、本実施形態とは異なる配線層にＨ走査線及びＶ信号線を形成した場合の一レイアウト例を示す図である。
【図11】３つの副画素で１つの画素が形成される場合における、これら３つの副画素における第３ビアの配置の一例を示す図である。
【図12】４つの副画素で１つの画素が形成される場合における、これら４つの副画素における第３ビアの配置の一例を示す図である。
【図13】本実施形態に係る表示装置の具体的な一構成例を示す断面図である。
【図14】本実施形態に係る表示装置が適用され得る電子機器の一例である、スマートフォンの外観を示す図である。
【図15】本実施形態に係る表示装置が適用され得る電子機器の他の例である、デジタルカメラの外観を示す図である。
【図16】本実施形態に係る表示装置が適用され得る電子機器の他の例である、デジタルカメラの外観を示す図である。
【図17】本実施形態に係る表示装置が適用され得る電子機器の他の例である、ヘッドマウントディスプレイの外観を示す図である。
【発明を実施するための形態】
【0011】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【0012】
なお、各図面では、説明のため、断面図における一部の層や、レイアウトを示す上面図における一部の領域の大きさ等を誇張して表現している場合がある。各図面において図示される各層や各領域等の相対的な大きさは、必ずしも実際の層間又は領域間等における大小関係を正確に表現するものではない。
【0013】
また、以下では、本開示の一例として、表示装置が有機ＥＬ表示装置である実施形態について説明する。ただし、本開示はかかる例に限定されず、本開示の対象となる表示装置は、アクティブマトリックス型の駆動方式によって駆動される表示装置であれば、各種の表示装置であってよい。
【0014】
なお、説明は以下の順序で行うものとする。
１．表示装置の全体構成
２．画素回路の構成
３．画素回路の動作
４．配線層のレイアウト
５．表示装置の具体的な構成例
６．適用例
７．補足
１．表示装置の全体構成
２．画素回路の構成
３．画素回路の動作
４．配線層のレイアウト
５．表示装置の具体的な構成例
６．適用例
７．補足
【0015】
（１．表示装置の全体構成）
図１及び図２を参照して、本開示の一実施形態に係る表示装置の全体構成について説明する。図１は、本実施形態に係る表示装置の全体構成を示す概略図である。図２は、図１に示す画素部、走査部及び選択部の構成をより詳細に示す概略図である。
図１及び図２を参照して、本開示の一実施形態に係る表示装置の全体構成について説明する。図１は、本実施形態に係る表示装置の全体構成を示す概略図である。図２は、図１に示す画素部、走査部及び選択部の構成をより詳細に示す概略図である。
【0016】
図１を参照すると、本実施形態に係る表示装置１は、表示パネル１０上に、画素部２０と、走査部３０と、選択部４０と、が配置されて構成される。図２に示すように、画素部２０は、複数の画素回路２１０が行列状に並べられて構成される。なお、便宜的に画素回路２１０と記載しているが、図２に示す「画素回路２１０」は、画素回路２１０の配線層を除いた部分を示しており、実際には、図２に示す「画素回路２１０」に対して各配線（後述する走査部３０や選択部４０から延伸する配線や、電源線３３２等）が接続されることにより、画素回路２１０が構成され得る。つまり、これらの配線は、複数の画素回路２１０に対して共通して設けられ得るものであるが、画素回路２１０の一部を構成し得るものでもあるため、図２では画素回路２１０の配線層を除いた部分を、便宜的に画素回路２１０として図示している。本明細書において、画素回路２１０と記載した場合には、このように、便宜的に、その配線層を除いた部位のみを指すことがある。
【0017】
１つの画素回路２１０が１つの副画素に対応する。ここで、表示装置１は、カラー表示が可能な表示装置であり、カラー画像を形成する単位となる１つの画素は、複数の副画素から構成される。具体的には、１つの画素は、赤色光を発光する副画素、緑色光を発光する副画素、及び青色光を発光する副画素の３つの副画素から構成される。図２では、模擬的に、各画素回路２１０に、各副画素に対応する色（Ｒ、Ｇ、Ｂ）を記載している。各画素回路２１０（すなわち、各副画素）における発光が適宜制御されることにより、画素部２０において所望の画像が表示される。このように、画素部２０は、表示装置１における表示面に対応する。
【0018】
ただし、本実施形態では、１つの画素を構成する副画素の組み合わせは、ＲＧＢの３原色の副画素の組み合わせに限定されない。例えば、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。具体的には、例えば、輝度向上のために３原色の副画素に対して白色光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために３原色の副画素に対して補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。あるいは、表示装置１は、副画素が存在せず、１つの画素回路２１０が１つの画素に対応するように構成されてもよい。更にあるいは、表示装置１はカラー表示可能なものでなくてもよく、モノクロ表示を行うものであってもよい。
【0019】
走査部３０は、画素部２０の水平方向における一側に配置される。走査部３０からは、垂直方向に並べられて設けられる複数の配線が、画素部２０に向かって水平方向に延伸する。具体的には、図２に示すように、走査部３０は、書き込み走査部３０１と、第１駆動走査部３１１と、第２駆動走査部３２１と、から構成される。書き込み走査部３０１からは複数の書き込み走査線３０２がそれぞれ画素回路２１０の各行に向かって延伸し、第１駆動走査部３１１からは複数の第１駆動線３１２がそれぞれ画素回路２１０の各行に向かって延伸し、第２駆動走査部３２１からは複数の第２駆動線３２２がそれぞれ画素回路２１０の各行に向かって延伸する。これら複数の配線（書き込み走査線３０２、第１駆動線３１２及び第２駆動線３２２）は、各画素回路２１０にそれぞれ接続されている。書き込み走査部３０１、第１駆動走査部３１１及び第２駆動走査部３２１は、これら複数の配線の電位を適宜変更することにより、表示面全体として所望の画像が表示され得るように各画素回路２１０の動作を制御する。書き込み走査線３０２、第１駆動線３１２及び第２駆動線３２２と、画素回路２１０との接続状態の詳細、並びに書き込み走査部３０１、第１駆動走査部３１１及び第２駆動走査部３２１の機能については、図３を参照して後述する。
【0020】
選択部４０は、画素部２０の垂直方向における一側に配置される。選択部４０からは、水平方向に並べられて設けられる複数の配線が、画素部２０に向かって垂直方向に延伸する。具体的には、図２に示すように、選択部４０は、信号出力部４０１から構成される。信号出力部４０１からは複数の信号線４０２がそれぞれ画素回路２１０の各列に向かって延伸する。これら複数の信号線４０２は、画素部２０における各画素回路２１０にそれぞれ接続されている。信号出力部４０１は、これら複数の信号線４０２の電位を適宜変更することにより、表示面全体として所望の画像が表示され得るように各画素回路２１０の動作を制御する。信号線４０２と画素回路２１０との接続状態の詳細、及び信号出力部４０１の機能については、図３を参照して後述する。
【0021】
このように、走査部３０から水平方向に延伸する配線が、行列状に並べられた画素回路２１０の各行に対応して設けられ、各画素回路２１０に接続される。また、選択部４０から垂直方向に延伸する配線が、行列状に並べられた画素回路２１０の各列に対応して設けられ、各画素回路２１０に接続される。そして、走査部３０及び選択部４０によって、これら複数の配線の電位が適宜変更されることにより、画素部２０の各画素回路２１０の動作が制御される。
【0022】
（２．画素回路の構成）
図３を参照して、図２に示す画素回路２１０の構成について説明する。図３は、図２に示す画素回路２１０の構成を示す概略図である。図３では、図２に示す複数の画素回路２１０のうちの１つの画素回路２１０の回路構成を示すとともに、当該画素回路２１０における、書き込み走査線３０２、第１駆動線３１２、第２駆動線３２２及び信号線４０２の接続状態を示している。
図３を参照して、図２に示す画素回路２１０の構成について説明する。図３は、図２に示す画素回路２１０の構成を示す概略図である。図３では、図２に示す複数の画素回路２１０のうちの１つの画素回路２１０の回路構成を示すとともに、当該画素回路２１０における、書き込み走査線３０２、第１駆動線３１２、第２駆動線３２２及び信号線４０２の接続状態を示している。
【0023】
図３に示すように、画素回路２１０は、発光素子である有機発光ダイオード２１１と、当該有機発光ダイオード２１１に電流を流すことによって当該有機発光ダイオード２１１を駆動する駆動回路と、から構成される。当該駆動回路は、アクティブ素子である４つのトランジスタ（駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４、及びスイッチングトランジスタ２１７）と、容量素子（保持容量２１５、及び補助容量２１６）と、から構成される。これらの素子に対して各配線（上記の書き込み走査線３０２、第１駆動線３１２、第２駆動線３２２及び信号線４０２、並びに後述する電源線３３２等）が接続されて、画素回路２１０が構成される。
【0024】
なお、有機発光ダイオード２１１としては、一般的な構造を有する有機発光ダイオードを用いることができる。また、駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４及びスイッチングトランジスタ２１７は、シリコン（Ｓｉ）等の半導体上に形成されるＰチャネル型の４端子（ソース／ゲート／ドレイン／バックゲート）のトランジスタであり、その構造は、一般的なＰチャネル型の４端子のトランジスタと同様であってよい。従って、ここでは、有機発光ダイオード２１１、駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４及びスイッチングトランジスタ２１７の構造については、その詳細な説明を省略する。
【0025】
有機発光ダイオード２１１のカソードは、画素部２０の全ての画素回路２１０に対して共通に設けられる共通電源線３３１（電位：ＶＣＡＴＨ）に接続される。有機発光ダイオード２１１のアノードには、駆動トランジスタ２１２のドレイン電極が接続される。
【0026】
駆動トランジスタ２１２のソース電極には発光制御トランジスタ２１４のドレイン電極が接続され、発光制御トランジスタ２１４のソース電極は電源線３３２（電位：Ｖｃｃ、Ｖｃｃは電源電位）に接続される。また、駆動トランジスタ２１２のゲート電極はサンプリングトランジスタ２１３のドレイン電極に接続され、サンプリングトランジスタ２１３のソース電極は信号線４０２に接続される。
【0027】
従って、サンプリングトランジスタ２１３が導通状態にされることにより、駆動トランジスタ２１２のゲート電極に信号線４０２の電位に対応する電位が印加され（信号線４０２の電位が書き込まれ）、駆動トランジスタ２１２が導通状態にされる。また、このとき、発光制御トランジスタ２１４が導通状態にされることにより、駆動トランジスタ２１２のソース電極に信号電位Ｖｃｃに対応する電位が印加され、駆動トランジスタ２１２にドレイン－ソース間電流Ｉｄｓが発生し、有機発光ダイオード２１１が駆動されることとなる。このとき、ドレイン－ソース間電流Ｉｄｓの大きさは、駆動トランジスタ２１２のゲート電位Ｖｇに応じて変化するため、駆動トランジスタ２１２のゲート電位Ｖｇ、すなわちサンプリングトランジスタ２１３によって書き込まれた信号線４０２の電位に応じて、有機発光ダイオード２１１の発光輝度が制御されることとなる。
【0028】
このように、駆動トランジスタ２１２は、そのドレイン－ソース間電流Ｉｄｓによって有機発光ダイオード２１１を駆動させる機能を有する。また、サンプリングトランジスタ２１３は、信号線４０２の電位に応じて駆動トランジスタ２１２のゲート電圧を制御する、すなわち駆動トランジスタ２１２のオン／オフを制御することにより、信号線４０２の電位を画素回路２１０に書き込む機能を有する（すなわち、信号線４０２の電位を書き込む画素回路２１０をサンプリングする機能を有する）。また、発光制御トランジスタ２１４は、駆動トランジスタ２１２のソース電極の電位を制御することにより、駆動トランジスタ２１２のドレイン－ソース間電流Ｉｄｓを制御し、有機発光ダイオード２１１の発光／非発光を制御する機能を有する。
【0029】
保持容量２１５は、駆動トランジスタ２１２のゲート電極（すなわち、サンプリングトランジスタ２１３のドレイン電極）と、駆動トランジスタ２１２のソース電極との間に接続される。つまり、保持容量２１５は、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓを保持する。補助容量２１６は、駆動トランジスタ２１２のソース電極と、電源線３３２との聞に接続される。補助容量２１６は、信号線４０２の電位を書き込んだときに駆動トランジスタ２１２のソース電位が変動するのを抑制する作用をなす。
【0030】
信号出力部４０１は、信号線４０２の電位（信号線電圧Ｄａｔｅ）を適宜制御することにより、当該信号線４０２の電位を画素回路２１０に書き込む（具体的には、上述したように、サンプリングトランジスタ２１３によって選択された画素回路２１０に対して信号線４０２の電位が書き込まれる）。本実施形態では、信号出力部４０１は、信号線４０２を介して、映像信号に対応する信号電圧Ｖｓｉｇと、第１基準電圧Ｖｒｅｆと第２基準電圧Ｖｏｆｓとを選択的に出力する。ここで、第１基準電圧Ｖｒｅｆは、有機発光ダイオード２１１を確実に消光させるための基準電圧である。また、第２基準電圧Ｖｏｆｓは、映像信号に対応する信号電圧Ｖｓｉｇの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述するしきい値補正動作を行う際に用いられる。
【0031】
サンプリングトランジスタ２１３のゲート電極には書き込み走査線３０２が接続される。書き込み走査部３０１は、書き込み走査線３０２の電位（走査線電圧ＷＳ）を変更することによりサンプリングトランジスタ２１３のオン／オフを制御し、上述した信号線４０２の電位（例えば、映像信号に対応する信号電圧Ｖｓｉｇ）を画素回路２１０に書き込む処理を実行する。実際には、図２を参照して説明したように、行列状に並べられた複数の画素回路２１０の各行に対して、複数の書き込み走査線３０２がそれぞれ延伸されている。書き込み走査部３０１は、各画素回路２１０への信号線４０２の電位の書き込みに際して、複数の書き込み走査線３０２に対して所定の値の走査線電圧ＷＳを順次供給することにより、各画素回路２１０を行単位で順番に走査する。
【0032】
なお、信号線４０２についても、実際には、図２を参照して説明したように、行列状に並べられた複数の画素回路２１０の各列に対して、複数の信号線４０２がそれぞれ延伸されている。信号出力部４０１から択一的に出力される映像信号に対応する信号電圧Ｖｓｉｇ、第１基準電圧Ｖｒｅｆ、及び第２基準電圧Ｖｏｆｓは、複数の信号線４０２を介して各画素回路２１０に対して、書き込み走査部３０１による走査によって選択された画素行の単位で書き込まれる。つまり、信号出力部４０１は、信号線４０２の電位を行単位で書き込む。
【0033】
発光制御トランジスタ２１４のゲート電極には第１駆動線３１２が接続される。第１駆動走査部３１１は、第１駆動線３１２の電位（第１駆動線電圧ＤＳ）を変更することにより発光制御トランジスタ２１４のオン／オフを制御し、上述した有機発光ダイオード２１１の発光／非発光を制御する処理を実行する。実際には、図２を参照して説明したように、行列状に並べられた複数の画素回路２１０の各行に対して、複数の第１駆動線３１２がそれぞれ延伸されている。第１駆動走査部３１１は、書き込み走査部３０１による走査に同期して、複数の第１駆動線３１２に対して所定の値の第１駆動線電圧ＤＳを順次供給することにより、各画素回路２１０の発光／非発光を適宜制御する。
【0034】
ここで、更に、画素回路２１０には、有機発光ダイオード２１１のアノードにスイッチングトランジスタ２１７のソース電極が接続される。スイッチングトランジスタ２１７のドレイン電極はグランド線３３３（電位：Ｖｓｓ、Ｖｓｓはグランド電位）に接続される。当該スイッチングトランジスタ２１７によって形成される電流経路によって、有機発光ダイオード２１１の非発光期間に駆動トランジスタ２１２に流れる電流が、グランド線３３３に流れることとなる。
【0035】
ここで、後述するように、本実施形態に係る画素回路２１０を駆動する際には、駆動トランジスタ２１２のしきい値電圧Ｖｔｈを補正するしきい値補正動作が行われ、更に、当該しきい値補正動作を行う前段階として、しきい値補正準備動作が行われる。かかるしきい値補正準備動作では、駆動トランジスタ２１２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化する動作が行われるが、その結果、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓが、駆動トランジスタ２１２のしきい値電圧Ｖｔｈよりも大きくなる。これは、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓを、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈよりも大きくしておかなければ、しきい値補正動作を正常に行うことができないからである。
【0036】
従って、上記の駆動トランジスタ２１２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化する動作が行われると、有機発光ダイオード２１１の非発光期間であるにもかかわらず、有機発光ダイオード２１１のアノード電位Ｖａｎｏが当該有機発光ダイオード２１１のしきい値電圧Ｖｔｈｅｌを超えてしまう事態が生じ得る。すると、駆動トランジスタ２１２から有機発光ダイオード２１１に電流が流れ込み、非発光期間であるにもかかわらず有機発光ダイオード２１１が発光する現象が生じることになる。
【0037】
そこで、本実施形態では、かかる現象を防止するために、上述したスイッチングトランジスタ２１７による電流回路を設ける。これにより、上記の駆動トランジスタ２１２からの電流が、有機発光ダイオード２１１に流れ込むことなく、かかる電流回路の方に流れ込むこととなり、意図せぬ有機発光ダイオード２１１の発光を防止することが可能となる。
【0038】
スイッチングトランジスタ２１７のゲート電極には、第２駆動線３２２が接続される。第２駆動走査部３２１は、第２駆動線３２２の電位（第２駆動線電圧ＡＺ）を変更することによりスイッチングトランジスタ２１７のオン／オフを制御する。具体的には、第２駆動走査部３２１は、第２駆動線電圧ＡＺを適宜変更することにより、被発光期間の間、より詳細には少なくともしきい値補正準備動作を行い、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓが駆動トランジスタ２１２のしきい値電圧Ｖｔｈよりも大きくなっている期間の間、スイッチングトランジスタ２１７を導通状態にし、上述した電流回路を開放する。実際には、図２を参照して説明したように、行列状に並べられた複数の画素回路２１０の各行に対して、複数の第２駆動線３２２がそれぞれ延伸されている。第２駆動走査部３２１は、書き込み走査部３０１による走査に同期して、複数の第２駆動線３２２に対して所定の値の第２駆動線電圧ＡＺを順次供給することにより、上記の期間の間スイッチングトランジスタ２１７が導通状態となるように、当該スイッチングトランジスタ２１７の駆動を適宜制御する。
【0039】
なお、書き込み走査部３０１、第１駆動走査部３１１、第２駆動走査部３２１及び信号出力部４０１は、例えばシフトレジスタ回路等、上述した機能を実現し得る各種の回路によって、公知の手法を用いて構成され得るため、ここではその詳細な回路構成についての説明は省略する。
【0040】
以上、本実施形態に係る画素回路２１０の構成について説明した。
【0041】
（３．画素回路の動作）
以上説明した画素回路２１０の動作について説明する。図４は、本実施形態に係る画素回路２１０の動作について説明するための図である。図４では、画素回路２１０の動作に係る各信号のタイミング波形図を示している。具体的には、図４では、１水平期間（１Ｈ期間）における、信号線４０２の電位（信号線電圧Ｄａｔｅ）、書き込み走査線３０２の電位（走査線電圧ＷＳ）、第１駆動線３１２の電位（第１駆動線電圧ＤＳ）、第２駆動線３２２の電位（第２駆動線電圧ＡＺ）、駆動トランジスタ２１２のソース電位Ｖｓ、及び駆動トランジスタ２１２のゲート電位Ｖｇの変化の様子をそれぞれ示している。
以上説明した画素回路２１０の動作について説明する。図４は、本実施形態に係る画素回路２１０の動作について説明するための図である。図４では、画素回路２１０の動作に係る各信号のタイミング波形図を示している。具体的には、図４では、１水平期間（１Ｈ期間）における、信号線４０２の電位（信号線電圧Ｄａｔｅ）、書き込み走査線３０２の電位（走査線電圧ＷＳ）、第１駆動線３１２の電位（第１駆動線電圧ＤＳ）、第２駆動線３２２の電位（第２駆動線電圧ＡＺ）、駆動トランジスタ２１２のソース電位Ｖｓ、及び駆動トランジスタ２１２のゲート電位Ｖｇの変化の様子をそれぞれ示している。
【0042】
なお、サンプリングトランジスタ２１３、発光制御トランジスタ２１４、及びスイッチングトランジスタ２１７はＰチャネル型であるため、走査線電圧ＷＳ、第１駆動線電圧ＤＳ及び第２駆動線電圧ＡＺが低電位の状態で、これらのトランジスタがオン状態、すなわち導通状態となり、走査線電圧ＷＳ、第１駆動線電圧ＤＳ及び第２駆動線電圧ＡＺが高電位の状態で、これらのトランジスタがオフ状態、すなわち非導通状態となることに留意されたい。駆動トランジスタ２１２についても同様に、ゲート電位Ｖｇが低電位の場合に当該駆動トランジスタ２１２が導通状態となり、ゲート電位Ｖｇが高電位の場合に当該駆動トランジスタ２１２が非導通状態となる。また、上述したように、信号線電圧Ｄａｔｅについては、映像信号に対応する信号電圧Ｖｓｉｇ、第１基準電圧Ｖｒｅｆ、及び第２基準電圧Ｖｏｆｓのいずれかが択一的に選択される。図４に示す波形図では、一例として、Ｖｒｅｆ＝Ｖｃｃ（電源電位）としている。
【0043】
有機発光ダイオード２１１の発光期間の終了時には、走査線電圧ＷＳが高電位から低電位に遷移し、サンプリングトランジスタ２１３が導通状態にされる（時刻t１）。一方、時刻t１において、信号線電圧Ｄａｔｅは第１基準電圧Ｖｒｅｆに制御されている。従って、走査線電圧ＷＳが高電位から低電位に遷移することで、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓが、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈ以下になるため、駆動トランジスタ２１２がカットオフする。駆動トランジスタ２１２がカットオフすると、有機発光ダイオード２１１への電流供給の経路が遮断されるため、有機発光ダイオード２１１のアノード電位Ｖａｎｏが徐々に低下する。やがて、当該アノード電位Ｖａｎｏが、有機発光ダイオード２１１のしきい値電圧Ｖｔｈｅｌ以下になると、有機発光ダイオード２１１が完全に消光状態となる（時刻t１～ｔ２の期間：消光期間）。
【0044】
消光期間に次いで、後述するしきい値補正動作を行う前の準備動作（しきい値補正準備動作）を行う期間が設けられる（時刻t２～ｔ３の期間：しきい値補正準備期間）。具体的には、しきい値補正準備期間が開始されるタイミングである時刻t２で、走査線電圧ＷＳが高電位から低電位に遷移することで、サンプリングトランジスタ２１３が導通状態になる。一方、時刻t２において、信号線電圧Ｄａｔｅは第２基準電圧Ｖｏｆｓに制御されている。信号線電圧Ｄａｔｅが第２基準電圧Ｖｏｆｓである状態において、サンプリングトランジスタ２１３が導通状態になることで、駆動トランジスタ２１２のゲート電位Ｖｇが当該第２基準電圧Ｖｏｆｓになる。
【0045】
また、時刻ｔ２では、第１駆動線電圧ＤＳが低電位の状態にあり、発光制御トランジスタ２１４が導通状態にされている。従って、駆動トランジスタ２１２のソース電位Ｖｓは電源電圧Ｖｃｃになる。このとき、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓは、Ｖｇｓ＝Ｖｏｆｓ－Ｖｃｃとなる。
【0046】
ここで、しきい値補正動作を行うためには、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓを、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈよりも大きくしておく必要がある。そのため、｜Ｖｇ｜＝｜Ｖｏｆｓ－Ｖｃｃ｜＞｜Ｖｔｈ｜となるように各電圧値が設定される。
【0047】
このように、駆動トランジスタ２１２のゲート電位Ｖｇを第２基準電圧Ｖｏｆｓに設定し、かつ、駆動トランジスタ２１２のソース電位Ｖｓを電源電圧Ｖｃｃに設定する初期化動作が、しきい値補正準備動作である。つまり、第２基準電圧Ｖｏｆｓ及び電源電圧Ｖｃｃが、それぞれ、駆動トランジスタ２１２のゲート電位Ｖｇ及びソース電位Ｖｓの初期化電圧である。
【0048】
しきい値補正準備期間が終了すると、次に、駆動トランジスタ２１２のしきい値電圧Ｖｔｈを補正するしきい値補正動作が行われる（時刻t３～ｔ４の期間：しきい値補正期間）。しきい値補正動作を行う期間では、まず、当該しきい値補正期間が開始されるタイミングである時刻ｔ３で、第１駆動線電圧ＤＳが低電位から高電位に遷移し、発光制御トランジスタ２１４が非導通状態になる。これにより、駆動トランジスタ２１２のソース電位Ｖｓがフローティング状態になる。一方、時刻ｔ３において、走査線電圧ＷＳは高電位に制御されており、サンプリングトランジスタ２１３は非導通状態になっている。従って、時刻ｔ３において、駆動トランジスタ２１２のゲート電位Ｖｇもフローティング状態となり、駆動トランジスタ２１２のソース電極とゲート電極は、互いにフローティングの状態で、保持容量２１５を介して接続された状態になる。これにより、図示するように、駆動トランジスタ２１２のソース電位Ｖｓ及びゲート電位Ｖｇが、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈに応じた所定の値に徐々に変化していく。
【0049】
このように、駆動トランジスタ２１２のゲート電位Ｖｇの初期化電圧Ｖｏｆｓ及び駆動トランジスタ２１２のソース電位Ｖｓの初期化電圧Ｖｃｃを基準として、フローティング状態において駆動トランジスタ２１２のしきい値電圧Ｖｔｈに応じた所定の値に駆動トランジスタ２１２のソース電位Ｖｓ及びゲート電位Ｖｇを変化させる動作が、しきい値補正動作である。このしきい値補正動作が進むと、やがて、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓは、駆動トランジスタ２１２のしきい値電圧Ｖｔｈに収束する。このしきい値電圧Ｖｔｈに相当する電圧は保持容量２１５に保持される。
【0050】
ここで、駆動トランジスタ２１２のしきい値電圧Ｖｔｈには当然設計値が存在するが、製造ばらつき等により、実際のしきい値電圧Ｖｔｈは、必ずしも当該設計値とは一致しない。これに対して、上記のようなしきい値補正動作を行うことにより、有機発光ダイオード２１１を発光させる前に、実際のしきい値電圧Ｖｔｈに相当する電圧を保持容量２１５に保持させることができる。これにより、後述するように、その後に有機発光ダイオード２１１を発光させるために駆動トランジスタ２１２を駆動させる際に、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈのばらつきを打ち消すことができる。従って、駆動トランジスタ２１２の駆動をより精度良く制御することが可能となり、所望の輝度をより好適に得ることが可能となる。
【0051】
しきい値補正期間が終了すると、次に、映像信号に対応する信号電圧Ｖｓｉｇを書き込む信号書き込み動作が行われる（時刻t４～ｔ５の期間：信号書き込み期間）。信号書き込み期間では、当該信号書き込み期間が開始されるタイミングである時刻ｔ４において、走査線電圧ＷＳが高電位から低電位に遷移し、サンプリングトランジスタ２１３が導通状態にされる。一方、時刻ｔ４において、信号線電圧Ｄａｔｅは映像信号に応じた信号電圧Ｖｓｉｇに制御されているため、保持容量２１５に当該映像信号に応じた信号電圧Ｖｓｉｇが書き込まれることとなる。この映像信号に対応する信号電圧Ｖｓｉｇの書き込みの際に、駆動トランジスタ２１２のソース電極と電源線３３２との聞に接続されている補助容量２１６は、駆動トランジスタ２１２のソース電位Ｖｓが変動するのを抑える役割を果たす。そして、映像信号に応じた信号電圧Ｖｓｉｇが書き込まれる際、すなわち映像信号に応じた信号電圧Ｖｓｉｇが駆動トランジスタ２１２のゲート電極に印加され当該駆動トランジスタ２１２が駆動される際に、駆動トランジスタ２１２のしきい値電圧Ｖｔｈが、しきい値補正動作において保持容量２１５に保持されたしきい値電圧Ｖｔｈに相当する電圧と相殺される。つまり、上記のしきい値補正動作を行ったことにより、画素回路２１０ごとの駆動トランジスタ２１２のしきい値電圧Ｖｔｈのばらつきが打ち消される。
【0052】
時刻ｔ５において走査線電圧ＷＳが低電位から高電位に遷移し、サンプリングトランジスタ２１３が非導通状態にされることで、信号書き込み期間が終了する。信号書き込み期間が終了すると、次に、時刻ｔ６から発光期間が開始される。発光期間が開始されるタイミングである時刻ｔ６では、第１駆動線電圧ＤＳが高電位から低電位に遷移することで、発光制御トランジスタ２１４が導通状態にされる。これにより、電源電圧Ｖｃｃを有する電源線３３２から発光制御トランジスタ２１４を介して駆動トランジスタ２１２のソース電極に電流が供給される。
【0053】
このとき、サンプリングトランジスタ２１３が非導通状態にあることで、駆動トランジスタ２１２のゲート電極は信号線４０２から電気的に切り離されてフローティング状態にある。駆動トランジスタ２１２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２１２のゲート－ソース間に保持容量２１５が接続されていることにより、駆動トランジスタ２１２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。すなわち、駆動トランジスタ２１２のソース電位Ｖｓ及びゲート電位Ｖｇは、保持容量２１５に保持されているゲート－ソース間電圧Ｖｇｓを保持したまま上昇する。そして、駆動トランジスタ２１２のソース電位Ｖｓは、トランジスタの飽和電流に応じた有機発光ダイオード２１１の発光電圧Ｖｏｌｅｄまで上昇する。
【0054】
このように、駆動トランジスタ２１２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作のことをブートストラップ動作という。換言すれば、ブートストラップ動作は、保持容量２１５に保持されたゲート－ソース間電圧Ｖｇｓ、すなわち保持容量２１５の両端間電圧を保持したまま、駆動トランジスタ２１２のゲート電位Ｖｇ及びソース電位Ｖｓが変動する動作である。
【0055】
そして、駆動トランジスタ２１２のドレイン－ソース間電流Ｉｄｓが有機発光ダイオード２１１に流れ始めることにより、当該ドレイン－ソース間電流Ｉｄｓに応じて有機発光ダイオード２１１のアノード電位Ｖａｎｏが上昇する。やがて、有機発光ダイオード２１１のアノード電位Ｖａｎｏが有機発光ダイオード２１１のしきい値電圧Ｖｔｈｅｌを超えると、有機発光ダイオード２１１に駆動電流が流れ始め、有機発光ダイオード２１１が発光を開始する。
【0056】
以上説明した動作が、１Ｈ期間内に、各画素回路２１０において実行される。なお、上述したように、スイッチングトランジスタ２１７は、非発光期間に駆動トランジスタ２１２から有機発光ダイオード２１１に向かって流れ込む電流に起因して発生する当該有機発光ダイオード２１１の意図せぬ発光を防止するためのものであるから、第２駆動線電圧ＡＺは、非発光期間においてスイッチングトランジスタ２１７が導通状態になるように適宜制御される。図示する例であれば、発光期間が終了する時刻ｔ１において第２駆動線電圧ＡＺが高電位から低電位に遷移し、次の発光期間が終開始される時刻ｔ６の直前で、第２駆動線電圧ＡＺが低電位から高電位に遷移する。
【0057】
なお、以上説明した本実施形態に係る表示装置１の全体構成や、画素回路２１０の構成、画素回路２１０の動作については、下記（４．配線層のレイアウト）で後述する点を除いては、本願出願人による先行出願である国際公開第２０１４／１０３５００号を参照することができる。換言すれば、本実施形態に係る表示装置１の全体構成、画素回路２１０の構成、及び画素回路２１０の動作は、下記（４．配線層のレイアウト）で後述する点を除いては、国際公開第２０１４／１０３５００号に記載のものと同様であってよい。ただし、以上説明したものはあくまで一例であって、本実施形態はかかる例に限定されない。本実施形態に係る表示装置１には、下記（４．配線層のレイアウト）で後述する点が反映されていればよく、その他の点については、一般的な表示装置において用いられている各種の公知の構成を適用することができる。
【0058】
例えば、上述した構成例では、画素回路２１０は、４つのトランジスタを有していたが、画素回路２１０の構成はかかる例に限定されない。表示装置１に適用され得る画素回路の他の構成例を、図５に示す。図５は、本実施形態に係る画素回路の他の構成例を示す概略図である。
【0059】
図５を参照すると、画素回路２２０は、有機発光ダイオード２２１と、５つのトランジスタ２２２、２２３、２２４、２２５、２２６と、１つの保持容量２２７と、から構成される。かかる画素回路２２０の構成及び動作は、一般的なトランジスタを５つ有する画素回路の構成及び動作と同様であるから、ここでは詳細な説明は省略する。このように、本実施形態では、画素回路の構成として、各種の公知のものが適用されてよい。
【0060】
（４．配線層のレイアウト）
以上説明した画素回路２１０、２２０は、各トランジスタが形成される拡散層の上層に、配線が形成される配線層（メタル層）を複数層積層し、更にその上層に有機発光ダイオード２１１を形成することによって構成される。この画素回路２１０、２２０における配線層のレイアウトについて説明する。ここでは、一例として、図５に示す画素回路２２０における配線層のレイアウトについて説明する。
以上説明した画素回路２１０、２２０は、各トランジスタが形成される拡散層の上層に、配線が形成される配線層（メタル層）を複数層積層し、更にその上層に有機発光ダイオード２１１を形成することによって構成される。この画素回路２１０、２２０における配線層のレイアウトについて説明する。ここでは、一例として、図５に示す画素回路２２０における配線層のレイアウトについて説明する。
【0061】
なお、上記では詳細な説明を省略したが、画素回路２１０と同様に、画素回路２２０においても、各トランジスタ（図５に示す構成例ではトランジスタ２２２、２２３、２２５、２２６）のゲート電極に、水平方向に延伸する配線が接続される。図５では１つの画素回路２２０のみを図示しているが、実際には、これらの配線は、行列状に並べられた複数の画素回路２２０の各行に対してそれぞれ設けられる。以下の説明では、複数の画素回路２２０の各行に対応して、水平方向に延伸して設けられる配線のことをＨ走査線とも呼称する。図５に示すように、１つの画素回路２２０には、４本のＨ走査線２２８が存在することとなる（図５では、配線層における実際の形状を模擬してＨ走査線２２８を示している）。
【0062】
また、画素回路２１０と同様に、画素回路２２０においても、映像信号に対応する信号電圧等を供給するための、垂直方向に延伸する配線（信号線）が接続される。図５では１つの画素回路２２０のみを図示しているが、実際には、当該配線は、行列状に並べられた複数の画素回路２２０の各列に対してそれぞれ設けられる。以下の説明では、複数の画素回路２２０の各列に対応して、垂直方向に延伸して設けられる配線のことをＶ信号線とも呼称する。図５に示すように、１つの画素回路２２０には、１本のＶ信号線２２９が存在することとなる（図５では、配線層における実際の形状を模擬してＶ信号線２２９を示している）。
【0063】
まず、図６を参照して、画素回路２２０の積層構造について説明する。図６は、画素回路２２０の積層構造を概略的に示す断面図である。図６では、画素回路２２０について、拡散層から有機発光ダイオード２２１のアノードまでの積層構造を概略的に図示している。
【0064】
図６を参照すると、画素回路２２０は、拡散層２３１の上層に、複数の配線層２３４、２３７、２４０が形成されて構成される。拡散層２３１では、Ｓｉ等の半導体基板上において、ソース領域、ドレイン領域及びチャネル領域として機能するアクティブ領域や、ゲート絶縁膜、ゲート電極等が形成されることにより、各トランジスタ（トランジスタ２２２～２２６）が形成される。なお、図６では、簡単のため、トランジスタ等の拡散層に形成される素子については図示を省略している。
【0065】
拡散層２３１の上に絶縁体層２３２（以下、第１絶縁体層２３２という）が積層される。第１絶縁体層２３２は、例えばシリコン酸化物（ＳｉＯ２）等の絶縁体が所定の厚さ積層されて形成される（後述する第２絶縁体層２３５、第３絶縁体層２３８、及び第４絶縁体層２４１も同様）。
【0066】
第１絶縁体層２３２には、拡散層２３１の各トランジスタの各電極（ソース電極、ドレイン電極、及びゲート電極）等の上層の配線層と接続される領域に対応する位置に、当該領域と上層の後述する第１配線層２３４に形成される配線とを電気的に接続するためのコンタクト２３３が形成される。コンタクト２３３は、第１絶縁体層２３２に貫通孔（コンタクトホール）を形成した後、当該コンタクトホールに例えばタングステン（Ｗ）等の導電体を埋め込むことによって形成される。
【0067】
コンタクト２３３が形成された第１絶縁体層２３２の上に、配線層２３４（以下、第１配線層２３４という）が形成される。第１配線層２３４は、例えばアルミニウム（Ａｌ）等の導電体を所定の厚さ積層した後、その導電体膜を所定の形状にパターニングすることによって形成される（後述する第２配線層２３７、及び第３配線層２４０も同様）。第１配線層２３４、第２配線層２３７、及び／又は第３配線層２４０に、図５に示す各配線（Ｈ走査線２２８及びＶ信号線２２９を含む各種の配線）が形成される。
【0068】
第１配線層２３４の上に、絶縁体層２３５（以下、第２絶縁体層２３５という）が形成される。第２絶縁体層２３５には、下層の第１配線層２３４に形成された対応する配線と、上層の後述する第２配線層２３７に形成される対応する配線とを電気的に接続するためのビア２３６（以下、第１ビア２３６という）が形成される。第１ビア２３６は、第２絶縁体層２３５に貫通孔（ビアホール）を形成した後、当該ビアホールに例えばＷ等の導電体を埋め込むことによって形成される（後述する第２ビア２３９、及び第３ビア２４２も同様）。
【0069】
第１ビア２３６が形成された第２絶縁体層２３５の上に、配線層２３７（以下、第２配線層２３７という）が形成される。第２配線層２３７の上に、絶縁体層２３８（以下、第３絶縁体層２３８という）が形成される。第３絶縁体層２３８には、下層の第２配線層２３７に形成された対応する配線と、上層の後述する第３配線層２４０に形成される対応する配線とを電気的に接続するためのビア２３９（以下、第２ビア２３９という）が形成される。
【0070】
第２ビア２３９が形成された第３絶縁体層２３８の上に、配線層２４０（以下、第３配線層２４０という）が形成される。第３配線層２４０の上に、絶縁体層２４１（以下、第４絶縁体層２４１という）が形成される。第４絶縁体層２４１には、下層の第３配線層２４０に形成された対応する配線と、上層の後述するアノード２４３とを電気的に接続するためのビア２４２（以下、第３ビア２４２という）が形成される。
【0071】
第３ビア２４２が形成された第４絶縁体層２４１の上に、有機発光ダイオード２１１が形成されることで、画素回路２１０が作製される。図６では有機発光ダイオード２１１のアノード２４３のみを図示しているが、アノード２４３の上に、発光層として機能する有機層、及びカソードが順次積層されることで、有機発光ダイオード２１１が形成される。
【0072】
ここで、本実施形態では、第２配線層２３７及び第３配線層２４０に、容量素子（図５に示す保持容量２２７）が形成される。具体的には、容量素子の下部電極（容量素子下部電極２５１）が、第２配線層２３７に形成される。当該第２配線層２３７の上層には、容量素子の容量に応じた厚さの絶縁体を介して、容量素子の上部電極（容量素子上部電極２５２）が形成される。容量素子上部電極２５２は、第３絶縁体層２３８の内部に設けられる。つまり、上記では説明を省略していたが、実際には、第３絶縁体層２３８は、容量素子上部電極２５２を境に２段階で積層されている。第２配線層２３７を形成した後、容量素子の容量に応じた厚さの絶縁体を積層し、その上に配線層と同様の方法によって容量素子上部電極２５２が形成される。その後、更に所定の厚さの絶縁体を積層することによって、第３絶縁体層２３８が形成される。
【0073】
第３絶縁体層２３８においては、容量素子上部電極２５２に対応する位置にも第２ビア２３９が設けられる。そして、容量素子上部電極２５２は、第３配線層２４０に形成される電極２５４と、当該第２ビア２３９によって電気的に接続される。電極２５４は、容量素子上部電極２５２の電位を引き出すためのものであり、容量素子上部電極２５２と同電位の電極であるから、以下では、当該電極２５４のことも容量素子上部電極２５４と呼称することとする。
【0074】
ここで、画素回路２１０を構成する各配線（すなわち、Ｈ走査線２２８及びＶ信号線２２９等）と、容量素子（すなわち、保持容量２２７）の具体的なレイアウトについて検討する。上述したように、これらの各配線は第１配線層２３４、第２配線層２３７、及び／又は第３配線層２４０に形成される。また、容量素子の容量素子下部電極２５１及び容量素子上部電極２５４は、第２配線層２３７及び第３配線層２４０にそれぞれ形成される。このように、各配線と容量素子の容量素子下部電極２５１及び容量素子上部電極２５４は、同一の配線層内に形成され得る。
【0075】
ここで、例えば表示装置１における表示の高精細化等の理由により、画素サイズを小型化しようとすると、画素回路２２０の正常な動作を妨げる各種の不具合が生じ得る。例えば、配線間の寄生容量の増大による各電極間のノイズ干渉による発光輝度均一性の悪化、容量素子の電極の面積の圧迫に起因するノイズ耐性悪化による輝度均一性の悪化、画素配線が密になることによる配線間ショート不良、及び小面積の配線パターンの膜とびによる配線オープン不良等である。従って、特に比較的小型の画素サイズが求められる場合においては、画素サイズを小型に保ちつつ、これらの不具合を極力発生させないように、第１配線層２３４、第２配線層２３７、及び第３配線層２４０のレイアウトを工夫することが重要となる。
【0076】
本発明者らは、鋭意検討した結果、上記の不具合を回避し得る、第１配線層２３４、第２配線層２３７、及び第３配線層２４０の好適なレイアウトに想到した。以下、図面を参照して、この好適なレイアウトについて詳細に説明する。
【0077】
図７は、本実施形態に係る配線層のレイアウトの一例について説明するための図である。図７、及び後述する図８－図１０では、拡散層２３１、第１配線層２３４、第２配線層２３７、及び第３配線層２４０のレイアウトを、概略的に示している。
【0078】
なお、図７、及び後述する図８－図１０では、配線層のレイアウトについて説明するため、拡散層２３１については、コンタクト２３３のレイアウトのみを示している。また、第１配線層２３４、第２配線層２３７、及び第３配線層２４０については、各配線層間の接続状態について示すため、各配線層内の配線のレイアウトに加えて、第１ビア２３６、第２ビア２３９、及び第３ビア２４２のレイアウトについても併せて図示している。
【0079】
また、図７、及び後述する図８－図１０において、符号の末尾に「ａ」を付しているコンタクト及びビアは、最終的に上層においてアノード２４３に接続されるコンタクト及びビアを表している。同様に、符号の末尾に「ｂ」を付しているコンタクト及びビアは、最終的に上層において容量素子下部電極２５１に接続されるコンタクト及びビアを表している。同様に、符号の末尾に「ｃ」を付しているコンタクト及びビアは、最終的に上層においてＶ信号線２２９に接続されるコンタクト及びビアを表している。同様に、符号の末尾に「ｄ」を付しているコンタクト及びビアは、最終的に上層においてＨ走査線２２８に接続されるコンタクト及びビアを表している。
【0080】
更に、図７、及び後述する図８－図１０においては、説明のため、第１配線層２３４、第２配線層２３７、及び第３配線層２４０について、アノード２４３に係る配線（つまり、アノード２４３と同電位の配線）を破線で、容量素子下部電極２５１に係る配線（つまり、容量素子下部電極２５１自身、及び容量素子下部電極２５１と同電位の配線）を太い実線で、Ｖ信号線２２９に係る配線（つまり、Ｖ信号線２２９自身、及びＶ信号線２２９と同電位の配線）を一点鎖線で、Ｈ走査線２２８に係る配線（つまり、Ｈ走査線２２８自身、及びＨ走査線２２８と同電位の配線）を細い実線で、示している。
【0081】
図７では、第１配線層２３４及び第２配線層２３７にＨ走査線２２８及びＶ信号線２２９を形成する場合における一レイアウト例を示している。図７に示すように、本実施形態では、Ｈ走査線２２８とＶ信号線２２９について、１つの画素回路２２０に対して設けられる本数がより多い方をより下層に形成する。図５に示す画素回路２２０の構成例であれば、上述したように、１つの画素回路２２０に対して設けられるＨ走査線２２８の本数は、Ｖ信号線２２９の本数よりも多い。従って、図示するように、第１配線層２３４及び第２配線層２３７にＨ走査線２２８及びＶ信号線２２９を形成する場合であれば、第１配線層２３４においてＨ走査線２２８を形成し、第２配線層２３７においてＶ信号線２２９を形成する。
【0082】
この場合、図７に示すように、第１配線層２３４には、Ｈ走査線２２８とともに、拡散層２３１の対応する電極を第３配線層２４０の上層に形成されるアノード２４３まで接続するための配線（図中に破線で示す配線。以下、アノード２４３に係る接続配線ともいう）、拡散層２３１の対応する電極を第２配線層２３７に形成される容量素子下部電極２５１まで接続するための配線（図中に太い実線で示す配線。以下、容量素子に係る接続配線ともいう）、及び拡散層２３１の対応する電極を第２配線層２３７に形成されるＶ信号線２２９まで接続するための配線（図中に一点鎖線で示す配線。以下、Ｖ信号線２２９に係る接続配線ともいう）が形成される。そして、第２配線層２３７には、Ｖ信号線２２９とともに、容量素子下部電極２５１、及びアノード２４３に係る接続配線が形成される。更に、第３配線層２４０には、容量素子上部電極２５４、及びアノード２４３に係る接続配線が形成される。なお、アノード２４３に係る接続配線、容量素子に係る接続配線、及びＶ信号線２２９に係る接続配線は、各配線層においてそれぞれ１つずつ形成される。
【0083】
ここで、比較のため、図８に、第１配線層２３４及び第２配線層２３７にＨ走査線２２８及びＶ信号線２２９を形成する場合における、本実施形態とは異なる配線層の一レイアウト例を示す。図８は、図７に示すレイアウトと比較するための図であって、第１配線層２３４及び第２配線層２３７にＨ走査線２２８及びＶ信号線２２９を形成する場合において、本実施形態とは異なる配線層にＨ走査線２２８及びＶ信号線２２９を形成した場合の一レイアウト例を示す図である。図８に示すように、図７に示す本実施形態に係るレイアウトとは逆に、Ｈ走査線２２８とＶ信号線２２９について、１つの画素回路２２０に対して設けられる本数がより多い方を、より上層に形成したとする。つまり、第１配線層２３４においてＶ信号線２２９を形成し、第２配線層２３７においてＨ走査線２２８を形成したとする。
【0084】
この場合、図８に示すように、第１配線層２３４には、Ｖ信号線２２９とともに、アノード２４３に係る接続配線、容量素子に係る接続配線、及び拡散層２３１の対応する電極を第２配線層２３７に形成されるＨ走査線２２８まで接続するための配線（図中に細い実線で示す配線。以下、Ｈ走査線２２８に係る接続配線ともいう）が形成される。Ｈ走査線２２８に係る接続配線は、Ｈ走査線２２８の本数に応じた数だけ形成される。そして、第２配線層２３７には、より多くの本数が存在するＨ走査線２２８とともに、容量素子下部電極２５１、及びアノード２４３に係る接続配線が形成される。更に、第３配線層２４０には、容量素子上部電極２５４、及びアノード２４３に係る接続配線が形成される。
【0085】
図７に示す本実施形態に係るレイアウトと、図８に示すレイアウトとを比較すると、本実施形態に係るレイアウトでは、より本数が多い配線であるＨ走査線２２８がより下層の第１配線層２３４に形成されるため、当該第１配線層２３４の配線パターンは比較的密となる。一方、図８に示すレイアウトでは、より本数が多い配線であるＨ走査線２２８は第１配線層２３４に形成されないものの、Ｈ走査線２２８に係る接続配線をＨ走査線２２８の本数に応じた数だけ第１配線層２３４に形成する必要がある。従って、Ｈ走査線２２８に係る接続配線の方が、Ｈ走査線２２８よりも面積は小さいとはいえ、結果的に、第１配線層２３４における配線パターンの疎密は、本実施形態に係るレイアウトと比べて大幅に小さいものとはならない。
【0086】
これに対して、本実施形態に係るレイアウトでは、より本数が少ない配線であるＶ信号線２２９が第２配線層２３７に形成されるため、当該第２配線層２３７の配線パターンは比較的疎になる。一方、図８に示すレイアウトでは、より本数が多い配線であるＨ走査線２２８が第２配線層２３７に形成されるため、当該第２配線層２３７の配線パターンは比較的密となる。
【0087】
このように、本実施形態によれば、Ｈ走査線２２８とＶ信号線２２９について、１つの画素回路２２０に対して設けられる本数がより多い方の配線であるＨ走査線２２８をより下層の第１配線層２３４に形成するように、第１配線層２３４及び第２配線層２３７のレイアウトを構成することにより、より上層の第２配線層２３７における配線パターンをより疎にすることが可能になる。
【0088】
第２配線層２３７における配線パターンがより疎になることにより、上述した、当該第２配線層２３７における配線間寄生容量の増大に起因する輝度均一性の悪化や、配線間ショート不良等の発生を抑制することが可能になる。また、本実施形態では、第２配線層２３７に容量素子下部電極２５１が設けられるため、第２配線層２３７の配線パターンが疎になることにより、当該容量素子下部電極２５１のレイアウトの自由度が増すとともに、当該容量素子下部電極２５１について、所望の容量を実現し得るような十分な面積を確保することが可能になる。従って、容量素子の電極の面積の圧迫に起因する輝度均一性の悪化や、小面積の配線パターン（電極）が設けられることによる配線オープン不良等の発生を抑制することが可能になる。よって、これらの各種の不具合の発生を抑制することができ、より信頼性の高い、かつより高精細な表示装置１を実現することが可能になる。
【0089】
ここで、図７では、第１配線層２３４及び第２配線層２３７にＨ走査線２２８及びＶ信号線２２９をそれぞれ形成する場合における一レイアウト例を示したが、本実施形態はかかる例に限定されない。本実施形態に係るレイアウト方法（すなわち、Ｈ走査線２２８とＶ信号線２２９について、１つの画素回路２２０に対して設けられる本数がより多い方をより下層に形成する方法）は、Ｈ走査線２２８及びＶ信号線２２９を他の配線層に形成する場合であっても、適用可能である。
【0090】
【0091】
図９では、第１配線層２３４、第２配線層２３７及び第３配線層２４０にＨ走査線２２８及びＶ信号線２２９を形成する場合における一レイアウト例を示している。図９に示すように、かかる場合であっても、本実施形態では、Ｈ走査線２２８とＶ信号線２２９について、１つの画素回路２２０に対して設けられる数がより多い方をより下層に形成する。従って、例えば、図示するように、第１配線層２３４及び第２配線層２３７においてＨ走査線２２８を形成し、第３配線層２４０においてＶ信号線２２９を形成する。
【0092】
この場合、図９に示すように、例えば、第１配線層２３４には、Ｈ走査線２２８の一部（図示する例では３本）とともに、アノード２４３に係る接続配線、容量素子に係る接続配線、及びＶ信号線２２９に係る接続配線が形成される。そして、第２配線層２３７には、残りのＨ走査線２２８（図示する例では１本）とともに、容量素子下部電極２５１、アノード２４３に係る接続配線、及びＶ信号線２２９に係る接続配線が形成される。更に、第３配線層２４０には、Ｖ信号線２２９とともに、容量素子上部電極２５４、及びアノード２４３に係る接続配線が形成される。図７に示す例では、複数のＨ走査線２２８が同一の配線層に形成されていたが、このように、本実施形態では、複数のＨ走査線２２８が互いに異なる配線層に分散して形成されてもよい。
【0093】
ここで、比較のため、図１０に、第１配線層２３４、第２配線層２３７及び第３配線層２４０にＨ走査線２２８及びＶ信号線２２９を形成する場合における、本実施形態とは異なる配線層の一レイアウト例を示す。図１０は、図９に示すレイアウトと比較するための図であって、第１配線層２３４、第２配線層２３７及び第３配線層２４０にＨ走査線２２８及びＶ信号線２２９を形成する場合において、本実施形態とは異なる配線層にＨ走査線２２８及びＶ信号線２２９を形成した場合の一レイアウト例を示す図である。図１０に示すように、図９に示す本実施形態に係るレイアウトとは逆に、Ｈ走査線２２８とＶ信号線２２９について、１つの画素回路２２０に対して設けられる本数がより多い方を、より上層に形成したとする。ここでは、第１配線層２３４においてＶ信号線２２９を形成し、第３配線層２４０においてＨ走査線２２８を形成したとする。
【0094】
この場合、図１０に示すように、第１配線層２３４には、Ｖ信号線２２９とともに、アノード２４３に係る接続配線、容量素子に係る接続配線、及びＨ走査線２２８に係る接続配線が形成される。そして、第２配線層２３７には、容量素子下部電極２５１とともに、アノード２４３に係る接続配線、及びＨ走査線２２８に係る接続配線が形成される。なお、第１配線層２３４及び第２配線層２３７において、Ｈ走査線２２８に係る接続配線は、Ｈ走査線２２８の本数に応じた数だけ形成される。更に、第３配線層２４０には、より多くの本数が存在するＨ走査線２２８とともに、容量素子上部電極２５４、及びアノード２４３に係る接続配線が形成される。
【0095】
図９に示す本実施形態に係るレイアウトと、図１０に示すレイアウトとを比較すると、本実施形態に係るレイアウトでは、より本数が多い配線であるＨ走査線２２８の大半がより下層の第１配線層２３４に形成されるため、当該第１配線層２３４の配線パターンは比較的密となる。一方、図８に示すレイアウトでは、より本数が多い配線であるＨ走査線２２８は第１配線層２３４に形成されないものの、Ｈ走査線２２８に係る接続配線をＨ走査線２２８の本数に応じた数だけ第１配線層２３４に形成する必要がある。従って、Ｈ走査線２２８に係る接続配線の方が、Ｈ走査線２２８よりも面積は小さいとはいえ、結果的に、第１配線層２３４における配線パターンの疎密は、本実施形態に係るレイアウトと比べて大幅に小さいものとはならない。
【0096】
これに対して、本実施形態に係るレイアウトでは、より本数が少ない配線であるＶ信号線２２９が第３配線層２４０に形成されるため、第２配線層２３７及び第３配線層２４０の配線パターンは比較的疎になる。一方、図８に示すレイアウトでは、より本数が多い配線であるＨ走査線２２８が第３配線層２４０に形成されるため、Ｈ走査線２２８に係る接続配線をＨ走査線２２８の本数に応じた数だけ第２配線層２３７に形成する必要があり、当該第２配線層２３７の配線パターンは比較的密となる。
【0097】
このように、図９に示すレイアウトによれば、Ｈ走査線２２８とＶ信号線２２９について、１つの画素回路２２０に対して設けられる数がより多い方の配線であるＨ走査線２２８をより下層の第１配線層２３４及び第２配線層２３７に形成するように、第１配線層２３４、第２配線層２３７及び第３配線層２４０のレイアウトを構成することにより、より上層の第２配線層２３７及び第３配線層２４０における配線パターンをより疎にすることが可能になる。従って、上述した図７に示すレイアウトを適用した場合と同様の効果を得ることが可能になる、すなわち、高精細でありつつ、より信頼性の高い表示装置１を実現することが可能になる。
【0098】
更に、本実施形態によれば、以下の効果も奏することができる。
【0099】
例えば図８及び図１０に示すようなレイアウトを行うことによって、容量素子下部電極２５１について第２配線層２３７において所望の容量を実現し得るような十分な面積を確保することができなかった場合には、所望の容量の容量素子を作成するために、配線層を増加させ、その増加させた配線層に容量素子を形成する必要が生じることがある。この場合、配線層を増加させることによるマスクの増加、工程の増加が発生するため、製造コストが増大化してしまう。これに対して、本実施形態に係るレイアウトによれば、上述したように、容量素子下部電極２５１の面積を十分に確保することが可能となるため、このような配線層の増加を生じさせることなく、所望の容量を有する容量素子を形成することが可能となる。このように、本実施形態によれば、製造コストの増加を抑える効果も奏することができる。
【0100】
また、本実施形態では、下層の配線層により本数の多い配線が形成されることにより、上層の配線層により本数の多い配線が形成され下層の配線層に孤立した接続配線（上述したＨ走査線２２８に係る接続配線等）が形成される場合に比べて、少なからず当該下層の配線層の配線パターンが密になる。このように、各トランジスタが形成される拡散層２３１により近い下層の配線層における配線パターンが密になることにより、トランジスタへの遮光効果を向上させることができる。従って、光が当たることによるトランジスタの特性変動をより抑制することができ、表示装置１の信頼性を更に向上させることができる。
【0101】
また、上層の配線層、特に最上層の配線層における配線パターンを比較的疎にすることが可能になることにより、当該最上層の配線層の更に上層に形成される有機発光ダイオード２２１のアノード２４３の平坦性を向上させることができる。これにより、有機発光ダイオード２２１の発光効率を向上させることができ、表示品質の更なる向上が実現され得る。
【0102】
また、上層の配線層の配線パターンを比較的疎にすることが可能になることにより、最上層の配線層である第３配線層２４０に形成されるアノード２４３に係る接続配線の配置（すなわち、当該アノード２４３に係る接続配線と上層のアノード２４３とを接続する第３ビア２４２の配置）の自由度が向上する。これにより、画素のレイアウトの設計がより容易になる。
【0103】
この点について、図１１及び図１２を参照してより詳細に説明する。図１１は、３つの副画素で１つの画素が形成される場合における、これら３つの副画素における第３ビア２４２の配置の一例を示す図である。図１２は、４つの副画素で１つの画素が形成される場合における、これら４つの副画素における第３ビア２４２の配置の一例を示す図である。
【0104】
図１１及び図１２では、いずれも、図中左側に、１つの画素に対応する、アノード２４３及び有機層２６１（有機発光ダイオード２２１において発光層として機能する層）が積層された構成の上面図を示すとともに、かかる構成に対する第３ビア２４２の配置を模擬的に示している。また、図中右側に、同じく１つの画素に対応する、拡散層２３１及び配線層（第１配線層２３４、第２配線層２３７及び第３配線層２４０）が積層された構成２６２の上面図を示すとともに、かかる構成に対する第３ビア２４２の配置を模擬的に示している。拡散層２３１及び配線層が積層された構成２６２については、簡単のため、各層の内部の詳細な図示は省略している。なお、図１１及び図１２において、有機層２６１、並びに拡散層２３１及び配線層が積層された構成２６２については、その対応する副画素の色を表す文字（Ｒ：Red、Ｇ：Green、Ｂ：Blue、Ｗ：White）を、符号の末尾に付している。実際には、各副画素の色は、有機発光ダイオード２２１よりも上層に設けられるカラーフィルタ（ＣＦ）によって制御されるため、有機層２６１、並びに拡散層２３１及び配線層が積層された構成２６２について、色による構造の違いは存在しない。
【0105】
図１１に示すように、３つの副画素で１つの画素が形成される場合には、各副画素において、第３ビア２４２の配置は略同一である。従って、第３ビア２４２の配置の自由度が向上することによるメリットはあまり存在しない。
【0106】
一方、図１２に示すように、４つの副画素で１つの画素が形成される場合には、各副画素において、第３ビア２４２の配置は異なる。つまり、副画素ごとに、第３配線層２４０におけるアノード２４３に係る接続配線の配置も変更する必要が生じる。この場合に、例えば図１０に示すようなレイアウトを行った結果、第３配線層２４０における配線パターンが密であると、アノード２４３に係る接続配線の配置の自由度が低い。従って、アノード２４３に係る接続配線の配置を副画素ごとに異なるものとするために、副画素ごとに第３配線層２４０のレイアウト全体を異なるものとする必要が生じる恐れがある。この場合、それに応じて下層の第２配線層２３７及び第１配線層２３４のレイアウトも副画素ごとに異ならせる必要が生じ得るため、レイアウトのための作業量が膨大となり、設計者にとって大きな負担となる。
【0107】
これに対して、本実施形態によれば、上層の配線層の配線パターンを比較的疎にすることが可能になるため、第３配線層２４０におけるアノード２４３に係る接続配線の配置の自由度が高い。従って、アノード２４３に係る接続配線の配置だけが副画素ごとに異なり、その他の配線の配置は副画素ごとに同一であるように、第３配線層２４０のレイアウトを構成することが可能になる。この場合、下層の第２配線層２３７及び第１配線層２３４のレイアウトについても、アノード２４３に係る接続配線の配置だけを副画素ごとに異ならせればよいため、レイアウトの設計の難易度は下がる。このように、本実施形態に係る配線層のレイアウト方法は、４つの副画素で１つの画素が形成される場合のように、副画素ごとに第３ビア２４２（すなわち、最上層の配線層とアノード２４３とを接続するビア）の配置が異なる場合において、その画素のレイアウト設計の難易度を低下させることができるという効果ももたらす。
【0108】
以上、本実施形態に係る配線層のレイアウトについて説明した。なお、以上では、図７及び図９に示す２つのレイアウト例だけを取り上げたが、配線層の数が上記で例示した３層とは異なる場合（例えばより多く４層以上である場合）、それらの配線層におけるＨ走査線２２８及びＶ信号線２２９の配置位置が異なる場合、Ｈ走査線２２８及びＶ信号線２２９の本数が異なる場合（例えばともに複数である場合）、及び１つの画素回路２１０、２２０に対して設けられるＨ走査線２２８及びＶ信号線２２９の本数の大小関係が逆である場合等であっても、本実施形態に係る配線層のレイアウト方法を適用することが可能である。本実施形態に係る配線層のレイアウト方法は、アクティブマトリックス方式によって駆動される表示装置であれば、各種の表示装置に対して適用され得る。配線層の数等にかかわらず、本実施形態に係る配線層のレイアウト方法を適用することにより、より下層の配線層におけるＨ走査線２２８に係る接続配線又はＶ信号線２２９に係る接続配線の数が削減されるため、結果的に、より上層の配線層の配線パターンを比較的疎にすることが可能となる。また、この配線パターンが比較的疎である配線層に、容量素子の電極（容量素子下部電極２５１及び／又は容量素子上部電極２５４）を設けることにより、当該容量素子の電極の面積を十分確保することができる。従って、上述した実施形態と同様に、信頼性向上等の各種の効果を得ることが可能になる。
【0109】
（５．表示装置の具体的な構成例）
以上説明した本実施形態に係る表示装置１の、より具体的な構成例について説明する。図１３は、本実施形態に係る表示装置１の具体的な一構成例を示す断面図である。図１３では、表示装置１の一部断面図を示している。
以上説明した本実施形態に係る表示装置１の、より具体的な構成例について説明する。図１３は、本実施形態に係る表示装置１の具体的な一構成例を示す断面図である。図１３では、表示装置１の一部断面図を示している。
【0110】
図１３を参照すると、本実施形態に係る表示装置１は、第１基板１１上に、白色光を発する発光素子である複数の有機発光ダイオード２１１と、当該有機発光ダイオード２１１の上層に設けられ、当該有機発光ダイオード２１１の各々に対応して各色のＣＦが形成されるＣＦ層３３と、を備える。また、ＣＦ層３３の上層には、有機発光ダイオード２１１からの光に対して透明な材料で形成される第２基板３４が配置される。また、第１基板１１には、有機発光ダイオード２１１の各々に対応して、当該有機発光ダイオード２１１を駆動するための薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）１５が設けられる。ＴＦＴ１５は、上述した画素回路２１０を構成する各トランジスタ（駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４及びスイッチングトランジスタ２１７）に対応するものである。ＴＦＴ１５によって任意の有機発光ダイオード２１１が選択的に駆動され、駆動された当該有機発光ダイオード２１１からの光が対応するＣＦを通過してその色が適宜変換され、第２基板３４を介して上方から出射されることにより、所望の画像、文字等が表示される。
【0111】
なお、以下の説明では、表示装置１における各層の積層方向を上下方向とも呼称する。その際、第１基板１１が配置される方向を下方向とし、第２基板３４が配置される方向を上方向とする。また、上下方向に垂直な面のことを水平面とも呼称する。
【0112】
このように、図１３に示す表示装置１は、カラー表示可能な、アクティブマトリックス方式で駆動される上面発光型の表示装置である。ただし、本実施形態はかかる例に限定されず、本実施形態に係る表示装置１は、第１基板１１を介して光が出射される下面発光型の表示装置であってもよい。
【0113】
（第１基板及び第２基板）
図示する構成例では、第１基板１１はＳｉ基板から構成される。また、第２基板３４は石英ガラスから構成される。ただし、本実施形態はかかる例に限定されず、第１基板１１及び第２基板３４としては、各種の公知の材料が用いられてよい。例えば、第１基板１１及び第２基板３４は、高歪点ガラス基板、ソーダガラス（Ｎａ２Ｏ、ＣａＯ及びＳｉＯ２の混合物）基板、硼珪酸ガラス（Ｎａ２Ｏ、Ｂ２Ｏ３及びＳｉＯ２の混合物）基板、フォルステライト（Ｍｇ２ＳｉＯ４）基板、鉛ガラス（Ｎａ２Ｏ、ＰｂＯ及びＳｉＯ２の混合物）基板、表面に絶縁膜が形成された各種ガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成されたＳｉ基板、又は有機ポリマー基板（例えば、ポリメチルメタクリレート（ポリメタクリル酸メチル：ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド、ポリカーボネート、若しくはポリエチレンテレフタレート（ＰＥＴ）等）によって形成され得る。第１基板１１と第２基板３４を構成する材料は、同じであってもよいし、異なっていてもよい。ただし、上述したように表示装置１は上面発光型であるから、第２基板３４は、有機発光ダイオード２１１からの光を好適に透過し得る、透過率の高い材料によって形成されることが好ましい。
図示する構成例では、第１基板１１はＳｉ基板から構成される。また、第２基板３４は石英ガラスから構成される。ただし、本実施形態はかかる例に限定されず、第１基板１１及び第２基板３４としては、各種の公知の材料が用いられてよい。例えば、第１基板１１及び第２基板３４は、高歪点ガラス基板、ソーダガラス（Ｎａ２Ｏ、ＣａＯ及びＳｉＯ２の混合物）基板、硼珪酸ガラス（Ｎａ２Ｏ、Ｂ２Ｏ３及びＳｉＯ２の混合物）基板、フォルステライト（Ｍｇ２ＳｉＯ４）基板、鉛ガラス（Ｎａ２Ｏ、ＰｂＯ及びＳｉＯ２の混合物）基板、表面に絶縁膜が形成された各種ガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成されたＳｉ基板、又は有機ポリマー基板（例えば、ポリメチルメタクリレート（ポリメタクリル酸メチル：ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド、ポリカーボネート、若しくはポリエチレンテレフタレート（ＰＥＴ）等）によって形成され得る。第１基板１１と第２基板３４を構成する材料は、同じであってもよいし、異なっていてもよい。ただし、上述したように表示装置１は上面発光型であるから、第２基板３４は、有機発光ダイオード２１１からの光を好適に透過し得る、透過率の高い材料によって形成されることが好ましい。
【0114】
（発光素子及び第２部材）
有機発光ダイオード２１１は、第１電極２１と、第１電極２１の上に設けられる有機層２３と、有機層２３上に形成される第２電極２２と、を有する。より具体的には、第１電極２１の上に、当該第１電極２１の少なくとも一部を露出するように開口部２５が設けられる第２部材５２が積層されており、有機層２３は、当該開口部２５の底部において露出した第１電極２１の上に設けられる。つまり、有機発光ダイオード２１１は、第２部材５２の開口部２５において、第１電極２１、有機層２３及び第２電極２２がこの順に積層された構成を有する。この積層構造が各画素の発光部２４として機能する。つまり、有機発光ダイオード２１１の、第２部材５２の開口部２５に当たる部分が発光面となる。また、第２部材５２は、画素間に設けられ画素の面積を画定する画素定義膜として機能する。
有機発光ダイオード２１１は、第１電極２１と、第１電極２１の上に設けられる有機層２３と、有機層２３上に形成される第２電極２２と、を有する。より具体的には、第１電極２１の上に、当該第１電極２１の少なくとも一部を露出するように開口部２５が設けられる第２部材５２が積層されており、有機層２３は、当該開口部２５の底部において露出した第１電極２１の上に設けられる。つまり、有機発光ダイオード２１１は、第２部材５２の開口部２５において、第１電極２１、有機層２３及び第２電極２２がこの順に積層された構成を有する。この積層構造が各画素の発光部２４として機能する。つまり、有機発光ダイオード２１１の、第２部材５２の開口部２５に当たる部分が発光面となる。また、第２部材５２は、画素間に設けられ画素の面積を画定する画素定義膜として機能する。
【0115】
有機層２３は、有機発光材料からなる発光層を備え、白色光を発光可能に構成される。有機層２３の具体的な構成は限定されず、各種の公知な構成であってよい。例えば、有機層２３は、正孔輸送層と発光層と電子輸送層との積層構造、正孔輸送層と電子輸送層を兼ねた発光層との積層構造、又は正孔注入層と正孔輸送層と発光層と電子輸送層と電子注入層との積層構造等から構成することができる。また、これらの積層構造等を「タンデムユニット」とする場合、有機層２３は、第１のタンデムユニット、接続層、及び第２のタンデムユニットが積層された２段のタンデム構造を有してもよい。あるいは、有機層２３は、３つ以上のタンデムユニットが積層された３段以上のタンデム構造を有してもよい。有機層２３が複数のタンデムユニットからなる場合には、発光層の発光色を赤色、緑色、青色と各タンデムユニットで変えることで、全体として白色を発光する有機層２３を得ることができる。
【0116】
図示する構成例では、有機層２３は、有機材料を真空蒸着することによって形成される。ただし、本実施形態はかかる例に限定されず、有機層２３は各種の公知の方法によって形成されてよい。例えば、有機層２３の形成方法としては、真空蒸着法等の物理的気相成長法（ＰＶＤ法）、スクリーン印刷法やインクジェット印刷法といった印刷法、転写用基板上に形成されたレーザ吸収層と有機層の積層構造に対してレーザを照射することでレーザ吸収層上の有機層を分離して当該有機層を転写するレーザ転写法、又は各種の塗布法等を用いることができる。
【0117】
第１電極２１は、アノードとして機能する。つまり、第１電極２１は、上記図６に示すアノード２４３に対応する。上述したように表示装置１は上面発光型であるから、第１電極２１は、有機層２３からの光を反射し得る材料によって形成される。図示する構成例では、第１電極２１はアルミニウムとネオジムとの合金（Ａｌ－Ｎｄ合金）によって形成される。また、第１電極２１の膜厚は、例えば０．１μｍ～１μｍ程度である。ただし、本実施形態はかかる例に限定されず、第１電極２１は、一般的な有機ＥＬ表示装置においてアノードとして機能する光反射側の電極の材料として用いられている各種の公知の材料によって形成することができる。また、第１電極２１の膜厚も上記の例に限定されず、第１電極２１は、一般的に有機ＥＬ表示装置において採用されている膜厚の範囲で適宜形成され得る。
【0118】
例えば、第１電極２１は、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、若しくはタンタル（Ｔａ）といった仕事関数の高い金属、又は合金（例えば、銀を主成分とし、０．３質量％～１質量％のパラジウム（Ｐｄ）と、０．３質量％～１質量％の銅とを含むＡｇ－Ｐｄ－Ｃｕ合金、又はＡｌ－Ｎｄ合金等）によって形成され得る。あるいは、第１電極２１としては、アルミニウム又はアルミニウムを含む合金等の仕事関数の値が小さく、かつ光反射率の高い導電材料を用いることができる。この場合には、第１電極２１上に適切な正孔注入層を設けるなどして正孔注入性を向上させることが好ましい。あるいは、第１電極２１は、誘電体多層膜やアルミニウムといった光反射性の高い反射膜上に、インジウムとスズの酸化物（ＩＴＯ）やインジウムと亜鉛の酸化物（ＩＺＯ）等の正孔注入特性に優れた透明導電材料を積層した構造とすることもできる。
【0119】
第２電極２２は、カソードとして機能する。上述したように表示装置１は上面発光型であるから、第２電極２２は、有機層２３からの光を透過し得る材料によって形成される。図示する構成例では、第２電極２２はマグネシウムと銀との合金（Ｍｇ－Ａｇ合金）によって形成される。また、第２電極２２の膜厚は、例えば１０ｎｍ程度である。ただし、本実施形態はかかる例に限定されず、第２電極２２は、一般的な有機ＥＬ表示装置においてカソードとして機能する光透過側の電極の材料として用いられている各種の公知の材料によって形成することができる。また、第２電極２２の膜厚も上記の例に限定されず、第２電極２２は、一般的に有機ＥＬ表示装置において採用されている膜厚の範囲で適宜形成され得る。
【0120】
例えば、第２電極２２は、アルミニウム、銀、マグネシウム、カルシウム（Ｃａ）、ナトリウム（Ｎａ）、ストロンチウム（Ｓｒ）、アルカリ金属と銀との合金、アルカリ土類金属と銀との合金（例えば、マグネシウムと銀との合金（Ｍｇ－Ａｇ合金））、マグネシウムとカルシウムとの合金（Ｍｇ－Ｃａ合金）、アルミニウムとリチウムとの合金（Ａｌ－Ｌｉ合金）等によって形成され得る。これらの材料を単層で用いる場合には、第２電極２２の膜厚は、例えば４ｎｍ～５０ｎｍ程度である。あるいは、第２電極２２は、有機層２３側から、上述した材料層と、例えばＩＴＯやＩＺＯからなる透明電極（例えば、厚さ３０ｎｍ～１μｍ程度）とが積層された構造とすることもできる。このような積層構造とした場合には、上述した材料層の厚さを例えば１ｎｍ～４ｎｍ程度と薄くすることもできる。あるいは、第２電極２２は、透明電極のみで構成されてもよい。あるいは、第２電極２２に対して、アルミニウム、アルミニウム合金、銀、銀合金、銅、銅合金、金、金合金等の低抵抗材料から成るバス電極（補助電極）を設け、第２電極２２全体として低抵抗化を図ってもよい。
【0121】
図示する構成例では、第１電極２１及び第２電極２２は、真空蒸着法によって所定の厚さだけ材料を成膜した後に、当該膜をエッチング法によってパターニングすることにより形成される。ただし、本実施形態はかかる例に限定されず、第１電極２１及び第２電極２２は、各種の公知の方法によって形成されてよい。第１電極２１及び第２電極２２の形成方法としては、例えば、電子ビーム蒸着法、熱フィラメント蒸着法、真空蒸着法を含む蒸着法、スパッタリング法、化学的気相成長法（ＣＶＤ法）、有機金属化学気相蒸着法（ＭＯＣＶＤ法）、イオンプレーティング法とエッチング法との組合せ、各種の印刷法（例えば、スクリーン印刷法、インクジェット印刷法、若しくはメタルマスク印刷法等）、メッキ法（電気メッキ法、若しくは無電解メッキ法等）、リフトオフ法、レーザアブレーション法、又はゾルゲル法等を挙げることができる。
【0122】
第２部材５２は、ＳｉＯ２をＣＶＤ法によって所定の膜厚だけ成膜し、その後当該ＳｉＯ２膜をフォトリソグラフィ技術及びエッチング技術を用いてパターニングすることにより形成される。ただし、第２部材５２の材料はかかる例に限定されず、第２部材５２の材料としては、絶縁性を有する各種の材料を用いることができる。例えば、第２部材５２を構成する材料としては、ＳｉＯ２、ＭｇＦ、ＬｉＦ、ポリイミド樹脂、アクリル樹脂、フッ素樹脂、シリコーン樹脂、フッ素系ポリマー、又はシリコーン系ポリマー等を挙げることができる。ただし、後述するように、第２部材５２は、第１部材５１の材料よりも屈折率が低い材料によって形成される。
【0123】
（発光素子よりも下層の構成）
第１基板１１において、有機発光ダイオード２１１を構成する第１電極２１は、ＳｉＯＮからなる層間絶縁層１６上に設けられている。そして、この層間絶縁層１６は、第１基板１１上に形成された発光素子駆動部を覆っている。
第１基板１１において、有機発光ダイオード２１１を構成する第１電極２１は、ＳｉＯＮからなる層間絶縁層１６上に設けられている。そして、この層間絶縁層１６は、第１基板１１上に形成された発光素子駆動部を覆っている。
【0124】
発光素子駆動部は、複数のＴＦＴ１５から構成される。つまり、発光素子駆動部は、画素回路２１０の駆動回路に対応するものである。ＴＦＴ１５は、第１基板１１上に形成されるゲート電極１２、第１基板１１及びゲート電極１２上に形成されるゲート絶縁膜１３、並びにゲート絶縁膜１３上に形成される半導体層１４から構成される。半導体層１４のうち、ゲート電極１２の直上に位置する領域がチャネル領域１４Ａとして機能し、当該チャネル領域１４Ａを挟むように位置する領域がソース／ドレイン領域１４Ｂとして機能する。なお、図示する例では、ＴＦＴ１５はボトムゲート型であるが、本実施形態はかかる例に限定されず、ＴＦＴ１５はトップゲート型であってもよい。
【0125】
半導体層１４の上層に、ＣＶＤ法によって２層からなる層間絶縁層１６（下層層間絶縁層１６Ａ及び上層層間絶縁層１６Ｂ）が積層される。その際、下層層間絶縁層１６Ａが積層された後、当該下層層間絶縁層１６Ａのソース／ドレイン領域１４Ｂに当たる部分に、例えばフォトリソグラフィ技術及びエッチング技術を用いて当該ソース／ドレイン領域１４Ｂを露出させるようにコンタクトホール１７が設けられ、当該コンタクトホール１７を埋め込むようにアルミニウムからなる配線１８が形成される。配線１８は、例えば真空蒸着法とエッチング法とを組み合わせて形成される。その後、上層層間絶縁層１６Ｂが積層される。
【0126】
上層層間絶縁層１６Ｂの配線１８が設けられる部分には、例えばフォトリソグラフィ技術及びエッチング技術を用いて当該配線１８を露出させるようにコンタクトホール１９が設けられる。そして、有機発光ダイオード２１１の第１電極２１を形成する際には、当該第１電極２１がコンタクトホール１９を介して配線１８と接触するように形成される。このように、有機発光ダイオード２１１は、その第１電極２１が、配線１８を介してＴＦＴ１５のソース／ドレイン領域１４Ｂ（図３に示す画素回路例であれば、駆動トランジスタ２１２のドレイン領域に対応する）と電気的に接続される。
【0127】
なお、上記の例では層間絶縁層１６をＳｉＯＮによって構成していたが、本実施形態はかかる例に限定されない。層間絶縁層１６は、一般的な有機ＥＬ表示装置において層間絶縁層として用いられ得る各種の公知の材料によって形成されてよい。例えば、層間絶縁層１６の構成材料としては、ＳｉＯ２系材料（例えば、ＳｉＯ２、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｉＯＮ、ＳＯＧ（スピンオングラス）、低融点ガラス、又はガラスペースト等）、ＳｉＮ系材料、絶縁性樹脂（例えば、ポリイミド樹脂、ノボラック系樹脂、アクリル系樹脂、ポリベンゾオキサゾール等）を、単独で、あるいは適宜組み合わせて使用することができる。また、層間絶縁層１６の形成方法も上記の例に限定されず、層間絶縁層１６の形成には、ＣＶＤ法、塗布法、スパッタリング法、又は各種印刷法等の公知の方法を用いることができる。更に、上記の例では、配線１８を、アルミニウムを真空蒸着法及びエッチング法によって成膜及びパターニングすることによって形成していたが、本実施形態はかかる例に限定されない。配線１８は、一般的な有機ＥＬ表示装置において配線として用いられる各種の材料を各種の方法によって成膜及びパターニングすることによって形成されてよい。
【0128】
また、図１３では、簡単のため、配線層を１層のみ図示している。実際には、図６を参照して説明したように、ＴＦＴ１５が形成された拡散層の上に複数の配線層が形成され、更にその上に有機発光ダイオード２１１が形成され得る。
【0129】
（発光素子よりも上層の構成）
有機発光ダイオード２１１の第２部材５２に設けられる開口部２５は、その側壁が、下方に向かうにつれて開口面積が増加するように傾斜したテーパ形状を有するように形成される。そして、当該開口部２５に第１部材５１が埋め込まれる。つまり、第１部材５１は、有機発光ダイオード２１１の発光面の直上に設けられる、発光素子からの出射光を上方に向かって伝播する層である。また、第２部材５２の開口部２５を上記のように形成することにより、第１部材５１は、その積層方向における断面形状（すなわち、図示する断面形状）が略台形を有し、上方に底面を向けた切頭錐体形状を有する。
有機発光ダイオード２１１の第２部材５２に設けられる開口部２５は、その側壁が、下方に向かうにつれて開口面積が増加するように傾斜したテーパ形状を有するように形成される。そして、当該開口部２５に第１部材５１が埋め込まれる。つまり、第１部材５１は、有機発光ダイオード２１１の発光面の直上に設けられる、発光素子からの出射光を上方に向かって伝播する層である。また、第２部材５２の開口部２５を上記のように形成することにより、第１部材５１は、その積層方向における断面形状（すなわち、図示する断面形状）が略台形を有し、上方に底面を向けた切頭錐体形状を有する。
【0130】
第１部材５１は、Ｓｉ１－ｘＮｘを真空蒸着法によって開口部２５を埋め込むように成膜し、その後当該Ｓｉ１－ｘＮｘ膜の表面を化学機械研磨法（ＣＭＰ法）等によって平坦化することにより形成される。ただし、第１部材５１の材料はかかる例に限定されず、第１部材５１の材料としては、絶縁性を有する各種の材料を用いることができる。例えば、第１部材５１を構成する材料としては、Ｓｉ１－ｘＮｘ、ＩＴＯ、ＩＺＯ、ＴｉＯ２、Ｎｂ２Ｏ５、臭素含有ポリマー、硫黄含有ポリマー、チタン含有ポリマー、又はジルコニウム含有ポリマー等を挙げることができる。第１部材５１の形成方法もかかる例に限定されず、第１部材５１の形成方法としては、各種の公知の方法が用いられてよい。
【0131】
ただし、本実施形態では、第１部材５１の屈折率ｎ１と、第２部材５２の屈折率ｎ２とがｎ１＞ｎ２の関係を満たすように、第１部材５１及び第２部材５２の材料が選択される。屈折率が上記の関係を満たすように第１部材５１及び第２部材５２の材料を選択することにより、第１部材５１と対向する第２部材５２の表面において、第１部材５１を伝播した光が少なくとも一部反射されることとなる。より具体的には、第１部材５１と第２部材５２との間には、有機発光ダイオード２１１の有機層２３及び第２電極２２が形成されているので、第２部材５２と有機層２３との界面において、第１部材５１を伝播した光が少なくとも一部反射される。つまり、第１部材５１と対向する第２部材５２の表面は光反射部（リフレクタ）５３として機能する。
【0132】
本実施形態では、上記のように第１部材５１は有機発光ダイオード２１１の発光面の直上に設けられる。そして、第１部材５１は上方に底面を向けた切頭錐体形状を有するため、有機発光ダイオード２１１の発光面から出射された光は、第１部材５１と第２部材５２との界面、すなわちリフレクタ５３によって、光出射方向である上方に向かって反射されることとなる。このように、本実施形態によれば、リフレクタ５３を設けることにより、有機発光ダイオード２１１からの出射光の取り出し効率を向上させることができ、表示装置１全体としての輝度を向上させることができる。
【0133】
なお、本発明者らによる検討の結果、有機発光ダイオード２１１からの出射光の取り出し効率をより好適に向上させるためには、第１部材５１及び第２部材５２の屈折率は、ｎ１－ｎ２≧０．２０の関係を満たすことが好ましい。更に好ましくは、第１部材５１及び第２部材５２の屈折率は、ｎ１－ｎ２≧０．３０の関係を満たすことが望ましい。更に、有機発光ダイオード２１１からの出射光の取り出し効率をより向上させるためには、第１部材５１の形状が、０．５≦Ｒ１／Ｒ２≦０．８、かつ０．５≦Ｈ／Ｒ１≦０．８の関係を満たすことが好ましい。ここで、Ｒ１は第１部材５１の光入射面（すなわち、積層方向における下方を向いた部位であって、有機発光ダイオード２１１の発光面と対向する面）の直径、Ｒ２は第１部材５１の光出射面（すなわち、積層方向における上方を向いた面）の直径、Ｈは第１部材５１を切頭錐体とみなした場合の底面と上面との距離（積層方向における高さ）である。
【0134】
平坦化された第１部材５１の上層には、保護膜３１及び平坦化膜３２がこの順に積層される。保護膜３１は、例えば、Ｓｉ１－ｙＮｙを真空蒸着法によって所定の膜厚（３．０μｍ程度）だけ積層することによって形成される。また、平坦化膜３２は、例えば、ＳｉＯ２をＣＶＤ法によって所定の膜厚（２．０μｍ程度）だけ積層し、その表面をＣＭＰ法等によって平坦化することによって形成される。
【0135】
ただし、保護膜３１及び平坦化膜３２の材料及び膜厚はかかる例に限定されず、保護膜３１及び平坦化膜３２は、一般的な有機ＥＬ表示装置の保護膜及び平坦化膜として用いられている各種の公知の材料によって、一般的に有機ＥＬ表示装置において採用されている膜厚を有するように適宜形成されてよい。
【0136】
ただし、本実施形態では、好適に、保護膜３１の屈折率ｎ３が、第１部材５１の屈折率ｎ１と同等又は第１部材５１の屈折率ｎ１よりも小さくなるように、保護膜３１の材料が選択される。更に、好適に、保護膜３１の屈折率ｎ３と、平坦化膜３２の屈折率ｎ４との差分の絶対値が０．３０以下、より好ましくは０．２０以下になるように、保護膜３１及び平坦化膜３２の材料が選択される。このように保護膜３１及び平坦化膜３２の材料を選択することにより、有機発光ダイオード２１１からの出射光が、第１部材５１と保護膜３１との界面、及び保護膜３１と平坦化膜３２との界面において反射または散乱されることを抑制することができ、光取り出し効率を更に向上させることができる。
【0137】
平坦化膜３２の上層には、ＣＦ層３３が形成される。このように、表示装置１は、有機発光ダイオード２１１が形成される第１基板１１上にＣＦ層３３が形成される、いわゆるオンチップカラーフィルタ（ＯＣＣＦ）方式の表示装置である。ＣＦ層３３の上層に、例えばエポキシ樹脂等の封止樹脂膜３５を介して第２基板３４が貼り合わされることにより、表示装置１が作製される。なお、封止樹脂膜３５の材料はかかる例に限定されず、封止樹脂膜３５の材料は、有機発光ダイオード２１１からの出射光に対する透過性が高いこと、下層に位置するＣＦ層３３及び上層に位置する第２基板３４との接着性に優れていること、及び下層に位置するＣＦ層３３との界面及び上層に位置する第２基板３４との界面における光の反射性が低いこと等を考慮して、適宜選択されてよい。ただし、本実施形態はかかる例に限定されず、表示装置１は、第２基板３４上にＣＦ層３３が形成され、当該ＣＦ層３３が有機発光ダイオード２１１と対向するように、第１基板１１と第２基板３４とが貼り合わされて作製される、いわゆる対向ＣＦ方式の表示装置であってもよい。
【0138】
ＣＦ層３３は、有機発光ダイオード２１１の各々に対して所定の面積を有する各色のＣＦが設けられるように、形成される。ＣＦ層３３は、例えばレジスト材をフォトリソグラフィ技術で所定の形状に露光、現像することにより、形成され得る。また、ＣＦ層３３の膜厚は、例えば２μｍ程度である。ただし、ＣＦ層３３の材料、形成方法及び膜厚はかかる例に限定されず、ＣＦ層３３は、一般的な有機ＥＬ表示装置のＣＦ層として用いられている各種の公知の材料、及び各種の公知の方法によって、一般的に有機ＥＬ表示装置において採用されている膜厚を有するように適宜形成されてよい。
【0139】
図示する例では、ＣＦ層３３は、それぞれが所定の面積を有する赤色のＣＦ３３Ｒ、緑色のＣＦ３３Ｇ、及び青色のＣＦ３３Ｂが連続的に水平面内に分布するように構成されている。なお、以下の説明では、ＣＦ３３Ｒ、ＣＦ３３Ｇ及びＣＦ３３Ｂを特に区別する必要がない場合には、これらのうちの１つ又は複数を指して、単にＣＦ３３ａとも記載することとする。１つの有機発光ダイオード２１１と１つのＣＦ３３ａとの組み合わせにより、１つの副画素が形成される。
【0140】
以上、表示装置１の具体的な構成例について説明した。なお、以上説明した表示装置１の構成、特にリフレクタ５３の構成については、例えば本出願人による先行出願である、特開２０１３－１９１５３３号公報を参照することができる。ただし、本実施形態に係る表示装置１の構成はかかる例に限定されない。上述したように、本実施形態に係る表示装置１には、上記（４．配線層のレイアウト）で説明した点が反映されていればよく、その他の点については、一般的な表示装置において用いられている各種の公知の構成を適用することができる。
【0141】
（６．適用例）
以上説明した本実施形態に係る表示装置１の適用例について説明する。ここでは、以上説明した本実施形態に係る表示装置１が適用され得る電子機器のいくつかの例について説明する。
以上説明した本実施形態に係る表示装置１の適用例について説明する。ここでは、以上説明した本実施形態に係る表示装置１が適用され得る電子機器のいくつかの例について説明する。
【0142】
図１４は、本実施形態に係る表示装置１が適用され得る電子機器の一例である、スマートフォンの外観を示す図である。図１４に示すように、スマートフォン５０１は、ボタンから構成されユーザによる操作入力を受け付ける操作部５０３と、各種の情報を表示する表示部５０５と、を有する。当該表示部５０５に、表示装置１が適用され得る。
【0143】
図１５及び図１６は、本実施形態に係る表示装置１が適用され得る電子機器の他の例である、デジタルカメラの外観を示す図である。図１５は、デジタルカメラ５１１を前方（被写体側）から眺めた外観を示しており、図１６は、デジタルカメラ５１１を後方から眺めた外観を示している。図１５及び図１６に示すように、デジタルカメラ５１１は、本体部（カメラボディ）５１３と、交換式のレンズユニット５１５と、撮影時にユーザによって把持されるグリップ部５１７と、各種の情報を表示するモニタ５１９と、撮影時にユーザによって観察されるスルー画を表示する電子ビューファインダ（ＥＶＦ：Electronic View Finder）５２１と、を有する。当該モニタ５１９及びＥＶＦ５２１に、表示装置１が適用され得る。
【0144】
図１７は、本実施形態に係る表示装置１が適用され得る電子機器の他の例である、ヘッドマウントディスプレイ（ＨＭＤ：Head Mounted Display）の外観を示す図である。図１７に示すように、ＨＭＤ５３１は、各種の情報を表示する眼鏡形の表示部５３３と、装着時にユーザの耳に掛止される耳掛け部５３５と、を有する。当該表示部５３３に、表示装置１が適用され得る。
【0145】
以上、本実施形態に係る表示装置１が適用され得る電子機器のいくつかの例について説明した。なお、表示装置１が適用され得る電子機器は上記で例示したものに限定されず、表示装置１は、例えば、テレビジョン装置、電子ブック、スマートフォン、携帯情報端末（ＰＤＡ：Personal Digital Assistant）、ノート型ＰＣ（Personal Computer）、ビデオカメラ、又はゲーム機器等、外部から入力された画像信号又は内部で生成した画像信号に基づいて表示を行うあらゆる分野の電子機器に搭載される表示装置に適用することが可能である。
【0146】
（７．補足）
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【0147】
例えば、上述した実施形態では、画素回路２１０の駆動回路を構成する各トランジスタ（駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４及びスイッチングトランジスタ２１７）は、Ｐチャネル型であったが、本開示に係る技術はかかる例に限定されない。例えば、これらのトランジスタはＮチャネル型であってもよい。
【0148】
また、本明細書に記載された効果は、あくまで説明的又は例示的なものであって限定的なものではない。つまり、本開示に係る技術は、上記の効果とともに、又は上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏し得る。
【0149】
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
発光素子及び当該発光素子を駆動するための駆動回路から構成される画素回路が行列状に複数並べられて構成される画素部と、
前記画素回路の各々に接続される配線であって、複数の前記画素回路の各行に対応して第１の方向に延伸して設けられる走査線と、
前記画素回路の各々に接続される配線であって、複数の前記画素回路の各列に対応して前記第１の方向と直交する第２の方向に延伸して設けられる信号線と、
を備え、
前記走査線及び前記信号線のうちで、１つの前記画素回路に対して設けられる本数がより多い方が、より下層の配線層に位置し、
前記駆動回路に含まれる容量素子の電極が、前記走査線及び前記信号線のいずれかが設けられる配線層に位置する、
表示装置。
（２）
前記駆動回路は複数のトランジスタを有し、
複数の前記トランジスタが形成される拡散層の上に、前記走査線、前記信号線及び前記容量素子が形成される複数の配線層が積層される、
前記（１）に記載の表示装置。
（３）
前記発光素子は有機発光ダイオードであり、
前記有機発光ダイオードが、最上層の前記配線層の上に位置する、
前記（２）に記載の表示装置。
（４）
１つの前記画素回路によって１つの副画素が構成され、
４つの前記副画素によって１つの画素が構成される、
前記（１）～（３）のいずれか１項に記載の表示装置。
（５）
前記走査線の数が、前記信号線の数よりも多い、
前記（１）～（４）のいずれか１項に記載の表示装置。
（６）
前記走査線は水平方向に延伸する配線であり、
前記信号線は垂直方向に延伸する配線である、
前記（１）～（５）のいずれか１項に記載の表示装置。
（７）
複数の前記走査線の全てが同一の配線層に位置する、又は複数の前記信号線の全てが同一の配線層に位置する、
前記（１）～（６）のいずれか１項に記載の表示装置。
（８）
複数の前記走査線が互いに異なる複数の配線層に分散して配置される、又は複数の前記信号線が互いに異なる複数の配線層に分散して配置される、
前記（１）～（７）のいずれか１項に記載の表示装置。
（９）
映像信号に基づいて表示を行う表示装置、
を備え、
前記表示装置は、
発光素子及び当該発光素子を駆動するための駆動回路から構成される画素回路が行列状に複数並べられて構成される画素部と、
前記画素回路の各々に接続される配線であって、複数の前記画素回路の各行に対応して第１の方向に延伸して設けられる走査線と、
前記画素回路の各々に接続される配線であって、複数の前記画素回路の各列に対応して前記第１の方向と直交する第２の方向に延伸して設けられる信号線と、
を有し、
前記走査線及び前記信号線のうちで、１つの前記画素回路に対して設けられる本数がより多い方が、より下層の配線層に位置し、
前記駆動回路に含まれる容量素子の電極が、前記走査線及び前記信号線のいずれかが設けられる配線層に位置する、
電子機器。
（１）
発光素子及び当該発光素子を駆動するための駆動回路から構成される画素回路が行列状に複数並べられて構成される画素部と、
前記画素回路の各々に接続される配線であって、複数の前記画素回路の各行に対応して第１の方向に延伸して設けられる走査線と、
前記画素回路の各々に接続される配線であって、複数の前記画素回路の各列に対応して前記第１の方向と直交する第２の方向に延伸して設けられる信号線と、
を備え、
前記走査線及び前記信号線のうちで、１つの前記画素回路に対して設けられる本数がより多い方が、より下層の配線層に位置し、
前記駆動回路に含まれる容量素子の電極が、前記走査線及び前記信号線のいずれかが設けられる配線層に位置する、
表示装置。
（２）
前記駆動回路は複数のトランジスタを有し、
複数の前記トランジスタが形成される拡散層の上に、前記走査線、前記信号線及び前記容量素子が形成される複数の配線層が積層される、
前記（１）に記載の表示装置。
（３）
前記発光素子は有機発光ダイオードであり、
前記有機発光ダイオードが、最上層の前記配線層の上に位置する、
前記（２）に記載の表示装置。
（４）
１つの前記画素回路によって１つの副画素が構成され、
４つの前記副画素によって１つの画素が構成される、
前記（１）～（３）のいずれか１項に記載の表示装置。
（５）
前記走査線の数が、前記信号線の数よりも多い、
前記（１）～（４）のいずれか１項に記載の表示装置。
（６）
前記走査線は水平方向に延伸する配線であり、
前記信号線は垂直方向に延伸する配線である、
前記（１）～（５）のいずれか１項に記載の表示装置。
（７）
複数の前記走査線の全てが同一の配線層に位置する、又は複数の前記信号線の全てが同一の配線層に位置する、
前記（１）～（６）のいずれか１項に記載の表示装置。
（８）
複数の前記走査線が互いに異なる複数の配線層に分散して配置される、又は複数の前記信号線が互いに異なる複数の配線層に分散して配置される、
前記（１）～（７）のいずれか１項に記載の表示装置。
（９）
映像信号に基づいて表示を行う表示装置、
を備え、
前記表示装置は、
発光素子及び当該発光素子を駆動するための駆動回路から構成される画素回路が行列状に複数並べられて構成される画素部と、
前記画素回路の各々に接続される配線であって、複数の前記画素回路の各行に対応して第１の方向に延伸して設けられる走査線と、
前記画素回路の各々に接続される配線であって、複数の前記画素回路の各列に対応して前記第１の方向と直交する第２の方向に延伸して設けられる信号線と、
を有し、
前記走査線及び前記信号線のうちで、１つの前記画素回路に対して設けられる本数がより多い方が、より下層の配線層に位置し、
前記駆動回路に含まれる容量素子の電極が、前記走査線及び前記信号線のいずれかが設けられる配線層に位置する、
電子機器。
【符号の説明】
【0150】
１ 表示装置
１０ 表示パネル
２０ 画素部
３０ 走査部
４０ 選択部
２１０、２２０ 画素回路
２１１、２２１ 有機発光ダイオード
２１２ 駆動トランジスタ
２１３ サンプリングトランジスタ
２１４ 発光制御トランジスタ
２１５、２２７ 保持容量
２１６ 補助容量
２１７ スイッチングトランジスタ
２２２、２２３、２２４、２２５、２２６ トランジスタ
２２８ Ｈ走査線
２２９ Ｖ信号線
２３１ 拡散層
２３２、２３５、２３８、２４１ 絶縁体層
２３３ コンタクト
２３６、２３９、２４２ ビア
２３４、２３７、２４０ 配線層
２４３ アノード
２５１ 容量素子下部電極
２５２、２５４ 容量素子上部電極
２６１ 有機層
３０１ 書き込み走査部
３０２ 書き込み走査線
３１１ 第１駆動走査部
３１２ 第１駆動線
３２１ 第２駆動走査部
３２２ 第２駆動線
３３１ 共通電源線
３３２ 電源線
３３３ グランド線
４０１ 信号出力部
４０２ 信号線
５０１ スマートフォン（電子機器）
５１１ デジタルカメラ（電子機器）
５３１ ＨＭＤ（電子機器）
１０ 表示パネル
２０ 画素部
３０ 走査部
４０ 選択部
２１０、２２０ 画素回路
２１１、２２１ 有機発光ダイオード
２１２ 駆動トランジスタ
２１３ サンプリングトランジスタ
２１４ 発光制御トランジスタ
２１５、２２７ 保持容量
２１６ 補助容量
２１７ スイッチングトランジスタ
２２２、２２３、２２４、２２５、２２６ トランジスタ
２２８ Ｈ走査線
２２９ Ｖ信号線
２３１ 拡散層
２３２、２３５、２３８、２４１ 絶縁体層
２３３ コンタクト
２３６、２３９、２４２ ビア
２３４、２３７、２４０ 配線層
２４３ アノード
２５１ 容量素子下部電極
２５２、２５４ 容量素子上部電極
２６１ 有機層
３０１ 書き込み走査部
３０２ 書き込み走査線
３１１ 第１駆動走査部
３１２ 第１駆動線
３２１ 第２駆動走査部
３２２ 第２駆動線
３３１ 共通電源線
３３２ 電源線
３３３ グランド線
４０１ 信号出力部
４０２ 信号線
５０１ スマートフォン（電子機器）
５１１ デジタルカメラ（電子機器）
５３１ ＨＭＤ（電子機器）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】