特許 7169440 太陽電池の製造方法および太陽電池

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-11-01

(45)【発行日】2022-11-10

(54)【発明の名称】太陽電池の製造方法および太陽電池

(51)【国際特許分類】

   H01L 31/0747 20120101AFI20221102BHJP

   H01L 31/18 20060101ALI20221102BHJP

【ＦＩ】

H01L31/06 455

H01L31/04 420

【請求項の数】 3

(21)【出願番号】P 2021515969

(86)(22)【出願日】2020-04-09

(86)【国際出願番号】 JP2020015915

(87)【国際公開番号】W WO2020217999

(87)【国際公開日】2020-10-29

【審査請求日】2021-07-13

(31)【優先権主張番号】P 2019082185

(32)【優先日】2019-04-23

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000000941

【氏名又は名称】株式会社カネカ

(74)【代理人】

【識別番号】100131705

【弁理士】

【氏名又は名称】新山 雄一

(74)【代理人】

【識別番号】100145713

【弁理士】

【氏名又は名称】加藤 竜太

(72)【発明者】

【氏名】小西 克典

(72)【発明者】

【氏名】河▲崎▼ 勇人

(72)【発明者】

【氏名】足立 大輔

【審査官】佐竹 政彦

(56)【参考文献】

【文献】特開２０１４－０７２２０９（ＪＰ，Ａ）

【文献】特開２０１７－１５７７８１（ＪＰ，Ａ）

【文献】特開２０１４－０５６９１８（ＪＰ，Ａ）

【文献】特開２０１４－０７５５２６（ＪＰ，Ａ）

【文献】特開２０１６－１２７２５２（ＪＰ，Ａ）

【文献】特開２０１３－１９１６５６（ＪＰ，Ａ）

【文献】特開２０１０－１２９８７２（ＪＰ，Ａ）

【文献】国際公開第２０１６／０７６３００（ＷＯ，Ａ１）

【文献】国際公開第２０１４／１５７５２５（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３１／０７４７、３１／１８－３１／２０

(57)【特許請求の範囲】

【請求項1】

半導体基板と、前記半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１電極層と、前記半導体基板の前記他方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池の製造方法であって、
前記半導体基板の前記他方主面側に、第１真性半導体層の材料膜および前記第１導電型半導体層の材料膜を順に形成する第１半導体層材料膜形成工程と、
前記第１導電型半導体層の材料膜の上に、リフトオフ層を形成するリフトオフ層形成工程と、
前記第２領域における前記リフトオフ層、前記第１導電型半導体層の材料膜、および前記第１真性半導体層の材料膜の膜厚方向の一部を除去することにより、前記第１領域に、前記第１真性半導体層、パターン化された前記第１導電型半導体層および前記リフトオフ層を形成する第１半導体層形成工程と、
前記第１領域における前記リフトオフ層および前記第２領域における前記第１真性半導体層の上に、第２真性半導体層の材料膜および前記第２導電型半導体層の材料膜を順に形成する第２半導体層材料膜形成工程と、
前記リフトオフ層を除去することにより、前記第１領域における前記第２導電型半導体層の材料膜および前記第２真性半導体層の材料膜を除去し、前記第２領域に、前記第１真性半導体層、パターン化された前記第２真性半導体層および前記第２導電型半導体層を形成する第２半導体層形成工程と、
を含み、
前記第１半導体層形成工程において、
レジストをマスクとして用いて、前記第２領域における前記リフトオフ層を除去することにより、前記第１領域に、パターン化された前記リフトオフ層を形成した後に、前記レジストを除去し、
パターン化された前記リフトオフ層をマスクとして、前記第２領域における前記第１導電型半導体層の材料膜、および前記第１真性半導体層の材料膜の膜厚方向の一部を除去することにより、前記第１領域に、前記第１真性半導体層、およびパターン化された前記第１導電型半導体層を形成する、
太陽電池の製造方法。

【請求項2】

半導体基板と、前記半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１電極層と、前記半導体基板の前記他方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池の製造方法であって、
前記半導体基板の前記他方主面側に、第１真性半導体層の材料膜および前記第１導電型半導体層の材料膜を順に形成する第１半導体層材料膜形成工程と、
前記第１導電型半導体層の材料膜の上に、リフトオフ層を形成するリフトオフ層形成工程と、
前記第２領域における前記リフトオフ層、前記第１導電型半導体層の材料膜、および前記第１真性半導体層の材料膜の膜厚方向の一部を除去することにより、前記第１領域に、前記第１真性半導体層、パターン化された前記第１導電型半導体層および前記リフトオフ層を形成する第１半導体層形成工程と、
前記第１領域における前記リフトオフ層および前記第２領域における前記第１真性半導体層の上に、第２真性半導体層の材料膜および前記第２導電型半導体層の材料膜を順に形成する第２半導体層材料膜形成工程と、
前記リフトオフ層を除去することにより、前記第１領域における前記第２導電型半導体層の材料膜および前記第２真性半導体層の材料膜を除去し、前記第２領域に、前記第１真性半導体層、パターン化された前記第２真性半導体層および前記第２導電型半導体層を形成する第２半導体層形成工程と、
を含み、
前記第１半導体層形成工程において、プラズマエッチング法を用いて、前記第２領域における前記リフトオフ層、前記第１導電型半導体層の材料膜、および前記第１真性半導体層の材料膜の膜厚方向の一部を除去する、
太陽電池の製造方法。

【請求項3】

前記第２半導体層材料膜形成工程および前記第２半導体層形成工程において、前記第２真性半導体層の材料膜および前記第２真性半導体層は、前記第２導電型のドーパントを含む、請求項１または２に記載の太陽電池の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、裏面電極型（バックコンタクト型）の太陽電池の製造方法および太陽電池に関する。

【背景技術】

【0002】

半導体基板を用いた太陽電池として、受光面側および裏面側の両面に電極が形成された両面電極型の太陽電池と、裏面側のみに電極が形成された裏面電極型の太陽電池とがある。両面電極型の太陽電池では、受光面側に電極が形成されるため、この電極により太陽光が遮蔽されてしまう。一方、裏面電極型の太陽電池では、受光面側に電極が形成されないため、両面電極型の太陽電池と比較して太陽光の受光率が高い。特許文献１には、裏面電極型の太陽電池が開示されている。

【0003】

特許文献１に記載の太陽電池は、光電変換層として機能する半導体基板と、半導体基板の裏面側の一部に順に積層された第１真性半導体層、第１導電型半導体層および第１電極層と、半導体基板の裏面側の他の一部に順に積層された第２真性半導体層、第２導電型半導体層および第２電極層とを備える。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１４－７５５２６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

一般に、第１真性半導体層および第１導電型半導体層のパターニング（１回目のパターニング）と、第２真性半導体層および第２導電型半導体層のパターニング（２回目のパターニング）において、フォトリソグラフィ技術を用いたエッチング法が用いられる。しかし、フォトリソグラフィ技術を用いたエッチング法では、例えばスピンコート法によるフォトレジスト塗布、フォトレジスト乾燥、フォトレジスト露光、フォトレジスト現像、フォトレジストをマスクとして用いた半導体層のエッチング、およびフォトレジスト剥離のプロセスが必要であり、プロセスが複雑であった。

【0006】

この点に関し、特許文献１には、２回目のパターニングにおいて、リフトオフ層（犠牲層）を用いたリフトオフ法により、パターニングのプロセスの簡略化を図る技術が知られている。リフトオフ層は、１回目のパターニングの前に形成され、１回目のパターニングにおいて半導体層とともにパターニングされる。この１回目のパターニングの際、半導体基板の裏面側の他の一部が露出するため、その後、露出した半導体基板の表面を洗浄する必要がある。

【0007】

この基板洗浄工程において、洗浄溶液（例えば、フッ酸）によりリフトオフ層がエッチングされ、リフトオフ層の膜厚が減少してしまうことがあった。リフトオフ層の膜厚が減少すると、２回目のパターニングにおいて、リフトオフ層によるリフトオフ性が低下してしまう（例えば、２回目のパターニングの前にリフトオフ層が剥離してしまい、２回目のパターニングにおいてリフトオフプロセスが正常に行われなくなってしまう）。

【0008】

本発明は、リフトオフ層によるリフトオフ性の低下を回避する太陽電池の製造方法、およびその製造方法によって製造された太陽電池を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明に係る太陽電池の製造方法は、半導体基板と、前記半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１電極層と、前記半導体基板の前記他方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池の製造方法であって、前記半導体基板の前記他方主面側に、第１真性半導体層の材料膜および前記第１導電型半導体層の材料膜を順に形成する第１半導体層材料膜形成工程と、前記第１導電型半導体層の材料膜の上に、リフトオフ層を形成するリフトオフ層形成工程と、前記第２領域における前記リフトオフ層、前記第１導電型半導体層の材料膜、および前記第１真性半導体層の材料膜の膜厚方向の一部を除去することにより、前記第１領域に、前記第１真性半導体層、パターン化された前記第１導電型半導体層および前記リフトオフ層を形成する第１半導体層形成工程と、前記第１領域における前記リフトオフ層および前記第２領域における前記第１真性半導体層の上に、第２真性半導体層の材料膜および前記第２導電型半導体層の材料膜を順に形成する第２半導体層材料膜形成工程と、前記リフトオフ層を除去することにより、前記第１領域における前記第２導電型半導体層の材料膜および前記第２真性半導体層の材料膜を除去し、前記第２領域に、前記第１真性半導体層、パターン化された前記第２真性半導体層および前記第２導電型半導体層を形成する第２半導体層形成工程と、を含む。

【0010】

本発明に係る太陽電池は、半導体基板と、前記半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１電極層と、前記半導体基板の前記他方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池であって、前記半導体基板の前記他方主面側の前記第１領域および前記第２領域に形成された第１真性半導体層と、前記第１領域における前記第１真性半導体層の上に形成された前記第１導電型半導体層と、前記第２領域における前記第１真性半導体層の上に形成された第２真性半導体層および前記第２導電型半導体層と、を備え、前記第２領域における前記第１真性半導体層の膜厚は、前記第１領域における前記第１真性半導体層の膜厚よりも薄く、前記第２領域における前記第１真性半導体層および前記第２真性半導体層の総膜厚は、前記第１領域における前記第１真性半導体層の膜厚よりも厚く、前記第２真性半導体層は、前記第２導電型のドーパントを含む。

【発明の効果】

【0011】

本発明によれば、太陽電池の製造方法において、リフトオフ層によるリフトオフ性の低下を回避することができる。また、本発明によれば、その製造方法によって製造された太陽電池を提供することができる。

【図面の簡単な説明】

【0012】

【図1】本実施形態に係る太陽電池を裏面側からみた図である。

【図2】図１の太陽電池におけるII－II線断面図である。

【図3A】本実施形態に係る太陽電池の製造方法における第１半導体層材料膜形成工程およびリフトオフ層形成工程を示す図である。

【図3B】本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。

【図3C】本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。

【図3D】本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。

【図3E】本実施形態に係る太陽電池の製造方法における第２半導体層材料膜形成工程を示す図である。

【図3F】本実施形態に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。

【図3G】本実施形態に係る太陽電池の製造方法における電極層形成工程を示す図である。

【図4】本実施形態の変形例に係る太陽電池の断面図であって、図１のII－II線断面に相当する断面図である。

【発明を実施するための形態】

【0013】

以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。

【0014】

（太陽電池）
図１は、本実施形態に係る太陽電池を裏面側からみた図である。図１に示す太陽電池１は、裏面電極型の太陽電池である。太陽電池１は、２つの主面を備える半導体基板１１を備え、半導体基板１１の主面において第１領域７と第２領域８とを有する。

【0015】

第１領域７は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部７ｆと、櫛歯の支持部に相当するバスバー部７ｂとを有する。バスバー部７ｂは、半導体基板１１の一方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部７ｆは、バスバー部７ｂから、第１方向（Ｘ方向）に交差する第２方向（Ｙ方向）に延在する。
同様に、第２領域８は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部８ｆと、櫛歯の支持部に相当するバスバー部８ｂとを有する。バスバー部８ｂは、半導体基板１１の一方の辺部に対向する他方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部８ｆは、バスバー部８ｂから、第２方向（Ｙ方向）に延在する。
フィンガー部７ｆとフィンガー部８ｆとは、第１方向（Ｘ方向）に交互に設けられている。
なお、第１領域７および第２領域８は、ストライプ状に形成されてもよい。

【0016】

図２は、図１の太陽電池におけるII－II線断面図である。図２に示すように、太陽電池１は、半導体基板１１と、半導体基板１１の主面のうちの受光する側の一方の主面である受光面側に順に積層された真性半導体層１３および光学調整層１５を備える。また、太陽電池１は、半導体基板１１の主面のうちの受光面の反対側の他方の主面である裏面側の一部（第１領域７）に順に積層された第１真性半導体層２３、第１導電型半導体層２５および第１電極層２７を備える。また、太陽電池１は、半導体基板１１の裏面側の他の一部（第２領域８）に順に積層された第１真性半導体層２３、第２真性半導体層３３、第２導電型半導体層３５および第２電極層３７を備える。

【0017】

半導体基板１１は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板１１は、例えば結晶シリコン材料にｎ型ドーパントがドープされたｎ型の半導体基板である。ｎ型ドーパントとしては、例えばリン（Ｐ）が挙げられる。
半導体基板１１は、受光面側からの入射光を吸収して光キャリア（電子および正孔）を生成する光電変換基板として機能する。
半導体基板１１の材料として結晶シリコンが用いられることにより、暗電流が比較的に小さく、入射光の強度が低い場合であっても比較的高出力（照度によらず安定した出力）が得られる。

【0018】

真性半導体層１３は、半導体基板１１の受光面側に形成されている。第１真性半導体層２３は、半導体基板１１の裏面側の第１領域７および第２領域８に形成されている。第２真性半導体層３３は、半導体基板１１の裏面側の第２領域８に、すなわち第２領域８における第１真性半導体層２３上に形成されている。
第２領域８における第１真性半導体層２３の膜厚は、第１領域７における第１真性半導体層２３の膜厚よりも薄い。また、第２領域８における第１真性半導体層２３および第２真性半導体層３３の総膜厚は、第１領域７における第１真性半導体層２３の膜厚よりも厚い。

【0019】

真性半導体層１３、第１真性半導体層２３および第２真性半導体層３３は、例えば真性（ｉ型）アモルファスシリコンを主成分とする材料で形成される。
真性半導体層１３、第１真性半導体層２３および第２真性半導体層３３は、いわゆるパッシベーション層として機能し、半導体基板１１で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める。

【0020】

光学調整層１５は、半導体基板１１の受光面側の真性半導体層１３上に形成されている。光学調整層１５は、入射光の反射を防止する反射防止層として機能するとともに、半導体基板１１の受光面側および真性半導体層１３を保護する保護層として機能する。光学調整層１５は、例えば酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の絶縁体材料で形成される。

【0021】

第１導電型半導体層２５は、第１領域７における第１真性半導体層２３上に、すなわち半導体基板１１の裏面側の第１領域７に形成されている。第１導電型半導体層２５は、例えばアモルファスシリコン材料で形成される。第１導電型半導体層２５は、例えばアモルファスシリコン材料にｐ型ドーパントがドープされたｐ型の半導体層である。ｐ型ドーパントとしては、例えばホウ素（Ｂ）が挙げられる。

【0022】

第２導電型半導体層３５は、第２真性半導体層３３上に、すなわち半導体基板１１の裏面側の第２領域８に形成されている。第２導電型半導体層３５は、例えばアモルファスシリコン材料で形成される。第２導電型半導体層３５は、例えばアモルファスシリコン材料にｎ型ドーパント（例えば、上述したリン（Ｐ））がドープされたｎ型半導体層である。

【0023】

なお、第１導電型半導体層２５がｎ型半導体層であり、第２導電型半導体層３５がｐ型半導体層であってもよい。
また、半導体基板１１は、結晶シリコン材料にｐ型ドーパント（例えば、上述したホウ素（Ｂ））がドープされたｐ型半導体基板であってもよい。

【0024】

第１電極層２７は、第１導電型半導体層２５上に形成されており、第２電極層３７は、第２導電型半導体層３５上に形成されている。
第１電極層２７は、第１導電型半導体層２５上に順に積層された透明電極層２８と金属電極層２９とを有する。第２電極層３７は、第２導電型半導体層３５上に順に積層された透明電極層３８と金属電極層３９とを有する。
透明電極層２８，３８は、透明な導電性材料で形成される。透明導電性材料としては、ＩＴＯ（Indium Tin Oxide：酸化インジウムおよび酸化スズの複合酸化物）、ＺｎＯ（Zinc Oxide：酸化亜鉛）が挙げられる。金属電極層２９，３９は、銀等の金属粉末を含有する導電性ペースト材料で形成される。

【0025】

（太陽電池の製造方法）
以下、図３Ａ～図３Ｇを参照して、図１および図２に示す本実施形態の太陽電池１の製造方法について説明する。図３Ａは、本実施形態に係る太陽電池の製造方法における第１半導体層材料膜形成工程およびリフトオフ層形成工程を示す図であり、図３Ｂ～図３Ｄは、本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。また、図３Ｅは、本実施形態に係る太陽電池の製造方法における第２半導体層材料膜形成工程を示す図であり、図３Ｆは、本実施形態に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。また、図３Ｇは、本実施形態に係る太陽電池の製造方法における電極層形成工程を示す図である。

【0026】

まず、図３Ａに示すように、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、第１真性半導体層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚを順に積層（製膜）する（第１半導体層材料膜形成工程）。
また、例えばＣＶＤ法を用いて、半導体基板１１の受光面側の全面に、真性半導体層１３および光学調整層１５を順に積層（製膜）する。

【0027】

次に、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、具体的には第１導電型半導体層材料膜２５Ｚ上の全面に、リフトオフ層（犠牲層）４０を積層（製膜）する（リフトオフ層形成工程）。
リフトオフ層４０は、酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の材料で形成される。これにより、リフトオフ層４０は、フッ酸処理（フッ酸、またはフッ酸と他の種類の酸との混合物での処理）で容易に除去される。

【0028】

次に、図３Ｂ～図３Ｄに示すように、例えばフォトリソグラフィ技術を用いて、半導体基板１１の裏面側において、第２領域８におけるリフトオフ層４０、第１導電型半導体層材料膜２５Ｚ、および第１真性半導体層材料膜２３Ｚの膜厚方向の一部を除去することにより、第１領域７に、第１真性半導体層２３、パターン化された第１導電型半導体層２５およびリフトオフ層４０を形成する（第１半導体層形成工程）。

【0029】

具体的には、図３Ｂに示すように、半導体基板１１の裏面側の第１領域７に、フォトリソグラフィ―技術を用いてレジスト９０を形成する。その後、レジスト９０をマスクとして、第２領域８におけるリフトオフ層４０をエッチングすることにより、第１領域７に、パターン化されたリフトオフ層４０を形成する。リフトオフ層４０に対するエッチング溶液としては、例えばフッ酸、またはフッ酸と他の種類の酸との混合物が用いられる。

【0030】

次に、図３Ｃに示すように、レジスト９０、およびパターン化されたリフトオフ層４０をマスクとして、第２領域８における第１導電型半導体層材料膜２５Ｚ、および第１真性半導体層材料膜２３Ｚの膜厚方向の一部をエッチングすることにより、第１領域７に、第１真性半導体層２３、およびパターン化された第１導電型半導体層２５を形成する。第１導電型半導体層材料膜２５Ｚおよび第１真性半導体層材料膜２３Ｚに対するエッチング溶液としては、オゾンをフッ酸に溶解させた混合液、またはフッ酸と硝酸との混合液等の酸性溶液が用いられる。
その後、図３Ｄに示すように、レジスト９０を除去する。レジスト９０に対するエッチング溶液としては、アセトンなどの有機溶剤が用いられる。

【0031】

ここで、第２領域８における第１真性半導体層材料膜２３Ｚを全て除去し、半導体基板１１の表面を露出させると、露出した半導体基板１１の表面を洗浄する必要がある。基板洗浄工程では、例えばオゾン処理を行った後、フッ酸処理が行われる。フッ酸処理とは、フッ酸のみならず、フッ酸に他の種類の酸を含めた混合物での処理も含む。この際、リフトオフ層４０がエッチングされ、リフトオフ層４０の膜厚が減少してしまう。リフトオフ層４０の膜厚が減少すると、第２導電型半導体層３５のパターニングにおいて、リフトオフ層４０によるリフトオフ性が低下してしまう（例えば、第２導電型半導体層３５のパターニングの前にリフトオフ層が剥離してしまい、第２導電型半導体層３５のパターニングにおいてリフトオフプロセスが正常に行われなくなってしまう）。

【0032】

これに対して、本実施形態では、第２領域８における第１真性半導体層材料膜２３Ｚの一部が残るので、半導体基板１１の表面が露出せず、その後、基板洗浄工程が不要である。そのため、基板洗浄工程における洗浄溶液（例えば、フッ酸）によりリフトオフ層４０がエッチングされず、リフトオフ層４０の膜厚が減少しない。これにより、リフトオフ層４０によるリフトオフ性の低下を回避することができる。

【0033】

ここで、リフトオフ層４０を用いない場合、レジストを用いて、第２領域における第１導電型半導体層材料膜、および第１真性半導体層材料膜の膜厚方向の一部をエッチングすることにより、第１領域に、第１真性半導体層、パターン化された第１導電型半導体層を形成した後に、レジストを除去することとなる。この場合、レジストを除去するためのエッチング溶液が第２領域における第１真性半導体層の表面に触れ、ライフタイムが低下したり、第１真性半導体層の表面の接触抵抗が増加したりしてしまう。

【0034】

これに対して、本実施形態では、リフトオフ層４０を有効利用して、この問題を解決してもよい。例えば、レジスト９０を用いて、第２領域８におけるリフトオフ層４０をエッチングすることにより、第１領域７に、パターン化されたリフトオフ層４０を形成した後に、レジスト９０を除去してもよい。この場合、パターン化されたリフトオフ層４０をマスクとして、第２領域８における第１導電型半導体層材料膜２５Ｚ、および第１真性半導体層材料膜２３Ｚの膜厚方向の一部をエッチングすることにより、第１領域７に、第１真性半導体層２３、およびパターン化された第１導電型半導体層２５を形成する。これにより、レジスト９０を除去するためのエッチング溶液が触れるのは、除去される部分の第１導電型半導体層材料膜２５Ｚであり、このエッチング液が第１真性半導体層２３に触れることがない。そのため、ライフタイムの低下および第１真性半導体層の表面の接触抵抗の増加を回避することができる。

【0035】

ところで、エッチング溶液を用いたエッチング法では、第１真性半導体層材料膜のエッチングを途中で止めることが難しい。

【0036】

この点に関し、本実施形態では、第１半導体層形成工程において、エッチングガスを主体としたドライエッチング法、例えば水素を主体とするガスによるプラズマエッチング法を用いて、第２領域８におけるリフトオフ層４０、第１導電型半導体層材料膜２５Ｚ、および第１真性半導体層材料膜２３Ｚの膜厚方向の一部をエッチングすることにより、第１領域７に、第１真性半導体層２３、パターン化された第１導電型半導体層２５およびリフトオフ層４０を形成してもよい。この場合、レジストに代えて例えば金属マスクが用いられる。
これにより、第１真性半導体層材料膜２３Ｚの膜厚方向の途中でエッチングを止める制御が容易となる。

【0037】

なお、プラズマエッチング法でも、上述したように、金属マスクを用いて、第２領域８におけるリフトオフ層４０をエッチングすることにより、第１領域７に、パターン化されたリフトオフ層４０を形成した後に、金属マスクを除去し、パターン化されたリフトオフ層４０をマスクとして、第２領域８における第１導電型半導体層材料膜２５Ｚ、および第１真性半導体層材料膜２３Ｚの膜厚方向の一部をエッチングすることにより、第１領域７に、第１真性半導体層２３、およびパターン化された第１導電型半導体層２５を形成してもよい。

【0038】

フッ酸またはフッ酸を含む混合物によるエッチングと比較して、プラズマエッチングはリフトオフ層と第１導電型半導体層とのエッチングレートの選択性が小さく、共に数ｎｍのエッチングで済む。そのため、リフトオフ層４０をマスクとしてプラズマエッチングを行ってもよい。

【0039】

次に、図３Ｅに示すように、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、具体的には第１領域７におけるリフトオフ層４０上および第２領域８における第１真性半導体層２３上に、第２真性半導体層材料膜３３Ｚおよび第２導電型半導体層材料膜３５Ｚを順に積層（製膜）する（第２半導体層材料膜形成工程）。

【0040】

次に、図３Ｆに示すように、リフトオフ層（犠牲層）を用いたリフトオフ法を利用して、半導体基板１１の裏面側において、第１領域７における第２真性半導体層材料膜３３Ｚおよび第２導電型半導体層材料膜３５Ｚを除去し、第２領域８に、第１真性半導体層２３、パターン化された第２真性半導体層３３および第２導電型半導体層３５を形成する（第２半導体層形成工程）。

【0041】

具体的には、リフトオフ層４０を除去することにより、リフトオフ層４０上の第２真性半導体層材料膜３３Ｚおよび第２導電型半導体層材料膜３５Ｚを除去し、第２真性半導体層３３および第２導電型半導体層３５を形成する。リフトオフ層４０の除去溶液としては、例えばフッ酸等の酸性溶液が用いられる。

【0042】

次に、図３Ｇに示すように、半導体基板１１の裏面側に、第１電極層２７および第２電極層３７を形成する（電極層形成工程）。
具体的には、例えばスパッタリング法等のＰＶＤ法を用いて、半導体基板１１の裏面側の全面に、透明電極層材料膜を積層（製膜）する。その後、例えばエッチングペーストを用いたエッチング法を用いて、透明電極層材料膜の一部を除去することにより、透明電極層２８，３８のパターニングを行う。透明電極層材料膜に対するエッチング溶液としては、例えば塩酸または塩化第二鉄水溶液が用いられる。
その後、例えばパターン印刷法または塗布法を用いて、透明電極層２８上に金属電極層２９を形成し、透明電極層３８の上に金属電極層３９を形成することにより、第１電極層２７および第２電極層３７を形成する。

【0043】

以上の工程により、図１および図２に示す本実施形態の裏面電極型の太陽電池１が得られる。

【0044】

以上説明したように、本実施形態の太陽電池の製造方法によれば、第２半導体層形成工程において、リフトオフ層（犠牲層）４０を用いたリフトオフ法を利用して第２導電型半導体層３５のパターニングを行うので、太陽電池の製造プロセスの簡略化、低コスト化が可能となる。

【0045】

また、本実施形態の太陽電池の製造方法によれば、第１半導体層形成工程において、第１真性半導体層２３の一部を残すので、半導体基板１１の表面が露出せず、その後、基板洗浄工程が不要である。そのため、基板洗浄工程における洗浄溶液（例えば、フッ酸）によりリフトオフ層４０がエッチングされず、リフトオフ層４０の膜厚が減少しない。これにより、リフトオフ層４０によるリフトオフ性の低下を回避することができ、太陽電池の歩留りの低下を回避することができる。

【0046】

ここで、リフトオフ層を用いたリフトオフ法を利用しない場合、第１半導体層形成工程において、レジストを用いて、第２領域における第１導電型半導体層の材料膜、および第１真性半導体層の材料膜の膜厚方向の一部を除去することにより、第１領域に、第１真性半導体層、パターン化された第１導電型半導体層を形成した後に、レジストを除去することとなる。この場合、レジスト除去溶液が第２領域における第１真性半導体層に触れ、ライフタイムが低下したり、第１真性半導体層の表面の接触抵抗が増加したりしてしまう。

【0047】

この点に関し、本実施形態の太陽電池の製造方法では、第１半導体層形成工程において、レジスト９０を用いて、第２領域８におけるリフトオフ層４０を除去することにより、第１領域７に、パターン化されたリフトオフ層４０を形成した後に、レジスト９０を除去し、パターン化されたリフトオフ層４０をマスクとして、第２領域８における第１導電型半導体層材料膜２５Ｚ、および第１真性半導体層材料膜２３Ｚの膜厚方向の一部を除去することにより、第１領域７に、第１真性半導体層２３、およびパターン化された第１導電型半導体層２５を形成する。これにより、レジスト除去溶液が触れるのは、除去される部分の第１導電型半導体層材料膜２５Ｚであり、レジスト除去溶液が第１真性半導体層２３に触れることがない。そのため、ライフタイムの低下および第１真性半導体層の表面の接触抵抗の増加を回避することができる。

【0048】

ここで、第１半導体層形成工程において、エッチング溶液を用いたエッチング法では、第１真性半導体層のエッチングを途中で止めることが難しい。

【0049】

この点に関し、本実施形態の太陽電池の製造方法では、第１半導体層形成工程において、エッチングガスを主体としたドライエッチング法、例えば水素を主体とするガスによるプラズマエッチング法を用いて、第２領域８におけるリフトオフ層４０、第１導電型半導体層材料膜２５Ｚ、および第１真性半導体層材料膜２３Ｚの膜厚方向の一部をエッチングすることにより、第１領域７に、第１真性半導体層２３、パターン化された第１導電型半導体層２５およびリフトオフ層４０を形成してもよい。
これにより、第１真性半導体層材料膜２３Ｚの膜厚方向の途中でエッチングを止める制御が容易となる。

【0050】

ここで、第１真性半導体層のエッチングを膜厚方向の途中で止めると、エッチングにより第１真性半導体層にダメージが生じる。
この点に関し、本実施形態の太陽電池１によれば、第１真性半導体層２３上に第２真性半導体層３３を形成することにより、第１真性半導体層２３のエッチングにより生じたダメージを回復させることができ、太陽電池１の性能低下を抑制することができる。

【0051】

ところで、リフトオフ層を用いたリフトオフ法を利用しない場合、図４を用いて後述するように、太陽電池１では、第１領域７と第２領域８との境界において、第１導電型半導体層２５と第２導電型半導体層３５とが重なり合う。これにより、第２導電型半導体層３５のパターニングの際に、第１真性半導体層２３が露出することがなく、第２導電型半導体層３５のエッチング溶液による第１真性半導体層２３のダメージを低減することができる。
しかし、重なり領域おいて第１導電型半導体層２５から第２導電型半導体層３５へのリークを低減するため、重なり領域上には電極を形成しないようにする必要がある。そのため、電極間距離Ｗが大きくなり、その結果、電極面積が小さくなり、抵抗が大きくなる。

【0052】

これに対して、本実施形態の太陽電池１によれば、リフトオフ層４０を用いたリフトオフ法を利用するので、図２に示すように、第１領域７と第２領域８との境界に、第１導電型半導体層２５と第２導電型半導体層３５とが重なり合う領域がない。そのため、電極間距離Ｗを小さくでき、その結果、電極面積を大きくでき、抵抗を小さくできる。

【0053】

（変形例）
上述した実施形態の太陽電池１では、第１真性半導体層２３および第２真性半導体層３３の材料としてアモルファスシリコン材料を例示した。しかし、上述した実施形態の太陽電池１では、第２真性半導体層３３は、微結晶材料を含み、更に第２導電型のドーパント（例えば、Ｎ型のリン）を微量含んでもよい。

【0054】

この変形例の太陽電池１によれば、第２真性半導体層３３の抵抗を低減することができる。そのため、第２領域８における第１真性半導体層２３および第２真性半導体層３３の総膜厚が厚くても、第１真性半導体層２３および第２真性半導体層３３の総抵抗の増加を低減することができる。
更に、この変形例の太陽電池１によれば、第１真性半導体層２３と第２真性半導体層３３とのエッチングレートに差をつけることができるため、エッチングによる第１真性半導体層２３のダメージを低減することができる。

【0055】

この変形例の太陽電池の製造方法としては、第２半導体層材料膜形成工程および第２半導体層形成工程において、第２真性半導体層材料膜３３Ｚおよび第２真性半導体層３３に、第２導電型のドーパントが含まれればよい。

【0056】

なお、変形例の太陽電池の製造方法はこれに限定されない。例えば変形例の太陽電池１は、リフトオフ層（犠牲層）を用いたリフトオフ法を利用しない製造方法で製造されてもよい。
例えば、上述した実施形態の太陽電池の製造方法において、リフトオフ層形成工程を含まない。この場合、第１半導体層形成工程では、第２領域８における第１導電型半導体層材料膜２５Ｚ、および第１真性半導体層材料膜２３Ｚの膜厚方向の一部を除去することにより、第１領域７に、第１真性半導体層２３、およびパターン化された第１導電型半導体層２５を形成する。
その後、第２半導体層材料膜形成工程では、第１領域７における第１導電型半導体層２５上および第２領域８における第１真性半導体層２３上に、第２真性半導体層材料膜３３Ｚおよび第２導電型半導体層材料膜３５Ｚを形成する。
その後、第２半導体層形成工程では、第１領域７における第２導電型半導体層材料膜３５Ｚおよび第２真性半導体層３３を除去することにより、第２領域８に、パターン化された第２真性半導体層３３および第２導電型半導体層３５を形成する。

【0057】

このようにして製造された変形例の太陽電池１を図４に示す。図４に示す太陽電池１では、第１領域７と第２領域８との境界において、第１導電型半導体層２５と第２導電型半導体層３５とが重なり合う。
これにより、第２導電型半導体層３５のパターニングの際に、第１真性半導体層２３が露出することがなく、第２導電型半導体層３５のエッチング溶液による第１真性半導体層２３のダメージを低減することができる。

【0058】

以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、図２および図４に示すようにヘテロ接合型の太陽電池１の製造方法を例示したが、本発明の特徴は、ヘテロ接合型の太陽電池に限らず、ホモ接合型の太陽電池等の種々の太陽電池の製造方法に適用可能である。

【0059】

また、上述した実施形態では、結晶シリコン基板を有する太陽電池を例示したが、これに限定されない。例えば、太陽電池は、ガリウムヒ素（ＧａＡｓ）基板を有していてもよい。

【符号の説明】

【0060】

１ 太陽電池
７ 第１領域
７ｂ，８ｂ バスバー部
７ｆ，８ｆ フィンガー部
８ 第２領域
１１ 半導体基板
１３ 真性半導体層
１５ 光学調整層
２３ 第１真性半導体層
２３Ｚ 第１真性半導体層材料膜
２５ 第１導電型半導体層
２５Ｚ 第１導電型半導体層材料膜
２７ 第１電極層
２８，３８ 透明電極層
２９，３９ 金属電極層
３３ 第２真性半導体層
３３Ｚ 第２真性半導体層材料膜
３５ 第２導電型半導体層
３５Ｚ 第２導電型半導体層材料膜
３７ 第２電極層
４０ リフトオフ層（犠牲層）
９０ レジスト

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図3G】

【図4】