特許 7169795 磁気共鳴イメージング装置および高周波増幅回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-11-02

(45)【発行日】2022-11-11

(54)【発明の名称】磁気共鳴イメージング装置および高周波増幅回路

(51)【国際特許分類】

   A61B 5/055 20060101AFI20221104BHJP

   G01N 24/00 20060101ALI20221104BHJP

【ＦＩ】

A61B5/055 351

G01N24/00 580C

G01N24/00 580Y

【請求項の数】 11

(21)【出願番号】P 2018131384

(22)【出願日】2018-07-11

(65)【公開番号】P2020006013

(43)【公開日】2020-01-16

【審査請求日】2021-06-03

(73)【特許権者】

【識別番号】594164542

【氏名又は名称】キヤノンメディカルシステムズ株式会社

(74)【代理人】

【識別番号】110001380

【氏名又は名称】弁理士法人東京国際特許事務所

(72)【発明者】

【氏名】中村 治貴

【審査官】櫃本 研太郎

(56)【参考文献】

【文献】特表２０１０－５３２１３６（ＪＰ，Ａ）

【文献】特開２０１８－０１９７７６（ＪＰ，Ａ）

【文献】特表２０１０－５２５８５５（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０１９５１１８（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１７／０２１２１９３（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ａ６１Ｂ ５／０５５

Ｇ０１Ｎ ２４／００－２４／１４

Ｇ０１Ｒ ３３／２８－３３／６４

ＪＳＴＰｌｕｓ／ＪＳＴＣｈｉｎａ／ＪＳＴ７５８０（ＪＤｒｅａｍＩＩＩ）

(57)【特許請求の範囲】

【請求項1】

増幅器の入力ＲＦパルスの立ち上りのスリューレートを求める算出部と、
前記算出部が求めた前記スリューレートが閾値より小さいと、前記増幅器の出力ＲＦパルスにもとづいて前記入力ＲＦパルスに対して遅延処理を含む補正をしてから当該補正後の前記入力ＲＦパルスを前記増幅器に入力させる一方、前記スリューレートが前記閾値以上であると、前記入力ＲＦパルスを補正せずに前記増幅器に入力させる制御部と、
を備えた磁気共鳴イメージング装置。

【請求項2】

前記算出部および前記制御部は、
前記増幅器を含む高周波増幅回路とは別体として設けられる、
請求項１記載の磁気共鳴イメージング装置。

【請求項3】

前記算出部および前記制御部は、
前記入力ＲＦパルスのデジタル波形を生成するシーケンスコントローラから出力された前記デジタル波形をデジタルアナログ変換して前記入力ＲＦパルスを生成して前記高周波増幅回路に出力するＲＦ波形生成部の後段、かつ、前記高周波増幅回路の前段、に設けられた計測回路に含まれる、
請求項２記載の磁気共鳴イメージング装置。

【請求項4】

前記算出部および前記制御部は、
前記入力ＲＦパルスのデジタル波形を生成するシーケンスコントローラに含まれる、
請求項２記載の磁気共鳴イメージング装置。

【請求項5】

前記算出部および前記制御部は、
前記入力ＲＦパルスのデジタル波形を生成するシーケンスコントローラの後段かつ前記高周波増幅回路の前段に設けられたＲＦ波形生成部であって、前記シーケンスコントローラから出力された前記デジタル波形をデジタルアナログ変換して前記入力ＲＦパルスを生成して前記高周波増幅回路に出力するＲＦ波形生成部、に含まれる、
請求項２記載の磁気共鳴イメージング装置。

【請求項6】

前記算出部および前記制御部は、
前記増幅器を含む高周波増幅回路に含まれる、
請求項１記載の磁気共鳴イメージング装置。

【請求項7】

前記入力ＲＦパルスを前記出力ＲＦパルスにもとづいて補正した補正ＲＦパルスと、未補正の前記入力ＲＦパルスと、を入力されるとともに、前記制御部による前記スリューレートに応じた制御にもとづいて前記補正ＲＦパルスと前記入力ＲＦパルスのいずれかを出力して前記増幅器に入力する切替部、
をさらに備えた請求項１ないし６のいずれか１項に記載の磁気共鳴イメージング装置。

【請求項8】

前記制御部は、
前記算出部が求めた前記スリューレートに応じて前記切替部を制御することにより、前記補正ＲＦパルスと前記入力ＲＦパルスのいずれを前記増幅器に入力するかを前記スリューレートに応じて切り替える、
請求項７記載の磁気共鳴イメージング装置。

【請求項9】

前記入力ＲＦパルスの位相およびゲインの少なくとも一方を前記出力ＲＦパルスにもとづいて補正し、補正した前記補正ＲＦパルスを前記切替部に与える補正部、
をさらに備えた請求項７または８に記載の磁気共鳴イメージング装置。

【請求項10】

前記制御部は、
前記スリューレートが前記閾値以上であると、前記遅延処理を含む補正を行わず未補正の前記入力ＲＦパルスをそのまま前記増幅器に入力させる、
請求項１ないし９のいずれか１項に記載の磁気共鳴イメージング装置。

【請求項11】

増幅器の入力ＲＦパルスの立ち上りのスリューレートを求める算出部と、
前記入力ＲＦパルスに対して前記増幅器の出力ＲＦパルスにもとづいて遅延処理を含む補正をした補正ＲＦパルスと、未補正の前記入力ＲＦパルスと、を入力されるとともに、前記補正ＲＦパルスと前記入力ＲＦパルスのいずれかを出力して前記増幅器に入力する切替部と、
前記算出部が求めた前記スリューレートに応じて前記切替部を制御し、前記スリューレートが閾値より小さいと前記補正ＲＦパルスを前記増幅器に入力させる一方、前記スリューレートが前記閾値以上であると未補正の前記入力ＲＦパルスを前記増幅器に入力させる制御部と、
を備えた高周波増幅回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、磁気共鳴イメージング装置および高周波増幅回路に関する。

【背景技術】

【0002】

磁気共鳴イメージング(ＭＲＩ：Magnetic Resonance Imaging)装置はＸ線による被ばくの問題がなく、低侵襲に体内の検査を行うことができるため、現在の医療において不可欠なモダリティ装置である。

【0003】

ＭＲＩ装置は静磁場中に置かれた被検体の原子核スピンをラーモア周波数の高周波（ＲＦ：Radio Frequency）信号で励起し、励起に伴って被検体から発生するＭＲ（Magnetic Resonance）信号を再構成して画像を生成する撮像装置である。このＭＲ信号を得るため、高周波パルス（ＲＦパルス）を被検体に印加する。ＲＦパルスは、所定の電力となるように増幅器で増幅されて被検体に照射される。被検体の安全面の観点や撮像画像の精度の観点から、増幅器から出力されるＲＦパルスには安定性および線形性が求められる。

【0004】

増幅器から出力されるＲＦパルスの安定性および非線形性を改善する方法として、フィードバック処理が挙げられる。フィードバック処理は、増幅器が実際に出力したＲＦパルスの少なくとも一部をモニタし、この出力ＲＦパルスにもとづいて、増幅器に入力するＲＦパルスを補正する処理である。

【0005】

一方、被検体に印加されるＲＦパルスとして、ｓｉｎｃパルスのほか、超短波の矩形波や台形波が利用されるようになってきた。しかし、矩形波や台形波は立ち上りが急峻である（スリューレートが高い）。このため、矩形波や台形波のＲＦパルスにフィードバック処理を適用すると、増幅器から出力されるＲＦパルスの立ち上りが悪くなってしまい、画質を悪化させてしまう場合がある。

【先行技術文献】

【特許文献】

【0006】

【文献】特表２０１０－５２５８５５号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明が解決しようとする課題は、増幅器の入力ＲＦパルスに対してフィードバック処理を行うか否かを、入力ＲＦパルスのスリューレートに応じて切り替えることである。

【課題を解決するための手段】

【0008】

実施形態に係る磁気共鳴イメージング装置は、算出部と、制御部とを備える。算出部は、増幅器の入力ＲＦパルスの立ち上りのスリューレートを求める。制御部は、増幅器の出力ＲＦパルスにもとづく入力ＲＦパルスの補正を行うか否かを、算出部が求めたスリューレートに応じて制御する。

【図面の簡単な説明】

【0009】

【図1】一実施形態に係るＭＲＩ装置の一構成例を示すブロック図。

【図2】ＲＦパルスとして台形波を用いる場合における、ＲＦパルスの立ち上りへのフィードバック処理による影響の一例を示す説明図。

【図3】フィードバック処理を行うための従来の構成について説明するための図。

【図4】本実施形態に係るスリューレートに応じたフィードバック処理選択の第１制御方法に係る構成を説明するための図。

【図5】本実施形態に係るスリューレートに応じたフィードバック処理選択の第２制御方法に係る構成を説明するための図。

【図6】本実施形態に係るスリューレートに応じたフィードバック処理選択の第３制御方法に係る構成を説明するための図。

【発明を実施するための形態】

【0010】

以下、図面を参照しながら、磁気共鳴イメージング装置および高周波増幅回路の実施形態について詳細に説明する。

【0011】

図１は、一実施形態に係るＭＲＩ装置１の一構成例を示すブロック図である。

【0012】

ＭＲＩ装置１は、装置本体（磁石架台ともいう）１００、制御キャビネット３００、コンソール４００、寝台装置５００、およびＲＦ（Radio Frequency）コイル２０を有する。装置本体１００、制御キャビネット３００、および寝台装置５００は、一般に検査室に設置される。コンソール４００は一般に、検査室に隣接する制御室に設置される。

【0013】

装置本体１００は、静磁場磁石１０、傾斜磁場コイル１１、およびＷＢ（Whole Body）コイル１２を有する。これらの構成品は円筒状の筐体に収納されている。

【0014】

制御キャビネット３００は、傾斜磁場電源３１（ｘ軸用３１Ｘ、ｙ軸用３１Ｙ、ｚ軸用３１Ｚ）、ＲＦ受信器３２、ＲＦ送信器３３、およびシーケンスコントローラ３４を有する。

【0015】

コンソール４００は、処理回路４０、記憶回路４１、ディスプレイ４２、および入力インターフェース４３を有する。コンソール４００は、ホスト計算機として機能する。
寝台装置５００は、寝台本体５０と天板５１を有する。

【0016】

装置本体１００の静磁場磁石１０は、概略円筒形状をなしており、被検体Ｐ、たとえば患者、が搬送されるボア内に静磁場を発生させる。ボアとは、装置本体１００の円筒内部の空間のことである。静磁場磁石１０は、たとえば、超電導コイルを内蔵し、液体ヘリウムによって超電導コイルが極低温に冷却されている。静磁場磁石１０は、励磁モードにおいて静磁場用電源（図示せず）から供給される電流を超電導コイルに印加することで静磁場を発生する。その後、永久電流モードに移行すると、静磁場用電源は切り離される。一旦永久電流モードに移行すると、静磁場磁石１０は長時間、たとえば１年以上に亘って、静磁場を発生し続ける。なお、静磁場磁石１０は、超電導コイルを内蔵した超電導磁石に限定されず、永久磁石であってもよい。

【0017】

傾斜磁場コイル１１は、静磁場磁石１０と同様に概略円筒形状をなし、静磁場磁石１０の内側に固定される。傾斜磁場コイル１１は、傾斜磁場電源３１から供給される電流により、ｘ軸、ｙ軸、ｚ軸の方向に傾斜磁場を形成する。

【0018】

寝台装置５００の寝台本体５０は、天板５１を上下方向および水平方向に移動することができる。たとえば、寝台本体５０は、天板５１に載置された被検体を撮像前に所定の高さまで移動させる。また、撮像時には、天板５１を水平方向に移動させて被検体をボア内に移動させる。

【0019】

ＷＢコイル１２は、傾斜磁場コイル１１の内側に被検体を取り囲むように概略円筒形状に固定されている。ＷＢコイル１２は、ＲＦ送信器３３から伝送されるＲＦパルスを被検体に向けて送信する。また、水素原子核の励起によって被検体から放出される磁気共鳴信号、即ちＭＲ（Magnetic Resonance）信号を受信する。

【0020】

ＭＲＩ装置１は、ＷＢコイル１２の他、図１に示すように局所コイル２０を備える。局所コイル２０は、被検体の体表面に近接して載置されるコイルである。局所コイル２０には様々な種別があり、たとえば、図１に示すような被検体の胸部や腹部、或いは脚部に設置されるボディコイル（Body Coil）や、被検体の背側に設置されるスパインコイル（Spine Coil）といった種別がある。局所コイル２０は受信専用または、送信専用、あるいは、送信と受信を双方行う種別のものであってもよい。局所コイル２０は、たとえば、ケーブルを介して天板５１と着脱可能に構成されている。

【0021】

ＲＦ受信器３２は、ＷＢコイル１２や局所コイル２０からのチャンネル信号、即ち、ＭＲ信号をＡＤ（Analog to Digital）変換して、シーケンスコントローラ３４に出力する。デジタルに変換されたＭＲ信号は、生データ（Raw Data）と呼ばれることもある。

【0022】

ＲＦ送信器３３は、シーケンスコントローラ３４からの指示に基づいてＲＦパルスを生成する。生成したＲＦパルスはＷＢコイル１２に伝送され、被検体に印加される。ＲＦパルスの印加によって被検体からＭＲ信号が発生する。このＭＲ信号を局所コイル２０またはＷＢコイル１２が受信する。ＲＦ送信器３３の詳細については図３－６を用いて後述する。

【0023】

シーケンスコントローラ３４は、コンソール４００による制御のもと、傾斜磁場電源３１、ＲＦ受信器３２およびＲＦ送信器３３をそれぞれ駆動することによって被検体のスキャンを行う。スキャンによってＲＦ受信器３２から生データを受信すると、シーケンスコントローラ３４は、この生データをコンソール４００に送信する。シーケンスコントローラ３４は、処理回路（図示を省略）を具備している。この処理回路は、たとえば所定のプログラムを実行するプロセッサや、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等のハードウェアで構成される。シーケンスコントローラ３４の詳細については図３－６を用いて後述する。

【0024】

コンソール４００は、記憶回路４１、ディスプレイ４２、入力インターフェース４３、および処理回路４０を備える。記憶回路４１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）の他、ＨＤＤ（Hard Disk Drive）や光ディスク装置等の外部記憶装置を含む記憶媒体である。記憶回路４１は、各種の情報やデータを記憶する他、処理回路４０が具備するプロセッサが実行する各種のプログラムを記憶する。

【0025】

ディスプレイ４２は、液晶ディスプレイパネル、プラズマディスプレイパネル、有機ＥＬパネル等の表示デバイスである。入力インターフェース４３は、たとえば、マウス、キーボード、トラックボール、タッチパネル等であり、各種の情報やデータを操作者が入力するための種々のデバイスを含む。

【0026】

処理回路４０は、たとえば、ＣＰＵや、専用または汎用のプロセッサを備える回路である。プロセッサは、記憶回路４１に記憶した各種のプログラムを実行することによって、各種の機能を実現する。処理回路４０は、ＦＰＧＡやＡＳＩＣ等のハードウェアで構成してもよい。これらのハードウェアによっても後述する各種の機能を実現することができる。また、処理回路４０は、プロセッサとプログラムによるソフトウェア処理と、ハードウェア処理とを組み合わせて、各種の機能を実現することもできる。

【0027】

ここで、ＲＦパルスとフィードバック処理の関係について説明する。

【0028】

図２は、ＲＦパルスとして台形波を用いる場合における、ＲＦパルスの立ち上りへのフィードバック処理による影響の一例を示す説明図である。また、図３は、フィードバック処理を行うための従来の構成について説明するための図である。

【0029】

従来、図３に示すように、ＲＦ送信器３３は、たとえばＲＦ波形生成ユニット３３１とＲＦアンプ３３２を備えていた。シーケンスコントローラ３４で生成されたＲＦパルスのデジタル波形は、ＲＦ波形生成ユニット３３１でデジタルアナログ変換されて、ＲＦアンプ３３２に入力される。

【0030】

ＲＦアンプ３３２は、補正回路６１、増幅器６２、方向性結合器６３を備える。ＲＦアンプ３３２に入力されたＲＦパルス（以下、入力ＲＦパルスという）は、増幅器６２で増幅されて出力される。増幅器６２から出力されたＲＦパルス（以下、出力ＲＦパルスという）は、方向性結合器６３に入力され、方向性結合器６３を介して出力されて、たとえばＷＢコイル１２を介して被検体に印加される。方向性結合器６３は、出力ＲＦパルスの一部を取り出して補正回路６１に与える。補正回路６１は、増幅器６２の出力ＲＦパルスの安定性および非線形性を改善するよう、入力ＲＦパルスの位相およびゲインの少なくとも一方を補正（フィードバック処理）したＲＦパルス（以下、補正ＲＦパルスという）。

【0031】

一方で、最近、ＵＴＥ（Ultrashort TE）やＺＴＥ（Zero TE）など、非常に短いＴＥの撮像法が利用されるようになってきている。この種の撮像法では、ＲＦパルスとして矩形波や台形波の超短波（たとえばパルス幅が２０～４０μｓｅｃ程度など）が用いられる。

【0032】

フィードバック処理では、発振のリスクを避けるためにＲＦパルスを遅延させることがある。このため、入力ＲＦパルスが矩形波や台形波であると、立ち上りが急峻でありスリューレート（単位時間あたりの電圧変動値[V/sec]）が高いために、フィードバック処理による遅延の影響を大きく受けてしまう。

【0033】

したがって、増幅器６２の出力ＲＦパルスの波形が所望の波形とは異なってしまい、面積も大きく変わってしまう（図２右上参照）。入力ＲＦパルスのパルス幅が短い場合には、出力ＲＦパルスは立ち上りきる前に立ち下がりを迎えてしまうことになりうる。増幅器６２の出力ＲＦパルス波形が所望の波形とは異なってしまうと、スライス特性の悪化やフリップ角不足などをまねいてしまい、画質を悪化させてしまう場合がある。

【0034】

一方で、入力ＲＦパルスとして、たとえばパルス幅が１０００μｓｅｃ程度のｓｉｎｃパルスが用いられる場合、立ち上りが遅延しても画質への影響は無視できる程度である。したがって、この種の入力ＲＦパルスを用いる場合は、増幅器６２のばらつき等を考慮し、増幅器６２の出力ＲＦパルスの安定性および非線形性を改善するためにフィードバック処理を行うことが好ましい。

【0035】

そこで、本実施形態に係るＭＲＩ装置１は、増幅器６２の入力ＲＦパルスの立ち上りのスリューレートを求め、求めたスリューレートに応じて、入力ＲＦパルスに対してフィードバック処理を行うか否かを制御する。この制御およびスリューレートの算出は、ＲＦ送信器３３およびシーケンスコントローラ３４の少なくとも一方で行われる。

【0036】

次に、本実施形態に係るＲＦ送信器３３およびシーケンスコントローラ３４の構成および作用について説明する。

【0037】

図４は、本実施形態に係るスリューレートに応じたフィードバック処理選択の第１制御方法に係る構成を説明するための図である。第１制御方法に係る構成は、従来の構成に対してスリューレート計測回路３３３およびマルチプレクサ７１を付加した構成を有する。

【0038】

スリューレートに応じたフィードバック処理の選択切り替えの第１制御方法に係る構成において、ＲＦ送信器３３は、ＲＦ波形生成ユニット３３１と、ＲＦアンプ３３２と、スリューレート計測回路３３３とを有する。

【0039】

ＲＦ波形生成ユニット３３１は、ＲＦアンプ３３２とは別体として設けられるとともに、シーケンスコントローラ３４の後段かつスリューレート計測回路３３３の前段に設けられる。ＲＦ波形生成ユニット３３１は、シーケンスコントローラ３４で生成されたデジタル波形をデジタルアナログ変換して入力ＲＦパルスを生成し、スリューレート計測回路３３３に与える。ＲＦ波形生成ユニット３３１は、ＲＦ波形生成部の一例である。

【0040】

ＲＦアンプ３３２は、図３に示した従来のＲＦアンプ３３２の構成に加えてさらに、マルチプレクサ７１を有する。ＲＦアンプ３３２は、高周波増幅回路の一例である。

【0041】

マルチプレクサ７１は、入力ＲＦパルスと、補正回路６１によりフィードバック処理された補正ＲＦパルスと、を入力されるとともに、スリューレート計測回路３３３から出力される制御信号に応じて入力ＲＦパルスと補正ＲＦパルスのいずれかを出力して増幅器６２に入力する。補正回路６１は、補正部の一例である。また、マルチプレクサ７１は、切替部の一例である。

【0042】

図４に示す第１制御方法に係る構成において、スリューレート計測回路３３３は、ＲＦアンプ３３２とは別体として設けられるとともに、ＲＦ波形生成ユニット３３１の後段かつＲＦアンプ３３２の前段に設けられる。また、スリューレート計測回路３３３は、増幅器６２の入力ＲＦパルスの立ち上りのスリューレートを求める算出部として機能するとともに、入力ＲＦパルスにフィードバック処理を行うか否かを入力ＲＦパルスのスリューレートに応じて制御する制御部として機能する。スリューレート計測回路３３３は、計測回路の一例であるとともに、計測回路が含む算出部および制御部の一例である。

【0043】

具体的には、スリューレート計測回路３３３は、ＲＦ波形生成ユニット３３１から入力ＲＦパルスが入力されるごとに、リアルタイムに入力ＲＦパルスの立ち上りのスリューレートを求める。そして、スリューレート計測回路３３３は、スリューレートが閾値より小さいと、制御信号（以下、フィードバック制御信号という）をマルチプレクサ７１に与えて補正ＲＦパルスを出力するよう指示する。また、スリューレートが閾値以上であると、入力ＲＦパルスを補正せずにそのまま出力して増幅器６２に入力させるよう指示するフィードバック制御信号をマルチプレクサ７１に与える。

【0044】

図４に示す第１制御方法に係る構成によれば、入力ＲＦパルスに対してフィードバック処理を行うか否かを、入力ＲＦパルスのスリューレートに応じて切り替えることができる。このため、たとえばＵＴＥやＺＴＥなどの撮像シーケンスであって用いられる入力ＲＦパルスが超短波の矩形波や台形波である場合には、フィードバック処理を行わない未補正の入力ＲＦパルスを増幅器６２に入力することができるため、立ち上り波形の悪化を防ぐことができる。また、入力ＲＦパルスがｓｉｎｃパルスなどのスリューレートの低い波形を有する場合は、フィードバック処理後の補正ＲＦパルスを増幅器６２に入力することができるため、増幅器６２の出力ＲＦパルスの安定性および非線形性を確実に改善することができる。

【0045】

なお、図４に示す第１制御方法に係る構成ではスリューレート計測回路３３３がＲＦアンプ３３２とは別体として設けられる場合の例を示したが、その変形例として、スリューレート計測回路３３３をＲＦアンプ３３２に設けてもよい。この場合、シーケンスコントローラ３４およびＲＦ波形生成ユニット３３１を従来の構成のまま変更することなく、ＲＦアンプ３３２を置き替えるだけで図４に示す構成と同等の構成を実現することができる。

【0046】

図５は、本実施形態に係るスリューレートに応じたフィードバック処理選択の第２制御方法に係る構成を説明するための図である。第２制御方法に係る構成は、スリューレート計測回路３３３を備えず、スリューレート計測回路３３３の算出部および制御部の機能をシーケンスコントローラ３４が有する点で第１制御方法に係る構成と異なる。他の構成および作用については図４に示す第１制御方法に係る構成と実質的に異ならないため同じ構成には同一符号を付して説明を省略する。

【0047】

図５に示す第２制御方法に係る構成において、シーケンスコントローラ３４は、デジタル波形を生成するほか、さらに上記の算出部および制御部としても機能する。具体的には、シーケンスコントローラ３４は、入力ＲＦパルスの立ち上りのスリューレートを求め、スリューレートが閾値より小さいと、制御信号（以下、フィードバック制御信号という）をマルチプレクサ７１に与えて補正ＲＦパルスを出力するよう指示する。また、スリューレートが閾値以上であると、入力ＲＦパルスを補正せずにそのまま出力して増幅器６２に入力させるよう指示するフィードバック制御信号をマルチプレクサ７１に与える。

【0048】

シーケンスコントローラ３４は、撮像シーケンスの情報を取得可能である。このため、撮像シーケンスに用いられる入力ＲＦパルスの波形情報も、あらかじめ取得可能である場合がある。この場合は、シーケンスコントローラ３４は、入力ＲＦパルスの波形からリアルタイムに直接スリューレートを求めるのではなく、撮像シーケンスの情報にもとづいて入力ＲＦパルスのスリューレートを取得してもよい。

【0049】

図５に示す第２制御方法に係る構成によっても、図４に示す第１制御方法に係る構成と同様の効果を奏する。また、図５に示す第２制御方法に係る構成は、図４に示す第１制御方法に係る構成よりもスリューレート計測回路３３３がないぶん簡素な構成といえる。

【0050】

図６は、本実施形態に係るスリューレートに応じたフィードバック処理選択の第３制御方法に係る構成を説明するための図である。第３制御方法に係る構成は、スリューレート計測回路３３３を備えず、スリューレート計測回路３３３の算出部および制御部の機能をＲＦ波形生成ユニット３３１のＦＰＧＡ８１が実現する点で、主に第１制御方法に係る構成と異なる。

【0051】

図６に示す第３制御方法に係る構成では、ＲＦアンプ３３２は増幅器６２および方向性結合器６３を有する。一方、本構成では、補正回路６１およびマルチプレクサ７１は、ＲＦ波形生成ユニット３３１が有する。

【0052】

また、図６に示す第３制御方法に係る構成では、図５に示す第２制御方法に係る構成と同様に、ＲＦ波形生成ユニット３３１は、ＲＦアンプ３３２とは別体として設けられるとともに、シーケンスコントローラ３４の後段かつＲＦアンプ３３２の前段に設けられる。本構成では、図６に示すように、ＲＦ波形生成ユニット３３１は、補正回路６１、マルチプレクサ７１を有するほか、ＦＰＧＡ８１およびＤＡＣ８２を有する。

【0053】

ＲＦ波形生成ユニット３３１のＦＰＧＡ８１は、マルチプレクサ７１から入力されたデジタル波形にもとづいて入力ＲＦパルスの立ち上りのスリューレートを求め、求めたスリューレートに応じてフィードバック制御信号を出力する。ＤＡＣ８２はシーケンスコントローラ３４で生成されたデジタル波形をデジタルアナログ変換して入力ＲＦパルスを生成する。

【0054】

図６に示す第３制御方法に係る構成によっても、図４に示す第１制御方法に係る構成と同様の効果を奏する。また、図６に示す第３制御方法に係る構成は、図４に示す第１制御方法に係る構成および図５に示す第２制御方法に係る構成に比べ、ＲＦアンプ３３２にマルチプレクサ７１を付加する必要がなく、汎用的なＲＦアンプ３３２として高周波増幅回路を利用することができる。

【0055】

以上説明した少なくとも１つの実施形態によれば、増幅器６２の入力ＲＦパルスに対してフィードバック処理を行うか否かを、入力ＲＦパルスのスリューレートに応じて切り替えることができる。

【0056】

なお、上記実施形態において、「プロセッサ」という文言は、たとえば、専用または汎用のＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、または、特定用途向け集積回路（Application Specific Integrated Circuit：ＡＳＩＣ）、プログラマブル論理デバイス（たとえば、単純プログラマブル論理デバイス（Simple Programmable Logic Device：ＳＰＬＤ）、複合プログラマブル論理デバイス（Complex Programmable Logic Device：ＣＰＬＤ）、およびＦＰＧＡ）等の回路を意味するものとする。プロセッサは、記憶媒体に保存されたプログラムを読み出して実行することにより、各種機能を実現する。

【0057】

また、上記実施形態では処理回路の単一のプロセッサが各機能を実現する場合の例について示したが、複数の独立したプロセッサを組み合わせて処理回路を構成し、各プロセッサが各機能を実現してもよい。また、プロセッサが複数設けられる場合、プログラムを記憶する記憶媒体は、プロセッサごとに個別に設けられてもよいし、１つの記憶媒体が全てのプロセッサの機能に対応するプログラムを一括して記憶してもよい。

【0058】

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0059】

３３ ＲＦ送信器
３４ シーケンスコントローラ
６１ 補正回路
６２ 増幅器
７１ マルチプレクサ
８１ ＦＰＧＡ
３３１ ＲＦ波形生成ユニット
３３２ ＲＦアンプ
３３３ スリューレート計測回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】