特許 7170678 保護制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-11-04

(45)【発行日】2022-11-14

(54)【発明の名称】保護制御装置

(51)【国際特許分類】

   H02H 3/02 20060101AFI20221107BHJP

   H02H 3/05 20060101ALI20221107BHJP

【ＦＩ】

H02H3/02 G

H02H3/05 F

【請求項の数】 11

(21)【出願番号】P 2020000504

(22)【出願日】2020-01-06

(65)【公開番号】P2021111984

(43)【公開日】2021-08-02

【審査請求日】2021-04-27

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317015294

【氏名又は名称】東芝エネルギーシステムズ株式会社

(74)【代理人】

【識別番号】110001634

【氏名又は名称】弁理士法人志賀国際特許事務所

(72)【発明者】

【氏名】庄野 貴也

(72)【発明者】

【氏名】岡井 誠

【審査官】佐藤 卓馬

(56)【参考文献】

【文献】特開２０００－１１３７９６（ＪＰ，Ａ）

【文献】特開２００５－１５１６９７（ＪＰ，Ａ）

【文献】特開２０１４－１３１４４９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｈ ３／０２

Ｈ０２Ｈ ３／０５

(57)【特許請求の範囲】

【請求項1】

供給される動作クロックに同期した演算を実行するプロセッサが、プログラムを実行することにより、電力系統の状態を示すアナログ情報をデジタル情報に変換した情報に基づく前記電力系統の変化に応じた演算処理を行うプロセッサ演算部と、
前記プロセッサが実行する処理が増大する特定条件であって、前記電力系統の変化に関する条件を含む特定条件が充足される場合、前記プロセッサに供給される前記動作クロックの周波数を高くするクロック制御部と、
を備える保護制御装置。

【請求項2】

前記プロセッサの演算負荷を測定する演算負荷測定部を更に備え、
前記クロック制御部は、前記演算負荷測定部によって測定された前記演算負荷が閾値より大きくなった場合に前記特定条件が充足されたと判定して前記プロセッサに供給される前記動作クロックの周波数を高くする、
請求項１に記載の保護制御装置。

【請求項3】

外部から外部情報を取得する外部情報取得部を更に備え、
前記クロック制御部は、前記外部情報取得部によって前記外部情報が取得された場合に前記特定条件が充足されたと判定して前記プロセッサに供給される前記動作クロックの周波数を高くする、
請求項１又は請求項２に記載の保護制御装置。

【請求項4】

前記外部情報取得部は、ＨＭＩ（Human Machine Interface）から操作入力された操作情報を取得するＨＭＩ部、又は、当該保護制御装置と通信可能に接続される外部機器と通信を行う通信部の少なくともいずれかである、
請求項３に記載の保護制御装置。

【請求項5】

前記プロセッサは、ＣＰＵ（Central Processing Unit）と、ＦＰＧＡ（Field-Programmable Gate Array）を含み、
前記ＣＰＵの演算負荷を測定する演算負荷測定部と、
前記ＣＰＵの演算負荷が第１閾値より大きい場合、前記ＣＰＵによって実行される予定の第１演算処理における少なくとも一部の第２演算処理を、前記ＦＰＧＡに実行させ、前記ＦＰＧＡによって実行された前記第２演算処理の実行結果を前記ＣＰＵに取得させる演算制御部を、更に備える、
請求項１から請求項４の何れか一項に記載の保護制御装置。

【請求項6】

前記プロセッサは、ＣＰＵと、ＦＰＧＡを含み、
前記ＦＰＧＡの演算負荷を測定する演算負荷測定部と、
前記ＦＰＧＡの演算負荷が第２閾値より大きい場合、前記ＦＰＧＡによって実行される予定の第３演算処理における少なくとも一部の第４演算処理を、前記ＣＰＵに実行させ、前記ＣＰＵによって実行された前記第４演算処理の実行結果を前記ＦＰＧＡに取得させる演算制御部を、更に備える、
請求項１から請求項５の何れか一項に記載の保護制御装置。

【請求項7】

前記プロセッサの演算負荷を測定する演算負荷測定部と、
前記プロセッサの演算負荷が第３閾値よりも大きい場合、前記プロセッサによって実行される予定の第５演算処理における少なくとも一部の第６演算処理を、当該保護制御装置と接続される外部装置に実行させ、前記外部装置によって実行された前記第６演算処理の実行結果を前記プロセッサに取得させる演算制御部を、更に備える、
請求項１から請求項６の何れか一項に記載の保護制御装置。

【請求項8】

前記プロセッサ演算部は、メイン部とフェールセーフ部とを有する冗長構成であり、
前記メイン部と前記フェールセーフ部のいずれか一方に搭載されたプロセッサの演算負荷を測定する演算負荷測定部と、
前記一方に搭載されたプロセッサの演算負荷が第４閾値よりも大きい場合、前記一方に搭載されたプロセッサによって実行される予定の第７演算処理における少なくとも一部の第８演算処理を、他方に実行させ、前記他方によって実行された前記第８演算処理の実行結果を前記一方に搭載されたプロセッサに取得させる演算制御部を、更に備える、
請求項１から請求項７の何れか一項に記載の保護制御装置。

【請求項9】

前記アナログ情報、又は前記アナログ情報をデジタル情報に変換した情報に基づいて、前記電力系統の状態変化を検出する状態変化検出部を更に備え、
前記クロック制御部は、前記状態変化検出部によって前記状態変化が検出された場合に前記特定条件が充足されたと判定して前記プロセッサに供給される前記動作クロックの周波数を高くする、
請求項１から請求項８の何れか一項に記載の保護制御装置。

【請求項10】

前記プロセッサが設けられる環境の温度を測定する温度測定部と、
前記温度測定部によって測定された温度に基づいて、前記プロセッサによって実行される予定の第９演算処理における少なくとも一部の第１０演算処理を実行させない演算制御部を、更に備える、
請求項１から請求項９の何れか一項に記載の保護制御装置。

【請求項11】

前記プロセッサが設けられる環境の温度を測定する温度測定部を、更に備え、
前記クロック制御部は、前記温度測定部によって測定された温度に基づいて、前記測定された温度が所定の閾値を超えた場合に、前記動作クロックの周波数を変更前の周波数より小さい値に変更する、
請求項１から請求項１０の何れか一項に記載の保護制御装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、保護制御装置に関する。

【背景技術】

【0002】

発電所から供給される電力を需要家に分配するための電力系統がある。電力系統には、電力系統の諸設備の保護のための遮断器が設けられ、保護制御装置によって制御される。保護制御装置は、電力系統の電力状態を監視し、系統事故が発生した場合に遮断器を開路状態とする。また、保護制御装置に求められる機能、および所定の性能が担保されない場合には、系統事故が拡大する恐れがあることから、保護制御装置には長期運用と高い信頼性が求められている。一方、一般に、ＣＰＵの駆動クロック周波数が上がれば演算能力を向上させることが可能であるが、発熱が大きくなる傾向にある。演算能力を向上させるために高性能のＣＰＵを使用すれば、保護制御装置が高温となりプロセッサが故障し易くなってしまうという問題もあった。しかし、保護制御装置は屋外に設置され、粉塵や雨水の侵入を防止するために、密閉されたた外箱に収容されることも多い。このため、保護制御装置が高温となり易く、しかも高温となった場合に熱を逃がすことが困難であった。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１６－２１３９７９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、密閉された空間内において高性能のＣＰＵを使用するような高温となり得る状況、及び強制空冷を適用することが構成上困難な状況であっても、その装置構成要素の主要部分であるプロセッサおよびその周辺回路の故障を抑制し、信頼性および可用性を向上させることができる保護制御装置を提供することである。

【課題を解決するための手段】

【0005】

実施形態の保護制御装置は、プロセッサ演算部と、クロック制御部とを持つ。前記プロセッサ演算部は、供給される動作クロックに同期した演算を実行するプロセッサが、プログラムを実行することにより、電力系統の状態を示すアナログ情報をデジタル情報に変換した情報に基づいて、系統事故の有無を判定し、前記判定した結果を用いて、前記電力系統に設けられた遮断器を制御する。前記クロック制御部は、前記プロセッサが実行する処理に応じて、前記プロセッサに供給される前記動作クロックの周波数を変更する。

【0006】

すなわち、演算性能を電力系統上の事故発生など必要時にのみ極大化し、その他定常時はむしろ抑制制御することで、周辺回路の発熱抑制により、より最大負荷時の演算性能の高いＣＰＵまたはＦＰＧＡの適用を可能とし、一方で発熱抑制により組込みデバイスにありがちな発熱による経年劣化を抑制し、より当該装置およびシステムの信頼性と使用率の向上に寄与することにある。

【0007】

したがって、クロック周波数を上昇させてその演算性能を電力系統上の事故発生など必要時にのみ極大化し、その他定常時はむしろ抑制制御することで、周辺回路の発熱抑制により、より最大負荷時の演算性能の高いＣＰＵまたはＦＰＧＡの適用を可能とし、一方で発熱抑制により組込みデバイスにありがちな発熱による経年劣化を抑制し、より当該装置およびシステムの信頼性と可用率の向上に寄与し、かつ演算処理機能を有効に利用して装置の小形化および信頼性の向上を図ることができる。

【図面の簡単な説明】

【0008】

【図1】第１の実施形態の保護制御装置１０の機能構成の例を示すブロック図。

【図2】第１の実施形態の保護制御装置１０のハードウェア構成の例を示す図。

【図3】第１の実施形態のリアルタイム処理を説明する図。

【図4】第１の実施形態の保護制御装置１０が行う処理の流れを示すフローチャート。

【図5】第２の実施形態の保護制御装置１０Ａに冗長構成が適用された例を示す図。

【図6】第３の実施形態の保護制御装置１０Ｃが適用される電力系統保護制御システム１００の構成の例を示す図。

【発明を実施するための形態】

【0009】

以下、実施形態の保護制御装置を、図面を参照して説明する。

【0010】

（第１の実施形態）
第１の実施形態の保護制御装置１０を、図１、及び図２を用いて説明する。
図１は、第１の実施形態の保護制御装置１０の機能構成の例を示すブロック図である。保護制御装置１０は、発電所から供給される電力を需要家に分配するための電力系統に設けられる諸設備、例えば、遮断器や断路器を制御する。保護制御装置１０は、電力系統の状態に基づいて、送電線やその他電力設備に発生する地絡などの系統事故が発生したと判断される場合に、遮断器を遮断状態に制御する。また、保護制御装置１０は、常時の系統切換えなどを行う際に、オペレータなどの操作に応じて断路器を遮断（断路）状態と通電状態とに制御する。

【0011】

保護制御装置１０は、機能構成として、例えば、アナログ回路部１１と、ＡＤ変換部１２と、ＣＰＵ演算部１３と、ＦＰＧＡ演算部１４と、周辺処理部１５とを備える。保護制御装置１０には、電力系統に設けられた計器用変成器により計測された電力に関するアナログ電気信号が入力される。アナログ電気信号は、例えば、電圧、電流、及び種々センサ情報などをアナログ値により示す信号である。保護制御装置１０は、遮断器制御信号を遮断器（不図示）に出力する。遮断器制御信号は、例えば、遮断器を遮断するように指令する信号である。

【0012】

図２は、第１の実施形態の保護制御装置１０のハードウェア構成の例を示す図である。保護制御装置１０は、ハードウェア構成として、例えば、ＡＦＣ２０と、ＡＤＣ２１と、ＣＰＵ２２と、ＦＰＧＡ（Field-Programmable Gate Array）２３と、ＭＥＭＯＲＹ２４と、ＨＭＩ２５と、通信Ｉ／Ｆ２６とを備える。保護制御装置１０のハードウェア構成のそれぞれは、内部バスＢを介して接続される。保護制御装置１０には、例えば、保護制御装置１０のハードウェア構成がワンチップに組み込まれたＳＯＣ（System On Chip）が実装されている。

【0013】

ＡＦＣ２０は、アナログ回路部１１の機能を実現するハードウェアである。ＡＤＣ２１は、ＡＤ変換部１２の機能を実現するハードウェアである。ＭＥＭＯＲＹ２４は、保護制御装置１０の各種の処理を実行するためのプログラムや、当該プログラムに用いられる変数やデータを記憶する。ＨＭＩ２５は、ＭＥＭＯＲＹ２４に記憶されているプログラムを実行して、周辺処理部１５のＨＭＩ部１５０の機能を実現するハードウェアである。通信Ｉ／Ｆ２６は、ＭＥＭＯＲＹ２４に記憶されているプログラムを実行して、周辺処理部１５の通信部１５４の機能を実現するハードウェアである。

【0014】

ＣＰＵ２２は、ＭＥＭＯＲＹ２４に記憶されているプログラムを実行して、ＣＰＵ演算部１３の機能を実現するハードウェアである。すなわち、ＣＰＵ演算部１３は、保護制御装置１０がハードウェアとして備えるＣＰＵ２０がプログラムメモリに格納されたプログラムを実行することにより実現される。

【0015】

ＦＰＧＡ２３は、ＭＥＭＯＲＹ２４に記憶されているプログラムを実行してＦＰＧＡ演算部１４の機能を実現するハードウェアである。すなわち、ＦＰＧＡ演算部１４は、保護制御装置１０がハードウェアとして備えるＦＰＧＡ２３がプログラムロジック（プログラムメモリ）に格納されたプログラムを実行することにより実現される。

【0016】

なお、以下では、周辺処理部１５の、ＨＭＩ部１５０及び通信部１５４以外の機能部（演算負荷測定部１５１、クロック制御部１５２、演算制御部１５３、状態変化検出部１５５、及び温度測定部１５６）が、ＣＰＵ２２によって処理が実行される場合を例示して説明する。しかしながら、これに限定されない。これらの機能部のうち一部または全部は、ＬＳＩ（Large Scale Integration）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＦＰＧＡ２３などのハードウェアにより実現されてもよい。

【0017】

アナログ回路部１１は、保護制御装置１０に入力されたアナログ電気信号をアナログ処理する。ここで行うアナログ処理は、後段のＡＤ変換部１２による離散化に伴う折り返し誤差（エイリアシング）を防止するために、アナログ電気信号に含まれる高周波成分を除去する処理である。

【0018】

ＡＤ変換部１２は、アナログ情報を取得し、取得したアナログ情報をデジタル情報に変換する。アナログ情報は、アナログ回路部１１によるアナログ処理後のアナログ電気信号である。ＡＤ変換部１２には、一定の周期で動作する動作クロックが供給される。動作クロックは、例えば、クロック生成部（不図示）により生成され、後述するクロック制御部１５２を介して供給される。クロック生成部は、例えば、水晶振動子などの発振回路と、ＰＬＬ（Phase Locked Loop）などの位相同期回路などにより構成される。

【0019】

ＡＤ変換部１２は、供給される動作クロックに同期して、アナログ情報を取得する。ＡＤ変換部１２は、アナログ情報を取得してから、次の動作クロックに同期して次のアナログ情報を取得前までの一定の時間内に、取得したアナログ情報をデジタル情報に変換する。

【0020】

ＣＰＵ演算部１３は、保護制御装置１０が行う処理に用いられる各種の演算処理のうち少なくとも一部を行う。

【0021】

ここでの各種の演算処理は、保護制御装置１０が、遮断器を制御するために行う演算処理であって、例えば、リレー演算処理、ＦＥＰ（Front End Processor）演算処理、通信処理、ＨＭＩ（Human Machine Interface）処理などである。リレー演算処理は、電力系統における系統事故などの状態の変化（以下、状変ともいう）を検出する処理であって、電力系統における周波数が適切か、電圧や電流に急激な変化が発生していないか等を判定するための処理である。また、電力系統に状変が検出された場合には、事故記録を記憶する処理、外部装置に事故を通知する処理、事故時のアナログ電気信号を保護制御装置内のメモリや外部装置への転送する処理などが行なわれる。

【0022】

ＦＥＰ演算処理は、保護制御装置１０が外部の機器（外部装置）と通信する際に通信前や、通信後に行う処理である。通信前に行う処理とは、例えば、保護制御装置１０が外部装置に送信する情報を、通信に用いる通信プロトコルに応じた信号フォーマットに変換する処理である。通信後に行う処理とは、例えば、保護制御装置１０が外部装置から受信した信号から、通信に用いた信号フォーマットに従って、ヘッダやフッタを取り除く等して、主要な情報（データ部）を抽出する処理である。通信処理は、外部装置と通信を行う処理である。ＨＭＩ処理は、保護制御装置１０に操作入力される信号（操作入力信号）に対応する処理である。操作入力信号は、「操作情報」の一例である。

【0023】

ＣＰＵ演算部１３は、例えば、保護制御装置１０が行う処理に用いられる各種の演算処理のうち、リレー演算処理を行う。この場合、リレー演算処理を行うプログラムは、保護制御装置１０が備えるＣＰＵ２２のプログラムメモリに格納される。ＣＰＵ演算部１３が行うリレー演算処理は、ＣＰＵ２２が当該リレー演算処理を行うプログラムを実行することにより実現される。

【0024】

ＦＰＧＡ演算部１４は、保護制御装置１０が行う処理に用いられる各種の演算処理のうち、少なくともＣＰＵ演算部１３により行われる一部を除く、他の処理を行う。ＦＰＧＡ演算部１４は、例えば、ＦＥＰ演算処理を行う。この場合、ＦＥＰ演算処理を行うプログラムは、保護制御装置１０が備えるＦＰＧＡ２３のプログラムメモリに格納される。ＦＰＧＡ演算部１４が行うＦＥＰ演算処理は、ＦＰＧＡ２３が当該リレー演算処理を行うプログラムを実行することにより実現される。

【0025】

周辺処理部１５は、保護制御装置１０の周辺処理、例えば、通信処理、ＨＭＩ処理を行う。また、周辺処理部１５は、ＣＰＵ２２及びＦＰＧＡ２３が行う処理を制御する。具体的に、周辺処理部１５は、ＣＰＵ２２及びＦＰＧＡ２３が行う処理が過負荷とならないように、かつ、予め定めた時間内に行われるように制御する。これにより、ＣＰＵなどの発熱量を抑え、保護制御装置１０の長期運用を可能とすると共に、保護制御装置１０の故障や誤動作を抑制することができる。

【0026】

周辺処理部１５は、ＨＭＩ部１５０と、演算負荷測定部１５１と、クロック制御部１５２と、演算制御部１５３と、通信部１５４と、状態変化検出部１５５と、温度測定部１５６と、を備える。

【0027】

ＨＭＩ部１５０は、保護制御装置１０と接続されるタッチパネルや入力操作ボタンなどの入力装置（不図示）からの操作入力信号を取得する。操作入力信号は、例えば、オペレータが手動で電力系統の状況を確認したり、遮断器や断路器を操作したりする信号である。ＨＭＩ部１５０は、取得した信号を、例えば、ＣＰＵ演算部１３に渡す。この場合、ＣＰＵ演算部１３は、ＨＭＩ部１５０によって取得された操作入力信号に応じた処理を行う機能部を備える。

【0028】

通信部１５４は、外部装置と通信を行う。外部装置は、例えば、保護制御装置１０が保護・制御の監視対象とする領域の電力系統の状態（いわゆる、系統情報）を通知する。また、外部装置は、遮断器の遮断を指示したり、断路器の断路を指示したりする信号を通知する場合もある。通信部１５４は、取得した信号を、ＦＰＧＡ演算部１４に出力する。

【0029】

状態変化検出部１５５は、アナログ情報、又はアナログ情報をデジタル情報に変換した情報（以下、アナログ情報等という）に基づいて、電力系統の状態変化を検出する。状態変化検出部１５５は、例えば、アナログ情報等が、急激に変化した場合に電力系統の状態が変化したと判定する。具体的に、状態変化検出部１５５は、アナログ情報等にフィルタリング処理を行う。演算制御部１５３は、例えば、アナログ情報等に、所定の電流値以上、所定の電圧以下の信号、若しくは所定の周波数の信号が、所定の信号強度以上含まれている場合に、電力系統の状態が変化したと判定する。

【0030】

温度測定部１５６は、プロセッサが設けられる環境の温度を測定する。温度測定部１５６は、例えば、プロセッサと同一チップ内に組み込まれた温度センサである。温度測定部１５６は、保護制御装置１０の基板（例えば、ＣＰＵやメモリで構成されたプリント基板）に設けられた温度センサによって計測された温度を示す情報を取得してもよい。温度測定部１５６は、保護制御装置１０が収容される外箱に設けられた温度センサによって計測された温度を示す情報を取得してもよい。

【0031】

演算負荷測定部１５１は、プロセッサ（ＣＰＵ２２及びＦＰＧＡ２３）の演算負荷を測定する。演算負荷は、プロセッサの処理能力に対して、今実行中の演算処理がどの程度影響を与えているかを示す指標であって、例えば、プロセッサ使用率である。プロセッサ使用率は、ある所定時間に対してプロセッサが演算処理を行っている時間の割合である。ＣＰＵに搭載されるオペレーティングシステム（ＯＳ）には、ＣＰＵ使用率を定期的に取得するしくみが予め実装されているものが多く、演算負荷測定部１５１は、この仕組みを用いてＣＰＵ使用率を取得することが可能である。

【0032】

あるいは、演算負荷測定部１５１は、ＣＰＵ演算部１３が行うリレー演算処理の進捗状況を、演算負荷として測定してもよい。この場合、例えば、ＣＰＵ演算部１３は、リレー演算処理を行う際に、主要な処理が終了する度に割り込みを発生させる。割り込みを発生させるとは、例えば、ＣＰＵ演算部１３から書込み可能であって、演算負荷測定部１５１から読取可能な変数（割り込みフラグ）に、ＣＰＵ演算部１３が所定の値（１）を書込むことである。リレー演算処理を行う際の主要な処理とは、例えば、デジタル情報を取得する処理、電流値や電圧値、及び周波数などを算出する処理、電流値等の変化量を算出する処理、変化量に基づいて遮断器を判定するか否かを判定する処理などである。

【0033】

演算負荷測定部１５１は、定期的に割り込みフラグの値を参照し、割り込みフラグが所定の値（１）に変化した時刻を、割り込みが発生した時刻、すなわち主要な処理が終了した時刻を取得する。これにより、演算負荷測定部１５１は、例えば、デジタル情報を取得する処理が終了した時刻、電流値などを算出する処理が終了した時刻などを取得する。演算負荷測定部１５１は、デジタル情報を取得する処理が終了した時刻から、電流値などを算出する処理が終了した時刻までを、電流値などを算出する処理に要した時間とする。演算負荷測定部１５１は、この様にしてリレー演算処理を行う際の主要な処理のそれぞれに要した時間を算出する。演算負荷測定部１５１は、予め想定した処理時間に対する、実際に要した時間の割合をＣＰＵ２２の演算負荷とする。

【0034】

演算負荷測定部１５１は、上述した演算処理に要する時間を算出する方法を、ＦＰＧＡ演算部１４の処理に適用して、ＦＰＧＡ２３の演算負荷を算出するようにしてもよい。この場合、ＦＰＧＡ２３の演算負荷は、予め想定した処理時間に対する、実際に要した時間の割合となる。

【0035】

クロック制御部１５２は、プロセッサに供給される動作クロックの周波数を制御する。クロック制御部１５２は、周波数が異なる複数の動作クロックを生成し、特定条件をトリガとして、プロセッサに供給する動作クロックの周波数を切り替える。

【0036】

以下の説明では、クロック制御部１５２が、ＣＰＵ２２及びＦＰＧＡ２３に供給する動作クロックを制御する場合を例示して説明するが、これに限定されない。クロック制御部１５２は、他のプロセッサ（例えば、ＡＦＣ２０、ＡＤＣ２１、ＭＥＭＯＲＹ２４、ＨＭＩ２５、通信Ｉ／Ｆ２６など）に供給される動作クロックの周波数を制御するようにしてもよい。

【0037】

クロック制御部１５２には、クロック生成部（不図示）により生成された所定の第１周波数の動作クロックが入力される。クロック制御部１５２は、入力される第１周波数の動作クロックを間引くことにより、第１周波数を分周した第２周波数の動作クロックを生成する。例えば、クロック制御部１５２は、入力された第１周波数の動作クロックの４クロックのうち、１クロックのみ選択し、他の３クロックを非選択とする間引きを行うことにより、第１周波数の１／４の周波数の動作クロックを生成する。クロック制御部１５２は、同様にして、第１周波数の１／３、１／８、１／３２…など、複数の互いに異なる周波数の動作クロックをそれぞれ生成することが可能である。クロック制御部１５２は、特定条件に対応する周波数の動作クロックを生成し、生成した動作クロックをプロセッサに供給する。これにより、クロック制御部１５２は、プロセッサに供給される動作クロックの周波数を制御する。

【0038】

保護制御装置１０は、電力系統の状態に基づいて、地絡などの系統事故が発生したと判断される場合に、遮断器を遮断状態に制御する。つまり、電力系統の状態が変化しない通常時において、保護制御装置１０は、遮断器を遮断せず、通電状態を継続させる。通常状態においては、電力系統の状態が変化した状変時と比較して、処理すべき演算量は少ない傾向にある。一方、電力系統の状態が変化した状変時において、処理すべき演算量が増加する傾向にある。また、保護制御装置１０は、系統切換えなどを行う際に、オペレータなどの操作に応じて断路器を遮断（断路）状態と通電状態とに制御する。つまり、保護制御装置１０は、系統切換えなどを行う場合、通常時と比較して、処理すべき演算量が増加する傾向にある。

【0039】

このような状況を鑑み、クロック制御部１５２は、通常時において、プロセッサに供給し得る複数の動作クロックのうち、予め定めた比較的低速な周波数の動作クロックを、プロセッサに供給する。ここで、通常時において、最も低速な周波数の動作クロックを、プロセッサに供給しないことが望ましい。保護制御装置１０が高温になりすぎた場合、通常時よりも更に低い周波数の動作クロックをプロセッサに供給して、いわゆる縮退運転を行う余地を残すためである。そして、クロック制御部１５２は、保護制御装置１０の処理状態が、通常状態から変化して特定条件が満たされた場合、プロセッサに供給し得る複数の動作クロックのうち、通常時に供給する動作クロックの周波数と比較して、より高速な（より大きな）周波数の動作クロックを、プロセッサに供給する。

【0040】

クロック制御部１５２は、より高速な周波数の動作クロックをプロセッサに供給した後、当該プロセッサの演算負荷が所定の閾値より大きくなった場合、当該プロセッサに供給する動作クロックの周波数を、変更前の周波数よりも低速（小さく）にする。変更後の周波数は、通常時の周波数と同じであってもよいし、通常時の周波数と、変更前の高速な周波数との間の値であってもよい。或いは、クロック制御部１５２は、より高速な周波数の動作クロックをプロセッサに供給した後、一定時間が経過した場合、当該プロセッサに供給する動作クロックの周波数を通常時の周波数に戻す。なお、上記では、クロック制御部１５２がプロセッサの演算負荷に応じて動作クロックの周波数を切り替える場合を例示して説明した。しかしながら、これに限定されない。クロック制御部１５２は、例えば、温度に応じて動作クロックの周波数を切り替えるようにしてもよい。ここでの温度は、保護制御装置１０の基板（例えば、ＣＰＵやメモリで構成されたプリント基板）の温度や、保護制御装置１０が収容される外箱の内部の温度である。また、クロック制御部１５２は、演算負荷と、温度との両方を用いて動作クロックの周波数を切り替えるようにしてもよい。この場合において、クロック制御部１５２は、演算負荷と温度とをそれぞれ異なる係数で重みづけした指標により動作クロックの周波数を切り替えるようにしてもよい。

【0041】

ここで、クロック制御部１５２が、プロセッサに供給する動作クロックの周波数を、変更前の周波数より大きい値に変更するトリガとなる特定条件について、説明する。特定条件として、１）状変時、２）制御機能動作時、３）ＨＭＩ操作時、３）通信時、４）その他の処理を実行時、が考えられる。

【0042】

１）状変時においては、リレー演算処理に加え、事故記録を記憶する処理、外部装置に事故を通知する処理、事故時のアナログ電気信号を転送する処理など、通常時と比較して多くの処理を行う必要がある。このため、クロック制御部１５２は、状変時において、プロセッサに供給する動作クロックの周波数を、変更前の周波数より高速な周波数とする。クロック制御部１５２は、任意の方法で状変が発生したか否かを判定してよい。例えば、クロック制御部１５２は、ＣＰＵ演算部１３によって、遮断器を遮断すると判定された場合に、状変が発生したと判定する。或いは、クロック制御部１５２は、後述する状態変化検出部１５５によって状態が変化したことが検出された場合に、状変が発生したと判定するようにしてもよい。状態変化検出部１５５が、アナログ情報等に基づいて状変を検出した結果を用いることで、より早期に、状変時の対応を開始させることが可能となる。

【0043】

２）制御機能動作時とは、保護制御装置１０による制御機能が動作した時を示す。ここでの制御とは、保護制御装置１０の制御機能をつかって電力系統における系統構成の切換えなどをすること、具体的には、保護制御装置１０を介して遮断器や断路器を遮断（断路）状態又は通電状態に制御することである。クロック制御部１５２は、例えば、ＨＭＩが操作され、断路器を制御する旨の操作入力信号が入力された場合、プロセッサに供給する動作クロックの周波数を、より高速な周波数とする。或いは、クロック制御部１５２は、外部装置から断路器を制御する旨の指令が受信された場合、プロセッサに供給する動作クロックの周波数を、変更前の周波数より高速な周波数とする。

【0044】

３）ＨＭＩ操作時においては、操作入力信号に応じた処理を行う必要がある。このため、クロック制御部１５２は、ＨＭＩ部１５０から操作入力信号が入力された場合、プロセッサに供給する動作クロックの周波数を、変更前の周波数より高速な周波数とする。なお、クロック制御部１５２は、操作入力信号の種別に応じて、プロセッサに供給する動作クロックの周波数を制御するようにしてもよい。例えば、クロック制御部１５２は、断路器を制御する旨の操作入力信号が入力された場合、その他の操作入力信号が入力された場合よりも、高速な周波数の動作クロックをプロセッサに供給するようにしてもよい。

【0045】

４）通信時においては、受信信号を復調し、通知された内容に応じた処理を行う必要がある。また、応答を行うための変調処理、及び送信処理を行う必要がある。このため、クロック制御部１５２は、通信部１５４から受信信号が受信された場合、プロセッサに供給する動作クロックの周波数を、変更前の周波数より高速な周波数とする。なお、クロック制御部１５２は、受信信号の種別に応じて、プロセッサに供給する動作クロックの周波数を制御するようにしてもよい。例えば、クロック制御部１５２は、断路器を制御する旨の受信信号が受信された場合、その他の受信信号が受信された場合よりも、高速な周波数の動作クロックをプロセッサに供給するようにしてもよい。

【0046】

５）その他の処理とは、通常時には行わない処理であって、例えば、整定値の変更や、保守点検、初期化などの処理である。このような処理は、例えば、ＨＭＩ部１５０に操作入力信号が入力されること、又は、通信部１５４に受信信号が受信されることに伴い、保護制御装置１０にて処理が行われる。クロック制御部１５２は、ＨＭＩ部１５０にその他の処理の実行を示す操作入力信号が入力された場合に、プロセッサに供給する動作クロックの周波数を、より高速な周波数とする。或いは、クロック制御部１５２は、通信部１５４にその他の処理の実行を示す受信信号が入力された場合に、プロセッサに供給する動作クロックの周波数を、変更前の周波数より高速な周波数とする。

【0047】

演算制御部１５３は、プロセッサ（ＣＰＵ２２及びＦＰＧＡ２３）が行う演算処理を制御する。上述したように、本実施形態では、特定条件が満たされる場合、プロセッサに供給する動作クロックの周波数を、変更前の周波数より大きい値に変更する。特定条件が発生した場合、通常時と比較してＣＰＵ２２及びＦＰＧＡ２３にて行う処理が増大するためである。演算制御部１５３は、特定条件が発生した場合に、ＣＰＵ２２及びＦＰＧＡ２３にて行われるべき処理が、リアルタイムに処理できるように制御する。

【0048】

ここで、リアルタイム処理について、図３を用いて説明する。図３は、第１の実施形態のリアルタイム処理を説明する図である。図３における円Ｒは、周波数５０［Ｈｚ］で一周する交流電力の周期をイメージした図である。図３では、円Ｒを３０度ごとに分割している。０～９０度の円弧は、位相が９０度進んだことを示している。

【0049】

本実施形態では、保護制御装置１０は、電力系統における交流の電流・電圧をサンプリングして、デジタルフィルタ処理や実効値演算などにより、状変が発生した場合に、その系統事故の事象や現象を捉えて遮断器への開路指令により、素早く遮断器を制御して当該事故点を系統から切り離す必要がある。前述のデジタルフィルタや実効値演算、および遮断器に遮断器制御信号が取得されてから、実際に遮断器が遮断状態になるまでの時間などを考慮して、ＣＰＵ２２及びＦＰＧＡ２３で演算処理に使うことが可能な処理時間の上限が決定される。この上限を超過してしまうと、デジタルフィルタや実効値演算にかかる処理が遅れ、リアルタイム処理が破綻する。このため、ＣＰＵ２２及びＦＰＧＡ２３は、演算処理に使うことが可能な処理時間の上限を超過しないように、高速に処理を行う必要がある。

【0050】

例えば、保護制御装置１０は、電力系統の周波数５０［Ｈｚ］に対して位相が３０度進むまでの間に演算処理を終了させる必要があると決定されている場合を考える。この場合、図３のαに相当する時間の間に、ＣＰＵ２２及びＦＰＧＡ２３の演算処理を終了させる必要がある。５０［Ｈｚ］の周期は２０［ｍｓ］である。３０度位相が進までの時間は、２０［ｍｓ］の３０／３６０、約１．６６［ｍｓ］程度である。この場合、保護制御装置１０は、ＣＰＵ２２及びＦＰＧＡ２３に実行させる処理を、約１．６６［ｍｓ］以内に終了させる必要がある。

【0051】

一方、本実施形態では、より高速な周波数の動作クロックをプロセッサに供給した後、当該プロセッサの演算負荷もしくは温度が所定の閾値より大きくなった場合、当該プロセッサに供給する動作クロックの周波数を、変更前の周波数よりも低速に変更する。処理負荷が大きくなると、ＣＰＵ２２及びＦＰＧＡ２３の発熱量が増大し、故障や誤動作の要因となるためである。

【0052】

特定条件が発生した場合において、一旦、動作クロックの周波数を大きくした後、処理負荷が大きくなったために動作クロックの周波数が低速に変更される場合があり得る。このような場合、ＣＰＵ２２及びＦＰＧＡ２３にて行う必要がある処理を、リアルタイムに処理できなくなる可能性がある。

【0053】

この対策として、演算制御部１５３は、ＣＰＵ２２の演算負荷もしくは温度が所定の閾値より大きくなった場合、ＣＰＵ２２が行う予定であった処理の全部又は一部の処理をＦＰＧＡ２３に実行させる（再割り当てする）。演算制御部１５３は、ＦＰＧＡ２３に実行させた処理の演算結果をＣＰＵ２２に取得させる。これにより、ＣＰＵ２２が行う処理がリアルタイムに処理できるようにする。

【0054】

この場合、予め、ＭＥＭＯＲＹ２４には、ＣＰＵ２２が実行するプログラムの全部又は一部のプログラム（以下、第１プログラム）が、ＦＰＧＡ２３が実行するプログラムを書込む領域に記憶されている。また、ＭＥＭＯＲＹ２４のメモリ領域のうち、ＣＰＵ２２が書込可能で、ＦＰＧＡ２３が読取可能な領域に、第１指示フラグが記憶される。この第１指示フラグは、第１プログラムをＦＰＧＡ２３に実行させる指示の有無が書込まれるフラグである。第１指示フラグは、例えば、０が指示なし、１が指示あり、を示し、初期状態として０が書込まれている。また、ＭＥＭＯＲＹ２４のメモリ領域のうち、ＣＰＵ２２が読取可能で、ＦＰＧＡ２３が書込可能な領域に、第１完了フラグが記憶される。この第１完了フラグは、第１プログラムの実行が完了したか否かが書込まれるフラグである。第１完了フラグは、例えば、０が未完了、１が完了、を示し、初期状態として０が書込まれている。また、ＭＥＭＯＲＹ２４のメモリ領域のうち、ＣＰＵ２２が読取可能で、ＦＰＧＡ２３が書込可能な領域に、ＦＰＧＡ２３が実行した第１プログラムの演算結果が記憶される。

【0055】

例えば、演算制御部１５３は、演算負荷測定部１５１により計測されたＣＰＵ２２の演算負荷を定期的に取得する。また、演算制御部１５３は、温度測定部１５６により計測された温度を定期的に取得する。演算制御部１５３は、ＣＰＵ２２の演算負荷もしくは温度が所定の閾値より大きい場合、ＣＰＵ２２が実行予定であった所定の第１プログラムを実行させず、第１指示フラグに１を書込む。

【0056】

ＦＰＧＡ２３は、第１指示フラグを定期的に参照し、第１指示フラグが１となった場合、第１プログラムを実行し、第１指示フラグを０にクリアする。ＦＰＧＡ２３は、実行した第１プログラムが終了すると、第１完了フラグに１を書込み、演算結果を書込んで記憶させる。演算制御部１５３は、定期的に第１完了フラグを参照し、第１完了フラグが１となった場合、処理結果を取得し、第１完了フラグを０にクリアする。これにより、演算制御部１５３は、ＣＰＵ２２が行う予定であった処理の全部又は一部の処理をＦＰＧＡ２３に実行させ、その演算結果をＣＰＵ２２に取得させる。

【0057】

なお、上記では、演算制御部１５３が、ＦＰＧＡ２３に実行させた処理の演算結果をＣＰＵ２２が取得する場合を説明した。これに限定されることはない。演算制御部１５３は、ＦＰＧＡ２３に実行させた処理の演算結果を、そのままＦＰＧＡ２３が処理するようにしてもよい。

【0058】

或いは、演算制御部１５３は、ＦＰＧＡ２３の演算負荷もしくは温度が所定の閾値より大きくなった場合、ＦＰＧＡ２３が行う予定であった処理の全部又は一部の処理をＣＰＵ２２に実行させる（再割り当てする）ようにしてもよい。演算制御部１５３は、ＣＰＵ２２に実行させた処理の演算結果をＦＰＧＡ２３に取得させる。これにより、ＦＰＧＡ２３が行う処理がリアルタイムに処理できるようにする。

【0059】

この場合、予め、ＭＥＭＯＲＹ２４には、ＦＰＧＡ２３が実行するプログラムの全部又は一部のプログラム（以下、第２プログラムという）が、ＣＰＵ２２が実行するプログラムを書込む領域に記憶されている。また、ＭＥＭＯＲＹ２４のメモリ領域のうち、ＦＰＧＡ２３が書込可能で、ＣＰＵ２２が読取可能な領域に、第２指示フラグが記憶される。この第２指示フラグは、第２プログラムをＣＰＵ２２に実行させる指示の有無が書込まれるフラグである。第２指示フラグは、例えば、０が指示なし、１が指示あり、を示し、初期状態として０が書込まれている。また、ＭＥＭＯＲＹ２４のメモリ領域のうち、ＦＰＧＡ２３が読取可能で、ＣＰＵ２２が書込可能な領域に、第２完了フラグが記憶される。この第２完了フラグは、第２プログラムの実行が完了したか否かが書込まれるフラグである。第２完了フラグは、例えば、０が未完了、１が完了、を示し、初期状態として０が書込まれている。また、ＭＥＭＯＲＹ２４のメモリ領域のうち、ＦＰＧＡ２３が読取可能で、ＣＰＵ２２が書込可能な領域に、ＣＰＵ２２が実行した第２プログラムの演算結果が記憶される。

【0060】

例えば、演算制御部１５３は、演算負荷測定部１５１により計測されたＦＰＧＡ２３の演算負荷を定期的に取得する。また、演算制御部１５３は、温度測定部１５６により計測された温度を定期的に取得する。演算制御部１５３は、ＦＰＧＡ２３の演算負荷もしくは温度が所定の閾値より大きい場合、ＦＰＧＡ２３に第２プログラムの実行を行わずに、第２指示フラグに１を書込む。

【0061】

ＣＰＵ２２は、第２指示フラグを定期的に参照し、第２指示フラグが１となった場合、第２プログラムを実行し、第２指示フラグを０にクリアする。ＣＰＵ２２は、実行した第２プログラムが終了すると、第２完了フラグに１を書込み、その演算結果を書込んで記憶させる。演算制御部１５３は、定期的に第２完了フラグを参照し、第２完了フラグが１となった場合、処理結果をＦＰＧＡ２３に取得させ、第２完了フラグを０にクリアする。これにより、演算制御部１５３は、ＦＰＧＡ２３が行う予定であった処理の全部又は一部の処理をＣＰＵ２２に実行させ、その演算結果をＣＰＵ２２に取得させる。

【0062】

なお、上記では、演算制御部１５３が、ＣＰＵ２２に実行させた処理の演算結果をＦＰＧＡ２３が取得する場合を説明した。これに限定されることはない。演算制御部１５３は、ＣＰＵ２２に実行させた処理の演算結果を、そのままＣＰＵ２２が処理するようにしてもよい。

【0063】

また、演算制御部１５３は、温度測定部１５６により測定された温度が所定の温度閾値より大きくなった場合、ＣＰＵ２２が行う予定であった処理の全部又は一部の処理を省略する縮退運転をする。処理を省略する対象は、任意に決定されてよい。例えば、保護制御装置１０において、ＣＰＵ演算部１３が行う各種の処理それぞれに、予め優先度を記憶させておく。演算制御部１５３は、温度測定部１５６により測定された温度が所定の温度閾値より大きくなった場合、その温度に応じて、優先度の低い処理をＣＰＵ２２に実行させないようにする。

【0064】

演算制御部１５３は、温度測定部１５６が測定した領域に応じて、ＣＰＵ２２に実行させない処理を制御するようにしてもよい。例えば、演算制御部１５３は、プロセッサが組み込まれたチップ内の温度が所定の温度閾値より大きくなった場合、優先度の最も低い一つの処理をＣＰＵ２２に実行させないようにする。演算制御部１５３は、保護制御装置１０の基板の温度が所定の温度閾値より大きくなった場合、優先度の低い処理から順に複数（例えば二つ）の処理をＣＰＵ２２に実行させないようにする。演算制御部１５３は、保護制御装置１０が収容される外箱内の温度が所定の温度閾値より大きくなった場合、優先度の低い処理から順に、更に多い（例えば５つ）の処理をＣＰＵ２２に実行させないようにする。

【0065】

演算制御部１５３は、温度測定部１５６により測定された温度が所定の温度閾値より大きくなった場合、ＦＰＧＡ２３が行う予定であった処理の全部又は一部の処理を省略する縮退運転をするようにしてもよい。処理を省略する対象は、任意に決定されてよく、例えば、演算制御部１５３がＣＰＵ２２に縮退運転をさせる方法と同様の方法を適用することができる。

【0066】

図４は、第１の実施形態の保護制御装置１０が行う処理の流れを示すフローチャートである。以下では、ＣＰＵ２２の演算負荷に応じて処理を行う場合について説明する。ＦＰＧＡ２３の演算負荷に応じて処理を行う場合についても、同様な流れで処理を行うことができる。また、保護制御装置１０の温度に応じて処理を行う場合についても、同様な流れで処理を行うことができる。

【0067】

まず、保護制御装置１０は、保護制御装置１０の処理状態が特定条件を満たすか否かを判定する（ステップＳ１０）。保護制御装置１０は、例えば、保護制御装置１０は、状態変化検出部１５５によって電力系統における状変が検出された場合、特定条件が満たされたと判定する。保護制御装置１０は、ＨＭＩ部１５０に操作入力信号が入力された場合、特定条件が満たされたと判定する。保護制御装置１０は、通信部１５４に外部装置からの通知が受信された場合、特定条件が満たされたと判定する。

【0068】

保護制御装置１０は、保護制御装置１０の処理状態が特定条件を満たすと判定した場合、クロック制御部１５２によって、ＣＰＵ２２及びＦＰＧＡ２３に供給する動作クロックの周波数を、通常時の周波数よりも高速な周波数に変更する（ステップＳ１１）。

【0069】

保護制御装置１０は、演算負荷測定部１５１によってＣＰＵ２２の演算負荷を測定し（ステップＳ１２）、測定したＣＰＵ２２の演算負荷が所定の閾値以下であるか否かを判定する（ステップＳ１３）。

【0070】

保護制御装置１０は、ＣＰＵ２２の演算負荷が所定の閾値以下である場合、所定の終了条件を満たすか否かを判定する（ステップＳ１４）。ここでの所定の終了条件とは、例えば、ＣＰＵ２２及びＦＰＧＡ２３に供給する動作クロックの周波数を変更してから所定時間が経過した、又は、特定条件の発生に伴って行われた演算処理が完了したか等である。保護制御装置１０は、所定の終了条件が満たされた場合、ＣＰＵ２２及びＦＰＧＡ２３に供給する動作クロックの周波数を、通常時の周波数に戻す（ステップＳ１５）。

【0071】

一方、保護制御装置１０は、ステップＳ１３において、ＣＰＵ２２の演算負荷が所定の閾値より大きい場合、ＣＰＵ２２に供給する動作クロックの周波数を、より低速な周波数に変更する（ステップＳ１６）。保護制御装置１０は、演算制御部１５３によって、ＣＰＵ２２が行う予定であった処理の実行を、ＦＰＧＡ２３に実行させる再割り当てを行う（ステップＳ１７）。演算制御部１５３は、ＦＰＧＡ２３に再割り当てした処理の演算結果をＣＰＵ２２に取得させる（ステップＳ１８）。保護制御装置１０は、ステップＳ１４に示される処理を行う。

【0072】

以上説明したように、第１の実施形態の保護制御装置１０は、ＣＰＵ演算部１３（「プロセッサ演算部」の一例）又は、ＦＰＧＡ演算部１４（「プロセッサ演算部」の一例）と、クロック制御部１５２とを備える。ＣＰＵ演算部１３は、供給される動作クロックに同期した演算を実行するＣＰＵ２２（「プロセッサ」の一例）が、プログラムを実行することにより、電力系統の状態を示すアナログ情報をデジタル情報に変換した情報に基づく判定をし、前記判定をした結果を用いて、前記電力系統に設けられた遮断器を制御する。ＦＰＧＡ演算部１４は、供給される動作クロックに同期した演算を実行するＦＰＧＡ２３（「プロセッサ」の一例）が、プログラムを実行することにより、電力系統の状態を示すアナログ情報をデジタル情報に変換した情報に基づく判定をし、前記判定をした結果を用いて、前記電力系統に設けられた遮断器を制御する。クロック制御部１５２は、ＣＰＵ２２又はＦＰＧＡ２３が実行する処理に応じて、ＣＰＵ２２又はＦＰＧＡ２３に供給される動作クロックの周波数を変更する。

【0073】

これにより、第１の実施形態の保護制御装置１０は、ＣＰＵ２２又はＦＰＧＡ２３の処理状況に応じて、ＣＰＵ２２又はＦＰＧＡ２３の動作クロックの周波数を変更することができる。このため、ＣＰＵ２２又はＦＰＧＡ２３から発熱が予測される処理状況である場合に、動作クロックの周波数をより小さい周波数に変更することが可能である。したがって、高温となり得る環境であってもプロセッサの発熱を抑えて故障を抑制することができる。また、第１の実施形態の保護制御装置１０は、状変時など、通常時と比較して演算処理が増加した場合に、動作クロックの周波数をより大きい周波数に変更することが可能である。したがって、ＣＰＵ２２又はＦＰＧＡ２３に実行させる演算処理が増加する状況であってもリアルタイムに処理を行うことができる。

【0074】

また、第１の実施形態の保護制御装置１０では、演算負荷測定部１５１を備える。演算負荷測定部１５１は、ＣＰＵ２２又はＦＰＧＡ２３の演算負荷を測定する。クロック制御部１５２は、演算負荷測定部１５１によって測定された演算負荷に基づいて、ＣＰＵ２２又はＦＰＧＡ２３に供給される動作クロックの周波数を変更する。これにより、第１の実施形態の保護制御装置１０は、演算負荷もしくは温度という直接的で客観的な指標に基づいて動作クロックの周波数を変更することができる。したがって、精度よく発熱を抑制したり、増加する処理をリアルタイムに処理したりすることが可能となる。

【0075】

また、第１の実施形態の保護制御装置１０では、ＨＭＩ部１５０（「外部情報取得部」の一例）、又は通信部１５４（「外部情報取得部」の一例）を備える。ＨＭＩ部１５０は、タッチパネルなどの入力部（「外部」の一例）から、操作入力情報（「外部情報」の一例）を取得する。通信部１５４は、外部機器（「外部」の一例）から受信信号（「外部情報」の一例）を受信（取得）する。クロック制御部１５２は、ＨＭＩ部１５０によって操作入力情報が取得された場合、又は通信部１５４によって受信信号が受信（取得）された場合、ＣＰＵ２２又はＦＰＧＡ２３に供給される動作クロックの周波数を、変更前の周波数より大きい値に変更する。これにより、第１の実施形態の保護制御装置１０は、外部から取得した情報を処理するために通常時と比較して必要な演算処理が増加した場合であっても、動作クロックの周波数をより大きい周波数に変更することが可能である。したがって、上述した効果と同様の効果を奏する。

【0076】

また、第１の実施形態の保護制御装置１０では、演算負荷測定部１５１と、演算制御部１５３とを備える。演算負荷測定部１５１は、ＣＰＵ２２の演算負荷を測定する。演算制御部１５３は、ＣＰＵ２２の演算負荷が第１閾値より大きい場合、ＣＰＵ２２によって実行される予定の第１プログラム（「第１演算処理における少なくとも一部の第２演算処理」の一例）を、ＦＰＧＡ２３に実行させ、ＦＰＧＡ２３によって実行された第１プログラムの実行結果をＣＰＵ２２に取得させる。これにより、第１の実施形態の保護制御装置１０では、ＣＰＵ２２の演算負荷が増大した場合に、処理の一部をＦＰＧＡ２３に実行させることが可能である。したがって、ＣＰＵ２２の演算負荷が増大した場合に、動作クロックの周波数を小さくして発熱を抑えつつ、リアルタイムに処理を行うことが可能となる。

【0077】

また、第１の実施形態の保護制御装置１０では、演算負荷測定部１５１と、演算制御部１５３とを備える。演算負荷測定部１５１は、ＦＰＧＡ２３の演算負荷を測定する。演算制御部１５３は、ＦＰＧＡ２３の演算負荷が第２閾値より大きい場合、ＦＰＧＡ２３によって実行される予定の第２プログラム（「第３演算処理における少なくとも一部の第４演算処理」の一例）を、ＣＰＵ２２に実行させ、ＣＰＵ２２によって実行された第２プログラムの実行結果をＦＰＧＡ２３に取得させる。これにより、第１の実施形態の保護制御装置１０では、ＦＰＧＡ２３の演算負荷が増大した場合に、処理の一部をＣＰＵ２２に実行させることが可能である。したがって、ＦＰＧＡ２３の演算負荷が増大した場合に、動作クロックの周波数を小さくして発熱を抑えつつ、リアルタイムに処理を行うことが可能となる。

【0078】

また、第１の実施形態の保護制御装置１０では、状態変化検出部１５５を備える。状態変化検出部１５５は、アナログ情報、又はアナログ情報をデジタル情報に変換した情報に基づいて、電力系統の状態変化を検出する。クロック制御部１５２は、状態変化検出部１５５によって状態変化が検出された場合、ＣＰＵ２２又はＦＰＧＡ２３に供給される動作クロックの周波数を、変更前の周波数より大きい値に変更する。これにより、第１の実施形態の保護制御装置１０では、ＣＰＵ２２又はＦＰＧＡ２３の処理により状変の検出を行う場合と比較して、より早く状変を検出することができる。したがって、より早くＣＰＵ２２又はＦＰＧＡ２３に供給される動作クロックの周波数を変更でき、処理の増大に備えることができる。

【0079】

（第２の実施形態）
第２の実施形態について説明する。本実施形態では、保護制御装置１０Ａが冗長構成となる点において、上述した第１の実施形態と相違する。以下では、上述した第１の実施形態と相違する構成についてのみ説明する。上述した第１の実施形態と同等の構成については、同じ符号を付してその説明を省略する。

【0080】

図５は、第２実施形態の保護制御装置１０Ａの構成の例を示すブロック図である。保護制御装置１０Ａは、メイン部ＭＡＩＮと、フェールセーフ部ＦＳとを備える。メイン部ＭＡＩＮは、演算制御部１５３Ａを除き、保護制御装置１０と同等の構成である。フェールセーフ部ＦＳは、演算制御部１５３Ｂを除き、保護制御装置１０と同等の構成である。

【0081】

演算制御部１５３Ａは、メイン部ＭＡＩＮのＣＰＵ２２の演算負荷が所定の閾値より大きくなった場合、もしくはメイン部ＭＡＩＮの温度が所定の閾値より上昇した場合、メイン部ＭＡＩＮのＣＰＵ２２が行う予定であった処理の全部又は一部の処理（以下、当該処理に対応するプログラムを、第３プログラムという）をフェールセーフ部ＦＳのＣＰＵ２２に実行させる（再割り当てする）。演算制御部１５３Ａは、フェールセーフ部ＦＳのＣＰＵ２２に実行させた処理の演算結果を、メイン部ＭＡＩＮのＣＰＵ２２に取得させる。これにより、メイン部ＭＡＩＮのＣＰＵ２２が行う処理をリアルタイムに処理できるようにする。

【0082】

演算制御部１５３Ａは、第３プログラムをフェールセーフ部ＦＳのＣＰＵ２２に実行させる前に、ヘルスチェックを行う。ヘルスチェックは、フェールセーフ部ＦＳのＣＰＵ２２が健全であるか否かを確認する処理である。ヘルスチェックを行うことにより、フェールセーフ部ＦＳのＣＰＵ２２に処理を実行させた場合に、一過性の不良による誤作動が発生するなどして、第３プログラムが正しく実行できなくなってしまう事態を抑制できる。

【0083】

演算制御部１５３Ａは、例えば、フェールセーフ部ＦＳのＣＰＵ２２に鍵コードに基づく鍵合成コードを演算させ、当該演算させた結果が、正しい結果であるか否かを判定することにより、ヘルスチェックを行う。この場合、メイン部ＭＡＩＮのＭＥＭＯＲＹ２４におけるＣＰＵ２２が実行するプログラムや変数を書込む領域には、鍵コード、及び鍵合成コードを演算するプログラムが記憶される。また、フェールセーフ部ＦＳのＭＥＭＯＲＹ２４におけるＣＰＵ２２が実行するプログラムを書込む領域には、鍵合成コードを演算するプログラムが記憶される。

【0084】

演算制御部１５３Ａは、例えば、メイン部ＭＡＩＮとフェールセーフ部ＦＳとの通信（例えば、ＩＯポートを用いたシリアル通信など）を介して、フェールセーフ部ＦＳに、鍵コードを送信すると共に、送付した鍵コードを用いた鍵合成コードを演算する指示を行う。フェールセーフ部ＦＳのＣＰＵ２２は、当該指示にしたがって、鍵合成コードを演算するプログラムを実行し、演算結果（鍵合成コード）をメイン部ＭＡＩＮに通知する。演算制御部１５３Ａは、予めメイン部ＭＡＩＮのＣＰＵ２２に実行させておいた演算結果（鍵合成コード）と、フェールセーフ部ＦＳから通知された演算結果（鍵合成コード）とを比較する。演算制御部１５３Ａは、双方の演算結果が一致する場合、フェールセーフ部ＦＳのＣＰＵ２２が健全であると判定する。

【0085】

演算制御部１５３Ａは、フェールセーフ部ＦＳのＣＰＵ２２が健全であると判定した場合、第３プログラムをフェールセーフ部ＦＳのＣＰＵ２２に実行させる。演算制御部１５３Ａは、メイン部とフェールセーフ部ＦＳとの通信（例えば、ＩＯポートを用いたシリアル通信など）を介して、フェールセーフ部ＦＳに、第３プログラムを実行する指示を行う。フェールセーフ部ＦＳのＣＰＵ２２は、当該指示にしたがって、第３プログラムを実行し、演算結果をメイン部ＭＡＩＮに通知する。

【0086】

なお、演算制御部１５３Ａは、メイン部ＭＡＩＮのＣＰＵ２２の演算負荷が所定の閾値より大きくなった場合、もしくはメイン部ＭＡＩＮの温度が所定の閾値より上昇した場合、第３プログラムをフェールセーフ部ＦＳのＦＰＧＡ２３に実行させるようにしてもよい。演算制御部１５３Ａが、第３プログラムをフェールセーフ部ＦＳのＦＰＧＡ２３に実行させる方法は、第３プログラムをフェールセーフ部ＦＳのＣＰＵ２２に実行させる方法と同様の方法を適用することが可能である。

【0087】

また、演算制御部１５３Ａは、メイン部ＭＡＩＮのＦＰＧＡ２３の演算負荷が所定の閾値より大きくなった場合、もしくはメイン部ＭＡＩＮの温度が所定の閾値より上昇した場合、メイン部ＭＡＩＮのＦＰＧＡ２３が行う予定であった処理の全部又は一部の処理（以下、当該処理に対応するプログラムを、第４プログラムという）をフェールセーフ部ＦＳのＦＰＧＡ２３に実行させるようにしてもよい。演算制御部１５３Ａが、第４プログラムをフェールセーフ部ＦＳのＦＰＧＡ２３に実行させる方法は、第３プログラムをフェールセーフ部ＦＳのＣＰＵ２２に実行させる方法と同様の方法を適用することが可能である。

【0088】

また、演算制御部１５３Ａは、メイン部ＭＡＩＮのＦＰＧＡ２３の演算負荷が所定の閾値より大きくなった場合、もしくはメイン部ＭＡＩＮの温度が所定の閾値より上昇した場合、第４プログラムを、フェールセーフ部ＦＳのＣＰＵ２２に実行させるようにしてもよい。演算制御部１５３Ａが、第４プログラムをフェールセーフ部ＦＳのＣＰＵ２２に実行させる方法は、第３プログラムをフェールセーフ部ＦＳのＣＰＵ２２に実行させる方法と同様の方法を適用することが可能である。

【0089】

演算制御部１５３Ｂは、フェールセーフ部ＦＳのＣＰＵ２２の演算負荷が所定の閾値より大きくなった場合、もしくはフェールセーフ部ＦＳの温度が所定の閾値より上昇した場合、フェールセーフ部ＦＳのＣＰＵ２２が行う予定であった処理の全部又は一部の処理（以下、当該処理に対応するプログラムを、第５プログラムという）をメイン部ＭＡＩＮのＣＰＵ２２に実行させる（再割り当てする）。演算制御部１５３Ｂは、メイン部ＭＡＩＮのＣＰＵ２２に実行させた処理の演算結果を、フェールセーフ部ＦＳのＣＰＵ２２に取得させる。これにより、フェールセーフ部ＦＳのＣＰＵ２２が行う処理をリアルタイムに処理できるようにする。

【0090】

演算制御部１５３Ｂは、第５プログラムをメイン部ＭＡＩＮのＣＰＵ２２に実行させる前に、ヘルスチェックを行う。ヘルスチェックは、メイン部ＭＡＩＮのＣＰＵ２２が健全であるか否かを確認する処理である。ヘルスチェックを行うことにより、メイン部ＭＡＩＮのＣＰＵ２２に処理を実行させた場合に、一過性の不良による誤作動が発生するなどして、第５プログラムが正しく実行できなくなってしまう事態を抑制できる。

【0091】

演算制御部１５３Ｂは、例えば、メイン部ＭＡＩＮのＣＰＵ２２に鍵コードに基づく鍵合成コードを演算させ、当該演算させた結果が、正しい結果であるか否かを判定することにより、ヘルスチェックを行う。この場合、メイン部ＭＡＩＮのＭＥＭＯＲＹ２４におけるＣＰＵ２２が実行するプログラムを書込む領域には、鍵合成コードを演算するプログラムが記憶される。また、フェールセーフ部ＦＳのＭＥＭＯＲＹ２４におけるＣＰＵ２２が実行するプログラムや変数を書込む領域には、鍵コード、及び鍵合成コードを演算するプログラムが記憶される。

【0092】

演算制御部１５３Ｂは、例えば、メイン部ＭＡＩＮとフェールセーフ部ＦＳとの通信（例えば、ＩＯポートを用いたシリアル通信など）を介して、メイン部ＭＡＩＮに、鍵コードを送付すると共に、送付した鍵コードを用いた鍵合成コードを演算する指示を行う。メイン部ＭＡＩＮのＣＰＵ２２は、当該指示にしたがって、鍵合成コードを演算するプログラムを実行し、演算結果（鍵合成コード）をフェールセーフ部ＦＳに通知する。演算制御部１５３Ｂは、予めフェールセーフ部ＦＳのＣＰＵ２２に実行させておいた演算結果（鍵合成コード）と、メイン部ＭＡＩＮから通知された演算結果（鍵合成コード）とを比較する。演算制御部１５３Ｂは、双方の演算結果が一致する場合、メイン部ＭＡＩＮのＣＰＵ２２が健全であると判定する。

【0093】

演算制御部１５３Ｂは、メイン部ＭＡＩＮのＣＰＵ２２が健全であると判定した場合、第５プログラムをメイン部ＭＡＩＮのＣＰＵ２２に実行させる。演算制御部１５３Ｂは、メイン部とフェールセーフ部ＦＳとの通信（例えば、ＩＯポートを用いたシリアル通信など）を介して、メイン部ＭＡＩＮに、第５プログラムを実行する指示を行う。メイン部ＭＡＩＮのＣＰＵ２２は、当該指示にしたがって、第５プログラムを実行し、演算結果をフェールセーフ部ＦＳに通知する。

【0094】

なお、演算制御部１５３Ｂは、フェールセーフ部ＦＳのＣＰＵ２２の演算負荷が所定の閾値より大きくなった場合、もしくはフェールセーフ部ＦＳの温度が所定の閾値より上昇した場合、第５プログラムをメイン部ＭＡＩＮのＦＰＧＡ２３に実行させるようにしてもよい。演算制御部１５３Ｂが、第５プログラムをメイン部ＭＡＩＮのＦＰＧＡ２３に実行させる方法は、第５プログラムをメイン部ＭＡＩＮのＣＰＵ２２に実行させる方法と同様の方法を適用することが可能である。

【0095】

また、演算制御部１５３Ｂは、フェールセーフ部ＦＳのＦＰＧＡ２３の演算負荷が所定の閾値より大きくなった場合、もしくはフェールセーフ部ＦＳの温度が所定の閾値より上昇した場合、フェールセーフ部ＦＳのＦＰＧＡ２３が行う予定であった処理の全部又は一部の処理（以下、当該処理に対応するプログラムを、第６プログラムという）をメイン部ＭＡＩＮのＦＰＧＡ２３に実行させるようにしてもよい。演算制御部１５３Ｂが、第６プログラムをメイン部ＭＡＩＮのＦＰＧＡ２３に実行させる方法は、第５プログラムをメイン部ＭＡＩＮのＣＰＵ２２に実行させる方法と同様の方法を適用することが可能である。

【0096】

また、演算制御部１５３Ｂは、メイン部ＭＡＩＮのＦＰＧＡ２３の演算負荷が所定の閾値より大きくなった場合、もしくはメイン部ＭＡＩＮの温度が所定の閾値より上昇した場合、第６プログラムを、メイン部ＭＡＩＮのＣＰＵ２２に実行させるようにしてもよい。演算制御部１５３Ｂが、第６プログラムをメイン部ＭＡＩＮのＣＰＵ２２に実行させる方法は、第５プログラムをメイン部ＭＡＩＮのＣＰＵ２２に実行させる方法と同様の方法を適用することが可能である。

【0097】

以上説明したように、第２の実施形態の保護制御装置１０Ａは、メイン部ＭＡＩＮとフェールセーフ部ＦＳとを有する冗長構成である。保護制御装置１０Ａは、演算負荷測定部１５１と、演算制御部１５３Ａ又は演算制御部１５３Ｂを備える。演算負荷測定部１５１は、メイン部ＭＡＩＮとフェールセーフ部ＦＳのいずれか一方に搭載されたＣＰＵ２２又はＦＰＧＡ２３の演算負荷を測定する。演算制御部１５３Ａは、メイン部ＭＡＩＮに搭載されたＣＰＵ２２又はＦＰＧＡ２３の演算負荷が所定の閾値（「第４閾値」の一例）よりも大きい場合、メイン部ＭＡＩＮに搭載されたＣＰＵ２２又はＦＰＧＡ２３によって実行される予定の第３プログラム（「第７演算処理における少なくとも一部の第８演算処理」の一例）を、フェールセーフ部ＦＳに実行させ、フェールセーフ部ＦＳによって実行された第３プログラムの実行結果をメイン部ＭＡＩＮに搭載されたＣＰＵ２２又はＦＰＧＡ２３に取得させる。演算制御部１５３Ｂは、フェールセーフ部ＦＳに搭載されたＣＰＵ２２又はＦＰＧＡ２３の演算負荷が所定の閾値（「第４閾値」の一例）よりも大きい場合、フェールセーフ部ＦＳに搭載されたＣＰＵ２２又はＦＰＧＡ２３によって実行される予定の第５プログラム（「第７演算処理における少なくとも一部の第８演算処理」の一例）を、メイン部ＭＡＩＮに実行させ、メイン部ＭＡＩＮによって実行された第５プログラムの実行結果をフェールセーフ部ＦＳに搭載されたＣＰＵ２２又はＦＰＧＡ２３に取得させる。これにより、第２の実施形態の保護制御装置１０Ａは、メイン部ＭＡＩＮのプロセッサの演算負荷が増大した場合に、動作クロックの周波数を小さくして発熱を抑えつつ、リアルタイムに処理を行うことが可能となる。また、第２の実施形態の保護制御装置１０Ａは、フェールセーフ部ＦＳのプロセッサの演算負荷が増大した場合に、動作クロックの周波数を小さくして発熱を抑えつつ、リアルタイムに処理を行うことが可能となる。

【0098】

また、第２の実施形態の保護制御装置１０Ａでは、演算制御部１５３Ａは、第３プログラムをフェールセーフ部ＦＳの転送先プロセッサに実行させる前に、当該転送先プロセッサのヘルスチェックを行う。ヘルスチェックは、例えば、鍵コードを通知し、通知した鍵コードを用いた演算結果が正しいか否かに基づいて行われる。ヘルスチェックを行うことより、転送先プロセッサが健全であるか否かを確認することができる。したがって、転送先のプロセッサに誤作動が発生するなどして、第３プログラムが正しく実行できなくなってしまう事態を抑制できる。

【0099】

（第３の実施形態）
第３の実施形態について説明する。本実施形態では、保護制御装置１０Ｃが外部機器に処理の再割り当てを行う点において、上述した第１の実施形態と相違する。以下では、上述した第１の実施形態と相違する構成についてのみ説明する。上述した第１の実施形態と同等の構成については、同じ符号を付してその説明を省略する。

【0100】

図６は、第３の実施形態の保護制御装置１０Ｃが適用される電力系統保護制御システム１００の構成の例を示す図である。電力系統保護制御システム１００は、例えば、複数の保護制御装置１０Ｃと、監視サーバ３０と、複数のＢＣＵ（Bay Control Unit）４０と、電力系統５０と、操作端末６０とを備える。電力系統保護制御システム１００の各構成要素は、通信ネットワークＬＡＮを介して、通信可能に接続される。ここで、ＢＣＵ４０は、保護制御装置１０Ｃの一構成例である。

【0101】

監視サーバ３０は、複数の保護制御装置１０Ｃの各々を監視する。監視サーバ３０は、電力系統５０から取得した系統情報、及び保護制御装置１０Ｃの状況に基づいて、保護制御装置１０Ｃが監視する（つまり、状態監視とその制御責務を負う）遮断器を制御するか否かを判定する。監視サーバ３０は、保護制御装置１０Ｃが接続される遮断器を制御する場合、当該制御を命ずる指令を通知する。

【0102】

ＢＣＵ４０は、変電所において負荷に電力を供給する回線ごと設けられ、回線に設けられた保護制御装置１０Ｃを含む電力設備の監視、及び制御を行う。ＢＣＵ４０は、回線に設けられた保護制御装置１０Ｃ、及び遮断器等から、電力の状態等、電力の状態を示す情報を取得する。ＢＣＵ４０は、取得した情報を、監視サーバ３０に送信する。

【0103】

操作端末６０は、運転員からの操作指令に基づいて、複数の保護制御装置１０の各々を制御する。操作端末６０は、保護制御装置１０Ｃが監視する遮断器を制御する操作指令がなされた場合、当該制御を命ずる指令を通知する。

【0104】

保護制御装置１０Ｃは、演算制御部１５３Ｃを備える。演算制御部１５３Ｃは、保護制御装置１０ＣのＣＰＵ２２の演算負荷もしくは温度が所定の閾値より大きくなった場合、ＣＰＵ２２が行う予定であった処理の全部又は一部の処理（以下、当該処理に対応するプログラムを、第７プログラムという）を外部装置に実行させる（再割り当てする）。ここでの外部装置は、例えば、電力系統保護制御システム１００に設けられた複数の保護制御装置１０Ｃのうち、再割り当てを行う保護制御装置１０Ｃとは異なる、他の保護制御装置１０Ｃである。演算制御部１５３Ｃは、外部装置に実行させた処理の演算結果を、ＣＰＵ２２に取得させる。これにより、ＣＰＵ２２が行う処理をリアルタイムに処理できるようにする。

【0105】

演算制御部１５３Ｃは、通信部１５４、及び通信ネットワークＬＡＮを介して、外部装置に、第７プログラムを実行する旨の指示を行う。外部装置は、当該指示にしたがって、第７プログラムを実行し、通信部１５４、及び通信ネットワークＬＡＮを介して、保護制御装置１０Ｃに通知する。

【0106】

演算制御部１５３Ｃは、保護制御装置１０ＣのＦＰＧＡ２３の演算負荷もしくは温度が所定の閾値より大きくなった場合、ＦＰＧＡ２３が行う予定であった処理の全部又は一部の処理（以下、当該処理に対応するプログラムを、第８プログラムという）を外部装置に実行させるようにしてもよい。演算制御部１５３Ｃが、第８プログラムを外部装置に実行させる方法は、第７プログラムを外部装置に実行させる方法と同様の方法を適用することが可能である。

【0107】

以上、説明した通り、第３の実施形態の保護制御装置１０Ｃでは、演算制御部１５３Ｃは、ＣＰＵ２２又はＦＰＧＡ２３の演算負荷もしくは温度が所定の閾値より大きい場合、ＣＰＵ２２によって実行される予定の第７プログラム、又はＦＰＧＡ２３によって実行される予定の第８プログラムを、外部装置に実行させる。演算制御部１５３は、外部装置によって実行された第７プログラムの実行結果をＣＰＵ２２に取得させる。又は、演算制御部１５３は、外部装置によって実行された第８プログラムの実行結果をＦＰＧＡ２３に取得させる。これにより、第３の実施形態の保護制御装置１０Ｃでは、ＣＰＵ２２又はＦＰＧＡ２３の演算負荷が増大した場合もしくは温度が上昇した場合に、処理の一部を外部装置に実行させることが可能である。したがって、ＣＰＵ２２の演算負荷が増大した場合もしくは温度が上昇した場合に、動作クロックの周波数を小さくして発熱を抑えつつ、リアルタイムに処理を行うことが可能となる。

【0108】

以上説明した少なくとも一つの実施形態によれば、保護制御装置１０では、ＣＰＵ演算部１３又はＦＰＧＡ演算部１４の処理に応じて、動作クロックの周波数を変更する。これにより、ＣＰＵ２２又はＦＰＧＡ２３から発熱が予測される処理状況である場合に、動作クロックの周波数をより小さい周波数に変更することが可能である。したがって、高温となり得る環境であってもプロセッサの発熱を抑えて故障を抑制することができる。

【0109】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0110】

１０…保護制御装置、１３…ＣＰＵ演算部（プロセッサ演算部）、１４…ＦＰＧＡ演算部（プロセッサ演算部）、２２…ＣＰＵ（プロセッサ）、２３…ＦＰＧＡ（プロセッサ）、１５０…ＨＭＩ部（外部情報取得部）、１５１…演算負荷測定部、１５２…クロック制御部、１５３…演算制御部、１５４…通信部（外部情報取得部）、１５５…状態変化検出部、１５６…温度測定部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】