(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-11-07
(45)【発行日】2022-11-15
(54)【発明の名称】記憶装置
(51)【国際特許分類】
H01L 21/8242 20060101AFI20221108BHJP
H01L 27/108 20060101ALI20221108BHJP
H01L 29/786 20060101ALI20221108BHJP
【ＦＩ】
H01L27/108 321
H01L29/78 613B
H01L29/78 618B
【請求項の数】
2
(21)【出願番号】P 2018088852
(22)【出願日】2018-05-02
(65)【公開番号】P2019195028
(43)【公開日】2019-11-07
【審査請求日】2021-04-21
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】山崎 舜平
(72)【発明者】
【氏名】大貫 達也
(72)【発明者】
【氏名】加藤 清
(72)【発明者】
【氏名】木村 肇
(72)【発明者】
【氏名】魚地 秀貴
【審査官】小山 満
(56)【参考文献】
【文献】特開２０１６－０６６７７４（ＪＰ，Ａ）
【文献】特開２０００－２３６０７４（ＪＰ，Ａ）
【文献】特開２０１８－０６１００１（ＪＰ，Ａ）
【文献】特開２０１８－０６３７４３（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１５／０２１４３７８（ＵＳ，Ａ１）
【文献】国際公開第２０１５／１１４４７６（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０１７／０３１７１１１（ＵＳ，Ａ１）
【文献】国際公開第２０１７／１８７３０１（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０１７／０１８６４７３（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２７／１０８
Ｈ０１Ｌ ２１／８２４２
Ｈ０１Ｌ ２９／７８６
(57)【特許請求の範囲】
【請求項1】
制御回路と、複数のメモリセルと、を有し、前記複数のメモリセルのそれぞれは、トランジスタと、容量素子と、を有し、
前記トランジスタは、ゲートと、バックゲートと、を有し、
前記トランジスタの半導体層は金属酸化物を含み、
前記制御回路は、前記トランジスタの前記ゲートに供給する電位を、第１電位、第２電位、または第３電位から選択する機能と、前記トランジスタの前記バックゲートに供給する電位を、第４電位、第５電位または第６電位から選択する機能と、を有し、
前記第１電位は、前記トランジスタをオン状態にする電位であり、
前記第２電位および前記第３電位は、前記トランジスタをオフ状態にする電位であり、
前記第２電位は、前記第３電位より高い電位であり、
前記第４電位は、前記第５電位よりも低く、前記第６電位よりも高い電位であり、
前記第５電位は、前記トランジスタのしきい値電圧を低くすることができる電位であり、
前記第６電位は、前記トランジスタのしきい値電圧を高くすることができる電位であり、
前記第５電位は、基準電位である、記憶装置。
【請求項2】
制御回路と、複数のメモリセルと、を有し、前記複数のメモリセルのそれぞれは、トランジスタと、容量素子と、を有し、
前記トランジスタは、ゲートと、バックゲートと、を有し、
前記トランジスタの半導体層は金属酸化物を含み、
前記トランジスタのソースまたはドレインの一方は前記容量素子と電気的に接続され、
前記トランジスタのソースまたはドレインの他方はビット線と電気的に接続され、
前記ゲートはワード線と電気的に接続され、
前記制御回路は、前記ワード線に第１電位を供給して、前記ビット線から前記容量素子に電荷を供給する機能と、前記ワード線に第２電位または第３電位を供給して、前記電荷を保持する機能と、前記トランジスタの前記バックゲートに供給する電位を、第４電位、第５電位または第６電位から選択する機能と、を有し、
前記第２電位は、前記第３電位より高い電位であり、
前記第４電位は、前記第５電位よりも低く、前記第６電位よりも高い電位であり、
前記第５電位は、前記トランジスタのしきい値電圧を低くすることができる電位であり、
前記第６電位は、前記トランジスタのしきい値電圧を高くすることができる電位であり、
前記第５電位は、基準電位である、記憶装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一形態は、記憶装置、半導体装置またはこれらを用いた電子機器に関する。
【0002】
ただし、本発明の一態様は、上記の技術分野に限定されるものではない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関する。または、本明細書等で開示する発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。
【0003】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置と言える場合がある。もしくは、これらは半導体装置を有すると言える場合がある。
【背景技術】
【0004】
トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。酸化物半導体としては、例えば、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ－Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯとも呼ぶ。）に関する研究が盛んに行われている。
【0005】
ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３参照。）。非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術も開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４および非特許文献５に示されている。
【0006】
さらに、ＩＧＺＯを活性層として用いたトランジスタは極めて低いオフ電流を持ち（非特許文献６参照。）、その特性を利用したＬＳＩおよびディスプレイが報告されている（非特許文献７および非特許文献８参照。）。
【0007】
また、記憶装置の一つとしてＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が知られている。ＤＲＡＭは、複数のメモリセルがマトリクス状に設けられたセルアレイと、複数のビット線と、複数のワード線とを有する。メモリセルは、複数のビット線のいずれか一つ、および、複数のワード線のいずれか一つと電気的に接続される。ワード線には、情報の書き込み読み出しが行なわれるメモリセルを選択するための選択信号が供給される。メモリセルに対する情報の書き込み、および読み出しは、ビット線を介して行なわれる。
【0008】
よって、例えば、ビット線Ａを介してメモリセルＸに情報を書き込む際に、ビット線Ａの電位変動が、ビット線Ａに隣接するビット線Ｂにノイズとして伝播する場合がある。すると、ビット線Ｂと電気的に接続しているメモリセルＹの保持情報が意図せず書き変わってしまう場合がある。このようなノイズの影響を抑える方法の一つとして、ツイストビット線方式が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【0009】
【文献】特開平２－２４４４８５号公報
【非特許文献】
【0010】
【文献】Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， “ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ”， ２０１２， ｖｏｌｕｍｅ ４３， ｉｓｓｕｅ １， ｐ．１８３－１８６
【文献】Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， “Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ”， ２０１４， ｖｏｌｕｍｅ ５３， Ｎｕｍｂｅｒ ４Ｓ， ｐ．０４ＥＤ１８－１－０４ＥＤ１８－１０
【文献】Ｓ． Ｉｔｏ ｅｔ ａｌ．， “Ｔｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＡＭ－ＦＰＤ’１３ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ”， ２０１３， ｐ．１５１－１５４
【文献】Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， “ＥＣＳ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ”， ２０１４， ｖｏｌｕｍｅ ３， ｉｓｓｕｅ ９， ｐ．Ｑ３０１２－Ｑ３０２２
【文献】Ｓ． Ｙａｍａｚａｋｉ， “ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ”，２０１４， ｖｏｌｕｍｅ ６４， ｉｓｓｕｅ １０， ｐ．１５５－１６４
【文献】Ｋ． Ｋａｔｏ ｅｔ ａｌ．， “Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ”， ２０１２， ｖｏｌｕｍｅ ５１， ｐ．０２１２０１－１－０２１２０１－７
【文献】Ｓ． Ｍａｔｓｕｄａ ｅｔ ａｌ．， “２０１５ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ”， ２０１５， ｐ．Ｔ２１６－Ｔ２１７
【文献】Ｓ． Ａｍａｎｏ ｅｔ ａｌ．， “ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ”， ２０１０， ｖｏｌｕｍｅ ４１， ｉｓｓｕｅ １， ｐ．６２６－６２９
【発明の概要】
【発明が解決しようとする課題】
【0011】
本発明の一態様は、集積度の高い記憶装置を提供することを課題の一とする。または、高速動作可能な記憶装置を提供することを課題の一とする。または、信頼性の高い記憶装置を提供することを課題の一とする。または、消費電力の少ない記憶装置を提供することを課題の一とする。または、新規な記憶装置を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。
【0012】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0013】
本発明の一態様は、制御回路と、複数のメモリセルと、を有し、複数のメモリセルのそれぞれは、トランジスタと、容量素子と、を有し、トランジスタは、ゲートと、バックゲートと、を有し、トランジスタの半導体層は金属酸化物を含み、制御回路は、トランジスタのゲートに供給する電位を、第１電位、第２電位、または第３電位から選択する機能を有し、第１の電位は、トランジスタをオン状態にする電位であり、第２の電位および第３の電位は、トランジスタをオフ状態にする電位であり、第２の電位は、第３の電位より高い電位であることを特徴とする記憶装置である。
【0014】
また、本発明の別の一態様は、制御回路と、複数のメモリセルと、を有し、複数のメモリセルのそれぞれは、トランジスタと、容量素子と、を有し、トランジスタは、ゲートと、バックゲートと、を有し、トランジスタのソースまたはドレインの一方は容量素子と電気的に接続され、トランジスタのソースまたはドレインの他方はビット線と電気的に接続され、ゲートはワード線と電気的に接続され、制御回路は、ワード線に第１電位を供給して、ビット線から容量素子に電荷を供給する機能と、ワード線に第２電位または第３電位を供給して、電荷を保持する機能と、を有し、第２電位は、第３電位より高い電位であることを特徴とする記憶装置である。
【0015】
第２電位は、例えば、電荷の保持時間が１時間以上になる電位である。第３電位は、例えば、電荷の保持時間が１０年以上になる電位である。バックゲートには負バイアスが供給されていることが好ましい。金属酸化物は、インジウムおよび亜鉛のうち、少なくとも一方を含むことが好ましい。
【0016】
また、本発明の別の一態様は、複数の記憶ブロックを有し、複数の記憶ブロックは、それぞれが複数のメモリセルを有し、複数のメモリセルのそれぞれは、トランジスタと、容量素子と、を有し、トランジスタは、ゲートと、バックゲートと、を有し、トランジスタの半導体層は金属酸化物を含み、記憶ブロックは、複数の動作モードで動作する機能を有することを特徴とする記憶装置である。
【0017】
動作モードは、ゲートに供給する電位とバックゲートに供給する電位の組み合わせで決定される。複数の動作モードの１つは、メモリセルの動作速度を高める動作モードである。また、複数の動作モードの他の１つは、メモリセルの保持時間を長くする動作モードである。
【0018】
また、本発明の別の一態様は、複数の記憶ブロックを有し、複数の記憶ブロックは、それぞれが複数のメモリセルを有し、複数のメモリセルのそれぞれは、トランジスタと、容量素子と、を有し、トランジスタは、ゲートと、バックゲートと、を有し、トランジスタの半導体層は金属酸化物を含み、複数の記憶ブロックは、第１動作モードで動作する第１記憶ブロックと、第２動作モードで動作する第２記憶ブロックと、を有することを特徴とする記憶装置である。
【0019】
第１動作モードは、メモリセルの動作速度を高める動作モードである。第２動作モードは、メモリセルの保持時間を長くする動作モードである。
【発明の効果】
【0020】
本発明の一態様によれば、集積度の高い記憶装置を提供することができる。または、高速動作可能な記憶装置を提供することができる。または、信頼性の高い記憶装置を提供することができる。または、消費電力の少ない記憶装置を提供することができる。または、新規な記憶装置を提供することができる。または、新規な半導体装置を提供することができる。
【0021】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【0022】
【図1】記憶装置の構成例を示す図。
【図2】記憶ブロックアレイの構成例を示す図。
【図3】記憶ブロックアレイの構成例を示す図。
【図4】記憶ブロックの構成例を示す図。
【図5】メモリセルの回路構成例とトランジスタの電気特性を示す図。
【図6】トランジスタの電気特性を示す図。
【図7】Ｓ値毎のＶｇと保持時間の関係を示す図。
【図8】グループの使用例を示す図。
【図9】半導体装置の構成例を示す図。
【図10】半導体装置の構成例を示す図。
【図11】トランジスタの構成例を説明する図。
【図12】トランジスタの構成例を説明する図。
【図13】トランジスタの構成例を説明する図。
【図14】トランジスタの構成例を説明する図。
【図15】トランジスタの構成例を説明する図。
【図16】製品イメージをする図。
【図17】電子機器の構成例を示す図。
【図18】電子機器の構成例を示す図。
【図19】電子機器の構成例を示す図。
【図20】電子機器の構成例を示す図。
【発明を実施するための形態】
【0023】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
【0024】
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。
【0025】
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
【0026】
本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
【0027】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【0028】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【0029】
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
【0030】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【0031】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
【0032】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【0033】
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【0034】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体層の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネルの割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
【0035】
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【0036】
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
【0037】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【0038】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【0039】
また、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【0040】
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
【0041】
また、本明細書等において、フォトリソグラフィ法によりレジストマスクを形成し、その後にエッチング工程を行う場合は、特段の説明がない限り、当該レジストマスクは、エッチング工程終了後に除去するものとする。
【0042】
また、本明細書等において、高電源電位ＶＤＤ（「ＶＤＤ」または「Ｈ電位」ともいう。）とは、低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電位ＶＳＳ（「ＶＳＳ」または「Ｌ電位」ともいう。）とは、高電源電位ＶＤＤよりも低い電位の電源電位を示す。また、接地電位（「ＧＮＤ」または「ＧＮＤ電位」ともいう。）をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
【0043】
また、ＶＳＳを基準電位（０Ｖ）とした場合、ＶＳＳよりも低い電位を「負電位」、「負電圧」、または「負バイアス」と呼ぶ場合がある。また、ＶＳＳを基準電位（０Ｖ）とした場合、ＶＳＳよりも高い電位を「正電位」、「正電圧」、または「正バイアス」と呼ぶ場合がある。
【0044】
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【0045】
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大きいものとする。
【0046】
（実施の形態１）
本発明の一態様の記憶装置について図面を用いて説明する。
本発明の一態様の記憶装置について図面を用いて説明する。
【0047】
＜記憶装置１００＞
図１は、本発明の一態様である記憶装置１００の構成例を示すブロック図である。
図１は、本発明の一態様である記憶装置１００の構成例を示すブロック図である。
【0048】
記憶装置１００は、入出力回路１１１（ＩＯ Ｃｉｒｃｕｉｔ）、制御回路１１２（Ｃｏｎｔｒｏｌｌｅｒ）、Ｉ２Ｃレシーバ１１３、設定レジスタ１１４（Ｓｅｔｔｉｎｇ Ｒｅｇｉｓｔｅｒ）、ＬＶＤＳ回路１１５、ＬＶＤＳ回路１１６、デコーダ１１７（Ｄｅｃｏｄｅｒ）、記憶ブロックアレイ２１０（Ｍｅｍｏｒｙ Ｂｌｏｃｋ Ａｒｒａｙ）を有する。
【0049】
また、制御回路１１２は、レジスタ１１８（Ｒｅｇ＿ｒ）、およびレジスタ１１９（Ｒｅｇ＿ｗ）を有する。また、記憶ブロックアレイ２１０は、ｎ個（ｎは１以上の整数。）の記憶ブロック２１１（Ｍｅｍｏｒｙ Ｂｌｏｃｋ）と負電圧生成回路２１８を有する。本明細書等では、１個目の記憶ブロック２１１を記憶ブロック２１１＿１と示し、ｉ個目（ｉは１以上ｎ以下の整数。）の記憶ブロック２１１を記憶ブロック２１１＿ｉと示している。
【0050】
また、ｎ個の記憶ブロック２１１は複数のグループに分けられる。図２（Ａ）では、８つの記憶ブロック２１１（記憶ブロック２１１＿１乃至記憶ブロック２１１＿８）を、４つのグループに分ける例を示している。第１グループ２６１＿１に記憶ブロック２１１＿１が含まれ、第２グループ２６１＿２に記憶ブロック２１１＿２が含まれている。また、第３グループ２６１＿３に記憶ブロック２１１＿３および記憶ブロック２１１＿４が含まれ、第４グループ２６１＿４に記憶ブロック２１１＿５乃至記憶ブロック２１１＿８が含まれている。
【0051】
また、負電圧生成回路２１８を複数設けてもよい。例えば、図２（Ｂ）に示すように、グループ毎に負電圧生成回路２１８（負電圧生成回路２１８＿１乃至負電圧生成回路２１８＿４）を設けてもよい。図２（Ｂ）において、負電圧生成回路２１８＿１は第１グループ２６１＿１に負電圧を供給する機能を有し、負電圧生成回路２１８＿２は第２グループ２６１＿２に負電圧を供給する機能を有する。また、負電圧生成回路２１８＿３は第３グループ２６１＿３に負電圧を供給する機能を有し、負電圧生成回路２１８＿４は第４グループ２６１＿４に負電圧を供給する機能を有する。
【0052】
また、図３に示すように、記憶ブロック２１１毎に負電圧生成回路２１８（負電圧生成回路２１８＿１乃至負電圧生成回路２１８＿８）を設けてもよい。図４において、負電圧生成回路２１８＿１は記憶ブロック２１１＿１に負電圧を供給する機能を有し、負電圧生成回路２１８＿２は記憶ブロック２１１＿２に負電圧を供給する機能を有する。また、負電圧生成回路２１８＿３は記憶ブロック２１１＿３に負電圧を供給する機能を有し、負電圧生成回路２１８＿４は記憶ブロック２１１＿４に負電圧を供給する機能を有する。また、負電圧生成回路２１８＿５は記憶ブロック２１１＿５に負電圧を供給する機能を有し、負電圧生成回路２１８＿６は記憶ブロック２１１＿６に負電圧を供給する機能を有する。また、負電圧生成回路２１８＿７は記憶ブロック２１１＿７に負電圧を供給する機能を有し、負電圧生成回路２１８＿８は記憶ブロック２１１＿８に負電圧を供給する機能を有する。
【0053】
入出力回路１１１は、外部機器と信号の受け渡しを行なう機能を有する。記憶装置１００の動作条件などは、設定レジスタ１１４に記憶されている設定パラメータにより決定される。設定パラメータは、入出力回路１１１およびＩ２Ｃレシーバ１１３を介して設定レジスタ１１４に書き込まれる。なお、目的または用途などに応じてＩ２Ｃレシーバ１１３は省略してもよい。
【0054】
設定パラメータの一例として、リフレッシュ動作の実行間隔や回路動作の動作タイミングなどの指定情報などがある。制御回路１１２は設定パラメータおよび外部からのコマンド信号を処理して記憶装置１００の動作モードを決定する機能を有する。制御回路１１２は、色々な制御信号を生成して、記憶装置１００全体の動作を制御する機能を有する。
【0055】
また、外部から入出力回路１１１を介して制御回路１１２に、リセット信号ｒｅｓ、アドレス信号ＡＤＤＲ［１６：０］、行アドレス識別信号ＲＡＳ（Ｒｏｗ Ａｄｄｒｅｓｓ Ｓｔｒｏｂｅ）、列アドレス識別信号ＣＡＳ（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｓｔｒｏｂｅ）、書き込み制御信号ＷＥ（Ｗｒｉｔｅ Ｅｎａｂｌｅ）、データ読み出し用クロック信号ｃｌｋ＿ｒ、書き込みデータＷＤＡＴＡ［７：０］などが供給される。データ読み出し用クロック信号ｃｌｋ＿ｒは、転送回路ＬＶＤＳ＿ｒｘを介して制御回路１１２に供給される。
【0056】
また、制御回路１１２から入出力回路１１１に、データ書き込み用クロック信号ｃｌｋ＿ｔ、読み出しデータＲＤＡＴＡ［７：０］が供給される。データ読み出し用クロック信号ｃｌｋ＿ｗは、転送回路ＬＶＤＳ＿ｔｘを介して入出力回路１１１に供給される。転送回路ＬＶＤＳ＿ｒｘおよび転送回路ＬＶＤＳ＿ｔｘは、ＬＶＤＳ（Ｌｏｗ ｖｏｌｔａｇｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ）規格で動作する転送回路である。なお、目的または用途などに応じて、転送回路ＬＶＤＳ＿ｒｘおよび転送回路ＬＶＤＳ＿ｔｘの一方または双方を省略してもよい。
【0057】
書き込みデータＷＤＡＴＡ［７：０］は、データ書き込み用クロック信号ｃｌｋ＿ｔに同期して転送され、制御回路１１２内のレジスタ１１９に保持される。制御回路１１２はレジスタ１１９に保持されているデータを記憶ブロックアレイ２１０に供給する機能を有する。
【0058】
また、記憶ブロックアレイ２１０から読み出されたデータは、読み出しデータＲＤＡＴＡ［７：０］として制御回路１１２内のレジスタ１１８に保持される。制御回路１１２は、読み出しデータＲＤＡＴＡ［７：０］をデータ読み出し用クロック信号ｃｌｋ＿ｒに同期して入出力回路１１１に転送する機能を有する。
【0059】
また、制御回路１１２は、列アドレス信号Ｃ＿ＡＤＤＲ［６：０］、列選択イネーブル信号ＣＳＥＬ＿ＥＮ、データラッチ信号ＤＬＡＴ、グローバル書き込み許可信号ＧＷ＿ＥＮ、グローバル読み出し許可信号ＧＲ＿ＥＮ、グローバルセンスアンプ許可信号ＧＳＡ＿ＥＮ、グローバルイコライズ許可信号ＧＥＱ＿ＥＮＢ、ローカルセンスアンプ許可信号ＬＳＡ＿ＥＮ、ローカルイコライズ許可信号ＬＥＱ＿ＥＮＢ、およびワード線アドレス選択信号ＷＬ＿ＡＤＤＲ［７：０］などを出力する機能を有する。
【0060】
列アドレス信号Ｃ＿ＡＤＤＲおよび列選択イネーブル信号ＣＳＥＬ＿ＥＮはデコーダ１１７に供給される。
【0061】
＜記憶ブロック＞
図４（Ａ）は記憶ブロック２１１＿ｉの構成例を示すブロック図である。図４（Ｂ）は、記憶ブロック２１１＿ｉに含まれる、ローカルセンスアンプアレイ２１４およびセルアレイ２２１の構成例を示す斜視ブロック図である。また、図４（Ｂ）などに、Ｘ方向、Ｙ方向、およびＺ方向を示す矢印を付している。Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに直交する方向である。
図４（Ａ）は記憶ブロック２１１＿ｉの構成例を示すブロック図である。図４（Ｂ）は、記憶ブロック２１１＿ｉに含まれる、ローカルセンスアンプアレイ２１４およびセルアレイ２２１の構成例を示す斜視ブロック図である。また、図４（Ｂ）などに、Ｘ方向、Ｙ方向、およびＺ方向を示す矢印を付している。Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに直交する方向である。
【0062】
記憶ブロック２１１＿ｉは、ワード線ドライバ２１２、ローカルセンスアンプドライバ２１３、ローカルセンスアンプアレイ２１４、グローバルセンスアンプ２１５、読み出し書き込みセレクタ２１６、およびセルアレイ２２１を有する。
【0063】
データラッチ信号ＤＬＡＴ、グローバル書き込み許可信号ＧＷ＿ＥＮ、およびグローバル読み出し許可信号ＧＲ＿ＥＮは、読み出し書き込みセレクタ２１６に供給される。グローバルセンスアンプ許可信号ＧＳＡ＿ＥＮおよびグローバルイコライズ許可信号ＧＥＱ＿ＥＮＢは、グローバルセンスアンプ２１５に供給される。ローカルセンスアンプ許可信号ＬＳＡ＿ＥＮおよびローカルイコライズ許可信号ＥＱ＿ＥＮＢはローカルセンスアンプアレイ２１４に供給される。ワード線アドレス選択信号ＷＬ＿ＡＤＤＲ［７：０］は、ワード線ドライバ２１２に供給される。
【0064】
ローカルセンスアンプアレイ２１４は、ｆ行ｇ列（ｆおよびｇは、共に１以上の整数）のマトリクス状に配置された複数のセンスアンプ１２７を有する。本明細書などでは、１行１列目のセンスアンプ１２７をセンスアンプ１２７［１，１］と示す。また、ｋ行ｈ列目（ｋは１以上ｆ以下の整数。ｈは１以上ｇ以下の整数。）のセンスアンプ１２７をセンスアンプ１２７［ｋ，ｈ］と示す。
【0065】
セルアレイ２２１はローカルセンスアンプアレイ２１４の上方に重ねて設けられている。セルアレイ２２１をローカルセンスアンプアレイ２１４の上方に重ねて設けることで、ビット線の配線長を短くすることが出来る。
【0066】
セルアレイ２２１は、ｐ行ｑ列（ｐおよびｑは、共に１以上の整数）のマトリクス状に配置された複数のメモリセル１０を有する。また、セルアレイ２２１は、Ｘ方向（行方向）に延在するｐ本のワード線ＷＬを有する（図４（Ｂ）に図示せず。）。なお、本明細書などでは、ｊ本目（ｊは１以上ｐ以下の整数。）のワード線ＷＬをワード線ＷＬ［ｊ］と示す。
【0067】
１つのメモリセル１０は、ワード線ＷＬのいずれか１つと電気的に接続される。
【0068】
＜メモリセル＞
図５に、メモリセル１０の回路構成例を示す。メモリセル１０は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、フロントゲート（単に「ゲート」ともいう。）、およびバックゲートを有する。バックゲートは、ゲートとバックゲートで半導体層のチャネル形成領域を挟むように配置される。なお、ゲートおよびバックゲートの呼称は便宜的なものであり、一方を「ゲート」という場合に他方を「バックゲート」という。よって、ゲートおよびバックゲートの呼称は、互いに入れ換えて用いることができる。ゲートまたはバックゲートの一方を「第１のゲート」と呼び、他方を「第２のゲート」と呼ぶ場合もある。
図５に、メモリセル１０の回路構成例を示す。メモリセル１０は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、フロントゲート（単に「ゲート」ともいう。）、およびバックゲートを有する。バックゲートは、ゲートとバックゲートで半導体層のチャネル形成領域を挟むように配置される。なお、ゲートおよびバックゲートの呼称は便宜的なものであり、一方を「ゲート」という場合に他方を「バックゲート」という。よって、ゲートおよびバックゲートの呼称は、互いに入れ換えて用いることができる。ゲートまたはバックゲートの一方を「第１のゲート」と呼び、他方を「第２のゲート」と呼ぶ場合もある。
【0069】
トランジスタＭ１のソースまたはドレインの一方は、容量素子ＣＡの一方の電極と電気的に接続され、トランジスタＭ１のソースまたはドレインの他方は、ビット線ＢＬまたはビット線ＢＬＢの一方と電気的に接続され、トランジスタＭ１のゲートは、ワード線ＷＬａまたはワード線ＷＬｂの一方と電気的に接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと電気的に接続されている。容量素子ＣＡの他方の電極は、配線ＣＡＬと接続されている。
【0070】
配線ＣＡＬは、容量素子ＣＡの他方の電極に所定の電位を印加するための配線として機能する。データの書き込み時、および読み出し時において、配線ＣＡＬには、ＶＳＳなどの固定電位を供給するのが好ましい。
【0071】
配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。
【0072】
図５（Ｂ）に、トランジスタの電気特性の１つであるＩｄ－Ｖｇ特性の一例を示す。Ｉｄ－Ｖｇ特性は、ゲート電圧（Ｖｇ）の変化に対するドレイン電流（Ｉｄ）の変化を示す。図５（Ｂ）の横軸は、Ｖｇをリニアスケールで示している。また、図５（Ｂ）の縦軸は、Ｉｄをログスケールで示している。図５（Ｂ）に示すように、配線ＢＧＬにバックゲート電圧（Ｖｂｇ）として、正バイアスである電圧＋Ｖｂｇを供給すると、Ｉｄ－Ｖｇ特性がＶｇのマイナス方向にシフトする。配線ＢＧＬに負バイアスである電圧－Ｖｂｇを供給すると、Ｉｄ－Ｖｇ特性がＶｇのプラス方向にシフトする。Ｉｄ－Ｖｇ特性のシフト量は、配線ＢＧＬに供給される電圧の大きさで決まる。配線ＢＧＬに任意の電圧を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
【0073】
データの書き込みおよび読み出しは、ワード線ＷＬにトランジスタＭ１を導通状態（オン状態）とする電位を供給し、トランジスタＭ１を導通状態にして、ビット線ＢＬまたはビット線ＢＬＢと容量素子ＣＡの一方の電極を電気的に接続することによって行われる。
【0074】
なお、トランジスタＭ１として、チャネルが形成される半導体層に金属酸化物の一種である酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）を用いることが好ましい。例えば、チャネルが形成される半導体層として、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛のいずれか一を有する酸化物半導体を用いることが好ましい。特に、ＯＳトランジスタの半導体層として、インジウム、ガリウム、亜鉛からなる酸化物半導体を用いることが好ましい。
【0075】
インジウム、ガリウム、亜鉛を含む酸化物半導体を適用したＯＳトランジスタは、オフ電流が極めて小さいという特性を有している。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセルに対して多値データ、またはアナログデータを保持することができる。
【0076】
ここで、トランジスタの電気特性の１つであるＩｄ－Ｖｇ特性の温度依存性について説明しておく。
【0077】
図６（Ａ）は、ＯＳトランジスタのＩｄ－Ｖｇ特性を示している。図６（Ｂ）は、チャネルが形成される半導体層にシリコンを用いたトランジスタ（「Ｓｉトランジスタ」ともいう。）のＩｄ－Ｖｇ特性を示している。なお、図６（Ａ）および図６（Ｂ）は、どちらもｎチャネル型トランジスタのＩｄ－Ｖｇ特性である。
【0078】
ＯＳトランジスタおよびＳｉトランジスタともに、Ｖｔｈは高温になるほどマイナス方向にシフトし、サブスレッショルド係数（「Ｓ値」ともいう。）は高温になるほど増大するという性質を有する。その結果、高温になるほどＶｇが０Ｖの時のＩｄ（「カットオフ電流」ともいう）が増加する。
【0079】
ＯＳトランジスタは高温下の動作においてもオフ電流が増加しにくい（図６（Ａ）参照。）。また、ＯＳトランジスタは、動作温度の上昇とともにオン電流が増加する。一方で、Ｓｉトランジスタは、温度の上昇とともに、オフ電流が増加し、オン電流が低下する（図６（Ｂ）参照。）。オフ電流が増加すると、メモリセルに書き込まれた電圧（情報）が低下し易くなる。すなわち、情報の保持時間が短くなり、メモリセルのリフレッシュ頻度が多くなる。よって、消費電力が多くなる。
【0080】
本実施の形態などにおいて、保持時間とは、メモリセルに書き込まれた電圧が１００％から６０％に低下するまでの時間である。言い換えると、メモリセルに書き込まれた電荷量が１００％から６０％に低下するまでの時間である。
【0081】
図６（Ａ）および図５（Ｂ）に示すように、ＯＳトランジスタは、Ｖｇおよび／またはＶｂｇを負電圧にすることで高温下においてもオフ電流を低減することができる。すなわち、トランジスタＭ１としてＯＳトランジスタを用いることで、高温下の動作においてもリフレッシュ頻度の増加を抑え、情報の保持時間を長くすることができる。よって、トランジスタＭ１を含む半導体装置全体の消費電力の増加を抑えることができる。
【0082】
本明細書等において、ＯＳトランジスタを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）呼ぶ。トランジスタＭ１としてＯＳトランジスタを適用することにより、ＤＯＳＲＡＭを構成することができる。
【0083】
前述した通り、高温下の動作などによってＯＳトランジスタのＳ値が変動する場合がある。
図７（Ａ）に、ＯＳトランジスタのＳ値が８０ｍＶ／ｄｅｃ、１８０ｍＶ／ｄｅｃ、または２００ｍＶ／ｄｅｃであるの時の、特定の保持時間を達成するために必要なＶｇの計算結果を示す。また、図７（Ｂ）は、保持時間と算出したＶｇの関係を示すグラフである。図７（Ｂ）の横軸は保持時間を対数で示しており、縦軸はＶｇを示している。なお、Ｖｂｇは、Ｖｇが－０．８Ｖの時に保持時間が１時間になる電圧に固定されているものとした。
図７（Ａ）に、ＯＳトランジスタのＳ値が８０ｍＶ／ｄｅｃ、１８０ｍＶ／ｄｅｃ、または２００ｍＶ／ｄｅｃであるの時の、特定の保持時間を達成するために必要なＶｇの計算結果を示す。また、図７（Ｂ）は、保持時間と算出したＶｇの関係を示すグラフである。図７（Ｂ）の横軸は保持時間を対数で示しており、縦軸はＶｇを示している。なお、Ｖｂｇは、Ｖｇが－０．８Ｖの時に保持時間が１時間になる電圧に固定されているものとした。
【0084】
図７（Ａ）および（Ｂ）より、ＯＳトランジスタのＳ値が８０ｍＶ／ｄｅｃの場合、Ｖｇを－１．０４Ｖにすることで約４０日、Ｖｇを－１．１２Ｖにすることで約１年、Ｖｇを－１．２Ｖにすることで約１１年のデータ保持ができることがわかる。また、ＯＳトランジスタのＳ値が１２０ｍＶ／ｄｅｃの場合、Ｖｇを－１．１６Ｖにすることで約４０日、Ｖｇを－１．２８Ｖにすることで約１年、Ｖｇを－１．４Ｖにすることで約１１年のデータ保持ができることがわかる。また、ＯＳトランジスタのＳ値が２００ｍＶ／ｄｅｃの場合、Ｖｇを－１．４Ｖにすることで約４０日、Ｖｇを－１．６Ｖにすることで約１年、Ｖｇを－１．８Ｖにすることで約１１年のデータ保持ができることがわかる。
【0085】
トランジスタＭ１をオン状態とするＶｇをＶｇＨ、オフ状態とするＶｇをＶｇＬとすると、グループ２６１毎にＶｇＨ、ＶｇＬ、およびＶｂｇの電圧を変えて、メモリセル１０を異なる動作モードで動作させることができる。一例として、表１に４つの動作モードを示し、それぞれの動作条件を示す。本実施の形態では、ＶｇＨとＶｇＬの電位差を３．３Ｖとする。ただし、ＶｇＨとＶｇＬの電位差は３．３Ｖに限定されない。
【0086】
本実施の形態などに示すＶｇＨ、ＶｇＬ、Ｖｂｇなどの電圧は一例であり、本実施の形態などに示す値に限定されない。動作モード毎にＶｇＨおよび／またはＶｇＬの値を変えてもよい。ただし、ＶｇＨおよびＶｇＬの絶対値が大きすぎると、信頼性の低下の一因となりやすい。また、動作モード毎にＶｇＨおよび／またはＶｇＬの値を変更する場合は、回路設計などの負担も増えるため、ＶｇＨとＶｇＬはなるべく変えないことが好ましい。
【0087】
【表1】
【0088】
〔通常モード〕
通常モードでは、ＶｇＨを２．５Ｖ、ＶｇＬを－０．８Ｖ、Ｖｂｇを－３Ｖとする。通常モードでのメモリセル１０への情報の読み出し書き込み速度と保持時間が、記憶ブロック２１１の動作の基本になる。
通常モードでは、ＶｇＨを２．５Ｖ、ＶｇＬを－０．８Ｖ、Ｖｂｇを－３Ｖとする。通常モードでのメモリセル１０への情報の読み出し書き込み速度と保持時間が、記憶ブロック２１１の動作の基本になる。
【0089】
〔高速モード〕
高速モードでは、ＶｇＨを２．５Ｖ、ＶｇＬを－０．８Ｖとし、Ｖｂｇを０Ｖとする。Ｖｂｇの電位を高くすることで、トランジスタＭ１のＶｔｈを小さくすることができる。よって、ＶｇＨとＶｇＬを変化させずに、トランジスタＭ１の動作速度を高めることができる。また、トランジスタの電気特性などによっては、Ｖｂｇを正電圧としてもよい。
高速モードでは、ＶｇＨを２．５Ｖ、ＶｇＬを－０．８Ｖとし、Ｖｂｇを０Ｖとする。Ｖｂｇの電位を高くすることで、トランジスタＭ１のＶｔｈを小さくすることができる。よって、ＶｇＨとＶｇＬを変化させずに、トランジスタＭ１の動作速度を高めることができる。また、トランジスタの電気特性などによっては、Ｖｂｇを正電圧としてもよい。
【0090】
また、ＶｇをＶｇＨにする時にＶｂｇの電位を上げて、ＶｇをＶｇＬにする時にＶｂｇの電位を下げてもよい。ＶｇとＶｂｇを同時に変化させることで、トランジスタＭ１の動作速度をさらに高めることができる。
【0091】
〔低速モード〕
低速モードでは、ＶｇＨを２．５Ｖ、ＶｇＬを－０．８Ｖとし、Ｖｂｇを－６Ｖとする。Ｖｂｇの電位を低くすることで、トランジスタＭ１のＶｔｈを大きくすることができる。よって、ＶｇＨとＶｇＬを変化させずにトランジスタＭ１のオフ電流が低減され、保持時間を長くすることができる。また、リフレッシュ間隔を長くすることができるため、記憶ブロック２１１の消費電力を低減することができる。
低速モードでは、ＶｇＨを２．５Ｖ、ＶｇＬを－０．８Ｖとし、Ｖｂｇを－６Ｖとする。Ｖｂｇの電位を低くすることで、トランジスタＭ１のＶｔｈを大きくすることができる。よって、ＶｇＨとＶｇＬを変化させずにトランジスタＭ１のオフ電流が低減され、保持時間を長くすることができる。また、リフレッシュ間隔を長くすることができるため、記憶ブロック２１１の消費電力を低減することができる。
【0092】
〔長期保持モード〕
長期保持モードでは、ＶｇＬを－２Ｖとし、Ｖｂｇを－６Ｖとする。ＶｇＬを－２Ｖ、Ｖｂｇを－６Ｖとすることで、１０年以上の長期間にわたって情報を保持することができる。よって、長期保持モードにおいてＶｇＨは実質的に使用されない。長期保持モードで動作している記憶ブロック２１１に保持されている情報を読み出す時は、一旦上記モードのいずれかで動作させればよい。
長期保持モードでは、ＶｇＬを－２Ｖとし、Ｖｂｇを－６Ｖとする。ＶｇＬを－２Ｖ、Ｖｂｇを－６Ｖとすることで、１０年以上の長期間にわたって情報を保持することができる。よって、長期保持モードにおいてＶｇＨは実質的に使用されない。長期保持モードで動作している記憶ブロック２１１に保持されている情報を読み出す時は、一旦上記モードのいずれかで動作させればよい。
【0093】
一方で、長期保持モードのままＶｇＨを２．５Ｖとして情報を読み出しても構わない。この場合、Ｖｂｇを上昇させてもよい。ただし、ＶｇＬを－２Ｖ、ＶｇＨを２．５Ｖとして動作させる場合は、ワード線ドライバに用いるトランジスタの耐圧が４．５Ｖ以上必要となる。よって、長期保持モードでは、例えばＶｇＨを基準電位（０Ｖ）としたのち、ＶｇＬ＝－２Ｖとすることで、ドライバに求められる耐圧性能を変更することなく、長期保持モードを実現可能である。
【0094】
また、長期保持モードで用いるＶｇＬの電位が十分低い場合は、Ｖｂｇを０Ｖとしてもよいし、バックゲートをフローティング状態としてもよい。
【0095】
例えば、第１グループ２６１＿１を高速モードで動作させ、第２グループ２６１＿２を通常モードで動作させ、第３グループ２６１＿３を低速モードで動作させ、第４グループ２６１＿４を長期保持モードで動作させることができる。
【0096】
頻繁にアクセスされる情報は、高速モードで動作する第１グループ２６１＿１に保持（記憶）することが好ましい。例えば、インターフェイスに近い記憶ブロック２１１を高速モードで動作させてもよい。
【0097】
また、アクセス頻度に応じて、情報の書き込み先を、通常モードで動作する第２グループ２６１＿２または低速モードで動作する第３グループ２６１＿３のどちらかに振り分けることができる。
【0098】
また、長期間使用しない情報は、長期保持モードで動作する第４グループ２６１＿４に記憶すればよい。例えば、第４グループ２６１＿４を補助記憶装置（ストレージ）として使用することができる。
【0099】
例えば、図８（Ａ）に示すように、第１グループ２６１＿１をレジスタ、第２グループ２６１＿２をキャッシュ、第３グループ２６１＿３を主記憶装置（メインメモリ）、第４グループ２６１＿４をストレージとして機能させてもよい。
【0100】
レジスタは演算処理の結果や、集積回路の設定情報などを保持する機能を有する。キャッシュは、メインメモリに保持されている情報の一部を複製して保持する機能を有する。メインメモリに保持されている情報の代わりにキャッシュに保持されているデータを用いることができる。頻繁にアクセスされるデータをキャッシュに複製しておくことで、アクセス速度を高めることができる。ストレージは、メインメモリのデータを保持する機能と保持されているデータをメインメモリに出力する機能を有する。
【0101】
また、図８（Ｂ）に示すように、第１グループ２６１＿１をキャッシュ、第２グループ２６１＿２をメインメモリ、第３グループ２６１＿３を１次ストレージ、第４グループ２６１＿４を２次ストレージとして機能させてもよい。
【0102】
また、図８（Ｃ）に示すように、第１グループ２６１＿１を１次キャッシュ、第２グループ２６１＿２を２次キャッシュ、第３グループ２６１＿３をメインメモリ、第４グループ２６１＿４をストレージとして機能させてもよい。
【0103】
Ｖｇ、Ｖｂｇ、グループの数、１つのグループに含まれる記憶ブロック２１１の数、グループの配置、グループ内の記憶ブロック２１１の配置、および動作モードの決定などは、制御回路１１２で制御される。例えば、１つのグループに含まれる記憶ブロック２１１の数などは、必要に応じて変化させることができる。
【0104】
また、一定期間毎に記憶ブロック２１１の動作モードを変えてもよい。記憶ブロック２１１の動作モードを定期的に変更することで、特性劣化を防ぎ、記憶装置１００の信頼性を高めることができる。
【0105】
本発明の一態様によれば、１つのＤＯＳＲＡＭデバイスで、単体ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と同等の記憶装置や、混載ＤＲＡＭ（ｅＤＲＡＭ：Ｅｍｂｅｄｄｅｄ ＤＲＡＭ）と同等の記憶装置などを実現することができる。
【0106】
また、トランジスタＭ１としてＯＳトランジスタを用いることで、高温環境下であっても記憶ブロックアレイ２１０を上記動作モードで動作させることができる。
【0107】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0108】
（実施の形態２）
本実施の形態では、記憶装置１００の断面構成例について図面を用いて説明する。
本実施の形態では、記憶装置１００の断面構成例について図面を用いて説明する。
【0109】
＜記憶装置の構造例＞
図９に、記憶装置１００の一部の断面を示す。図９に示す記憶装置１００は、基板２９１上に、ローカルセンスアンプアレイ２１４、セルアレイ２２１を積層している。なお、セルアレイ２２１以外の回路は、ローカルセンスアンプアレイ２１４と同様に基板２９１上に設けられる。図９では、基板２９１として単結晶半導体基板（例えば、単結晶シリコン基板）を用いる場合を示している。ローカルセンスアンプアレイ２１４に含まれるトランジスタは、ソース、ドレイン、およびチャネルが、基板２９１の一部に形成される。また、セルアレイ２２１には薄膜トランジスタ（例えば、ＯＳトランジスタ）が含まれる。
図９に、記憶装置１００の一部の断面を示す。図９に示す記憶装置１００は、基板２９１上に、ローカルセンスアンプアレイ２１４、セルアレイ２２１を積層している。なお、セルアレイ２２１以外の回路は、ローカルセンスアンプアレイ２１４と同様に基板２９１上に設けられる。図９では、基板２９１として単結晶半導体基板（例えば、単結晶シリコン基板）を用いる場合を示している。ローカルセンスアンプアレイ２１４に含まれるトランジスタは、ソース、ドレイン、およびチャネルが、基板２９１の一部に形成される。また、セルアレイ２２１には薄膜トランジスタ（例えば、ＯＳトランジスタ）が含まれる。
【0110】
〔ローカルセンスアンプアレイ２１４〕
図９において、ローカルセンスアンプアレイ２１４は、基板２９１上にトランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃを有する。図９では、トランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃのチャネル長方向の断面を示している。
図９において、ローカルセンスアンプアレイ２１４は、基板２９１上にトランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃを有する。図９では、トランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃのチャネル長方向の断面を示している。
【0111】
前述した通り、トランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃのチャネルは、基板２９１の一部に形成される。集積回路に高速動作が求められる場合は、基板２９１として単結晶半導体基板を用いることが好ましい。
【0112】
トランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃは、素子分離層２９２によって他のトランジスタと電気的に分離される。素子分離層の形成は、ＬＯＣＯＳ（Ｌｏｃａｌ ＯＳｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法や、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などを用いることができる。
【0113】
また、トランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃ上に絶縁層２９３、絶縁層２３５、絶縁層２３７が設けられ、絶縁層２３７中に電極２３８が埋設されている。電極２３８はコンタクトプラグ２３６を介してトランジスタ２３３ａのソースまたはドレインの一方と電気的に接続されている。
【0114】
また、電極２３８および絶縁層２３７の上に、絶縁層２３９、絶縁層２４０、および絶縁層２４１が設けられ、絶縁層２３９、絶縁層２４０、および絶縁層２４１の中に電極２４２が埋設されている。電極２４２は、電極２３８と電気的に接続される。
【0115】
また、電極２４２および絶縁層２４１の上に、絶縁層２４３、および絶縁層２４４が設けられ、絶縁層２４３、および絶縁層２４４の中に電極２４５が埋設されている。電極２４５は、電極２４２と電気的に接続される。
【0116】
また、電極２４５および絶縁層２４４の上に、絶縁層２４６および絶縁層２４７が設けられ、絶縁層２４６および絶縁層２４７の中に電極２４９が埋設されている。電極２４９は、電極２４５と電気的に接続される。
【0117】
また、電極２４９および絶縁層２４７の上に、絶縁層２４８および絶縁層２５０が設けられ、絶縁層２４８および絶縁層２５０の中に電極２５１が埋設されている。電極２５１は、電極２４９と電気的に接続される。
【0118】
〔セルアレイ２２１〕
セルアレイ２２１は、ローカルセンスアンプアレイ２１４上に設けられる。図９において、セルアレイ２２１は、トランジスタ３６８ａ、トランジスタ３６８ｂ、容量素子３６９ａ、および容量素子３６９ｂを有する。図９では、トランジスタ３６８ａおよびトランジスタ３６８ｂは、チャネル長方向の断面を示している。なお、トランジスタ３６８ａ、およびトランジスタ３６８ｂは、バックゲートを有するトランジスタである。
セルアレイ２２１は、ローカルセンスアンプアレイ２１４上に設けられる。図９において、セルアレイ２２１は、トランジスタ３６８ａ、トランジスタ３６８ｂ、容量素子３６９ａ、および容量素子３６９ｂを有する。図９では、トランジスタ３６８ａおよびトランジスタ３６８ｂは、チャネル長方向の断面を示している。なお、トランジスタ３６８ａ、およびトランジスタ３６８ｂは、バックゲートを有するトランジスタである。
【0119】
トランジスタ３６８ａ、およびトランジスタ３６８ｂの半導体層に、金属酸化物の一種である酸化物半導体を用いることが好ましい。すなわち、トランジスタ３６８ａ、およびトランジスタ３６８ｂにＯＳトランジスタを用いることが好ましい。
【0120】
トランジスタ３６８ａ、およびトランジスタ３６８ｂは、絶縁層３６１および絶縁層３６２上に設けられている。また、絶縁層３６２上に絶縁層３６３および絶縁層３６４が設けられている。トランジスタ３６８ａ、およびトランジスタ３６８ｂのバックゲートは、絶縁層３６３および絶縁層３６４中に埋設されている。絶縁層３６４上に、絶縁層３６５および絶縁層３６６が設けられている。また、電極３６７が、絶縁層３６１乃至絶縁層３６６中に埋設されている。電極３６７は、電極２５１と電気的に接続されている。
【0121】
また、トランジスタ３６８ａ、トランジスタ３６８ｂ、容量素子３６９ａ、および容量素子３６９ｂ上に、絶縁層３７１、絶縁層３７２、および絶縁層３７３が形成され、絶縁層３７３上に電極３７５が形成されている。電極３７５はコンタクトプラグ３７４を介して電極３６７と電気的に接続される。
【0122】
また、電極３７５上に、絶縁層３７６、絶縁層３７７、絶縁層３７８、および絶縁層３７９が設けられている。また、電極３８０が、絶縁層３７６乃至絶縁層３７９中に埋設されている。電極３８０は、電極３７５と電気的に接続されている。
【0123】
また、電極３８０および絶縁層３７９の上に、絶縁層３８１および絶縁層３８２が設けられている。
【0124】
＜変形例＞
図１０に記憶装置１００Ａの一部の断面を示す。記憶装置１００Ａは記憶装置１００の変形例である。記憶装置１００Ａは、ローカルセンスアンプアレイ２１４Ａ、セルアレイ２２１を有する。ローカルセンスアンプアレイ２１４Ａ、セルアレイ２２１は、基板２９１上に順に設けられる。記憶装置１００Ａでは、基板２９１として絶縁性基板（例えば、ガラス基板）を用いる。
図１０に記憶装置１００Ａの一部の断面を示す。記憶装置１００Ａは記憶装置１００の変形例である。記憶装置１００Ａは、ローカルセンスアンプアレイ２１４Ａ、セルアレイ２２１を有する。ローカルセンスアンプアレイ２１４Ａ、セルアレイ２２１は、基板２９１上に順に設けられる。記憶装置１００Ａでは、基板２９１として絶縁性基板（例えば、ガラス基板）を用いる。
【0125】
ローカルセンスアンプアレイ２１４Ａは、トランジスタ２６８ａ、トランジスタ２６８ｂ、容量素子２６９ａ、および容量素子２６９ｂを有する。ローカルセンスアンプアレイ２１４Ａに含まれるトランジスタに、薄膜トランジスタ（例えば、ＯＳトランジスタ）を用いる。セルアレイ２２１は、上記と同様に作製することができる。
【0126】
ローカルセンスアンプアレイ２１４Ａに含まれるトランジスタを全てＯＳトランジスタとすることで、ローカルセンスアンプアレイ２１４Ａを単極性の集積回路にすることができる。記憶装置１００Ａに含まれるトランジスタを全てＯＳトランジスタとすることで、記憶装置１００Ａを単極性の記憶装置にすることができる。
【0127】
＜構成材料について＞
〔基板〕
基板として用いる材料に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いることができる。また、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。
〔基板〕
基板として用いる材料に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いることができる。また、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。
【0128】
また、基板として、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることもできる。なお、基板として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジスタや容量素子などとの間に剥離層を設けるとよい。
【0129】
可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。基板に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板に用いる可撓性基板は、例えば、線膨張率が１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１×１０－５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
【0130】
〔絶縁層〕
絶縁層は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
絶縁層は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
【0131】
なお、本明細書等において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
【0132】
また、半導体層として金属酸化物の一種である酸化物半導体を用いる場合は、半導体層中の水素濃度の増加を防ぐために、絶縁層中の水素濃度を低減することが好ましい。具体的には、絶縁層中の水素濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。特に、半導体層と接する絶縁層の水素濃度を低減することが好ましい。
【0133】
また、半導体層中の窒素濃度の増加を防ぐために、絶縁層中の窒素濃度を低減することが好ましい。具体的には、絶縁層中の窒素濃度を、ＳＩＭＳにおいて５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【0134】
また、絶縁層の少なくとも半導体層と接する領域と、絶縁層の少なくとも半導体層と接する領域は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。例えば、絶縁層として、酸化シリコン層または酸化窒化シリコン層を用いる場合、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層または酸化窒化シリコン層を用いればよい。
【0135】
また、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
【0136】
例えば、絶縁層として、二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁層を用いると好適である。
【0137】
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁層中に準位を形成する。当該準位は、酸化物半導体層のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁層と酸化物半導体層の界面に拡散すると、当該準位が絶縁層側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層と酸化物半導体層の界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁層として窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
【0138】
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁層としては、例えば、酸化窒化シリコン層を用いることができる。当該酸化窒化シリコン層は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
【0139】
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁層を用いることで窒素酸化物（ＮＯｘ）が低減される。
【0140】
また、酸化物半導体層に接する絶縁層のうち少なくとも１つは、加熱により酸素が放出される絶縁層を用いて形成することが好ましい。具体的には、絶縁層の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳにて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または１．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層を用いることが好ましい。なお、本明細書などにおいて、加熱により放出される酸素を「過剰酸素」ともいう。
【0141】
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸化性雰囲気下における熱処理やプラズマ処理などで行なうことができる。または、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法などを用いて酸素を添加してもよい。酸素を添加する処理に用いるガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガス、またはオゾンガスなどの、酸素を含むガスが挙げられる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。酸素ドープ処理は、基板を加熱して行なってもよい。
【0142】
また、絶縁層として、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層を形成してもよい。
【0143】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【0144】
絶縁層の形成方法は、特に限定されない。なお、絶縁層に用いる材料によっては焼成工程が必要な場合がある。この場合、絶縁層の焼成工程と他の熱処理工程を兼ねることで、効率よくトランジスタを作製することが可能となる。
【0145】
〔電極〕
電極を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
電極を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【0146】
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
【0147】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、窒素を含む導電性材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【0148】
なお、半導体層に酸化物半導体を用いて、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いる場合は、酸素を含む導電性材料を半導体層側に設けるとよい。酸素を含む導電性材料を半導体層側に設けることで、当該導電性材料から離脱した酸素が半導体層に供給されやすくなる。
【0149】
なお、電極としては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いればよい。また、埋め込み性の高い導電性材料と、チタン層、窒化チタン層、窒化タンタル層などのバリア層（拡散防止層）を組み合わせて用いてもよい。なお、電極を「コンタクトプラグ」という場合がある。
【0150】
特に、ゲート絶縁層と接する電極に不純物が透過しにくい導電性材料を用いることが好ましい。不純物が透過しにくい導電性材料として、例えば窒化タンタルが挙げられる。
【0151】
絶縁層に不純物が透過しにくい絶縁性材料を用い、電極、電極に不純物が透過しにくい導電性材料を用いることで、トランジスタへの不純物の拡散をさらに抑制することができる。よって、トランジスタの信頼性をさらに高めることができる。すなわち、記憶装置の信頼性をさらに高めることができる。
【0152】
〔半導体層〕
半導体層として、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを、単体でまたは組み合わせて用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
半導体層として、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを、単体でまたは組み合わせて用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
【0153】
また、半導体層として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。
【0154】
なお、半導体層を積層してもよい。半導体層を積層する場合は、それぞれ異なる結晶状態を有する半導体を用いてもよいし、それぞれ異なる半導体材料を用いてもよい。
【0155】
また、酸化物半導体のバンドギャップは２ｅＶ以上あるため、半導体層に酸化物半導体を用いると、オフ電流が極めて少ないトランジスタを実現することができる。具体的には、ソースとドレイン間の電圧が３．５Ｖ、室温（代表的には２５℃）下において、チャネル幅１μｍ当たりのオフ電流を１×１０－２０Ａ未満、１×１０－２２Ａ未満、あるいは１×１０－２４Ａ未満とすることができる。すなわち、オンオフ比を２０桁以上とすることもできる。また、半導体層に酸化物半導体を用いたトランジスタは、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、出力電圧が大きく高耐圧なトランジスタを提供できる。また、信頼性の良好な記憶装置などを提供できる。また、出力電圧が大きく高耐圧な記憶装置を提供することができる。
【0156】
また、本明細書等において、チャネルが形成される半導体層に結晶性を有するシリコンを用いたトランジスタを「結晶性Ｓｉトランジスタ」ともいう。
【0157】
結晶性Ｓｉトランジスタは、ＯＳトランジスタよりも比較的高い移動度を得やすい。一方で、結晶性Ｓｉトランジスタは、ＯＳトランジスタのように極めて少ないオフ電流の実現が困難である。よって、半導体層に用いる半導体材料は、目的や用途に応じて適宜使い分けることが肝要である。例えば、目的や用途に応じて、ＯＳトランジスタと結晶性Ｓｉトランジスタなどを組み合わせて用いてもよい。
【0158】
半導体層として酸化物半導体層を用いる場合は、酸化物半導体層をスパッタリング法で形成することが好ましい。酸化物半導体層は、スパッタリング法で形成すると酸化物半導体層の密度を高められるため、好適である。スパッタリング法で酸化物半導体層を形成する場合、スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または、希ガスおよび酸素の混合ガスを用いればよい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスや希ガスは、露点が－６０℃以下、好ましくは－１００℃以下にまで高純度化したガスを用いる。高純度化されたスパッタリングガスを用いて成膜することで、酸化物半導体層に水分等が取り込まれることを可能な限り防ぐことができる。
【0159】
また、スパッタリング法で酸化物半導体層を形成する場合、スパッタリング装置が有する成膜室内の水分を可能な限り除去することが好ましい。例えば、クライオポンプのような吸着式の真空排気ポンプを用いて、成膜室内を高真空（５×１０－７Ｐａから１×１０－４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、成膜室内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０－４Ｐａ以下、好ましく５×１０－５Ｐａ以下とすることが好ましい。
【0160】
〔金属酸化物〕
金属酸化物の一種である酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
金属酸化物の一種である酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【0161】
ここで、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素として、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【0162】
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【0163】
［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
【0164】
なお、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【0165】
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（または正孔）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【0166】
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【0167】
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【0168】
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
【0169】
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【0170】
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【0171】
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【0172】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
【0173】
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ、Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ、Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ、Ｍ、Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ、Ｍ）層と表すこともできる。
【0174】
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
【0175】
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【0176】
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
【0177】
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
【0178】
［金属酸化物を有するトランジスタ］
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
【0179】
なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【0180】
また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上とすればよい。
【0181】
また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【0182】
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
【0183】
したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【0184】
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
ここで、金属酸化物中における各不純物の影響について説明する。
【0185】
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【0186】
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【0187】
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【0188】
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【0189】
不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【0190】
＜成膜方法について＞
絶縁層を形成するための絶縁性材料、電極を形成するための導電性材料、または半導体層を形成するための半導体材料は、スパッタリング法、スピンコート法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、高密度プラズマＣＶＤ（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ＣＶＤ）法、ＬＰＣＶＤ（ｌｏｗ ｐｒｅｓｓｕｒｅ ＣＶＤ）法、ＡＰＣＶＤ（ａｔｍｏｓｐｈｅｒｉｃ ｐｒｅｓｓｕｒｅ ＣＶＤ）法等を含む）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、または、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）を用いて形成することができる。
絶縁層を形成するための絶縁性材料、電極を形成するための導電性材料、または半導体層を形成するための半導体材料は、スパッタリング法、スピンコート法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、高密度プラズマＣＶＤ（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ＣＶＤ）法、ＬＰＣＶＤ（ｌｏｗ ｐｒｅｓｓｕｒｅ ＣＶＤ）法、ＡＰＣＶＤ（ａｔｍｏｓｐｈｅｒｉｃ ｐｒｅｓｓｕｒｅ ＣＶＤ）法等を含む）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、または、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）を用いて形成することができる。
【0191】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくい。例えば、記憶装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、記憶装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダメージが生じないため、記憶装置の歩留まりを高くすることができる。また、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【0192】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【0193】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、記憶装置の生産性を高めることができる場合がある。
【0194】
なお、ＡＬＤ法により成膜する場合は、材料ガスとして塩素を含まないガスを用いることが好ましい。
【0195】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0196】
（実施の形態３）
本実施の形態では、上記実施の形態に示した記憶装置などに用いることができるトランジスタの構造例について説明する。
本実施の形態では、上記実施の形態に示した記憶装置などに用いることができるトランジスタの構造例について説明する。
【0197】
＜トランジスタの構造例１＞
図１１（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ａの構造例を説明する。図１１（Ａ）はトランジスタ５１０Ａの上面図である。図１１（Ｂ）は、図１１（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１１（Ｃ）は、図１１（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１１（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ａの構造例を説明する。図１１（Ａ）はトランジスタ５１０Ａの上面図である。図１１（Ｂ）は、図１１（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１１（Ｃ）は、図１１（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【0198】
図１１（Ａ）、（Ｂ）および（Ｃ）では、トランジスタ５１０Ａと、層間膜として機能する絶縁層５１１、絶縁層５１２、絶縁層５１４、絶縁層５１６、絶縁層５８０、絶縁層５８２、および絶縁層５８４を示している。また、トランジスタ５１０Ａと電気的に接続し、コンタクトプラグとして機能する導電層５４６（導電層５４６ａ、および導電層５４６ｂ）と、配線として機能する導電層５０３と、を示している。
【0199】
トランジスタ５１０Ａは、第１のゲート電極として機能する導電層５６０（導電層５６０ａ、および導電層５６０ｂ）と、第２のゲート電極として機能する導電層５０５（導電層５０５ａ、および導電層５０５ｂ）と、第１のゲート絶縁膜として機能する絶縁層５５０と、第２のゲート絶縁層として機能する絶縁層５２１、絶縁層５２２、および絶縁層５２４と、チャネルが形成される領域を有する酸化物５３０（酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃ）と、ソースまたはドレインの一方として機能する導電層５４２ａと、ソースまたはドレインの他方として機能する導電層５４２ｂと、絶縁層５７４とを有する。
【0200】
また、図１１に示すトランジスタ５１０Ａでは、酸化物５３０ｃ、絶縁層５５０、および導電層５６０が、絶縁層５８０に設けられた開口部内に、絶縁層５７４を介して配置される。また、酸化物５３０ｃ、絶縁層５５０、および導電層５６０は、導電層５４２ａ、および導電層５４２ｂとの間に配置される。
【0201】
絶縁層５１１、および絶縁層５１２は、層間膜として機能する。
【0202】
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁層を単層または積層で用いることができる。またはこれらの絶縁層に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁層を窒化処理してもよい。上記の絶縁層に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【0203】
例えば、絶縁層５１１は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁層５１１は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。また、例えば、絶縁層５１１として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁層５１１よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。
【0204】
例えば、絶縁層５１２は、絶縁層５１１よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【0205】
導電層５０３は、絶縁層５１２に埋め込まれるように形成される。ここで、導電層５０３の上面の高さと、絶縁層５１２の上面の高さは同程度にできる。なお導電層５０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電層５０３を２層以上の多層膜構造としてもよい。なお、導電層５０３は、タングステン、銅、またはアルミニウムを主成分とする導電性が高い導電性材料を用いることが好ましい。
【0206】
トランジスタ５１０Ａにおいて、導電層５６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電層５０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電層５０５に印加する電位を、導電層５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５１０Ａの閾値電圧を制御することができる。特に、導電層５０５に負の電位を印加することにより、トランジスタ５１０Ａの閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電層５０５に負の電位を印加したほうが、印加しない場合よりも、導電層５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【0207】
また、例えば、導電層５０５と、導電層５６０とを重畳して設けることで、導電層５６０、および導電層５０５に電位を印加した場合、導電層５６０から生じる電界と、導電層５０５から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
【0208】
つまり、第１のゲート電極としての機能を有する導電層５６０の電界と、第２のゲート電極としての機能を有する導電層５０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
【0209】
絶縁層５１４、および絶縁層５１６は、絶縁層５１１または絶縁層５１２と同様に、層間膜として機能する。例えば、絶縁層５１４は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁層５１４よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。また、例えば、絶縁層５１６は、絶縁層５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【0210】
第２のゲートとして機能する導電層５０５は、絶縁層５１４および絶縁層５１６の開口の内壁に接して導電層５０５ａが形成され、さらに内側に導電層５０５ｂが形成されている。ここで、導電層５０５ａおよび導電層５０５ｂの上面の高さと、絶縁層５１６の上面の高さは同程度にできる。なお、トランジスタ５１０Ａでは、導電層５０５ａおよび導電層５０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電層５０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
【0211】
ここで、導電層５０５ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
【0212】
例えば、導電層５０５ａが酸素の拡散を抑制する機能を持つことにより、導電層５０５ｂが酸化して導電率が低下することを抑制することができる。
【0213】
また、導電層５０５が配線の機能を兼ねる場合、導電層５０５ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電層５０３は、必ずしも設けなくともよい。なお、導電層５０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【0214】
絶縁層５２１、絶縁層５２２、および絶縁層５２４は、第２のゲート絶縁層としての機能を有する。
【0215】
また、絶縁層５２２は、バリア性を有することが好ましい。絶縁層５２２がバリア性を有することで、トランジスタ５１０Ａの周辺部からトランジスタ５１０Ａへの水素等の不純物の混入を抑制する層として機能する。
【0216】
絶縁層５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁層を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁層の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁層として機能する絶縁層にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【0217】
例えば、絶縁層５２１は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ－ｋ材料の絶縁層と絶縁層５２２とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【0218】
なお、図１１には、第２のゲート絶縁層として、３層の積層構造を示したが、単層、または２層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【0219】
チャネル形成領域として機能する領域を有する酸化物５３０は、酸化物５３０ａと、酸化物５３０ａ上の酸化物５３０ｂと、酸化物５３０ｂ上の酸化物５３０ｃと、を有する。酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。酸化物５３０として、上記実施の形態に示した金属酸化物の一種である酸化物半導体を用いることができる。
【0220】
なお、酸化物５３０ｃは、絶縁層５８０に設けられた開口部内に、絶縁層５７４を介して設けられることが好ましい。絶縁層５７４がバリア性を有する場合、絶縁層５８０からの不純物が酸化物５３０へと拡散することを抑制することができる。
【0221】
導電層５４２は、一方がソース電極として機能し、他方がドレイン電極として機能する。
【0222】
導電層５４２ａと、導電層５４２ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
【0223】
また、図１１では単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
【0224】
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【0225】
また、導電層５４２上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁層５７４を成膜する際に、導電層５４２が酸化することを抑制することができる。
【0226】
バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
【0227】
バリア層を有することで、導電層５４２の材料選択の幅を広げることができる。例えば、導電層５４２に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
【0228】
絶縁層５５０は、第１のゲート絶縁層として機能する。絶縁層５５０は、絶縁層５８０に設けられた開口部内に、酸化物５３０ｃ、および絶縁層５７４を介して設けられることが好ましい。
【0229】
トランジスタの微細化、および高集積化が進むと、ゲート絶縁層の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁層５５０は、第２のゲート絶縁層と同様に、積層構造としてもよい。ゲート絶縁層として機能する絶縁層を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【0230】
第１のゲート電極として機能する導電層５６０は、導電層５６０ａ、および導電層５６０ａ上の導電層５６０ｂを有する。導電層５６０ａは、導電層５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【0231】
導電層５６０ａが酸素の拡散を抑制する機能を持つことにより、導電層５６０ｂの材料選択性を向上することができる。つまり、導電層５６０ａを有することで、導電層５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
【0232】
酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電層５６０ａとして、酸化物５３０として用いることができる酸化物半導体を用いることができる。その場合、導電層５６０ｂをスパッタリング法で成膜することで、導電層５６０ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【0233】
導電層５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電層５６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電層５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【0234】
絶縁層５８０と、トランジスタ５１０Ａとの間に絶縁層５７４を配置する。絶縁層５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【0235】
絶縁層５７４を有することで、絶縁層５８０が有する水、および水素などの不純物が酸化物５３０ｃ、絶縁層５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁層５８０が有する過剰酸素により、導電層５６０が酸化するのを抑制することができる。
【0236】
絶縁層５８０、絶縁層５８２、および絶縁層５８４は、層間膜として機能する。
【0237】
絶縁層５８２は、絶縁層５１４と同様に、水または水素などの不純物が、外部からトランジスタ５１０Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
【0238】
また、絶縁層５８２に抵抗率が１×１０１０以上１×１０１５Ωｃｍ以下の絶縁材料を用いることで、成膜時またはエッチング時などで生じるプラズマダメージを低減することができる。例えば、絶縁層５８２として抵抗率が１×１０１４Ωｃｍ以下、好ましくは１×１０１３Ωｃｍ以下の窒化シリコンを用いればよい。なお、絶縁層５８２に限らず、他の絶縁層に抵抗率が１×１０１０以上１×１０１５Ωｃｍ以下の絶縁材料を用いてもよい。例えば、絶縁層５８４、絶縁層５８０、絶縁層５２４、および／または絶縁層５１６に抵抗率が１×１０１４Ωｃｍ以下、好ましくは１×１０１３Ωｃｍ以下の窒化シリコンを用いてもよい。
【0239】
また、絶縁層５８０、および絶縁層５８４は、絶縁層５１６と同様に、絶縁層５８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【0240】
また、トランジスタ５１０Ａは、絶縁層５８０、絶縁層５８２、および絶縁層５８４に埋め込まれた導電層５４６などのプラグや配線を介して、他の構造と電気的に接続してもよい。
【0241】
また、導電層５４６の材料としては、導電層５０５と同様に、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【0242】
例えば、導電層５４６としては、例えば、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
【0243】
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
【0244】
＜トランジスタの構造例２＞
図１２（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｂの構造例を説明する。図１２（Ａ）はトランジスタ５１０Ｂの上面図である。図１２（Ｂ）は、図１２（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１２（Ｃ）は、図１２（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１２（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｂの構造例を説明する。図１２（Ａ）はトランジスタ５１０Ｂの上面図である。図１２（Ｂ）は、図１２（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１２（Ｃ）は、図１２（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【0245】
トランジスタ５１０Ｂは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
【0246】
図１２（Ａ）乃至（Ｃ）では、導電層５４２（導電層５４２ａ、および導電層５４２ｂ）を設けずに、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物５３０ｂと、絶縁層５７４の間に、絶縁層５７３を有する。
【0247】
図１２に示す、領域５３１（領域５３１ａ、および領域５３１ｂ）は、酸化物５３０ｂに上記の元素が添加された領域である。領域５３１は、例えば、ダミーゲートを用いることで形成することができる。
【0248】
具体的には、酸化物５３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物５３０ｂを低抵抗化する元素を添加するとよい。つまり、酸化物５３０が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域５３１が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【0249】
なお、酸化物５３０を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
【0250】
特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
【0251】
続いて、酸化物５３０ｂ、およびダミーゲート上に、絶縁層５７３となる絶縁膜、および絶縁層５７４となる絶縁膜を成膜してもよい。絶縁層５７３となる絶縁膜、および絶縁層５７４を積層して設けることで、領域５３１と、酸化物５３０ｃおよび絶縁層５５０とが重畳する領域を設けることができる。
【0252】
具体的には、絶縁層５７４となる絶縁膜上に絶縁層５８０となる絶縁膜を設けた後、絶縁層５８０となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁層５８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁層５７３の一部も除去するとよい。従って、絶縁層５８０に設けられた開口部の側面には、絶縁層５７４、およい絶縁層５７３が露出し、当該開口部の底面には、酸化物５３０ｂに設けられた領域５３１の一部が露出する。次に、当該開口部に酸化物５３０ｃとなる酸化膜、絶縁層５５０となる絶縁膜、および導電層５６０となる導電膜を順に成膜した後、絶縁層５８０が露出するまでＣＭＰ処理などにより、酸化物５３０ｃとなる酸化膜、絶縁層５５０となる絶縁膜、および導電層５６０となる導電膜の一部を除去することで、図１２に示すトランジスタを形成することができる。
【0253】
なお、絶縁層５７３、および絶縁層５７４は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【0254】
図１２に示すトランジスタは、既存の装置を転用することができ、さらに、導電層５４２を設けないため、コストの低減を図ることができる。
【0255】
＜トランジスタの構造例３＞
図１３（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｃの構造例を説明する。図１３（Ａ）はトランジスタ５１０Ｃの上面図である。図１３（Ｂ）は、図１３（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１３（Ｃ）は、図１３（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１３（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｃの構造例を説明する。図１３（Ａ）はトランジスタ５１０Ｃの上面図である。図１３（Ｂ）は、図１３（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１３（Ｃ）は、図１３（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【0256】
トランジスタ５１０Ｃは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
【0257】
トランジスタ５１０Ｃは、導電層５４２（導電層５４２ａ、および導電層５４２ｂ）と、酸化物５３０ｃ、絶縁層５５０、酸化物５５１および導電層５６０と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
【0258】
第１のゲート電極として機能する導電層５６０は、導電層５６０ａ、および導電層５６０ａ上の導電層５６０ｂを有する。導電層５６０ａは、導電層５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【0259】
導電層５６０ａが酸素の拡散を抑制する機能を持つことにより、導電層５６０ｂの材料選択性を向上することができる。つまり、導電層５６０ａを有することで、導電層５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
【0260】
また、トランジスタのＶｔｈを調整するために、導電層５６０ａに用いる材料を、仕事関数を考慮して決定してもよい。例えば、導電層５６０ａを窒化チタン、導電層５６０ｂをタングステンで形成してもよい。導電層５６０ａおよび導電層５６０ｂは、スパッタリング法、ＣＶＤ法、またはＡＦＭ法などの既知の成膜方法で形成すればよい。なお、窒化チタンをＣＶＤ法で成膜する場合の成膜温度は３８０℃以上５００℃以下が好ましく、４００℃以上４５０℃以下がより好ましい。
【0261】
酸化物５５１は、他の絶縁層と同様の材料を用いて形成してもよい。また、酸化物５５１として、過剰酸素を含むＩｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いてもよい。例えば、酸化物５５１として、Ｉｎ－Ｇａ－Ｚｎ酸化物をスパッタリング法で成膜する。具体的には、例えば原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて、酸素を含むスパッタリングガスを用いて成膜する。酸化物５５１をスパッタリング法で成膜する場合、スパッタリングガスに含まれる酸素の流量比は７０％以上が好ましく、８０％以上がさらに好ましく、１００％がより好ましい。
【0262】
スパッタリングガスに酸素を含むガスを用いることで、酸化物５５１だけでなく、酸化物５５１の被形成面である絶縁層５５０に酸素を供給することができる。また、スパッタリングガスに含まれる酸素の流量比を大きくすることで、絶縁層５５０への酸素供給量を増やすことができる。
【0263】
また、絶縁層５５０上に酸化物５５１を設けることで、絶縁層５５０に含まれる過剰酸素が導電層５６０へ拡散しにくくなる。よって、トランジスタの信頼性を高めることができる。なお、酸化物５５１は、目的などによっては省略される場合がある。
【0264】
また、導電層５６０の上面および側面、絶縁層５５０の側面、および酸化物５３０ｃの側面を覆うように、絶縁層５７４を設けることが好ましい。なお、絶縁層５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【0265】
絶縁層５７４を設けることで、導電層５６０の酸化を抑制することができる。また、絶縁層５７４を有することで、絶縁層５８０が有する水、および水素などの不純物がトランジスタ５１０Ｃへ拡散することを抑制することができる。
【0266】
また、導電層５４６と、絶縁層５８０との間に、バリア性を有する絶縁層５７６（絶縁層５７６ａ、および絶縁層５７６ｂ）を配置してもよい。絶縁層５７６を設けることで、絶縁層５８０の酸素が導電層５４６と反応し、導電層５４６が酸化することを抑制することができる。
【0267】
また、バリア性を有する絶縁層５７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電層５４６に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることができる。
【0268】
＜トランジスタの構造例４＞
図１４（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｄの構造例を説明する。図１４（Ａ）はトランジスタ５１０Ｄの上面図である。図１４（Ｂ）は、図１４（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１４（Ｃ）は、図１４（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１４（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｄの構造例を説明する。図１４（Ａ）はトランジスタ５１０Ｄの上面図である。図１４（Ｂ）は、図１４（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１４（Ｃ）は、図１４（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【0269】
トランジスタ５１０Ｄは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
【0270】
図１４に示すトランジスタ５１０Ｄは、導電層５４２ａと酸化物５３０ｂの間に導電層５４７ａが配置され、導電層５４２ｂと酸化物５３０ｂの間に導電層５４７ｂが配置されている。ここで、導電層５４２ａ（導電層５４２ｂ）は、導電層５４７ａ（導電層５４７ｂ）の上面および導電層５６０側の側面を越えて延在し、酸化物５３０ｂの上面に接する領域を有する。ここで、導電層５４７は、導電層５４２に用いることができる導電体を用いればよい。さらに、導電層５４７の膜厚は、少なくとも導電層５４２より厚いことが好ましい。
【0271】
図１４に示すトランジスタ５１０Ｄは、上記のような構成を有することにより、トランジスタ５１０Ａよりも、導電層５４２を導電層５６０に近づけることができる。または、導電層５４２ａの端部および導電層５４２ｂの端部と、導電層５６０を重ねることができる。これにより、トランジスタ５１０Ｄの実質的なチャネル長を短くし、オン電流および周波数特性の向上を図ることができる。
【0272】
また、導電層５４７ａ（導電層５４７ｂ）は、導電層５４２ａ（導電層５４２ｂ）と重畳して設けられることが好ましい。このような構成にすることで、導電層５４６ａ（導電層５４６ｂ）を埋め込む開口を形成するエッチングにおいて、導電層５４７ａ（導電層５４７ｂ）がストッパとして機能し、酸化物５３０ｂがオーバーエッチングされるのを防ぐことができる。
【0273】
また、図１４に示すトランジスタ５１０Ｄは、絶縁層５４４の上に接して絶縁層５６５を配置する構成にしてもよい。絶縁層５４４としては、水または水素などの不純物や、過剰な酸素が、絶縁層５８０側からトランジスタ５１０Ｄに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁層５６５としては、絶縁層５４４に用いることができる絶縁層を用いることができる。また、絶縁層５４４を、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコンまたは窒化酸化シリコンなどの、窒化物絶縁材料を用いて形成してもよい。
【0274】
また、図１４に示すトランジスタ５１０Ｄは、図１１に示すトランジスタ５１０Ａと異なり、導電層５０５を単層構造で設けてもよい。この場合、パターン形成された導電層５０５の上に絶縁層５１６となる絶縁膜を成膜し、当該絶縁膜の上部を、導電層５０５の上面が露出するまでＣＭＰ法などを用いて除去すればよい。ここで、導電層５０５の上面の平坦性を良好にすることが好ましい。例えば、導電層５０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電層５０５の上に形成される、絶縁層の平坦性を良好にし、酸化物５３０ｂおよび酸化物５３０ｃの結晶性の向上を図ることができる。
【0275】
＜トランジスタの構造例５＞
図１５（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｅの構造例を説明する。図１５（Ａ）はトランジスタ５１０Ｅの上面図である。図１５（Ｂ）は、図１５（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１５（Ｃ）は、図１５（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１５（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｅの構造例を説明する。図１５（Ａ）はトランジスタ５１０Ｅの上面図である。図１５（Ｂ）は、図１５（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１５（Ｃ）は、図１５（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【0276】
トランジスタ５１０Ｅは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
【0277】
図１５（Ａ）乃至（Ｃ）では、導電層５０３を設けずに、第２のゲートとしての機能を有する導電層５０５を配線としても機能させている。また、酸化物５３０ｃ上に絶縁層５５０を有し、絶縁層５５０上に金属酸化物５５２を有する。また、金属酸化物５５２上に導電層５６０を有し、導電層５６０上に絶縁層５７０を有する。また、絶縁層５７０上に絶縁層５７１を有する。
【0278】
金属酸化物５５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁層５５０と、導電層５６０との間に、酸素の拡散を抑制する金属酸化物５５２を設けることで、導電層５６０への酸素の拡散が抑制される。つまり、酸化物５３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電層５６０の酸化を抑制することができる。
【0279】
なお、金属酸化物５５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物５３０として用いることができる酸化物半導体を、金属酸化物５５２として用いることができる。その場合、導電層５６０をスパッタリング法で成膜することで、金属酸化物５５２の電気抵抗値を低下させて導電層とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【0280】
また、金属酸化物５５２は、ゲート絶縁層の一部としての機能を有する場合がある。したがって、絶縁層５５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物５５２は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁層として機能する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【0281】
トランジスタ５１０Ｅにおいて、金属酸化物５５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁層の一部として機能する金属酸化物とを積層して設けてもよい。
【0282】
金属酸化物５５２を有することで、ゲート電極として機能する場合は、導電層５６０からの電界の影響を弱めることなく、トランジスタ５１０Ｅのオン電流の向上を図ることができる。または、ゲート絶縁層として機能する場合は、絶縁層５５０と、金属酸化物５５２との物理的な厚みにより、導電層５６０と、酸化物５３０との間の距離を保つことで、導電層５６０と酸化物５３０との間のリーク電流を抑制することができる。従って、絶縁層５５０、および金属酸化物５５２との積層構造を設けることで、導電層５６０と酸化物５３０との間の物理的な距離、および導電層５６０から酸化物５３０へかかる電界強度を、容易に適宜調整することができる。
【0283】
具体的には、金属酸化物５５２として、酸化物５３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物５５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【0284】
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、金属酸化物５５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【0285】
絶縁層５７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁層５７０よりも上方からの酸素で導電層５６０が酸化するのを抑制することができる。また、絶縁層５７０よりも上方からの水または水素などの不純物が、導電層５６０および絶縁層５５０を介して、酸化物２３０に混入することを抑制することができる。
【0286】
絶縁層５７１はハードマスクとして機能する。絶縁層５７１を設けることで、導電層５６０の加工の際、導電層５６０の側面が概略垂直、具体的には、導電層５６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
【0287】
なお、絶縁層５７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁層５７０は設けなくともよい。
【0288】
絶縁層５７１をハードマスクとして用いて、絶縁層５７０、導電層５６０、金属酸化物５５２、絶縁層５５０、および酸化物５３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物５３０ｂ表面の一部を露出させることができる。
【0289】
また、トランジスタ５１０Ｅは、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。
【0290】
領域５３１ａおよび領域５３１ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて、露出した酸化物５３０ｂ表面にリンまたはボロンなどの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
【0291】
また、酸化物５３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物５３０ｂに拡散させて領域５３１ａおよび領域５３１ｂを形成することもできる。
【0292】
酸化物５３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域５３１ａおよび領域５３１ｂを「不純物領域」または「低抵抗領域」という場合がある。
【0293】
絶縁層５７１および／または導電層５６０をマスクとして用いることで、領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域５３１ａおよび／または領域５３１ｂと、導電層５６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域５３１ａまたは領域５３１ｂ）の間にオフセット領域が形成されない。領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
【0294】
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁層５７５の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁層５７５も絶縁層５７１などと同様にマスクとして機能する。よって、酸化物５３０ｂの絶縁層５７５と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
【0295】
また、トランジスタ５１０Ｅは、絶縁層５７０、導電層５６０、金属酸化物５５２、絶縁層５５０、および酸化物５３０ｃの側面に絶縁層５７５を有する。絶縁層５７５は、比誘電率の低い絶縁層であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁層５７５に用いると、後の工程で絶縁層５７５中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁層５７５は、酸素を拡散する機能を有することが好ましい。
【0296】
また、トランジスタ５１０Ｅは、絶縁層５７５、酸化物５３０上に絶縁層５７４を有する。絶縁層５７４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁層を成膜することができる。例えば、絶縁層５７４として、酸化アルミニウムを用いるとよい。
【0297】
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁層５７４が酸化物２３０および絶縁層５７５から水素および水を吸収することで、酸化物２３０および絶縁層５７５の水素濃度を低減することができる。
【0298】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0299】
（実施の形態４）
本実施の形態では、本発明の一形態に係る記憶装置または半導体装置を用いることができる製品イメージ、上記実施の形態で説明した半導体装置を適用することができる電子部品および電子機器について説明する。
本実施の形態では、本発明の一形態に係る記憶装置または半導体装置を用いることができる製品イメージ、上記実施の形態で説明した半導体装置を適用することができる電子部品および電子機器について説明する。
【0300】
＜製品イメージ＞
まず、本発明の一形態に係る記憶装置または半導体装置を用いることができる製品イメージを図１６に示す。図１６に示す領域８０１は高い温度特性（Ｈｉｇｈ Ｔ ｏｐｅｒａｔｅ）を表し、領域８０２は高い周波数特性（Ｈｉｇｈ ｆ ｏｐｅｒａｔｅ）を表し、領域８０３は低いオフ特性（Ｉｏｆｆ）を表し、領域８０４は、領域８０１、領域８０２、および領域８０３が重なった領域を表す。
まず、本発明の一形態に係る記憶装置または半導体装置を用いることができる製品イメージを図１６に示す。図１６に示す領域８０１は高い温度特性（Ｈｉｇｈ Ｔ ｏｐｅｒａｔｅ）を表し、領域８０２は高い周波数特性（Ｈｉｇｈ ｆ ｏｐｅｒａｔｅ）を表し、領域８０３は低いオフ特性（Ｉｏｆｆ）を表し、領域８０４は、領域８０１、領域８０２、および領域８０３が重なった領域を表す。
【0301】
なお、領域８０１を満たそうとする場合、トランジスタのチャネル形成領域として、炭化シリコン、または窒化ガリウムなどの炭化物または窒化物を適用することで、概略満たすことができる。また、領域８０２を満たそうとする場合、トランジスタのチャネル形成領域として、単結晶シリコン、または結晶性シリコンなどの珪化物を適用することで、概略満たすことができる。また、領域８０３を満たそうとする場合、トランジスタのチャネル形成領域として、金属酸化物の一種である酸化物半導体（ＯＳ）を用いることで、概略満たすことができる。
【0302】
本発明の一形態に係る記憶装置または半導体装置は、例えば、領域８０４に示す範囲の製品に好適に用いることができる。
【0303】
従来までの製品においては、領域８０１、領域８０２、および領域８０３を全て満たすことが困難であった。しかしながら、本発明の一形態に係る記憶装置または半導体装置が有するトランジスタのチャネル形成領域にＯＳを用いる場合、特に、結晶性ＯＳを用いる場合、高い温度特性と、高い周波数特性と、低いオフ特性とを満たす半導体装置を提供することができる。
【0304】
なお、領域８０４に示す範囲の、本発明の一形態に係る記憶装置または半導体装置を用いた製品としては、例えば、低消費電力且つ高性能なＣＰＵなどを有する電子機器、高温環境下での高い信頼性が求められる車載用の電子部品および電子機器などが挙げられる。次に、本発明の一形態に係る記憶装置または半導体装置が組み込まれた電子部品および電子機器の一例を示す。
【0305】
本発明の一態様に係る半導体装置は、様々な電子機器に搭載することができる。特に、本発明の一態様に係る半導体装置は、電子機器に内蔵されるメモリとして用いることができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
【0306】
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナおよび二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【0307】
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
【0308】
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
【0309】
＜電子部品＞
記憶装置１００が組み込まれた電子部品の例を、図１７（Ａ）、（Ｂ）に示す。
記憶装置１００が組み込まれた電子部品の例を、図１７（Ａ）、（Ｂ）に示す。
【0310】
図１７（Ａ）に電子部品７００および電子部品７００が実装された基板（実装基板７０４）の斜視図を示す。図１７（Ａ）に示す電子部品７００はＩＣ半導体装置であり、リードおよび回路部を有する。電子部品７００は、例えばプリント基板７０２に実装される。このようなＩＣ半導体装置が複数組み合わされて、それぞれがプリント基板７０２上で電気的に接続されることで実装基板７０４が完成する。
【0311】
電子部品７００の回路部として、上記実施の形態に示した記憶装置１００が設けられている。図１７（Ａ）では、電子部品７００のパッケージにＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）を適用しているが、パッケージの態様はこれに限定されない。
【0312】
図１７（Ｂ）に電子部品７３０の斜視図を示す。電子部品７３０は、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の一例である。電子部品７３０は、パッケージ基板７３２（プリント基板）上にインターポーザ７３１が設けられ、インターポーザ７３１上に半導体装置７３５、および複数の記憶装置１００が設けられている。
【0313】
電子部品７３０では、記憶装置１００を広帯域メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）として用いる例を示している。また、半導体装置７３５は、ＣＰＵ、ＧＰＵ、ＦＰＧＡなどの集積回路を用いることができる。
【0314】
パッケージ基板７３２は、セラミック基板、プラスチック基板、またはガラスエポキシ基板などを用いることができる。インターポーザ７３１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
【0315】
インターポーザ７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ７３１は、インターポーザ７３１上に設けられた集積回路をパッケージ基板７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を用いることも出来る。
【0316】
インターポーザ７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
【0317】
ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を用いる必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
【0318】
また、シリコンインターポーザを用いたＳｉＰやＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
【0319】
また、電子部品７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品７３０では、記憶装置１００と半導体装置７３５の高さを揃えることが好ましい。
【0320】
電子部品７３０を他の基板に実装するため、パッケージ基板７３２の底部に電極７３３を設けてもよい。図１７（Ｂ）では、電極７３３を半田ボールで形成する例を示している。パッケージ基板７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。また、電極７３３を導電性のピンで形成してもよい。パッケージ基板７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。
【0321】
電子部品７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）などの実装方法を用いることができる。
【0322】
【0323】
ロボット７１００は、照度センサ、マイクロフォン、カメラ、スピーカ、ディスプレイ、各種センサ（赤外線センサ、超音波センサ、加速度センサ、ピエゾセンサ、光センサ、ジャイロセンサなど）、および移動機構などを備える。電子部品７３０はプロセッサなどを有し、これら周辺機器を制御する機能を有する。例えば、電子部品７００はセンサで取得されたデータを記憶する機能を有する。
【0324】
マイクロフォンは、使用者の音声および環境音などの音響信号を検知する機能を有する。また、スピーカは、音声および警告音などのオーディオ信号を発する機能を有する。ロボット７１００は、マイクロフォンを介して入力されたオーディオ信号を解析し、必要なオーディオ信号をスピーカから発することができる。ロボット７１００において、は、マイクロフォン、およびスピーカを用いて、使用者とコミュニケーションをとることが可能である。
【0325】
カメラは、ロボット７１００の周囲を撮像する機能を有する。また、ロボット７１００は、移動機構を用いて移動する機能を有する。ロボット７１００は、カメラを用いて周囲の画像を撮像し、画像を解析して移動する際の障害物の有無などを察知することができる。
【0326】
飛行体７１２０は、プロペラ、カメラ、およびバッテリなどを有し、自律して飛行する機能を有する。電子部品７３０はこれら周辺機器を制御する機能を有する。
【0327】
例えば、カメラで撮影した画像データは、電子部品７００に記憶される。電子部品７３０は、画像データを解析し、移動する際の障害物の有無などを察知することができる。また、電子部品７３０によってバッテリの蓄電容量の変化から、バッテリ残量を推定することができる。
【0328】
掃除ロボット７１４０は、上面に配置されたディスプレイ、側面に配置された複数のカメラ、ブラシ、操作ボタン、各種センサなどを有する。図示されていないが、掃除ロボット７３００には、タイヤ、吸い込み口などが備えられている。掃除ロボット７３００は自走し、ゴミを検知し、下面に設けられた吸い込み口からゴミを吸引することができる。
【0329】
例えば、電子部品７３０は、カメラが撮影した画像を解析し、壁、家具または段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラシに絡まりそうな物体を検知した場合は、ブラシの回転を止めることができる。
【0330】
移動体の一例として自動車７１６０を示す。自動車７１６０は、エンジン、タイヤ、ブレーキ、操舵装置、カメラなどを有する。例えば、電子部品７３０は、ナビゲーション情報、速度、エンジンの状態、ギアの選択状態、ブレーキの使用頻度などのデータに基づいて、自動車７１６０の走行状態を最適化するための制御を行う。例えば、カメラで撮影した画像データは電子部品７００に記憶される。
【0331】
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のコンピュータを適用して、人工知能を利用したシステムを付与することができる。
【0332】
電子部品７００および／または電子部品７３０は、ＴＶ装置７２００（テレビジョン受像装置）、スマートフォン７２１０、ＰＣ７２２０（パーソナルコンピュータ）、７２３０、ゲーム機７２４０、ゲーム機７２６０等に組み込むことができる。
【0333】
例えば、ＴＶ装置７２００に内蔵された電子部品７３０は画像エンジンとして機能させることができる。例えば、電子部品７３０は、ノイズ除去、解像度アップコンバージョンなどの画像処理を行う。
【0334】
スマートフォン７２１０は、携帯情報端末の一例である。スマートフォン７２１０は、マイクロフォン、カメラ、スピーカ、各種センサ、および表示部を有する。電子部品７３０によってこれら周辺機器が制御される。
【0335】
ＰＣ７２２０、ＰＣ７２３０はそれぞれノート型ＰＣ、据え置き型ＰＣの例である。ＰＣ７２３０には、キーボード７２３２、およびモニタ装置７２３３が無線または有線により接続可能である。
【0336】
ゲーム機７２４０は携帯型ゲーム機の例である。ゲーム機７２６０は家庭用の据え置き型ゲーム機の例である。ゲーム機７２６０には、無線または有線でコントローラ７２６２が接続されている。コントローラ７２６２に、電子部品７００および／または電子部品７３０を組み込むこともできる。
【0337】
本発明の一態様の半導体装置を適用するゲーム機はこれらに限定されない。本発明の一態様の半導体装置を用いるゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
【0338】
図１９（Ａ）に示す警報装置８１００は、住宅用火災警報器であり、検出部と、半導体装置８１０１を有している。半導体装置８１０１に上述した電子部品７００および／または電子部品７３０を用いることで、警報装置８１００を省電力化できる。また、高温環境下においても安定した動作を実現できる。よって、警報装置８１００の信頼性を高めることができる。
【0339】
図１９（Ａ）に示すエアコンディショナーは、室内機８２００および室外機８２０４を有する。室内機８２００は、筐体８２０１、送風口８２０２、半導体装置８２０３などを有する。図１９（Ａ）では、半導体装置８２０３が、室内機８２００に設けられている場合を例示しているが、半導体装置８２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２０４の両方に、半導体装置８２０３が設けられていてもよい。半導体装置８２０３に上述した電子部品７００および／または電子部品７３０を用いることで、エアコンディショナーを省電力化できる。また、高温環境下においても安定した動作を実現できる。よって、エアコンディショナーの信頼性を高めることができる。
【0340】
図１９（Ａ）に示す電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、半導体装置８３０４などを有する。図１９（Ａ）では、半導体装置８３０４が、筐体８３０１の内部に設けられている。半導体装置８３０４に電子部品７００および／または電子部品７３０を用いることで、電気冷凍冷蔵庫８３００を省電力化できる。また、高温環境下においても安定した動作を実現できる。よって、電気冷凍冷蔵庫８３００の信頼性を高めることができる。
【0341】
なお、本実施の形態では、電化製品の一例として電気冷凍冷蔵庫およびエアコンディショナーについて説明した。本発明の一態様の半導体装置は、その他の電化製品に用いることもできる。その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、冷暖房器具（エアーコンディショナーを含む）、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
【0342】
図１９（Ｂ）に電気自動車の一例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しない半導体装置などを有する処理装置９７０４によって制御される。制御回路９７０２や処理装置９７０４に、上述した電子部品７００および／または電子部品７３０を用いることで、電気自動車９７００を省電力化できる。また、高温環境下においても安定した動作を実現できる。よって、電気自動車９７００の信頼性を高めることができる。
【0343】
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
【0344】
図２０（Ａ）に示す計算機５４００は、大型の計算機の例である。計算機５４００には、ラック５４１０にラックマウント型の計算機５４２０が複数格納されている。
【0345】
計算機５４２０は、例えば、図２０（Ｂ）に示す斜視図の構成とすることができる。図２０（Ｂ）において、計算機５４２０は、マザーボード５４３０を有し、マザーボードは、複数のスロット５４３１、複数の接続端子５４３２、複数の接続端子５４３３を有する。スロット５４３１には、ＰＣカード５４２１が挿されている。加えて、ＰＣカード５４２１は、接続端子５４２３、接続端子５４２４、接続端子５４２５を有し、それぞれ、マザーボード５４３０に接続されている。
【0346】
図２０（Ｃ）に示すＰＣカード５４２１は、ＣＰＵ、ＧＰＵ、記憶装置などを備えた処理ボードの一例である。ＰＣカード５４２１は、ボード５４２２を有する。また、ボード５４２２は、接続端子５４２３、接続端子５４２４、接続端子５４２５と、半導体装置５４２６と、半導体装置５４２７と、半導体装置５４２８と、接続端子５４２９と、を有する。なお、図２０（Ｃ）には、半導体装置５４２６、および半導体装置５４２７以外の半導体装置を図示しているが、それらの半導体装置については、以下に記載する半導体装置５４２６、半導体装置５４２７、および半導体装置５４２８の説明を参酌すればよい。
【0347】
接続端子５４２９は、マザーボード５４３０のスロット５４３１に挿すことができる形状を有しており、接続端子５４２９は、ＰＣカード５４２１とマザーボード５４３０とを接続するためのインターフェースとして機能する。接続端子５４２９の規格としては、例えば、ＰＣＩｅなどが挙げられる。
【0348】
接続端子５４２３、接続端子５４２４、接続端子５４２５は、例えば、ＰＣカード５４２１に対して電力供給、信号入力などを行うためのインターフェースとすることができる。また、例えば、ＰＣカード５４２１によって計算された信号の出力などを行うためのインターフェースとすることができる。接続端子５４２３、接続端子５４２４、接続端子５４２５のそれぞれの規格としては、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）などが挙げられる。また、接続端子５４２３、接続端子５４２４、接続端子５４２５から映像信号を出力する場合、それぞれの規格としては、ＨＤＭＩ（登録商標）などが挙げられる。
【0349】
半導体装置５４２６は、信号の入出力を行う端子（図示しない。）を有しており、当該端子をボード５４２２が備えるソケット（図示しない。）に対して差し込むことで、半導体装置５４２６とボード５４２２を電気的に接続することができる。
【0350】
半導体装置５４２７は、複数の端子を有しており、当該端子をボード５４２２が備える配線に対して、例えば、リフロー方式のはんだ付けを行うことで、半導体装置５４２７とボード５４２２を電気的に接続することができる。半導体装置５４２７としては、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＧＰＵ、ＣＰＵなどが挙げられる。半導体装置５４２７として、電子部品７３０を用いることができる。
【0351】
半導体装置５４２８は、複数の端子を有しており、当該端子をボード５４２２が備える配線に対して、例えば、リフロー方式のはんだ付けを行うことで、半導体装置５４２８とボード５４２２を電気的に接続することができる。半導体装置５４２８としては、例えば、記憶装置などが挙げられる。半導体装置５４２８として、電子部品７００を用いることができる。
【0352】
計算機５４００は並列計算機としても機能できる。計算機５４００を並列計算機として用いることで、例えば、人工知能の学習、および推論に必要な大規模の計算を行うことができる。
【0353】
上記の各種電子機器に、本発明の一態様の半導体装置を用いることにより、電子機器の小型化、高速化、または低消費電力化を図ることができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。また、高温環境下においても安定した動作を実現できる。よって、電子機器の信頼性を高めることができる。
【0354】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【0355】
１０ メモリセル
１００ 記憶装置
１１１ 入出力回路
１１２ 制御回路
１１３ Ｃレシーバ
１１４ 設定レジスタ
１１５ ＬＶＤＳ回路
１１６ ＬＶＤＳ回路
１１７ デコーダ
１１８ レジスタ
１１９ レジスタ
１２７ センスアンプ
２１０ 記憶ブロックアレイ
２１１ 記憶ブロック
２１２ ワード線ドライバ
２１３ ローカルセンスアンプドライバ
２１４ ローカルセンスアンプアレイ
２１５ グローバルセンスアンプ
２１６ セレクタ
２１８ 負電圧生成回路
２２１ セルアレイ
１００ 記憶装置
１１１ 入出力回路
１１２ 制御回路
１１３ Ｃレシーバ
１１４ 設定レジスタ
１１５ ＬＶＤＳ回路
１１６ ＬＶＤＳ回路
１１７ デコーダ
１１８ レジスタ
１１９ レジスタ
１２７ センスアンプ
２１０ 記憶ブロックアレイ
２１１ 記憶ブロック
２１２ ワード線ドライバ
２１３ ローカルセンスアンプドライバ
２１４ ローカルセンスアンプアレイ
２１５ グローバルセンスアンプ
２１６ セレクタ
２１８ 負電圧生成回路
２２１ セルアレイ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】