特許 7171618 高周波回路基板の接地構造

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-11-07

(45)【発行日】2022-11-15

(54)【発明の名称】高周波回路基板の接地構造

(51)【国際特許分類】

   H01P 5/08 20060101AFI20221108BHJP

   H01L 23/12 20060101ALI20221108BHJP

   H01P 5/02 20060101ALI20221108BHJP

【ＦＩ】

H01P5/08 L

H01L23/12 301L

H01P5/02 603C

H01P5/02 603D

【請求項の数】 6

(21)【出願番号】P 2019564121

(86)(22)【出願日】2019-05-27

(86)【国際出願番号】 JP2019020861

(87)【国際公開番号】W WO2020070919

(87)【国際公開日】2020-04-09

【審査請求日】2022-03-17

(31)【優先権主張番号】P 2018190092

(32)【優先日】2018-10-05

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】598076591

【氏名又は名称】東芝インフラシステムズ株式会社

(74)【代理人】

【識別番号】100108062

【弁理士】

【氏名又は名称】日向寺 雅彦

(74)【代理人】

【識別番号】100168332

【弁理士】

【氏名又は名称】小崎 純一

(74)【代理人】

【識別番号】100146592

【弁理士】

【氏名又は名称】市川 浩

(74)【代理人】

【識別番号】100157901

【弁理士】

【氏名又は名称】白井 達哲

(74)【代理人】

【識別番号】100172188

【弁理士】

【氏名又は名称】内田 敬人

(72)【発明者】

【氏名】旭 保彰

(72)【発明者】

【氏名】小島 治夫

【審査官】岸田 伸太郎

(56)【参考文献】

【文献】特開平０４－２９７０８５（ＪＰ，Ａ）

【文献】特開平０９－０５１２０９（ＪＰ，Ａ）

【文献】特開２０１０－１９９３９２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｐ ５／０８

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｐ ５／０２

(57)【特許請求の範囲】

【請求項1】

第１の面と、前記第１の面とは反対の側に設けられた第２の面と、を有し、第１のスルーホールが設けられた誘電体基板であって、前記第１の面における前記第１のスルーホールの第１の開口は前記第２の面における前記第１のスルーホールの第２の開口よりも小さい、誘電体基板と、
前記第１のスルーホール内に設けられた第１の接地導体層と、
前記第２の面に設けられ、かつ前記第１の接地導体層と接続された裏面接地電極と、
前記第１の面に設けられ、かつ少なくとも前記第１の接地導体層と接続された上部接地電極と、
前記第１の面に設けられたマイクロストリップ線路上部電極であって、第１線路幅を有する第１領域を少なくとも有し、一方の端部は前記第１の開口と対向しかつ前記第２の開口に重なるように設けられ、前記一方の端部の第２線路幅は前記第１線路幅よりも狭い、マイクロストリップ線路上部電極と、
を備えた高周波回路基板の接地構造。

【請求項2】

前記第１の接地導体層は、前記第１のスルーホールの側壁を覆う、請求項１記載の高周波回路基板の接地構造。

【請求項3】

前記マイクロストリップ線路上部電極は、前記第１領域と前記一方の端部との間に、テーパ領域を有し、
前記テーパ領域の線路幅と前記誘電体基板の厚さとの比は、前記第２の開口の端部と前記第１の開口との間において所定値とされる、請求項１または２に記載の高周波回路基板の接地構造。

【請求項4】

前記第１のスルーホールの前記側壁の前記第１の接地導体層の内部には、第１の導電体層が埋め込まれる、請求項２記載の高周波回路基板の接地構造。

【請求項5】

前記第１のスルーホールの前記第２の開口には、第２の導体層が埋め混まれる、請求項４記載の高周波回路基板の接地構造。

【請求項6】

前記第２の導体層は、半田材を含む請求項５記載の高周波回路基板の接地構造。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、高周波回路基板の接地構造に関する。

【背景技術】

【0002】

ＭＭＩＣ（Monolithic Microwave Integrated Circuit：モノリシックマイクロ波集積回路）のチップは、ＱＦＮ（Quad Flat Non-leaded Package)のような表面実装パッケージ内に収納されることが多い。

【0003】

このパッケージはリフロー半田を用いて高周波回路基板に表面実装することができる。この場合、高周波回路基板の反りを低減するには、その誘電体厚さを大きくすることが要求される。

【0004】

しかし、数ＧＨｚ以上の高周波において、厚い誘電体基板に設けられたスルーホールを介して接地を行うと接地インダクタンスの増大により高周波特性が低下する。

【先行技術文献】

【特許文献】

【0005】

【文献】特公昭５９－１１２７０１号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

接地インダクタンスが低減され、数ＧＨｚ以上において高周波特性が改善された高周波回路基板の接地構造を提供する。

【課題を解決するための手段】

【0007】

実施形態の高周波回路基板の接地構造は、誘電体基板と、裏面接地電極と、上部接地電極と、マイクロストリップ線路上部電極と、を有する。前記誘電体基板は、第１の面と、前記第１の面とは反対の側に設けられた第２の面と、を有し、第１のスルーホールが設けられる。前記第１の面における前記第１のスルーホールの第１の開口は、前記第２の面における前記第１のスルーホールの第２の開口よりも小さい。前記第１の接地導体層は、前記第１のスルーホール内に設けられる。前記裏面電極は、前記第２の面に設けられ、かつ前記第１の接地導体層と接続される。前記上部接地電極は、前記第１の面に設けられ、かつ少なくとも前記第１の接地導体層と接続される。前記マイクロストリップ線路上部電極は、前記第１の面に設けられる。前記マイクロストリップ線路上部電極は、第１線路幅を有する第１領域を少なくとも有し、一方の端部は前記第１の開口と対向しかつ前記第２の開口に重なるように設けられ、前記一方の端部の第２線路幅は前記第１線路幅よりも狭い。

【図面の簡単な説明】

【0008】

【図1】図１（ａ）は第１の実施形態にかかる高周波回路基板の接地構造の模式斜視図、図１（ｂ）はその模式上面図、図１（ｃ）はＡ－Ａ線に沿った模式断面図、である。

【図2】図２（ａ）は第１の実施形態にかかる接地構造を用いてＭＭＩＣが組み込まれたＱＦＮ（Quad Flat Non-leaded Package)を実装する高周波回路基板の模式平面図、図２（ｂ）はＢ－Ｂ線に沿った模式断面図、である。

【図3】図３（ａ）はＱＦＮの模式下面図、図３（ｂ）は模式側面図、図３（ｃ）は模式上面図、である。

【図4】図４（ａ）は第１の実施形態にかかる高周波回路基板にＱＦＮを表面実装した模式平面図、図４（ｂ）はＢ－Ｂ線に沿った模式断面図、である。

【図5】図５（ａ）は誘電体基板の厚さに対するスルーホールの接地インダクタンスを表すグラフ図、図５（ｂ）はスルーホールの一例の模式斜視図、である。

【図6】スルーホールの誘電体基板厚さに対する接地インピーダンスを表すグラフ図である。

【図7】図７（ａ）は高周波回路基板のマイクロストリップ線路上部電極と接地との間に終端抵抗５０Ωが接続された模式平面図、図７（ｂ）はその電磁界シミュレーションの結果を表すグラフ図、である。

【図8】図８（ａ）は第１比較例にかかる高周波回路基板の接地構造の模式斜視図、図８（ｂ）はその模式平面図、図８（ｃ）はＤ－Ｄ線に沿った模式断面図、である。

【図9】第１比較例の高周波基板に終端５０Ωが接続された時の電磁界シミュレーションの結果を表すグラフ図である。

【図10】図１０（ａ）は第２の実施形態にかかる高周波回路基板の接地構造の模式斜視図、図１０（ｂ）はその模式平面図、図１０（ｃ）はＡ－Ａ線に沿った誘電体基板の模式断面図、図１０（ｄ）は第１のスルーホールに第１および第２導電体層を埋め込んだ模式断面図、である。

【図11】第２の実施形態の高周波基板に終端５０Ωが接続された時の電磁界シミュレーションによる電圧定在波比の周波数特性を表すグラフ図である。

【図12】図１２（ａ）は第２比較例にかかる高周波回路基板の接地構造の模式平面図、図１２（ｂ）はＥ－Ｅ線に沿った模式断面図、である。

【発明を実施するための形態】

【0009】

以下、図面を参照しつつ本発明の実施形態について説明する。
図１（ａ）は第１の実施形態にかかる高周波回路基板の接地構造の模式斜視図、図１（ｂ）はその模式上面図、図１（ｃ）はＡ－Ａ線に沿った模式断面図、である。

【0010】

高周波回路基板５の接地構造は、誘電体基板１０と、第１の接地導体層３０と、裏面接地電極４０と、上部接地電極５０と、マイクロストリップ線路上部電極６５と、を有する。

【0011】

図１（ｃ）に表すように、誘電体基板１０は、第１の面１１と、第１の面１１とは反対の側に設けられた第２の面１２と、を有する。誘電体基板１０には、第１のスルーホール１３が設けられる。第１の面１１における第１のスルーホール１３の第１の開口１３ａは、第２の面１２における第１のスルーホール１３の第２の開口１３ｂよりも小さい。

【0012】

誘電体基板１０の厚さＴ１を小さくすると、スルーホールの接地インダクタンスが抑えられて高周波特性が良くなるが、その反面、高周波回路基板５の反りが増大するなどにより機械的強度が低下するので好ましくない。このため、誘電体基板１０の厚さＴ１は、たとえば、０．４ｍｍなどとされる。

【0013】

第１の実施形態の誘電体基板１０は、図１（ｃ）のような断面を有する。まず、誘電体基板１０を第２の面１２の側から切削加工する。第２の開口１３ｂの直径を、１．７ｍｍなどとし、第１の開口１３ａの直径を０．４ｍｍなどとする。第２の開口１３ｂの第２の面１２からの深さＴ２は、０．３ｍｍなどとする。また第１の開口１３ａの第１の面１１からの深さＴ３は、０．１ｍｍなどとする。

【0014】

次に、切削面にメタライズを行う。本図では、第１の開口１３ａは、３つの領域を含む。第１の接地導電体３０は、第１のスルーホール１３の側壁１３ｃに設けられる。

【0015】

裏面接地電極４０は、第２の面１２に設けられ、かつ第１の接地導体層３０と接続される。

【0016】

上部接地電極５０は、第１の面１１に設けられ、かつ第１の接地導体層３０と接続される。

【0017】

マイクロストリップ線路上部電極６５は、第１の面１１に設けられる。マイクロストリップ線路上部電極６５は、第１領域６１を少なくとも有する。本図において、第２領域６３がさらに設けられる。マイクロストリップ線路上部電極６５の一方の端部（本図では第２領域の端部となる）は第１の開口１３ａと対向しかつ第２の開口１３ｂに平面視で重なるように設けられる。一方の端部の線路幅Ｗ２は、第１領域６１の線路幅Ｗ１よりも狭い。なお、マイクロストリップ線路上部電極６５は、第１領域６１と第２領域６３との間に設けられ、線路幅を連続的に変化させる第３領域６２を有していてもよい。

【0018】

図２（ａ）は第１の実施形態にかかる接地構造を用いてＭＭＩＣが組み込まれたＱＦＮ(Quad Flat Non-leaded Package)を実装する高周波回路基板の模式平面図、図２（ｂ）はＢ－Ｂ線に沿った模式断面図、である。
ＱＦＮに信号を入力するためのマイクロストリップ線路上部電極６５ａと、ＱＦＮからの信号を出力するためのマイクロストリップ線路上部電極６５ｂと、が設けられる。また、ＱＦＮの入力端子側と出力端子側とに２つの接地構造がそれぞれ設けられる。

【0019】

図３（ａ）はＱＦＮの模式下面図、図３（ｂ）は模式側面図、図３（ｃ）は模式上面図、である。
図３（ａ）に表すように、ＱＦＮの下面には、中央部に設けられた接地電極９５、これを囲むように配置されたＲＦ信号入力（ＲＦＩＮ）電極９１、ＲＦ信号出力（ＲＦＯＵＴ）電極９２、電源電圧を含むバイアス電源用電極、接地電極（ＧＮＤ）などが配置される。ＲＦ信号入力電極９１とその両側の接地電極（ＧＮＤ）とのピッチＰ１は０．５ｍｍなどとされる。なお、図３（ｃ）に表すように、ＱＦＮでは、上面に電極パターンなどを設けなくともよい。

【0020】

図４（ａ）は第１の実施形態にかかる高周波回路基板にＱＦＮを表面実装した模式平面図、図４（ｂ）はＢ－Ｂ線に沿った模式断面図、である。
高周波デバイス９０は、リフロー半田工程などにより高周波回路基板７に表面実装される。中央に設けられた接地電極９５は、高周波回路基板７の上部接地電極５０に接続される。高周波デバイス９０は、たとえば、増幅器、ＲＦスイッチ、移相器、アッテネータなどとすることができる。その用途は、ミリ波無線装置、小型衛星通信局などを含む。

【0021】

第１の実施形態では、第１領域６１の線路幅Ｗ１を０．８ｍｍ、第２領域６３の幅Ｗ２を０．２５ｍｍなどとすることができる。このため、信号端子と、これに隣接した接地電極とが、マイクロストリップ線路上部電極６５により短絡することはない。

【0022】

次に、第１の実施形態において、第１のスルーホール１３の側壁に設けられた第１の接地導体層３０の接地インダクタンスが低減され数ＧＨｚ以上での高周波特性が改善されることを説明する。

【0023】

図５（ａ）は誘電体基板の厚さに対するスルーホールの接地インダクタンスを表すグラフ図、図５（ｂ）はスルーホールの一例の模式斜視図、である。
図５（ｂ）に表すように、スルーホールは直径がｄで、高さがｈの円柱形状とする。たとえば、直径ｄが０．２ｍｍの場合、誘電体基板厚さが０．４ｍｍではインダクタンスが０．２５ｎＨである。他方、誘電体基板厚さが０．１ｍｍではインダクタンスが０．０４ｎＨと小さくなる。

【0024】

図６は、スルーホールの誘電体基板厚さに対する接地インピーダンスを表すグラフ図である。
直径ｄが０．２ｍｍ、誘電体基板厚さが０．４ｍｍの場合、接地インダクタンスによるインピーダンス（＠２０ＧＨｚ）は約３０Ωである。他方、直径ｄが０．２ｍｍ、誘電体基板厚さが０．１ｍｍの場合、接地インダクタンスによるインピーダンス（＠２０ＧＨｚ）は約５Ωに低減される。

【0025】

図７（ａ）は高周波回路基板のマイクロストリップ線路上部電極と接地との間に終端抵抗５０Ωが接続された模式平面図、図７（ｂ）はその電磁界シミュレーションによる電圧定在波比の周波数特性を表すグラフ図、である。
図７（ａ）に表すように、終端抵抗Ｒ１は、マイクロストリップ線路上部電極６５と、上部接地電極５０と、の間に配置される。図７（ｂ）において、縦軸は電磁界シミュレーションにより求められたＶＳＷＲ（Voltage Standing Wave Ratio: 電圧定在波比）、横軸は周波数、を表す。第１の実施形態では、線路インピーダンスの不連続や接地スルーホールの不要なインダクタンスによる高周波特性の低下が抑制されている。この結果、４０ＧＨｚに亘ってＶＳＷＲが約１．２以下に押さえられる。なお、高周波共振を抑制するため、必要に応じて、第１の開口１３ａを複数にする。

【0026】

図８（ａ）は第１比較例にかかる高周波回路基板の接地構造の模式斜視図、図８（ｂ）はその模式平面図、図８（ｃ）はＤ－Ｄ線に沿った模式断面図、である。

【0027】

高周波回路基板１０７の接地構造は、誘電体基板１１０と、第１の接地導体層１３０と、裏面接地電極１４０と、上部接地電極１５０と、マイクロストリップ線路上部電極１６５と、を有する。誘電体基板１１０には、第１のスルーホール１１３が設けられる。

【0028】

誘電体基板１１０の厚さＴ１１は、たとえば、０．４ｍｍなどとすることができる。
裏面接地電極１４０は、第１の接地導体層１３０と接続される。また、上部接地電極１５０は、第１の接地導体層１３０と接続され、さらに裏面接地電極１４０に接続される。第１比較例では、第１のスルーホール１１３内の接地導体層１３０の長さは、誘電体基板１１０の厚さＴ１１と同一である。このため、接地インダクタンスが大きくなる。

【0029】

マイクロストリップ線路上部電極１６５は、第１領域１６１および第２領域１６３を有する。第２領域１６３の一方の端部は第１のスルーホール１１３と対向するように設けられる。第２領域１６３の線路幅Ｗ１２は、第１領域１６１の線路幅Ｗ１１よりも狭い。

【0030】

図９は、第１比較例の高周波回路基板に終端５０Ωが接続された時の電磁界シミュレーションの結果を表すグラフ図である。
縦軸はＶＳＷＲ、横軸は周波数、を表す。線路幅が狭くなる第２領域１６３の線路インピーダンスの不連続や接地スルーホールの不要なインダクタンス（高さが０．４ｍｍ）が大きいため、数ＧＨｚ以上でＶＳＷＲが悪化し始める。たとえば、４０ＧＨｚにおいてＶＳＷＲが約２．８となり高周波特性が低下する。

【0031】

図１０（ａ）は第２の実施形態にかかる高周波回路基板の接地構造の模式斜視図、図１０（ｂ）はその模式平面図、図１０（ｃ）はＡ－Ａ線に沿った誘電体基板の模式断面図、図１０（ｄ）は第１のスルーホールに第１および第２導電体層を埋め込んだ模式断面図、である。
第２の実施形態にかかる接地構造では、第１のスルーホール１３は、第１の開口１３ａと第２の開口１３ｂとの境界から第２の面１２に向かって拡幅する側壁を有する。このため、誘電体基板１０の厚さは、第２の開口１３ｂの端部（厚さＴ１）から第１の開口１３ａに向かうに従って薄くなる。また、マイクロストリップ線路上部電極６５のテーパ領域６２は、第１のスルーホール１３の第１の開口１３ａに向かうに従って、線路幅が狭くなる。マイクロストリップ線路の特性インピーダンスは、線路幅と誘電体基板厚さとの比に依存する。このため、線路幅と誘電体基板厚さとの比を、第１のスルーホール１３の第１の開口１３ａに向かって所定値に保ちつつ、共に減少させるとインピーダンス値を所定値（たとえば、５０Ω）に保ちつつ第１の接地導体層３８のインダクタンスを低減できる。

【0032】

誘電体基板１０の厚さＴ１は、たとえば、０．４ｍｍなどとされる。また、第１の開口１３ａの深さＴ３は、たとえば、０．１ｍｍなどとすることができる。また、マイクロストリップ線路６５の第１領域６１の線路幅Ｗ１は、たとえば、０．８ｍｍ、マイクロストリップ線路６５の一方の端部の線路幅Ｗ２は、たとえば、０．２ｍｍなどとされる。

【0033】

高周波デバイス９０が、増幅器やＲＦスイッチである場合、第１の開口１３ａの側壁に設けられた第１の接地導体層３８ａ内に第１の導電体層８０を埋め込むと、第１導電体層８０が放熱路となるので熱抵抗が低減される。さらに、第２の開口１３ｂの側壁に設けられた第１の接地導体層３８ｂ内に第２の導体層８２を埋め込むと、放熱路が下方に向かって放射状にさらに広がるので発生熱が放熱板などを経由して外部に排出され易くなる。第２の導体層８２を、たとえば、半田材とすると放熱板などに密着させることが容易となる。

【0034】

図１１は、第２の実施形態の高周波基板に終端５０Ωが接続された時の電磁界シミュレーションによる電圧定在波比の周波数特性を表すグラフ図である。
電圧定在波比は、３～４０ＧＨｚの帯域において１．０３以下であり、図７（ｂ）の第１の実施形態における３～４０ＧＨｚにおいて１．２以下であるのに比較してより低減されている。すなわち、マイクロストリップ線路幅に対する誘電体基板の厚さの比を所定値としつつ接地インダクタンスが低減されるため、高周波特性が改善されている。

【0035】

図１２（ａ）は第２比較例にかかる高周波回路基板の接地構造の模式平面図、図１２（ｂ）はＥ－Ｅ線に沿った模式断面図、である。

【0036】

第１および第２の実施形態によれば、接地インダクタンスが低減され、数ＧＨｚ以上の高周波数帯において高周波特性が改善された高周波回路基板の接地構造が提供される。このため、本実施形態は、マイクロ波～ミリ波帯通信装置に広く応用可能である。

【0037】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】