▶ ネーデルランドセ・オルガニサティ・フォール・トゥーヘパスト−ナトゥールウェテンスハッペライク・オンデルズーク・テーエヌオーの特許一覧
特許7171630光検出器アレイ、その製造方法、及び光検出器アレイを含む撮像デバイス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-11-07
(45)【発行日】2022-11-15
(54)【発明の名称】光検出器アレイ、その製造方法、及び光検出器アレイを含む撮像デバイス
(51)【国際特許分類】
H01L 27/146 20060101AFI20221108BHJP
H01L 51/42 20060101ALI20221108BHJP
H01L 31/10 20060101ALI20221108BHJP
【ＦＩ】
H01L27/146 C
H01L31/08 T
H01L31/10 G
【請求項の数】
15
(21)【出願番号】P 2019571633
(86)(22)【出願日】2018-06-26
(65)【公表番号】
(43)【公表日】2020-08-27
(86)【国際出願番号】 NL2018050411
(87)【国際公開番号】W WO2019004823
(87)【国際公開日】2019-01-03
【審査請求日】2021-06-18
(31)【優先権主張番号】17177873.1
(32)【優先日】2017-06-26
(33)【優先権主張国・地域又は機関】EP
(73)【特許権者】
【識別番号】511095850
【氏名又は名称】ネーデルランドセ・オルガニサティ・フォール・トゥーヘパスト－ナトゥールウェテンスハッペライク・オンデルズーク・テーエヌオー
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】ヘルヴィン・ヘルマニュス・ヘルリンク
(72)【発明者】
【氏名】アウケ・イスク・クロネマイエル
(72)【発明者】
【氏名】ヤン－ラウレンス・ピーテル・ヤコーブス・ファン・デル・ステーン
【審査官】脇水 佳弘
(56)【参考文献】
【文献】中国特許出願公開第１０１９５９０２５（ＣＮ，Ａ）
【文献】米国特許出願公開第２０１６／０２３３１６３（ＵＳ，Ａ１）
【文献】特開平１１－００４８２１（ＪＰ，Ａ）
【文献】特開２０１６－０７２６２３（ＪＰ，Ａ）
【文献】特開２０１６－００１７１３（ＪＰ，Ａ）
【文献】国際公開第２０１４／０８７５５２（ＷＯ，Ａ１）
【文献】国際公開第２０１２／１６４２５９（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２７／１４６
Ｈ０１Ｌ ５１／４２
Ｈ０１Ｌ ３１／１０
(57)【特許請求の範囲】
【請求項1】
供給ライン（４ｊ）と共通電極（２）との間に複数の画素（１０ｉｊ）を備える光検出器アレイ（１）であって、各画素（１０ｉｊ）がスイッチング素子（２０ｉｊ）と直接接続で配置された光子放射感知素子（１１ｉｊ）を備え、直接接続が抵抗器（３０ｉｊ）を更に含み、該抵抗器（３０ｉｊ）が、導通状態におけるアレイの各画素のスイッチング素子の抵抗値の中央値として定義される基準抵抗値の０．０５倍から０．４倍の範囲内の抵抗値を有することを特徴とする光検出器アレイ。
【請求項2】
前記抵抗値が前記基準抵抗値の０．０５倍から０．２倍の範囲内にある、請求項１に記載の光検出器アレイ。
【請求項3】
前記抵抗器（３０ｉｊ）が薄膜抵抗器である、請求項１又は２に記載の光検出器アレイ。
【請求項4】
各光子放射感知素子の垂直相互接続領域（３５ｉｊ）にそれぞれ薄膜抵抗器（３０ｉｊ）が設けられている、請求項３に記載の光検出器アレイ。
【請求項5】
半導体層の連続的な部分の第一領域（４４Ａ）と第二領域（４４Ｂ）に前記スイッチング素子の制御可能チャネルと薄膜抵抗器（３０ｉｊ）とがそれぞれ形成されていて、前記第二領域（４４Ｂ）の抵抗値が、前記スイッチング素子の導通状態における前記第一領域（４４Ａ）の抵抗値の０．０５から０．２倍の範囲内となるように前記第一領域と前記第二領域が相互に異なってドーピングされている、請求項３に記載の光検出器アレイ。
【請求項6】
前記抵抗器が、前記直接接続の導電素子の制限された断面を有する部分として形成されている、請求項１に記載の光検出器アレイ。
【請求項7】
前記光子放射感知素子が有機物質製の光子放射感知層を含む、請求項１から６のいずれか一項に記載の光検出器アレイ。
【請求項8】
前記光子放射感知素子がＸ線放射に感度を有する、請求項１から７のいずれか一項に記載の光検出器アレイ。
【請求項9】
請求項１から８のいずれか一項に記載の光検出器アレイを備える撮像デバイスであって、前記供給ライン（４ｊ）が複数の供給ライン（…、４ｊ－２、４ｊ－１、４ｊ、４ｊ＋１、４ｊ＋２、…）のうちの一つであり、更に複数の画素の各々が各供給ラインと前記共通電極（２）との間に結合されていて、前記複数の供給ラインが列ドライバ（６）によって駆動される列ラインであり、該撮像デバイスが行ドライバ（７）によって駆動される複数の行ライン（…、５ｉ－２、５ｉ－１、５ｉ、５ｉ＋１、５ｉ＋２、…）を更に備え、前記複数の画素のうちの各画素（１０ｉｊ）が各行ライン（５ｉ）に結合されたスイッチング素子（２０ｉｊ）の制御電極（２３ｉｊ）を有する、撮像デバイス。
【請求項10】
複数の画素を有する有機光検出器アレイを製造する方法であって、絶縁層（４１）を任意で備える基板（４０）を提供するステップ（Ｓ１）と、
第一積層体を提供して、少なくとも一つの供給ライン（４ｊ）と、前記少なくとも一つの供給ライン（４ｊ）と各電気接点との間の制御可能導電チャネルをそれぞれ形成する複数のスイッチング素子（２０ｉｊ）と、前記少なくとも一つの供給ライン（４ｊ）と各電気接点との間の電気接続を制御するために前記複数のスイッチング素子（２０ｉｊ）の各々を制御するための複数の制御ライン（５ｊ）とを形成するステップ（Ｓ２、Ｓ３、Ｓ４、Ｓ５）と、
少なくとも一つの光子放射感知層（４７）を備える第二積層体を提供するステップ（Ｓ６、Ｓ８、Ｓ９）とを備え、該光子放射感知層（４７）が、該光子放射感知層（４７）の第一側において各電気接点に電気的に接続されている光子放射感知領域をそれぞれ形成し、前記第二積層体が、前記第一側に対向する前記少なくとも一つの光子放射感知層の第二側に共通電極を形成する透明導電層（４８）を更に備え、
各画素について制御可能導電経路が各スイッチング素子と各光子放射感知領域を介して前記少なくとも一つの供給ライン（４ｊ）と前記共通電極との間に形成され、前記制御可能導電経路にそれぞれ直列抵抗器を提供し、該直列抵抗器が、導通状態におけるアレイの各画素のスイッチング素子の抵抗値の中央値として定義される基準抵抗値の０．０５倍から０．４倍の範囲内の抵抗値を有することを特徴とする方法。
【請求項11】
前記第一積層体を提供した後であって前記第二積層体を提供する前に、各接点に向かう各開口を画定する絶縁体製の第一中間パターン化層（４６）を提供するステップ（Ｓ６）と、
前記開口内の各接点に表面処理を適用することによって前記制御可能導電経路に直列抵抗器を形成するステップ（Ｓ７）と、を備え、
前記第二積層体を提供するステップ（Ｓ６、Ｓ８、Ｓ９）において、前記第二積層体の第一層が各開口に入り込み、該開口内に露出された接点と電気接点を形成する、請求項１０に記載の方法。
【請求項12】
前記表面処理が、露出された各接点の頂部上に自己集合単層を形成することを含む、請求項１１に記載の方法。
【請求項13】
前記第一積層体を提供した後であって前記第二積層体を提供する前に、各接点に向かう各開口を画定する絶縁体製の第一中間パターン化層（４６）を提供するステップ（Ｓ６）と、
導電物質製の第二中間パターン化層（４９）を提供するステップ（Ｓ７Ａ）であって、前記導電物質が前記開口に入り込み前記開口内において各接点と接触するようにし、前記開口中の前記導電物質が、前記第一中間パターン化層の厚さと前記開口の断面積によって決定される前記制御可能導電経路の直列抵抗を形成する、ステップ（Ｓ７Ａ）と、
前記第二中間パターン化層に向けて延在する第二開口を有する絶縁体製の第三中間パターン化層（５０）を提供するステップ（Ｓ７Ｂ）と、を備え、
前記第二積層体を提供するステップ（Ｓ６、Ｓ８、Ｓ９）において、前記第二積層体の第一層が前記第二開口に入り込んで、前記第二中間パターン化層と電気接点を形成する、請求項１０に記載の方法。
【請求項14】
前記第二積層体を提供するステップ（Ｓ６、Ｓ８、Ｓ９）の前に、前記制御可能導電チャネルを形成する前記第一積層体のターゲット層を選択的に改質するステップを備え、制御可能導電チャネルを前記少なくとも一つの供給ライン（４ｊ）に接続する層の部分及び／又は制御可能導電チャネルを電気接点に接続する層の部分が、導通状態における前記制御可能導電チャネルの抵抗値と比較して０．０５から０．２倍の範囲内の抵抗値を有する、請求項１０に記載の方法。
【請求項15】
光子放射感知素子によって画定される領域中の前記共通電極の局所的な抵抗値が前記領域外の前記共通電極の抵抗値よりも高くなるように、前記共通電極が電気抵抗を低下させるために前記領域外においてＨ２ドーピングと深ＵＶ照射とＣａ系処理とのうちの一つ以上で選択的にドーピングされる、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は光検出器アレイに関する。本発明はその製造方法に更に関する。また、本発明はそのような光検出器アレイを含む撮像デバイスに更に関する。
【背景技術】
【0002】
薄膜光検出器型の撮像装置は、非常に薄くて軽量でフレキシブルになる可能性を有している。更に、特に有機光検出器技術については、比較的単純な堆積及び処理方法が可能であるので、製造コストの大幅な削減を達成することができる。大型撮像センサにおける有機光検出器フィルムとその頂部電極のファインピッチパターニングが回避可能であることで更なるコスト削減が達成される。これは、ａ‐Ｓｉダイオードと比較して顕著なコスト削減に繋がり得る。
【0003】
このプロセスの単純さの欠点は、重大な故障や欠陥に対する脆弱性である。フォトダイオードは今や大型ダイオードとなっていて、アノードとカソード電極との間の非常に薄い（通常５００ｎｍ未満）の活性層から成るものであるので、動作中の急な故障が信頼性と歩留まりに関する主な問題の一つとなっている。極めて小さな欠陥点は制御されたクリーンルームであっても避け難いものである。こうした欠陥のいくつかが検出器の大きな部分の急な電気的短絡及び／又は故障を生じさせ得る。こうした欠陥箇所の周りに形成される漏れチャネルが熱を発生させ得て、これがその箇所のまわりの電流密度を高める。その箇所の抵抗率が下がるので、検出器全体の電流がその箇所に集中して、パネル全体の感度が低下する。又は、その欠陥が、欠陥箇所と読み出し電子機器との間の直接的な電気的短絡を生じさせて、（超高感度）周辺シリコン電荷感知増幅器を損傷させる。
【先行技術文献】
【非特許文献】
【0004】
【文献】Ding et al., “High-quality inorganic-organic perovskite CH3NH3PbI3 single crystals for photo-detector applications”, J.Mater.Sci (2017), 52: 276-284
【文献】Wei et al., “Sensitive X-ray detectors made of methylammonium lead tribromide perovskite single crystals”, ２０１６年３月２１日オンライン発行、DOI: 10.1038/NPHOTON.2016.41
【文献】Konstantatos et al., “Colloidal quantum dot photodetectors”, Infrared Physics & Technology 54 (2011) 278-282
【文献】Buda et al., “Characterization of high performance PbS photodetectors”
【文献】Pace et al., “Printed photodetectors”, Semicond. Sci. Technol. 30 (2015) 104006
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の一つの課題は、上記欠点が少なくとも軽減された光検出器アレイを提供することである。本発明の更なる課題は、そのような光検出器アレイの製造方法を提供することである。
【課題を解決するための手段】
【0006】
本発明の第一態様によると、供給ラインと共通電極との間に複数の画素を備える光検出器アレイが提供される。各画素は、スイッチング素子と直列接続で配置された光子放射感知素子を備える。その直列接続部は抵抗素子を更に含む。
【0007】
光検出器アレイのフォトダイオードが欠陥を含み、これがフォトダイオードの電気的短絡を生じさせる不測の事態においては、そのフォトダイオードを含む画素の電流が、薄膜抵抗器によって設定されたレベルに制限され、これによって、周辺の画素にもたらされ得る損傷を少なくとも軽減する。
【0008】
一実施形態では、抵抗素子は、導通状態におけるスイッチング素子の通常の抵抗値の０．０５倍から０．２倍の範囲内の抵抗値を有する。これによって、損傷の危険性が軽減されるだけでなく、画素のフォトダイオードの潜在的な欠陥が隣接する画素の性能に影響することが軽減される。性能の僅かな変化は、回収された画像信号に適用される画像処理方法によって更に補償され得る。画像処理方法を更に適用して、欠陥のあるフォトダイオードを有する画素から得られた画像信号についての正しい値を推定し得る。
【0009】
導通状態におけるスイッチング素子の通常の抵抗値は、スイッチング素子がその導通状態において有するように設計されている抵抗値として定義される。実際には、少なくとも大部分のスイッチング素子が設計通りに機能することに鑑みて、通常の抵抗値は、導通状態における複数のスイッチング素子の抵抗値の平均値又は中央値に略等しい。
【0010】
第一態様に係る光検出器アレイの一実施形態では、抵抗素子は薄膜抵抗器である。これは、特に光検出器アレイが薄い厚さを有することが望まれる場合に有利である。この目的で薄膜抵抗器を提供するために多様な選択肢が利用可能である。
【0011】
例えば、一実施形態では、各光子放射感知素子の垂直相互接続領域に各薄膜抵抗器が設けられる。特に、これは、光子放射感知素子をスイッチング素子に電気的に接続するための接続器の表面が垂直相互接続領域において酸化されることで、達成され得る。
【0012】
他の実施形態では、スイッチング素子の制御可能チャネルと薄膜抵抗器がそれぞれ半導体層の連続的な部分の第一領域と第二領域に形成され、第一領域の抵抗値が、スイッチング素子の導通状態における第二領域の抵抗値よりも高く且つスイッチング素子の非導通状態における第二領域の抵抗よりも低くなるように、これら領域は相互に異なってドーピングされる。
【0013】
更に他の実施形態では、抵抗素子は、直接接続部の導電素子の制限された断面を有する部分として形成される。制限された断面は、例えば、絶縁層を貫通するビアの制限された断面であり得る。絶縁層の厚さの値が高くなるほど又は断面積の値が低くなるほどより高い抵抗値を得ることができ、厚さの値が低くなるほど又は断面積の値が高くなるほどより低い抵抗値を得ることができる。代わりに、制限された断面は、直列接続部の導電ラインの幅の制限としても得られ得る。その制限部の長さの値が高いほど又は制限部の幅の値が低いほどより高い抵抗値を得ることができ、長さの値が低いほど又は幅の値が高いほど、より低い抵抗値を得ることができる。幅を変更する代わりに、導電ラインの厚さを変更し得て、又は、このような変更を組み合わせることも可能である。しかしながら、実際には、厚さよりも幅を変更する方が簡単である。
【0014】
一実施形態では、光子放射感知素子は、有機物質製の光子放射感知層を含む。
【0015】
一実施形態では、光子放射感知素子はＸ線放射に感度を有する。
【0016】
本発明の第二態様によると、撮像デバイスが提供される。撮像デバイスは、第一態様に係る光検出器アレイ、例えば上記実施形態のうちの一つの光検出器アレイを備える。ここで、光検出器アレイの供給ラインは複数の供給ラインのうちの一つであり、複数の画素の各々が各供給ラインと共通電極との間に結合される。更に具体的には、複数の供給ラインは列ドライバによって駆動される列ラインである。撮像デバイスは行ドライバによって駆動される複数の行ラインを更に備え、複数の画素のうちの各画素は、各行ラインに結合されたスイッチング素子の制御電極を有する。
【0017】
本発明の第三態様によると、第一態様に係る光検出器アレイを製造する方法が提供される。
【0018】
有機光検出器アレイを製造する方法は、以下のとおりに、基板を提供するステップと、第一積層体を提供するステップと、第二積層体を提供するステップとを備える。
【0019】
基板に使用される物質とユーザの要求に応じて、提供される基板は絶縁層を任意選択的に含み得る。
【0020】
第一積層体を提供するステップでは、少なくとも一つの供給ラインと、少なくとも一つの供給ラインと各電気接点との間に制御可能導電チャネルをそれぞれ形成する複数のスイッチング素子とが形成される。また、第一積層体は、少なくとも一つの供給ラインと各電気接点との間の電気的接続を制御するために複数のスイッチング素子の各々を制御するための複数の制御ラインを形成する。
【0021】
第二積層体を提供するステップでは、少なくとも一つの光子放射感知層が備えられ、少なくとも一つの光子放射感知層の第一側において各電気接点に電気的に接続される各光子放射感知領域が画定される。第二積層体を提供するステップは、第一側に対向する少なくとも一つの光子放射感知層の第二側に共通電極を形成する透明導電層を提供することを更に含む。
【0022】
第三態様に係る製造方法では、各制御可能導電経路が、各スイッチング素子と各光子放射感知領域を介して少なくとも一つの供給ラインと共通電極との間に形成される。第三態様に係る製造方法では、これら制御可能導電経路がそれぞれ直列抵抗で設けられる。
【0023】
例示的な一実施形態では、本方法は、第一積層体を提供した後であって第二積層体を提供する前に、各接点に向かう各開口を画定する絶縁体製の第一中間パターン化層を提供する追加ステップを備え、また、開口内の各接点に表面処理を適用することによって制御可能導電経路用の各直接抵抗を形成する追加ステップを備える。第二積層体を提供する際に、第二積層体の第一層は各開口に入り込み、開口中に露出された各接点との電気接点を形成する。
【0024】
表面処理は酸化ステップを含み得て、例えば、露出された接点をプラズマに晒すことを含む。代わりに、表面処理は、露出された各接点の頂部上に自己集合単層を形成することを含み得る。
【0025】
例示的な他の実施形態では、本方法は、第一積層体を提供した後であって第二積層体を提供する前に、絶縁体製の第一中間パターン化層及び第三中間パターン化層を提供することと、導電物質製の第二中間パターン化層を提供することとを備える。
【0026】
絶縁体製の第一中間パターン化層は、各接点に向かう各開口を画定する。
【0027】
導電物質製の第二中間パターン化層を提供する際には、その導電物質が開口に入り込み、その開口内で各接点に接触するようにする。これによって、開口中の第二中間パターン化層の導電物質が、第一中間パターン化層の厚さと開口の断面積によって決定される制御可能導電経路の各直列抵抗を形成する。
【0028】
絶縁体製の第三中間パターン化層には、第二中間パターン化層に向けて延在する第二開口が設けられる。第二積層体を提供する際には、第二積層体の第一層が第二開口に入り込み、第二中間パターン化層との各電気設定を形成する。
【0029】
例示的な他の実施形態では、本方法は、第二積層体を提供する前に、各制御可能導電チャネルを形成する第一積層体のターゲット層を選択的に改質するステップを備える。これによって、各制御可能導電チャネルを少なくとも一つの供給ラインに接続する層の各部分及び／又は各制御可能導電チャネルを各電気接点に接続する層の各部分が、導通状態における各制御可能導電チャネルの比抵抗と比較して通常の抵抗値の０．０５から０．２倍の範囲内（例えば、０．１倍）の比抵抗を有する。このような改質は、ターゲット層を選択的にドーピングすることで、例えば、酸化と還元雰囲気とプラズマ処理のうちの少なくとも一つによって達成され得る。
【0030】
他の実施形態では、共通電極はインジウムガリウム亜鉛酸化物製のアノードであり、光子放射感知素子によって画定される領域における共通電極の局所的な抵抗値がその領域外の共通電極の抵抗値よりも高くなるように、共通電極は、電気抵抗を減らすためにその領域外でのＨ２ドーピングと深ＵＶ照射とＣａ系処理とのうちの一つ以上で選択的にドーピングされる。
【0031】
上記手段のあらゆる組み合わせが適用可能である。例えば、供給ラインからスイッチング素子を介してまた光子放射感知素子を介して共通電極に向かう経路中の保護抵抗手段が、経路中の多様な位置における二つ以上の抵抗素子の組み合わせによって、例えば、供給ラインとスイッチング素子との間の位置や、スイッチング素子と光子放射感知素子との間の位置や、光子放射感知素子と共通電極との間の位置における二つ以上の抵抗素子によって提供され得る。
【0032】
上記及び他の態様を図面を参照してより詳細に説明する。
【図面の簡単な説明】
【0033】
【図1】第二態様に係る撮像デバイスの一実施形態を概略的に示す。
【図1A】第二態様に係る撮像デバイスの一実施形態を概略的に示す。
【図2B】光検出器アレイの代替実施形態の一部を同じ断面図で示す。
【図2C】光検出器アレイの更なる代替実施形態の一部を同じ断面図で示す。
【図3A】第三態様に係る製造方法の一実施形態の各ステップを示す。
【図3B】第三態様に係る製造方法の一実施形態の各ステップを示す。
【図3C】第三態様に係る製造方法の一実施形態の各ステップを示す。
【図3D】第三態様に係る製造方法の一実施形態の各ステップを示す。
【図3E】第三態様に係る製造方法の一実施形態の各ステップを示す。
【図3F】第三態様に係る製造方法の一実施形態の各ステップを示す。
【図3G】第三態様に係る製造方法の一実施形態の各ステップを示す。
【図3H】第三態様に係る製造方法の一実施形態の各ステップを示す。
【図3I】第三態様に係る製造方法の一実施形態の各ステップを示す。
【発明を実施するための形態】
【0034】
図１は、本発明の一実施形態に係る光検出器アレイ１を備える撮像デバイスを概略的に示す。撮像デバイスは、列ドライバ６と、行ドライバ７と、メイン処理ユニット８とを更に含む。光検出器アレイ１は複数の画素１０ｉｊを備える。画素の各列ｊは、列ドライバ６によって制御される各列電極４ｊに接続され、画素の各行ｉは行ドライバ７に対して各行電極５ｉに接続される。簡単のため、この例では、５行５列で光検出器アレイに配置された２５個の画素のみを有する撮像デバイスを表している。実際には、更に多数の行、列、画素が存在し得て、例えば、行と列が数千個程度で、画素が数百万個程度となり得る。また、矩形のグリッド配置の代わりに他の配置が使用され得る。例えば、画素は六角グリッドで代わりに配置され得て、又は、行電極の代わりに放射状に配置された電極と、列電極の代わりに円形に配置された電極とを有する極グリッドで配置され得る。
【0035】
図１Ａは、図１の実施形態の光検出器アレイ１の一画素１０ｉｊの電気部品をより詳細に概略的に示す。図示されているように、画素１０ｉｊは、スイッチング素子２０ｉｊを介して供給ラインに結合された第一端子１５ｉｊと、共通電極２に結合された第二端子２５ｉｊとを有する光子放射感知素子１１ｉｊを備える。典型的には、光検出器アレイの全ての画素がこの共通電極２に接続されるが、代わりに、複数の共通電極を有することも想定され得て、各共通電極が光検出器アレイ１の画素のサブセット用となる。図１Ａは、スイッチング素子２０ｉｊがその制御電極２３ｉｊによって行電極５ｉに結合されている様子を更に示す。
【0036】
動作時には、行ドライバ７が、行電極のうちの一つ、例えば行電極５ｉを選択的に作動させて、それに接続されたスイッチング素子（この例ではスイッチング素子２０ｉｊを含む）を導通状態に設定する。これが、列ドライバ６がその列電極、例えば列電極ｊを流れる電流の大きさを検出することを可能にする。この例では列電極ｊを流れる電流は、光子放射感知素子１１ｉｊに入射した放射、例えばＸ線放射の強度を示す。メイン処理ユニット８は、検出された大きさを表す出力信号を列ドライバ６から受信し得る。各画素について検出された大きさの複数の信号が画像データを表す。図１Ａに更に示されているように、光子放射感知素子１１ｉｊの第一端子１５ｉｊは、抵抗素子３０ｉｊを介してスイッチング素子２０ｉｊの第二メイン電極２２ｉｊに結合される。抵抗素子３０ｉｊは、導通状態のスイッチング素子の通常の抵抗値の例えば０．０５から０．２倍の範囲内の抵抗値を有し得る。光子放射感知素子１１ｉｊに欠陥があり短絡している不測の場合には、抵抗素子３０ｉｊが光子放射感知素子１１ｉｊの電流を制限して、隣接する画素素子への損傷を少なくとも軽減する。抵抗素子の実質的に更に高い抵抗値、例えば、導通状態のスイッチング素子２０ｉｊの通常の抵抗値の０．４倍よりも高い抵抗値では、更なる保護を与えずに、性能に悪影響を与え得る。本実施形態では、抵抗素子３０ｉｊが光子放射感知素子１０ｉｊの第一端子１５ｉｊとスイッチング素子２０ｉｊとの間に配置されているが、抵抗素子は、光子放射感知素子１１ｉｊと直列の他の位置にも設けられ得て、例えば、列ラインとスイッチング素子の第一メイン電極２１ｉｊとの間や、光子放射感知素子１１ｉｊの第二端子２５ｉｊと共通電極２との間に設けられ得る。
【0037】
【0038】
図２、図２Ａの例示的な実施形態では、例えば、ガラス、ポリマー又は金属層製の基板４０の上に光検出器アレイ１が設けられる。基板には、連続的な絶縁層４２、例えば、無機絶縁層（例えば、ＳｉＯ２やＳｉＮ２等のセラミック物質製）や有機層が設けられ得る。任意選択的に連続的な絶縁層４２を有する基板４０の上に、複数の列ライン（例えば、４ｊ、４ｊ＋１）が金属で形成され、例えば、ＭｏＣｒや、Ａｌ、Ｃｕ等の他の金属で形成される。半導体をパターン化して、列ライン（例えば、４ｊ）との第一接触位置から光検出層４７との第二接触位置に向かって延在する素子を形成する。実際には、光検出層４７は単一層であるか又は複数のサブ層の積層体であり得る。半導体パターン素子の領域４４Ａがスイッチング素子２０ｉｊの制御可能チャネルを形成する。チャネルは第一電極（例えば、ソース電極２１ｉｊ）と第二電極（例えば、ソース電極２２ｉｊ）を有する。スイッチング素子２０ｉｊのゲート絶縁体２４ｉｊによって絶縁されたゲート電極２３ｉｊがそれぞれ更なるパターン化金属層及び更なるパターン化絶縁層に各素子として形成される。図示されている実施形態では、更なるパターン化絶縁層４５が、パターン化半導体層４４の各素子に向けて開口を画定するように形成される。これによって、光検出層４７が開口において素子と電気的に接触する。透明導電層４８、例えばインジウム錫酸化物（ＩＴＯ，ｉｎｄｉｕｍｔｉｎｏｘｉｄｅ）が共通電極２を形成する。この層の透明性は、対象波長範囲内において例えば少なくとも５０％、少なくとも７５％、又は少なくとも９０％となり得る。一実施形態では、導電グリッドが透明導電層上に配置され得る。グリッドは、例えば、行導電体５と列導電体４の上に配置される金属ワイヤのメッシュとして形成され得て、画素１０ｉｊを塞がないようにする。パターン化半導体層４４の半導体パターン素子に領域４４Ｂが形成されて、領域４４Ａと領域４４Ｂが連続的な部分を形成する。領域４４Ｂは領域４４Ａとは異なるようにドーピングされる。これによって、第二領域４４Ｂの抵抗値が、導通状態におけるスイッチング素子２０
ｉｊ
の通常の抵抗値の０．０５から０．２倍の範囲内（例えば、０．１倍）となる。
【0039】
第一領域を局所的にドーピングしてそのシート抵抗を減らすために多様な方法が利用可能である。その例として、Ｈ２ドーピング、深ＵＶ照射、Ｃａ系処理が挙げられる。代わりに、ドーピングレベルを局所的に下げることができる。ドーピングの量を制御することに加えて又は代えて、標準的なリソグラフィ法を適用して、例えば、半導体物質に制限部を設けることができる。こうした手法のうちの一つ以上を用いて、薄膜抵抗器の実際の抵抗を微調整することができる。一部実施形態では、第二領域４４Ｂの抵抗値は、導通状態におけるスイッチング素子２０ｉｊの通常の抵抗値の０．０５から０．２倍の範囲内（例えば、０．１倍）となる。
【0040】
図２Ｂには代替実施形態が示されている。図１、図１Ａや図２、図２Ａの部分に対応する部分はその参照番号を有する。本例では、薄膜抵抗器３０ｉｊが光子放射感知素子の垂直相互接続領域３５ｉｊに設けられる。図示されている実施形態では、薄膜抵抗器３０ｉｊが光子放射感知素子の垂直相互接続領域３５ｉｊに設けられ、この領域において、光子放射感知素子をスイッチング素子に電気的に接続するための接続器の表面４３Ａが酸化されている。一実施形態では、これは後処理段階の一部である。例えば、層間誘電体にビアを開けた後で、ビア中に露出された金属が酸素プラズマに晒されて、金属の表面を酸化させる。これによって、金属の表面の線形抵抗が、例えば略１００Ωの値から、略３０ｋΩ～略１ＭΩの範囲内の非線形抵抗へと増大し得る。
【0041】
図２Ｃに示される他の実施形態では、スイッチング素子２０ｉｊと光子放射感知層４７に対する接点１５ｉｊとの間の電気的接続が、導電物質製の追加のパターン化層４９を用いて形成される。図２Ｃに示されるように、層４２の各接点に向かう各開口４６ｏを画定する絶縁体製の第一中間パターン化層４６の頂部上に追加のパターン化層４９が配置される。追加のパターン化層４９は、第一中間パターン化層４６の厚さと開口４６ｏの断面積によって決定される接点１５ｉｊに対する制御可能導電経路の直列抵抗を形成する。次いで、光子放射感知層４７が追加のパターン化層４９に接続され、本実施形態では、第二中間パターン化層を形成するパターン化絶縁層５０中の開口５０ｏを介して接続される。他の実施形態では、光子放射感知層４７は例えば、パターン化絶縁層５０の縁を超えて延在して、第一中間パターン化層４６に接触し得る。厚さの値が高くなるほど又は断面積の値が低くなるほどより高い抵抗値を得ることができ、厚さの値が低くなるほど又は断面積の値が高くなるほどより低い抵抗値を得ることができる。
【0042】
上記実施形態は相互に排他的なものではないことに留意されたい。例えば、供給ラインからスイッチング素子を介しまた光子放射感知素子を介して共通電極に向かう経路中の保護抵抗手段が、経路中の多様な位置における二つ以上の抵抗素子の組み合わせによって与えられ得て、例えば、供給ラインとスイッチング素子との間の位置や、スイッチング素子と光子放射感知素子との間の位置や、光子放射感知素子と共通電極との間の位置に二つ以上の抵抗素子が設けられる。
【0043】
【0044】
この点に関して、「（パターン化）層を提供するステップ」との記載は、特定された層をもたらすあらゆるステップ又は一連のステップを称するものであることに留意された。
【0045】
無機層は、あらゆる種類の物理気相堆積法、例えば、蒸着、電子線蒸着、スパッタリング、マグネトロンスパッタリング、反応性スパッタリング、反応性蒸着等によって、また、あらゆる種類の化学気相堆積法、例えば、熱化学気相堆積（ＣＶＤ，ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）、光促進化学気相堆積（ＰＡＣＶＤ，ｐｈｏｔｏ ａｓｓｉｓｔｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）、プラズマ増強化学気相堆積（ＰＥＣＶＤ，ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）等によって提供され得る。
【0046】
有機層は、あらゆる種類のコーティング法、例えば、スピンコーティング、スロットダイコーティング、キスコーティング、ホットメルトコーティング、スプレイコーティング等によって、また、あらゆる種類の印刷法、例えば、インクジェット印刷、グラビア印刷、フレキソ印刷、スクリーン印刷、回転スクリーン印刷等によって適用され得る。
【0047】
例えば、層は、印刷、コーティング、スパッタリング、化学気相堆積、物理気相堆積等によって提供され得る。層を提供することは、硬化や乾燥等の後続ステップを更に含み得る。パターン化層は、最初に均一に堆積させた層の後続のパターン化段階によって提供され得るが、代わりに、例えば、シャドーマスクを用いた堆積法や印刷によってパターン化層を直接提供する堆積法を用いることもできる。また、既にパターン化されている層に更なるパターン化ステップを適用することも想定され得る。
【0048】
具体的な要求に応じて、使用される物質は有機的なもの又は無機的なものとなり得る。有機物質の使用は、比較的単純な堆積及び処理方法を可能にするので、好まれることが多くなり得る。
【0049】
基板は、ポリマー等の有機物質製となり得るが、代わりに、ガラスや金属等の無機物質製ともなり得る。
【0050】
例えば、Ａｌ、Ａｕ、Ｃｕ、Ｍｏ等の金属やこれらの合金が導電物質として使用され得るが、代わりに、この目的のために導電ポリマーを使用し得て、また、有機成分と無機成分からなる導電組成物を使用し得る。透明導電構造体は、ポリアニリン、ポリチオフェン、ポリピロール又はドーピングされたポリマーから提供され得る。有機物質は別にして、多様な無機透明導電物質が利用可能であり、例えば、ＩＴＯ（インジウム錫酸化物，ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（インジウム亜鉛酸化物，ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＡＴＯ（アンチモン錫酸化物，ａｎｔｉｍｏｎｙ ｔｉｎ ｏｘｉｄｅ）、錫酸化物等が使用可能である。他の金属酸化物も機能し得て、ニッケルタングステン酸化物、インジウムドープ亜鉛酸化物、マグネシウムインジウム酸化物が挙げられるが、これらに限定されない。絶縁層は、セラミック物質等の無機物質製、又はポリマー製となり得る。
【0051】
スイッチング素子２０ｉｊ用の半導体物質としては、ＩＧＺＯ（インジウムガリウム亜鉛酸化物，ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）や水素化アモルファスシリコン（ａ‐Ｓｉ：Ｈ）等の無機物質が使用され得る。代わりに、Ｐ３ＨＴ、ＩＤＴＢＴ、Ｎ２２００等の半導体ポリマー物質も適している。
【0052】
光子放射感知層は、例えば、ｐ型有機物質とｎ型有機物質のバルクヘテロ接合又は二重層、例えば、Ｐ３ＨＴ：ＰＣ６１ＢＭバルクヘテロ接合として提供され得る。
【0053】
三ハロゲン化有機鉛ペロブスカイト（ＣＨ３ＮＨ３ＰｂＩ３）等のペロブスカイトも、光子放射感知層の光検出器としての使用に適している。非特許文献１では、こうした物質について議論されている。また、非特許文献２も参照されたい。
【0054】
他の実施形態では、光子放射感知層は、ＰｂＳ、ＩｎＳ等の硫化物、セレン化物、及び例えばＺｎＯ等の酸化物から成る群からの感光性物質を一種以上備える。例えば、非特許文献３に記載されているように、これらの物質は薄膜として又は粒子／量子ドット構成として提供され得る。また、非特許文献４も参照されたい。
【0055】
更に代わりに、光子放射感知層はセレン系のものとなり得る。例えば、非特許文献５を参照されたい。
【0056】
任意選択的に、光子放射感知層は上記のうちの二種以上の組み合わせとして提供され得る。
【0057】
図３Ａは第一ステップを示し、基板４０を提供する。任意選択的に、基板は絶縁層４１で覆われ得る。例えば、基板が金属製である場合、その上に絶縁層４１が提供され得て、基板４０上に配置される素子を金属から絶縁する。代わりに、基板４０自体がガラスやポリマー等の絶縁体製である場合、追加の絶縁層４１は不要となり得る。
【0058】
図３Ｂは第二ステップＳ２を示し、導電物質製の第一パターン化層４２を提供して、供給ライン（図１、図１Ａの４ｊを参照）と、供給ラインからスイッチング素子までの電気接続部（部分４２Ａによって形成される）とを形成する。また、この第一パターン化層は、形成される光子放射簡素素子に向かう電気接続部（部分４２Ｂによる）を形成するためのものである。
【0059】
図３Ｃは第三ステップＳ３を示し、第一パターン化層４２によって形成された電気接続部に接触する半導体製の第二パターン化層４３を提供する。第一パターン化層の部分４２Ａと４２Ｂの接点が第一電極２１ｉｊと第二電極２２ｉｊを画定する。
【0060】
この目的に用いられる半導体は好ましくはＩＧＺＯであるが、これは、その電気特性が多様なプロセスによって簡単に変更可能だからである。例えば、この半導体は多様な方法（Ｈ２ドーピング、深ＵＶ照射、Ｃａ系処理）でドーピング可能であり、低シート抵抗を有する物質層をもたらす。
【0061】
所謂セルフアラインＩＧＺＯ ＴＦＴ技術では、堆積させたＩＧＺＯ物質の局所的領域を選択的に（高濃度）ドーピングする一方、その同じ物質の他の領域を「真性」に保つ。選択的ドーピングを用いて、ＴＦＴ背面に高抵抗ＩＧＺＯ領域を実現して、ＴＦＴ画素に薄膜抵抗器を実現することができる。ドーピングの量を制御して、標準的なリソグラフィ法と組み合わせて、例えば、ＩＧＺＯ物質に制限部を形成することで、薄膜抵抗器の実際の抵抗を微調整することができる。
【0062】
図３Ｄは第四ステップＳ４を示し、第三パターン化層４４を提供する。この第三パターン化層は、絶縁体製、例えばＳｉＯ２やＳｉＮ２製であり、ゲート絶縁体を形成する。
【0063】
図３Ｅに示されるように、第五ステップＳ５では、導電物質製の第四パターン化層４５が、制御ライン（図１、図１Ａの５ｉを参照）を形成するように形成されて、また、第三パターン化ゲート絶縁層４４によって画定された領域と重なって、ゲート電極２３ｉｊを形成し、更に、制御ライン５ｉからゲート電極２３ｉｊまでの電気接続部を提供する。素子２０ｉｊは、この第三ゲート電極２３ｉｊと、ステップＳ３の第一電極２１ｉｊ及び第二電極２２ｉｊとを備える薄膜トランジスタを画定する。
【0064】
本実施形態の更なる改良では、所謂セルフアラインＩＧＺＯ ＴＦＴ技術において３Ｄのステップと３Ｅのステップを単一の処理ステップに組み合わせ得る。
【0065】
図３Ｆに示されるステップＳ６では、第一パターン化層４５に向かって延在する開口３５ｉｊを画定する絶縁体製の第五パターン化層４６を形成する。これによって、第一パターン化層の表面部分４２ＢＸが開口３５ｉｊ中に露出される。
【0066】
図３Ｇに示されるステップＳ７では、露出された表面部分４２ＢＸを改質して、その表面抵抗を増大させる。一実施形態では、露出された表面部分を酸素プラズマによって酸化させる。
【0067】
図３Ｈに示されるステップＳ８では、開口３５ｉｊに入り込む光活性層４７を提供し、第一パターン化層４５の露出された表面部分４２ＢＸとの電気接点を形成する。光活性層４７は単層として、又は二層以上のサブ層の積層体として形成され得る。
【0068】
図３Ｉに示されるステップＳ９では、少なくとも実質的に透明な導電層４８を光活性層４７の上に提供する。上述のステップに加えて、他の処理ステップが適用され得る点に留意されたい。例えば、上述の層同士の間に中間層を提供し得て、又は、湿気に対する保護用のバリア層や、他の環境層や、機械的保護層等の追加の層を提供し得る。
【0069】
図３Ｊ～図３Ｌは、図３ＦのステップＳ６、図３ＧのステップＳ７を置き換える代替ステップを示す。図３ＦのステップＳ６の代わりの図３ＪのステップＳ６Ａでは、第一パターン化層４５に向けて延在する開口３５ｉｊを画定する絶縁体製の第一中間パターン化層４６を形成する。
【0070】
次いで、図３Ｋに示されるステップＳ７Ａでは、導電物質製の第二パターン化中間層４９を提供する。ステップＳ７Ａでは、導電物質が開口３５ｉｊに入り込んで、第一パターン化層４２に接触するようにする。これによって、開口中の第二中間パターン化層の導電物質が、ステップＳ６Ａで形成された第一中間パターン化層４６の厚さＤと、開口３５ｉｊの断面積Ａとによって決定される抵抗素子を形成する。
【0071】
図３Ｌに示されるステップＳ７Ｂでは、第一中間パターン化層４９に向けて延在する開口３７ｉｊを有する絶縁体製の第二中間パターン化層５０を提供する。
【0072】
ステップＳ７ＢにステップＳ８とステップＳ９が続いて、光活性層４７と少なくとも実質的に透明な導電層４８を適用する。
【0073】
まとめると、本発明は、供給ライン４ｊと共通電極２との間に複数の画素１０ｉｊを備える光検出器アレイ１を提供する。画素１０ｉｊは、スイッチング素子２０ｉｊと直接接続で配置される各光子放射感知素子１１ｉｊを備える。その直列接続部は抵抗素子３０ｉｊを更に含む。これによって、光子放射感知素子に欠陥が存在する不測の場合であっても、直接接続部を流れる電流が制限される。また、これによって、そのような不測の場合でも、光検出器アレイが依然として通常の使用に適したままとなる。
【0074】
光検出器アレイは、撮像デバイスの部品であり得て、この場合、供給ライン４ｊは、複数の供給ライン…、４ｊ－２、４ｊ－１、４ｊ、４ｊ＋１、４ｊ＋２、…のうちの一つであり、複数の画素の各々が各供給ラインと共通電極２との間に結合される。複数の供給ラインは、列ドライバ６によって駆動される列ラインである。撮像デバイスは、行ドライバ７によって駆動される複数の行ライン…、５ｉ－２、５ｉ－１、５ｉ、５ｉ＋１、５ｉ＋２、…を更に備え、複数の画素のうちの各画素１０ｉｊが、各行ライン５ｉに結合されたスイッチング素子２０ｉｊの制御電極２３ｉｊを有する。
【0075】
撮像デバイスは、光検出器アレイの各画素に入射した光子放射の強度を示す検出信号を受信して処理するように構成された画像処理ユニット８を追加的に備え得る。
【0076】
画像処理ユニットは、光検出器アレイの欠陥画素を検出するように更に構成され得る。
【0077】
本実施形態はあらゆる種類の半導体集積回路（ＩＣ，ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）チップに適用可能である。こうしたＩＣチップの例として、プロセッサ、コントローラ、チップセット部品、プログラマブル論理アレイ（ＰＬＡ，ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ａｒｒａｙ）、メモリチップ、ネットワークチップ等が挙げられるが、これらに限定されない。また、一部の図面では、単一の導体ラインが線で表されているが、より具体的な信号経路を示すために、これとは異なるようになり得て、複数の具体的な信号経路を示すために番号ラベルを有し得て、及び／又は、主要な情報の流れ方向を示すために一方向又は両方向の矢印を有し得る。しかしながら、これは限定的に解釈されるものではない。むしろ、こうした追加的な詳細は、回路を理解し易くするために一つ以上の例示的な実施形態に関して使用されているものであり得る。示されている信号ラインは、それが追加的な情報を有するものであろうとなかろうと、多方向に伝播し得る一つ以上の信号を実際には備え得て、適切な種類の信号形式で実施され得て、例えば、デジタルライン又はアナログラインが、差動対、光ファイバライン、及び／又はシングルエンドラインで実施され得る。
【0078】
本発明を限定された数の実施形態に関して説明してきたが、当業者は、添付の特許請求の範囲によって定められる本発明の範囲内に存在する多数の修正や変更を理解するものである。
【符号の説明】
【0079】
１ 光検出器アレイ
２ 共通電極
４ 列電極
５ 行電極
６ 列ドライバ
７ 行ドライバ
８ メイン処理ユニット
１０ 画素
１１ 光子放射感知素子
１５ 第一端子
２０ スイッチング素子
２１ 第一電極
２２ 第二電極
２３ 制御電極
２５ 第二端子
３０ 抵抗素子
２ 共通電極
４ 列電極
５ 行電極
６ 列ドライバ
７ 行ドライバ
８ メイン処理ユニット
１０ 画素
１１ 光子放射感知素子
１５ 第一端子
２０ スイッチング素子
２１ 第一電極
２２ 第二電極
２３ 制御電極
２５ 第二端子
３０ 抵抗素子
【図1】
【図1A】
【図2】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【図3J】
【図3K】
【図3L】