▶ パナソニックセミコンダクターソリューションズ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-11-07
(45)【発行日】2022-11-15
(54)【発明の名称】電力増幅装置
(51)【国際特許分類】
H03F 1/30 20060101AFI20221108BHJP
H03F 1/02 20060101ALI20221108BHJP
H03F 3/21 20060101ALI20221108BHJP
H01L 21/8234 20060101ALI20221108BHJP
H01L 27/06 20060101ALI20221108BHJP
【ＦＩ】
H03F1/30
H03F1/02 188
H03F3/21
H01L27/06 102A
【請求項の数】
19
(21)【出願番号】P 2021571789
(86)(22)【出願日】2021-04-09
(86)【国際出願番号】 JP2021015035
(87)【国際公開番号】W WO2021220772
(87)【国際公開日】2021-11-04
【審査請求日】2021-12-02
(31)【優先権主張番号】P 2020080183
(32)【優先日】2020-04-30
(33)【優先権主張国・地域又は機関】JP
【国等の委託研究の成果に係る記載事項】（出願人による申告）令和２年度、総務省、５Ｇの普及・展開のための基盤技術に関する研究開発の委託事業、産業技術力強化法第１７条の適用を受ける特許出願
【早期審査対象出願】
(73)【特許権者】
【識別番号】520133916
【氏名又は名称】ヌヴォトンテクノロジージャパン株式会社
(74)【代理人】
【識別番号】100109210
【弁理士】
【氏名又は名称】新居 広守
(74)【代理人】
【識別番号】100137235
【弁理士】
【氏名又は名称】寺谷 英作
(74)【代理人】
【識別番号】100131417
【弁理士】
【氏名又は名称】道坂 伸一
(72)【発明者】
【氏名】佐治 隆司
(72)【発明者】
【氏名】本吉 要
(72)【発明者】
【氏名】松田 慎吾
【審査官】工藤 一光
(56)【参考文献】
【文献】国際公開第１９９９／０２９０３７（ＷＯ，Ａ１）
【文献】特開２００７－１９６３１（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１１／０２７９１８５（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１５／００６１７６９（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｆ１／００－３／７２
Ｈ０１Ｌ２１／８２３２－２１／８２４６
(57)【特許請求の範囲】
【請求項1】
第１電源電圧が供給される第１電源端子と、
前記第１電源電圧よりも低電圧の第２電源電圧が供給される第２電源端子と、
高周波信号が入力される第１ゲートと、前記第１電源端子に電気的に接続され、前記高周波信号が増幅された信号が出力される第１ドレインと、電気的に接地された第１ソースとを有する電力増幅用の第１のトランジスタと、
第１バイアス電圧が印加される第２ゲートと、前記第１電源端子または前記第２電源端子に電気的に接続された第２ドレインと、電気的に接地された第２ソースとを有し、前記第１のトランジスタの動作を模倣するモニター用の第２のトランジスタと、
前記第２電源端子から電力供給され、前記第２のトランジスタのドレイン電流またはソース電流を検出し、検出された電流値が所定の電流値となるように前記第１バイアス電圧を生成するバイアス回路と、を備え、
前記第１バイアス電圧または前記第１バイアス電圧から電圧レベル調整された第２バイアス電圧が前記第１ゲートに印加される
電力増幅装置。
【請求項2】
前記第２ドレインは、前記第２電源端子に電気的に接続されている
請求項１に記載の電力増幅装置。
【請求項3】
前記バイアス回路は、前記第２のトランジスタのソース電流を検出し、検出された電流値が前記所定の電流値となるように前記第１バイアス電圧を生成する
請求項１または２に記載の電力増幅装置。
【請求項4】
第１電源電圧が供給される第１電源端子と、
前記第１電源電圧よりも低電圧の第２電源電圧が供給される第２電源端子と、
高周波信号が入力される第１ゲートと、前記第１電源端子に電気的に接続され、前記高周波信号が増幅された信号が出力される第１ドレインと、電気的に接地された第１ソースとを有する電力増幅用の第１のトランジスタと、
第１バイアス電圧が印加される第２ゲートと、前記第２電源端子に電気的に接続された第２ドレインと、電気的に接地された第２ソースとを有し、前記第１ドレインを流れる第１ドレイン電流が減少した場合に減少し、前記第１ドレイン電流が増加した場合に増加する第２ドレイン電流を前記第２ドレインに発生させるモニター用の第２のトランジスタと、
前記第２電源端子から電力供給され、前記第２ドレインに接続された電流検出素子で前記第２ドレイン電流を検出し、検出された電流値が所定の電流値となるように前記第１バイアス電圧を生成するバイアス回路と、を備え、
前記第１バイアス電圧または前記第１バイアス電圧から電圧レベル調整された第２バイアス電圧が前記第１ゲートに印加される
電力増幅装置。
【請求項5】
前記第２電源電圧は、前記第２のトランジスタが飽和領域で動作する電圧に設定される請求項２または４に記載の電力増幅装置。
【請求項6】
第１電源電圧が供給される第１電源端子と、
前記第１電源電圧よりも低電圧の第２電源電圧が供給される第２電源端子と、
高周波信号が入力される第１ゲートと、前記第１電源端子に電気的に接続され、前記高周波信号が増幅された信号が出力される第１ドレインと、電気的に接地された第１ソースとを有する電力増幅用の第１のトランジスタと、
第１バイアス電圧が印加される第２ゲートと、前記第１電源端子または前記第２電源端子に電気的に接続された第２ドレインと、電気的に接地された第２ソースとを有し、前記第１ドレインを流れる第１ドレイン電流が減少した場合に減少し、前記第１ドレイン電流が増加した場合に増加する第２ソース電流を前記第２ソースに発生させるモニター用の第２のトランジスタと、
前記第２電源端子から電力供給され、前記第２ソースに接続された電流検出素子で前記第２ソース電流を検出し、検出された電流値が所定の電流値となるように前記第１バイアス電圧を生成するバイアス回路と、を備え、
前記第１バイアス電圧または前記第１バイアス電圧から電圧レベル調整された第２バイアス電圧が前記第１ゲートに印加される
電力増幅装置。
【請求項7】
前記第２ドレインは、前記第１電源端子に電気的に接続されている
請求項１または６に記載の電力増幅装置。
【請求項8】
前記第２のトランジスタは、前記第１のトランジスタと同じパッケージ内に収納されている請求項１から７のいずれか１項に記載の電力増幅装置。
【請求項9】
前記第２のトランジスタは、前記第１のトランジスタが形成された半導体基板上に形成されている請求項１から８のいずれか１項に記載の電力増幅装置。
【請求項10】
前記バイアス回路の一部は、前記第２のトランジスタが形成された第１半導体基板と異なる第２半導体基板上に形成されている請求項１から９のいずれか１項に記載の電力増幅装置。
【請求項11】
前記第２ドレインまたは前記第２ソースに接続された電流検出素子は、前記第１半導体基板が実装されたサブマウント基板上に実装されている請求項１０に記載の電力増幅装置。
【請求項12】
前記バイアス回路に接続され、前記第１バイアス電圧の活性状態と不活性状態とを制御する電圧が印加されるイネーブル制御端子を有する請求項１から１１のいずれか１項に記載の電力増幅装置。
【請求項13】
前記第１のトランジスタおよび前記第２のトランジスタは窒化物半導体デバイスである請求項１から１２のいずれか１項に記載の電力増幅装置。
【請求項14】
前記第１のトランジスタおよび前記第２のトランジスタはＬＤＭＯＳトランジスタである請求項１から１３のいずれか１項に記載の電力増幅装置。
【請求項15】
前記第１のトランジスタを含む複数の電力増幅用トランジスタを有する、請求項１から１４のいずれか１項に記載の電力増幅装置。
【請求項16】
前記バイアス回路で生成された複数の異なる電圧のバイアス電圧は、前記複数の電力増幅用トランジスタの各ゲートに印加される
請求項１５に記載の電力増幅装置。
【請求項17】
イネーブル制御端子を有し、
前記第１のトランジスタは、前記イネーブル制御端子にハイレベルが印加された場合は活性状態となり、ローレベルが印加された場合は不活性状態となる
請求項１から１１のいずれか１項に記載の電力増幅装置。
【請求項18】
前記複数の電力増幅用トランジスタは直列に接続されている
請求項１５に記載の電力増幅装置。
【請求項19】
前記第２のトランジスタのゲート幅は前記第１のトランジスタのゲート幅より小さい
請求項１から１８のいずれか１項に記載の電力増幅装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、例えば、バイアス電圧を調整するバイアス回路を備えた電力増幅装置に関し、国等の委託研究の成果に係る特許出願（令和２年度、総務省、５Ｇの普及・展開のための基盤技術に関する研究開発の委託事業、産業技術力強化法第１７条の適用を受ける特許出願)である。
【背景技術】
【0002】
近年の携帯電話用基地局などにおいては、高出力かつ高効率な電力増幅装置が求められている。窒化ガリウム（ＧａＮ）などの窒化物半導体を用いた高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）やシリコンベースの半導体を用いた横型拡散ＭＯＳＦＥＴ（Ｌａｔｅｒａｌ Ｄｉｆｆｕｓｅｄ ＭＯＳ：ＬＤＭＯＳ）は、高電圧動作、高電流密度動作が可能であり、高出力電力増幅装置に適している。
【0003】
一方、信号伝達の高速化や干渉低減を図るために、高周波数帯（例えば、３ＧＨｚ以上）において、多数の電力増幅装置やアンテナ装置を用いる大規模（Ｍａｓｓｉｖｅ）Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ（ＭＩＭＯ）が検討されている。１つの基地局に多数の電力増幅装置を設置するため、電力増幅装置の小型化や調整工数の削減が求められている。
【0004】
電力増幅装置の小型化や調整工数削減に対しては、特許文献１に、電力増幅用トランジスタのドレイン電流をモニターしバイアス電圧を調整するバイアス回路が記載されている。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２００７－１９６３１号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献１に開示されるような技術では、ＨＥＭＴやＬＤＭＯＳなどの電力増幅用トランジスタを高電圧で動作させる場合、バイアス回路にも高電圧が印加されてしまう。よって、バイアス回路の消費電力が大きくなる。また、バイアス回路は高耐圧素子で構成する必要があり、コストも大きな課題となる。
【0007】
そこで、本開示は、上記の課題を解決し、消費電力を低減し、かつ、コストを低減する電力増幅装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するために、本開示の一形態に係る電力増幅装置は、第１電源電圧を入力するための第１電源端子と、バイアス電圧が印加される第１ゲートを有し、前記第１電源端子から電力供給される電力増幅用の第１のトランジスタと、前記第１電源電圧よりも低電圧の第２電源電圧を入力するための第２電源端子と、前記バイアス電圧が印加される第２ゲートを有し、前記第１電源端子または前記第２電源端子から電力供給され、前記第１のトランジスタの動作を模倣するモニター用の第２のトランジスタと、前記第２電源端子から電力供給され、前記第２のトランジスタのドレイン電流またはソース電流に応じて前記バイアス電圧を生成および調整するバイアス回路とを備える。
【発明の効果】
【0009】
本開示に係る電力増幅装置によれば、消費電力を低減し、コストを低減することができる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
以下、本開示の電力増幅装置について、図面を参照しながら説明する。但し、詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。また、各図は必ずしも厳密に図示したものではない。これらは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【0012】
なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態などは、一例であり、当業者が本開示を十分に理解するためのものであって、請求の範囲に記載の主題を限定することを意図するものではない。
【0013】
（実施の形態１）
以下、実施の形態１に係る電力増幅装置を備えた電力増幅システムについて、図１Ａ～４を参照しながら具体的に説明する。
以下、実施の形態１に係る電力増幅装置を備えた電力増幅システムについて、図１Ａ～４を参照しながら具体的に説明する。
【0014】
図１Ａは、本実施の形態１の電力増幅装置を備えた電力増幅システムの一構成を示す回路図である。
【0015】
図１Ａにおいて、電力増幅システムは、ＲＦ入力信号をＲＦ出力信号に増幅する電力増幅装置１００と、電力増幅装置１００へ電力を供給する電源回路９００とを備える。電力増幅システムは、例えば、携帯電話や衛星通信の基地局に用いられる。なお、電力増幅システムは、基地局に限られず、例えば、レーダー送信機、ワイヤレス電力送信機、電子レンジ、マイクロ波加熱装置などに用いられてもよい。
【0016】
電力増幅装置１００は、外部入出力端子として、ＩＮ端子、ＯＵＴ端子、ＶＤＤ端子、ＶＢＢ端子、ＶＧＧ端子、ＧＮＤ端子を備える。また、電力増幅装置１００は、例えば、電力増幅用の第１のトランジスタ１０１、バイアス回路１２０、キャパシタ１０２および１０５、インダクタ１０３および１０４などから構成される。
【0017】
ＩＮ端子は、キャパシタ１０２を介して第１のトランジスタ１０１のゲートに接続されており、ＲＦ入力信号が入力される端子である。
【0018】
ＯＵＴ端子は、キャパシタ１０５を介して第１のトランジスタ１０１のドレインに接続されており、ＲＦ出力信号が出力される端子である。
【0019】
ＶＤＤ端子は、第１電源電圧ＶＤＤを入力するための端子であり、インダクタ１０４を介して第１のトランジスタ１０１のドレインに接続されている。ＶＤＤ端子は、電源回路９００から第１のトランジスタ１０１に第１電源電圧ＶＤＤによる電力を供給するための端子である。また、ＶＤＤ端子は、第１電源端子とも呼ばれる。
【0020】
ＶＢＢ端子は、第１電源電圧ＶＤＤよりも低電圧の第２電源電圧ＶＢＢを入力するための端子である。ＶＢＢ端子は、電源回路９００からバイアス回路１２０に第２電源電圧ＶＢＢによる電力を供給するための端子である。また、ＶＢＢ端子は、第２電源端子とも呼ばれる。
【0021】
ＶＧＧ端子は、バイアス電圧生成用の第３電源電圧ＶＧＧを入力するための端子である。ＶＧＧ端子は、電源回路９００からバイアス回路１２０に第３電源電圧ＶＧＧによる電力を供給するための端子である。第３電源電圧ＶＧＧは、バイアス電圧ＶＢＩＡＳの生成に用いられる。また、ＶＧＧ端子は、第３電源端子とも呼ばれる。
【0022】
ＧＮＤ端子は、電力増幅装置１００内部の基準電位であるＧＮＤ配線またはＧＮＤ配線層を接地するための端子である。
【0023】
なお、ＶＤＤ端子、ＶＧＧ端子等の端子類の形態は、電力増幅装置の実装形態に依存して異なるが、例えば、リードピン、リードレスピン、ワイヤボンディング用パッド，半田ボール用のパッド，コネクタの端子等である。
【0024】
第１のトランジスタ１０１は、ＩＮ端子からキャパシタ１０２を介して入力されたＲＦ入力信号を増幅し、ＲＦ出力信号をＯＵＴ端子へキャパシタ１０５を介して出力する。第１のトランジスタ１０１のゲートには、バイアス調整回路１５０からバイアス電圧ＶＢＩＡＳがインダクタ１０３を介して印加されてゲートバイアスされている。第１のトランジスタ１０１のドレインには電源回路９００から第１電源電圧ＶＤＤがインダクタ１０４を介して印加されている。第１のトランジスタ１０１のソースは接地されている。なお、第１のトランジスタ１０１のソースを第１ソース、ドレインを第１ドレイン、ゲートを第１ゲートと略すことがある。また、第１のトランジスタ１０１のソース電流を第１ソース電流、ドレイン電流を第１ドレイン電流、ゲート電流を第１ゲート電流と略すことがある。
【0025】
バイアス回路１２０は、第２電源端子から電力供給され、第２のトランジスタ１２１のドレイン電流またはソース電流に応じてバイアス電圧ＶＢＩＡＳを生成および調整する。そのため、バイアス回路１２０は、入出力端子として、Ｖｂｂ端子、Ｖｇｇ端子、ＶＢＩＡＳ端子を有する。Ｖｂｂ端子は第２電源端子つまりＶＢＢ端子に接続される。Ｖｇｇ端子は第３電源端子つまりＶＧＧ端子に接続される。ＶＢＩＡＳ端子はインダクタ１０３に接続される。バイアス回路１２０は、例えば、第２のトランジスタ１２１、電流検出抵抗１２２、バイアス調整回路１５０などから構成される。
【0026】
第２のトランジスタ１２１は、第１のトランジスタ１０１の動作を模倣するモニター用のトランジスタである。第２のトランジスタ１２１が模倣する動作は、主に、第１のトランジスタ１０１の直流電流の挙動に関する動作である。そのため、第２のトランジスタ１２１は、ゲートにバイアス調整回路１５０からバイアス電圧ＶＢＩＡＳが印加される。第２のトランジスタ１２１のソースは接地されている。すなわち、第２のトランジスタ１２１のゲート電圧は、第１のトランジスタ１０１と同じ直流電圧であるバイアス電圧ＶＢＩＡＳでバイアスされている。なお、第２のトランジスタ１２１のソースを第２ソース、ドレインを第２ドレイン、ゲートを第２ゲートと略すことがある。また、第２のトランジスタ１２１のソース電流を第２ソース電流、ドレイン電流を第２ドレイン電流、ゲート電流を第２ゲート電流と略すことがある。第２のトランジスタ１２１は、第１のトランジスタ１０１の動作の模倣として、第１ドレイン電流に対応する第２ドレイン電流を第２ドレインに発生させる。なお、第１ドレイン電流に対応する第２ドレイン電流というのは、第２ドレイン電流が第１ドレイン電流に略比例していることをいい、完全に比例していなくてもよい。
【0027】
電流検出抵抗１２２は、第２のトランジスタ１２１のドレイン電流を検出するための抵抗であり、例えば、抵抗値の製造ばらつきや温度変動の小さい高精度抵抗である。電流検出抵抗１２２の２端子のうちの一方は第２のトランジスタ１２１のドレインに接続され、他方はＶｂｂ端子に接続されている。
【0028】
バイアス調整回路１５０は、電流検出抵抗１２２の両端に接続された電流検出アンプ１６０、Ｖｇｇ端子およびインダクタ１０３に接続された電圧設定回路１７０などから構成される。電流検出アンプ１６０は、電流検出抵抗１２２の両端電圧を増幅し、電圧設定回路１７０に第２のトランジスタ１２１のドレイン電流情報を出力する。例えば、ドレイン電流情報は、第２のトランジスタ１２１のドレイン電流に略比例する電流値または電圧値である。
【0029】
電圧設定回路１７０は、第２のトランジスタ１２１のドレイン電流情報を基にバイアス電圧ＶＢＩＡＳを設定および調整する。
【0030】
電源回路９００は、第１電源電圧ＶＤＤ、第２電源電圧ＶＢＢ、第３電源電圧ＶＧＧを生成し、電力増幅装置１００に供給する。
【0031】
なお、図１Ａにおいて第２のトランジスタ１２１はバイアス回路１２０の外部に備えられてもよい。この場合の構成例を図１Ｂに示す。図１Ｂの電力増幅装置１００ｓは、図１Ａの電力増幅装置１００と比べて、第２のトランジスタ１２１がバイアス回路１２０ｓの内部ではなく外部に備えられる点が異なっている。これ以外は、同様である。
【0032】
次に、バイアス回路１２０の構成例について説明する。
【0033】
【0034】
電流検出アンプ１６０は、ＮＰＮトランジスタ１６１、ＰＮＰトランジスタ１６２、抵抗１６３および１６４などから構成される。ＰＮＰトランジスタ１６２のベースには、Ｖｂｂ端子からの第２電源電圧ＶＢＢが抵抗１６３および１６４によって抵抗分割された基準電圧Ｖｒｅｆが入力される。ＰＮＰトランジスタ１６２のエミッタには、ＮＰＮトランジスタ１６１のエミッタ電圧が入力される。ＮＰＮトランジスタ１６１のベースには、第２電源電圧ＶＢＢから電流検出抵抗１２２による電圧降下分が差し引かれた電圧が印加されているため、電流検出抵抗１２２による電圧降下分が大きいほど、ＰＮＰトランジスタ１６２のエミッタ電圧は低下し、ＰＮＰトランジスタ１６２のコレクタ電流は減少する。すなわち、第２のトランジスタ１２１のドレイン電流が増加するほど、ＰＮＰトランジスタ１６２のコレクタ電流は減少する。ＰＮＰトランジスタ１６２のコレクタ電流は、上記のドレイン電流情報の一例である。
【0035】
電圧設定回路１７０は、抵抗１７１および１７２などから構成される。抵抗１７１は、ＰＮＰトランジスタ１６２のコレクタと抵抗１７２に接続される。抵抗１７２の２端子のうち一端は、Ｖｇｇ端子に接続され、他端は抵抗１７１に接続される。抵抗１７１と抵抗１７２の接続点は第２のトランジスタ１２１のゲートに接続される。ＰＮＰトランジスタ１６２のコレクタ電流が抵抗１７１および１７２によって電流－電圧変換され、バイアス電圧ＶＢＩＡＳが生成される。ＰＮＰトランジスタ１６２のコレクタ電流が減少するほど、バイアス電圧ＶＢＩＡＳが低くなる。バイアス電圧ＶＢＩＡＳが低くなると、第２のトランジスタ１２１のドレイン電流が減少する。第２のトランジスタ１２１のドレイン電流が所定の電流値よりも減少するとバイアス電圧ＶＢＩＡＳが高くなる。
【0036】
このように、電流検出アンプ１６０と電圧設定回路１７０を備えたバイアス調整回路１５０と、電流検出抵抗１２２によって第２のトランジスタ１２１のドレイン電流を所定の電流値に調整するフィードバック制御回路が構成される。
【0037】
次に、半導体基板を有する電力増幅装置１００の構成例について説明する。
【0038】
【0039】
電力増幅装置１００ｔは、第１の半導体基板１９０と第２の半導体基板１９１を備える。図１Ａに示されたバイアス回路１２０の構成要素の一部は、第１の半導体基板１９０と第２の半導体基板１９１に分かれて形成されている。また、第１の半導体基板１９０および第２の半導体基板１９１は、電流検出抵抗１２２、キャパシタ１０２および１０５、インダクタ１０３および１０４とともに、多層樹脂基板などのサブマウント基板に実装され、電力増幅装置１００ｔを構成する。つまり、電力増幅装置１００ｔは、サブマウント基板として構成されてもよい。
【0040】
第１の半導体基板１９０は、例えば、シリコン（Ｓｉ）やシリコンカーバイド（ＳｉＣ）などの基板上に形成された窒化ガリウム（ＧａＮ）系半導体基板であり、ＶＧ１端子、ＶＧ２端子、ＶＤ１端子、ＶＤ２端子を備える。第１の半導体基板１９０上には、第１のトランジスタ１０１と第２のトランジスタ１２１が形成される。第１のトランジスタ１０１と第２のトランジスタ１２１は、ＨＥＭＴ型のノーマリーオントランジスタである。第１のトランジスタ１０１は、例えば、ゲート幅Ｗｇ１が３ｍｍである。第２のトランジスタ１２１は、例えば、ゲート幅Ｗｇ２が０．４ｍｍであり、第１のトランジスタ１０１とはゲート幅は異なるが、デバイス構造は同じである。第１のトランジスタ１０１のゲートには、バイアス電圧ＶＢＩＡＳがインダクタ１０３およびＶＧ１端子を介して印加されてゲートバイアスされ、ＩＮ端子から入力されたＲＦ入力信号を増幅する。第１のトランジスタ１０１のドレインには第１電源電圧ＶＤＤがインダクタ１０４およびＶＤ１端子を介して印加され、ＲＦ入力信号を増幅したＲＦ出力信号をＯＵＴ端子へ出力する。第２のトランジスタ１２１のゲートには、バイアス電圧ＶＢＩＡＳがＶＧ２端子を介して印加される。第２のトランジスタ１２１のドレインには第２電源電圧ＶＢＢが電流検出抵抗１２２およびＶＤ２端子を介して印加される。第１のトランジスタ１０１および第２のトランジスタ１２１は第１の半導体基板上で同じ温度変化を受けるので、温度変化による第１のトランジスタの特性変動を、第２のトランジスタでより正確にモニターすることができる。例えば、温度変化による第１ドレイン電流の変動をより正確に第２ドレイン電流に反映させることができる。
【0041】
第２の半導体基板１９１は、例えば、ガリウム砒素（ＧａＡｓ）系半導体基板であり、Ｖｂｂ端子、Ｖｂｄ端子、Ｖｇｇ端子、ＶＢＩＡＳ端子を備える。第２の半導体基板１９１上には、電流検出アンプ１６０と電圧設定回路１７０が形成され、図１Ａのバイアス調整回路１５０に相当する。電流検出アンプ１６０は、Ｖｂｂ端子とＶｂｄ端子を介して、電流検出抵抗１２２の両端電圧が入力され、電圧設定回路１７０に第２のトランジスタ１２１のドレイン電流情報を出力する。電圧設定回路１７０は、第２のトランジスタ１２１のドレイン電流情報を基にバイアス電圧ＶＢＩＡＳを調整し、ＶＢＩＡＳ端子から出力する。
【0042】
以上のように構成された本実施の形態１の電力増幅装置１００の動作を説明する。電力増幅用の第１のトランジスタ１０１は、ＩＮ端子からゲートに入力されたＲＦ入力信号を増幅し、ドレインに接続されたＯＵＴ端子へＲＦ出力信号を出力する。第１のトランジスタ１０１がＡＢ級の動作クラスになるように、第１のトランジスタ１０１のゲートには、バイアス回路１２０からバイアス電圧ＶＢＩＡＳが印加されている。バイアス電圧ＶＢＩＡＳは、例えば、約－２．５Ｖである。第１のトランジスタ１０１のドレインには、電源回路９００から第１電源電圧ＶＤＤが印加され、電力増幅のための電力が供給されている。第１電源電圧ＶＤＤは、例えば、４０Ｖである。なお、ゲートやドレインに接続されたキャパシタ１０２および１０５によって、ＩＮ端子からＯＵＴ端子へ高周波信号は通過するが、直流電流は流れない。また、ゲートやドレインに接続されたインダクタ１０３および１０４によって、バイアス回路１２０や電源回路９００から直流電流は流れるが、高周波信号はバイアス回路１２０や電源回路９００へ伝達されない。ＩＮ端子からのＲＦ入力信号は、第２のトランジスタ１２１にも流れないので、第２のトランジスタ１２１は第１のトランジスタ１０１のＲＦ入力信号の増幅動作ではなく、直流動作を模倣することになる。なお、バイアス回路１２０や電源回路９００への高周波信号を遮断または低減し、直流電圧および直流電流を通過させる手段は、インダクタ１０３でなくてもよく、例えば、抵抗とキャパシタなどから構成されるローパスフィルタなどでもよい。
【0043】
以下に、バイアス回路１２０の動作について詳細に説明する。第１のトランジスタ１０１がＡＢ級の動作クラスになるように、バイアス回路１２０から出力されるバイアス電圧ＶＢＩＡＳは設定される。ＲＦ入力信号が無信号である時の第１のトランジスタ１０１のドレイン電流、いわゆるアイドル電流Ｉｄｑ１を所定の値、例えば、７５ｍＡ（ゲート幅Ｗｇ＝１ｍｍあたり２５ｍＡ）になるようにバイアス電圧ＶＢＩＡＳが設定される。ここで、第１のトランジスタ１０１の特性、例えば、しきい値電圧や相互コンダクタンスは、製造ばらつきや温度依存性によってばらつく。バイアス電圧ＶＢＩＡＳが固定された電圧値である場合、第１のトランジスタ１０１の特性ばらつきによって、アイドル電流Ｉｄｑ１もばらつき、電力増幅装置の主要特性である、電力効率、電力利得、線形性などがばらつき問題となる。そのため、バイアス回路１２０は、第１のトランジスタ１０１の特性がばらついても、アイドル電流Ｉｄｑ１が所定の値となるようにバイアス電圧ＶＢＩＡＳを調整する機能を有する。
【0044】
バイアス回路１２０は、電源回路９００から第２電源電圧ＶＢＢと第３電源電圧ＶＧＧが印加されている。第２電源電圧ＶＢＢは、例えば、５Ｖであり、第３電源電圧ＶＧＧは、例えば、－５Ｖである。第２のトランジスタ１２１は、第１のトランジスタ１０１と同じバイアス電圧ＶＢＩＡＳでゲートバイアスされており、ドレイン電流Ｉｄｑ２が第２ドレイン電流として流れる。第２のトランジスタ１２１には、インダクタ１０３によってＲＦ入力信号が入力されないため、ドレイン電流Ｉｄｑ２はＲＦ入力信号にかかわらず、一定である。ドレイン電流Ｉｄｑ２は、第１のトランジスタ１０１のアイドル電流Ｉｄｑ１に略比例し、例えば、１０ｍＡである。なお、「略比例」とは、第１のトランジスタ１０１および第２のトランジスタ１２１は半導体デバイスであり、例え、同じドレイン電圧およびゲート電圧が印加されてもそれぞれのドレイン電流が完全な比例関係になることは稀であるため、実質的な比例関係であることを意味する。そのため、第２のトランジスタ１２１のドレイン電流Ｉｄｑ２を検出することで、第１のトランジスタ１０１のアイドル電流Ｉｄｑ１をモニターすることができる。また、第２のトランジスタ１２１は、第１のトランジスタ１０１の製造ばらつきや温度依存性による特性ばらつきと連動するように、第１のトランジスタ１０１と同じデバイス構造で同じ第１の半導体基板１９０に形成され、一つのパッケージ内に収納されている。なお、第１のトランジスタ１０１と第２のトランジスタ１２１は、別の半導体基板に形成されていてもよい。その場合も、同じパッケージ内に収納され、熱結合されていてもよい。
【0045】
図４は、本実施の形態１の電力増幅装置１００の供給電圧設定例を示す図である。より詳しくは、図４の（ａ）は、第１のトランジスタ１０１のドレイン電圧ＶＤ１を横軸とし、ドレイン電流ＩＤ１を縦軸とし、所定のバイアス電圧ＶＢＩＡＳをゲートに印加した場合の特性図である。図４の（ｂ）は、第２のトランジスタ１２１のドレイン電圧ＶＤ２を横軸とし、ドレイン電流ＩＤ２を縦軸とし、所定のバイアス電圧ＶＢＩＡＳをゲートに印加した場合の特性図である。
【0046】
第１のトランジスタ１０１のドレインには第１電源電圧ＶＤＤが印加され、図４の（ａ）に示すように、飽和領域で動作し、アイドル電流Ｉｄｑ１が流れる。図４の（ａ）では、第１電源電圧ＶＤＤは４０Ｖであり、アイドル電流Ｉｄｑ１が７５ｍＡである例を示している。
【0047】
一方、第２のトランジスタ１２１のドレインには第２電源電圧ＶＢＢ（＝５Ｖ）が印加され、図４の（ｂ）に示すように、飽和領域で動作し、ドレイン電流Ｉｄｑ２（＝１０ｍＡ）が流れる。図４の（ｂ）では、第２電源電圧ＶＢＢは５Ｖであり、ドレイン電流Ｉｄｑ２が１０ｍＡである例を示している。
【0048】
第２のトランジスタ１２１も飽和領域で動作すれば、第１のトランジスタ１０１とドレインへの供給電圧が大きく異なっても、ドレイン電流の比は、ゲート幅の比に近い値となる。よって、第２のトランジスタ１２１が飽和領域で動作するように第２電源電圧ＶＢＢを設定してもよい。なお、線形領域で動作させた場合であっても、所望の精度でドレイン電流の比を得ることができれば問題ない。また、厳密には、電流検出抵抗１２２による電圧降下によって、第２のトランジスタ１２１のドレイン電圧は、第２電源電圧ＶＢＢよりも低下する。そのため、電流検出抵抗１２２の抵抗値は、電流検出精度が許容できる範囲で低く設定し、電圧降下を小さくしてもよい。
【0049】
電流検出抵抗１２２は、第２のトランジスタ１２１のドレイン電流Ｉｄｑ２を検出するための抵抗であり、例えば、１００Ωである。ドレイン電流Ｉｄｑ２が、例えば、１０ｍＡ流れると、電流検出抵抗１２２の両端電圧（検出電圧Ｖｄｅｔｅｃｔ）は１．０Ｖとなる。
【0050】
電流検出アンプ１６０は、抵抗１６３および１６４によって第２電源電圧ＶＢＢを抵抗分割し、基準電圧Ｖｒｅｆを生成する。抵抗１６３および１６４は、例えば、それぞれ、３．４ｋΩ、１．６ｋΩであり、基準電圧Ｖｒｅｆは、１．６Ｖである。ＮＰＮトランジスタ１６１およびＰＮＰトランジスタ１６２は、検出電圧Ｖｄｅｔｅｃｔと基準電圧Ｖｒｅｆに応じたコレクタ電流を流し、電圧設定回路１７０へ出力する。
【0051】
電圧設定回路１７０は、抵抗１７１および１７２によって、ＰＮＰトランジスタ１６２のコレクタ電流を電流－電圧変換し、バイアス電圧ＶＢＩＡＳを生成する。抵抗１７１および１７２は、例えば、共に、１ｋΩであり、ＰＮＰトランジスタ１６２のコレクタ電圧と第３電源電圧ＶＧＧの中間電位がバイアス電圧ＶＢＩＡＳとなる。
【0052】
以上により、第１のトランジスタ１０１のアイドル電流Ｉｄｑ１が、例えば、温度変化などにより減少した場合、略比例関係にある第２のトランジスタ１２１のドレイン電流Ｉｄｑ２が減少する。ＮＰＮトランジスタ１６１のベース電圧が上昇し、ＰＮＰトランジスタ１６２のコレクタ電流が増加する。これにより、バイアス電圧ＶＢＩＡＳが上昇し、第２のトランジスタ１２１のドレイン電流Ｉｄｑ２が増加する。第２のトランジスタ１２１と略比例関係にある第１のトランジスタ１０１のアイドル電流Ｉｄｑ１も増加する。したがって、バイアス回路１２０は、電力増幅用の第１のトランジスタ１０１のアイドル電流Ｉｄｑ１が製造ばらつきや温度依存性などにより、所定の電流値よりも減少すると、アイドル電流Ｉｄｑ１を増加させるように動作することができる。
【0053】
一方、前述とは逆に、第１のトランジスタ１０１のアイドル電流Ｉｄｑ１が増加した場合には、ＮＰＮトランジスタ１６１のベース電圧が低下し、ＰＮＰトランジスタ１６２のコレクタ電流が減少する。これにより、バイアス電圧ＶＢＩＡＳが低下し、第１のトランジスタ１０１のアイドル電流Ｉｄｑ１が減少させることができる。したがって、バイアス回路１２０は、電力増幅用の第１のトランジスタ１０１のアイドル電流Ｉｄｑ１の増減に応じてバイアス電圧ＶＢＩＡＳを制御し、アイドル電流Ｉｄｑ１が一定になるように制御することができる。
【0054】
以上説明したように、本実施の形態１の電力増幅装置は、電力増幅用の第１のトランジスタ１０１のアイドル電流Ｉｄｑ１をモニターしバイアス電圧ＶＢＩＡＳを調整することで、製造ばらつきや温度依存性に対してアイドル電流Ｉｄｑ１のばらつきを低減し、所定の動作クラスで動作させることができる。また、第１のトランジスタ１０１のドレインには、例えば、４０Ｖが印加されて高電圧動作することで、電力効率を高くすることができる一方、バイアス回路１２０に印加される供給電圧は、例えば、５Ｖ以下となり、消費電力を低減することができる。また、バイアス回路１２０は、第２のトランジスタ１２１を除いて、低耐圧素子で構成することができ、製造コストを低減できる。
【0055】
なお、本実施形態では、第１のトランジスタ１０１および第２のトランジスタ１２１を窒化ガリウム（ＧａＮ）系半導体基板である第１の半導体基板１９０上に形成したＨＥＭＴ型のトランジスタとしたが、シリコン（Ｓｉ）系半導体基板上に形成されたＬＤＭＯＳでもよい。なお、ノーマリーオフトランジスタの場合、第３電源電圧ＶＧＧを接地レベルに設定してもよいし、または、正の電圧に設定してもよい。
【0056】
なお、本実施形態では、バイアス調整回路１５０をガリウム砒素（ＧａＡｓ）系半導体基板である第２の半導体基板１９１上に形成したが、シリコン（Ｓｉ）系半導体基板上に形成してもよい。また、第２のトランジスタ１２１と同じ半導体基板上に形成してもよい。例えば、第１のトランジスタ１０１および第２のトランジスタ１２１は、１０Ｖ以上の高電圧で動作するシリコン系ＬＤＭＯＳであり、バイアス調整回路１５０は、１０Ｖ以下の低電圧で動作するシリコン系相補型ＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ：ＣＭＯＳ）回路であってもよい。
【0057】
なお、本実施形態では、電流検出抵抗１２２は、第１のトランジスタ１０１のアイドル電流Ｉｄｑ１のばらつきに対して影響が大きいため、第２の半導体基板１９１には形成しなかったが、第２の半導体基板１９１に形成してもよい。電流検出アンプ１６０内のトランジスタなどの温度依存性を相殺するように、電流検出アンプ１６０の近くに配置してもよい。また、第１の半導体基板１９０に形成してもよい。第１のトランジスタ１０１の近くに配置し、第１のトランジスタ１０１の温度に依存して抵抗値を変化させ、第１のトランジスタ１０１のアイドル電流Ｉｄｑ１に温度依存性をもたせてもよい。例えば、第１のトランジスタ１０１が高温ほど電流検出抵抗１２２の抵抗値を上昇させることで、アイドル電流Ｉｄｑ１が減少し、電力効率が改善され、発熱を低減できる。さらに、検査工程などにおいてレーザートリミングなどによる抵抗調整を行ってもよい。また、ユーザーが抵抗値を調整できる可変抵抗器であってもよい。
【0058】
なお、本実施形態では、電流検出抵抗１２２を用いて第２のトランジスタ１２１のドレイン電流を検出するバイアス回路１２０を説明したが、その他の電流検出方法を用いてもよい。バイアス回路１２０の変形例として、例えば、図５にカレントミラー回路を用いたバイアス回路１２０ａを示す。バイアス回路１２０ａは、Ｐ型ＭＯＳＦＥＴ１５１および１５２によって構成されたカレントミラーを含むバイアス調整回路１５０ａを備える。カレントミラーによって第２のトランジスタ１２１のドレイン電流に比例した電流を生成し、電流検出抵抗１５３で電流－電圧変換を行う。第２のトランジスタ１２１のドレイン電流に比例した電圧が電流検出アンプ１６０に入力され、本実施形態と同様の効果が得られる。
【0059】
なお、本実施形態では、電流検出アンプ１６０として、ＮＰＮトランジスタ１６１およびＰＮＰトランジスタ１６２による構成について説明したが、オペアンプなどの演算回路で構成してもよい。
【0060】
なお、電力増幅装置１００は、ＩＮ端子やＯＵＴ端子のインピーダンスを５０Ωなどに調整するための整合回路を内蔵していてもよい。さらに、整合回路は、キャパシタ１０２および１０５、インダクタ１０３および１０４などと共に、第１のトランジスタ１０１が形成された第１の半導体基板１９０上、または、バイアス調整回路１５０が形成された第２の半導体基板１９１上に形成されていてもよい。
【0061】
なお、本実施形態では、第１のトランジスタ１０１と第２のトランジスタ１２１のソースは、接地していたが、抵抗やインダクタを介して接地してもよい。
【0062】
なお、本実施形態では、第１のトランジスタ１０１のゲートと第２のトランジスタ１２１のゲートは、インダクタ１０３を介して接続されていたが、抵抗やインダクタをさらに挿入してもよい。また、第２のトランジスタ１２１のゲートとＧＮＤの間にキャパシタを挿入し、ゲート電圧を安定させてもよい。また、第２のトランジスタ１２１のゲートには、レベルシフト回路などによってバイアス電圧ＶＢＩＡＳを電圧シフトさせて入力してもよい。レベルシフト回路は、電圧設定回路１７０内に抵抗を追加し、第１のトランジスタ１０１と第２のトランジスタ１２１に異なるバイアス電圧ＶＢＩＡＳを供給できるようにしてもよい。
【0063】
なお、本実施形態では、第１のトランジスタ１０１と第２のトランジスタ１２１のデバイス構造を同一としたが、異なっていてもよい。例えば、ゲート長などのゲート構造が異なっていてもよい。
【0064】
なお、本実施形態では、電源回路９００から印加される第１電源電圧ＶＤＤは４０Ｖで一定としたが、変動してもよい。例えば、エンベロープトラッキング増幅装置のように、ＲＦ入力信号によって第１電源電圧ＶＤＤを変化させてもよい。その場合、第２電源電圧ＶＢＢは一定の電圧であってもよいし、第１電源電圧ＶＤＤに連動させてもよい。
【0065】
以上説明してきたように実施の形態１に係る電力増幅装置１００は、第１電源電圧ＶＤＤを入力するための第１電源端子と、バイアス電圧ＶＢＩＡＳが印加される第１ゲートを有し、第１電源端子から電力を供給される電力増幅用の第１のトランジスタ１０１と、第１電源電圧ＶＤＤよりも低電圧の第２電源電圧ＶＢＢを入力するための第２電源端子と、バイアス電圧ＶＢＩＡＳが印加される第２ゲートを有し、第１電源端子または第２電源端子から電力供給され、第１のトランジスタ１０１の動作を模倣するモニター用の第２のトランジスタ１２１と、第２電源端子から電力供給され、第２のトランジスタ１２１のドレイン電流またはソース電流に応じてバイアス電圧ＶＢＩＡＳを生成および調整するバイアス回路１２０とを備える。
【0066】
これによれば、バイアス回路１２０の消費電力を低減することができ、しかも、バイアス回路１２０が耐圧の低い汎用性のある低コスト素子で構成できることからコストを低減することができる。
【0067】
ここで、第２のトランジスタ１２１は、第２電源端子から電力供給されてもよい。
【0068】
これによれば、さらに、第２のトランジスタ１２１の消費電力を低減することができる。
【0069】
ここで、バイアス回路１２０は、第２のトランジスタ１２１のソース電流に応じてバイアス電圧ＶＢＩＡＳを生成および調整してもよい。
【0070】
これによれば、ソース電流はドレイン電流と比べてより低い電圧値として検出可能であり、バイアス回路をより低電圧動作させることができ、さらに消費電力を低減することができる。
【0071】
また、実施の形態１に係る電力増幅装置１００は、第１電源電圧ＶＤＤを入力するための第１電源端子と、第１電源端子から電力供給される第１ドレイン、接地された第１ソース、および、高周波信号を入力するための第１ゲートを有する電力増幅用の第１のトランジスタ１０１と、第１電源電圧ＶＤＤよりも低電圧の第２電源電圧ＶＢＢを入力するための第２電源端子と、第１のトランジスタ１０１の第１ゲートにバイアス電圧ＶＢＩＡＳを印加するバイアス回路１２０とを備え、バイアス回路１２０は、第２電源端子から電力供給される第２ドレイン、接地された第２ソース、および、第１ゲートに電気的に接続された第２ゲートを有し、第１ドレインを流れる第１ドレイン電流に対応する第２ドレイン電流を第２ドレインに発生させるモニター用の第２のトランジスタ１２１と、第２電源端子から電力供給され、第２ドレイン電流に応じてバイアス電圧を調整するバイアス調整回路１５０とを有する。
【0072】
これによれば、バイアス回路の消費電力を低減することができ、しかも、バイアス回路が耐圧の低い汎用性のある低コスト素子で構成できることからコストを低減することができる。
【0073】
ここで、第２電源電圧ＶＢＢは、第２のトランジスタ１２１が飽和領域で動作する電圧に設定されてもよい。
【0074】
これによれば、第２のトランジスタのドレイン電圧依存性が安定する飽和領域で使用することで第１のトランジスタと第２のトランジスタとの電源電圧特性の違いを緩和することができる。
【0075】
ここで、第２のトランジスタ１２１は、第１のトランジスタ１０１と同じパッケージ内に収納されていてもよい。
【0076】
これによれば、第１のトランジスタ１０１および第２のトランジスタ１２１はパッケージ内で同じ温度変化を受けるので、温度変化による第１のトランジスタの特性変動を、第２のトランジスタでより正確にモニターすることができる。
【0077】
ここで、第２のトランジスタ１２１は、第１のトランジスタ１０１と同じ第１の半導体基板１９０上に形成されていてもよい。
【0078】
これによれば、第１のトランジスタ１０１および第２のトランジスタ１２１は第１の半導体基板１９０上で同じ温度変化を受けるので、温度変化による第１のトランジスタの特性変動を、第２のトランジスタで正確にモニターすることができる。
【0079】
ここで、バイアス回路１２０の少なくとも一部は、第２のトランジスタ１２１とは異なる半導体基板に形成されていてもよい。
【0080】
これによれば、バイアス回路１２０は、例えば、第１のトランジスタ１０１および第２のトランジスタ１２１を有する第１の半導体基板１９０とは異なる、安価な第２の半導体基板１９１で構成可能であることから、よりコストを低減することができる。
【0081】
ここで、電力増幅装置１００は、第２のトランジスタ１２１のドレインに接続される電流検出抵抗１２２と、半導体基板が実装されたサブマウント基板とを備え、電流検出抵抗は、サブマウント基板上に実装されていてもよい。
【0082】
これによれば、半導体基板に形成される抵抗よりも、ばらつきまたは温度特性の点で精度の高い抵抗素子を電流検出抵抗１２２として使用することが容易である。また、電流検出抵抗１２２を半導体基板の外部に構成することによって、サブマウント基板に実装する製造段階において第２ドレイン電流値を容易に調整することが可能になる。電流検出抵抗１２２を半導体基板の外部に構成しても、第１のトランジスタ１０１および第２のトランジスタ１２１を有する第１の半導体基板１９０や電流検出アンプ１６０および電圧設定回路１７０を有する第２の半導体基板１９１の端子数を増加させない。
【0083】
ここで、第１のトランジスタおよび第２のトランジスタ１２１は窒化物半導体デバイスであってもよい。
【0084】
これによれば、第１のトランジスタおよび第２のトランジスタが高周波数かつ高電圧動作する窒化物半導体であってもバイアス回路は低耐圧の汎用的な回路部品で容易に作製可能である。
【0085】
ここで、第１のトランジスタおよび第２のトランジスタ１２１はＬＤＭＯＳトランジスタであってもよい。
【0086】
これによれば、第１のトランジスタおよび第２のトランジスタが高周波数かつ高電圧動作するＬＤＭＯＳトランジスタであってもバイアス回路は低耐圧の汎用的な回路部品で容易に作製可能である。
【0087】
【0088】
実施の形態２では、イネーブル機能を備えた電力増幅装置について説明する。なお、実施の形態１と重複する説明は省略する。
【0089】
図６は、本実施の形態２の電力増幅装置を備えた電力増幅システムの一構成例を示す回路図である。図６の電力増幅システムは、実施の形態１の電力増幅装置を備えた電力増幅システムを示す図１Ａと比較して、電力増幅装置１００の代わりに電力増幅装置２００を備える点が異なる。以下、異なる点を中心に説明する。電力増幅装置２００は、図１Ａの電力増幅装置１００と比較して、バイアス回路１２０の代わりにバイアス回路２２０を備え、バイアス電圧の活性状態と不活性状態とを制御するためのイネーブル制御端子としてＥＮ端子が追加されている点が異なる。バイアス回路２２０は、Ｅｎａｂｌｅ端子を介して電力増幅装置２００のＥＮ端子に接続された電流検出アンプ２６０と電圧設定回路１７０などから構成されたバイアス調整回路２５０を備える。
【0090】
【0091】
また、図７は、本実施の形態２の電力増幅装置のバイアス回路２２０の一構成例を示す回路図である。実施の形態１のバイアス回路１２０を示す図２と比較して、Ｅｎａｂｌｅ端子と、インバータ回路２６５および２６６、Ｐ型ＭＯＳＦＥＴ２６７を備えている点が異なる。Ｅｎａｂｌｅ端子は、インバータ回路２６５および２６６を介してＰ型ＭＯＳＦＥＴ２６７のゲートに接続される。Ｐ型ＭＯＳＦＥＴ２６７のソースには、第２電源電圧ＶＢＢが印加される。また、Ｐ型ＭＯＳＦＥＴ２６７のドレインは、基準電圧Ｖｒｅｆを生成するための抵抗１６３および１６４の接続点に接続されている。
【0092】
以上のように構成された本実施の形態２に係る電力増幅装置の動作について、実施の形態１と異なるイネーブル機能を中心に説明する。
【0093】
バイアス回路２２０は、電力増幅装置２００のＥＮ端子電圧に応じて、バイアス電圧ＶＢＩＡＳを切り替え、第１のトランジスタ１０１の動作を活性状態（ＯＮ状態）と不活性状態（ＯＦＦ状態）を切り替えることができる。ＥＮ端子にハイレベルの電圧、例えば、３．３Ｖが印加されると、インバータ回路２６５の出力はローレベルに、インバータ回路２６６の出力はハイレベルとなり、Ｐ型ＭＯＳＦＥＴ２６７のゲートには第２電源電圧ＶＢＢが印加される。Ｐ型ＭＯＳＦＥＴ２６７はノーマリーオフであり、導通しない。よって、ＥＮ端子にハイレベルの電圧が印加されている場合は、第１のトランジスタ１０１および第２のトランジスタ１２１はＯＮ状態であり、実施の形態１のバイアス回路１２０と同様の動作となる。
【0094】
一方、ＥＮ端子にローレベルの電圧、例えば、０Ｖが印加されると、インバータ回路２６５の出力はハイレベルに、インバータ回路２６６の出力はローレベルとなり、Ｐ型ＭＯＳＦＥＴ２６７のゲートはローレベルとなる。Ｐ型ＭＯＳＦＥＴ２６７が導通すると、基準電圧Ｖｒｅｆが第２電源電圧ＶＢＢ付近まで上昇する。ＰＮＰトランジスタ１６２のコレクタ電流が十分に減少すると、バイアス電圧ＶＢＩＡＳは第３電源電圧ＶＧＧ付近まで低下し、第１のトランジスタ１０１および第２のトランジスタ１２１はＯＦＦ状態となる。よって、ＥＮ端子にローレベルの電圧が印加されている場合は、電力増幅装置２００はＯＦＦ状態となり、消費電力はＲＦ入力信号が無信号時と比べても大幅に低減される。
【0095】
以上より、本実施の形態２の電力増幅装置は、実施の形態１と同様に、電力増幅用の第１のトランジスタ１０１の製造ばらつきや温度依存性に対してドレイン電流のばらつきを低減できるバイアス回路を備え、さらに、バイアス回路への供給電圧を低くできるため、消費電力低減やコスト低減が可能な回路構成を実現できる。さらに、電力増幅が不要な場合に電力増幅装置２００をＯＦＦ状態にすることができ、消費電力低減が可能となる。また、少数の低耐圧素子を追加することでイネーブル機能を搭載することができ、コストアップを抑制することができる。
【0096】
なお、イネーブル機能は、時分割複信（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ：ＴＤＤ）などの通信方式によって、同一周波数帯域で送信・受信を時間ごとに切り替える場合にも有効である。例えば、送信用の増幅装置の場合、ＥＮ端子電圧を送信時はハイレベルに、受信時はローレベルにすることで容易に切り替えができる。
【0097】
なお、本実施形態では、電流検出アンプ２６０のイネーブル制御部分をインバータ回路２６５および２６６やＰ型ＭＯＳＦＥＴ２６７を用いて構成することにより、ＥＮ端子電圧がハイレベルの時には基準電圧Ｖｒｅｆへの影響がないようにしたが、ＰＮＰトランジスタなどを用いて構成してもよい。また、ＥＮ端子電圧がハイレベルの時に基準電圧Ｖｒｅｆに影響を与えてもよい。
【0098】
なお、本実施形態では、基準電圧Ｖｒｅｆを切り替えることで間接的にバイアス電圧ＶＢＩＡＳを切り替え、イネーブル機能を実現したが、バイアス電圧ＶＢＩＡＳを直接切り替えてもよい。
【0099】
以上説明してきたように実施の形態２に係る電力増幅装置２００は、バイアス電圧の活性状態と不活性状態とを制御するためのイネーブル制御端子を有する。
【0100】
これによれば、バイアス回路が低耐圧の汎用的な回路素子で構成できるため、イネーブル制御端子によるイネーブル機能も容易に実装可能である。
【0101】
（実施の形態３）
次に、実施の形態３に係る電力増幅装置を備えた電力増幅システム装置について、図８Ａを参照しながら説明する。
次に、実施の形態３に係る電力増幅装置を備えた電力増幅システム装置について、図８Ａを参照しながら説明する。
【0102】
実施の形態３では、第２のトランジスタのソース電流を検出するバイアス回路を備えた電力増幅装置について説明する。なお、実施の形態１と重複する説明は省略する。
【0103】
図８Ａは、本実施の形態３の電力増幅装置を備えた電力増幅システムの一構成例を示す回路図である。図８Ａの電力増幅システムは、実施の形態１の電力増幅装置を備えた電力増幅システムを示す図１Ａと比較して、電力増幅装置１００の代わりに電力増幅装置３００を備える点が異なる。以下、異なる点を中心に説明する。電力増幅装置３００は、図１Ａの電力増幅装置１００と比較して、バイアス回路１２０の代わりにバイアス回路３２０を備えている点が異なる。バイアス回路３２０は、Ｖｄｄ端子、Ｖｂｂ端子、Ｖｇｇ端子、ＶＢＩＡＳ端子を備え、例えば、第２のトランジスタ３２１、電流検出抵抗３２２、バイアス調整回路３５０などから構成される。バイアス調整回路３５０は、電流検出アンプ３６０と電圧設定回路３７０から構成される。図１Ａと比較して、電力増幅用の第１のトランジスタ１０１のドレイン電流をモニターするための第２のトランジスタ３２１に関して、第２のトランジスタ３２１のドレインにはＶｄｄ端子が接続され、ソースには電流検出抵抗３２２が接続されている点が異なる。第２のトランジスタ３２１のソースは、実質的に接地されている。ここで、実質的に接地というのは、第２のトランジスタ３２１が直接接地されることに限らず、第２のトランジスタ３２１のソースが電流検出抵抗３２２を介して接地されることを含む。というのは、電流検出抵抗３２２の抵抗値が十分小さいことからである。
【0104】
なお、図８Ａにおいて第２のトランジスタ３２１はバイアス回路３２０の外部に備えられてもよい。この場合の構成例を図８Ｂに示す。図８Ｂの電力増幅装置３００ｓは、図８Ａの電力増幅装置３００と比べて、第２のトランジスタ３２１がバイアス回路３２０ｓの内部ではなく外部に備えられる点が異なっている。これ以外は、同様である。
【0105】
以上のように構成された本実施の形態３に係る電力増幅装置の動作について、実施の形態１と異なるバイアス回路３２０を中心に説明する。
【0106】
バイアス回路３２０は、電源回路９００から第２電源電圧ＶＢＢと第３電源電圧ＶＧＧが印加されている。第２電源電圧ＶＢＢは、例えば、３．３Ｖであり、第３電源電圧ＶＧＧは、例えば、－５Ｖである。第２のトランジスタ３２１のゲートには、第１のトランジスタ１０１と同じバイアス電圧ＶＢＩＡＳが印加されており、ドレイン電流Ｉｄｑ２が流れる。ここで、第２のトランジスタ３２１がＨＥＭＴ型のトランジスタやＬＤＭＯＳである場合、ゲート－ドレイン間またはゲート－ソース間には電流がほとんど流れないため、ソース電流Ｉｓｑ２はドレイン電流Ｉｄｑ２とほぼ等しい。第２のトランジスタ３２１には、インダクタ１０３によってＲＦ入力信号が入力されないため、ソース電流Ｉｓｑ２はＲＦ入力信号にかかわらず、一定である。ソース電流Ｉｓｑ２は、第１のトランジスタ１０１のアイドル電流Ｉｄｑ１に略比例し、例えば、１０ｍＡである。なお、「略比例」とは、第１のトランジスタ１０１および第２のトランジスタ３２１は半導体デバイスであり、例え、同じドレイン電圧およびゲート電圧が印加されてもそれぞれのドレイン電流およびソース電流が完全な比例関係になることは稀であるため、実質的な比例関係であることを意味する。そのため、第２のトランジスタ３２１のソース電流Ｉｓｑ２を検出することで、第１のトランジスタ１０１のアイドル電流Ｉｄｑ１をモニターすることができる。また、第２のトランジスタ３２１は、第１のトランジスタ１０１の製造ばらつきや温度依存性による特性ばらつきと連動するように、第１のトランジスタ１０１と同じデバイス構造で同じ半導体基板上に形成され、一つのパッケージ内に収納されていてもよい。
【0107】
電流検出抵抗３２２は、第２のトランジスタ３２１のソース電流Ｉｓｑ２を検出するための抵抗であり、例えば、１０Ωである。ソース電流Ｉｓｑ２が、例えば、１０ｍＡ流れると、電流検出抵抗３２２の両端電圧（検出電圧Ｖｄｅｔｅｃｔ）は０．１Ｖとなる。
【0108】
電流検出アンプ３６０は、検出電圧Ｖｄｅｔｅｃｔに応じた信号を生成し、電圧設定回路３７０へ出力する。
【0109】
電圧設定回路３７０は、電流検出アンプ３６０から入力された信号と第３電源電圧ＶＧＧからバイアス電圧ＶＢＩＡＳを生成する。電圧設定回路３７０は、検出電圧Ｖｄｅｔｅｃｔが低いほど、バイアス電圧ＶＢＩＡＳを高く設定する。
【0110】
以上により、第１のトランジスタ１０１のアイドル電流Ｉｄｑ１が、例えば、温度変化などにより減少した場合、略比例関係にある第２のトランジスタ３２１のソース電流Ｉｓｑ２が減少する。検出電圧Ｖｄｅｔｅｃｔが低くなることにより、バイアス電圧ＶＢＩＡＳが上昇し、第２のトランジスタ３２１のソース電流Ｉｓｑ２が増加する。第２のトランジスタ３２１と略比例関係にある第１のトランジスタ１０１のアイドル電流Ｉｄｑ１も増加する。したがって、バイアス回路３２０は、電力増幅用の第１のトランジスタ１０１のアイドル電流Ｉｄｑ１が製造ばらつきや温度依存性などにより、所定の電流値よりも減少すると、アイドル電流Ｉｄｑ１を増加させるように動作することができる。
【0111】
一方、前述とは逆に、第１のトランジスタ１０１のアイドル電流Ｉｄｑ１が増加した場合には、検出電圧Ｖｄｅｔｅｃｔが上昇する。これにより、バイアス電圧ＶＢＩＡＳが低下し、第１のトランジスタ１０１のアイドル電流Ｉｄｑ１が減少させることができる。したがって、バイアス回路３２０は、電力増幅用の第１のトランジスタ１０１のアイドル電流Ｉｄｑ１の増減に応じてバイアス電圧ＶＢＩＡＳを制御し、アイドル電流Ｉｄｑ１が一定になるように制御することができる。
【0112】
以上より、本実施の形態３の電力増幅装置３００は、実施の形態１と同様に、電力増幅用の第１のトランジスタ１０１の製造ばらつきや温度依存性に対してドレイン電流のばらつきを低減できるバイアス回路３２０を備え、さらに、バイアス回路３２０への供給電圧を低くできるため、消費電力低減やコスト低減が可能な回路構成を実現できる。さらに、第２のトランジスタ３２１のドレインには、第１のトランジスタ１０１のドレインと同じく第１電源電圧ＶＤＤが印加されており、ドレイン電圧依存性による特性差がない。そのため、より高精度にドレイン電流のばらつきを低減できる。また、ドレイン電圧依存性を考慮してバイアス回路３２０への供給電圧を設定する必要がないため、さらに第２電源電圧ＶＢＢを低くすることができる。また、電流検出アンプ３６０は、低電圧の高精度アンプが使用できるため、第２のトランジスタ３２１のゲート幅をより小さくしソース電流Ｉｓｑ２を低減することで、消費電力を低減できる。
【0113】
なお、本実施形態では、第２のトランジスタ３２１のゲートには、第１のトランジスタ１０１と同じバイアス電圧ＶＢＩＡＳを印加するバイアス回路３２０を説明したが、バイアス電圧ＶＢＩＡＳを電圧シフトして印加してもよい。例えば、図９に、レベルシフト回路を備えたバイアス回路３２０ａを示す。バイアス回路３２０ａは、レベルシフト回路３８０を備え、バイアス電圧ＶＢＩＡＳを電圧シフトした電圧を第２のトランジスタ３２１のゲートに印加する。レベルシフト回路３８０は、例えば、バイアス電圧ＶＢＩＡＳに０．１Ｖ加算した電圧を出力する。すなわち、第２のトランジスタ３２１のゲート電圧は、第１のトランジスタ１０１のゲート電圧よりも０．１Ｖ高くなる。一方、第２のトランジスタ３２１のソース電圧は電流検出抵抗３２２によって約０．１Ｖ高くなっているため、第２のトランジスタ３２１のゲート－ソース間電圧は、第１のトランジスタ１０１のゲート－ソース間電圧とほぼ一致する。よって、電流検出抵抗３２２によるゲート－ソース間電圧への影響をレベルシフト回路３８０によって低減することができる。
【0114】
なお、本実施形態では、第２のトランジスタ３２１のドレインはＶＤＤ端子に接続され、第１のトランジスタ１０１と同じく第１電源電圧ＶＤＤが印加されているが、第２電源電圧ＶＢＢなど、第１のトランジスタ１０１と異なる電圧が印加されてもよい。
【0115】
以上説明してきたように実施の形態３に係る電力増幅装置３００は、第１電源電圧ＶＤＤを入力するための第１電源端子と、第１電源端子から電力供給される第１ドレイン、接地された第１ソース、および、高周波信号を入力するための第１ゲートを有する電力増幅用の第１のトランジスタ１０１と、第１電源電圧ＶＤＤよりも低電圧の第２電源電圧ＶＢＢを入力するための第２電源端子と、第１のトランジスタ１０１の第１ゲートにバイアス電圧を印加するバイアス回路３２０とを備え、バイアス回路３２０は、第１電源端子または第２電源端子から電力供給される第２ドレイン、実質的に接地された第２ソース、および、第１ゲートに電気的に接続された第２ゲートを有し、第１のトランジスタ１０１のドレイン電流に対応するソース電流を第２ソースに発生させるモニター用の第２のトランジスタ３２１と、第２電源端子から電力供給され、第２のトランジスタ３２１のソース電流に応じてバイアス電圧を調整するバイアス調整回路３５０とを有する。
【0116】
これによれば、バイアス回路３２０の消費電力を低減することができ、しかも、バイアス調整回路を耐圧の低い汎用性のある低コスト素子で構成できることからコストを低減することができる。
【0117】
ここで、第２のトランジスタ３２１は、第１電源端子から電力供給されてもよい。
【0118】
これによれば、モニター用の第２のトランジスタ３２１は、第１のトランジスタ１０１と同じ第１電源電圧で動作し、第２のトランジスタ３２１と第１のトランジスタ１０１との特性差を緩和し、モニター精度つまり模倣精度をより高くすることができる。
【0119】
（実施の形態４）
次に、実施の形態４に係る電力増幅装置について、図１０を参照しながら説明する。
次に、実施の形態４に係る電力増幅装置について、図１０を参照しながら説明する。
【0120】
実施の形態４では、複数の電力増幅用トランジスタを備えたドハティ型電力増幅装置について説明する。なお、実施の形態１と重複する説明は省略する。
【0121】
図１０は、本実施の形態４の電力増幅装置の一構成例を示す回路図である。図１０の電力増幅装置４００は、実施の形態１の電力増幅装置１００ｔを示す図３と比較して、電力増幅用のトランジスタを複数備える点などが異なる。以下、異なる点を中心に説明する。
【0122】
電力増幅装置４００は、ＩＮ端子、ＯＵＴ端子、ＶＤＤ端子、ＶＢＢ端子、ＶＧＧ端子、ＧＮＤ端子を備え、第１の半導体基板４９０、第２の半導体基板４９１、電流検出抵抗４２２、１／４波長位相線路４０６および４１６などを備える。バイアス回路を構成する要素（電力増幅用トランジスタのドレイン電流をモニターするためのトランジスタ、電流検出抵抗、バイアス調整回路）の一部は、第１の半導体基板４９０と第２の半導体基板４９１に分かれて形成されている。また、第１の半導体基板４９０および第２の半導体基板４９１は、電流検出抵抗４２２、キャパシタ４０２、４０５、４１２および４１５、インダクタ４０３、４０４、４１３および４１４、１／４波長位相線路４０６および４１６と、多層樹脂基板などのサブマウント基板に実装され、電力増幅装置４００を構成する。
【0123】
第１の半導体基板４９０は、ＶＧ＿ＣＡ端子、ＶＧ＿ＰＡ端子、ＶＧ２端子、ＶＤ＿ＣＡ端子、ＶＤ＿ＰＡ端子、ＶＤ２端子を備え、第１のトランジスタ４０１、第２のトランジスタ４２１、第３のトランジスタ４１１が形成される。第１のトランジスタ４０１は、例えば、ゲート幅Ｗｇ１が３ｍｍである。第２のトランジスタ４２１は、例えば、ゲート幅Ｗｇ２が０．４ｍｍである。第３のトランジスタ４１１は、例えば、ゲート幅Ｗｇ３が４．８ｍｍである。これらのトランジスタのデバイス構造は同じである。
【0124】
第２の半導体基板４９１は、Ｖｂｂ端子、Ｖｂｄ端子、Ｖｇｇ端子、ＶＢＩＡＳ＿ＣＡ端子、ＶＢＩＡＳ＿ＰＡ端子を備え、電流検出アンプ４６０、電圧設定回路４７０、レベルシフト回路４８０が形成され、バイアス調整回路を構成する。
【0125】
以上のような構成要素が図１０のように接続され、電力増幅装置４００は、第１のトランジスタ４０１をキャリアアンプ、第３のトランジスタ４１１をピークアンプとしたドハティ型増幅装置を構成する。
【0126】
ＩＮ端子は、第１のトランジスタ４０１のゲートにキャパシタ４０２を介して接続され、かつ、１／４波長位相線路４１６とキャパシタ４１２を介して第３のトランジスタ４１１のゲートに接続されている。
【0127】
ＯＵＴ端子は、１／４波長位相線路４０６とキャパシタ４０５を介して、第１のトランジスタ４０１のドレインに接続され、かつ、キャパシタ４１５を介して第３のトランジスタ４１１のドレインに接続されている。
【0128】
第１のトランジスタ４０１は、例えば、Ａ級またはＡＢ級で動作し、ＩＮ端子から入力されたＲＦ入力信号を常に増幅する。一方、第３のトランジスタ４１１は、例えば、Ｃ級で動作し、ＲＦ入力信号が所定電力以上の場合に増幅する。
【0129】
以上のように構成された本実施の形態４に係る電力増幅装置の動作について、実施の形態１と異なる点を中心に説明する。
【0130】
第２のトランジスタ４２１、電流検出抵抗４２２、電流検出アンプ４６０、電圧設定回路４７０は、図１Ａのバイアス回路１２０と同等のバイアス回路を構成し、図１Ａのバイアス電圧ＶＢＩＡＳと同等のＣＡバイアス電圧ＶＢＩＡＳ＿ＣＡを生成する。ＣＡバイアス電圧ＶＢＩＡＳ＿ＣＡは、例えば、約－２．５Ｖである。ＣＡバイアス電圧ＶＢＩＡＳ＿ＣＡは、第１のトランジスタ４０１および第２のトランジスタ４２１のゲートに印加される。これらにより、実施の形態１と同様に、第１のトランジスタ４０１のアイドル電流Ｉｄｑ１をモニターしＣＡバイアス電圧ＶＢＩＡＳ＿ＣＡを調整することで、製造ばらつきや温度依存性に対してアイドル電流Ｉｄｑ１のばらつきを低減し、所定の動作クラスで動作させることができる。
【0131】
第３のトランジスタ４１１のゲートには、ＣＡバイアス電圧ＶＢＩＡＳ＿ＣＡをレベルシフト回路４８０によって電圧シフトしたＰＡバイアス電圧ＶＢＩＡＳ＿ＰＡが印加されている。ＰＡバイアス電圧ＶＢＩＡＳ＿ＰＡは、例えば、約－３．５Ｖである。よって、第３のトランジスタ４１１は、ＣＡバイアス電圧ＶＢＩＡＳ＿ＣＡに連動したＰＡバイアス電圧ＶＢＩＡＳ＿ＰＡでゲートバイアスされ、所定の動作クラスで動作させることができる。第３のトランジスタ４１１は、第１のトランジスタ４０１と同じ第１の半導体基板４９０に形成されているため、製造ばらつきや温度依存性に対して、第１のトランジスタ４０１と同様に特性ばらつきを低減できる。
【0132】
以上より、本実施の形態４の電力増幅装置４００は、実施の形態１と同様に、電力増幅用の第１のトランジスタ４０１の製造ばらつきや温度依存性に対してドレイン電流のばらつきを低減できるバイアス回路を備え、さらに、バイアス回路への供給電圧を低くできるため、消費電力低減やコスト低減が可能な回路構成を実現できる。さらに、第１のトランジスタ４０１および第３のトランジスタ４１１を備えた電力増幅装置４００のように複数の電力増幅用トランジスタを備えた電力増幅装置であっても、第２の半導体基板４９１に形成された１つのバイアス調整回路でゲートバイアスが可能である。
【0133】
なお、本実施形態では、第２の半導体基板４９１に形成された１つのバイアス調整回路からＣＡバイアス電圧ＶＢＩＡＳ＿ＣＡおよびＰＡバイアス電圧ＶＢＩＡＳ＿ＰＡを生成していたが、ＣＡバイアス電圧ＶＢＩＡＳ＿ＣＡおよびＰＡバイアス電圧ＶＢＩＡＳ＿ＰＡは異なる２つのバイアス調整回路から生成されてもよい。
【0134】
なお、本実施形態では、第１の半導体基板４９０に第１のトランジスタ４０１、第２のトランジスタ４２１、第３のトランジスタ４１１が形成されていたが、第３のトランジスタ４１１は別の半導体基板に形成されてもよい。その場合も一つのパッケージ内に収納されていてもよい。また、第２のトランジスタ４２１は、第１のトランジスタ４０１に隣接するように配置されていてもよい。
【0135】
なお、本実施形態では、複数の電力増幅用トランジスタを備えた電力増幅装置としてドハティ型増幅装置を説明したが、ドハティ型以外の電力増幅装置であってもよい。例えば、複数の電力増幅用トランジスタを直列接続した電力増幅装置でもよく、各段の電力増幅用トランジスタのうち、２つ以上のトランジスタのゲートに１つのバイアス調整回路から生成されたバイアス電圧が印加されてもよい。
【0136】
以上説明してきたように実施の形態４に係る電力増幅装置４００は、第１のトランジスタを含む複数の電力増幅用トランジスタを有し、複数の電力増幅用トランジスタのうち少なくとも１つのゲートには、バイアス回路からバイアス電圧が印加される。
【0137】
これによれば、複数の電力増幅用トランジスタを対象に、１つのバイアス回路でバイアス電圧を調整可能である。
【0138】
ここで、バイアス回路は、複数の電力増幅用トランジスタに対して、複数の異なるバイアス電圧を生成してもよい。
【0139】
これによれば、１つのバイアス回路で複数の電力増幅用トランジスタに対して異なるバイアス電圧を供給および調整可能である。
【0140】
以上、本出願において開示する技術を例示するため、実施の形態として、添付図面および詳細な説明を提供した。
【0141】
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【0142】
なお、本開示における技術は、これらに限定されるものではなく、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、本開示における技術の趣旨を逸脱しない限り、当業者が思いつく各種変形を施したものや、複数の実施の形態における構成要素を組み合わせて構築される形態も、本開示における技術の範囲内に含まれる。
【産業上の利用可能性】
【0143】
本開示の電力増幅装置は、電力増幅用トランジスタの製造ばらつきや温度依存性に対してドレイン電流のばらつきを低減できるバイアス回路を備え、さらに、バイアス回路への供給電圧を低くできるため、消費電力低減やコスト低減が可能な回路構成を実現できる。
【0144】
また、本開示の電力増幅装置は、携帯電話や衛星通信の基地局および端末の電力増幅システム、レーダー送信機、ワイヤレス電力送信機、電子レンジなどのマイクロ波加熱装置などに利用できる。
【符号の説明】
【0145】
１００、１００ｓ、１００ｔ、２００、３００、３００ｓ、４００ 電力増幅装置
１０１、４０１ 第１のトランジスタ
１０２、１０５、４０２、４０５、４１２、４１５ キャパシタ
１０３、１０４、４０３、４０４、４１３、４１４ インダクタ
１２０、１２０ａ、１２０ｓ、２２０、３２０、３２０ａ、３２０ｓ バイアス回路
１２１、３２１、４２１ 第２のトランジスタ
１２２、１５３、３２２、４２２ 電流検出抵抗
１５０、１５０ａ、２５０、３５０、３５０ａ バイアス調整回路
１５１、１５２、２６７ Ｐ型ＭＯＳＦＥＴ
１６０、２６０、３６０、４６０ 電流検出アンプ
１６１ ＮＰＮトランジスタ
１６２ ＰＮＰトランジスタ
１６３、１６４、１７１、１７２ 抵抗
１７０、３７０、４７０ 電圧設定回路
１９０、４９０ 第１の半導体基板
１９１、４９１ 第２の半導体基板
２６５、２６６ インバータ回路
３８０、４８０ レベルシフト回路
４０６、４１６ １／４波長位相線路
４１１ 第３のトランジスタ
９００ 電源回路
１０１、４０１ 第１のトランジスタ
１０２、１０５、４０２、４０５、４１２、４１５ キャパシタ
１０３、１０４、４０３、４０４、４１３、４１４ インダクタ
１２０、１２０ａ、１２０ｓ、２２０、３２０、３２０ａ、３２０ｓ バイアス回路
１２１、３２１、４２１ 第２のトランジスタ
１２２、１５３、３２２、４２２ 電流検出抵抗
１５０、１５０ａ、２５０、３５０、３５０ａ バイアス調整回路
１５１、１５２、２６７ Ｐ型ＭＯＳＦＥＴ
１６０、２６０、３６０、４６０ 電流検出アンプ
１６１ ＮＰＮトランジスタ
１６２ ＰＮＰトランジスタ
１６３、１６４、１７１、１７２ 抵抗
１７０、３７０、４７０ 電圧設定回路
１９０、４９０ 第１の半導体基板
１９１、４９１ 第２の半導体基板
２６５、２６６ インバータ回路
３８０、４８０ レベルシフト回路
４０６、４１６ １／４波長位相線路
４１１ 第３のトランジスタ
９００ 電源回路
【図1A】
【図1B】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図9】
【図10】