IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社ニコンの特許一覧

特許7172389撮像素子、撮像装置、及び、撮像素子の製造方法
<>
  • 特許-撮像素子、撮像装置、及び、撮像素子の製造方法 図1
  • 特許-撮像素子、撮像装置、及び、撮像素子の製造方法 図2
  • 特許-撮像素子、撮像装置、及び、撮像素子の製造方法 図3
  • 特許-撮像素子、撮像装置、及び、撮像素子の製造方法 図4
  • 特許-撮像素子、撮像装置、及び、撮像素子の製造方法 図5
  • 特許-撮像素子、撮像装置、及び、撮像素子の製造方法 図6
  • 特許-撮像素子、撮像装置、及び、撮像素子の製造方法 図7
  • 特許-撮像素子、撮像装置、及び、撮像素子の製造方法 図8
  • 特許-撮像素子、撮像装置、及び、撮像素子の製造方法 図9
  • 特許-撮像素子、撮像装置、及び、撮像素子の製造方法 図10
  • 特許-撮像素子、撮像装置、及び、撮像素子の製造方法 図11
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-11-08
(45)【発行日】2022-11-16
(54)【発明の名称】撮像素子、撮像装置、及び、撮像素子の製造方法
(51)【国際特許分類】
   H01L 27/146 20060101AFI20221109BHJP
   H04N 5/369 20110101ALI20221109BHJP
   H01L 21/322 20060101ALI20221109BHJP
【FI】
H01L27/146 A
H04N5/369
H01L21/322 J
【請求項の数】 12
(21)【出願番号】P 2018185634
(22)【出願日】2018-09-28
(65)【公開番号】P2020057658
(43)【公開日】2020-04-09
【審査請求日】2021-08-31
(73)【特許権者】
【識別番号】000004112
【氏名又は名称】株式会社ニコン
(74)【代理人】
【識別番号】100161207
【弁理士】
【氏名又は名称】西澤 和純
(74)【代理人】
【識別番号】100140774
【弁理士】
【氏名又は名称】大浪 一徳
(74)【代理人】
【識別番号】100175824
【弁理士】
【氏名又は名称】小林 淳一
(72)【発明者】
【氏名】大河内 直紀
(72)【発明者】
【氏名】綱井 史郎
【審査官】柴山 将隆
(56)【参考文献】
【文献】特開2008-091572(JP,A)
【文献】特表2019-510365(JP,A)
【文献】特開2005-311496(JP,A)
【文献】特開2012-094714(JP,A)
【文献】特開2007-311493(JP,A)
【文献】特開2011-243996(JP,A)
【文献】特開2004-335674(JP,A)
【文献】国際公開第2012/164934(WO,A1)
【文献】特開2008-016723(JP,A)
【文献】特表2004-512686(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 27/146
H04N 5/369
H01L 21/322
(57)【特許請求の範囲】
【請求項1】
入射した光を光電変換して電荷を生成する第1光電変換素子を有し、前記第1光電変換素子で生成された電荷に基づく信号を出力する第1画素と、
入射した光を光電変換して電荷を生成する第2光電変換素子を有し、前記第2光電変換素子で生成された電荷に基づく信号を出力する第2画素と、
前記第1光電変換素子と前記第2光電変換素子の間に設けられ、少なくとも前記第1光電変換素子の結晶構造に歪みを生じさせる加圧部と、
を備える撮像素子。
【請求項2】
請求項1に記載の撮像素子において、
前記加圧部は、前記第1光電変換素子の格子定数よりも大きい格子定数を有し、前記第1光電変換素子の結晶構造に圧縮歪みを与える撮像素子。
【請求項3】
請求項1または請求項2に記載の撮像素子において、
前記第1光電変換素子と前記第2光電変換素子の間に設けられ、前記第1光電変換素子を透過した光の少なくとも一部が前記第2光電変換素子に入射することを遮る遮光部を備える撮像素子。
【請求項4】
請求項3に記載の撮像素子において、
前記遮光部は、前記加圧部に接続して設けられる撮像素子。
【請求項5】
請求項1から請求項4までのいずれか一項に記載の撮像素子において、
前記加圧部と前記第1光電変換素子の間に設けられるゲッタリング層を備える撮像素子。
【請求項6】
請求項5に記載の撮像素子において、
前記ゲッタリング層は、前記加圧部を覆うように設けられる撮像素子。
【請求項7】
請求項1から請求項6までのいずれか一項に記載の撮像素子において、
前記第1画素および前記第2画素は、電荷を蓄積する蓄積部と、前記第1光電変換素子または前記第2光電変換素子で生成された電荷を前記蓄積部に転送する転送部と、前記蓄積部に蓄積された電荷に基づく前記信号を出力する出力部とを、それぞれ有する撮像素子。
【請求項8】
請求項1から請求項7までのいずれか一項に記載の撮像素子において、
前記加圧部は、前記第1光電変換素子を囲んで設けられる撮像素子。
【請求項9】
請求項1から請求項8までのいずれか一項に記載の撮像素子において、
前記加圧部は、前記第1光電変換素子の内部にさらに設けられる撮像素子。
【請求項10】
請求項9に記載の撮像素子において、
前記加圧部は、前記第1光電変換素子の内部に、格子状に設けられる撮像素子。
【請求項11】
請求項1から請求項10までのいずれか一項に記載の撮像素子と、
前記第1画素の前記信号に基づいて画像データを生成する画像生成部と、
を備える撮像装置。
【請求項12】
第1画素の第1光電変換素子および第2画素の第2光電変換素子を形成することと、
前記第1光電変換素子と前記第2光電変換素子との間の画素分離領域上に、前記第1光電変換素子の格子定数よりも大きい格子定数を有する半導体を形成することと、
前記半導体を酸化させて、前記画素分離領域内に、少なくとも前記第1光電変換素子の結晶構造に歪みを生じさせる加圧部を形成することと、
を含む撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、撮像素子、撮像装置、及び、撮像素子の製造方法に関する。
【背景技術】
【0002】
引っ張り構造を有し、形状がゲルマニウム突起構造化された光電変換層を用いて作製した受光素子が知られている(特許文献1)。従来から、長波長帯において、受光素子の感度を向上することが求められている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開2008-91572号公報
【発明の概要】
【0004】
本発明の第1の態様によると、撮像素子は、入射した光を光電変換して電荷を生成する第1光電変換素子を有し、前記第1光電変換素子で生成された電荷に基づく信号を出力する第1画素と、入射した光を光電変換して電荷を生成する第2光電変換素子を有し、前記第2光電変換素子で生成された電荷に基づく信号を出力する第2画素と、前記第1光電変換素子と前記第2光電変換素子の間に設けられ、少なくとも前記第1光電変換素子の結晶構造に歪みを生じさせる加圧部と、を備える。
本発明の第2の態様によると、撮像装置は、第1の態様による撮像素子と、前記第1画素の前記信号に基づいて画像データを生成する画像生成部と、を備える。
本発明の第3の態様によると、撮像素子の製造方法は、第1画素の第1光電変換素子および第2画素の第2光電変換素子を形成することと、前記第1光電変換素子と前記第2光電変換素子との間の画素分離領域上に、前記第1光電変換素子の格子定数よりも大きい格子定数を有する半導体を形成することと、前記半導体を酸化させて、前記画素分離領域内に、少なくとも前記第1光電変換素子の結晶構造に歪みを生じさせる加圧部を形成することと、を含む。
【図面の簡単な説明】
【0005】
図1】第1の実施の形態に係る撮像装置の構成例を示す図である。
図2】第1の実施の形態に係る撮像素子の画素の構成例を示す図である。
図3】第1の実施の形態に係る撮像素子の一部の構成例を示す図である。
図4】第1の実施の形態に係る撮像素子の一部の断面構造の一例を示す図である。
図5】第1の実施の形態に係る光電変換素子の歪み量の一例を示す図である。
図6】第1の実施の形態に係る撮像素子の製造方法の一例を示す図である。
図7】変形例1に係る撮像素子の一部の断面構造の一例を示す図である。
図8】変形例2に係る撮像素子の画素の構成例を示す図である。
図9】変形例2に係る撮像素子の一部の断面構造の一例を示す図である。
図10】変形例3に係る撮像素子の一部の断面構造の一例を示す図である。
図11】変形例4に係る撮像素子の一部の断面構造の一例を示す図である。
【発明を実施するための形態】
【0006】
(第1の実施の形態)
図1は、第1の実施の形態に係る撮像装置の一例であるカメラ1の構成例を示す図である。カメラ1は、撮影光学系(結像光学系)2、撮像素子3、制御部4、メモリ5、表示部6、及び操作部7を備える。撮影光学系2は、焦点調節レンズ(フォーカスレンズ)を含む複数のレンズ及び開口絞りを有し、撮像素子3に被写体像を結像する。なお、撮影光学系2は、カメラ1から着脱可能にしてもよい。
【0007】
撮像素子3は、CMOSイメージセンサやCCDイメージセンサである。撮像素子3は、撮影光学系2を通過した光束を受光して、被写体像を撮像する。撮像素子3には、光電変換素子(光電変換部)を有する複数の画素が二次元状(行方向及び列方向)に配置される。光電変換素子は、フォトダイオード(PD)によって構成される。撮像素子3は、受光した光を光電変換して信号を生成し、生成した信号を制御部4に出力する。
【0008】
メモリ5は、メモリカード等の記録媒体である。メモリ5には、画像データや制御プログラム等が記録される。メモリ5へのデータの書き込みや、メモリ5からのデータの読み出しは、制御部4によって制御される。表示部6は、画像データに基づく画像、シャッター速度や絞り値等の撮影に関する情報、及びメニュー画面等を表示する。操作部7は、レリーズボタン、電源スイッチなどの各種設定スイッチ等を含み、それぞれの操作に応じた信号を制御部4へ出力する。
【0009】
制御部4は、CPUやFPGA、ASIC等のプロセッサ、及びROMやRAM等によって構成され、制御プログラムに基づいてカメラ1の各部を制御する。制御部4は、撮像素子3を制御する信号を撮像素子3に供給して、撮像素子3の動作を制御する。制御部4は、静止画撮影や動画撮影を行う場合、表示部6に被写体のスルー画像(ライブビュー画像)を表示する場合に、撮像素子3に被写体像を撮像させて、画像生成に用いる信号(撮像信号)を出力させる。
【0010】
制御部4は、撮像素子3から出力される撮像信号に各種の画像処理を行って画像データを生成する。制御部4は、画像データを生成する画像生成部でもあり、撮像信号に基づいて静止画像データや動画像データを生成する。画像処理には、例えば、階調変換処理、色補間処理、輪郭強調処理等の公知の画像処理が含まれる。
【0011】
図2は、第1の実施の形態に係る撮像素子の画素の構成例を示す図である。撮像素子3では、被写体からの光を受光する画素10が二次元状(行方向及び列方向)に配置される。図2に示す例は、3行3列の計9個の画素10を図示している。なお、撮像素子3に配置される画素の数及び配置は、図示した例に限られない。撮像素子3には、例えば、数十万~数億、又はそれ以上の画素が設けられる。
【0012】
画素10は、光電変換素子11および加圧部(加圧素子)52を有する。加圧部52は、光電変換素子11の格子定数よりも大きい格子定数を有する。加圧部52は、光電変換素子11の少なくとも一部を囲んで設けられ、図2の点線矢印で示すように光電変換素子11の結晶構造に歪みを生じさせる。本実施の形態では、光電変換素子11は、その周囲に配置された加圧部52によって圧縮歪みが与えられる。これにより、光電変換素子11のバンドギャップが小さく(狭く)なり、長波長(帯域)における光電変換素子11の感度を向上することができる。
【0013】
また、撮像素子3には、図2に示すように、遮光部50が格子状に配置される。遮光部50は、光を遮光する金属材料により構成され、光電変換素子11の四方を囲むように配置される。遮光部50は、或る画素10からその画素10の近傍の画素10へ漏れる光を制限(低減)する。撮像素子3の各画素10は、撮像光学系2を介して入射した光を受光し、受光量に応じた信号を生成する。
【0014】
図3は、第1の実施の形態に係る撮像素子の一部の構成例を示す図である。図3は、撮像素子3に設けられた複数の画素10のうちの一部の画素10と、垂直制御部25と、水平制御部22とを示している。また、図3では、列方向(垂直方向)及び列方向に交差する行方向(水平方向)に配置される複数の画素10のうち、列方向に配置された複数の画素列の2つの画素列の一部を示している。撮像素子3には、列方向、即ち垂直方向に並んだ複数の画素の列である画素列に対して、垂直信号線20が設けられる。垂直信号線20に対して不図示の電流源が設けられる。なお、他の画素列の構成も、図3の画素列の構成と同様である。
【0015】
画素10は、光電変換素子11と、転送部12と、フローティングディフュージョン(FD)13と、リセット部14と、増幅部15と、選択部16とを有する。光電変換素子11は、フォトダイオードPDであり、入射した光を電荷に変換し、光電変換された電荷を蓄積する。転送部12は、信号TGにより制御されるトランジスタM1から構成され、光電変換素子11で光電変換された電荷をFD13に転送する。トランジスタM1は、転送トランジスタである。FD13は、FD13に転送された電荷を蓄積(保持)する。
【0016】
増幅部15は、FD13に蓄積された電荷による信号を増幅して出力する。増幅部15は、ドレイン(端子)、ゲート(端子)、及びソース(端子)がそれぞれ、電源VDD、FD13、及び選択部16に接続されるトランジスタM3により構成される。増幅部15のソースは、選択部16を介して垂直信号線20に接続される。増幅部15は、不図示の電流源を負荷電流源としてソースフォロワ回路の一部として機能する。トランジスタM3は、増幅トランジスタである。
【0017】
リセット部14は、信号RSTにより制御されるトランジスタM2から構成され、FD13に蓄積された電荷を排出し、FD13の電圧(電位)をリセットする。トランジスタM2は、リセットトランジスタである。選択部16は、信号SELにより制御されるトランジスタM4から構成され、増幅部15と垂直信号線20とを電気的に接続又は切断する。選択部16のトランジスタM4は、オン状態の場合に、増幅部15からの信号を垂直信号線20に出力する。トランジスタM4は、選択トランジスタである。増幅部15と選択部16とは、光電変換素子11により生成された電荷に基づく信号を生成し出力する出力部を構成する。
【0018】
上述のように、光電変換素子11で光電変換された電荷は、転送部12によってFD13に転送される。FD13に転送された電荷に応じた信号(画素信号)が、垂直信号線20に出力される。画素10から出力される画素信号は、光電変換素子11によって光電変換された電荷に基づいて生成されるアナログ信号である。
【0019】
垂直制御部25は、複数の画素列に対して共通に設けられる。垂直制御部25は、信号TG(図3ではTG1、TG2)、信号RST(図3ではRST1、RST2)、信号SEL(図3ではSEL1、SEL2)を各画素に供給して、各画素の動作を制御する。垂直制御部25は、画素の各トランジスタのゲートに信号を供給して、トランジスタをオン状態(接続状態、導通状態、短絡状態)又はオフ状態(切断状態、非導通状態、開放状態、遮断状態)とする。
【0020】
水平制御部22は、アナログ/デジタル変換部(AD変換部)及び信号処理部を含んで構成され、各画素10から垂直信号線20を介して順次読み出されるアナログ信号をデジタル信号に変換する。デジタル信号に変換された画素信号は、信号処理部によって相関二重サンプリングや信号量を補正する処理等の信号処理が施された後に、撮像信号としてカメラ1の制御部4に出力される。
以下では、本実施の形態による撮像素子3の画素10の構成について、より詳しく説明する。
【0021】
図4は、第1の実施の形態に係る撮像素子の一部の断面構造の一例を示す図である。図4に示す撮像素子3は、裏面照射型の撮像素子である。図4は、撮像素子3に設けられた複数の画素10のうちの3つの画素10を示している。
【0022】
撮像素子22は、第1基板110と、第1基板110に積層して設けられる配線層112と、第2基板114とを備える。第1基板110は、シリコン(Si)等の半導体基板により構成される。第2基板114は、半導体基板やガラス基板等により構成され、第1基板110の支持基板として機能する。配線層112は、導体膜(金属膜)及び絶縁膜を含む配線層であり、複数の配線やビア、層間絶縁膜などが配置される。導体膜には、銅、アルミニウム、タングステン等が用いられる。絶縁膜は、シリコン酸化膜やシリコン窒化膜などで構成される。
【0023】
画素10には、マイクロレンズ40と、カラーフィルタ42と、光電変換素子(PD)11と、加圧部52と、遮光部50と、絶縁部51とが設けられる。マイクロレンズ40は、図4において上方から撮影光学系2を介して入射された光を集光する。画素10には、例えばIR(赤外光)、R(赤)、G(緑)、B(青)、W(白)等の異なる分光特性を有する複数のカラーフィルタ(色フィルタ)42のいずれかが設けられる。画素10は、配置されたカラーフィルタ42によって異なる分光特性を有する。
【0024】
遮光部50は、隣り合う光電変換素子11の間に設けられ、光電変換素子11を透過した光のうちの少なくとも一部が他の光電変換素子11に入射することを遮る。絶縁部51は、絶縁材料により構成される絶縁膜(絶縁層)であり、DTI(Deep Trench Isolation)により構成される。絶縁部51は、遮光部50と同様に、光電変換素子11の四方を囲むように配置される。絶縁部51は、光電変換素子11間を分離し、或る画素で光電変換により発生した電荷がその画素の近傍の画素に漏れ出ることを抑制する。このように、撮像素子3における隣接する画素10の境界部において遮光部50及び絶縁部51が設けられる。このため、撮像素子3における互いに近傍の画素の間に生じる混色、即ちクロストークが生じることを抑えることができる。
【0025】
第1基板110に形成されるn領域47及びn領域48は、それぞれn型の不純物を用いて形成される。n領域48は、光電変換素子11の一部として機能する。n領域47及びn領域48は、上述した転送部12のソース・ドレイン領域として機能する。また、n領域47は、上述したFD13の一部としても機能する。配線層112に形成される電極49は、上述した転送部12のゲート電極(転送ゲート)として機能する。なお、図4には図示されていないが、画素10には、上述した増幅部15や選択部16等も配置される。
【0026】
加圧部52は、光電変換素子11の材料であるシリコン(Si)の格子定数よりも大きい格子定数を有する材料により構成される。本実施の形態では、加圧部52は、シリコンゲルマニウム(SiGe)により構成される。図2及び図4に示すように、加圧部52は、隣り合う光電変換素子11の間において、光電変換素子11の一部を覆うように設けられる。光電変換素子11に接するように加圧部52が設けられるため、光電変換素子11では、光が入射する方向と交差する方向において圧縮歪みが加えられる。光電変換素子11の格子定数が変化し、光電変換素子11のバンドギャップが変化する。なお、加圧部52を、他のゲルマニウム系材料やシリコン酸化膜等の酸化膜により構成してもよく、例えばゲルマニウム(Ge)により構成してもよい。
【0027】
次に、加圧部52によって光電変換素子11に生じる歪み量の一例について説明する。Siの格子定数をLSi、Geの格子定数をLGe、Si1-xGeの混晶比率をx、Si1-xGeの格子定数をc、SiGeからなる加圧部52の幅をa、加圧部52に挟まれたSiからなる光電変換素子11の幅をbとすると(図4参照)、光電変換素子11に発生する歪み量ε(単位は%)は、次式(1)で表される。
ε=(a×((c-LSi)/LSi)/b)×100 …(1)
【0028】
上式(1)において、c=LSi×(1-x)+LGe×xである。また、LSi=5.43Å、LGe=5.65Åである。加圧部52の幅a=0.5μmのときに、光電変換素子11の幅b=0.8μm、2μm、5μmのそれぞれの場合の歪み量εのx依存性について計算した結果を、図5に図示する。
【0029】
図5は、第1の実施の形態に係る光電変換素子の歪み量の一例を示す図である。図5において、例えば、x=0.5%の場合、b=0.8μm、2μm、5μmのそれぞれの場合の歪み量εは、それぞれ1.27%、0.51%、0.20%となる。Si1-xGeの混晶比率xが大きいと、光電変換素子11に生じる歪み量εが大きくなる。また、光電変換素子11の幅bが小さいと、光電変換素子11に生じる歪み量εが大きくなる。
【0030】
撮像素子3に形成する加圧部52の幅a、光電変換素子11の幅b、加圧部52を構成するSiGeの混晶比率xを調整することにより、光電変換素子11に生じる歪み量εを制御することができる。歪み量εを調整して光電変換素子11のバンドギャップを変化させることにより、光電変換素子11が吸収可能な光の波長域を変化させることができる。また、加圧部52の高さ(厚さ)を調整することにより、所望の高さの光電変換素子11に対して歪みを加えることができる。例えば、加圧部52の高さ(図4のcの長さ)が高いほど、光電変換素子11が吸収可能な光の波長域の長波長側での感度が高くなる。
【0031】
光電変換素子11の結晶構造に歪みが無い場合、即ちε=0%の場合、光電変換素子11を構成するSiの{100}面におけるバンドギャップEgは1.11eVである。この場合、バンドギャップEg、プランク定数h、及び光速cを用いて算出されるカットオフ波長λ(=h×c/Eg)は、1117nmとなる。これに対し、例えば、圧縮歪みの大きさε=2.5%の場合、光電変換素子11を構成するSiの{100}面におけるバンドギャップEgは0.8eVとなる。この場合、カットオフ波長λは、1550nmとなる。
【0032】
加圧部52として用いるSiGeは、Siよりもバンドギャップが小さく、Siが吸収する光の波長域よりも長い波長域の光を吸収する。このため、加圧部52は、長波長域の光に対する遮光部としても機能し、周囲の領域に光が漏れることを抑制する。このように、SiGeからなる加圧部52の領域は、光電変換素子11の結晶構造に歪みを生じさせる加圧部と、画素間を遮光する遮光部とに共用される。
【0033】
図4に示す例の場合、遮光部50と加圧部52とが接続して設けられる。撮像素子3では、光が入射する方向において、画素間の境界に遮光部50と加圧部52とが接して配置される。遮光部50及び加圧部52が連続して配置されるため、クロストークが生じることを抑制することができる。
【0034】
上述したように、本実施の形態に係る画素10では、隣り合う光電変換素子11の間に加圧部52が設けられる。加圧部52は、光電変換素子11を構成する材料の格子定数よりも大きい格子定数を有する材料により構成され、光電変換素子11の結晶構造に圧縮歪みを生じさせる。換言すると、図4に示す例において、左側の画素10(第1画素10)が有する光電変換素子11(第1光電変換素子11)と、中央の画素10(第2画素10)が有する光電変換素子11(第2光電変換素子11)の間に加圧部52が設けられ、加圧部52は、少なくとも第1光電変換素子11の結晶構造に歪みを生じさせる。光電変換素子11は、加圧部52により圧縮歪みが加えられることにより、そのバンドギャップが小さくなり、長波長域における光の吸収が増加する。このため、圧縮歪みが生じた光電変換素子11は、圧縮歪みが生じていない場合と比較して、より長い波長域の光を光電変換して電荷を生成することができる。このため、近赤外領域における感度が高い撮像素子3を実現することが可能となる。なお、図4に示す上記の例では、第1光電変換素子11と、第2光電変換素子11の間に設けられる加圧部52は、第1光電変換素子11だけでなく、第2光電変換素子11の結晶構造にも歪みを生じさせてよい。すなわち、加圧部52は、その両側に配置される光電変換素子11に対して結晶構造に歪みを生じさせてよい。
【0035】
また、本実施の形態では、加圧部52は、長波長域の光を吸収するSiGeにより構成され、隣り合う画素10の境界部に設けられる。このため、漏光を低減することができ、各画素10で生成される画素信号や各画素を制御するための信号(信号TGや信号RST等)などに影響を与えることを回避することができる。
【0036】
図6は、第1の実施の形態に係る撮像素子の製造方法の一例を示す図である。まず、図6(a)に示すように、第1基板110を準備し、第1基板110に光電変換素子11、上述したFD13の領域47、及びトランジスタ等の各種素子を形成する。なお、光電変換素子11等の各種素子の形成には、一般的な半導体プロセスを用いることができるため、説明を省略する。
【0037】
次に、図6(b)に示すように、光電変換素子11間の領域である画素分離領域61上に、半導体材料からなる膜(本実施の形態ではSiGe膜)62を選択的にエピタキシャル成長させる。そして、図6(c)において、SiGe膜62が形成された第1基板110に対して約950℃の酸化工程(酸化処理)を行う。この酸化工程を行うことによって、第1基板110内の酸素とSiGe膜62のGeとが置換され、第1基板110の画素分離領域61内にSiGeからなる加圧部52が形成される(酸化濃縮法)。光電変換素子11の周囲に光電変換素子11よりも大きな格子定数を有する加圧部52が形成されることにより、光電変換素子11に圧縮歪みが生じる。
【0038】
次に、図6(d)に示すように、導体膜および絶縁膜を含む配線層112を形成する。配線層112には、複数の配線や配線間の絶縁膜を形成する。そして、図6(e)に示すように、配線層112が設けられた第1基板110と第2基板114とを互いに対向するように配置して、第1基板110に配線層112を介して第2基板114を貼り合せる。図6(f)において、第1基板110の配線層112が設けられていない側の一部を、バックグラインドによって除去して、第1基板110の厚みを薄くする。
【0039】
次に、図6(g)において、第1基板110に絶縁部51及び遮光部50を形成する。そして、第1基板110にカラーフィルタ42及びマイクロレンズ40を順次形成する。以上のような製造方法によって、図4に示す撮像素子3を製造することができる。なお、図6に示す撮像素子の製造方法は、あくまでも一例であって、異なる製造方法を採用してもよい。種々の製造方法により撮像素子を製造することができる。
【0040】
上述した実施の形態によれば、次の作用効果が得られる。
(1)撮像素子3は、入射した光を光電変換して電荷を生成する第1光電変換素子11を有し、第1光電変換素子11で生成された電荷に基づく信号を出力する第1画素10と、入射した光を光電変換して電荷を生成する第2光電変換素子11を有し、第2光電変換素子で生成された電荷に基づく信号を出力する第2画素10と、第1光電変換素子11と第2光電変換素子11の間に設けられ、少なくとも第1光電変換素子の結晶構造に歪みを生じさせる加圧部52と、を備える。本実施の形態では、隣り合う光電変換素子11の間に加圧部52が設けられ、光電変換素子11の結晶構造に圧縮歪みを生じさせる。このため、光電変換素子11のバンドギャップを小さくして、長波長帯における光電変換素子11の感度を向上することができる。この結果、近赤外領域における感度が高い撮像素子3を実現することが可能となる。また、近赤外領域に感度を有する撮像素子3では、通常、InGaAs等の近赤外領域に感度を有する材料を光電変換素子に用いる必要があるが、本実施の形態では、Si等の流通量の多い材料を光電変換素子に用いることができるため、安価な撮像素子3を製造することが可能である。
【0041】
(2)本実施の形態では、加圧部52は、長波長域の光を吸収するSiGeにより構成され、画素間を遮光する遮光部としても機能する。このため、撮像素子3においてクロストークが生じることを抑制することができる。
【0042】
次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
【0043】
(変形例1)
図7は、変形例1に係る撮像素子の一部の断面構造の一例を示す図である。図7に示すように、変形例に係る画素10では、ゲッタリング層(ゲッタリング領域)53が設けられる。ゲッタリング層53は、加圧部52と光電変換素子11との間に配置される。図7に示す例では、ゲッタリング層53は、加圧部52を覆うように設けられる。また、図7に示す例では、加圧部52の一部に置換して、ゲッタリング層53が設けられるともいえる。
【0044】
一般的に、光電変換素子の結晶構造に歪みがあると、光電変換素子内に欠陥が生じるおそれがある。このため、本変形例では、第1基板110の光電変換素子11の周辺部において、Cu等をイオン注入することによってゲッタリング層53を形成する。そして、900℃程度の熱処理を行うことによって、ゲッタリング層53に欠陥を集中させて、光電変換素子11内の欠陥を低減させることができる。このため、光電変換素子11に欠陥が形成されて、暗電流が増加することを防ぐことができる。尚、ゲッタリング層53を形成する不純物イオンはCuに限定されず、Cなど結晶構造中に欠陥を集中させるイオンであればよい。
【0045】
また、図7に示すように、光電変換素子11と加圧部52との間に、分離部54を配置するようにしてもよい。分離部54は、例えばp型の不純物を用いて形成されるp層(p領域)であり、光電変換素子11と加圧部52とを電気的に分離する。このため、光電変換素子11と加圧部52との間で、電荷が漏れることを抑制して、画素10により生成される画素信号にノイズが混入することを抑制することができる。なお、分離部54は、n型の不純物を用いて形成されるn層(n領域)であってもよい。
【0046】
(変形例2)
上述した実施の形態では、光電変換素子11を囲むように加圧部52を設ける例について説明した。しかし、加圧部52を、光電変換素子11の内部に配置するようにしてもよい。図8は、変形例2に係る撮像素子の画素の構成例を示す図である。図9は、変形例2に係る撮像素子の一部の断面構造の一例を示す図である。図8及び図9に示す例では、加圧部52は、光電変換素子11の内部に、格子状に設けられる。加圧部52に挟まれた光電変換素子11の各領域は、それぞれ加圧部52によって圧縮歪みが与えられる。このため、光電変換素子11に与えられる圧縮応力を均一にすることが可能となる。光電変換素子11の中央部の歪み量が小さくなって、バンドギャップ等の特性にバラツキが生じることを抑制することができる。
【0047】
(変形例3)
上述した実施の形態および変形例では、撮像素子3は、裏面照射型の構成とする例について説明した。しかし、撮像素子3を、図10に示すように、光が入射する入射面側に配線層112を設ける表面照射型の構成としてもよい。図10に示す例の場合も、光電変換素子11を囲むように加圧部52が配置される。これにより、光電変換素子11の結晶構造に歪みを生じさせて、長波長域における光電変換素子11の感度を向上させることが可能となる。
【0048】
(変形例4)
図11は、変形例4に係る撮像素子の一部の断面構造の一例を示す図である。本変形例では、第1基板110には、光電変換素子71と、分離部72と、加圧部73とが設けられる。分離部72は、絶縁材料により構成され、光電変換素子71間を分離する。
【0049】
加圧部73は、光電変換素子71を構成する材料の格子定数よりも大きい格子定数を有する材料により構成され、例えばSiGe層である。光電変換素子71は、例えばSiを用いて構成される。加圧部73を構成するSiGeと光電変換素子71を構成するSiとの格子定数が異なるために、加圧部73上に光電変換素子71が形成される際に、光電変換素子71の格子定数が変化する。光電変換素子71には、図7の点線矢印で示すように格子不整合による応力が生じる。これにより、光電変換素子71のバンドギャップを変化させて、光電変換素子71の長波長域における感度を向上させることが可能となる。
【0050】
(変形例5)
上述した実施の形態および変形例で説明した撮像素子を、複数の基板(例えば、複数の半導体基板)を積層して構成される積層センサ(積層型の撮像素子)に適用してもよい。図6(e)に示す工程において、複数の画素10が配置された第1基板110と、水平制御部22が配置された第2基板114とを貼り合わせるようにしてもよい。2つの基板を接合する場合に、フュージョン接合を行ってもよいし、ハイブリッド接合を行ってもよい。なお、積層センサは3つ以上の基板を用いて構成してもよい。
【0051】
(変形例6)
上述の実施の形態及び変形例で説明した撮像素子及び撮像装置は、カメラ、スマートフォン、タブレット、PCに内蔵のカメラ、車載カメラ、無人航空機(ドローン、ラジコン機等)に搭載されるカメラ等に適用されてもよい。なお、本発明を、赤外線や近赤外線の画像が用いられる産業用のカメラや医療用のカメラにも適用することができる。
【0052】
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
【符号の説明】
【0053】
1…撮像装置、3…撮像素子、4…制御部、10…画素、12…転送部、13…蓄積部、50…遮光部、52…加圧部、53…ゲッタリング層、61…画素分離領域
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11