▶ ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド，ア ボディー コーポレイトの特許一覧
特許7173590アナログインターフェースを有する高速２次元イベント検出および撮像
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-11-08
(45)【発行日】2022-11-16
(54)【発明の名称】アナログインターフェースを有する高速２次元イベント検出および撮像
(51)【国際特許分類】
G06T 1/20 20060101AFI20221109BHJP
H01J 37/244 20060101ALI20221109BHJP
H01J 37/22 20060101ALI20221109BHJP
H01L 31/08 20060101ALI20221109BHJP
H01L 31/10 20060101ALI20221109BHJP
H01L 31/0232 20140101ALI20221109BHJP
【ＦＩ】
G06T1/20 B
H01J37/244
H01J37/22
H01J37/22 502H
H01L31/00 A
H01L31/10 G
H01L31/02 D
【請求項の数】
17
(21)【出願番号】P 2019551358
(86)(22)【出願日】2018-03-19
(65)【公表番号】
(43)【公表日】2020-04-23
(86)【国際出願番号】 US2018023146
(87)【国際公開番号】W WO2018170508
(87)【国際公開日】2018-09-20
【審査請求日】2021-01-28
(31)【優先権主張番号】62/472,719
(32)【優先日】2017-03-17
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】308032460
【氏名又は名称】ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド，ア ボディー コーポレイト
【氏名又は名称原語表記】ＴＨＥ ＲＥＧＥＮＴＳ ＯＦ ＴＨＥ ＵＮＩＶＥＲＳＩＴＹ ＯＦ ＣＯＬＯＲＡＤＯ，ａ ｂｏｄｙ ｃｏｒｐｏｒａｔｅ
(74)【代理人】
【識別番号】110001243
【氏名又は名称】弁理士法人谷・阿部特許事務所
(72)【発明者】
【氏名】ジャスティン ウォー
(72)【発明者】
【氏名】ダニエル エス．デッサウ
(72)【発明者】
【氏名】ステファン ピー．パーラム
(72)【発明者】
【氏名】トーマス ナミー
(72)【発明者】
【氏名】ジャスティン グリフィス
(72)【発明者】
【氏名】シアオチン ジョウ
(72)【発明者】
【氏名】ハオシアン リー
【審査官】村松 貴士
(56)【参考文献】
【文献】特開２００３－２９４４１７（ＪＰ，Ａ）
【文献】国際公開第２０１７／０８７０４５（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｔ １／００ － ５／５０
Ｈ０１Ｊ ３７／００ － ３７／３６
Ｈ０１Ｌ ３１／００ － ３１／０２
Ｈ０１Ｌ ３１／０８ － ３１／１１９
Ｈ０１Ｌ ３１／１８
(57)【特許請求の範囲】
【請求項1】
リアルタイムで、個々の入射粒子を表す入射イベントに基づいて定量的２次元画像を形成する方法であって、（ａ）入射イベントを検出するステップと、
（ｂ）検出されたイベントを、アナログ増幅器を用いて増幅するステップと、
（ｃ）前記検出され増幅されたイベントを、減衰時間を有する光発生要素を用いて光に変換するステップと、
（ｄ）前記光発生要素の前記減衰時間の減衰率に関係するフレームレートで、前記光の画像フレームをキャプチャするステップと、
（ｅ）少なくとも１０００個の並列処理要素を有する並列プロセッサを用いて画素ごとに各フレームを処理し、個々の画像フレーム内の有効イベントを識別するステップと、
（ｆ）有効イベントを結合して前記定量的２次元画像を形成するステップと
を含むことを特徴とする方法。
【請求項2】
前記並列プロセッサはＧＰＵであることを特徴とする請求項１に記載の方法。
【請求項3】
ステップ（ｅ）を行う前に、キャプチャされた画像フレームから暗画像を減算するステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項4】
ステップ（ｅ）は、（ｅ１）現在のフレーム内の各画素を、前のフレーム内の対応する画素と比較し、前記前のフレーム内の前記対応する画素がイベントとしてタグ付けされている場合は、前記現在のフレーム内の画素をイベントとして不適格と見なすステップ
を含むことを特徴とする請求項１に記載の方法。
【請求項5】
ステップ（ｅ）は、（ｅ２）画素がその領域内で最も明るいかどうかを決定し、そうでない場合は該画素をイベントとして不適格と見なすステップと、
（ｅ３）前記画素の明るさがホット画素閾値を超えるかどうかを決定し、超える場合は該画素をイベントとして不適格と見なすステップと、
（ｅ４）前記画素が不適格と見なされなかった場合は、該画素を有効イベントとして識別するステップと
を含むことを特徴とする請求項４に記載の方法。
【請求項6】
ステップ（ｅ）はＧＰＵによって行われることを特徴とする請求項４に記載の方法。
【請求項7】
ステップ（ｅ）は、現在のフレームから個々の処理されたフレームを形成するステップと、
いくつかの処理されたフレームを結合してイベント画像を形成するステップと
を含み、ステップ（ｆ）は、
イベント画像を結合するステップ
を含むことを特徴とする請求項４に記載の方法。
【請求項8】
ステップ（ｅ）は、現在のフレームから個々のイベント画像を形成するステップを含み、ステップ（ｆ）は、イベント画像を結合するステップを含むことを特徴とする請求項４に記載の方法。
【請求項9】
リアルタイムで、個々の入射粒子を表す入射イベントに基づいて定量的２次元画像を形成するための装置であって、入射粒子を増幅するように構成されたアナログ増幅器と、
増幅された入射粒子信号を検出し、および前記信号に基づいて画像フレームを発生するための検出器と、
汎用プロセッサと、
ＧＰＵと
を備え、前記汎用プロセッサは、前記画像フレームを受信し、および画像フレームデータを前記ＧＰＵに送信するように構成され、
前記ＧＰＵは、画素ごとに各フレームを処理し、個々の画像フレーム内の有効イベントを識別し、および、フレームを処理してリアルタイムでイベント画像を発生する、ように構成され、
前記汎用プロセッサは、イベント画像を結合して前記定量的２次元画像を形成するようにさらに構成されたことを特徴とする装置。
【請求項10】
前記アナログ増幅器は、マイクロチャネルプレート検出器（ＭＣＰ）を備えたことを特徴とする請求項９に記載の装置。
【請求項11】
前記ＭＣＰの出力を、前記増幅された入射粒子信号を形成する光に変換するように構成された蛍光体プレートをさらに備えたことを特徴とする請求項１０に記載の装置。
【請求項12】
前記ＧＰＵは、前記汎用プロセッサが前記定量的２次元画像を形成する前に、処理されたフレームを結合してイベント画像を形成するようにさらに構成されたことを特徴とする請求項９に記載の装置。
【請求項13】
リアルタイムで、個々の入射粒子を表す入射イベントに基づいて定量的２次元画像を形成するための装置であって、入射粒子を増幅するように構成されたアナログ増幅器と、
前記増幅された入射粒子を光に変換するように構成された変換器と、
前記光を検出し、前記光に基づいて、少なくとも１００フレーム／秒の速度で画像フレームを発生するための検出器と、
汎用プロセッサと、
少なくとも１０００個の並列処理要素から形成された並列プロセッサと
を備え、前記汎用プロセッサは、前記画像フレームを受信し、および画像フレームデータを前記並列プロセッサに送信するように構成され、
前記並列プロセッサは、画素ごとに各フレームを処理し、個々の画像フレーム内の有効イベントを識別し、および、フレームを処理してリアルタイムでイベント画像を発生する、ように構成され、
前記汎用プロセッサは、イベント画像を結合して前記定量的２次元画像を形成するようにさらに構成されたことを特徴とする装置。
【請求項14】
各並列処理要素は、現在のフレーム内の各画素を、前のフレーム内の対応する画素と比較し、前記前のフレーム内の前記対応する画素がイベントとしてタグ付けされている場合は、前記現在のフレーム内の画素をイベントとして不適格と見なすように構成されたことを特徴とする請求項１３に記載の装置。
【請求項15】
各並列処理要素は、画素がその領域内で最も明るいかどうかを決定し、そうでない場合は該画素をイベントとして不適格と見なすことと、
前記画素の明るさが閾値を超えるかどうかを決定し、超える場合は該画素をイベントとして不適格と見なすことと、
前記画素が不適格と見なされなかった場合は、該画素を有効イベントとして識別することと
を行うように構成されたことを特徴とする請求項１４に記載の装置。
【請求項16】
前記検出器はＣＭＯＳカメラであることを特徴とする請求項１３に記載の装置。
【請求項17】
前記変換器は蛍光体層を備え、前記ＣＭＯＳカメラは前記蛍光体層の減衰時間の減衰率に関係する速度でフレームを発生することを特徴とする請求項１６に記載の装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、米国エネルギー省によって授与された認可番号ＤＥ－ＦＧ０２－０３ＥＲ４６０６６のもとで政府支援によってなされた。政府は本発明における特定の権利を有する。
【0002】
本発明は、アナログインターフェースを有するシステムにおける高速および高解像度２次元イベント検出および撮像に関する。詳細には、本発明は、イベントタイプデータから個々の電子、光子などをパルス計数することに関する。
【背景技術】
【0003】
２次元での電子などの粒子の検出は一般に、増幅のためにマルチチャネルプレート（ＭＣＰ）検出器、光を発生するために蛍光スクリーン、および光を記録するためにＣＣＤカメラなどのアナログインターフェースを利用する。例えば、角度分解光電子分光法（ＡＲＰＥＳ）実験は、マルチチャネルプレート／蛍光スクリーン／カメラスタックに基づく電子検出方式を用いる。カメラは通常、ＣＣＤタイプであり、アナログ光子強度を積分するグレースケールモードで実行する。単一のスペクトルは通常数十万のカウントを必要とするので、システムは画像全体に対してカウント強度を積分しなければならず、これはリアルタイムに近いものでは使用可能なデータを生成することはできない非常に遅いプロセスである。さらに、結果としてのデータは一緒に合計されたカメラ読み出しである。これは、カメラノイズおよび読み出しノイズ、蛍光体ブルーミングアーチファクト、および検出スタックの一般的な非線形応答が積み重なる本質的問題を有する。また部分的重複のために、個々のイベントを計数することは不可能に近い。
【0004】
図１（従来技術）は、電子光学系１０４を介して試料１００からの電子を検出するためのＡＲＰＥＳセットアップを示す。電子１０２は、ＭＣＰ１０６によって増幅され、蛍光体プレート１０８によって光に変換され、ＣＣＤなど１１０によってキャプチャされる。図２（従来技術）は、従来のイベント検出および記録プロセスをより一般的に示す。入射イベント１０２はＭＣＰ１０６によって検出および増幅されて、増幅されたイベント１０７を発生する。蛍光体プレート１０８は、増幅されたイベント１０７を光１０９に変換する。高品質カメラ２１０は、光２０６を記録し、積分された出力画像２１２を発生する。
【0005】
ＭＣＰ１０６および蛍光体プレート１０８は各パルスに対して変動するゲインを有し、蛍光体プレート１０８はブルーミングを生じる場合があり、強度に対して非線形なゲインプロファイルを有するので、このような場合において出力１０９は、低減された解像度および忠実度の影響を受ける場合がある。一般に、カメラ２１０は、ある期間（３０秒など）にわたって画像を記録し、積分された出力画像２１２において多数のイベントをキャプチャする。研究者は、非線形性を考慮し、個々のイベントを分離するために、カメラ２１０の品質を改善することに取り組んできている。このようなカメラは極めて光に敏感であり、しばしば冷却を必要とする。従って、それらは使用するのが不便で、非常に高価であり、それらの非常に高い解像度および先進の数値的方法を用いても、個々のイベントを分離することは不可能となる可能性がある。研究者は、画像内のイベントの数を低減するために実験を減速することを試みたが、これは、試料が時間と共に減衰し、取得時間がより長くなるという結果となる。
【0006】
イベントを計数する別の方法は、遅延線検出器を用いる。これらのシステムはさらにいっそう高価であり、規模において制限される。
【0007】
当技術分野において、アナログインターフェースを有するシステムにおいて、ときにはパルス計数と呼ばれる、個々のイベントの高速および高解像度２次元検出を行うための装置および方法に対する必要性が依然としてある。
【発明の概要】
【課題を解決するための手段】
【0008】
本発明の目的は、アナログインターフェースを有するシステムにおける高速および高解像度２次元パルス計数を行うことである。本発明は、より簡単でより高速なカメラを用いながら、より良好な線形性を有してより高速のデータを生成するように、スタックの処理部分を改善する。イベント型電子または光子データは（例えばＭＣＰ－蛍光体ペアによって発生されるのに従って）、カメラ内に送られる。カメラは非常に高速（高ｆｐｓ）であるが、中程度の品質（科学用カメラと比べて低ダイナミックレンジおよび高ノイズフロア）である。積分されたアナログ画像を作成するために、（例えば）３０秒露出の代わりに、カメラは一連のフレームをキャプチャし（例えば≒１００フレーム／秒）、これはコンピュータを介して並列プロセッサに転送される。並列プロセッサユニット上で、各フレームは多くの並列プロセッサ要素によって処理される。システムは全体的な処理のためのコンピュータと、ＧＰＵなどの大規模並列プロセッサとを含む。
【0009】
並列プロセッサ要素は、アルゴリズムを用いてフレーム内の各画素を調べて、その画素においてイベントが生じたかどうかを決定する。これは本質的にバイナリテストであり、画素はオン（イベントに対して）、またはオフ（イベントなしに対して）である。
【0010】
アルゴリズムに対してはいくつかの選択肢があり、それぞれそれら自体の処理時間および忠実度を有する。一実施形態において、並列プロセッサ要素は、問題の画素の周りの（例えば）８個の画素を調べて、その画素が強度の極大であるかどうかを決定する。アルゴリズムは、様々な他の論理テストも含むことができる。いくつかの好ましい実施形態において、フレームから、それらが処理される前に暗画像が減算される。フレーム当たりの総処理時間がフレームリフレッシュ時間（１／フレームレート）より小さい限り、システムはリアルタイムでのデータ取得に遅れずについていくことができるようになる。
【0011】
フレーム内ですべてのイベントが識別された後、処理されたフレームが形成される。これはガウス形状を示す高解像度画像ではなく、どこでイベントが生じたかを示すマップであり、「１」はイベントを意味し、「０」はイベントなしを意味する。これらの処理されたフレームは、次いで並列プロセッサユニットまたはＣＰＵ上で一緒に合計されて、パルス計数されたイベントの結合された定量的画像を得る。この定量的画像において、各画素における値は、合計された処理されたフレームによってカバーされる期間にわたってその画素において生じたイベントの数に対応する。
【0012】
この定量的画像は、次いで可視化、記憶、またはさらなる蓄積のためにＣＰＵに送り返される（それが並列プロセッサ上で発生された場合）。
【0013】
リアルタイムで、個々の入射粒子を表す入射イベントに基づいて定量的２次元画像を形成する方法は、入射イベントを検出するステップと、検出されたイベントをアナログ増幅器を用いて増幅するステップと、検出され増幅されたイベントを、減衰時間を有する光発生要素を用いて光に変換するステップ（いくつかの構成では任意選択）と、光発生要素減衰時間の程度のフレームレートで、光の画像フレームをキャプチャするステップと、大規模並列プロセッサを用いて画素ごとに各フレームを処理し、個々の画像フレーム内の有効イベントを識別するステップと、有効イベントを結合して定量的２次元画像を形成するステップとを含む。
【0014】
大規模並列プロセッサはＧＰＵでよい。好ましい実施形態において、フレーム処理の前に、暗画像はキャプチャされた画像フレームから減算される。
【0015】
ＧＰＵによって行われるステップは、現在のフレーム内の各画素を、前のフレーム内の対応する画素と比較し、前のフレーム内の対応する画素がイベントとしてタグ付けされている場合は、現在のフレーム内の画素をイベントとして不適格と見なすステップと、画素がその領域内で最も明るいかどうかを決定するステップと、画素の明るさがホット画素閾値を超えるかどうかを決定するステップと、これらのテストのいくつかまたはすべてに合格した場合にのみ、画素を有効イベントとして識別するステップとを含んでよい。いくつかの場合において、ＧＰＵは、汎用プロセッサがイベント画像から定量的２次元画像を形成する前に、個々の処理されたフレームを結合してイベント画像を形成するようにさらに構成される。他の場合において、個々の処理されたフレームは、汎用プロセッサによって結合されたイベント画像である。
【0016】
アナログ増幅器はマイクロチャネルプレート検出器（ＭＣＰ）でよく、光発生要素は蛍光体プレートでよい。
【0017】
いくつかの好ましい実施形態において、検出器は少なくとも１００フレーム／秒の速度で画像フレームを発生し、大規模並列プロセッサは少なくとも１０００個の並列処理要素から形成される。検出器は、蛍光体層の減衰時間の程度の速度でフレームを発生するＣＭＯＳカメラでよい。
【図面の簡単な説明】
【0018】
【図1】従来技術における、イベント検出のためのＡＲＰＥＳシステムの概略図である。
【図2】従来技術における、従来のイベント検出および記録システムのブロック図である。
【図3】本発明に従った、２次元高速イベント計数システムを示すブロック図である。
【図4】従来技術における、従来のイベント検出システムによってキャプチャされるタイプの高解像度画像を示す図である。
【図5B】イベントがタグ付けされたフレームを示す図である。
【図5C】結合されたイベントマップを示す図である。
【図6】本発明に従った、並列プロセッサ要素によって行われるプロセスの実施形態を示すフロー図である。
【図7】本発明に従った、プロセス全体の実施形態を示すフロー図である。
【発明を実施するための形態】
【0019】
図３は、アナログインターフェースを有するシステムにおける、高速高解像度２次元イベント検出のためのシステムの一実施形態３００を示す概略ブロック図である。試料１００からのイベント型光子データ（または電子データなど）は、ＭＣＰ１０６および蛍光体プレート１０８などのアナログレイヤによって発生され、高速検出器３１０に送られる。好ましい実施形態において、ｐｔｇｒｅｙ．ｃｏｍからのＦｌｅａ３またはＧｒａｓｓｈｏｐｐｅｒ３が用いられることができる。共にＣＭＯＳカメラである。Ｇｒａｓｓｈｏｐｐｅｒ３は、１６３ＦＰＳにおいて２．３ＭＰ解像度を有する。Ｆｌｅａ３は、１５０ｆｐｓにおいて１．３ＭＰ解像度を有する。好ましい実施形態において、データはＵＳＢ３（ライブ／リアルタイムデータを汎用プロセッサ３１６にもたらすために十分に高速なケーブルインターフェース）を介して移動する。画像フレーム３１２はメモリに記憶され、次いで処理のために大規模並列プロセッサ３２０（例えばＧＰＵメモリ）に送られる。画像フレーム３１２はシリアルに送られる。
【0020】
蛍光体層１０８が省かれるように、ＣＣＤ３１０はＭＣＰ１０６から電子バーストを直接検出することが可能であることに留意されたい。
【0021】
汎用プロセッサ３１６は、ＵＳＢ３シリアルポートからのデータ（フレーム３１２）を管理する。それはデータをメモリに記憶し、次いでデータをメインメモリからＧＰＵメモリ３２０に送り、そこで各フレームは画素ごとに処理され、多くの並列プロセッサ要素（コア）にわたって分散される。良好に動作することが示されている大規模並列プロセッサ３２０の例は、Ｎｖｉｄｉａ ＧＴＸ ７８０ ＧＰＵ（２３０４コア、約１ＧＨｚクロック、６．０Ｇｂｐｓメモリ速度、および３ＧＢメモリを有する）である。汎用プロセッサ３１６は、高速なリアルタイム処理のためにＰＣＩｅ Ｖ．３．０を介して、ＧＰＵと通信してよい。検出器３１０が特に高解像度である場合、一度に画素の小さなグループ（例えば４つ）を処理するために十分となる可能性があることに留意されたい。グループは機能的に画素であるので、画素ごとという用語は依然として当てはまる。
【0022】
ＧＰＵ３２０上では、各画素はそれに対して実行する同じアルゴリズムを有し（分散された計算は同様な程度の高速化をもたらすようになる）、このアルゴリズムは、画素がイベントの中心であったか否かを決定する。大規模並列プロセッサ３２０によって行われる例示のアルゴリズムに対しては、図６を参照されたい。アルゴリズムのこの実施形態はまた、暗画像取得ステップ７０６の一部である、外部制御３１８（アナログ増幅オン／オフ）を有する。
【0023】
このアルゴリズムは、（２．３ＭＰカメラに対して）フレーム当たり２３０万回、（または≒６ミリ秒において２３０万回）実行する。コアなどの数百の並列プロセッサ要素にわたって分散されるとき、各コアはこれらの６ミリ秒内で、数百万回ではなく数千回の程度、アルゴリズムを実行する必要があるだけである。あらゆる画素が処理され、イベントが識別された後、処理されたフレームが形成される。この処理されたフレーム内で、各画素はイベントを意味する「１」、またはイベントなしを意味する「０」である。新たなフレームが到来するのに従って、それらは処理され、前の処理されたフレームに加算され、最終的に結合された定量的画像３２２を形成する。この結合された定量的画像３２２において、各画素における値は、その画素において生じたイベントの数に対応する。この画像加算は、汎用プロセッサ３１６または大規模並列プロセッサ３２０上で生じることができる。最終的に、結合された定量的イベント画像３２２がユーザにもたらされる。必要に応じて、結合された定量的画像３２２は記憶され、またはその上、後処理のために汎用プロセッサ３１６に送り返される。これらのプロセスは、以下でより詳しく示され、述べられる。
【0024】
一般に、イベントサイズはシステム依存であるので、カメラ３１０解像度は、好ましくはイベントが数画素にわたって広がるように選択される（例えば７×７画素グリッドがイベントを包含する）。解像度が低すぎる場合、イベントはホット画素のように見え、ノイズから判別するために十分な形状をもたない場合がある。高すぎる解像度は遅くなり、イベントが過度に広がるという結果となる可能性があり、ノイズ内で失われる可能性がある低い強度という結果となる。
【0025】
カメラ３１０フレームレートは、好ましくは蛍光体減衰率の程度となるように選択される（多種多様な減衰率を有する、多様な入手可能な蛍光体が入手できることに留意されたい）。フレームレートが低すぎる場合、各フレームは多くのイベントを収集するようになる。これらのイベントは従って、より高いカメラフレームレートが利用された場合と比べて、互いの近くに出現する、より高い可能性を有するようになり、従ってアルゴリズムが複数のイベントの画像強度を単一のイベントとして誤って分類する場合があるので、飽和を引き起こす可能性がより高くなる。しかし、カメラフレームレートが高すぎる場合、複雑な事態が生じる。フレームレートが蛍光体の減衰時間より速い場合、同じイベントが複数のフレーム内に現れる可能性が高くなり、ある程度の二重計数問題を引き起こす。カメラの滞留時間が通常の２．６ｍｓの９０％－１％蛍光体減衰時間のおよそ２倍である場合、５ｍｓ（または２００ｆｐｓ）の滞留がイベントを良好にキャプチャする。二重計数の影響を除去するように、その後のフレームと比較するためにフレームのマスクが記憶される。両方のフレームが同じ画素においてイベントを示す場合、これは新たなイベントではなく、蛍光体減衰時間によって引き起こされたと想定される。二重計数を除去するためのこのようなマスキングルーチンは、非常に効果的であることが実証されている。必要であればマスクはまた、複数の前のフレームのものとすることができる。例えば、蛍光体減衰とフレームレートとの組み合わせが、３つのフレームに広がる単一のイベントの十分な確率という結果となる場合、マスクは二重計数を拒絶するために前の２つフレームを含むようになる。その場合、滞留時間は減衰時間のおよそ３倍でよい。滞留時間が減衰時間より長いことを考慮することが可能であるが、曖昧さを低減するために理想的には滞留時間は、減衰時間の数倍だけとなる。
【0026】
図４（従来技術）は、従来のイベント検出システムによってキャプチャされるタイプの高解像度画像である。この画像は７つの撮像されたイベントを含むが、部分的重複（および様々なノイズ源）のためにそれら撮像のいくつかを分離することは難しい。
【0027】
図５Ａ、５Ｂ、および５Ｃは、本発明によって行われるプロセスの簡略化された例を示す図である。図５Ａは、処理前のフレームの時系列を示す。連続するフレームにおいて同じイベントが時々現れること、およびあらゆるフレームがイベントを含むとは限らないことに留意されたい。２つのイベントが同じフレーム内でキャプチャされる可能性もある。実験は、本発明が、時間と共に強度を積分する従来のシステムにおいて見出される蛍光体のブルーミング効果を除去することを示した。
【0028】
図５Ｂは処理されたフレームを示し、イベントはドットとして識別される。各イベントを識別するために、離散的なドットが用いられる。図５Ｂはまた、二重計数されたイベントを拒絶するアルゴリズムの一部を示す。図５Ａでは、フレーム１と同じ位置に、フレーム２上に暗いイベントがあるのが見られるが、図５Ｂではイベントは１回だけ計数される。
【0029】
図５Ｃは、結合された定量的画像３２２を示す。図５Ｃにおいて７つのイベントが検出され、出現していることに留意されたい。部分的重複が、高性能の信号処理を用いても７つのイベントすべてを分離することを難しくしたであろう図４の画像と比較される。例示の目的のために、図５Ｃの定量的画像における７つのイベントは異なる位置にあり、従って画像は１または０のみを含む。しかし、通常は定量的画像は１より大きな値を有するようになり、同じ位置で生じたが時間において分離された複数のイベント（１フレームより多く、なぜならそれらは二重計数として分類されるようになるからである）を表す。
【0030】
図６および７は、本発明の実施形態によって行われる例示のプロセスを示す。このプロセスは、（例えば）ＡＲＰＥＳ実験におけるイベントの速度に遅れずについていく能力を有する真の定量的パルス計数アルゴリズムにおいて、アナログ光信号から、判別されたイベントに変換する。高速ＣＭＯＳカメラは大規模並列処理と共に、実験が実行されるのに従ってイメージが入手可能となるように、この大きなデータ量がリアルタイムで処理されることを可能にする。
【0031】
図６は、フレーム３１２に対してＧＰＵまたは他の大規模並列プロセッサ３２０によって行われる前処理ステップおよび並列処理ステップを含む、有効イベント識別の実施形態６００を示すフロー図である。アルゴリズムのこの実施形態において、ノイズフロアはカメラに基づいて実験的に設定された。λは実験的に≒２．５であることが見出された。最大フロアは、検出器に基づいて実験的に設定された。
【0032】
ステップ６０２で各フレームに対して、それが到着するのに従って、前処理がなされる。ステップ６０４は、各フレームから暗画像を減算する（図７のステップ７０６を参照）。これは、制御３１８によって切り換えられるアナログ増幅１０６がオフにされたとき、ベースカメラ信号を除去する。このステップはまたアナログ増幅１０６によって発生されない、カメラに到達する漏洩光を除去する。ステップ６０６は、結果としての減算されたフレーム画像内のノイズフロア未満のカウントに閾値適用する（threshold）。これはさらに、ステップ６０４で除去されなかった（例えば）ＣＭＯＳカメラ３１０の読み出しノイズおよびショットノイズを除去する。ノイズフロアは、一般にカメラに基づいて実験的に設定される。
【0033】
前処理ステップ６０４および６０６が各フレームに適用されて、並列処理が開始する。パルス検出は、（この例では）ＧＰＵの高度の並列の性質を用いる。最新のＧＰＵは、１０００個の程度のコアを有する。２００万個の画素すべてにわたって分割されたとき、各コアは各フレームの間で数ミリ秒内に２０００個の画素を処理する必要があるだけである。各並列処理要素またはコアは、一時に１つ、画素のグループを評価するタスクを有する。コアは画素の処理を完了した後、別の画素に移動してパルス検出アルゴリズムを繰り返す。簡単で高速なロジックは、各コアが、次のフレームがそのコアに対して到来する前に、フレーム内のすべての画素のそれの処理を完了することを可能にする。フレーム内の各個々の画素に対して、イベント検出は以下のように進行する。ＦＰＧＡも良好に動作するようになる。
【0034】
ステップ６０８は、画素がイベントの中心であるかどうかを、それが最大値であるかどうかチェックすることによって決定する（そうでない場合はイベントの中心ではないとして画素を拒絶する）。ステップ６１２はホット画素テストであり、これは最大値であるが実際のイベントのガウス形状のものではない画素を除去する。それは中心画素の８個の隣接するものの強度を平均して、Ｈavgを見出す。ステップ６１４は、画素強度がＨavgのλ倍より大きいかどうかをチェックする（そうである場合は、画素をホット画素として拒絶する）。λは実験的に≒２．５であることが見出された。
【0035】
アナログ増幅スタック１０６、１０８は、宇宙線など、偽のイベントに影響されやすく、これは一般に実際のイベントよりずっと高い強度を有する。ステップ６１６はこのようなイベントを、画素の最大強度が最大フロア未満であるかどうかをチェックすることによって除去する（そうでない場合、宇宙線として画素を拒絶する）。最大フロアは、検出器に基づいて実験的に設定される。
【0036】
画素がこれらのテストのすべてに合格した場合、該画素は暫定的にイベントとしての資格を得る。ステップ６１８は、前のフレーム内の同じ画素において識別されたイベントが存在したかどうかをチェックする。そうである場合、イベントは、複数のフレームにわたって広がる蛍光体減衰時間により冗長と見なされ、再度識別されない。そうでない場合、ステップ６２０はイベントを有効イベントとして識別する。上記のテストのいずれかが不合格であった場合、ステップ６１０は画素が有効イベントではないことを示す。
【0037】
いくつかの実施形態において、識別されたイベントパルスは、大規模並列プロセッサ３２０よって、積分されたフレームに合計され、Ｎ個の設定された数のフレームの後、合計された画像は汎用プロセッサ３１６に戻される。結果は、パルス計数された出力の新たな有効なフレームである。ここで、各画素の強度は、そのチャネルに対する実際のイベントカウントである。この合計はまた、図３に示されるような汎用プロセッサ３１６によって行われることができる。
【0038】
図７は、プロセス全体の実施形態を示すフロー図７００である。この実施形態は、バックグラウンド除去および信号閾値（任意選択であるがいくつかの応用例で有用である）と、パルス検出と、処理されたフレーム形成との３つの主な機能を行う。
【0039】
ステップ７０２で、プロセスは汎用プロセッサ３１６上で開始する。ステップ７０４は、カメラ３１０および大規模並列プロセッサ３２０を初期化する。ステップ７０６は、ノイズを低減するためにフレーム３１２から減算されることになるバックグラウンド（暗）画像をキャプチャする。この実施形態において、ステップ７０８はイベントを有しないＮ個のフレームを記憶し、ステップ７１０は各画素について合計し、Ｎで除算し、およびステップ７１２は結果を暗画像７０６として記憶する。例えば、暗画像データはステップ７０８で１秒間、積分されることができる。
【0040】
次はフレーム３１２をキャプチャするプロセス７１４であり、それらを大規模並列プロセッサ３２０上で処理し、７１８で、処理されたフレームを結合し、結合された定量的画像３２２を形成する（図３参照）。ステップ７１６は、データのフレームを順次に汎用プロセッサ３１２に取り込み、それらを大規模並列プロセッサ３２０に送る。ステップ６００は図６に示されるプロセスを備え、これは有効イベント決定し、イベント位置を発生する。ステップ７１８は、処理されたフレームを生成する。ステップ７２０は、これらの処理されたフレームを蓄積して、結合された定量的画像３２２を形成する。いくつかの場合において、大規模並列プロセッサ３２０は、いくつかの処理されたフレームを結合してイベント画像を形成する。次いで汎用プロセッサ３１６は、イベント画像を結合して、結合された定量的画像３２２を形成する。大規模並列プロセッサ３２０が個々の処理されたフレームを汎用プロセッサ３１６に転送する場合、それらは汎用プロセッサ３１６によって結合されたイベント画像を備える。
【0041】
示される実施形態は、アルゴリズムが各画素に対して同じに実行し、最初から最後まで介在の同期なしに実行できるので、簡略化された例（自明な並列）である。他の可能な機能は、最初に低域通過畳み込みを実行し、次いで単なる最大値検索ではなく何らかのピークフィッティングを実行することを含む。機能として、何らかの追加の較正ステップ（単なるバックグラウンド減算を超えるものとして）が追加されることができる。非線形補正係数のためのいくつかのパルス特性化も、利用されることができる。
【0042】
本発明の例示的な好ましい実施形態が詳細に本明細書で述べられたが、当業者は具体的に述べられたもの以外の様々な変更、追加、および応用例を理解するようになり、それらは本発明の趣旨の範囲内である。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図6】
【図7】