特許 7173645 半導体スーパジャンクションパワーデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-11-08

(45)【発行日】2022-11-16

(54)【発明の名称】半導体スーパジャンクションパワーデバイス

(51)【国際特許分類】

   H01L 29/78 20060101AFI20221109BHJP

【ＦＩ】

H01L29/78 652H

H01L29/78 652K

【請求項の数】 5

(21)【出願番号】P 2021551598

(86)(22)【出願日】2019-12-05

(65)【公表番号】

(43)【公表日】2022-04-20

(86)【国際出願番号】 CN2019123424

(87)【国際公開番号】W WO2021103097

(87)【国際公開日】2021-06-03

【審査請求日】2021-08-30

(31)【優先権主張番号】201911202240.9

(32)【優先日】2019-11-29

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】519152663

【氏名又は名称】蘇州東微半導体股▲ふん▼有限公司

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】▲ごーん▼ ▲軼▼

(72)【発明者】

【氏名】▲劉▼ ▲偉▼

(72)【発明者】

【氏名】▲劉▼ 磊

(72)【発明者】

【氏名】袁 ▲願▼林

(72)【発明者】

【氏名】王 睿

【審査官】岩本 勉

(56)【参考文献】

【文献】国際公開第２０１９／０８５７５２（ＷＯ，Ａ１）

【文献】中国特許出願公開第１０９７５５２４１（ＣＮ，Ａ）

【文献】特表２０２０－５３２１２０（ＪＰ，Ａ）

【文献】特表２００５－５３６０４８（ＪＰ，Ａ）

【文献】米国特許出願公開第２００５／０１８９５８６（ＵＳ，Ａ１）

【文献】中国特許出願公開第１０４４６５３８１（ＣＮ，Ａ）

【文献】特開昭６２－２５４４６８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

ｎ型ドレイン領域と、前記ｎ型ドレイン領域の上に位置するｎ型ドリフト領域と、複数のスーパジャンクションＭＯＳＦＥＴセルからなるスーパジャンクションＭＯＳＦＥＴセルアレイとを含む半導体スーパジャンクションパワーデバイスであって、前記スーパジャンクションＭＯＳＦＥＴセルは、
前記ｎ型ドリフト領域の頂部に位置するｐ型ボディ領域と、
前記ｐ型ボディ領域の下方に位置するｐ型柱状ドープ領域と、
前記ｐ型ボディ領域内に位置するｎ型ソース領域と、
前記ｐ型ボディ領域の上に位置し、ゲート誘電体層、ゲート及びｎ型フローティングゲートを含むゲート構造とを含み、
前記ゲート及び前記ｎ型フローティングゲートは前記ゲート誘電体層の上に位置し、かつ横方向において、前記ゲートは前記ｎ型ソース領域に近い側に位置し、前記ｎ型フローティングゲートは前記ｎ型ドリフト領域に近い側に位置し、前記ゲートは容量結合によって、前記ｎ型フローティングゲートに作用し、
前記スーパジャンクションＭＯＳＦＥＴセルアレイにおいて、少なくとも１つの前記スーパジャンクションＭＯＳＦＥＴセルの前記ｎ型フローティングゲートは前記ゲート誘電体層によって、前記ｐ型ボディ領域と隔離され、かつ少なくとも１つの前記スーパジャンクションＭＯＳＦＥＴセルの前記ｎ型フローティングゲートは１つの当該ｎ型フローティングゲートの下方に位置する前記ゲート誘電体層における開口によって前記ｐ型ボディ領域に接触してｐｎ接合ダイオードを形成する、
半導体スーパジャンクションパワーデバイス。

【請求項2】

前記ゲートは前記ｎ型フローティングゲートの上まで延伸する、
請求項１に記載の半導体スーパジャンクションパワーデバイス。

【請求項3】

前記ゲートは前記ｎ型フローティングゲートの上まで延伸し、かつ前記ｎ型フローティングゲートの前記ｎ型ドリフト領域に近い側の側壁を被覆する、
請求項１に記載の半導体スーパジャンクションパワーデバイス。

【請求項4】

前記開口は前記ｎ型フローティングゲートの下方に位置し、かつ前記ｎ型ドリフト領域側に近接する、
請求項１に記載の半導体スーパジャンクションパワーデバイス。

【請求項5】

少なくとも１つの前記スーパジャンクションＭＯＳＦＥＴセルのゲートが前記ｎ型ソース領域と電気的に接続されている、
請求項１に記載の半導体スーパジャンクションパワーデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は２０１９年１１月２９日に中国国家知識産権局に出願され、出願番号が２０１９１１２０２２４０．９の中国特許出願の優先権を主張し、上述の出願の全ての内容は引用により本願に援用される。

【0002】

本願は半導体スーパジャンクションパワーデバイスの技術分野に属し、例えば逆回復速度が調整可能な半導体スーパジャンクションパワーデバイスに関する。

【背景技術】

【0003】

関連技術の半導体スーパジャンクションパワーデバイスの断面構造は図１に示すように、ドレインコンタクト金属層５８によってドレインに接続されたｎ型ドレイン領域５０と、ｎ型ドレイン領域５０の上に位置するｎ型ドリフト領域５１と、ｎ型ドリフト領域５１の頂部に位置するｐ型ボディ領域５２と、ｐ型ボディ領域５２内に位置するｎ型ソース領域５３と、ｐ型ボディ領域の下方に位置するｐ型柱状ドープ領域５９と、ｐ型ボディ領域５２内に位置し、かつｎ型ソース領域５３及びｎ型ドリフト領域５１との間に介在する電流チャネルと、当該電流チャネルのオン及びオフを制御し、ゲート誘電体層５４及びゲート５５を含むゲート構造とを含み、そのうち、ｎ型ソース領域５３及びｐ型ボディ領域５２はソースコンタクト金属層５７によってソースに接続される。

【0004】

関連技術の半導体スーパジャンクションパワーデバイスがオフの時に、逆方向電流は半導体スーパジャンクションパワーデバイス内に寄生されたボディダイオードに流れ、この時にボディダイオードの電流はマイノリティキャリアが注入される現象が存在し、これらのマイノリティキャリアは半導体スーパジャンクションパワーデバイスが再びオンになった時に逆回復を行い、大きな逆回復電流をもたらし、逆回復時間が長い。関連技術において、一般的に、電子照射、深い準位再結合中心等の寿命制御技術を用いて、半導体スーパジャンクションパワーデバイスの逆回復速度を向上させ、当該方法の欠点はプロセス難易度が上がり、製造コストが上昇し、かつ半導体スーパジャンクションパワーデバイスの逆回復速度を正確に制御することができないことである。

【発明の概要】

【0005】

本願は、関連技術における半導体スーパジャンクションパワーデバイスの逆回復速度を正確に制御することができないという技術的問題を解決するために、逆回復速度が調整可能な半導体スーパジャンクションパワーデバイスを提供する。

【0006】

本発明の実施例に係る半導体スーパジャンクションパワーデバイスは、
ｎ型ドレイン領域と、前記ｎ型ドレイン領域の上に位置するｎ型ドリフト領域と、複数のスーパジャンクションＭＯＳＦＥＴセルからなるスーパジャンクションＭＯＳＦＥＴセルアレイとを含む半導体スーパジャンクションパワーデバイスであって、
前記スーパジャンクションＭＯＳＦＥＴセルは、
前記ｎ型ドリフト領域の頂部に位置するｐ型ボディ領域と、
前記ｐ型ボディ領域の下方に位置するｐ型柱状ドープ領域と、
前記ｐ型ボディ領域内に位置するｎ型ソース領域と、
前記ｐ型ボディ領域の上に位置し、ゲート誘電体層、ゲート及びｎ型フローティングゲートを含むゲート構造とを含み、
前記ゲート及び前記ｎ型フローティングゲートは前記ゲート誘電体層の上に位置し、かつ横方向において、前記ゲートは前記ｎ型ソース領域に近い側に位置し、前記ｎ型フローティングゲートは前記ｎ型ドリフト領域に近い側に位置し、前記ゲートは容量結合によって、前記ｎ型フローティングゲートに作用し、
前記スーパジャンクションＭＯＳＦＥＴセルアレイにおいて、少なくとも１つの前記スーパジャンクションＭＯＳＦＥＴセルの前記ｎ型フローティングゲートは前記ゲート誘電体層によって、前記ｐ型ボディ領域と隔離され、かつ少なくとも１つの前記スーパジャンクションＭＯＳＦＥＴセルの前記ｎ型フローティングゲートは１つの当該ｎ型フローティングゲートの下方に位置する前記ゲート誘電体層における開口によって前記ｐ型ボディ領域に接触してｐｎ接合ダイオードを形成する。

【0007】

好ましくは、本願の半導体スーパジャンクションパワーデバイスにおいて、前記ゲートは前記ｎ型フローティングゲートの上まで延伸する。

【0008】

好ましくは、本願の半導体スーパジャンクションパワーデバイスにおいて、前記ゲートは前記ｎ型フローティングゲートの上まで延伸し、かつ前記ｎ型フローティングゲートの前記ｎ型ドリフト領域に近い側の側壁を被覆する。

【0009】

好ましくは、本願の半導体スーパジャンクションパワーデバイスにおいて、前記開口は前記ｎ型フローティングゲートの下方に位置し、かつ前記ｎ型ドリフト領域側に近接する。

【0010】

好ましくは、本願の半導体スーパジャンクションパワーデバイスにおいて、少なくとも１つの前記スーパジャンクションＭＯＳＦＥＴセルのゲートが前記ｎ型ソース領域と電気的に接続されている。

【0011】

本発明の実施例に係る半導体スーパジャンクションパワーデバイスは、ｐｎ接合ダイオードが形成されたスーパジャンクションＭＯＳＦＥＴセルの数を制御することによって、半導体スーパジャンクションパワーデバイスの逆回復速度を容易かつ正確に制御することができ、これにより半導体スーパジャンクションパワーデバイスにより広い応用を有させる。同時に、ｐｎ接合ダイオードが形成されたＭＯＳＦＥＴセルの数を調整する場合、ゲート誘電体層における開口を形成するための１枚のレチクルを修正すればよく、これにより半導体スーパジャンクションパワーデバイスの製造コストを効果的に抑制することができる。

【図面の簡単な説明】

【0012】

以下実施例を説明するために必要な図面を簡単に紹介する。

【図1】関連技術の半導体スーパジャンクションパワーデバイスの断面構造模式図である。

【図2】本願に係る半導体スーパジャンクションパワーデバイスの第１実施例の断面構造模式図である。

【図3】本願に係る半導体スーパジャンクションパワーデバイスの第２実施例の断面構造模式図である。

【発明を実施するための形態】

【0013】

以下本願の実施例における図面を参照し、具体的な実施形態によって、本願の技術案を完全に説明する。同時に、明細書の図面に列挙された模式図は、本願に記載の前記層及び領域のサイズを拡大したものであり、列挙された図形の大きさは実際の寸法を表すものではない。明細書に列挙された実施例は明細書の図面に示された領域の特定の形状に限定されるものではなく、製造によるずれ等の得られた形状を含む。

【0014】

図２は本願に係る半導体スーパジャンクションパワーデバイスの第１実施例の断面構造模式図であり、図２に示すように、本発明の実施例に係る半導体スーパジャンクションパワーデバイスは、ｎ型ドレイン領域２０と、ｎ型ドレイン領域２０の上に位置するｎ型ドリフト領域２１と、複数のスーパジャンクションＭＯＳＦＥＴセルからなるスーパジャンクションＭＯＳＦＥＴセルアレイとを含み、図２に２つのスーパジャンクションＭＯＳＦＥＴセルが例示的に示されている（スーパジャンクションＭＯＳＦＥＴセル２００及びスーパジャンクションＭＯＳＦＥＴセル２０１）。

【0015】

本発明の実施例のスーパジャンクションＭＯＳＦＥＴセルは、ｎ型ドリフト領域２１の頂部に位置するｐ型ボディ領域２２と、ｐ型ボディ領域２２の下方に位置し、隣り合うｎ型ドリフト領域２１との間に電荷バランスを形成し、半導体スーパジャンクションパワーデバイスの耐圧を向上させるために用いられるｐ型柱状ドープ領域２９と、ｐ型ボディ領域２２内に位置するｎ型ソース領域２３と、ｐ型ボディ領域２２の上に位置し、ゲート誘電体層２４、ｎ型フローティングゲート２５及びゲート２６を含むゲート構造とを含み、ゲート２６及びｎ型フローティングゲート２５はゲート誘電体層２４の上に位置し、かつ横方向においてｎ型フローティングゲート２５はｎ型ドリフト領域２１に近い側に位置し、ゲート２６はｎ型ソース領域２３に近い側に位置し、かつｎ型フローティングゲート２５の上まで延伸し、ゲート２６及びｎ型フローティングゲート２５は絶縁誘電体層２７によって隔離され、ゲート２６は容量結合によって、ｎ型フローティングゲート２５に作用する。絶縁誘電体層２７は、一般的にシリカである。

【0016】

本発明の実施例のスーパジャンクションＭＯＳＦＥＴセルアレイにおいて、少なくとも１つのスーパジャンクションＭＯＳＦＥＴセルのｎ型フローティングゲート２５はゲート誘電体層２４によって、ｐ型ボディ領域２２と隔離され（図２におけるスーパジャンクションＭＯＳＦＥＴセル２０１のように）、かつ少なくとも１つのスーパジャンクションＭＯＳＦＥＴセルのｎ型フローティングゲート２５は１つの当該ｎ型フローティングゲート２５の下方に位置するゲート誘電体層２４における開口２８によってｐ型ボディ領域２２に接触してｐｎ接合ダイオードを形成する（図２におけるスーパジャンクションＭＯＳＦＥＴセル２００のように）。

【0017】

本発明の実施例において、横方向においてゲート２６はｎ型ソース領域２３に近い側に位置し、ｎ型フローティングゲート２５はｎ型ドリフト領域２１に近い側に位置し、つまり横方向において、ｎ型フローティングゲート２５はｎ型ドリフト領域に近接するように設置され、ゲート２６はｎ型ソース領域２３に近接するように設置される。なお、ゲート２６の全部はｎ型ソース領域２３に近い側に位置してもよく、つまりゲート２６はｎ型ソース領域２３に近い側のみに位置してもよく、ゲート２６の一部がｎ型ソース領域２３に近い側に位置し、他の一部はｎ型フローティングゲート２５の上まで延伸してもよく（図２に示すように）、又はゲート２６がｎ型フローティングゲート２５の上まで延伸し、かつｎ型フローティングゲート２５のｎ型ドリフト領域２１に近い側の側壁を被覆してもよい（図３に示すように）。図３は本願に係る半導体スーパジャンクションパワーデバイスの第２実施例の断面構造模式図であり、図３では、図２におけるスーパジャンクションＭＯＳＦＥＴセル２００のゲート２６がｎ型ドリフト領域２１側に向かってｎ型フローティングゲート２５の上まで延伸し、かつｎ型フローティングゲート２５のｎ型ドリフト領域２１に近い側の側壁を被覆する構造のみが例示的に示されている。

【0018】

ゲート２６がｎ型ドリフト領域２１側に向かって延伸することにより、ゲート２６がｎ型フローティングゲート２５を被覆する面積を増大させることができ、これによりゲート２６のｎ型フローティングゲート２６に対する容量結合率を増大させることができる。

【0019】

本発明の実施例の半導体スーパジャンクションパワーデバイスは、順方向遮断状態にある時に、ｎ型ドレイン領域２０に高電圧が印加され、スーパジャンクションＭＯＳＦＥＴセル２００におけるｎ型フローティングゲート２５とｐ型ボディ領域２２とによって形成されたｐｎ接合ダイオードが順方向にバイアスされ、スーパジャンクションＭＯＳＦＥＴセル２００におけるｎ型フローティングゲート２５は正電荷が充填され、これによりスーパジャンクションＭＯＳＦＥＴセル２００におけるｎ型フローティングゲート２５の下の電流チャネルの閾値電圧Ｖｈｔ１が低減される。好ましくは、ゲート誘電体層２４に位置する開口２８はｎ型フローティングゲート２５の下方に位置し、かつｎ型ドリフト領域２１側に近接し、つまり横方向において、開口２８はゲート誘電体層２４のｎ型ドリフト領域２１により近い領域に位置し、これによりＭＯＳＦＥＴセル２００におけるｎ型フローティングゲート２５はより容易に正電荷が充填される。

【0020】

本発明の実施例の半導体スーパジャンクションパワーデバイスは順方向遮断状態及び順方向オン状態にある時に、ドレイン‐ソース間電圧Ｖｄｓが０Ｖより大きく、スーパジャンクションＭＯＳＦＥＴセル２００におけるｎ型フローティングゲート２５の下の電流チャネルの閾値電圧Ｖｈｔ１がスーパジャンクションＭＯＳＦＥＴセル２００全体の閾値電圧Ｖｔｈに与える影響が低く、スーパジャンクションＭＯＳＦＥＴセル２００は依然として高閾値電圧を有する。本発明の実施例の半導体スーパジャンクションパワーデバイスがオフの時に、ソース‐ドレイン電圧Ｖｓｄが０Ｖより大きい場合、スーパジャンクションＭＯＳＦＥＴセル２００におけるｎ型フローティングゲート２５の下の電流チャネルの閾値電圧Ｖｈｔ１がスーパジャンクションＭＯＳＦＥＴセル２００全体の閾値電圧Ｖｔｈに与える影響が非常に大きく、スーパジャンクションＭＯＳＦＥＴセル２００に低閾値電圧Ｖｔｈを有させることで、スーパジャンクションＭＯＳＦＥＴセル２００の電流チャネルを低ゲート電圧（又は０Ｖ電圧）で導通させ、これによりスーパジャンクションＭＯＳＦＥＴセル２００に流れる逆方向電流を増加させ、半導体スーパジャンクションパワーデバイスに寄生されたボディダイオードに流れる電流を減少させ、半導体スーパジャンクションパワーデバイスの逆回復速度を向上させることができる。

【0021】

本発明の実施例の半導体スーパジャンクションパワーデバイスのスーパジャンクションＭＯＳＦＥＴセルアレイにおいて、ゲート誘電体層２４における開口２８の数を制御することにより、つまりｐｎ接合ダイオードが形成されたスーパジャンクションＭＯＳＦＥＴセルの数を制御することにより、半導体スーパジャンクションパワーデバイスの逆回復速度を容易かつ正確に制御することができ、半導体スーパジャンクションパワーデバイスにより広い応用を有させる。同時に、ｐｎ接合ダイオードが形成されたスーパジャンクションＭＯＳＦＥＴセルの数を調整する場合、ゲート誘電体層２４における開口２８を形成するための１枚のレチクルを修正すればよく、これにより半導体スーパジャンクションパワーデバイスの製造コストを大幅に低下させることができる。

【0022】

本発明の実施例の半導体スーパジャンクションパワーデバイスのスーパジャンクションＭＯＳＦＥＴセルアレイにおいて、少なくとも１つのスーパジャンクションＭＯＳＦＥＴセルのゲート２６をｎ型ソース領域２３と電気的に接続させることができ、つまり当該部分のゲート２６がソース電圧と接続され、これにより半導体スーパジャンクションパワーデバイスのゲート電荷を低減することができる。

【図1】

【図2】

【図3】