特許 7173661 湿度検出装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-11-08

(45)【発行日】2022-11-16

(54)【発明の名称】湿度検出装置

(51)【国際特許分類】

   G01N 27/22 20060101AFI20221109BHJP

   H01L 21/822 20060101ALI20221109BHJP

   H01L 27/04 20060101ALI20221109BHJP

   H01L 21/8234 20060101ALI20221109BHJP

   H01L 27/06 20060101ALI20221109BHJP

   H01L 21/3205 20060101ALI20221109BHJP

   H01L 21/768 20060101ALI20221109BHJP

   H01L 23/522 20060101ALI20221109BHJP

   H01L 21/8248 20060101ALI20221109BHJP

【ＦＩ】

G01N27/22 A

H01L27/04 H

H01L27/04 R

H01L27/04 T

H01L27/04 C

H01L27/06 102A

H01L27/06 311C

H01L27/06 311B

H01L21/88 Z

H01L27/06 101U

【請求項の数】 9

(21)【出願番号】P 2018215851

(22)【出願日】2018-11-16

(65)【公開番号】P2020085499

(43)【公開日】2020-06-04

【審査請求日】2021-10-12

(73)【特許権者】

【識別番号】000114215

【氏名又は名称】ミネベアミツミ株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】中根 健智

【審査官】小澤 瞬

(56)【参考文献】

【文献】特許第５５４７２９６（ＪＰ，Ｂ２）

【文献】特開２０１３－２４２２８８（ＪＰ，Ａ）

【文献】特開２０００－１３４０７８（ＪＰ，Ａ）

【文献】特開２００６－０８０３５０（ＪＰ，Ａ）

【文献】特開２００５－２４１５７６（ＪＰ，Ａ）

【文献】特開平０４－０３０６０９（ＪＰ，Ａ）

【文献】特開昭６４－００６８５３（ＪＰ，Ａ）

【文献】特開２００８－２６８１６９（ＪＰ，Ａ）

【文献】特開２００２－０８３９３３（ＪＰ，Ａ）

【文献】特開２００２－０９４００１（ＪＰ，Ａ）

【文献】特開２０１７－１７４８５１（ＪＰ，Ａ）

【文献】特開２０１６－９６１７６（ＪＰ，Ａ）

【文献】特開２０１７－５１７９（ＪＰ，Ａ）

【文献】特開２００２－４３５３３（ＪＰ，Ａ）

【文献】特開２０１８－１８２３２４（ＪＰ，Ａ）

【文献】特開２０１７－１１７８５４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１０／００８４７０６（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｎ ２７／００ － Ｇ０１Ｎ ２７／１０

Ｇ０１Ｎ ２７／１４ － Ｇ０１Ｎ ２７／２４

Ｇ０１Ｎ ２７／２６ － Ｇ０１Ｎ ２７／４０４

Ｇ０１Ｎ ２７／４１４ － Ｇ０１Ｎ ２７／４１６

Ｇ０１Ｎ ２７／４２ － Ｇ０１Ｎ ２７／４９

Ｇ０１Ｎ ２７／６０ － Ｇ０１Ｎ ２７／７０

Ｇ０１Ｎ ２７／９２

Ｈ０１Ｌ ２１／８８ － Ｈ０１Ｌ ２１／９０

Ｈ０１Ｌ ２７／０４ － Ｈ０１Ｌ ２７／０７

Ｈ０１Ｌ ２７／０８５ － Ｈ０１Ｌ ２７／０９

Ｈ０１Ｌ ２７／１１８

(57)【特許請求の範囲】

【請求項1】

一対の電極間に感湿膜が配置された湿度検出部を有する第１半導体チップと、前記湿度検出部の検出値に基づいて信号処理を行う第２半導体チップとを有する湿度検出装置であって、
前記第１半導体チップは、前記湿度検出部に対する入力端子及び出力端子にそれぞれ接続された複数の静電気放電保護回路を有し、
前記第１半導体チップは、前記第２半導体チップに設けられる端子と接続されるグランド電極端子を更に有し、
前記入力端子に接続される前記静電気放電保護回路、及び前記出力端子に接続される前記静電気放電保護回路は、前記グランド電極端子に接続される、
湿度検出装置。

【請求項2】

前記第１半導体チップは、前記第２半導体チップ上に積層されている請求項１に記載の湿度検出装置。

【請求項3】

前記第１半導体チップは、温度検出部をさらに有し、
前記静電気放電保護回路を形成する少なくとも一部の拡散層は、前記温度検出部に含まれる拡散層と、表面からの深さが同一である請求項１又は２に記載の湿度検出装置。

【請求項4】

前記温度検出部は、バンドギャップ型であって、ベースとコレクタを接続した１又は複数のバイポーラトランジスタを含む請求項３に記載の湿度検出装置。

【請求項5】

前記第１半導体チップは、
半導体基板と、
前記半導体基板の上方に絶縁膜を介して形成された下部電極と、
前記感湿膜上に形成された上部電極と、
を有し、
前記感湿膜は、前記下部電極と前記上部電極との間に形成されている請求項１ないし４のいずれか１項に記載の湿度検出装置。

【請求項6】

前記半導体基板はｐ型半導体基板であり、
前記静電気放電保護回路は、ＮＭＯＳトランジスタを含む請求項５に記載の湿度検出装置。

【請求項7】

前記感湿膜は、ポリイミドにより形成されている請求項１ないし６のいずれか１項に記載の湿度検出装置。

【請求項8】

一対の電極間に感湿膜が配置された湿度検出部と、
温度検出部と、
前記湿度検出部及び前記温度検出部に対する入力端子及び出力端子のそれぞれに接続された複数の静電気放電保護回路と、
が形成された第１半導体チップと、
前記湿度検出部及び前記温度検出部の検出値に基づいて信号処理を行う第２半導体チップと、
を有し、
前記第１半導体チップは、前記第２半導体チップに設けられる端子と接続されるグランド電極端子を更に有し、
前記湿度検出部の前記入力端子に接続される前記静電気放電保護回路、前記湿度検出部の出力端子に接続される前記静電気放電保護回路、及び前記温度検出部の出力端子に接続される前記静電気放電保護回路は、前記グランド電極端子に接続される、
湿度検出装置。

【請求項9】

前記静電気放電保護回路を形成する少なくとも一部の拡散層は、前記温度検出部に含まれる拡散層と、表面からの深さが同一である請求項８に記載の湿度検出装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、湿度検出装置に関する。

【背景技術】

【0002】

湿度検出装置には、吸収した水分量に応じて誘電率が変化する高分子材料で形成された感湿膜を誘電体として用いた静電容量式のものがある。この静電容量式の湿度検出装置では、感湿膜が電極間に配置され、この電極間の静電容量を測定することにより湿度（相対湿度）が求められる（例えば、特許文献１参照）。

【0003】

静電容量式の湿度検出装置の電極構造として、櫛歯型や平行平板型が知られている。櫛歯型とは、対向する一対の櫛歯状電極を同一平面上に設け、当該一対の櫛歯状電極上に感湿膜を設けた構造である。平行平板型とは、基板上に形成された下部電極と、当該下部電極上に対向して設けられた上部電極との間に感湿膜を設けた構造である。

【0004】

この感湿膜の材料として、一般的にポリイミドが用いられる。

【先行技術文献】

【特許文献】

【0005】

【文献】特許第５５４７２９６号

【発明の概要】

【発明が解決しようとする課題】

【0006】

静電容量式の湿度検出装置の電極間距離は、例えば０．２μｍ～２μｍと小さく、感湿膜は薄膜であるので、静電気による静電破壊が問題となる。湿度検出装置は、例えば、センサチップを他の基板等に実装することにより製造されるので、センサチップは、ウェハ上で素子構造が形成されてから実装が終了するまでの間は、静電破壊のリスクに晒されている。このため、製造時に、製造装置などで生じた静電気が印加されることにより静電破壊が生じ、歩留りが低下することが懸念される。

【0007】

本発明は、製造時における静電破壊耐性を向上させることを目的とする。

【課題を解決するための手段】

【0008】

開示の技術は、一対の電極間に感湿膜が配置された湿度検出部を有する第１半導体チップと、前記湿度検出部の検出値に基づいて信号処理を行う第２半導体チップとを有する湿度検出装置であって、前記第１半導体チップは、前記湿度検出部に対する入力端子及び出力端子にそれぞれ接続された複数の静電気放電保護回路を有し、前記第１半導体チップは、前記第２半導体チップに設けられる端子と接続されるグランド電極端子を更に有し、前記入力端子に接続される前記静電気放電保護回路、及び前記出力端子に接続される前記静電気放電保護回路は、前記グランド電極端子に接続される、湿度検出装置である。

【発明の効果】

【0009】

本発明によれば、製造時における静電破壊耐性を向上させることができる。

【図面の簡単な説明】

【0010】

【図1】本発明の一実施形態に係る湿度検出装置の概略構成を例示する図である。

【図2】図１中のＡ－Ａ線に沿う断面を概略的に示す断面図である。

【図3】モールド樹脂を除去した状態における湿度検出装置の平面図である。

【図4】センサチップの構成を示す概略平面図である。

【図5】ＥＳＤ保護回路の構成を例示する回路図である。

【図6】ＥＳＤ保護回路を構成するＮＭＯＳトランジスタの層構造を例示する図である。

【図7】湿度検出部の構成を例示する回路図である。

【図8】温度検出部の構成を例示する回路図である。

【図9】センサチップの素子構造を説明するための概略断面図である。

【図10】下部電極及び上部電極の形状を例示する平面図である

【図11】加熱部を構成するｎ型拡散層の形状を例示する平面図である。

【図12】ＡＳＩＣチップの機能構成を例示するブロック図である。

【図13】変形例に係るＥＳＤ保護回路の構成を例示する回路図である。

【図14】変形例に係るＥＳＤ保護回路を構成するＰＭＯＳトランジスタの層構造を例示する図である。

【図15】温度検出部を抵抗型温度センサとした例を示す図である。

【発明を実施するための形態】

【0011】

以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。なお、本開示において、単に湿度と記載されている場合における湿度は、相対湿度を意味する。

【0012】

［概略構成］
本発明の一実施形態に係る湿度検出装置１０の構成について説明する。

【0013】

図１は、本発明の一実施形態に係る湿度検出装置１０の概略構成を例示する図である。図１（Ａ）は、湿度検出装置１０を上方から見た平面図である。図１（Ｂ）は、湿度検出装置１０を下方から見た下面図である。図１（Ｃ）は、湿度検出装置１０を横方向から見た側面図である。また、図２は、図１（Ａ）中のＡ－Ａ線沿う断面を概略的に示す断面図である。

【0014】

湿度検出装置１０は、平面形状がほぼ矩形状であって、対向する２組の二辺の一方がＸ方向に平行であって、他方がＹ方向に平行である。Ｘ方向とＹ方向とは互いに直交する。また、湿度検出装置１０は、Ｘ方向及びＹ方向に直交するＺ方向に厚みを有する。なお、湿度検出装置１０の平面形状は、矩形状に限られず、円形、楕円、多角形等であってもよい。

【0015】

湿度検出装置１０は、第１半導体チップとしてのセンサチップ２０と、第２半導体チップとしてのＡＳＩＣ（Application Specific Integrated Circuit）チップ３０と、封止部材としてのモールド樹脂４０と、複数のリード端子４１とを有する。

【0016】

センサチップ２０は、ＡＳＩＣチップ３０上に第１ＤＡＦ（Die Attach Film）４２を介して積層されている。すなわち、センサチップ２０とＡＳＩＣチップ３０とは、スタック構造となっている。

【0017】

センサチップ２０とＡＳＩＣチップ３０とは、複数の第１ボンディングワイヤ４３により電気的に接続されている。ＡＳＩＣチップ３０と複数のリード端子４１とは、複数の第２ボンディングワイヤ４４により電気的に接続されている。

【0018】

このように積層化されたセンサチップ２０及びＡＳＩＣチップ３０、複数の第１ボンディングワイヤ４３、複数の第２ボンディングワイヤ４４、及び複数のリード端子４１は、モールド樹脂４０により封止されてパッケージ化されている。このパッケージ方式は、ＰＬＰ（Plating Lead Package）方式と呼ばれるものである。

【0019】

ＡＳＩＣチップ３０の下面には、詳しくは後述するが、ＰＬＰ方式によりパッケージ化する際に使用された第２ＤＡＦ４５が残存している。第２ＤＡＦ４５は、ＡＳＩＣチップ３０の下面を絶縁する役割を有する。湿度検出装置１０の下面には、第２ＤＡＦ４５と、複数のリード端子４１とが露出している。

【0020】

各リード端子４１は、ニッケルや銅により形成されている。第１ＤＡＦ４２及び第２ＤＡＦ４５は、それぞれ樹脂とシリカなどの混合物からなる絶縁材料で形成されている。モールド樹脂４０は、カーボンブラックやシリカなどの混合物を含むエポキシ樹脂等の遮光性を有する黒色系の樹脂である。

【0021】

湿度検出装置１０の上面側には、センサチップ２０の一部をモールド樹脂４０から露出させる開口部５０が形成されている。この開口部５０は、例えば、壁部がテーパ状であって、開口面積が下方に向かうにつれて小さくなる。この開口部５０のうち、実際にセンサチップ２０を露出させる最下端の部分を有効開口部５１という。

【0022】

開口部５０を形成する際には、金型をセンサチップ２０に押しあてながらモールド樹脂４０により封止する。このときの金型によるセンサチップ２０とＡＳＩＣチップ３０とへの押圧力によって、チップ割れ等の破損が生じるおそれがある。この破損を防止するために、センサチップ２０の厚みＴ１とＡＳＩＣチップ３０の厚みＴ２は、それぞれ例えば２００μｍ以上であることが好ましい。

【0023】

図３は、モールド樹脂４０を除去した状態における湿度検出装置１０の平面図である。図３に示すように、センサチップ２０とＡＳＩＣチップ３０とは、それぞれ平面形状がほぼ矩形状であって、Ｘ方向に平行な二辺と、Ｙ方向に平行な二辺とを有する。センサチップ２０は、ＡＳＩＣチップ３０より小さく、ＡＳＩＣチップ３０の表面上に第１ＤＡＦ４２を介して積層されている。

【0024】

センサチップ２０には、有効開口部５１により露出される領域に、湿度検出部２１と、温度検出部２２と、加熱部２３とが設けられている。加熱部２３は、湿度検出部２１の下面側に、湿度検出部２１の形成領域を覆うように形成されている。すなわち、加熱部２３の面積は、湿度検出部２１より大きい。このように、封止部材としてのモールド樹脂４０は、湿度検出部２１及び温度検出部２２を露出させた状態でセンサチップ２０等を封止している。

【0025】

また、センサチップ２０の端部には、複数のボンディングパッド（以下、単にパッドという。）２４が形成されている。本実施形態では、６個のパッド２４が形成されている。パッド２４は、例えばアルミニウムやアルミシリコン合金（ＡｌＳｉ）により形成されている。

【0026】

ＡＳＩＣチップ３０は、信号処理及び制御用の半導体チップであって、後述する湿度計測処理部３１、温度計測処理部３２、加熱制御部３３、及び故障判定部３４（いずれも図１２参照）が形成されている。

【0027】

また、ＡＳＩＣチップ３０の表面においてセンサチップ２０で覆われていない領域には、複数の第１パッド３５と、複数の第２パッド３６とが設けられている。第１パッド３５及び第２パッド３６は、例えばアルミニウムやアルミシリコン合金（ＡｌＳｉ）により形成されている。

【0028】

第１パッド３５は、第１ボンディングワイヤ４３を介して、センサチップ２０の対応するパッド２４に接続されている。第２パッド３６は、第２ボンディングワイヤ４４を介して、対応するリード端子４１に接続されている。リード端子４１は、ＡＳＩＣチップ３０の周囲に配置されている。

【0029】

製造時において、ＡＳＩＣチップ３０の実装位置は、リード端子４１を基準として決定される。センサチップ２０のＡＳＩＣチップ３０上の実装位置は、ＡＳＩＣチップ３０の位置又はリード端子４１のいずれかを基準として決定される。開口部５０は、金型を用いたトランスファモールド法等により形成されるが、この金型の位置は、リード端子４１を基準として決定される。

【0030】

図３に示す符号２５は、センサチップ２０上における湿度検出部２１及び温度検出部２２の形成許容領域を表す。この形成許容領域２５は、実装時に、ＡＳＩＣチップ３０、センサチップ２０、及び金型の間に位置ずれが最も大きく発生した場合であっても、開口部５０から確実に露出するように、開口部５０の形成領域内に設定されている。湿度検出部２１及び温度検出部２２は、形成許容領域２５内に形成されていれば、上記位置ずれにかかわらず、開口部５０から確実に露出する。

【0031】

［センサチップの構成］
次に、センサチップ２０の構成について説明する。

【0032】

図４は、センサチップ２０の構成を示す概略平面図である。前述のパッド２４は、外部からの電圧印加や、電位検出に使用される端子である。図４では、図３に示した複数のパッド２４を、パッド２４ａ～２４ｆと区別して示している。なお、パッド２４ａ～２４ｆを区別する必要がない場合は、単にパッド２４という。

【0033】

パッド２４ａは、グランド電位に接地されるグランド電極端子（ＧＮＤ）として機能する。このパッド２４ａは、配線や基板を介して、温度検出部２２や加熱部２３等の各部に電気的に接続される。

【0034】

パッド２４ｂは、湿度検出部２１の下部電極８３に電気的に接続された下部電極端子（ＢＯＴ）である。パッド２４ｂは、下部電極８３に駆動電圧を供給するために用いられる。パッド２４ｃは、湿度検出部２１の上部電極８４に電気的に接続された湿度検出用端子（ＨＭＤ）である。パッド２４ｃは、上部電極８４から相対湿度の検出信号を取得するために用いられる。パッド２４ｄは、湿度検出部２１の参照電極８２に電気的に接続された参照電極端子（ＲＥＦ）である。パッド２４ｄは、参照電極８２から湿度検出用の参照信号を取得するために用いられる。

【0035】

パッド２４ｅは、温度検出部２２に電気的に接続された温度検出用端子（ＴＭＰ）である。パッド２４ｅは、温度の検出信号を取得するために用いられる。パッド２４ｆは、加熱部２３に電気的に接続された加熱用端子（ＨＴ）である。パッド２４ｆは、加熱部２３を駆動するための駆動電圧を供給するために用いられる。

【0036】

また、パッド２４ａ以外のパッド２４ｂ～２４ｆには、それぞれ静電気放電（ＥＳＤ：Electro-Static Discharge）保護回路６０が接続されている。各ＥＳＤ保護回路６０は、入力端子又は出力端子としてのパッド２４ｂ～２４ｆのそれぞれと、グランド電極端子としてのパッド２４ａとの間に接続されている。本実施形態では、ＥＳＤ保護回路６０は、１つのダイオード６１により構成されている。ダイオード６１は、アノード側がパッド２４ａに接続され、カソード側がパッド２４ｂ～２４ｆのうちのいずれかに接続されている。

【0037】

ＥＳＤ保護回路６０は、有効開口部５１から可能な限り離すように、パッド２４ｂ～２４ｆの近傍に配置することが好ましい。ＥＳＤ保護回路６０は、モールド樹脂４０により覆われているので、光電効果による不要な電荷発生が生じることはない。

【0038】

［ＥＳＤ保護回路の構成］
次に、ＥＳＤ保護回路６０の構成について説明する。

【0039】

図５は、ＥＳＤ保護回路６０の構成を例示する回路図である。図５に示すように、ＥＳＤ保護回路６０を構成するダイオード６１は、例えば、ＮチャネルＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ（以下、ＮＭＯＳトランジスタという。）により形成されている。具体的には、ダイオード６１は、ＮＭＯＳトランジスタのソースとゲートとバックゲートを短絡（いわゆるダイオード接続）したものである。この短絡部は、アノードとして機能する。このＮＭＯＳトランジスタのドレインは、カソードとして機能する。

【0040】

図６は、ＥＳＤ保護回路６０を構成するＮＭＯＳトランジスタの層構造を例示する図である。このＮＭＯＳトランジスタは、センサチップ２０を構成するためのｐ型半導体基板７０の表層に形成された２つのｎ型拡散層７１，７２と、コンタクト層７３と、ゲート電極７４とを有する。ゲート電極７４は、ｐ型半導体基板７０の表面上にゲート絶縁膜７５を介して形成されている。ゲート電極７４は、２つのｎ型拡散層７１，７２の間に配置されている。

【0041】

例えば、ｎ型拡散層７１がソースとして機能し、ｎ型拡散層７２がドレインとして機能する。コンタクト層７３は、バックゲートとしてのｐ型半導体基板７０との電気的接続のための低抵抗層（ｐ型拡散層）である。ｎ型拡散層７１とゲート電極７４とコンタクト層７３とは、共通に接続されて短絡される。この短絡部がアノードとして機能し、ｎ型拡散層７２がカソードとして機能する。

【0042】

ｐ型半導体基板７０は、例えばｐ型シリコン基板である。ゲート電極７４は、金属や多結晶シリコン（ポリシリコン）により形成されている。ゲート絶縁膜７５は、例えば、二酸化シリコン等の酸化膜により形成されている。

【0043】

［湿度検出部の構成］
次に、湿度検出部２１の構成について説明する。

【0044】

図７は、湿度検出部２１の構成を例示する回路図である。図７に示すように、湿度検出部２１は、湿度検出用キャパシタ８０と参照用キャパシタ８１とを有する。

【0045】

湿度検出部２１の一方の電極（下部電極８３）は、下部電極端子としてのパッド２４ｂに接続されている。湿度検出部２１の他方の電極（上部電極８４）は、湿度検出用端子としてのパッド２４ｃに接続されている。参照用キャパシタ８１の一方の電極は、湿度検出部２１の一方の電極（下部電極８３）と共通である。参照用キャパシタ８１の他方の電極（参照電極８２）は、参照電極端子としてのパッド２４ｄに接続されている。

【0046】

湿度検出用キャパシタ８０は、電極間に後述する感湿膜８６が設けられている。感湿膜８６は、空気中の水分を吸収し、吸収した水分量に応じて誘電率が変化するポリイミド等の高分子材料で形成されている。したがって、湿度検出用キャパシタ８０は、感湿膜８６が吸収する水分量に応じて静電容量が変化する。

【0047】

参照用キャパシタ８１は、電極間に後述する第２絶縁膜１１１（図９参照）が設けられている。第２絶縁膜１１１は、水分を吸収しない二酸化シリコン（ＳｉＯ_２）等の絶縁材料で形成されている。したがって、参照用キャパシタ８１は、静電容量は変化しないか、変化したとしても極僅かである。

【0048】

感湿膜８６に含まれる水分量は、湿度検出装置１０の周囲の湿度に対応するので、湿度検出用キャパシタ８０の静電容量と参照用キャパシタ８１の静電容量との差を検出することにより、相対湿度を測定することができる。この相対湿度の測定は、湿度検出用端子としてのパッド２４ｃの電位と、参照電極端子としてのパッド２４ｄの電位とに基づき、ＡＳＩＣチップ３０内の湿度計測処理部３１（図１２参照）によって行われる。

【0049】

［温度検出部の構成］
次に、温度検出部２２の構成について説明する。

【0050】

図８は、温度検出部２２の構成を例示する回路図である。温度検出部２２は、半導体のバンドギャップで温度変化により電気特性が比例的に変化する特性を利用して温度を検出するバンドギャップ型の温度センサである。例えば、温度検出部２２は、ベース、エミッタ、コレクタのいずれか２つを接続して２端子とされた１又は複数のバイポーラトランジスタを含む。この２端子間の抵抗値を検出することにより、温度を測定することができる。

【0051】

図８に示すように、本実施形態では、温度検出部２２は、ベースとコレクタを接続したｎｐｎ型のバイポーラトランジスタ９０を、複数個（例えば８個）並列に接続することにより構成されている。このように、複数個のバイポーラトランジスタ９０を並列接続することにより、ｐｎ接合の接合面積が増大し、ＥＳＤ耐性が向上する。

【0052】

バイポーラトランジスタ９０のエミッタは、グランド電極端子としてのパッド２４ａに接続されている。バイポーラトランジスタ９０のベース及びコレクタは、温度検出用端子としてのパッド２４ｅに接続されている。

【0053】

温度の測定は、パッド２４ｅの電位に基づき、ＡＳＩＣチップ３０内の温度計測処理部３２（図１２参照）によって行われる。

【0054】

［センサチップの素子構造］
次に、センサチップ２０の素子構造について説明する。

【0055】

図９は、センサチップ２０の素子構造を説明するための概略断面図である。なお、図９では、パッド２４ａ，２４ｂ，２４ｃ，２４ｅを、湿度検出部２１、温度検出部２２、及び加熱部２３と同一の断面内に示しているが、これは構造の理解を容易にするために示したものであり、実際に同一断面内に存在することを意味するものではない。湿度検出部２１、温度検出部２２、及び加熱部２３の断面についても、構造の理解を容易にするために簡略化しており、各部の位置関係等は実際とは異なる。

【0056】

図９に示すように、センサチップ２０は、前述のｐ型半導体基板７０を用いて形成されている。このｐ型半導体基板７０には、第１ディープｎウェル１００ａと、第２ディープｎウェル１００ｂとが形成されている。第１ディープｎウェル１００ａには、温度検出部２２が形成されている。第２ディープｎウェル１００ｂには、加熱部２３が形成されている。

【0057】

第１ディープｎウェル１００ａと第２ディープｎウェル１００ｂとのいずれも形成されていないｐ型半導体基板７０の表層には、ｐウェル１０３ａ，１０３ｂが形成されている。ｐウェル１０３ａ，１０３ｂの表層には、それぞれｐ型拡散領域からなるコンタクト層１０４ａ，１０４ｂが形成されている。コンタクト層１０４ａ，１０４ｂは、ｐ型半導体基板７０上に形成される所定の配線層とｐ型半導体基板７０との電気的接続のための低抵抗層（ｐ型拡散層）である。

【0058】

第１ディープｎウェル１００ａの表層には、ｐウェル１０１とｎウェル１０２とが形成されている。ｐウェル１０１の表層には、ｎ型拡散層９１及びｐ型拡散層９２が形成されている。ｎウェル１０２の表層には、ｎ型拡散層９３が形成されている。ｎ型拡散層９１、ｐ型拡散層９２、及びｎ型拡散層９３は、前述のｎｐｎ型のバイポーラトランジスタ９０を構成し、それぞれエミッタ、ベース、及びコレクタとして機能する。

【0059】

第２ディープｎウェル１００ｂの表層には、ｐウェル１０５が形成されている。ｐウェル１０５の表層には、１又は２以上のｎ型拡散層１０６が形成されている。本実施形態では、複数のｎ型拡散層１０６が形成されている。例えば、各ｎ型拡散層１０６は、紙面に直交する方向に延伸しており、全体として１次元格子状となっている（図１１参照）。ｎ型拡散層１０６は、所定の抵抗値（例えば、約３Ωのシート抵抗値）を有し、電流が流れることにより発熱する抵抗体として機能する。すなわち、ｎ型拡散層１０６は、前述の加熱部２３を構成する。

【0060】

ｐ型半導体基板７０内の各層は、通常の半導体製造工程（ＣＭＯＳプロセス）を用いて形成される。したがって、抵抗体としてのｎ型拡散層１０６は、温度検出部２２の一部に含まれるｎ型拡散層９１，９３と同一の製造工程で形成される。ｎ型拡散層１０６，９１，９３は、ｎ型不純物（例えばリン）をイオン注入することにより基板中への不純物添加を行うイオン注入工程により同時に形成される。すなわち、抵抗体としてのｎ型拡散層１０６は、温度検出部２２の一部に含まれるｎ型拡散層９１，９３と、ｐ型半導体基板７０の表面からの深さが同一である。また、ｎ型拡散層１０６は、温度検出部２２の一部に含まれるｐ型拡散層９２と、ｐ型半導体基板７０の表面からの深さが同一であってもよい。

【0061】

なお、ｎ型拡散層１０６，９１，９３は、イオン注入工程に代えて、熱処理によって不純物添加を行う熱拡散工程で形成することも可能である。

【0062】

また、前述のＥＳＤ保護回路６０のｎ型拡散層７１，７２についてもｎ型拡散層１０６，９１，９３と同一の製造工程（イオン注入工程又は熱拡散工程）で作成される。コンタクト層７３は、ｐ型拡散層９２、コンタクト層１０４ａ，１０４ｂ等と同一の製造工程（イオン注入工程又は熱拡散工程）で作成される。

【0063】

ｐ型半導体基板７０中のその他の層は、主にコンタクト層として機能するものであるので、説明は省略する。

【0064】

ｐ型半導体基板７０の表面上には、第１絶縁膜１１０、第２絶縁膜１１１、及び第３絶縁膜１１２が順に積層されている。これらは、二酸化シリコン（ＳｉＯ_２）や窒化シリコン（ＳｉＮ）等の絶縁材料で形成されている。

【0065】

第１絶縁膜１１０上には、第１配線層１２０が形成されている。第２絶縁膜１１１上には、第２配線層１２１が形成されている。第２絶縁膜１１１は、第１配線層１２０上を覆っている。第３絶縁膜１１２は、第２配線層１２１上を覆っている。第１配線層１２０及び第２配線層１２１は、アルミニウム等の導電性材料により形成されている。

【0066】

第１絶縁膜１１０中には、第１配線層１２０をｐ型半導体基板７０に接続するための複数の第１プラグを有する第１プラグ層１２２が形成されている。第２絶縁膜１１１中には、第１配線層１２０と第２配線層１２１とを接続するための複数の第２プラグを有する第２プラグ層１２３が形成されている。第１プラグ層１２２及び第２プラグ層１２３は、タングステン等の導電性材料により形成されている。

【0067】

例えば、前述のバイポーラトランジスタ９０のベースとコレクタとを接続するための配線９４は、第１配線層１２０により形成され、第１プラグ層１２２を介してｐ型拡散層９２及びｎ型拡散層９３に接続される。また、配線９４は、第２プラグ層１２３及び第２配線層１２１を介して、温度検出用端子としてのパッド２４ｅに接続される。また、バイポーラトランジスタ９０のエミッタとしてのｎ型拡散層９１は、第１プラグ層１２２、第１配線層１２０、及び第２配線層１２１を介して、グランド電極端子としてのパッド２４ａに接続される。

【0068】

加熱部２３の一端をグランド電位に接地するための配線１０７は、第１配線層１２０により形成され、第１プラグ層１２２を介してｎ型拡散層１０６及びコンタクト層１０４ｂに接続される。また、加熱部２３の他端を加熱用端子としてのパッド２４ｆに接続するための配線１０８は、第１プラグ層１２２を介してｎ型拡散層１０６に接続され、かつ、第２プラグ層１２３及び第２配線層１２１を介してパッド２４ｆに接続される。なお、配線１０８は、加熱部２３に大きな電流を流すことによるエレクトロマイグレーションを防止するために、他の配線より幅を太くすることが好ましい。

【0069】

参照用キャパシタ８１の参照電極８２は、第１配線層１２０により形成され、第２プラグ層１２３及び第２配線層１２１を介して、参照電極端子としてのパッド２４ｄ（図９では図示せず）に接続される。

【0070】

また、湿度検出用キャパシタ８０の下部電極８３は、第２配線層１２１により形成され、下部電極端子としてのパッド２４ｂに接続されている。さらに、湿度検出用キャパシタ８０の上部電極８４を湿度検出用端子としてのパッド２４ｃに接続するための配線８５は、第２配線層１２１により形成されている。なお、下部電極８３は、第２絶縁膜１１１を介して参照電極８２に対向する位置に配置されている。

【0071】

パッド２４ａ～２４ｆは、アルミニウム等の導電性材料によって、第３絶縁膜１１２上に形成され、第３絶縁膜１１２を貫通して第２配線層１２１に接続されている。

【0072】

第３絶縁膜１１２上には、感湿膜８６が形成されている。感湿膜８６は、厚みが０．５μｍ～１．５μｍであって、湿度に応じて水分子を吸着及び脱着しやすい高分子材料で形成されている。感湿膜８６は、例えば、厚みが１μｍのポリイミド膜である。なお、感湿膜８６を形成する高分子材料は、ポリイミドに限られず、セルロース、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）などであってもよい。

【0073】

感湿膜８６の上面は平坦であり、この上面に、平板状の上部電極８４が形成されている。上部電極８４は、感湿膜８６を介して下部電極８３に対向する位置に形成されている。上部電極８４の一部は、配線８５に接続されている。上部電極８４は、例えば、厚みが２００ｎｍのアルミニウム等で形成された導電膜である。また、上部電極８４には、空気中の水分子を感湿膜８６に効率的に取り込むために、複数の開口８４ａが形成されている。

【0074】

感湿膜８６上には、上部電極８４を覆うようにオーバーコート膜８７が設けられている。オーバーコート膜８７は、高分子材料、例えば、感湿膜８６と同一の材料で形成されている。オーバーコート膜８７の厚みは、例えば０．５μｍ～１０μｍである。

【0075】

感湿膜８６及びオーバーコート膜８７には、パッド２４ａ～２４ｆを露出させる開口が形成されている。

【0076】

このように、下部電極８３と上部電極８４とによって平行平板の湿度検出用キャパシタ８０が構成されている。また、下部電極８３と参照電極８２とによって、平行平板の参照用キャパシタ８１が構成されている。また、湿度検出用キャパシタ８０と参照用キャパシタ８１とは、加熱部２３の上方に配置されている。

【0077】

したがって、加熱部２３が発熱することにより、下部電極８３と上部電極８４との間の感湿膜８６が加熱される。これにより、感湿膜８６は、加熱により温度が上昇することで湿度に応じた量の水分子を吸着するので、誘電率が変化し、湿度検出用キャパシタ８０の静電容量が低下する。また、温度検出部２２は、加熱部２３により生じる温度上昇を検出する。

【0078】

図１０は、下部電極８３及び上部電極８４の形状を例示する平面図である。図１０に示すように、下部電極８３と上部電極８４とはともに矩形状である。上部電極８４は、下部電極８３上を覆うように形成されている。

【0079】

開口８４ａは、可能な限り小さいほうが好ましく、小さいほど空気中への電界の漏れが防止される。実際は、多数の開口８４ａが形成されている。なお、開口８４ａは、正方形には限られず、細長い短冊状であってもよいし、円形であってもよい。また、開口８４ａは、千鳥状に配列されていてもよい。開口８４ａは、円形であって、かつ千鳥状配列であることが望ましい。

【0080】

なお、図１０では図示を省略しているが、下部電極８３の下方には、矩形状の参照電極８２が形成されている。

【0081】

図１１は、加熱部２３を構成するｎ型拡散層１０６の形状を例示する平面図である。図１１に示すように、ｎ型拡散層１０６は、細長い短冊状の領域が複数平行に並べられた一次元格子状となっている。この一次元格子状のｎ型拡散層１０６の一端が前述の配線１０７に接続され、他端が前述の配線１０８に接続されている。加熱部２３は、温度検出部２２の全体を覆うように、温度検出部２２の下方に位置している。

【0082】

［ＡＳＩＣチップの機能構成］
次に、ＡＳＩＣチップ３０に構成される機能部について説明する。

【0083】

図１２は、ＡＳＩＣチップ３０の機能構成を例示するブロック図である。図１２に示すように、ＡＳＩＣチップ３０には、湿度計測処理部３１、温度計測処理部３２、加熱制御部３３、及び故障判定部３４が構成されている。

【0084】

湿度計測処理部３１は、下部電極端子としてのパッド２４ｂに所定の駆動電圧を印加するとともに、湿度検出用端子としてのパッド２４ｃの電位と、参照電極端子としてのパッド２４ｄの電位とを検出する。そして、湿度計測処理部３１は、両者の検出値の差（電位差）に基づいて信号処理を行うことにより、相対湿度（％ＲＨ）を算出する。

【0085】

温度計測処理部３２は、温度検出用端子としてのパッド２４ｅの電位を検出し、検出電位に対応する温度を算出する。

【0086】

加熱制御部３３は、加熱用端子としてのパッド２４ｆに所定の駆動電圧を印加することにより、加熱部２３に電流（例えば１０ｍＡ程度）を流して発熱させる。加熱制御部３３は、パッド２４ｆへの印加電圧を制御することにより、発熱量の制御を行う。

【0087】

故障判定部３４は、湿度計測処理部３１により計測された相対湿度と、温度計測処理部３２により計測された温度とに基づいて故障判定を行う。故障判定部３４は、故障判定時に、加熱部２３の加熱開始及び終了に関する指示を、加熱制御部３３に与える。具体的には、故障判定部３４は、加熱部２３を発熱させた後、温度が上昇しない場合、及び、温度は上昇するが湿度が低下しない場合に、故障と判定する。

【0088】

［効果］
上記実施形態では、センサチップ２０の入力端子又は出力端子としてのパッド２４ｂ～２４ｆにＥＳＤ保護回路６０が接続されているので、製造時等においてセンサチップ２０に印可され、パッド２４ａ～２４ｆして内部に侵入するＥＳＤサージをグランドへ逃すことができる。これにより、湿度検出部２１、温度検出部２２、加熱部２３等の内部回路の静電破壊が抑制される。特に、ＥＳＤサージが湿度検出部２１の感湿膜８６に印可されることによる感湿膜８６の絶縁破壊や、感湿膜８６の材料の改質等を防止することができる。

【0089】

従来のセンサチップは、ウェハ上で素子構造が形成され、チップ状に切断されてＡＳＩＣチップ等に実装されるまでの間は、製造装置や人体等から印可される静電気による静電破壊のリスクに晒されていた。この静電破壊が歩留り低下の原因となっていた。上記実施形態に係るセンサチップ２０は、ウェハ上の素子構造の時点からＥＳＤ保護回路６０を有するので、静電破壊耐性が高く、歩留りが向上する。

【0090】

また、ＥＳＤ保護回路６０は、少なくとも一部が温度検出部２２や加熱部２３と同一の製造工程で製造されるので、ＥＳＤ保護回路６０を設けることにより大幅に製造コストが増大することはない。

【0091】

［ＥＳＤ保護回路の変形例］
次に、ＥＳＤ保護回路の変形例について説明する。

【0092】

図１３は、本変形例に係るＥＳＤ保護回路６０ａの構成を例示する回路図である。図１３に示すように、本変形例に係るＥＳＤ保護回路６０ａを構成するダイオード６２は、ＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタという。）により形成されている。ダイオード６２は、ＰＭＯＳトランジスタのソースとゲートとバックゲートを短絡（いわゆるダイオード接続）したものである。この短絡部は、カソードとして機能する。このＰＭＯＳトランジスタのドレインは、アノードとして機能する。

【0093】

本変形例では、ＥＳＤ保護回路６０ａは、入力端子又は出力端子としてのパッド２４ｂ～２４ｆと、電源配線との間に接続される。この電源電圧（ＶＤＤ）は、下部電極８３に印可される駆動電圧であってもよい。すなわち、ＥＳＤ保護回路６０ａは、パッド２４ｃ～２４ｆと、下部電極端子としてのパッド２４ｂとの間に接続されていてもよい。

【0094】

図１４は、ＥＳＤ保護回路６０ａを構成するＰＭＯＳトランジスタの層構造を例示する図である。本変形例では、例えば、ｎ型半導体基板７０ａを用いる。ＰＭＯＳトランジスタは、ｎ型半導体基板７０ａの表層に形成された２つのｐ型拡散層７１ａ，７２ａと、コンタクト層７３ａと、ゲート電極７４とを有する。ゲート電極７４は、２つのｐ型拡散層７１ａ，７２ａの間に配置されている。

【0095】

例えば、ｐ型拡散層７１ａがソースとして機能し、ｐ型拡散層７２ａがドレインとして機能する。コンタクト層７３ａは、バックゲートとしてのｎ型半導体基板７０ａとの電気的接続のための低抵抗層（ｎ型拡散層）である。ｐ型拡散層７１ａとゲート電極７４とコンタクト層７３ａとは、共通に接続されて短絡される。この短絡部がカソードとして機能し、ｐ型拡散層７２ａがアノードとして機能する。

【0096】

ｎ型半導体基板７０ａは、例えばｎ型シリコン基板である。本変形例を適用する場合には、センサチップ２０をｎ型半導体基板７０ａで形成することが好ましい。この場合には、例えば、加熱部２３はｐ型拡散層により形成すればよい。

【0097】

また、ＥＳＤ保護回路６０ａを構成するＰＭＯＳトランジスタは、ｐ型半導体基板中に設けたｎウェル中に形成することも可能である。

【0098】

さらに、ＥＳＤ保護回路は、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとのいずれか一方に限られず、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを組み合わせて構成することも可能である。

【0099】

［その他の変形例］
以下に、その他の各種変形例について説明する。

【0100】

第１実施形態に係るＥＳＤ保護回路６０を構成するＮＭＯＳトランジスタ、又は変形例に係るＥＳＤ保護回路６０ａを構成するＰＭＯＳトランジスタのゲート電極の形成工程を、湿度検出部２１や温度検出部２２の配線層の形成工程と共通化してもよい。これにより、センサチップ２０の製造工程を簡略化することができる。

【0101】

また、ＥＳＤ保護回路は、ＭＯＳトランジスタに限られず、半導体基板中のｐｎ接合により構成することも可能である。この場合には、ゲート電極が不要となるので、センサチップ２０の製造工程をさらに簡略化することができる。

【0102】

上記実施形態では、温度検出部２２をｎｐｎ型のバイポーラトランジスタ９０により構成しているが、ｐｎｐ型のバイポーラトランジスタにより構成してもよい。さらに、バイポーラトランジスタに代えて、１又は複数のｐｎ接合ダイオードにより温度検出部２２を構成してもよい。

【0103】

また、温度検出部２２は、ｐｎ接合を有するバンドギャップ型以外の温度センサであってもよい。例えば、温度検出部２２は、不純物拡散層（ｎ型拡散層又はｐ型拡散層）を抵抗体として用い、抵抗値の温度依存性に基づいて温度を検出する抵抗型温度センサであってもよい。

【0104】

図１５は、温度検出部を抵抗型温度センサとした例を示す図である。図１５に示す温度検出部２２ａは、第１抵抗体２０１と、第２抵抗体２０２と、第３抵抗体２０３と、第４抵抗体２０４とが互いに接続されたブリッジ回路２００を有する。

【0105】

第１抵抗体２０１と第２抵抗体２０２とは、電源電位（ＶＤＤ）とグランド電位との間に直列に接続される。同様に、第３抵抗体２０３と第４抵抗体２０４とは、電源電位とグランド電位との間に直列に接続される。

【0106】

第１～第４抵抗体２０１～２０４は、半導体基板の表層に形成されたｎ型拡散層又はｐ型拡散層である。第１抵抗体２０１と第４抵抗体２０４とは、不純物濃度がほぼ同一であって、温度係数がほぼ同一である。第２抵抗体２０２と第３抵抗体２０３とは、不純物濃度がほぼ同一であって、温度係数がほぼ同一である。

【0107】

第１抵抗体２０１と第２抵抗体２０２との接続部の電位Ｖ１は、外部端子ＯＵＴ１を介して差動増幅器２１０に入力される。第３抵抗体２０３と第４抵抗体２０４との接続部の電位Ｖ２は、外部端子ＯＵＴ２を介して差動増幅器２１０に入力される。外部端子ＯＵＴ１，ＯＵＴ２は、前述の温度検出用端子に代えて２つのパッド２４により形成されたものである。

【0108】

差動増幅器２１０は、例えば、ＡＳＩＣチップ３０内に設けられており、電位Ｖ１と電位Ｖ２との差を増幅して、差動出力Ｖｏｕｔを出力する。第１抵抗体２０１と第４抵抗体２０４との抵抗値をＲ１、第２抵抗体２０２と第３抵抗体２０３との抵抗値をＲ２とすると、差動出力値Ｖｏｕｔは下式（１）で表される。

【0109】

Ｖｏｕｔ＝［（Ｒ１－Ｒ２）／（Ｒ１＋Ｒ２）］×ＶＤＤ ・・・（１）
抵抗値Ｒ１，Ｒ２の温度に対する変化がそれぞれ異なるので、差動出力Ｖｏｕｔに基づいて温度を求めることができる。なお、式（１）によると、差動出力Ｖｏｕｔは、電源電位ＶＤＤに依存するので、差動出力Ｖｏｕｔを電源電位ＶＤＤで割った値Ｖｏｕｔ／ＶＤＤに基づいて温度を求めることが好ましい。

【0110】

また、上記実施形態では、半導体基板に温度検出部２２や加熱部２３を形成しているが、これらに限られず、例えば、アンプ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、レギュレータなどの回路を、上記半導体製造工程を用いて同時に形成することも可能である。

【0111】

また、上記実施形態では、故障判定部３４をＡＳＩＣチップ３０内に設けているが、故障判定部３４をＡＳＩＣチップ３０の外部、すなわち湿度検出装置１０の外部の外部装置（例えばマイコン）内に設けてもよい。

【0112】

また、本開示において、「覆う」や「上」という文言により表される２つの要素の位置関係は、第１の要素を第２の要素の表面に、他の要素を介して間接的に設けられる場合、及び直接的に設けられる場合の両方を含む。

【0113】

また、上記実施形態では、湿度検出装置１０を、センサチップ２０とＡＳＩＣチップ３０とを積層したスタック構造としているが、本発明は、スタック構造以外の湿度検出装置にも適用可能である。

【0114】

以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。

【符号の説明】

【0115】

１０ 湿度検出装置、２０ センサチップ（第１半導体チップ）、２１ 湿度検出部、 ２２ 温度検出部、 ２３ 加熱部、２４，２４ａ～２４ｆ ボンディングパッド、３０ ＡＳＩＣチップ（第２半導体チップ）、３１ 湿度計測処理部、３２ 温度計測処理部、３３ 加熱制御部、３４ 故障判定部、４０ モールド樹脂、４１ リード端子、４２ 第１ＤＡＦ、４５ 第２ＤＡＦ、５０ 開口部、５１ 有効開口部、６０，６０ａ ＥＳＤ保護回路（静電気放電保護回路）、６１，６２ ダイオード、７０ ｐ型半導体基板、７０ａ ｎ型半導体基板、８０ 湿度検出用キャパシタ、８１ 参照用キャパシタ、８２ 参照電極、８３ 下部電極、８４ 上部電極、８４ａ 開口、８６ 感湿膜、８７ オーバーコート膜、９０ バイポーラトランジスタ、９１ ｎ型拡散層、９２ ｐ型拡散層、９３ ｎ型拡散層、１０６ ｎ型拡散層、１１０ 第１絶縁膜、１１１ 第２絶縁膜、１１２ 第３絶縁膜、１２０ 第１配線層、１２１ 第２配線層、１２２ 第１プラグ層、１２３ 第２プラグ層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】