特許 7174142 グリッチを検出するためのシステム及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-11-08

(45)【発行日】2022-11-17

(54)【発明の名称】グリッチを検出するためのシステム及び方法

(51)【国際特許分類】

   G01R 29/00 20060101AFI20221109BHJP

   G01R 19/165 20060101ALI20221109BHJP

【ＦＩ】

G01R29/00 H

G01R19/165 C

【請求項の数】 14

(21)【出願番号】P 2021503028

(86)(22)【出願日】2019-07-11

(65)【公表番号】

(43)【公表日】2021-11-25

(86)【国際出願番号】 US2019041297

(87)【国際公開番号】W WO2020023217

(87)【国際公開日】2020-01-30

【審査請求日】2021-03-12

(31)【優先権主張番号】16/046,159

(32)【優先日】2018-07-26

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】500324750

【氏名又は名称】バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】コワル， キース イー．

【審査官】永井 皓喜

(56)【参考文献】

【文献】特開２０１５－２２８６３９（ＪＰ，Ａ）

【文献】特開２００８－１８６８０１（ＪＰ，Ａ）

【文献】特開２０１６－４８６６５（ＪＰ，Ａ）

【文献】特開２００８－１５１５４０（ＪＰ，Ａ）

【文献】特開２００９－１２８０８１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１２／０００３７６０（ＵＳ，Ａ１）

【文献】特開２００１－３１８１３０（ＪＰ，Ａ）

【文献】特開平７－２４４０７９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｒ ２９／００

Ｇ０１Ｒ １９／０４

Ｇ０１Ｒ １９／１６５

Ｇ０１Ｒ １９／１７

Ｇ０１Ｒ ３１／２８

Ｈ０１Ｌ ２１／２６５

Ｈ０１Ｊ ３７／３１７

Ｈ０３Ｍ １／１２

(57)【特許請求の範囲】

【請求項1】

グリッチ監視システムであって、
アナログ電圧信号及び電流信号をデジタル値へと変換するためのアナログデジタル変換回路と、
グリッチウィンドウレジスタ及びグリッチ期間レジスタを含むトリガ論理回路であって、
前記グリッチウィンドウレジスタが前記デジタル値のための上の閾値及び下の閾値を設定し、これにより、或るデジタル値が前記上の閾値より大きく又は前記下の閾値よりも小さいときにはグリッチが検出され、
前記グリッチ期間レジスタが、連続して起きるグリッチの数を設定してトリガを引き起こす、トリガ論理回路と、
前記デジタル値が格納されるメモリと、
前記トリガが起きた位置のアドレスをメモリに保存するアドレス論理回路と
を備える、グリッチ監視システム。

【請求項2】

前記トリガが起きた後に前記メモリに格納されるデータ量を設定するポストトリガレジスタを更に備える、請求項１に記載のグリッチ監視システム。

【請求項3】

前記メモリに前記デジタル値を格納する前に前記デジタル値を操作するデータ論理回路をさらに備える、請求項１に記載のグリッチ監視システム。

【請求項4】

前記デジタル値が、前記メモリに格納される前にローパスフィルタ又はハイパスフィルタに通される、請求項３に記載のグリッチ監視システム。

【請求項5】

前記デジタル値が、前記メモリに格納される前に、高速フーリエ変換に掛けられる、請求項３に記載のグリッチ監視システム。

【請求項6】

前記アナログデジタル変換回路がサンプルタイプレジスタを含み、前記デジタル値は、前記サンプルタイプレジスタに格納された情報に基づいて、生データ又は平均化されたデータを表しうる、請求項１に記載のグリッチ監視システム。

【請求項7】

イオン注入装置であって、
イオン源と、
電気的にバイアスが掛けられる構成要素と、
前記電気的にバイアスが掛けられる構成要素に電圧信号及び電流信号を供給する電源と、
請求項１に記載のグリッチ監視システムであって、アナログである前記電圧信号及び電流信号が前記グリッチ監視システムによって監視される、グリッチ監視システムと
を備える、イオン注入装置。

【請求項8】

グリッチ監視システムであって、
アナログ電圧信号及び電流信号をデジタル値へと変換するためのアナログデジタル変換回路であって、
前記アナログデジタル変換回路は、前記アナログ電圧信号及び電流信号がデジタル値に変換される周波数及び期間を決定するサンプルレートレジスタと、サンプルタイプレジスタと、を含み、
前記デジタル値は、前記サンプルタイプレジスタに格納された情報に基づいて、生データ又は平均化されたデータを表し得、
平均化されたデータが利用されるときには、前記アナログデジタル変換回路が各期間の間に複数の測定を実施して、前記複数の測定の平均値を前記デジタル値として生成する、アナログデジタル変換回路と、
トリガを決定するためのトリガ論理回路と、
前記デジタル値が格納されるメモリと、
前記トリガが起きた位置のアドレスをメモリに保存するアドレス論理回路と
を備える、グリッチ監視システム。

【請求項9】

前記メモリに前記デジタル値を格納する前に前記デジタル値を操作するデータ論理回路をさらに備える、請求項８に記載のグリッチ監視システム。

【請求項10】

イオン注入装置であって、
イオン源と、
電気的にバイアスが掛けられる構成要素と、
前記電気的にバイアスが掛けられる構成要素に電圧信号及び電流信号を供給する電源と、
請求項８に記載のグリッチ監視システムであって、アナログである前記電圧信号及び電流信号が前記グリッチ監視システムによって監視される、グリッチ監視システムと
を備える、イオン注入装置。

【請求項11】

グリッチ監視システムであって、
アナログ電圧信号及び電流信号をデジタル値へと変換するためのアナログデジタル変換回路と、
トリガを決定するためのトリガ論理回路と、
前記デジタル値が格納されるメモリと、
前記メモリに前記デジタル値を格納する前に前記デジタル値を操作するデータ論理回路と、
前記トリガが起きた位置のアドレスをメモリに保存するアドレス論理回路と
を備え、
前記デジタル値が、前記メモリに格納される前にローパスフィルタに通される、グリッチ監視システム。

【請求項12】

グリッチ監視システムであって、
アナログ電圧信号及び電流信号をデジタル値へと変換するためのアナログデジタル変換回路と、
トリガを決定するためのトリガ論理回路と、
前記デジタル値が格納されるメモリと、
前記メモリに前記デジタル値を格納する前に前記デジタル値を操作するデータ論理回路と、
前記トリガが起きた位置のアドレスをメモリに保存するアドレス論理回路と
を備え、
前記デジタル値が、前記メモリに格納される前にハイパスフィルタに通される、グリッチ監視システム。

【請求項13】

グリッチ監視システムであって、
アナログ電圧信号及び電流信号をデジタル値へと変換するためのアナログデジタル変換回路と、
トリガを決定するためのトリガ論理回路と、
前記デジタル値が格納されるメモリと、
前記メモリに前記デジタル値を格納する前に前記デジタル値を操作するデータ論理回路と、
前記トリガが起きた位置のアドレスをメモリに保存するアドレス論理回路と
を備え、
前記デジタル値が、前記メモリに格納される前に、高速フーリエ変換に掛けられる、グリッチ監視システム。

【請求項14】

イオン注入装置であって、
イオン源と、
電気的にバイアスが掛けられる構成要素と、
前記電気的にバイアスが掛けられる構成要素に電圧信号及び電流信号を供給する電源と、
請求項１１から請求項１３のいずれか１項に記載のグリッチ監視システムであって、アナログである前記電圧信号及び電流信号が前記グリッチ監視システムによって監視される、グリッチ監視システムと
を備える、イオン注入装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は、グリッチを検出するためのシステム及び方法に関し、より詳細には、イオン注入システム内のグリッチの近傍で生じる情報の格納に関する。

【背景技術】

【0002】

半導体素子の作製には、複数の別々の複雑なプロセスが含まれる。１つのこのようなプロセスは、材料がワークピースか除去されるエッチングプロセスでありうる。他のプロセスは、材料がワークピースの上に堆積させられる堆積プロセスでありうる。更に別のプロセスは、イオンがワークピース中に注入されるイオン注入プロセスでありうる。

【0003】

所望の経路に沿ってイオンを方向付けるために、電極といった、電気的にバイアスが掛けられる構成要素を備えたシステムが利用される。上記電極の幾つかは、相対的に高い電圧で維持される。上記電極は、非常に異なった電圧でありうる他の構成要素の近傍に配置されうる。互いにすぐ近くにある構成要素間の上記電圧差は、電源におけるアーク放電又はグリッチを引き起こす。上記グリッチは、処理されるワークピースにおける欠陥又は性能劣化につながりうる。

【0004】

上記グリッチの原因を理解することは、システム上の問題を正す際に役立ちうる。従って、グリッチの直前に発生し継続しているイベントを記録することは、システムを診断する際に助けとなりうる。

【0005】

従って、グリッチを監視し、そのグリッチイベントの直前に発生し継続している情報を記録するためのシステム及び方法があれば有益であろう。さらに、検出されるグリッチの振幅及び期間を変えられる場合には有利であろう。加えて、上記情報が、当該情報を解析するために制御システムに供給可能である場合には有利であろう。

【発明の概要】

【0006】

グリッチ監視システムが開示される。グリッチ監視システムによって、１つ以上のチャネルについての電圧及び電流のデータの取得が可能となる。加えて、グリッチの前に発生した電圧及び電流のデータも更なる解析のために取得することが可能である。データ量は、数千又は数百万バイトでありうる。加えて、上の閾値、下の閾値、及び期間を含むグリッチの記述がプログラミングされうる。このことにより、望まれる場合には、電圧又は電流における誤った懸念を払拭することが可能となる。さらに、電圧及び電流のデータは、望まれる場合には、メモリに格納される前にフィルタに掛けられる。このデータは後に、グリッチの潜在的な原因及び可能な是正措置を決定するために、主コントローラによって取り出されて、解析されうる。

【0007】

一実施形態に従って、グリッチ監視システムが開示される。グリッチ監視システムは、
アナログ電圧信号及び電流信号をデジタル値へと変換するためのアナログデジタル変換回路と、
グリッチウィンドウレジスタ及びグリッチ期間レジスタを含むトリガ論理回路であって、
グリッチウィンドウレジスタがデジタル値のための上の閾値及び下の閾値を設定し、これにより、或るデジタル値が上の閾値より大きく又は下の閾値よりも小さいときにはグリッチが検出され、
グリッチ期間レジスタが、連続して起きるグリッチの数を設定してトリガを引き起こす、トリガ論理回路と、
デジタル値が格納されるメモリと、
トリガが起きた位置のアドレスをメモリに保存するアドレス論理回路と
を備える。
特定の実施形態において、グリッチ監視システムは、トリガが起きた後にメモリに格納されるデータ量を設定するポストトリガレジスタを備える。特定の実施形態において、グリッチ監視システムは、メモリにデジタル値を格納する前にデジタル値を操作するデータ論理回路を備える。特定のさらなる実施形態において、デジタル値が、メモリに格納される前にローパスフィルタに通される。特定のさらなる実施形態において、デジタル値が、メモリに格納される前にハイパスフィルタに通される。特定のさらなる実施形態において、デジタル値が、メモリに格納される前に、高速フーリエ変換に掛けられる。幾つかの実施形態において、アナログデジタル変換回路が、アナログ電圧信号及び電流信号がデジタル信号に変換される周波数を決定するサンプルレートレジスタを含む。特定の実施形態において、アナログデジタル変換回路がサンプルタイプレジスタを含み、デジタル値は、サンプルタイプレジスタに格納された情報に基づいて、生データ又は平均化されたデータを表しうる。

【0008】

他の実施形態に従って、グリッチ監視システムが提供される。グリッチ監視システムは、
アナログ電圧信号及び電流信号をデジタル値へと変換するためのアナログデジタル変換回路であって、
アナログデジタル変換回路は、アナログ電圧信号及び電流信号がデジタル値に変換される周波数及び期間を決定するサンプルレートレジスタと、サンプルタイプレジスタと、を含み、
デジタル値は、サンプルタイプレジスタに格納された情報に基づいて、生データ又は平均化されたデータを表し得、
平均化されたデータが利用されるときには、アナログデジタル変換回路が各期間の間に複数の測定を実施して、複数の測定の平均値をデジタル値として生成する、アナログデジタル変換回路と、
トリガを決定するためのトリガ論理回路と、
デジタル値が格納されるメモリと、
トリガが起きた位置のアドレスを保存するメモリにアドレス論理回路と
を備える。
特定の実施形態において、グリッチ監視システムは、メモリにデジタル値を格納する前にデジタル値を操作するデータ論理回路を備える。特定のさらなる実施形態において、デジタル値が、メモリに格納される前にローパスフィルタに通される。特定のさらなる実施形態において、デジタル値が、メモリに格納される前にハイパスフィルタに通される。特定のさらなる実施形態において、デジタル値が、メモリに格納される前に、高速フーリエ変換に掛けられる。

【0009】

他の実施形態に従って、グリッチ監視システムが提供される。グリッチ監視システムは、
アナログ電圧信号及び電流信号をデジタル値へと変換するためのアナログデジタル変換回路と、
トリガを決定するためのトリガ論理回路と、
デジタル値が格納されるメモリと、
メモリにデジタル値を格納する前にデジタル値を操作するデータ論理回路と、
トリガが起きた位置のアドレスをメモリに保存するアドレス論理回路と
を備える。
特定のさらなる実施形態において、デジタル値が、メモリに格納される前にローパスフィルタに通される。特定のさらなる実施形態において、デジタル値が、メモリに格納される前にハイパスフィルタに通される。特定のさらなる実施形態において、デジタル値が、メモリに格納される前に、高速フーリエ変換に掛けられる。

【0010】

他の実施形態に従って、イオン注入装置が提供される。イオン注入装置は、
イオン源と、
電気的にバイアスが掛けられる構成要素と、
電気的にバイアスが掛けられる構成要素に電圧信号及び電流信号を供給する電源と、
先に記載のグリッチ監視システムのいずれかであって、アナログである電圧信号及び電流信号が当該グリッチ監視システムによって監視される、先に記載のグリッチ監視システムのいずれかと
を備える。

【0011】

本開示のより良い理解のために、添付の図面が参照され、参照により本明細書に組み込まれる。

【図面の簡単な説明】

【0012】

【図1】一実施形態に係るグリッチ監視システムを備えた半導体システムの代表図である。

【図2】一実施形態に係るグリッチを監視するためのシステムの代表図である。

【図3】一実施形態に係るアナログデジタル変換回路の代表ブロック図を示す。

【図4】一実施形態に係るトリガ回路の代表ブロック図を示す。

【図5】上の閾値及び下の閾値を含む波形を示す。

【図6】一実施形態に係るアドレス論理回路の代表ブロック図を示す。

【図7】一実施形態に係るデータ論理回路の代表ブロック図を示す。

【発明を実施するための形態】

【0013】

図１は、本開示に記載されるグリッチ監視システムと共に使用されうる半導体処理システムの第１の実施形態を示している。半導体処理システムはイオン源１００を含み、イオン源１００は、イオン源チャンバ１１０を画定する複数のチャンバ壁１１１を含む。特定の実施形態において、イオン源１００はＲＦイオン源でありうる。本実施形態では、ＲＦアンテナが誘電体窓に向かって配置されうる。上記誘電体窓は、チャンバ壁１１１のうちの１つの一部又は全てを含みうる。ＲＦアンテナは、銅といった導電性材料を含みうる。ＲＦ電源は、ＲＦアンテナと電気的に繋がっている。ＲＦ電源は、ＲＦアンテナにＲＦ電圧を供給しうる。ＲＦ電源により供給される電力は、０．１ｋＷと１０ｋＷとの間であってよく、１ＭＨｚと１５ＭＨｚとの間といった任意の適切な周波数であってよい。さらに、ＲＦ電源により供給される電力はパルス状でありうる。

【0014】

他の実施形態において、カソードがイオン源チャンバ１１０内に配置される。フィラメントがカソードの後ろに配置されており、電圧が加えられると電子を放出する。上記電子がカソードに引き付けられ、カソードが今度はその電子をイオン源チャンバ１１０内へと放出する。このカソードは、フィラメントから放出された電子により間接的に加熱されるため、間接加熱カソード（ＩＨＣ：ｉｎｄｉｒｅｃｔｌｙ ｈｅａｔｅｄ ｃａｔｈｏｄｅ）と称されうる。

【0015】

他の実施形態が可能である。例えば、プラズマが、Ｂｅｒｎａｓイオン源又は容量結合プラズマ（ＣＣＰ：ｃａｐａｃｉｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ）源によってなど、様々なやり方で生成されうる。プラズマを生成するやり方は、本開示によって限定されない。

【0016】

抽出プレート１１２と称される１つのチャンバ壁が抽出開口１１５を含んでいる。抽出開口１１５は、イオン源チャンバ１１０内で生成されたイオンがそこを通って抽出されワークピース１０に向かって方向付けられる開口部でありうる。抽出開口１１５は、任意の適切な形状であってよい。特定の実施形態において、抽出開口１１５は、楕円形又は矩形の形状をしていてよく、上記楕円形又は矩形の形状は、長さと称する１つの次元を有し、当該１つの次元は、高さと称する第２の次元よりも遥かに長くありうる。

【0017】

特定の実施形態において、チャンバ壁１１１及び抽出プレート１１２の全てが導電性である。他の実施形態において、抽出プレート１１２のみが導電性であり、バイアス電源と電気的に繋がっている。残りのチャンバ壁１１１は、誘電材料で作製されうる。

【0018】

抽出開口１１５外部の近傍には抽出光学系１７０が配置されている。特定の実施形態において、抽出光学系１７０は、１つ以上の電極１８０を含む。各電極１８０は、開口１８５が配置された単一の導電性の構成要素でありうる。代替的に、各電極１８０は、２つの導電性の構成要素であって、当構成要素間に開口１８５を作るために互いに離間した２つの導電性の構成要素から成りうる。電極１８０は、チタンといった金属でありうる。１つ以上の電極１８０が、接地に電気的に接続されうる。特定の実施形態において、１つ以上の電極１８０に、電極電源１８８を用いてバイアスが掛けられうる。電極電源１８８は、イオン源チャンバ１１０に対して１つ以上の電極１８０にバイアスを掛けて、抽出開口１１５を介してイオンを引き付けるために利用されうる。抽出開口１１５と開口１８５とは位置合わせされている。

【0019】

図１では２つの電極１８０を示しているが、他の実施形態において、抽出光学系１７０はより複雑でありうる。例えば、抽出光学系１７０は、１つ以上の追加的な電極を含みうる。抽出光学系１７０の構成は変えられてよく、本開示によっては限定されない。さらに、電極電源１８８が１つ示されているが、複数の電極電源１８８も使用しうると理解されたい。

【0020】

抽出光学系１７０から下流には、質量分析器２００が位置しうる。質量分析器は、抽出されたイオンの経路を案内するために磁場を利用する。質量分析器２００は、その末端に分析スリットを含む。選択された質量及び電荷を有するイオンのみが、分解スリットを介して方向付けられる。

【0021】

イオン注入システムは、第１の加速／減速ステージ２１０も含みうる。第１の加速／減速ステージ２１０は、イオンビームを減速させ又はイオンビームを加速させることのいずれかにより、イオンビームのエネルギーを操作するために利用される。このことは、第１の加速／減速ステージ２１０を含む電極にバイアス電圧を印加することによって実現されうる。ステージ電源２１５が、第１の加速／減速ステージ２１０にバイアス電圧を供給するために利用されうる。

【0022】

第１の加速／減速ステージ２１０の下流には、第２の加速／減速ステージ２２０が存在しうる。第２の加速／減速ステージ２２０は、イオンビームの偏向、減速、及び焦点を別々に制御するよう構成されたビームラインレンズの構成要素である。例えば、第２の加速／減速ステージ２２０は、垂直静電エネルギーフィルタ（ＶＥＥＦ：ｖｅｒｔｉｃａｌ ｅｌｅｃｔｒｏｓｔａｔｉｃ ｅｎｅｒｇｙ ｆｉｌｔｅｒ）、又は静電フィルタ（ＥＦ：ｅｌｅｃｔｒｏｓｔａｔｉｃ ｆｉｌｔｅｒ）でありうる。第２の加速／減速ステージ２２０は、１つ以上の電極２２１を含む電極構成を含みうる。１つ以上の電極２２１が、各電源と繋がりうる。明確にするため、ＶＥＥＦ電源２２４が１つだけ示されている。

【0023】

稼働中には、ガス貯蔵容器からの供給ガスが、ガス入口を通じてイオン源チャンバ１１０に導入される。供給ガスにエネルギーが加えられ、プラズマが生成される。当該プラズマ中のイオンは、典型的に正電荷を帯びている。電極１８０が、チャンバ壁１１１及び抽出プレート１１２に対してバイアスが掛けられるため、イオンが、イオンビーム１の形態により抽出開口１１５から出る。イオンビーム１は、抽出開口１１５、開口１８５、質量分析器２００、第１の加速／減速ステージ２１０、及び第２の加速／減速ステージ２２０を通って、ワークピース１０に向かって進む。

【0024】

主コントローラ２５０も、システムを制御するために利用される。主コントローラ２５０は、処理ユニットと、関連するメモリデバイスと、を有する。上記メモリデバイスは、命令を含んでおり、この命令は、処理ユニットによって実行されたときには、システムが本明細書に記載の機能を実行することを可能とする。上記メモリデバイスは、ＦＬＡＳＨ ＲＯＭ、電気的消去可能ＲＯＭ、又は他の適切なデバイスといった、不揮発性メモリでありうる。他の実施形態において、メモリデバイスは、ＲＡＭ又はＤＲＡＭといった揮発性のメモリでありうる。特定の実施形態において、主コントローラ２５０は、汎用コンピュータ、組み込みプロセッサ、又は、特別に設計されたマイクロコントローラでありうる。主コントローラ２５０の実際の実装は、本開示によって限定されない。

【0025】

主コントローラ２５０は、各電源と通信することが可能であり、さらに、電気的にバイアスが掛けられる構成要素のそれぞれとも通信することが可能であり、これにより、主コントローラ２５０は、電気的にバイアスが掛けられる各構成要素に印加される実際の電圧を制御して監視することが可能である。電気的にバイアスが掛けられる構成要素には、電極１８０、第１の加速／減速ステージ２１０、及び第２の加速／減速ステージ２２０が含まれる。例えば、主コントローラ２５０は、抽出光学系１７０内の電極１８０、第１の加速／減速ステージ２１０、及び第２の加速／減速ステージ２２０に印加される実際の電圧を監視しうる。上記電圧が許容可能な範囲内にない場合には、主コントローラ２５０は、不具合が起きていると決定しうる。

【0026】

多くのイオン注入システムでは、グリッチが起こりうる。バイアスが掛かった電極といった高電圧部品が、接地電極、機械的支持体、又は他の部品といった接地された構成要素に対して放電したときに、グリッチは起こりうる。例えば、抽出光学系１７０は、接地された第１の電極と、高電圧でバイアスが掛けられる第２の電極と、を含みうる。これらの電極上に粒子が形成された場合には、当該電極間でアーク放電が起こりうる。

【0027】

従って、特定の実施形態において、バイアスが掛けられる１つ以上の構成要素の電圧及び電流を、時間関数として示すトレースを作製することが有利でありうる。上記トレースは、時間、電流、及び電圧を含むテーブルの形態であってよい。さらに、グリッチ前及びグリッチ後の情報を含むことが有利である。

【0028】

グリッチ監視システム３００は、バイアスが掛けられる１つ以上の電気部品に印加されている電圧及び電流に関連する情報を記録するために利用される。或る特定のチャネルが、電気的にバイアスが掛けられる１つの構成要素に関連付けられた電圧及び電流として定義される。グリッチ監視システム３００は、１つ以上のチャネルを同時に監視することが可能である。幾つかの実施形態において、グリッチ監視システム３００は、４つ以上のチャネルを同時に監視しうる。

【0029】

図２は、一実施形態に係るグリッチ監視システム３００を示している。概念上は、グリッチ監視システム３００は、アナログデジタル（Ａ／Ｄ）変換回路３１０、トリガ論理回路３２０、アドレス論理回路３３０、メモリ３４０、データ論理回路３５０、ネットワークインタフェース３６０、及び、ローカルコントローラ３７０を含む。上記回路のそれぞれを以下により詳細に説明する。

【0030】

図３は、アナログデジタル（Ａ／Ｄ）変換回路３１０の代表ブロック図を示している。アナログデジタル（Ａ／Ｄ）変換回路３１０は、１つ以上のアナログ／デジタルコンバータ（ＡＤＣ）３１１を含む。幾つかの実施形態において、電流レジスタ３１２が、電極電源１８８、ステージ電源２１５、又は、ＶＥＥＦ電源２２４といった電源３１４と、これらに各電気的にバイアスが掛けられる構成要素と、の間に配置されている。電流レジスタ３１２で測定された電圧は、バイアスが掛けられる当該レジスタに供給された電流を表している。従って、幾つかの実施形態において、差動増幅器３１３が、電流レジスタ３１２の反対端と繋がっている。差動増幅器３１３の出力、及び電流レジスタ３１２の出力が、ＡＤＣ３１１への入力でありうる。他の実施形態において、ＡＤＣ３１１は、電源３１４から直接的に電圧信号及び電流信号を受信する。本実施形態では、電流レジスタ３１２及び差動増幅器３１３は利用されない。ＡＤＣ３１１は上記アナログ電圧をデジタル値に変換する。ＡＤＣ３１１は、サンプリングレートとして知られる所定のレートでこれらのアナログ電圧をサンプリングしうる。特定の実施形態において、サンプリングレートが、サンプルレートレジスタ３１５を用いて、ローカルコントローラ３７０によってプログラミングされうる。例えば、サンプリングレートは、１マイクロ秒ごとに１回と、８．１９２ミリ秒ごとに１回と、の間であってよい。当然のことながら、他の実施形態において、他のサンプリングレートが利用されうる。従って、アナログデジタル（Ａ／Ｄ）変換回路３１０の出力には、電気的にバイアスが掛けられる構成要素に供給された電流を表すデジタル値と、この電気的にバイアスが掛けられる構成要素に供給された電圧を表すデジタル値と、が含まれる。これらの２つの値は一緒にチャネルと称されうる。特定の実施形態において、アナログデジタル（Ａ／Ｄ）変換回路３１０は、複数のＡＤＣ３１１を含んでよく、又は、複数のチャネルについて変換を行ってよい。

【0031】

特定の実施形態において、アナログデジタル（Ａ／Ｄ）変換回路３１０は、サンプルタイプレジスタ３１６を含みうる。サンプルタイプレジスタ３１６は、生データと平均化されたデータとの間で選択しうる。換言すれば、サンプリングレートが１マイクロ秒ごとであり、サンプルタイプレジスタ３１６が生データを示した場合には、ＡＤＣ３１１は、毎マイクロ秒ごとに一変換を実施する。サンプリングレートが１マイクロ秒ごとであり、サンプルタイプレジスタ３１６が平均化されたデータを示した場合には、ＡＤＣ３１１は、その１マイクロ秒の時間に複数の変換を行い、平均値をその出力として提示する。

【0032】

アナログデジタル（Ａ／Ｄ）変換回路３１０からの出力は、トリガ論理回路３２０及びアドレス論理回路３３０への入力として機能する。図４は、トリガ論理回路３２０の代表ブロック図を示している。アナログデジタル（Ａ／Ｄ）変換回路３１０の出力は、コンパレータ３２１への入力として利用されうる。コンパレータ３２１はまた、１つ以上のグリッチウィンドウレジスタ３２２と通信する。グリッチウィンドウレジスタ３２２は、電圧、電流、又はその双方のグリッチを定義する上の閾値及び下の閾値を設定する。例えば、図５は、電圧の波形５００を示す代表グラフを示している。それを上回るとグリッチが検出される値が、上の閾値５１０によって設定される。それを下回るとグリッチが検出される値が、下の閾値５２０によって設定される。電圧の波形５００が上の閾値５１０と下の閾値５２０との間にある限りは、グリッチは検出されない。よって、コンパレータ３２１は、電圧の波形が上の閾値５１０と下の閾値５２０との間にあるときには「０」を出力し、電圧の波形５００がこれらの閾値から外れるときには「１」を出力する。コンパレータの出力が図５に示されている。上記の上の閾値及び下の閾値は、ローカルコントローラ３７０によってプログラミングされ、グリッチウィンドウレジスタ３２２に格納されうる。幾つかの実施形態において、グリッチウィンドウレジスタ３２２は、電圧値と電流値のために別々の上の閾値及び下の閾値を保持するために利用されうる。コンパレータ３２１はまた、トリガ有効化レジスタ３２３と通信しうる。トリガ有効化レジスタ３２３は、グリッチが起きているかどうかを決定するためにどちらの値（即ち、電圧及び／又は電流）を監視すべきかを決定するために利用される。換言すれば、幾つかのシナリオにおいて、コンパレータ３２１は、グリッチを検出するために、アナログデジタル（Ａ／Ｄ）変換回路３１０からの電圧値のみを監視しうる。特定のシナリオにおいて、コンパレータ３２１が、グリッチを検出するために、アナログデジタル（Ａ／Ｄ）変換回路３１０からの電流値のみを監視しうる。さらに別のシナリオにおいて、コンパレータ３２１が、グリッチを検出するために、アナログデジタル（Ａ／Ｄ）変換回路３１０からの電圧値と電流値との両方を監視しうる。従って、トリガ有効化レジスタ３２３が、電圧を監視すべきであることを示し、電圧値が上の閾値を上回り又は下の閾値を下回る場合には、コンパレータ３２１は「１」を出力する。

【0033】

特定の実施形態において、コンパレータ３２１の出力は、カウンタ３２４への出力として利用されうる。一実施形態において、カウンタ３２４は、コンパレータ３２１からの出力が「１」であるときにはいつも増分し、コンパレータ３２１からの出力が「０」である場合にはいつもリセットされる。従って、図５に示される例では、カウンタは、第１及び第２のグリッチについては値１に達し、第３のグリッチについては値７に達し、第４のグリッチについては値３に達する。特定の実施形態において、グリッチ期間レジスタ３２５が利用される。このグリッチ期間レジスタ３２５は、グリッチの最短期間を規定する。例えば、グリッチ期間レジスタ３２５が値３に設定される場合には、第１及び第２のグリッチによってはトリガが引き起こされないであろう。しかしながら、第３及び第４のグリッチはトリガが引き起こすであろう。本機能を実行するために、グリッチ期間レジスタ３２５の内容が、カウンタ３２４の値と比較される。カウンタ３２４の値が、グリッチ期間レジスタ３２５の内容と等しく又はそれより大きい場合には、コンパレータ３２６の出力がアサートされて、トリガが生ぜられる。

【0034】

このトリガは、メモリ３４０に書き込まれるデータを制御するために利用される。ローカルコントローラ３７０が一旦グリッチ監視システム３００を初期化すると、グリッチ監視システム３００が、メモリ３４０に情報を書き込み始める。図６は、アドレス論理回路３３０の代表ブロック図を示している。

【0035】

アドレスカウンタ３３１が、メモリ３４０にインデックス付けするために利用される。アドレスカウンタ３３１は、メモリ３４０にデータが書き込まれたときにはいつも増分する。トリガが生じる前でさえもデータがメモリ３４０に書き込まれ、トリガに先んじたデータの格納が可能となることに注意されたい。トリガが生じていない限り、アドレスカウンタ３３１は増分し続ける。メモリ３４０全体が満たされた場合には、アドレスカウンタ３３１が０にリセットされ、以前に書き込まれたデータを上書きし始める。トリガが生じたときには、アドレスカウンタ３３１の現在の値が、トリガアドレスレジスタ３３２に格納される。このトリガアドレスレジスタ３３２は、トリガが起きたアドレスをメモリに格納する。加えて、アドレス論理回路３３０は、トリガが起きた後に格納されるデータ量を表すポストトリガレジスタ３３３を含みうる。このポストトリガレジスタ３３３は、トリガが生じた後に格納されるデータのブロック数を表しうる。データのブロックは、任意の大きさで、例えば、２０４８バイト、４０９６バイト、８１９２バイト、又は任意の他の適切な大きさで構築されうる。ポストトリガレジスタ３３３における上記値は、その後、加算器３３４を用いてトリガアドレスレジスタ３３２に加算される。この総和が、メモリ３４０によって格納すべき終了アドレスを表す。従って、アドレスカウンタ３３１の値が、コンパレータ３３５を用いて上記総和と比較される。これらの値が同じである場合には、アドレスカウンタ３３１が停止され、メモリ３４０にはデータがもはや格納されない。これらの値が異なっている場合には、アドレスカウンタ３３１は増分して更なるデータを格納し続ける。加えて、アドレス論理回路３３０は、トリガの前に格納すべきデータ量を示すプリトリガレジスタ３３６を含みうる。プリトリガレジスタ３３６における値が、減算器３３７を用いてトリガアドレスレジスタ３３２から減算されて、メモリにおける開始アドレスが得られる。従って、トリガイベントの結果として格納されたデータは、開始アドレスで始まって、終了アドレスで終了する。従って、ローカルコントローラ３７０がメモリ３４０からデータを呼び出すときには、データは、上記２つのアドレスによって区切られている。

【0036】

従って、アドレス論理回路３３０によって、プログラム可能又は設定可能なデータ量を、トリガイベントが起きる前及び後に格納することが可能となる。

【0037】

特定の実施形態において、グリッチ監視システム３００は、図７に示しているような、データ論理回路３５０を含みうる。データ論理回路３５０は、アナログデジタル（Ａ／Ｄ）変換回路３１０によって提示されるデータを、当該データがメモリ３４０に格納される前に操作する役割を果たす。データ論理回路３５０は、１つ以上のフィルタ機能レジスタ３５１を含みうる。フィルタ機能レジスタ３５１によって、ローカルコントローラ３７０は、アナログデジタル（Ａ／Ｄ）変換回路３１０によって提示される生データを、メモリ３４０に格納する前にどのように操作すべきかを決定することが可能となる。特定の実施形態において、生データは変更されず、シンプルに、データ演算回路３５２を通される。他の例において、生データが、メモリ３４０に提示される前に、データ演算回路３５２内に配置されたローパスフィルタを通される。特定の実施形態において、ローパスフィルタの遮断周波数も、フィルタ機能レジスタ３５１に格納されうる。他の例において、生データが、メモリ３４０に提示される前に、データ演算回路３５２内に配置されたハイパスフィルタを通される。特定の実施形態において、ハイパスフィルタの遮断周波数もフィルタ機能レジスタ３５１に格納されうる。更に別の実施形態において、高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）が、データ演算回路３５２によって実施されうる。ＦＦＴの結果が、メモリ３４０に提示される。ＦＦＴの結果には、周波数情報及び振幅情報を含む複数データバイトが含まれうる。この情報の全てが、メモリ３４０に格納されうる。

【0038】

データ論理回路３５０は、どのデータをメモリ３４０に格納すべきかを示す取得レジスタ３５３を含みうる。特定の例において、電圧のデータのみが格納される。他の例において、電流のデータのみが格納される。更に別の例において、電圧のデータと電流のデータの両方が格納される。概念上は、セレクタ３５４が、アナログデジタル（Ａ／Ｄ）変換回路３１０からのデータ、及び取得レジスタ３５３と繋がっている。セレクタ３５４は、どのデータがメモリ３４０に提示されるかを決定する。従って、データ論理回路３５０によって、実際の電圧及び電流のデータをローカルコントローラ３７０によって操作することが可能となる。

【0039】

一実施形態において、電力値がメモリ３４０に格納できるように、セレクタ３５４を、電圧値及び電流値を多重化するために利用することが可能である。
他の実施形態において、データ演算回路３５２が、電力値を生成するために多重化動作を実施する。これらの実施形態において、取得レジスタ３５３は、電力値をメモリ３４０に格納すべきであることを表示する１ビットを含みうる。

【0040】

グリッチ監視システム３００は、ネットワークインタフェース３６０も含みうる。特定の実施形態において、ネットワークインタフェース３６０は、ＥｔｈｅｒＣａｔコントローラを含みうる。ＥｔｈｅｒＣａｔコントローラは、格納されたデータといったデータを、メモリ３４０から、主コントローラ２５０といった他のデバイスへと送信するために利用されうる。他の実施形態において、ＥｔｈｅｒＮｅｔコントローラ、ＷｉＦｉコントローラ、ＲＳ－２３２コントローラ、又は他のコントローラといった異なるネットワークコントローラが利用されてよい。

【0041】

加えて、グリッチ監視システム３００は、ローカルコントローラ３７０を含む。ローカルコントローラは、処理ユニットと、関連するメモリデバイスと、を有する。上記メモリデバイスは、命令を含み、命令は、処理ユニットによって実行されたときには、グリッチ監視システムが本明細書に記載の機能を実行することを可能とする。上記メモリデバイスは、ＦＬＡＳＨ ＲＯＭ、電気的消去可能ＲＯＭ、又は他の適切なデバイスといった、不揮発性メモリでありうる。他の実施形態において、メモリデバイスは、ＲＡＭ又はＤＲＡＭといった揮発性のメモリでありうる。特定の実施形態において、ローカルコントローラ３７０は、汎用コンピュータ、組み込みプロセッサ、又は、特別に設計されたマイクロコントローラでありうる。ローカルコントローラ３７０の実際の実装は、本開示によって限定されない。グリッチ監視システム３００は、ローカルコントローラ３７０が他の回路内の内部信号にアクセスできるように設計されている。例えば、１つ以上の他の回路は、ローカルコントローラ３７０がアクセスしうるレジスタを有するものとして記載されている。特定の実施形態において、上記レジスタの少なくとも幾つかは読み出し／書き込みされ、即ち、ローカルコントローラ３７０は、レジスタの内容を読み出すことが可能であり、さらに、その内容を修正することも可能である。上記レジスタの幾つかは読み出しのみが可能であり、ローカルコントローラ３７０はレジスタの内容にアクセスしうるがレジスタの内容を修正することが出来ないことを示している。他のレジスタは、書き込みのみが可能であり、ローカルコントローラ３７０は内容を修正することのみ可能であるが、レジスタを読み出しできないことを示している。

【0042】

稼働中には、ローカルコントローラ３７０がグリッチ監視システム３００を初期化しうる。このことは、以下のレジスタのうちの少なくとも幾つか、即ち、サンプルレートレジスタ３１５、サンプルタイプレジスタ３１６、グリッチウィンドウレジスタ３２２、グリッチ期間レジスタ３２５、トリガ有効化レジスタ３２３、ポストトリガレジスタ３３３、プリトリガレジスタ３３６、フィルタ機能レジスタ３５１、及び、取得レジスタ３５３のうちの少なくとも幾つかに値を書き込むことで実施されうる。特定の実施形態において、グリッチ監視システム３００を作動可能にする役目を果たすためトリガ有効化レジスタ３２３に最後に書き込まれる。他の実施形態において、別のレジスタ又はレジスタビットが、システムを作動可能にするために利用される。グリッチ監視システム３００が一旦作動されると、先に記載したようにデータを格納し始める。トリガ条件が一旦満たされると、アドレス論理回路３３０は、ポストトリガレジスタ３３３で示されるデータ量が格納されるまで、アドレスを増分し続ける。

【0043】

データが取得された後で、ローカルコントローラ３７０は、格納されたデータを読み出しうる。一実施形態において、ローカルコントローラ３７０は、データ論理回路３５０内に含まれたレジスタであって、メモリ３４０に格納された次のデータワードをローカルコントローラ３７０に提供するレジスタを読み出しうる。このデータは、並列又は直列データとして提示されうる。他の実施形態において、ローカルコントローラ３７０は、メモリ３４０に直接アクセスすることが可能でありうる。

【0044】

本明細書に記載のシステム及び方法には、数多くの利点がある。グリッチ監視システムによって、グリッチの上の閾値及び下の閾値、並びに、トリガを生成するために利用されるグリッチの期間を含む数多くのパラメータのカスタマイズが可能となる。このことによって、システムの精確なトリガか可能となり、所望のデータが取得される。さらに、グリッチ監視システムはまた、サンプルタイプ及びサンプリングレートにおける変動を含む、アナログ信号のサンプリングのカスタマイズを可能とする。加えて、グリッチ監視システムは、メモリに格納される前のデジタル値の操作を可能とする。この操作によってさらに、データの解析が可能となる。有利に、上記グリッチ監視システムは、イオン注入装置と共に利用することが可能であり、これにより、稼働中に１つ以上の電力供給部を監視することが出来る。

【0045】

本開示は、本明細書に記載の特定の実施形態による範囲には限定されない。実際に、本明細書に記載の実施形態に加えて、本開示の他の様々な実施形態及び本開示への変更が、先の明細書の記載及び添付の図面から当業者には明らかであろう。従って、このような他の実施形態及び変更が本開示の範囲内に入ることが意図されている。さらに、本明細書では、特定の目的のための特定の環境における特定の実装の関連で本開示を説明してきたが、当業者は、その有用性がこれに限定されず、本開示が、任意の数の目的のために任意の数の環境において有益に実現されうることが分かるであろう。
従って、以下に記載される特許請求項の範囲は、本明細書に記載される本開示の完全な範囲及び思想の観点から、解釈されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】