知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-11-11
(45)【発行日】2022-11-21
(54)【発明の名称】電子素子実装用基板、および、電子装置
(51)【国際特許分類】
H01L 23/12 20060101AFI20221114BHJP
H01L 23/13 20060101ALI20221114BHJP
H05K 3/46 20060101ALI20221114BHJP
【ＦＩ】
H01L23/12 F
H01L23/12 C
H01L23/12 L
H05K3/46 H
H05K3/46 Q
【請求項の数】
12
(21)【出願番号】P 2021512033
(86)(22)【出願日】2020-03-27
(86)【国際出願番号】 JP2020014150
(87)【国際公開番号】W WO2020203824
(87)【国際公開日】2020-10-08
【審査請求日】2021-09-09
(31)【優先権主張番号】P 2019065772
(32)【優先日】2019-03-29
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000006633
【氏名又は名称】京セラ株式会社
(74)【代理人】
【識別番号】110000338
【氏名又は名称】特許業務法人ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ
(72)【発明者】
【氏名】加治佐 定
(72)【発明者】
【氏名】植村 恭二
【審査官】正山 旭
(56)【参考文献】
【文献】特開平０８－０４６０８５（ＪＰ，Ａ）
【文献】国際公開第２０１７／０８６２２２（ＷＯ，Ａ１）
【文献】特開平０８－１８６１９５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２３／１２
Ｈ０１Ｌ ２３／１３
Ｈ０５Ｋ ３／４６
(57)【特許請求の範囲】
【請求項1】
基板と、該基板の上面に位置する複数の電極と、を備え、
前記基板は、電子素子実装領域を有し、
前記複数の電極は、前記電子素子実装領域を囲んで位置し、
前記基板は、前記電子素子実装領域を含むとともに、前記複数の電極の間にわたる第１凸部、または、平面視における前記基板の外縁から前記複数の電極の間にわたる第２凸部のいずれかを少なくとも有し、
前記第１凸部および／または前記第２凸部は、前記上面のうち前記複数の電極が位置する上面から離れる方向に突出している、
電子素子実装用基板。
【請求項2】
平面視において、前記第１凸部の外縁および／または前記第２凸部の内縁は、曲線である、請求項１に記載の電子素子実装用基板。
【請求項3】
平面視において、前記第１凸部の外縁および／または前記第２凸部の内縁は、波形状である、請求項１または請求項２に記載の電子素子実装用基板。
【請求項4】
前記基板は、前記第１凸部および前記第２凸部を有しており、平面視において、前記第１凸部の外縁と前記第２凸部の内縁は相似形である、請求項１～３のいずれか１つに記載の電子素子実装用基板。
【請求項5】
前記第１凸部の一部および／または前記第２凸部の一部は、前記複数の電極の一部を覆っている、請求項１～４のいずれか１つに記載の電子素子実装用基板。
【請求項6】
前記第１凸部の上端および／または前記第２凸部の上端は、前記複数の電極の上端よりも上方に位置している、請求項１～５のいずれか１つに記載の電子素子実装用基板。
【請求項7】
前記第１凸部および／または前記第２凸部は、第１基板部と、前記第１基板部の上面に位置した、第２基板部とを有している、請求項１～６のいずれか１つに記載の電子素子実装用基板。
【請求項8】
前記第２基板部は、前記第１基板部と異なる材料である、請求項７に記載の電子素子実装用基板。
【請求項9】
前記第２基板部は、第１層および第２層を有しており、前記第１層は、前記複数の電極の上端よりも下方に位置するとともに、前記第２層の上端は、前記複数の電極の上端よりも上方に位置する、請求項７または請求項８に記載の電子素子実装用基板。
【請求項10】
前記第１層の縁は、前記第２層の縁よりも大きい、請求項９に記載の電子素子実装用基板。
【請求項11】
前記基板は、前記第１凸部および前記第２凸部を有しており、前記第１凸部と前記第２凸部とが繋がっているとともに、前記複数の電極が前記第１凸部と前記第２凸部とに囲まれている、請求項１～１０のいずれか１つに記載の電子素子実装用基板。
【請求項12】
請求項１～１１のいずれか１つに記載の電子素子実装用基板と、前記実装領域に実装された電子素子と、を備えた、電子装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等が実装される電子素子実装用基板、電子装置および電子モジュールに関するものである。
【背景技術】
【0002】
絶縁層を含む配線基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板は表面および裏面に、絶縁膜または絶縁層を施す場合があった。（特開２０００-１８８３５１号公報参照）。
【0003】
基体の表面に電子素子実装領域を備えているととともに、この電子素子実装領域に実装される素子を囲繞する複数の電極を備えた電子素子実装用基板が知られている。そして、この電子素子実装用基板には、低背化が求められており、薄型化が進んでいる。
【0004】
この薄型化に伴い、基体の薄型化が進んでいるが、基体の薄型化は、電子素子実装用基板の機械的強度の低下に繋がる。そのため、積層または接着により、部分的に基体の厚みを厚くすることが行われている（特開２０００-１８８３５１号公報参照）。
【0005】
この基体の部分的な厚み増加のための積層または接着にあたっては、積層液または接着液等が用いられるが、このような液が電極に及ぶと断線が生じるおそれがある。そのため、断線のおそれが少ないながらも、機械的強度に優れた電子素子実装用基板が求められている。
【発明の概要】
【0006】
本開示の１つの態様に係る電子素子実装用基板は、基板と、複数の電極と、を備えている。基板は、電子素子実装領域を有している。複数の電極は、電子素子実装領域を囲んで位置している。また基板は、電子素子実装領域を含むとともに、複数の電極の間にわたる第１凸部、または、平面視における基板の外縁から複数の電極の間にわたる第２凸部のいずれかを少なくとも有する。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
＜電子素子実装用基板および電子装置の構成＞
以下、本開示のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。
以下、本開示のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。
【0009】
本開示の実施形態にかかる電子素子実装用基板１は、基板２ａと、枠体２ｂと、複数の電極３（以下、電極パッド３ともいう）とを備えている。基板２ａは、電子素子が実装される電子素子実装領域４（以下、実装領域４という）を有している。また、複数の電極３は、実装領域４を囲んで位置している。基板２ａは、実装領域４を含むとともに、複数の電極３の間に亘る第１凸部２ａａ、または、平面視における基板２ａの外縁から複数の電極３の間にわたる第２凸部２ａｂのいずれかを少なくとも有している。つまり、基板２ａは、第１凸部２ａａのみを有していてもよいし、第２凸部２ａｂのみを有していてもよいし、第１凸部２ａａおよび第２凸部２ａｂの両方ともを有していてもよい。
【0010】
基板２ａにおいて第１凸部２ａａおよび／または第２凸部２ａｂに相当する箇所は、例えば基板２ａがセラミック材料からなる場合には、少なくとも１層多く積層してもよいし、セラミックペースト等を積層してもよい。また、別体で形成したものを接合材等を用いて接合してもよい。また、基板２ａにおいて第１凸部２ａａおよび／または第２凸部２ａｂに相当する箇所は、例えば樹脂材料からなる場合には、少なくとも複数の電極３が位置する領域が凹になるように、加工を施せばよい。また、別体で形成したものを接合材等を用いて接合してもよい。また、これらを組み合わせたものであってもよい。
【0011】
以下、本開示に関する実施形態について説明する。
【0012】
【0013】
電子素子実装用基板１の基板２ａは、第１基板部２ｄと、第２基板部２ｅと有する。第２基板部２ｅは、第１基板部２ｄの上面２ｄａに位置している。第２基板部２ｅは、第１凸部２ａａおよび／または第２凸部２ａｂに相当する箇所に位置にしている。第２基板部２ｅは、複数の絶縁層を有していてもよい。例えば、基板２ａが少なくとも第１凸部２ａａを有している場合には、第２基板部２ｅは、上面に電子素子１０が実装される実装領域４を有している少なくとも１つ（１層）の絶縁層２ｃを有している。基板２ａは基板２ａの上面に位置するとともに、上面視において実装領域４を囲んで位置した複数の電極パッド３を有する。第１凸部２ａａが複数の電極３の間に亘って位置している。このとき、第１凸部２ａａは、少なくとも複数の電極３の一部を覆っていないのがよい。このため、複数の電極パッド３は、上方に露出している部分を有している。なお、複数の電極の間に亘っては、少なくとも実装領域４よりも複数の電極３側に延びた領域を有していることを指す。
【0014】
ここで、実装領域４は少なくとも１つ以上の電子素子１０が実装される領域であり、例えば後述する電極パッド３の最外周の内側、蓋体が実装される領域、またはそれ以上等、適宜定めることが可能である。また、実装領域４に実装される部品は電子素子１０に限らず、例えば電子部品であってもよく、電子素子１０または／および電子部品の個数は指定されない。
【0015】
第２基板部２ｅは、少なくとも１つ（１層）の絶縁層２ｃを有する。絶縁層２ｃは第１基板部２ｄと同一材料であってもよいし、異種材料であってもよい。絶縁層２ｃが、第１基板部２ｄと同一材料の場合、絶縁層２ｃと第１基板部２ｄとの熱膨張の差を小さくすることが可能となり、電子素子を実装する工程や、電子モジュールの駆動時の熱履歴で熱膨張差による応力が発生することを低減することが可能となり安定して使用することができる。また、絶縁層２ｃが、第１基板部２ｄと異種材料の場合、異種材料の絶縁層２ｃとの収縮差などによって基体２を作製する際の基板２ａ、特に第１基板部２ｄが変形することを低減させることができる。
【0016】
図２に示す例の様にように基体２は基板２ａと枠体２ｂを有していてもよい。枠体２ｂは、基板２ａと同一材料であってもよいし、異種材料であってもよい。枠体２ｂが、基板２ａと同一材料の場合、枠体２ｂと基板２ａとの熱膨張の差を小さくすることが可能となり、電子素子を実装する工程や、電子モジュールの駆動時の熱履歴で熱膨張差による応力が発生することを小さくすることが可能となり安定して使用することができる。また、枠体２ｂが基板２ａと異種材料の場合、基体２を制作する際の基板２ａの変形を異種材料の枠体２ｂとの収縮差などで、変形を抑制することが可能となる。ここで、枠体２ｂは、基板２ａと一体になっていてもよいし、別個体を接合させてもよい。枠体２ｂが基板２ａと一体となっている場合は、枠体２ｂと基板２ａとの接合部が無いため、別個体の接合したものよりも、接合部に相当する部分の強度に優れる。また、枠体２ｂが基板２ａとが別個体である場合は、一体形状とするときよりも容易に枠体２ｂおよび基板２ａを作製できるため、形状の自由度が広がる。
【0017】
図２示す例のように枠体２ｂを有するときには、電子素子１０の実装の工程の取り扱いなどで電極パッド３の表面にキズが付く、異物などが付着することを低減することが可能となる。電極パッド３のキズや、異物などの付着を低減することで、接続部材１３の実装ができないこと、接続部材１３の強度劣化を低減することができる。
【0018】
図１及び図２に示す例では、基板２ａ、枠体２ｂを有する基体２は複数の絶縁層で構成されている。また、例えばモールドで形成された構成、金型等の押圧で形成された構成、または、１層のみの構成等であってもよい。基体２を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が含まれる。
【0019】
基体２を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板２を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。
【0020】
基体２は、図２に示すように６層の絶縁層から形成されていてもよいし、５層以下または７層以上の絶縁層から形成されていてもよい。絶縁層が５層以下の場合には、電子素子実装用基板１の薄型化を図ることができる。また、絶縁層が７層以上の場合には、電子素子実装用基板１の剛性を高めることができる。
【0021】
電子素子実装用基板１は例えば、最外周の１辺の大きさは０．３ｍｍ～１０ｃｍであり、上面視において電子素子実装用基板１が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、電子素子実装用基板１の厚みは０．２ｍｍ以上である。
【0022】
基板２ａは、基板２ａの上面に位置するとともに上面視において実装領域４を囲んで位置した複数の電極３（電極パッド３）とを備えている。ここで、電極パッド３は、例えば電子素子１０と電気的に接続されるパッドを指している。
【0023】
また、電子素子実装用基板１の基体２の上面、側面または下面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基体２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続していてもよい。
【0024】
さらに基体２の上面または下面には、電極パッド３または／および外部回路接続用電極以外に、絶縁層間に形成される電極、内部配線導体および内部配線導体同士を上下に接続する貫通導体が設けられていてもよい。これら電極、内部配線導体または貫通導体は、基体２の表面に露出していてもよい。この電極、内部配線導体または貫通導体によって、電極パッド３または／および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。
【0025】
電極パッド３、外部回路接続用電極、内部配線導体または／および貫通導体は、基体２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。また、銅（Ｃｕ）のみからなっていてもよい。また、電極パッド３、外部回路接続用電極、内部配線導体または／および貫通導体は、複数の層が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。
【0026】
電極パッド３、外部回路接続用電極、内部配線導体または／および貫通導体の露出表面に、さらにめっき層を有していてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を低減することができる。また、この構成によれば、電極パッド３と電子素子１０と、をワイヤ等の接続導体１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ～１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ～３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
【0027】
近年のスマートフォン、タブレット、ＰＣ等様々な部品の薄型化に伴い、基体の薄型化が進んでいるが、基体の薄型化は、電子素子実装用基板の機械的強度の低下に繋がる。そのため、積層または接着により、部分的に基体の厚みを厚くすることが必要とされている。しかしながら、基体の部分的な厚み増加のための積層または接着にあたっては、積層液または接着液等が用いられるが、このような液が電極に及ぶと断線が生じるおそれがある。そのため、断線のおそれが少ないながらも、機械的強度に優れた電子素子実装用基板が求められている。本開示では、上述した構成のように、基板２ａの凸部、つまり厚みの厚い部分が複数の電極３の間までわたって位置していることにより、機械的強度を保ちつつも、複数の電極３の断線リスクを低減させることができる。
【0028】
また、複数の電極パッド３は、少なくとも一部が上方に露出しているのがよい。言い換えると基板２ａの表面は、すべてが絶縁層２ｃで覆われておらず、電極パッド３が露出している部分は、絶縁層２ｃで覆われていない。電極３が露出している部分を設けることで、印刷や積層時に使用する積層液または接着液などが電子素子実装用基板１に分散してしみこむことになる。積層液または接着液などが分散してしみこむことで、電子素子実装用基板内１に拡散する積層液または接着液などの拡散による濃度差を小さくできる。また、電極パッド３が露出している部分は、絶縁層２ｃで覆われていない部分を設けることで、電子素子実装用基板内に拡散する積層液または接着液などの量を小さくすることができる。これらのことから、絶縁層の強度を低減させ、クラックや断線などの不具合が発生することを低減することが可能となる。
【0029】
図１に示す例の様に、絶縁層２ｃは実装領域４と上面視で重なる箇所である第１凸部２ａａに位置する。実装領域４には、電子素子１０などが実装され、電子素子１０を実装する工程で接着剤が使用される場合がある。このときに、絶縁層２ｃの表面は、絶縁層２ｃで覆われていない基体２の表面と比べ粗くすることができる。絶縁層２ｃの表面粗さが、絶縁層２ｃで覆われていない基体２の表面粗さ比べ粗いことで、接着剤と絶縁層１ｃとの接合強度をアンカー効果で向上させることができる。
【0030】
図１に示す例の様に、絶縁層２ｃは実装領域４と上面視で重なる位置に位置していてもよく、絶縁層２ｃの外縁は、上面視において曲線である。つまり、第１凸部２ａａの外縁は、曲線部を有していてもよい。このように少なくとも絶縁層２ｃの外縁部の一部が上面視において曲線部を有していることで、複数の電極３と積層される部分との境界を大きくすることができる。このため、機械的強度をでき保ちつつも、複数の電極３が断線等することを低減させることができる。また、絶縁層の強度差が生じる境界部分が大きくなることで、電子素子実装用基板１のクラックやクラックによる内部配線導体の断線などの不具合の発生を低減することが可能となる。
【0031】
さらに図１及び図２に示す例の様に、絶縁層２ｃ外縁部の一部の上端が、複数の電極パッド３の上端よりも上方に位置することができる。言い換えると、第１凸部２ａａの上端は、複数の電極３の上端よりも上方に位置していてもよい。本実施形態の絶縁層２ｃは、電子素子１０が実装される実装領域４を有している。この実装領域４を囲んで位置した複数の電極パッド３が位置している。電極パッド３が実装領域４を有する絶縁層２ｃを囲んで位置していることで、電子素子１０を実装する工程の取り扱いなどで電極パッド３の表面にキズが付く、異物などの付着することを低減することが可能となる。電極パッド３のキズや、異物などの付着を低減することで、接続部材１３の実装ができない、接続部材１３の強度劣化を低減することができる。
【0032】
【0033】
電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１の基板２ａの実装領域４に実装された電子素子１０を有している。電子素子１０の一例としては、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等である。なお、電子素子１０は、接着材を介して、基板２ａの上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
【0034】
電子素子１０と電子素子実装用基板１とは例えば接続部材１３で電気的に接続されていてもよい。
【0035】
電子装置２１は、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体１２を有していてもよい。
【0036】
蓋体１２は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、またはＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体は例えば、電子素子１０が集積回路等であるとき、金属製材料、セラミック材料または有機材料が用いられていてもよい。
【0037】
蓋体１２は、接合材１４を介して電子素子実装用基板１と接合していてもよい。接合材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分からなるろう材等がある。
【0038】
接合材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスなど絶縁性の場合、図３に示す例の様に接合材１４は電極パッド３と接続部材１３の接合部も覆うようにすると、接続部材１３と電極パッド３の接合部分を補強することができる。従って、接続部材１３と電極パッド３の接続強度（接続部材１３の上面への引張強度）の向上が可能となる。
【0039】
接合材１４を構成する材料として例えば、金属成分からなるろう材などの導電性の場合、蓋体１２が例えば金属製材料などの導電性の蓋体を使用する場合などは、電子素子１０の電磁波などからシールドすることが可能となり、電磁波による誤動作を低減する事が可能となる。
【0040】
＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基体２の製造方法である。
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基体２の製造方法である。
【0041】
（１）まず、基体２（基板２ａ、枠体２ｂ）を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である基体２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
【0042】
なお、基体２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法、インジェクションモールド法または金型等での押圧等で成形することによって基体２を形成することができる。また、基体２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基体２を形成できる。
【0043】
（２）次に、前述のグリーンシートを金型等によって加工する。ここで枠体２ｂに開口部を形成する。また、基体２がノッチ等を有する場合、基体２となるグリーンシートの所定の箇所に、ノッチ等を同様に形成してもよい。
【0044】
（３）次に基体２の各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基体２（電子素子実装用基板１）となるセラミックグリーンシート積層体を作製してもよい。なお、この時適宜切欠き部等となる部分を金型などで作製してもよい。
【0045】
絶縁層２ｃとなる絶縁層をセラミックグリーンシートで成型することができる。この各絶縁層は、基体２と同一材料でもよいし、異なる材料でも構わない。
【0046】
（４）次に、スクリーン印刷法等によって、上記（１）～（３）の工程で得られたセラミックグリーンシートまたセラミックグリーンシート積層体に電極パッド３、外部回路接続用電極、内部配線導体、内部貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基体２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。また、このとき絶縁層２ｃとなる絶縁層をスクリーン印刷製法で成型することができる。絶縁層２ｃは、基体２と同一材料でもよいし、異なる材料でも構わない。
【0047】
また、基体２が樹脂から成る場合には、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。
【0048】
（５）次にグリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて分割溝を設けてもよい。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。
【0049】
（６）次に、このセラミックグリーンシート積層体を約１５００℃～１８００℃の温度で焼成して、基体２（電子素子実装用基板１）が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基体２（電子素子実装用基板１）となるセラミックグリーンシートと同時に焼成され、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体となる。
【0050】
（７）次に、焼成して得られた多数個取り配線基板を複数の基体２（電子素子実装用基板１）に分断する。この分断においては、基体２（電子素子実装用基板１）の外縁となる箇所に沿って多数個取り配線基板に（５）の工程で分割溝を形成しておき、この分割溝に沿って破断させて分割する方法がある。また、（５）の工程を行わずスライシング法等により基体２（電子素子実装用基板１）の外縁となる箇所に沿って切断する方法もあるなお、上述した多数個取り配線基板を複数の基体２（電子素子実装用基板１）に分割する前もしくは分割した後に、それぞれ電解または無電解めっき法を用いて、電極パッド３、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。
【0051】
（８）次に、電子素子実装用基板１に電子素子１０を実装する。電子素子１０は接続部材１３で電子素子実装用基板１と電気的に接合させる。またこのとき、電子素子１０または電子素子実装用基板１に接着材等を設け、電子素子実装用基板１に固定しても構わない。また、電子素子１０を電子素子実装用基板１に実装した後、蓋体１２を接合材１４で接合してもよい。
【0052】
以上（１）～（７）の工程のようにして電子素子実装用基板１を作製し、電子素子１０を実装することで、電子装置２１を作製することができる。なお、上記（１）～（８）の工程順番は加工可能な順番であれば指定されない。また上記した工程以外でも例えば３Ｄプリンター等を用いることでも作製することが可能となる。
【0053】
（第２の実施形態）
図３を参照して本開示の第２の実施形態における電子装置２１、および電子素子実装用基板１について説明する。
図３を参照して本開示の第２の実施形態における電子装置２１、および電子素子実装用基板１について説明する。
【0054】
電子素子実装用基板１の基板２ａは、第１の実施形態と同様に、第１基板部２ｄと、第２基板部２ｅと有していてもよい。第２基板部２ｅは、第１基板部２ｄの上面である上面２ｄａに位置している。第２基板部２ｅは、第１凸部２ａａおよび／または第２凸部２ａｂに相当する箇所に位置にしている。第２基板部２ｅは、複数の絶縁層を有していてもよい。実装領域４を有する基板２ａと、基板２ａの上面２に位置するとともに上面視において実装領域４を囲んで位置した複数の電極３（電極パッド３）を備えている。このとき、基板２ａは、少なくとも第２凸部２ａｂを有している。基板２ａは基板２ａの外縁から複数の電極パッド３の間に亘って位置した第２凸部２ａｂを有しており、第２凸部２ａｂは例えば、第２基板部２ｅとなる少なくとも１つ（１層）の絶縁層２ｃを有している。
【0055】
ここで、電子装置２１の構造、並びに電子素子実装用基板１を構成する基板２、電極パッド３、絶縁層２ｃ、電子素子１０、およびその他、基板２の基本的な材料／条件／構成は、第１の実施形態と類似であるため説明は省略する。
【0056】
基板２ａは第２凸部２ａｂに少なくとも１つ（１層）の絶縁層２ｃを有している。言い換えると、絶縁層２ｃが複数の電極パッド３の外周を囲んでいる。これらの複数の電極パッド３は、少なくとも一部が上方に露出している。言い換えると基板２ａの表面は、すべて絶縁層２ｃで覆われておらず、電極パッド３が露出している部分は、絶縁層２ｃで覆われていない。このとき、第２凸部２ａｂの上端は、複数の電極３の上端よりも上方に位置している。
【0057】
本開示では、上述した構成のように、基板２ａの凸部、つまり厚みの厚い部分が複数の電極３の間までわたって位置していることに加え、電極３よりも上方に凸部の上端が位置していることにより、機械的強度がさらに向上する。
【0058】
特に、実施形態１と同様に、電極パッド３が露出しており、基板２ａの表面は、すべて絶縁層２ｃで覆われておらず、電極パッド３が露出している部分は、絶縁層２ｃで覆われていない。つまり、絶縁層２ｃで覆われていない部分を設けることで、積層時に使用する積層液または接着液などが電子素子実装用基板１に分散してしみこむことになる。積層液または接着液などが分散してしみこむことで、電子素子実装用基板１内に拡散する積層液または接着液などの拡散による濃度差を小さくできる。また、電極パッド３が露出している部分は、つまり、第１絶縁層で覆われていない部分を設けることで、電子素子実装用基板１内に拡散する積層液または接着液などの量を小さくすることができる。これらのことから、絶縁層の強度を低減させ、クラックや断線などの不具合が発生することを低減することが可能となる。
【0059】
さらに図３に示す例では、絶縁層２ｃは蓋体１２を基体２と接合させるための接合材１４の下に位置している。この時、絶縁層２ｃの表面は、絶縁層２ｃで覆われていない基体２の表面と比べ粗くすることができる。絶縁層１ｃの表面粗さが、絶縁層１ｃで覆われていない基体２の表面粗さ比べ粗いことで、接合材１４の基体２との接合強度がアンカー効果で向上することができる。また、蓋体１２や接合材１４は、電子装置２１の外周部に位置する事から、ハンドリング時などに電子装置２１の外部からの応力が直接加わることがある。これに対し本実施形態では、外部からの応力に対して接合材１４の基体２との接合強度の向上が可能となる。
【0060】
また、図３に示す例の様に接合材１４は電極パッド３と接続部材１３の接合部も覆うようにすると、接続部材１３と電極パッド３の接合部分を補強することができる。従って、接続部材１３と電極パッド３の接続強度（接続部材１３の上面への引張強度）の向上が可能となる。
【0061】
（第３の実施形態）
図４及び図５を参照して本開示の第３の実施形態における電子装置２１、電子モジュール３１および電子素子実装用基板１について説明する。なお、本実施形態では、図４は電子装置２１を示している。図５は、蓋体１３の代わりに筐体３２（レンズ）を実装した電子装置２１を示している。
図４及び図５を参照して本開示の第３の実施形態における電子装置２１、電子モジュール３１および電子素子実装用基板１について説明する。なお、本実施形態では、図４は電子装置２１を示している。図５は、蓋体１３の代わりに筐体３２（レンズ）を実装した電子装置２１を示している。
【0062】
電子素子実装用基板１は、基板２ａと、基板２ａの上面に位置し上面に電子素子１０が実装される実装領域４を有している少なくても１層の絶縁層２ｃを有している。絶縁層２ｃは開口部を有しており、前記複数の電極パッド３は、前記開口部５内に位置している。
【0063】
ここで、電子装置２１の構造、並びに電子素子実装用基板１を構成する基板２、電極パッド３、絶縁層２ｃ、電子素子１０、およびその他、基板２の基本的な材料／条件／構成は、第１の実施形態と類似であるため説明は省略する。
【0064】
電子素子実装用基板１は、基板２ａと、基板２ａの上面に位置し上面に電子素子１０が実装される実装領域４を有するとともに少なくとも１層の絶縁層２ｃを有する。
【0065】
ここで、実装領域４とは少なくとも１つ以上の電子素子１０が実装される領域であり、例えば後述する電極パッド３の最外周の内側、蓋体が実装される領域、またはそれ以上等、適宜定めることが可能である。また、実装領域４に実装される部品は電子素子１０に限らず、例えば電子部品であってもよく、電子素子１０または／および電子部品の個数は指定されない。
【0066】
基板２ａは、第１凸部２ａａおよび／または第２凸部２ａｂに少なくとも１層の絶縁層２ｃを有していてもよい。絶縁層２ｃは基板２ａと同一材料であってもよいし、異種材料であってもよい。絶縁層２ｃが、基板２ａと同一材料の場合、絶縁層２ｃと基板２ａとの熱膨張の差を少なくすることが可能となり、電子素子を実装する工程や、電子モジュールの駆動時の熱履歴で熱膨張差による応力が発生することを少なくすることが可能となり安定して使用することができる。また、絶縁層２ｃが、基板２ａと異種材料の場合、基体２を作成する際の基板２ａの変形を、異種材料の絶縁層２ｃとの収縮差などで、変形の抑制をすることが可能となる。
【0067】
図４及び図５に示す例の様に、第１凸部２ａａと第２凸部２ａｂとが繋がっているとともに、複数の電極３が第１凸部２ａａと第２凸部２ａｂとに囲まれていてもよい。つまり、絶縁層２ｃは開口部５を有しており、複数の電極パッド３は、開口部５内に位置している。言い換えると、基板２ａの表面は、すべて絶縁層２ｃで覆われておらず、電極パッド３が露出している部分は、絶縁層２ｃで覆われていない。また、基板２ａが第１基板部２ｄと、第２基板部２ｅを有している場合には、第２基板部２ｅの一部が開口部５を有しており、開口部５から電極が露出していてもよい。
【0068】
つまり、絶縁層２ｃで覆われていない部分を設けることで、印刷や積層時に使用する積層液または接着液などが電子素子実装用基板１に分散してしみこむことになる。積層液または接着液などが分散してしみこむことで、電子素子実装用基板１内に拡散する積層液または接着液などの拡散による濃度差を小さくできる。また、電極パッド３が露出している部分を設けることで、つまり、第１絶縁層で覆われていない部分を設けることで、電子素子実装用基板内に拡散する積層液または接着液などの量を小さくすることができる。これらのことから、絶縁層の強度を低減させ、クラックや断線などの不具合が発生することを低減することが可能となる。
【0069】
本実施形態では、第１絶縁層２ｃは開口部を有しており、複数の電極パッド３は、開口部５内に位置している。言い換えると複数の電極パッド３は絶縁層２ｃが囲まれている。電子素子１０や蓋体１２の実装する工程の取り扱いなどで電極パッド３の表面にキズが付く、異物などの付着することを低減することがより効果的に可能となる。電極パッド３のキズや、異物などの付着を低減することで、接続部材１３の実装ができない、接続部材１３の強度劣化を低減することができる。
【0070】
図４に示す例の様に、絶縁層２ｃは実装領域４と上面視で重なって位置している。言い換えると、第１凸部２ａａに該当する位置に絶縁層２ｃが位置している。また、絶縁層２ｃは蓋体１２を基体２と接合させるための接合材１４の下に位置している。
【0071】
絶縁層２ｃの表面を絶縁層２ｃで覆われていない基体２の表面と比べ粗くすることができる。絶縁層２ｃの表面を粗くする方法として、以下の方法などがある。例えば、基板２ａがセラミック材料からなる場合、絶縁層２ｃを作製する時に添加するバインダーや溶剤および可塑剤の量を、基体２ａに添加するバインダーや溶剤および可塑剤の量を変えること、また、焼成時のバインダー蒸発量を管理する事などで表面粗さを粗くすることができる。また、基板２ａの表面を、和紙など表面が基板２ａ表面より粗いものを押圧することでも、表面の粗い絶縁層２ｃを作製することができる。絶縁層２ｃの表面を粗くすることで、第１実施形態の効果と第２実施形態の効果の両方の効果を得ることができる。つまり、電子素子１０の実装時に使用される接着剤の接合強度の向上と、蓋体１２を基板２と接合するための接合材１４の接合強度の向上、さらに接合材１４を電極パッド３と接続部材１３の接合部も覆うようにすると、接続部材１３と電極パッド３の接合強度を補強することができる。
【0072】
また、絶縁層２ｃが、後述するスクリーン印刷法で成形される場合、絶縁層２ｃの外縁部分が外縁部より内側の部分に比べｚ方向に盛り上がる。この盛り上がりによって電子素子１０の実装時に使用する接着剤を電極パッド３に流れ込むことを低減する事ができる。電子素子１０の実装時に使用する接着剤の電極パッド３への流れみを低減する事で、異物などの付着することを低減することが可能となる。異物などの付着を低減することで、接続部材１３の実装ができない、接続部材１３の強度劣化を低減することができる。
【0073】
図５に示す例は、蓋体１２の代わりに筐体３２（レンズ）を実装した電子モジュール３１を示している。筐体３２と基体２と接合するために接合材を用いる場合、絶縁層２ｃの表面を粗くすることで、筐体３２と基体２と接合するために接合材の接合強度をアンカー効果で向上することが可能となる。また、筐体３２は、電子装置２１の外部に位置する事から、ハンドリング時などに電子装置２１の外部からの応力が直接加わることが考えられる。このような外部からの応力に対して接合強度の向上が可能となる。
【0074】
＜電子モジュールの構成＞
図５に電子素子実装用基板１を用いた電子モジュール３１の一例を示す。電子モジュール３１は、電子装置２１と電子装置２１の上面または電子装置２１を覆うように設けられた筐体３２とを有している。なお、以下に示す例では説明のため撮像モジュールを例に説明する。
図５に電子素子実装用基板１を用いた電子モジュール３１の一例を示す。電子モジュール３１は、電子装置２１と電子装置２１の上面または電子装置２１を覆うように設けられた筐体３２とを有している。なお、以下に示す例では説明のため撮像モジュールを例に説明する。
【0075】
電子モジュール３１は筐体３２（レンズホルダー）を有していてもよい。筐体３２を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。筐体３２は、例えば樹脂または金属材料等から成る。また、筐体３２がレンズホルダーであるとき筐体３２は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、筐体３２は、上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板１の表面に位置するパッド等と半田などの接合材を介して電気的に接続されていてもよい。
【0076】
なお、筐体３２は上面視において４方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体３２の開口部から外部回路基板が挿入され電子素子実装用基板１と電気的に接続していてもよい。また筐体３２の開口部は、外部回路基板が電子素子実装用基板１と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密にされていてもよい。
【0077】
電子モジュール３１が図５に示すように電子素子実装用基板１に直接接合される場合がある。この場合、電子素子２１の部材として使用される蓋体１２及び接合材１４を使用していない。従って、蓋体１２と接合材１４の２つの部材を使用しないことで、電子モジュールの軽量化と小型化が可能となる。また、電子素子実装用基板１に蓋体１２と接合材１４を用いないこととは、その接合する工程がないことになり、電子モジュール作成時の熱負荷工程も削減することになる。その為、この熱負荷工程による各部材の熱膨張差による不具合などの発生を低減させることが可能となる。
【0078】
（第４の実施形態）
次に、本開示の第４の実施形態による電子素子実装用基板１について、図６から図１１を参照しつつ説明する。なお、本実施形態では、図６及び図７に示す実施形態は蓋体１２及び接合材１４を省略した電子装置２１を示している。図８から図１１に示す実施形態は、図７に示す実施形態の要部Ａの拡大図で、絶縁層２ｃの開口部の他の実施例を示している。
次に、本開示の第４の実施形態による電子素子実装用基板１について、図６から図１１を参照しつつ説明する。なお、本実施形態では、図６及び図７に示す実施形態は蓋体１２及び接合材１４を省略した電子装置２１を示している。図８から図１１に示す実施形態は、図７に示す実施形態の要部Ａの拡大図で、絶縁層２ｃの開口部の他の実施例を示している。
【0079】
図６に示す例のでは、絶縁層２ｃは開口部５を有しており、複数の電極パッド３は、開口部５内に位置している。第３の実施形態と異なる点は、絶縁層２ｃの開口部５の形状が異なる点である。
【0080】
本実施形態においても基板２ａの表面に絶縁層２ｃで覆われていない部分を設けることで、機械的強度を保ちつつも、印刷や積層時に使用する積層液または接着液などが電子素子実装用基板１に分散してしみこむことになる。印刷や積層時に使用する積層液または接着液などが電子素子実装用基板１に分散してしみこむことで、電子素子実装用基板内１に拡散する積層液または接着液などの拡散による濃度差を小さくできる。また、電極パッド３が露出している部分は、つまり第１絶縁層で覆われていない部分を設けることで、電子素子実装用基板内に拡散する積層液または接着液などの量を小さくすることができる。これらのことから、絶縁層の強度を低減させ、クラックや断線などの不具合が発生することを低減することが可能となる。
【0081】
図６に示す例では、絶縁層２ｃの開口部５が小さく設けている。このように絶縁層２ｃの開口部５を小さくすることで、電子素子１０や蓋体１２の実装時の取り扱いなどで電極パッド３の表面にキズが付く、異物などの付着することを低減することがより効果的に可能となる。電極パッド３のキズや、異物などの付着を低減することで、接続部材１３の実装ができない、接続部材１３の強度劣化を低減することが可能となる。
【0082】
図７に示す実施形態と、図６に示す実施形態の異なる点は、絶縁層２ｃの開口部の形状が異なる点である。図７に示す例では、絶縁層２ｃの開口部の端が、電極パッド３の直線部に従って直線状になっている。図７の実施形態の様に絶縁層２ｃが直線状になっていることで、絶縁層２ｃが電極パッド３に近い位置に位置することになる。従って、電子素子１０や蓋体１２の実装時の取り扱いなどで電極パッド３の表面にキズが付く、異物などの付着することを低減することをより効果的に奏することが可能となる。電極パッド３のキズや、異物などの付着を低減することで、接続部材１３の実装ができない、接続部材１３の強度劣化を低減することが可能となる。
【0083】
図８に示す実施形態と、図７に示す実施形態との異なる点は、絶縁層２ｃの開口部５の直線部が増加している点である。図８（ａ）は、複数個ある電極パッド３の各々の電極パッド３の直線部の形状に沿って、絶縁層２ｃの開口部の形状も直線状にしている。図８（ａ）の絶縁層２ｃは曲線部を有していないが、絶縁層２ｃ全体として上面視の形状として蛇行している。絶縁層２ｃが蛇行していることで、印刷や積層時に使用する積層液などが電子素子実装用基板に分散してしみこむことになる。分散してしみこむことで、絶縁層の強度が劣化し、クラックや断線などの不具合が発生することを低減することが可能となる。
【0084】
図８に示す例では、各々の電極パッド３の直線部の形状に沿って、絶縁層２ｃの開口部の形状も直線状になっている。電極パッド３の直線部と絶縁層２ｃの直線部のクリアランスを、電極パッド３の上下左右で同程度確保することが可能となる。電極パッド３と絶縁層２ｃのクリアランスを、電極パッド３の上下左右で同程度確保することで、電極パッド３と絶縁層２ｃの製造工程でのズレを容易に検知することが可能となる。製造工程のズレを容易に検知することで、製造中にズレを修正することが可能となり製造工程の改善につなげることが可能となる。また、製造工程のズレを管理することで、接続部材１３の実装エリアを保つことが可能となる。つまり、接続部材１３の実装エリアを保つことで、接合部材１３の実装性の向上が可能となる。
【0085】
図８（ｂ）に示す実施形態の絶縁層２ｃの開口部は、上面視において曲線部を有している。言い換えると、第１凸部２ａａの外縁および／または第２凸部２ａｂの内縁は、上面視において曲線部を有している。曲線部があることで、絶縁層２ｃの加時の応力集中を緩和することができる。また、曲線部を有していることで、絶縁層２ｃに実装の工程などに応力がかかった場合、応力を分散することができ、クラックや断線などの不具合が発生することを低減することが可能となる。このとき、基板２ａが第１凸部２ａａおよび第２凸部２ａｂを有する場合には、第１凸部２ａａの外縁および第２凸部２ａｂの内縁は相似形であってもよい。
【0086】
図９から図１１に示す実施形態の絶縁層２ｃは、複数の電極パッド３の一部を覆っている。絶縁層２ｃが、複数の電極パッド３を覆っていることで、絶縁層２ｃの上端は、複数の電極パッド３の上端よりも断面視で上方に位置することになる。絶縁層２ｃが電極パッド３よりも断面視で上方にあることで、電子素子１０や蓋体１２の実装の工程で使用される冶具が電極パッド３の表面に接触することを低減する事ができる。冶具が電極パッド３の表面に接触することを低減する事で、キズが付くことを低減することが可能となる。電極パッド３のキズを低減することで、接続部材１３の実装ができない、接続部材１３の強度劣化を低減することができる。また、絶縁層２ｃが、複数の電極パッド３を覆っていることで、電極パット３の露出している面積を小さくすることができ、電極パッド３の表面に施される金メッキの使用量を減らすことができる。金メッキの使用量を減らすことで電子素子実装用基板１のコストを安価に抑えられる可能性がある。電極パッド３が、電子素子実装用基板１の表面への露出を少なくすることで、表面に存在する金属部分を少なくすることができる。これにより、電極パッド３の表面劣化を低減する事が可能となる。
【0087】
図９から図１０に示す実施形態は、複数の電極パッド３の露出部は、波形状になっている。このとき、第１凸部２ａａの外縁および／または第２凸部２ａｂの内縁は、上面視において波形状を有していてもよい。図９に示す実施形態の絶縁層２ｃの開口部の外縁の形状は波形状になっている。また、図９では絶縁層２ｃの開口部５の形状は、電極パッド３が広くなるようしている。このような形状でも、上述までと同じ効果を得られる。さらに電極パッド３が大きくなっていることで、接続部材１３が電極パッド３に実装するエリアを大きくすることができる。接続部材１３が電極パッド３に実装するエリアを大きくすることで、接合部材１３の実装性を向上することが可能となる。
【0088】
さらに図９（ａ）に示す実施形態と図９（ｂ）に示す実施形態は、電極パッド３の延長先（電極パッド３の非露出部）が、電子素子実装基板１に実装される電子素子１０の方向に向かっているか、逆方向に向かっている点が異なる。図９（ｂ）に示す実施形態は、電極パッド３の延長先（電極パッド３の非露出部）が、電子素子実装基板１に実装される電子素子１０の方向に向かっている。電極パッド３の延長先が電子素子１０の方向に向かっていることで、電子素子実装基板１の大きさを小さくすることが可能となり、電子装置２１の小型化か可能となる。図９（ａ）に示す実施形態は、電極パッド３の延長先（電極パッド３の非露出部）が、電子素子実装基板１に実装される電子素子１０の逆方向に向かっている。電子素子１０の高速化や多機能化により端子数が増加傾向にある。電極パッド３の延長先（電極パッド３の非露出部）が、電子素子実装基板１に実装される電子素子１０の逆方向にすることで、電子素子１０の端子の増加に対応することが可能となる。つまり、電子装置の高速化や多機能化が可能となる。また、電極パッド３の延長先（電極パッド３の非露出部）を電子素子実装基板１に実装される電子素子１０の方向に向かっているものと、逆方向に向かっているものの両方を配置させることで、電子装置の小型化と、高速化や多機能化の両要求を向上させること可能となる。
【0089】
図１０に示す実施形態と図９に示す実施形態は、絶縁層２ｃの開口部の形状が異なる。図１０に示す実施形態は、絶縁層２ｃの開口部のｙ方向の大きさが一定となっている。絶縁層２ｃの印刷や積層時に使用する積層液または接着液などが電子素子実装用基板に分散してしみこむことになる。分散してしみこむ際に、絶縁層２ｃの開口部のｙ方向の大きさが一定となっていることで、電子素子実装用基板内に拡散する積層液または接着液などの拡散による濃度差を小さくできる。その為、絶縁層の強度を低減させ、クラックや断線などの不具合が発生することを低減することが可能となる。また、絶縁層２ｃの開口部が小さく設けることができるため、電子素子１０や蓋体１２の実装時の取り扱いなどで電極パッド３の表面にキズが付く、異物などの付着することを低減することがより効果的に可能となる。電極パッド３のキズや、異物などの付着を低減することで、接続部材１３の実装ができない、接続部材１３の強度劣化を低減することが可能となる。
【0090】
図１１に示す実施形態と図１０に示す実施形態は、絶縁層２ｃの開口部の形状が異なる。図１１に示す実施形態は、絶縁層２ｃの開口部の形状の一部が直線状になっている。言い換えると、この直線状の部分が電極パッド３の露出部が直線状になっている。電極パッド１１の露出部を直線状にすることで、接続部材１３の実装エリアを保ちながら、絶縁層２ｃの開口部を狭くすることができる。従って、電子素子１０や蓋体１２の実装時の取り扱いなどで電極パッド３の表面にキズが付く、異物などの付着することを低減することがより効果的に可能となる。電極パッド３のキズや、異物などの付着を低減することで、接続部材１３の実装ができない、接続部材１３の強度劣化を低減することが可能となる。
【0091】
図１１（ａ）に示す実施形態では、絶縁層２ｃのｙ方向の大きさを一定となっている。絶縁層２ｃの印刷や積層時に使用する積層液または接着液などが電子素子実装用基板に分散してしみこむことになる。分散してしみこむ際に、絶縁層２ｃの開口部のｙ方向の大きさが一定となっていることで、電子素子実装用基板内に拡散する積層液または接着液などの拡散による濃度差を小さくできる。その為、絶縁層の強度を低減させ、クラックや断線などの不具合が発生することを低減することが可能となる。
【0092】
図１１（ｂ）に示す実施形態では、絶縁層２ｃの開口部を電極パッド３に近づけて小さくしている。絶縁層２ｃの開口部を小さくすることで、電子素子１０や蓋体１２の実装時の取り扱いなどで電極パッド３の表面にキズが付く、異物などの付着することを低減することがより効果的に可能となる。電極パッド３のキズや、異物などの付着を低減することで、接続部材１３の実装ができない、接続部材１３の強度劣化を低減することが可能となる。
【0093】
（第５の実施形態）
次に、本開示の第５の実施形態による電子素子実装用基板１について、図１２を参照しつつ説明する。
次に、本開示の第５の実施形態による電子素子実装用基板１について、図１２を参照しつつ説明する。
【0094】
電子素子実装用基板１は、基板２ａの上面に位置し上面に電子素子１０が実装される実装領域４を有する。このとき、第１凸部２ａａおよび／または第２凸部２ａｂに少なくとも１層の絶縁層２ｃを有していてもよい。例えば、基板２ａが他の実施形態と同様に、第１基板部２ｄおよび第２基板部２ｅを有していてもよい。このとき、第２基板部２ｅを構成するのが絶縁層２ｃであり、図１２に示す例の絶縁層２ｃは、第１層２ｃａ（以下、第１絶縁層２ｃａともいう）と、第１層２ｃａの上面に位置した第２層２ｃｂ（以下、第２絶縁層２ｃｂともいう）から構成している。
【0095】
第１絶縁層２ｃａと、第１絶縁層２ｃａの上面に第１絶縁層２ｃａの外縁から逃げた第２絶縁層２ｃｂを有することで、図１２の様に絶縁層の外周が断面視で階段状になる。その為、印刷や積層時に使用する積層液または接着液などが電子素子実装用基板１に分散してしみこむことになる。分散してしみこむことで、絶縁層の強度が劣化し、クラックや断線などの不具合が発生することを低減することが可能となる。
【0096】
さらに、図１２に示す例の様に第１絶縁層２ｃａの外縁部と第２絶縁層２ｃｂの外縁部で段差を設けることが可能となる。つまり、第１層２ｃａの外縁の方が、第２層２ｃｂの外縁よりも大きくてもよい。このとき、複数の電極３の間に第１層２ｃａが大きく入り込んでいるのがよい。この段差部が実装領域４付近にある場合は、電子素子１０の実装時に使用される接着剤の接着面積が段差の分だけ増加することで、接合強度が向上することが可能となる。また、段差はＺ軸方向にあるため、上側へ接合強度も向上することが可能となる。
【0097】
この第１絶縁層２ｃａの外縁部と第２絶縁層２ｃｂの外縁部で設けられる段差部が、蓋体１２と接合するための接合材１４が位置する場所付近にある場合も、上述と同様に接合材１４の接合強度の向上することが可能となる。
【0098】
また、第１絶縁層２ｃａの上端は、複数の電極パッド３の上端よりも下方に位置するとともに、第２絶縁層２ｃｂの上端は、複数の電極パッド３の上端よりも上方に位置している。この場合においても、機械的強度を保ちつつも、複数の電極３の断線リスクを低減させることができる。このとき、電極３が露出していれば、さらに印刷や積層時に使用する積層液などが電子素子実装用基板に分散してしみこむことになる。よって、積層液または接着液などが分散してしみこむことで、絶縁層の強度が劣化し、クラックや断線などの不具合が発生することを低減することが可能となる。
【0099】
第２絶縁層２ｃｂの上端は、複数の電極パッド３の上端よりも上方に位置している。第２絶縁層２ｃｂの上面視の形状によらず、第２絶縁層２ｃｂの上端は、複数の電極パッド３の上端よりも上方に位置することで、電子素子１０や蓋体１２の実装時の取り扱いなどで電極パッド３の表面にキズが付くこと、異物などの付着することを低減することが可能となる。電極パッド３のキズや、異物などの付着を低減することで、接続部材１３の実装ができない、接続部材１３の強度劣化を低減することができる。また、第１絶縁層２ｃａと、第１絶縁層２ｃａの上面に位置した第２絶縁層２ｃｂ、さらに第２絶縁層２ｃｂの上に第３絶縁層２ｃｃを増やすことも可能であり、その効果も上述の絶縁層が２層の場合と同じ効果を得られる。
【0100】
なお、本開示は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、各図に示す例では、電極パッド３の形状は上面視において矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における電極パッド３の配置、数、形状および電子素子の実装方法などは指定されない。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものでない。例えば、凹部は四角くなくてもよく、角が丸くてもよい。
【符号の説明】
【0101】
１・・・・電子素子実装用基板
２・・・・基体
２ａ・・・基板
２ａａ・・第１凸部
２ａｂ・・第２凸部
２ｂ・・・枠体
２ｃ・・・絶縁層
２ｃａ・・第１絶縁層（第１層）
２ｃｂ・・第２絶縁層（第２層）
２ｃｃ・・第３絶縁層
２ｄ・・・第１基板部
２ｄａ・・上面
２ｅ・・・第２基板部
３・・・・電極（電極パッド）
４・・・・実装領域
５・・・・開口部
１０・・・電子素子
１２・・・蓋体
１３・・・接続部材（電子素子用）
１４・・・接合材（蓋体の接合用）
２１・・・電子装置
３１・・・電子モジュール
３２・・・筐体
２・・・・基体
２ａ・・・基板
２ａａ・・第１凸部
２ａｂ・・第２凸部
２ｂ・・・枠体
２ｃ・・・絶縁層
２ｃａ・・第１絶縁層（第１層）
２ｃｂ・・第２絶縁層（第２層）
２ｃｃ・・第３絶縁層
２ｄ・・・第１基板部
２ｄａ・・上面
２ｅ・・・第２基板部
３・・・・電極（電極パッド）
４・・・・実装領域
５・・・・開口部
１０・・・電子素子
１２・・・蓋体
１３・・・接続部材（電子素子用）
１４・・・接合材（蓋体の接合用）
２１・・・電子装置
３１・・・電子モジュール
３２・・・筐体
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】