特許 7176483出願番号 特願 2019-116523
半導体基板の評価方法および評価用半導体基板
出願人 信越半導体株式会社（識別番号 190149）
2026年 特許公開件数ランキング 516位 40件（※）
2026年 特許取得件数ランキング 506位 36件（※）
公報発行日 2022年11月22
公報URL https://ipforce.jp/patent-jp-P_B1-7176483 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
半導体基板の評価方法および評価用半導体基板
発明が解決しようとする課題[発明の詳細な説明]から抜粋
本発明は、このような事情に鑑みてなされたもので、例えばＣＣＤ、ＣＭＯＳセンサ等の高歩留まりが要求される製品に使用される高品質ウェーハに関して、接合リーク電流特性を、バラつきを少なくして高精度で評価することが可能な半導体基板の評価方法および評価用半導体基板を提供することを目的とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
目的を達成するために、本発明は、評価する半導体基板に、複数のＰＮ接合と、該複数のＰＮ接合同士を分離する分離酸化膜と、該分離酸化膜で囲まれた複数の開口部と、前記分離酸化膜の下に位置するチャネルストップ層とを形成してから、前記複数のＰＮ接合の接合リーク電流を測定して半導体基板を評価する方法であって、
前記分離酸化膜と、前記複数の開口部と、前記チャネルストップ層を形成するとき、
前記複・・・ 続きを知財ポータルサイト IP Force にログインして見る
発明の効果[発明の詳細な説明]から抜粋
本発明の半導体基板の評価方法及び評価用半導体基板であれば、チャネルストップ層によって、ＰＮ接合が形成されるウェル領域等の周辺の寄生空乏容量が発生するのを防止することができる。また、チャネルストップ層端部からのリーク電流を抑制することもできる。したがって、バラつきを少なくして高精度に接合リーク電流を評価することができ、半導体基板の評価を従来よりも精度良く行うことができる。
また、接合リーク電流の面内分布を把握することができ、接合リーク電流の発生原因について詳細な検討が可能になる。
この特許の権利範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】
本発明の評価用半導体基板の一例を示す概略図及びその拡大図である。
【図2】
本発明の半導体基板の評価方法のフローの一例を示す図である。
【図3】
本発明の評価用半導体基板の一つのウェル領域内の素子の概略図を示す図である。
【図4】
本発明の半導体基板の評価方法の接合リーク電流の測定結果の一例を示す図である。
【図5】
比較例の接合リーク電流の測定結果の一例を示す図である。
代表図 図1本件の代表的な図
１…評価用半導体基板、
１’…評価する半導体基板、
２…ウェル領域、 ３…チャネルストップ層、 ４…拡散層、
５…ＰＮ接合、 ６…分離酸化膜、
６’…（複数の）開口部周囲、
７…開口部、 ８…高濃度のドーパント層（高濃度層）、
９…酸化膜、 １０…電極。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります