特許 7177763 スイッチング電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-11-15

(45)【発行日】2022-11-24

(54)【発明の名称】スイッチング電源装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20221116BHJP

【ＦＩ】

H02M3/28 C

H02M3/28 F

【請求項の数】 6

(21)【出願番号】P 2019198302

(22)【出願日】2019-10-31

(65)【公開番号】P2021072713

(43)【公開日】2021-05-06

【審査請求日】2022-01-05

(73)【特許権者】

【識別番号】000103208

【氏名又は名称】コーセル株式会社

(74)【代理人】

【識別番号】100079359

【弁理士】

【氏名又は名称】竹内 進

(72)【発明者】

【氏名】大木 慎太郎

(72)【発明者】

【氏名】平田 哲郎

【審査官】栗栖 正和

(56)【参考文献】

【文献】特開２００７－０２０３８８（ＪＰ，Ａ）

【文献】特開２０１７－１７５７５３（ＪＰ，Ａ）

【文献】特開２０１９－１６１９６８（ＪＰ，Ａ）

【文献】特開２０１８－０４６６７４（ＪＰ，Ａ）

【文献】特開２００９－２６８２２６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

１次側主巻線、２次側主巻線及び２次側補助巻線を備えたトランスと、
前記１次側主巻線の一端に接続され、前記２次側主巻線及び前記２次側補助巻線に電圧を発生させる１次側スイッチング素子と、
前記２次側主巻線に発生した電圧を同期整流する同期整流素子と、
前記同期整流素子に駆動信号を出力する制御手段と、
前記２次側補助巻線に発生した電圧から前記制御手段を動作する電源電圧を生成する補助電源手段と、
を備えたスイッチング電源装置に於いて、
前記補助電源手段は、
前記２次側補助巻線に直列接続し、前記同期整流素子に同期して動作する双方向性スイッチ素子と、
前記２次側補助巻線と前記双方向性スイッチ素子の直列回路に並列接続したコンデンサと、
を備えたことを特徴とするスイッチング電源装置。

【請求項2】

請求項１記載のスイッチング電源装置に於いて、
前記双方向性スイッチ素子のオンオフ駆動のタイミングが、前記同期整流素子のオンオフ駆動のタイミングと一致していることを特徴とするスイッチング電源装置。

【請求項3】

請求項１記載のスイッチング電源装置に於いて、
前記制御手段が出力する前記同期整流素子のオンオフ駆動信号により前記双方向性スイッチ素子をオンオフ駆動することを特徴とするスイッチング電源装置。

【請求項4】

請求項１乃至３の何れかに記載のスイッチング電源装置に於いて、
前記双方向性スイッチ素子をＭＯＳ型電界効果トランジスタとしたことを特徴とするスイッチング電源装置。

【請求項5】

請求項１乃至４の何れかに記載のスイッチング電源装置に於いて、
前記補助電源手段は、前記２次側補助巻線に発生するサージ電圧を抑制するノイズ低減回路を備えたことを特徴とするスイッチング電源装置。

【請求項6】

請求項１乃至５の何れかに記載のスイッチング電源装置に於いて、
前記同期整流素子によりハイサイド型同期整流回路を構成したことを特徴とするスイッチング電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、トランス補助巻線に発生した電圧で動作する制御ＩＣによりトランス２次側の同期整流素子を駆動するスイッチング電源装置に関する。

【背景技術】

【0002】

従来、スイッチング電源装置では、整流ダイオードの順方向のオン抵抗による問題を解消するため、整流ダイオードに代えてオン抵抗の小さなＭＯＳ－ＦＥＴ（ＭＯＳ型電界効果トランジスタ）を用いた同期整流方式が知られている。

【0003】

また、ＭＯＳ－ＦＥＴを用いた同期整流素子の制御回路には専用に制御ＩＣを使用している場合が多い。例えば特許文献１の図３の電源回路では、トランス２次側の主巻線と同位相の補助巻線に電圧を発生させ、ダイオードで整流してコンデンサに電荷を蓄えて制御ＩＣの電源電圧とする補助電源部を設けている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１３－１５０５１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、このような従来のダイオード整流による制御ＩＣの電源電圧の生成にあっては、負荷短絡時に電荷を蓄えているコンデンサの電圧を低下させる回路要素がないため、負荷短絡後も制御ＩＣは動作し続ける。負荷短絡後、制御ＩＣが同期整流素子をオンさせている期間中に１次側スイッチング素子がオンすると、１次側スイッチング素子と同期整流素子が同時にオンすることとなり、１次側から２次側に貫通する大電流が流れる。この大電流により、１次側のスイッチング素子がオフした際に、素子の耐圧を超える大きな電圧が加わり、素子を破壊してしまう恐れがある。

【0006】

本発明は、負荷短絡時の貫通電流による素子破壊を確実に防止可能とするスイッチング電源装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

（スイッチング電源装置）
本発明は、
１次側主巻線、２次側主巻線及び２次側補助巻線を備えたトランスと、
１次側主巻線の一端に接続され、２次側主巻線及び２次側補助巻線に電圧を発生させる１次側スイッチング素子と、
２次側主巻線に発生した電圧を同期整流する同期整流素子と、
同期整流素子に駆動信号を出力する制御手段と、
２次側補助巻線に発生した電圧から制御手段を動作させる電源電圧を生成する補助電源手段と、
を備えたスイッチング電源装置に於いて、
補助電源手段は、
２次側補助巻線に直列接続し、同期整流素子に同期して動作する双方向性スイッチ素子と、
２次側補助巻線と双方向性スイッチ素子の直列回路に並列接続したコンデンサと、
を備えたことを特徴とする。

【0008】

（双方向性スイッチ素子の駆動）
双方向性スイッチ素子のオンオフ駆動のタイミングが、同期整流素子のオンオフ駆動のタイミングと一致している。

【0009】

（同期整流素子と同期した双方向性スイッチ素子の駆動）
制御手段が出力する同期整流素子のオンオフ駆動信号により双方向性スイッチ素子をオンオフ駆動する。

【0010】

（ＭＯＳ－ＦＥＴ）
双方向性スイッチ素子をＭＯＳ型電界効果トランジスタ（ＭＯＳ－ＦＥＴ）とする。

【0011】

（ノイズ低減回路）
補助電源手段は、２次側補助巻線に発生するサージ電圧を抑制するノイズ低減回路を備える。

【0012】

（同期整流回路）
同期整流素子によりハイサイド型同期整流回路を構成する。

【発明の効果】

【0013】

（基本的な効果）
本発明は、１次側主巻線、２次側主巻線及び２次側補助巻線を備えたトランスと、１次側主巻線をスイッチングして２次側主巻線及び２次側補助巻線に電圧を発生する１次側スイッチング素子と、２次側主巻線に発生した電圧を同期整流する同期整流素子と、同期整流素子に駆動信号を出力する制御手段と、２次側補助巻線に発生した電圧から制御手段を動作する電源電圧を生成する補助電源手段とを備えたスイッチング電源装置に於いて、補助電源手段は、２次側補助巻線に直列接続し、同期整流素子に同期して動作する双方向性スイッチ素子と、２次側補助巻線と双方向性スイッチ素子の直列回路に並列接続したコンデンサとを備えたため、従来の制御ＩＣ（制御手段）を駆動する補助電源手段に設けていた整流ダイオードを双方向性スイッチ素子に置き代えたことにより、負荷短絡時には、負荷短絡が始まった初期段階での双方向性スイッチ素子のオンによりコンデンサの電荷を放電して同期整流素子の駆動電圧を低下させて素子をオフに固定し、負荷短絡に伴い１次側スイッチング素子のデューティを低下するタイミングで１次側スイッチング素子がオンしても、１次側スイッチング素子と同期整流素子が同時にオンすることがなく、１次側から２次側へ大きな貫通電流が流れることを防止し、１次側スイッチング素子の素子破壊を確実に防止可能とする。

【0014】

また、従来装置の整流ダイオードを双方向性スイッチ素子に変更するだけで良いことから少ない部品点数で簡単に実現することができる。

【0015】

（双方向性スイッチ素子の駆動による効果）
また、双方向性スイッチ素子のオンオフ駆動のタイミングが、同期整流素子のオンオフ駆動のタイミングと一致しており、具体的には、制御手段が出力する同期整流素子のオンオフ駆動信号により双方向性スイッチ素子をオンオフ駆動するようにしたため、制御手段として機能する制御ＩＣをそのまま利用して簡単に双方向性スイッチ素子を駆動することができる。

【0016】

（ＭＯＳ－ＦＥＴ）
また、双方向性スイッチ素子をＭＯＳ型電界効果トランジスタ（ＭＯＳ－ＦＥＴ）とすることで、同期整流素子と同じ駆動信号を使用することが可能となり、制御手段から同期整流素子に供給している駆動信号をそのまま双方向性スイッチ素子に供給して駆動することができ、従来の整流ダイオードを双方向性スイッチ素子に置き代えたことに伴うコスト増加を最小限に抑えることができる。

【0017】

（ノイズ低減回路の効果）
また、ノイズ低減回路により２次側補助巻線に発生するサージ電圧を抑制することでノイズを低減することで、制御手段として機能する制御ＩＣの安定した動作を可能とする。

【0018】

（ハイサイド型同期整流回路の効果）
また、同期整流回路をハイサイド型同期整流回路とすることで、コモンモードノイズを低減させることができる。

【図面の簡単な説明】

【0019】

【図1】スイッチング電源装置の実施形態を示した回路図である。

【図2】比較例として補助電源部に整流ダイオードを設けたスイッチング電源装置を示した回路図である。

【図3】図２の比較例における負荷短絡時の各部の信号波形を示したタイムチャートである。

【図4】図１の実施形態における負荷短絡時の各部の信号波形を示したタイムチャートである。

【図5】補助電源部にノイズ低減回路を設けたスイッチング電源装置の実施形態を示した回路図である。

【図6】補助電源部に定電圧回路を設けたスイッチング電源装置の実施形態を示した回路図である。

【図7】スイッチング電源装置の他の実施形態を示した回路図である。

【発明を実施するための形態】

【0020】

［スイッチング電源装置の構成］
図１に示すように、本実施形態のスイッチング電源装置はシングルエンドのフライバックＤＣ－ＤＣコンバータを例にとっており、電流動作モードを電流臨界モードのフライバック方式としている。

【0021】

トランス（フライバックトランス）Ｔは１次側主巻線Ｔｍ１、２次側主巻線Ｔｍ２及び２次側補助巻線Ｔｓを備え、２次側主巻線Ｔｍ２及び２次側補助巻線Ｔｓは同相に巻き、双方向性スイッチ素子ＴＲ３を介して直列に接続している。１次側主巻線Ｔｍ１にはNチャネルのＭＯＳ－ＦＥＴを用いた１次側スイッチング素子ＴＲ１を直列接続し、１次側制御ＩＣ２０からの駆動信号によりスイッチング駆動（オンオフ駆動）し、入力端子１２ａ，１２ｂから加わる入力電圧Ｖｉを断接する。

【0022】

１次側スイッチング素子ＴＲ１がオンすると、１次側主巻線Ｔｍ１にドット側を正とする電圧が発生し、トランスＴにエネルギーを蓄積し、２次側主巻線Ｔｍ２及び２次側補助巻線Ｔｓにもドット側を正とする電圧が巻線比に応じた倍率で発生する。１次側スイッチング素子ＴＲ１がオフすると、１次側主巻線Ｔｍ１に流れていた電流が断たれて一次側巻線にドット側を負とする極性の電圧に切り替わり、２次側主巻線Ｔｍ２及び２次側補助巻線Ｔｓにもドット側を負とする極性に切り替わった電圧が巻線比に応じた倍率で発生し、トランスＴに蓄積したエネルギーを放出し、コンデンサＣ２に充電する。

【0023】

２次側巻線Ｔｍ２の両端にはNチャネルのＭＯＳ－ＦＥＴを用いた同期整流素子ＴＲ２とコンデンサＣ２を直列接続した同期整流回路を接続し、コンデンサＣ２の両端を出力端子１４ａ，１４ｂに接続し、出力電圧Ｖｏを取り出している。ここで、同期整流素子ＴＲ２となるNチャネルのＭＯＳ－ＦＥＴはソースＳをトランスTのプラス電位側に接続したハイサイド型の同期整流回路としている。

【0024】

制御手段として機能する制御ＩＣ１０は、補助電源部１６で生成した電源電圧ＶＤＤを端子１０ａ，１０ｂ間（端子１０ｂがグランドＧＮＤ）に印加して動作し、端子１０ｂ，１０ｃ間から駆動電圧ＤＲＶを同期整流素子ＴＲ２に出力しており、同期整流素子ＴＲ２に流れる電流をドレイン・ソース間電圧ＶＤＳ２により検出して端子１０ｄ，１０ｅに入力し、同期整流素子ＴＲ２を電流が流れているあいだオンし、電流が流れなくなるとオフする電流変化検知方式に基づく制御を行う。

【0025】

即ち、１次側スイッチング素子ＴＲ１がオフしてトランスＴに蓄積したエネルギーの放出により流れる電流を検知して同期整流素子ＴＲ２をオンし、トランスＴからのエネルギー放出が終了して電流が流れなくなると同期整流素子ＴＲ２をオフする制御を行う。

【0026】

また、制御ＩＣ１０は、１次側スイッチング素子ＴＲ１と同期整流素子ＴＲ２が同時にオンする期間を持たないように、１次側スイッチング素子ＴＲ１がオフするタイミングで同期整流素子ＴＲ２をオンし、１次側スイッチング素子ＴＲ１がオンする少し前のタイミングで同期整流素子ＴＲ２をオフするように制御している。

【0027】

なお、制御ＩＣ１０による同期整流素子ＴＲ２の制御は、電流変化検知方式に限定されず、例えば１次側スイッチング素子ＴＲ１のオンオフ時のＶＴ積（電圧時間積）を検知して制御するＶＴ積検知方式としても良い。電流臨界モードのフライバック方式では、負荷率や出力電圧により１次側スイッチング素子ＴＲ１のオン時間とオフ時間が変化する。このオン時間とオフ時間のＶＴ積をそれぞれ検知して同期整流素子ＴＲ２のオン時間を決定する。

【0028】

１次側制御ＩＣ２０は、出力端子１４ａ，１４ｂに接続する負荷側に対する出力電圧Ｖｏは出力電圧検出部１８で検出し、フォトカプラを用いた絶縁回路部２２を介してフィードバックし、出力電圧Ｖｏを所定の一定電圧に保つように１次側スイッチング素子ＴＲ１をＰＷＭ制御（パルス幅制御）する。

【0029】

制御ＩＣ１０を駆動する電源電圧ＶＤＤは、補助電源手段として機能する補助電源部１６で生成する。補助電源部１６は２次側補助巻線Ｔｓの一端とＮチャネルのＭＯＳ－ＦＥＴを用いた双方向性スイッチ素子ＴＲ３を直列接続し、２次側補助巻線Ｔｓと双方向性スイッチ素子ＴＲ３の直列回路と並列にコンデンサＣ３を接続している。

【0030】

双方向性スイッチ素子ＴＲ３に使用したＭＯＳ－ＦＥＴはボディダイオードＤ３を有し、オフ状態ではボディダイオードＤ３が整流ダイオードとして機能し、オン状態ではボディダイオードＤ３をごく低いオン抵抗でバイパスする双方向導通素子として機能する。なお、ボディダイオードＤ３は寄生ダイオード又は内部ダイオードとも呼ばれる。また、ＭＯＳ－ＦＥＴを用いた１次側スイッチング素子ＴＲ１及び同期整流素子ＴＲ２にもボディダイオードＤ１，Ｄ２が存在する。

【0031】

双方向性スイッチ素子ＴＲ３のゲート・ソース間には制御ＩＣ１０から駆動信号ＤＲＶを供給し、双方向性スイッチ素子ＴＲ３は同期整流素子ＴＲ２と同じ駆動信号ＤＲＶでオンオフする同期駆動としている。

【0032】

スイッチング電源装置のスタート時、補助電源部１６の電源電圧ＶＤＤは０ボルトであり、制御ＩＣ１０は動作していないが、双方向性スイッチ素子ＴＲ３としてＭＯＳ－ＦＥＴを使用していることから、２次側補助巻線Ｔｓの発生電圧をボディダイオードＤ３で整流平滑してコンデンサＣ３を充電し、電源電圧ＶＤＤが増加して所定の駆動電圧に達すると制御ＩＣ１０が動作を開始し、双方向性スイッチ素子ＴＲ３のオンによりボディダイオードＤ３をバイパスして低損失での整流平滑を開始する。

【0033】

［負荷短絡時の機能］
スイッチング電源装置の動作中に、出力端子１４ａ，１４ｂに接続している負荷で短絡が発生したとすると、出力電圧Ｖｏは略０ボルト付近に低下する。

【0034】

ここで、図２に補助電源部１６に整流ダイオードＤ４を用いたスイッチング電源装置を、比較例として示している。図２の比較例の補助電源部１６は、２次側補助巻線Ｔｓと整流ダイオードＤ４を直列接続した回路と並列にコンデンサＣ３を接続しており、それ以外は図１の実施形態と同じであることから同一符号で示している。

【0035】

図２の比較例で負荷短絡が起きた時の各部の信号波形は図３に示すようになる。負荷短絡が起きる時刻ｔ１までは、１次側制御ＩＣ２０は、出力電圧Ｖｏを所定の一定電圧に保つパルス幅制御により１次側スイッチング素子ＴＲ１をオンオフして１次側主巻線Ｔｍ１に流れる電流を断接しており、１次側スイッチング素子ＴＲ１のドレイン・ソース間電圧ＶＤＳ１は、オン期間はオン抵抗で決まる０ボルト付近の低い電圧に低下し、オフ期間に略入力電圧Ｖｉに、出力電圧Ｖｏをトランス巻き数比に応じた電圧と、オンからオフの立下りで発生するサージ電圧をそれぞれ加えた電圧が発生している。

【0036】

２次側の制御ＩＣ１０は、同期整流素子ＴＲ２を流れる電流変化の検知に基づく駆動信号ＤＲＶの出力により、１次側スイッチング素子ＴＲ１のオンからオフへの変化に同期して同期整流素子ＴＲ２をオンし、２次側補助巻線Ｔｓの発生電圧を整流平滑してコンデンサＣ３に充電し、次に１次側スイッチング素子ＴＲ１がオンする少し前のタイミングで同期整流素子ＴＲ２をオフし、１次側スイッチング素子ＴＲ１と同期整流素子ＴＲ２のオン期間が重ならないように駆動している。

【0037】

また１次側スイッチング素子ＴＲ１のオンオフにより２次側補助巻線Ｔｓに発生した電圧は整流ダイオードＤ４とコンデンサＣ３により整流平滑して電源電圧ＶＤＤを生成し、制御ＩＣ１０を動作し、駆動信号ＤＲＶにより同期整流素子ＴＲ２をオンオフし、２次側主巻線Ｔｍ２に発生した電圧を同期整流している。

【0038】

この状態で負荷短絡が発生し、時刻ｔ１で出力電圧Ｖｏが略０ボルト付近に低下したとすると、コンデンサＣ３の電荷を放電して電源電圧ＶＤＤを低下する回路要素がないため、負荷短絡後も補助電源部１６の電源電圧ＶＤＤを維持し、制御ＩＣ１０は動作を続ける。

【0039】

一方、１次側制御ＩＣ２０は負荷短絡に伴い出力電力を制限するため、デューティを最小とするように１次側スイッチング素子ＴＲ１をオンする期間を短くする。また、出力電圧の低下に伴い１次側スイッチング素子ＴＲ１のドレイン・ソース間電圧ＶＤＳ１は負荷短絡前に比べ低下している。

【0040】

保護動作への切替えに伴い、１次側スイッチング素子ＴＲ１は切替え前の時刻ｔ２でオンしてオフした直後の時刻ｔ３で切替え後の最初のオンオフとなり、時刻ｔ３～ｔ４で１次側スイッチング素子ＴＲ１と同期整流素子ＴＲ２の両方がオンする期間Ｔａが発生し、１次側から２次側に貫通する大電流が流れている。

【0041】

このため大きな貫通電流が流れている時刻ｔ４で１次側スイッチング素子ＴＲ１をオンからオフに切り替えて電流遮断すると、ドレイン・ソース間電圧ＶＤＳ１に急激に大きく上昇するサージ電圧を発生し、急激に上昇したピーク電圧が１次側スイッチング素子ＴＲ１に使用しているＭＯＳ－ＦＥＴの絶対最大定格以上となることがあり、ＭＯＳ－ＦＥＴを故障させかねない。

【0042】

これ対し図１の本実施形態にあっては、図４のタイムチャートに示すように、比較例の整流ダイオードＤ４に代えてＭＯＳ－ＦＥＴを用いた双方向性スイッチ素子ＴＲ３を設け、制御ＩＣ１０からの駆動信号ＤＲＶにより同期整流素子ＴＲ２と同じタイミングでオンオフしている。なお、双方向性スイッチ素子ＴＲ３のオンオフは同期整流素子ＴＲ２と同じになることから、これを括弧書きで示し、信号波形は省略している。

【0043】

時刻ｔ１で負荷短絡が発生して出力電圧Ｖｏが略０ボルト付近に低下したとすると、コンデンサＣ３の電荷は双方向性スイッチ素子ＴＲ３のオンにより放電され、例えば時刻ｔ１後の２回目に双方向性スイッチ素子ＴＲ３がオンした時刻ｔ２からの放電により電源電圧ＶＤＤが低下して略０ボルト付近（端子１０ｂのグランドレベル）に低下し、電源電圧ＶＤＤが失われることで制御ＩＣ１０の動作が時刻ｔ３で停止し、駆動信号ＤＲＶも０ボルト（端子１０ｂのグランドレベル）となって失われ、同期整流素子ＴＲ２をオフに固定する。

【0044】

このため負荷短絡に対する保護動作への切替えに伴い、切替え後の時刻ｔ４で１次側スイッチング素子ＴＲ１がオンしても、同期整流素子ＴＲ２をオフに固定していることで、１次側スイッチング素子ＴＲ１と同期整流素子ＴＲ２の両方がオンする期間を発生せず、１次側から２次側に大きな貫通電流が流れることを防止し、時刻ｔ５でオンからオフとなったときのドレイン・ソース間電圧ＶＤＳ1に現れるサージ電圧は急激に大きく上昇することがなく、１次側スイッチング素子ＴＲ１に使用しているＭＯＳ－ＦＥＴの絶対最大定格に収まり、ＭＯＳ－ＦＥＴを故障させることはない。

【0045】

［ノイズ低減回路を設けた実施形態］
図５に示すように、本実施形態は、補助電源部１６にノイズ低減回路２４を設けたことを特徴とする。ノイズ低減回路２４は、インダクタＬ１、コンデンサＣ４及び抵抗Ｒ１でノイズフィルタを構成し、双方向性スイッチ素子ＴＲ３のオンオフに伴い重畳したサージ電圧等の高周波ノイズ成分を低減し、制御ＩＣ１０の電源ノイズによる誤動作を確実に防止する。

【0046】

また、ノイズ低減回路２４を設けていても、ボディダイオードＤ３によるスタート時の整流平滑、スタート後の双方向性スイッチ素子ＴＲ３による整流平滑、及び負荷短絡時に双方向性スイッチ素子ＴＲ３のオンにより電源電圧ＶＤＤを低下して制御ＩＣ１０を停止する機能を、問題なく行うことができる。

【0047】

［定電圧回路を設けた実施形態］
図６に示すように、本実施形態は補助電源部１６にシリーズレギュレータとして機能する定電圧回路２６を設けてもよい。定電圧回路２６は、ＮＰＮトランジスタＱ１、ツェナーダイオードＺＤ１、抵抗Ｒ１１，Ｒ２１及びダイオードＤ５で構成する。

【0048】

双方向性スイッチ素子ＴＲ３のオンにより出力する整流電圧は、ツェナーダイオードＺＤ１のツェナー電圧ＶＺで決まる所定の電源電圧ＶＤＤとなるようにＮＰＮトラジスタＱ１が動作し、制御ＩＣ１０を駆動する。

【0049】

また、ＮＰＮトランジスタＱ１のエミッタ・コレクタ間に逆極性に接続したダイオードＤ５は、負荷短絡時に双方向性スイッチ素子ＴＲ３をオンしたとき、ＮＰＮトランジスタＱ１をバイパスしてコンデンサＣ３から電荷を放電して電源電圧ＶＤＤを低下する回路要素を形成する。

【0050】

また、定電圧回路２６を設けていても、ボディダイオードＤ３によるスタート時の整流平滑、スタート後の双方向性スイッチ素子ＴＲ３による整流平滑、及び負荷短絡時に双方向性スイッチ素子ＴＲ３のオンにより電源電圧ＶＤＤを低下して制御ＩＣ１０を停止する機能を、問題なく行うことができる。

【0051】

［ローサイド型同期整流回路］
図７に示すように、本実施形態は、同期整流素子ＴＲ２となるNチャネルのＭＯＳ－ＦＥＴのソースＳを出力端子１４ｂのグランドＧＮＤ側に接続したローサイド型同期整流回路としてもよい。これに伴いトランスＴの２次側主巻線Ｔｍ２と２次側補助巻線Ｔｓは分離しており、２次側主巻線Ｔｍ２の両端にはコンデンサＣ２とＭＯＳ－ＦＥＴを用いた同期整流素子ＴＲ２を直列接続した同期整流回路を接続し、コンデンサＣ２の両端を出力端子１４ａ，１４ｂに接続し、出力電圧Ｖｏを取り出している。

【0052】

また、制御ＩＣ１０は端子１０ｂ，１０ｃから同期整流素子ＴＲ２に駆動信号ＤＲＶを出力しているが、ローサイド型同期整流回路に対応して端子１０ｃのグランドＧＮＤを出力端子１４ｂのグランドＧＮＤに接続している。

【0053】

補助電源部１６は、２次側補助巻線Ｔｓの一端とＮチャネルのＭＯＳ－ＦＥＴを用いた双方向性スイッチ素子ＴＲ３を直列接続し、２次側補助巻線Ｔｓと双方向性スイッチ素子ＴＲ３の直列回路と並列にコンデンサＣ３を接続し、コンデンサＣ３の両端を制御ＩＣ１０の端子１０ａ，１０ｂに接続し、同期整流回路とグランドＧＮＤを同じとする電源電圧ＶＤＤを供給して制御ＩＣ１０を動作している。

【0054】

それ以外の構成及び動作は、ハイサイド型同期整流回路とした図１の実施形態と同じになる。

【0055】

［本発明の変形例］
また、本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。

【符号の説明】

【0056】

１０：制御ＩＣ
１２ａ，１２ｂ：入力端子
１４ａ，１４ｂ：出力端子
１６：補助電源部
１８：出力電圧検出部
２０：１次側制御ＩＣ
２２：絶縁回路部
２４：ノイズ低減回路
２６：定電圧回路
ＴＲ１：１次側スイッチング素子
ＴＲ２：同期整流素子
ＴＲ３：双方向性スイッチ素子
Ｄ１～Ｄ３：ボディダイオード
Ｔ：トランス
Ｔｍ１：１次側主巻線
Ｔｍ２：２次側主巻線
Ｔｓ：２次側補助巻線
Ｃ１，Ｃ２，Ｃ３，Ｃ４：コンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】