(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-11-18
(45)【発行日】2022-11-29
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/786 20060101AFI20221121BHJP
H01L 21/8234 20060101ALI20221121BHJP
H01L 27/06 20060101ALI20221121BHJP
H01L 27/088 20060101ALI20221121BHJP
【ＦＩ】
H01L29/78 612
H01L29/78 618B
H01L29/78 617N
H01L27/06 102A
H01L27/088 A
H01L27/088 331E
【請求項の数】
4
(21)【出願番号】P 2020004387
(22)【出願日】2020-01-15
(62)【分割の表示】P 2018173231の分割
【原出願日】2014-08-29
(65)【公開番号】P2020074433
(43)【公開日】2020-05-14
【審査請求日】2020-02-11
(31)【優先権主張番号】P 2013183030
(32)【優先日】2013-09-04
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】三宅 博之
【審査官】岩本 勉
(56)【参考文献】
【文献】特開２０１１－０８６９２９（ＪＰ，Ａ）
【文献】特開２０１１－１９２９７９（ＪＰ，Ａ）
【文献】特開２０１１－０２９６３５（ＪＰ，Ａ）
【文献】特開２０１２－２５６８２２（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１１／０２０４３６５（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１２／００６３２０９（ＵＳ，Ａ１）
【文献】中国特許出願公開第１０２７６３２１４（ＣＮ，Ａ）
【文献】中国特許出願公開第１０２４３６８４６（ＣＮ，Ａ）
【文献】韓国公開特許第１０－２０１２－０１３５４０７（ＫＲ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８６
Ｈ０１Ｌ ２１／８２３４
Ｈ０１Ｌ ２７／０８８
Ｈ０１Ｌ ２１／３３６
(57)【特許請求の範囲】
【請求項1】
第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、前記第１のトランジスタは、第１の酸化物半導体層と、前記第１の酸化物半導体層の下方の第１のゲート電極と、前記第１の酸化物半導体層の上方の第２のゲート電極と、を有し、
前記第１のゲート電極として機能する領域を有する第１の導電層は、第１の方向に延伸した領域を有し、且つ、前記第２のトランジスタのソース電極又はドレイン電極として機能する領域を有する第２の導電層と重なる領域を有し、
前記第２の導電層は、前記第２のトランジスタが有する第２の酸化物半導体層の上面と接する領域を有し、且つ、前記第１の導電層の上方に設けられ、
前記第２のトランジスタのゲート電極として機能する領域を有する第３の導電層は、前記第１の方向に延伸した領域を有し、
前記第１の導電層は、前記容量素子の第１の電極としての機能を有し、
前記第２の導電層は、前記容量素子の第２の電極としての機能を有し、
平面視において、前記第１の導電層と前記第２の導電層とが重なる領域の前記第１の方向における長さは、前記第２の酸化物半導体層の前記第１の方向における長さよりも大きい、半導体装置。
【請求項2】
第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、前記第１のトランジスタは、第１の酸化物半導体層と、前記第１の酸化物半導体層の下方の第１の導電層と、前記第１の酸化物半導体層の上方の第２の導電層と、を有し、
前記第１の導電層は、前記第１の酸化物半導体層を介して、前記第２の導電層と重なる領域を有し、
前記第１の導電層は、第１の方向に延伸した領域を有し、且つ、前記第２のトランジスタのソース電極又はドレイン電極として機能する領域を有する第３の導電層と重なる領域を有し、
前記第３の導電層は、前記第２のトランジスタが有する第２の酸化物半導体層の上面と接する領域を有し、且つ、前記第１の導電層の上方に設けられ、
前記第１の導電層は、前記容量素子の第１の電極としての機能を有し、
前記第２の導電層は、前記容量素子の第２の電極としての機能を有し、
平面視において、前記第１の方向に直交する第２の方向における前記第１の導電層の両端は、前記第２の導電層と重なりを有し、
平面視において、前記第１の導電層と前記第２の導電層とが重なる領域の前記第１の方向における長さは、前記第２の酸化物半導体層の前記第１の方向における長さよりも大きく、
前記第１の酸化物半導体層と、前記第２の酸化物半導体層とは、同じ絶縁膜の上面に接して設けられている、半導体装置。
【請求項3】
請求項１又は２において、前記第１のトランジスタのチャネル幅は、前記第２のトランジスタのチャネル幅よりも大きい、半導体装置。
【請求項4】
請求項１乃至３のいずれか一において、前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、Ｉｎ、Ｇａ、及びＺｎを有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に
、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの
駆動方法、または、それらの製造方法に関する。特に、本発明の一態様は、半導体装置、
中でも酸化物半導体を用いた半導体装置に関する。
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に
、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの
駆動方法、または、それらの製造方法に関する。特に、本発明の一態様は、半導体装置、
中でも酸化物半導体を用いた半導体装置に関する。
【背景技術】
【0002】
酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＯＳ）をチャネル形成領域と
なる半導体層に用いたトランジスタ（ＯＳトランジスタともいう）は、バックゲートに適
切な電圧を与えることでトランジスタの閾値電圧を制御することができる（例えば特許文
献１を参照）。
なる半導体層に用いたトランジスタ（ＯＳトランジスタともいう）は、バックゲートに適
切な電圧を与えることでトランジスタの閾値電圧を制御することができる（例えば特許文
献１を参照）。
【0003】
なおバックゲートとは、フロントゲートと対をなす電極である。バックゲートとフロント
ゲートは、チャネル形成領域を有する半導体層を間に挟んで、設けられる。例えば、ボト
ムゲート型構造のトランジスタでいえば、チャネル形成領域の下側にあるゲートがフロン
トゲートであり、上側にあるゲートがバックゲートである。なおフロントゲートを第１の
ゲート、バックゲートを第２のゲートという場合がある。
ゲートは、チャネル形成領域を有する半導体層を間に挟んで、設けられる。例えば、ボト
ムゲート型構造のトランジスタでいえば、チャネル形成領域の下側にあるゲートがフロン
トゲートであり、上側にあるゲートがバックゲートである。なおフロントゲートを第１の
ゲート、バックゲートを第２のゲートという場合がある。
【0004】
また、ＯＳトランジスタでは、バックゲートをフロントゲートに接続した、所謂デュアル
ゲート構造とすることで、より小さいサイズで効率的に導通状態での電流値の向上を図る
ことができる（例えば特許文献２を参照）。例えば、表示装置のゲートドライバにおいて
、デュアルゲート構造を採用したトランジスタを用いることで、狭額縁の表示装置とする
ことができる。
ゲート構造とすることで、より小さいサイズで効率的に導通状態での電流値の向上を図る
ことができる（例えば特許文献２を参照）。例えば、表示装置のゲートドライバにおいて
、デュアルゲート構造を採用したトランジスタを用いることで、狭額縁の表示装置とする
ことができる。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２０１１－１７２２１７号公報
【文献】特開２０１１－２５８９４１号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
上述した閾値電圧の制御と電流値の向上は、同じバックゲートを用い、接続を切り替える
必要があるため、両立させることが難しい。
必要があるため、両立させることが難しい。
【0007】
そこで、本発明の一態様は、閾値電圧の制御と電流値の向上を両立できるトランジスタを
有する、新規な構成の半導体装置を提供することを課題の一とする。または、本発明の一
態様では、トランジスタの信頼性の向上を図ることのできる、新規な構成の半導体装置を
提供することを課題の一とする。または、本発明の一態様では、新規な構成の半導体装置
を提供することを課題の一とする。
有する、新規な構成の半導体装置を提供することを課題の一とする。または、本発明の一
態様では、トランジスタの信頼性の向上を図ることのできる、新規な構成の半導体装置を
提供することを課題の一とする。または、本発明の一態様では、新規な構成の半導体装置
を提供することを課題の一とする。
【0008】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、上記以外の課題は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、上記以外の課題を抽出することが可能である。
態様は、これらの課題の全てを解決する必要はないものとする。なお、上記以外の課題は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、上記以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0009】
本発明の一態様は、チャネル形成領域を間に挟んで設けられた第１のゲート及び第２のゲ
ートを有するトランジスタを有し、トランジスタは、第１のゲートに該トランジスタをオ
フとする第１の電圧が印加される期間において、第２のゲートに閾値電圧を制御するため
の制御電圧が印加され、第１のゲートに該トランジスタをオンとする第２の電圧が印加さ
れる期間において、第１のゲートには第２の電圧が印加され、第２のゲートには第１のゲ
ートの電圧の変化に応じた電圧が制御電圧に加わった電圧が印加される、半導体装置であ
る。
ートを有するトランジスタを有し、トランジスタは、第１のゲートに該トランジスタをオ
フとする第１の電圧が印加される期間において、第２のゲートに閾値電圧を制御するため
の制御電圧が印加され、第１のゲートに該トランジスタをオンとする第２の電圧が印加さ
れる期間において、第１のゲートには第２の電圧が印加され、第２のゲートには第１のゲ
ートの電圧の変化に応じた電圧が制御電圧に加わった電圧が印加される、半導体装置であ
る。
【0010】
本発明の一態様は、チャネル形成領域を間に挟んで設けられた第１のゲート及び第２のゲ
ートを有するトランジスタを有し、第２のゲートは、第１のゲートに容量素子を介して電
気的に接続されており、トランジスタは、第１のゲートに該トランジスタをオフとする第
１の電圧が印加される期間において、第２のゲートに閾値電圧を制御するための制御電圧
が印加され、第１のゲートに該トランジスタをオンとする第２の電圧が印加される期間に
おいて、第２のゲートには、第２のゲートを電気的に浮遊状態とし、第１のゲートの電圧
の変化に応じた電圧が制御電圧に加わった電圧が印加される、半導体装置である。
ートを有するトランジスタを有し、第２のゲートは、第１のゲートに容量素子を介して電
気的に接続されており、トランジスタは、第１のゲートに該トランジスタをオフとする第
１の電圧が印加される期間において、第２のゲートに閾値電圧を制御するための制御電圧
が印加され、第１のゲートに該トランジスタをオンとする第２の電圧が印加される期間に
おいて、第２のゲートには、第２のゲートを電気的に浮遊状態とし、第１のゲートの電圧
の変化に応じた電圧が制御電圧に加わった電圧が印加される、半導体装置である。
【0011】
本発明の一態様において、制御電圧は、第２のゲートに電気的に接続されたスイッチを介
して与えられる電圧である半導体装置が好ましい。
して与えられる電圧である半導体装置が好ましい。
【0012】
本発明の一態様において、スイッチは、トランジスタである半導体装置が好ましい。
【0013】
本発明の一態様は、チャネル形成領域を間に挟んで設けられた第１のゲート及び第２のゲ
ートを有するトランジスタを有し、第２のゲートは、第１のゲートが入力端子に電気的に
接続されたソースフォロワの出力端子の電圧が与えられ、トランジスタは、第１のゲート
に該トランジスタをオフとする第１の電圧が印加される期間において、第２のゲートに閾
値電圧を制御するための制御電圧が印加され、第１のゲートに該トランジスタをオンとす
る第２の電圧が印加される期間において、第２のゲートには、第２のゲートを電気的に浮
遊状態とし、第１のゲートの電圧の変化に応じた電圧が制御電圧に加わった電圧が印加さ
れる、半導体装置である。
ートを有するトランジスタを有し、第２のゲートは、第１のゲートが入力端子に電気的に
接続されたソースフォロワの出力端子の電圧が与えられ、トランジスタは、第１のゲート
に該トランジスタをオフとする第１の電圧が印加される期間において、第２のゲートに閾
値電圧を制御するための制御電圧が印加され、第１のゲートに該トランジスタをオンとす
る第２の電圧が印加される期間において、第２のゲートには、第２のゲートを電気的に浮
遊状態とし、第１のゲートの電圧の変化に応じた電圧が制御電圧に加わった電圧が印加さ
れる、半導体装置である。
【0014】
本発明の一態様において、トランジスタは、酸化物半導体をチャネル形成領域となる半導
体層に用いた半導体装置が好ましい。
体層に用いた半導体装置が好ましい。
【0015】
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図
面に記載されている。
面に記載されている。
【発明の効果】
【0016】
本発明の一態様により、閾値電圧の制御と電流値の向上を両立し、信頼性と電気的特性に
優れたトランジスタとした、新規な構成の半導体装置を提供することができる。なお、本
発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場
合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。ま
たは、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効
果を有さない場合もある。
優れたトランジスタとした、新規な構成の半導体装置を提供することができる。なお、本
発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場
合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。ま
たは、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効
果を有さない場合もある。
【図面の簡単な説明】
【0017】
【図1】本発明の一形態に係る回路及び動作を説明する図。
【図2】本発明の一形態に係る回路を説明する図。
【図3】本発明の一形態に係る回路を説明する図。
【図4】本発明の一形態に係る回路を説明する図。
【図5】本発明の一形態に係る回路及び動作を説明する図。
【図6】本発明の一形態に係る上面図。
【図7】本発明の一形態に係る断面図。
【図8】本発明の一形態に係る断面図。
【図9】半導体装置を用いた電子機器。
【図10】半導体装置を用いた電子機器。
【図11】表示モジュールを説明する図である。
【発明を実施するための形態】
【0018】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する
発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する
発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
【0019】
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイ
ズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、
電圧、若しくは電流のばらつきなどを含むことが可能である。
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイ
ズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、
電圧、若しくは電流のばらつきなどを含むことが可能である。
【0020】
また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少
なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領
域またはドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャ
ネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことがで
きるものである。
なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領
域またはドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャ
ネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことがで
きるものである。
【0021】
ここで、ソースとドレインとは、トランジスタの構造または動作条件等によって変わるた
め、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソー
スとして機能する部分、及びドレインとして機能する部分を、ソースまたはドレインと呼
ばず、ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２
電極と表記する場合がある。
め、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソー
スとして機能する部分、及びドレインとして機能する部分を、ソースまたはドレインと呼
ばず、ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２
電極と表記する場合がある。
【0022】
また本明細書等において用いる「第１」、「第２」、「第３」という序数詞は、構成要素
の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【0023】
また本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されて
いるものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気
的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在す
るとき、ＡとＢとの電気信号の授受を可能とするものをいう。
いるものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気
的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在す
るとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【0024】
また本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。
【0025】
また本明細書等において図面における各回路ブロックの配置は、説明のため位置関係を特
定するものであり、異なる回路ブロックで別々の機能を実現するよう図面で示していても
、実際の回路や領域では、同じ回路や同じ領域内で別々の機能を実現しうるように設けら
れている場合もある。また図面における各回路ブロックの機能は、説明のため機能を特定
するものであり、一つの回路ブロックとして示していても、実際の回路や領域では、一つ
の回路ブロックで行う処理を複数の回路ブロックで行うよう設けられている場合もある。
定するものであり、異なる回路ブロックで別々の機能を実現するよう図面で示していても
、実際の回路や領域では、同じ回路や同じ領域内で別々の機能を実現しうるように設けら
れている場合もある。また図面における各回路ブロックの機能は、説明のため機能を特定
するものであり、一つの回路ブロックとして示していても、実際の回路や領域では、一つ
の回路ブロックで行う処理を複数の回路ブロックで行うよう設けられている場合もある。
【0026】
また本明細書等において、電圧とは、ある電位と、基準電位（例えばグラウンド電位）と
の電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、
電圧差と言い換えることが可能である。なお電圧とは２点間における電位差のことをいい
、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な
位置エネルギー）のことをいう。
の電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、
電圧差と言い換えることが可能である。なお電圧とは２点間における電位差のことをいい
、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な
位置エネルギー）のことをいう。
【0027】
なお、一般に、電位や電圧は、相対的なものである。したがって、グラウンド電位とは、
必ずしも、０ボルトであるとは限定されない。
必ずしも、０ボルトであるとは限定されない。
【0028】
また本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で
配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂
直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従
って、８５°以上９５°以下の場合も含まれる。
配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂
直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従
って、８５°以上９５°以下の場合も含まれる。
【0029】
また本明細書等において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
。
【0030】
（実施の形態１）
本実施の形態では、半導体装置の回路構成、及びその動作について説明する。
本実施の形態では、半導体装置の回路構成、及びその動作について説明する。
【0031】
なお、半導体装置とは、半導体素子を有する装置のことをいう。なお、半導体装置は、半
導体素子を含む回路を駆動させる駆動回路等を含む。なお、モジュールは、半導体装置だ
けでなく、半導体装置とは別の基板上に配置された駆動回路、電源回路等を含む場合があ
る。
導体素子を含む回路を駆動させる駆動回路等を含む。なお、モジュールは、半導体装置だ
けでなく、半導体装置とは別の基板上に配置された駆動回路、電源回路等を含む場合があ
る。
【0032】
図１（Ａ）は、半導体装置１０の一例を示す回路図である。
【0033】
【0034】
トランジスタ１０１は、チャネル形成領域を間に挟んで設けられたフロントゲート及びバ
ックゲートを有する。トランジスタ１０１は、導通状態ではフロントゲート及びバックゲ
ートより導通状態とするための電圧が与えられ、非導通状態ではフロントゲートに非導通
状態とするための電圧、バックゲートに閾値電圧を制御するための制御電圧（以下、電圧
ＶＣともいう）が与えられる。
ックゲートを有する。トランジスタ１０１は、導通状態ではフロントゲート及びバックゲ
ートより導通状態とするための電圧が与えられ、非導通状態ではフロントゲートに非導通
状態とするための電圧、バックゲートに閾値電圧を制御するための制御電圧（以下、電圧
ＶＣともいう）が与えられる。
【0035】
電圧ＶＣは、トランジスタ１０１の閾値電圧をプラスシフトさせ、エンハンスメント型、
すなわちノーマリーオフ型のトランジスタとするための電圧である。電圧ＶＣはスイッチ
１０３を介して、ノードＮ１に与えられ、そして保持される。
すなわちノーマリーオフ型のトランジスタとするための電圧である。電圧ＶＣはスイッチ
１０３を介して、ノードＮ１に与えられ、そして保持される。
【0036】
ノードＮ１は、図１（Ａ）に図示するように、トランジスタ１０１のバックゲート、容量
素子１０２、及びスイッチ１０３に接続されたノードのことをいう。
素子１０２、及びスイッチ１０３に接続されたノードのことをいう。
【0037】
トランジスタ１０１のフロントゲートは、制御信号ＧＡＴＥを与える配線に接続される。
またトランジスタ１０１のバックゲートは、ノードＮ１に接続される。またトランジスタ
１０１のソース及びドレインの一方は、入力信号ＩＮを与える配線に接続される。またト
ランジスタ１０１のソース及びドレインの他方は、出力信号ＯＵＴを与える配線に接続さ
れる。
またトランジスタ１０１のバックゲートは、ノードＮ１に接続される。またトランジスタ
１０１のソース及びドレインの一方は、入力信号ＩＮを与える配線に接続される。またト
ランジスタ１０１のソース及びドレインの他方は、出力信号ＯＵＴを与える配線に接続さ
れる。
【0038】
なおトランジスタ１０１が有するフロントゲートは、第１のゲートということもある。ま
たトランジスタ１０１が有するバックゲートは、第２のゲートということもある。
たトランジスタ１０１が有するバックゲートは、第２のゲートということもある。
【0039】
制御信号ＧＡＴＥは、Ｈレベルの電圧とＬレベルの電圧とを交互に切り替えて、トランジ
スタ１０１の導通状態又は非導通状態を制御する信号である。たとえば、トランジスタ１
０１がｎチャネル型の場合、制御信号ＧＡＴＥのＬレベルの電圧はトランジスタ１０１を
非導通状態とする電圧（第１の電圧ともいう）であり、Ｈレベルの電圧はトランジスタ１
０１を導通状態とする電圧（第２の電圧ともいう）である。
スタ１０１の導通状態又は非導通状態を制御する信号である。たとえば、トランジスタ１
０１がｎチャネル型の場合、制御信号ＧＡＴＥのＬレベルの電圧はトランジスタ１０１を
非導通状態とする電圧（第１の電圧ともいう）であり、Ｈレベルの電圧はトランジスタ１
０１を導通状態とする電圧（第２の電圧ともいう）である。
【0040】
なおＨレベルの電圧は、一例として高電源電位ＶＤＤであり、Ｌレベルの電圧は、一例と
して低電源電位ＶＳＳである。
して低電源電位ＶＳＳである。
【0041】
トランジスタ１０１を非導通状態とする、第１の電圧は、ゲート（第１のゲート）とソー
スとの間の電圧が閾値電圧を下回るよう与えられる電圧のことをいう。また、本明細書に
おいて、制御信号ＧＡＴＥにおけるＬレベルの電圧が与えられる期間が、トランジスタ１
０１を非導通状態とする第１の電圧が与えられる期間となる。
スとの間の電圧が閾値電圧を下回るよう与えられる電圧のことをいう。また、本明細書に
おいて、制御信号ＧＡＴＥにおけるＬレベルの電圧が与えられる期間が、トランジスタ１
０１を非導通状態とする第１の電圧が与えられる期間となる。
【0042】
トランジスタ１０１を導通状態とする、第２の電圧は、ゲート（第１のゲート）とソース
との間の電圧が閾値電圧を上回るよう与えられる電圧のことをいう。また、本明細書にお
いて、制御信号ＧＡＴＥにおけるＨレベルの電圧が与えられる期間が、トランジスタ１０
１を導通状態とする第２の電圧が与えられる期間となる。
との間の電圧が閾値電圧を上回るよう与えられる電圧のことをいう。また、本明細書にお
いて、制御信号ＧＡＴＥにおけるＨレベルの電圧が与えられる期間が、トランジスタ１０
１を導通状態とする第２の電圧が与えられる期間となる。
【0043】
入力信号ＩＮは、クロック信号や、定電位の信号、パルス信号等の信号であり、前段の回
路が有するトランジスタ等の素子や、信号が与えられた配線より与えられる信号である。
出力信号ＯＵＴは、トランジスタ１０１が導通状態の場合、入力信号ＩＮをそのまま出力
して得られる信号である。出力信号ＯＵＴは、後段の回路が有するトランジスタ等の素子
に与えられる。
路が有するトランジスタ等の素子や、信号が与えられた配線より与えられる信号である。
出力信号ＯＵＴは、トランジスタ１０１が導通状態の場合、入力信号ＩＮをそのまま出力
して得られる信号である。出力信号ＯＵＴは、後段の回路が有するトランジスタ等の素子
に与えられる。
【0044】
トランジスタ１０１のバックゲートは、容量素子１０２を介した制御信号ＧＡＴＥの変化
及びスイッチ１０３のオンまたはオフによって、期間に応じて与えられる電圧が異なるよ
う制御することができる。具体的には、トランジスタ１０１を非導通状態とする期間、す
なわちトランジスタ１０１のフロントゲートに第１の電圧が加えられる期間で、電圧ＶＣ
が与えられるよう制御される。また、トランジスタ１０１のバックゲートは、トランジス
タ１０１を導通状態とする期間、すなわちトランジスタ１０１のフロントゲートに第２の
電圧が加えられる期間で、フロントゲートの電圧の変化に応じた電圧が、電圧ＶＣに加わ
った電圧が与えられるよう制御される。
及びスイッチ１０３のオンまたはオフによって、期間に応じて与えられる電圧が異なるよ
う制御することができる。具体的には、トランジスタ１０１を非導通状態とする期間、す
なわちトランジスタ１０１のフロントゲートに第１の電圧が加えられる期間で、電圧ＶＣ
が与えられるよう制御される。また、トランジスタ１０１のバックゲートは、トランジス
タ１０１を導通状態とする期間、すなわちトランジスタ１０１のフロントゲートに第２の
電圧が加えられる期間で、フロントゲートの電圧の変化に応じた電圧が、電圧ＶＣに加わ
った電圧が与えられるよう制御される。
【0045】
なお本実施の形態は、トランジスタ１０１をｎチャネル型のトランジスタとして説明する
。トランジスタ１０１をｐチャネル型とする場合は、各配線に与える信号を反転させて適
用する構成とすればよい。
。トランジスタ１０１をｐチャネル型とする場合は、各配線に与える信号を反転させて適
用する構成とすればよい。
【0046】
なおトランジスタ１０１の半導体層は、限定はないが一例としては、シリコン又はゲルマ
ニウムであれば非晶質、微結晶、多結晶又は単結晶の半導体を用いることができる。他に
も酸化物半導体や、窒化物半導体等の化合物半導体や、有機半導体等を用いることができ
る。
ニウムであれば非晶質、微結晶、多結晶又は単結晶の半導体を用いることができる。他に
も酸化物半導体や、窒化物半導体等の化合物半導体や、有機半導体等を用いることができ
る。
【0047】
特に本実施の形態におけるトランジスタの半導体層は、酸化物半導体を用いた構成である
と好適である。酸化物半導体を用いたトランジスタは、シリコンを用いたトランジスタと
比べて閾値電圧の制御が難しい場合がある。本実施の形態を適用するトランジスタ１０１
に酸化物半導体を用いたトランジスタを採用することで、閾値電圧の制御を行うことがで
き、電気的特性に優れたトランジスタとすることができるため、利点が大きい。
と好適である。酸化物半導体を用いたトランジスタは、シリコンを用いたトランジスタと
比べて閾値電圧の制御が難しい場合がある。本実施の形態を適用するトランジスタ１０１
に酸化物半導体を用いたトランジスタを採用することで、閾値電圧の制御を行うことがで
き、電気的特性に優れたトランジスタとすることができるため、利点が大きい。
【0048】
なおトランジスタ１０１は、フロントゲート及びバックゲートを有することで、チャネル
形成領域に上下方向より電界を加えることができる。そのため、トランジスタ１０１が有
する半導体層に流れるキャリアを増大させることができ、トランジスタの電界効果移動度
を上昇させると共に、オン電流を増大させることができる。
形成領域に上下方向より電界を加えることができる。そのため、トランジスタ１０１が有
する半導体層に流れるキャリアを増大させることができ、トランジスタの電界効果移動度
を上昇させると共に、オン電流を増大させることができる。
【0049】
またトランジスタ１０１はフロントゲート及びバックゲートを有することで、それぞれが
外部からの電界を遮蔽する機能を付加することができる。そのため、フロントゲート及び
バックゲートの周囲にある荷電粒子等の電荷による半導体層への影響を小さくすることが
できる。この結果、ストレス試験（例えば、フロントゲートにマイナスの電位を印加する
－ＧＢＴ（Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制
されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制する
ことができる。
外部からの電界を遮蔽する機能を付加することができる。そのため、フロントゲート及び
バックゲートの周囲にある荷電粒子等の電荷による半導体層への影響を小さくすることが
できる。この結果、ストレス試験（例えば、フロントゲートにマイナスの電位を印加する
－ＧＢＴ（Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制
されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制する
ことができる。
【0050】
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジ
スタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴスト
レス試験前後におけるトランジスタの閾値電圧の変動量は、信頼性を調べるための重要な
指標となる。ＢＴストレス試験前後において、閾値電圧の変動量が少ないほど、信頼性が
高いトランジスタであるといえる。
スタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴスト
レス試験前後におけるトランジスタの閾値電圧の変動量は、信頼性を調べるための重要な
指標となる。ＢＴストレス試験前後において、閾値電圧の変動量が少ないほど、信頼性が
高いトランジスタであるといえる。
【0051】
容量素子１０２は、制御信号ＧＡＴＥの電圧の変化に応じて、トランジスタ１０１のバッ
クゲートの電圧を、導通状態とするための電圧、あるいは電圧ＶＣに変化させるための容
量素子である。本実施の形態の構成では、トランジスタ１０１のバックゲートに予めスイ
ッチ１０３を介して電圧ＶＣを与えておき、その状態で電気的にスイッチ１０３をオフに
することで、ノードＮ１に接続された、トランジスタ１０１のバックゲートを浮遊状態と
する。容量素子１０２は、この浮遊状態としたトランジスタ１０１のバックゲートの電圧
を制御信号ＧＡＴＥの変化に従って変化させる手段として、容量結合による電圧の変化を
利用するために設けられる。
クゲートの電圧を、導通状態とするための電圧、あるいは電圧ＶＣに変化させるための容
量素子である。本実施の形態の構成では、トランジスタ１０１のバックゲートに予めスイ
ッチ１０３を介して電圧ＶＣを与えておき、その状態で電気的にスイッチ１０３をオフに
することで、ノードＮ１に接続された、トランジスタ１０１のバックゲートを浮遊状態と
する。容量素子１０２は、この浮遊状態としたトランジスタ１０１のバックゲートの電圧
を制御信号ＧＡＴＥの変化に従って変化させる手段として、容量結合による電圧の変化を
利用するために設けられる。
【0052】
この容量結合による電圧の変化は、制御信号ＧＡＴＥがＬレベルからＨレベルに変化する
際と、ＨレベルからＬレベルに変化する際に引き起こされる。制御信号ＧＡＴＥがＬレベ
ルからＨレベルに変化する際には、トランジスタ１０１のバックゲートの電圧は、電圧Ｖ
Ｃから、電圧ＶＣに制御信号ＧＡＴＥの電圧の変化に応じた電圧が加わった電圧に、変化
する。また、制御信号ＧＡＴＥがＨレベルからＬレベルに変化する際には、トランジスタ
１０１のバックゲートの電圧は、電圧ＶＣに制御信号ＧＡＴＥの電圧の変化に応じた電圧
が加わった電圧から、制御信号ＧＡＴＥの電圧の変化に応じた電圧を差し引いた電圧であ
る電圧ＶＣに、変化する。
際と、ＨレベルからＬレベルに変化する際に引き起こされる。制御信号ＧＡＴＥがＬレベ
ルからＨレベルに変化する際には、トランジスタ１０１のバックゲートの電圧は、電圧Ｖ
Ｃから、電圧ＶＣに制御信号ＧＡＴＥの電圧の変化に応じた電圧が加わった電圧に、変化
する。また、制御信号ＧＡＴＥがＨレベルからＬレベルに変化する際には、トランジスタ
１０１のバックゲートの電圧は、電圧ＶＣに制御信号ＧＡＴＥの電圧の変化に応じた電圧
が加わった電圧から、制御信号ＧＡＴＥの電圧の変化に応じた電圧を差し引いた電圧であ
る電圧ＶＣに、変化する。
【0053】
容量素子１０２の一方の電極は、制御信号ＧＡＴＥを与える配線に接続される。また容量
素子１０２の他方の電極は、トランジスタ１０１のバックゲートに接続される。
素子１０２の他方の電極は、トランジスタ１０１のバックゲートに接続される。
【0054】
スイッチ１０３は、制御信号ＳＷの制御に従って、電圧ＶＣをトランジスタ１０１のバッ
クゲートに与えるか、該バックゲートを電気的に浮遊状態とするか、を切り替えるスイッ
チである。スイッチ１０３をオンにすることで、電圧ＶＣをトランジスタ１０１のバック
ゲートに与え、スイッチ１０３をオフにすることで、バックゲートを電気的に浮遊状態と
する。
クゲートに与えるか、該バックゲートを電気的に浮遊状態とするか、を切り替えるスイッ
チである。スイッチ１０３をオンにすることで、電圧ＶＣをトランジスタ１０１のバック
ゲートに与え、スイッチ１０３をオフにすることで、バックゲートを電気的に浮遊状態と
する。
【0055】
スイッチ１０３の一方の端子は、電圧ＶＣを与える配線ＣＬに接続される。スイッチ１０
３の他方の端子は、トランジスタ１０１のバックゲート及び容量素子１０２の他方の電極
に接続される。
３の他方の端子は、トランジスタ１０１のバックゲート及び容量素子１０２の他方の電極
に接続される。
【0056】
制御信号ＳＷは、スイッチ１０３のオンまたはオフを制御するための信号である。例えば
、スイッチ１０３がｎチャネル型のトランジスタの場合、制御信号ＳＷがＨレベルでオン
となり、Ｌレベルでオフとなる。
、スイッチ１０３がｎチャネル型のトランジスタの場合、制御信号ＳＷがＨレベルでオン
となり、Ｌレベルでオフとなる。
【0057】
スイッチ１０３をｎチャネル型のトランジスタで形成する場合、図２（Ａ）に示す回路図
のようにすることができる。図２（Ａ）に示すように、スイッチ１０３の代わりにトラン
ジスタ１０３Ａを配置し、制御信号ＳＷをトランジスタ１０３Ａのゲートに与える構成と
すればよい。
のようにすることができる。図２（Ａ）に示すように、スイッチ１０３の代わりにトラン
ジスタ１０３Ａを配置し、制御信号ＳＷをトランジスタ１０３Ａのゲートに与える構成と
すればよい。
【0058】
また、スイッチ１０３をｎチャネル型のトランジスタで形成し、デュアルゲート構造のト
ランジスタとする場合、図２（Ｂ）に示す回路図のようにすることができる。図２（Ｂ）
に示すように、スイッチ１０３の代わりにトランジスタ１０３Ｂを配置し、制御信号ＳＷ
をトランジスタ１０３Ｂのフロントゲート及びバックゲートの双方に与える構成とすれば
よい。図２（Ｂ）の構成とすることでトランジスタ１０３Ｂは、オン電流の増大、及び－
ＧＢＴストレス試験による劣化の抑制を、トランジスタ１０１と同様に行うことができる
。
ランジスタとする場合、図２（Ｂ）に示す回路図のようにすることができる。図２（Ｂ）
に示すように、スイッチ１０３の代わりにトランジスタ１０３Ｂを配置し、制御信号ＳＷ
をトランジスタ１０３Ｂのフロントゲート及びバックゲートの双方に与える構成とすれば
よい。図２（Ｂ）の構成とすることでトランジスタ１０３Ｂは、オン電流の増大、及び－
ＧＢＴストレス試験による劣化の抑制を、トランジスタ１０１と同様に行うことができる
。
【0059】
なお本明細書等において、スイッチとしては、様々な形態のものを用いることができる。
スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流
すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選
択して切り替える機能を有し、例えば、経路１に電流を流すことが出来るようにするか、
経路２に電流を流すことができるようにするかを選択して切り替える機能を有している。
スイッチの一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができ
る。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されな
い。スイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳ
トランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショッ
トキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード
、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード
、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある
。機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のよう
に、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチが
ある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことに
よって、導通と非導通とを制御して動作する。
スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流
すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選
択して切り替える機能を有し、例えば、経路１に電流を流すことが出来るようにするか、
経路２に電流を流すことができるようにするかを選択して切り替える機能を有している。
スイッチの一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができ
る。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されな
い。スイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳ
トランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショッ
トキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード
、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード
、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある
。機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のよう
に、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチが
ある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことに
よって、導通と非導通とを制御して動作する。
【0060】
なお、スイッチとしてトランジスタを用いる場合、そのトランジスタは単なるスイッチと
して動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電
流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。
オフ電流が少ないトランジスタの一例としては、ＬＤＤ領域を有するトランジスタ、又は
マルチゲート構造を有するトランジスタなどがある。
して動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電
流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。
オフ電流が少ないトランジスタの一例としては、ＬＤＤ領域を有するトランジスタ、又は
マルチゲート構造を有するトランジスタなどがある。
【0061】
なお図２（Ａ）、（Ｂ）に示すように、スイッチ１０３をトランジスタ１０３Ａ又はトラ
ンジスタ１０３Ｂとする場合には、スイッチ１０３をオフとした際にノードＮ１での電荷
の移動を伴った電圧の変動がないように、リーク電流が極めて小さいトランジスタを用い
ることが好ましい。
ンジスタ１０３Ｂとする場合には、スイッチ１０３をオフとした際にノードＮ１での電荷
の移動を伴った電圧の変動がないように、リーク電流が極めて小さいトランジスタを用い
ることが好ましい。
【0062】
そのためトランジスタ１０３Ａ及びトランジスタ１０３Ｂには、ソースとドレインとの間
のリーク電流が極めて小さいトランジスタを用いる。ここでは、リーク電流が小さいとは
、室温におけるリーク電流が１０ｚＡ／μｍ以下であることをいう。リーク電流は小さい
ほど好ましいため、リーク電流値が１ｚＡ／μｍ以下、更に１０ｙＡ／μｍ以下とし、更
に１ｙＡ／μｍ以下であることが好ましい。なお、その場合のソースとドレイン間の電圧
は、例えば、０．１Ｖ、５Ｖ、又は、１０Ｖ程度である。このようにソースとドレインと
の間のリーク電流が極めて小さいトランジスタとしては、チャネル形成領域が酸化物半導
体中に形成されているトランジスタが挙げられる。
のリーク電流が極めて小さいトランジスタを用いる。ここでは、リーク電流が小さいとは
、室温におけるリーク電流が１０ｚＡ／μｍ以下であることをいう。リーク電流は小さい
ほど好ましいため、リーク電流値が１ｚＡ／μｍ以下、更に１０ｙＡ／μｍ以下とし、更
に１ｙＡ／μｍ以下であることが好ましい。なお、その場合のソースとドレイン間の電圧
は、例えば、０．１Ｖ、５Ｖ、又は、１０Ｖ程度である。このようにソースとドレインと
の間のリーク電流が極めて小さいトランジスタとしては、チャネル形成領域が酸化物半導
体中に形成されているトランジスタが挙げられる。
【0063】
なおトランジスタ１０１と同様に、スイッチ１０３として用いるトランジスタ１０３Ａ及
びトランジスタ１０３Ｂの半導体層も酸化物半導体とすればよい。
びトランジスタ１０３Ｂの半導体層も酸化物半導体とすればよい。
【0064】
以上説明した図１（Ａ）に示す本実施の形態の構成では、トランジスタ１０１が非導通状
態での閾値電圧を制御するための制御電圧である電圧ＶＣを、スイッチ１０３を介して与
え、その後バックゲートが接続されたノードを電気的に浮遊状態とするものである。
態での閾値電圧を制御するための制御電圧である電圧ＶＣを、スイッチ１０３を介して与
え、その後バックゲートが接続されたノードを電気的に浮遊状態とするものである。
【0065】
加えて図１（Ａ）に示す本実施の形態の構成では、トランジスタ１０１を導通状態とした
際の電流値の向上を図るために、電圧ＶＣが与えられたバックゲートを電気的に浮遊状態
としておく。そして制御信号ＧＡＴＥを変化させることで、容量素子１０２を介した容量
結合を用い、トランジスタ１０１のバックゲートに制御信号ＧＡＴＥによる電位の変化分
を加えて与えるものである。
際の電流値の向上を図るために、電圧ＶＣが与えられたバックゲートを電気的に浮遊状態
としておく。そして制御信号ＧＡＴＥを変化させることで、容量素子１０２を介した容量
結合を用い、トランジスタ１０１のバックゲートに制御信号ＧＡＴＥによる電位の変化分
を加えて与えるものである。
【0066】
そのため、閾値電圧の制御と電流値の向上を両立し、信頼性と電気的特性に優れたトラン
ジスタとした、新規な構成の半導体装置を提供することができる。
ジスタとした、新規な構成の半導体装置を提供することができる。
【0067】
【0068】
【0069】
図１（Ｂ）に示すタイミングチャート図において、時刻Ｔ１乃至Ｔ６は、半導体装置１０
の動作を説明するために付したものである。
の動作を説明するために付したものである。
【0070】
時刻Ｔ１乃至Ｔ２の期間では、スイッチ１０３をオンにして、ノードＮ１に電圧ＶＣを与
える。なお配線ＣＬに与える電圧ＶＣは、トランジスタ１０１の閾値電圧をプラスシフト
させるために、低電源電位ＶＳＳよりも小さい電位とすることが好ましい。制御信号ＧＡ
ＴＥは第１の電圧であるＬレベルである。ノードＮ１は不定状態から電圧ＶＣとなる。こ
のとき、トランジスタ１０１は、フロントゲートに非導通状態とするための電圧、バック
ゲートに閾値電圧をプラスシフトするための電圧が印加されることとなる。そのため、こ
の間での入力信号ＩＮの変化に伴うトランジスタ１０１を介したリーク電流を抑制するこ
とができる。
える。なお配線ＣＬに与える電圧ＶＣは、トランジスタ１０１の閾値電圧をプラスシフト
させるために、低電源電位ＶＳＳよりも小さい電位とすることが好ましい。制御信号ＧＡ
ＴＥは第１の電圧であるＬレベルである。ノードＮ１は不定状態から電圧ＶＣとなる。こ
のとき、トランジスタ１０１は、フロントゲートに非導通状態とするための電圧、バック
ゲートに閾値電圧をプラスシフトするための電圧が印加されることとなる。そのため、こ
の間での入力信号ＩＮの変化に伴うトランジスタ１０１を介したリーク電流を抑制するこ
とができる。
【0071】
時刻Ｔ２乃至Ｔ３の期間では、スイッチ１０３をオフにして、ノードＮ１の電圧ＶＣを保
持する。制御信号ＧＡＴＥは第１の電圧であるＬレベルである。このとき、トランジスタ
１０１は、フロントゲートに非導通状態とするための電圧、バックゲートに閾値電圧をプ
ラスシフトするための電圧が印加されることとなる。そのため、この間での入力信号ＩＮ
の変化に伴うトランジスタ１０１を介したリーク電流を抑制することができる。なお時刻
Ｔ４乃至Ｔ５の期間、時刻Ｔ６以降の期間でも同様である。
持する。制御信号ＧＡＴＥは第１の電圧であるＬレベルである。このとき、トランジスタ
１０１は、フロントゲートに非導通状態とするための電圧、バックゲートに閾値電圧をプ
ラスシフトするための電圧が印加されることとなる。そのため、この間での入力信号ＩＮ
の変化に伴うトランジスタ１０１を介したリーク電流を抑制することができる。なお時刻
Ｔ４乃至Ｔ５の期間、時刻Ｔ６以降の期間でも同様である。
【0072】
時刻Ｔ３乃至Ｔ４の期間では、スイッチ１０３をオフにして、ノードＮ１に書き込んだ電
圧ＶＣを保持した状態で制御信号ＧＡＴＥを第１の電圧であるＬレベルから第２の電圧で
あるＨレベルとする。このときスイッチ１０３はオフになっているため、ノードＮ１は電
気的に浮遊状態である。そのため、制御信号ＧＡＴＥが第１の電圧から第２の電圧への変
化に応じた電圧が、容量素子１０２を介した容量結合によってノードＮ１の電圧ＶＣに加
わることとなる。具体的には、ノードＮ１の電圧は、電圧ＶＣから制御信号ＧＡＴＥの電
圧への変化に応じた電圧（ＶＤＤ－ＶＳＳ）が加わった（ＶＤＤ－ＶＳＳ＋ＶＣ）となる
。
圧ＶＣを保持した状態で制御信号ＧＡＴＥを第１の電圧であるＬレベルから第２の電圧で
あるＨレベルとする。このときスイッチ１０３はオフになっているため、ノードＮ１は電
気的に浮遊状態である。そのため、制御信号ＧＡＴＥが第１の電圧から第２の電圧への変
化に応じた電圧が、容量素子１０２を介した容量結合によってノードＮ１の電圧ＶＣに加
わることとなる。具体的には、ノードＮ１の電圧は、電圧ＶＣから制御信号ＧＡＴＥの電
圧への変化に応じた電圧（ＶＤＤ－ＶＳＳ）が加わった（ＶＤＤ－ＶＳＳ＋ＶＣ）となる
。
【0073】
ノードＮ１、すなわちバックゲートに電圧（ＶＤＤ－ＶＳＳ＋ＶＣ）が印加され、フロン
トゲートに電圧ＶＤＤが印加されることで、トランジスタ１０１は、チャネル形成領域に
上下方向より電界を加えることができる。そのため、トランジスタ１０１が有する半導体
層に流れるキャリアを増大させることができるため、トランジスタの電界効果移動度が上
昇すると共に、オン電流が増大させることができる。なお時刻Ｔ５乃至Ｔ６の期間でも同
様である。
トゲートに電圧ＶＤＤが印加されることで、トランジスタ１０１は、チャネル形成領域に
上下方向より電界を加えることができる。そのため、トランジスタ１０１が有する半導体
層に流れるキャリアを増大させることができるため、トランジスタの電界効果移動度が上
昇すると共に、オン電流が増大させることができる。なお時刻Ｔ５乃至Ｔ６の期間でも同
様である。
【0074】
以上説明した本発明の一態様では、閾値電圧の制御と電流値の向上を両立し、信頼性と電
気的特性に優れたトランジスタを有する半導体装置とすることができる。
気的特性に優れたトランジスタを有する半導体装置とすることができる。
【0075】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【0076】
（実施の形態２）
本実施の形態では、実施の形態１で説明した半導体装置１０とは異なる構成の半導体装置
について説明する。なお上記実施の形態１と同じ構成については、同じ符号を付し、説明
を省略する。
本実施の形態では、実施の形態１で説明した半導体装置１０とは異なる構成の半導体装置
について説明する。なお上記実施の形態１と同じ構成については、同じ符号を付し、説明
を省略する。
【0077】
図３（Ａ）に示す半導体装置２０は、トランジスタ１０１、トランジスタ３０１、及びト
ランジスタ３０２を有する。
ランジスタ３０２を有する。
【0078】
トランジスタ３０１は、制御信号ＧＡＴＥを与える配線に接続されたゲートと、高電源電
位ＶＤＤが与えられた配線に接続されたソース及びドレインの一方と、トランジスタ１０
１のバックゲートに接続されたソース及びドレインの他方とを有する。
位ＶＤＤが与えられた配線に接続されたソース及びドレインの一方と、トランジスタ１０
１のバックゲートに接続されたソース及びドレインの他方とを有する。
【0079】
トランジスタ３０２は、バイアス電圧ＶＢを与える配線に接続されたゲートと、低電源電
位ＶＳＳよりも小さい固定電位が与えられた配線に接続されたソース及びドレインの一方
と、トランジスタ１０１のバックゲート及びトランジスタ３０１のソース及びドレインの
他方に接続されたソース及びドレインの他方とを有する。なおトランジスタ３０２は、抵
抗素子や定電流源等に置き換えることが可能である。
位ＶＳＳよりも小さい固定電位が与えられた配線に接続されたソース及びドレインの一方
と、トランジスタ１０１のバックゲート及びトランジスタ３０１のソース及びドレインの
他方に接続されたソース及びドレインの他方とを有する。なおトランジスタ３０２は、抵
抗素子や定電流源等に置き換えることが可能である。
【0080】
【0081】
トランジスタ３０１及びトランジスタ３０２は、ソースフォロワとして機能する回路であ
る。該回路より出力される信号は、入力される信号に対して、トランジスタ３０１のゲー
トとソースの間の電圧（以下、Ｖｇｓと略記する）分だけ低下したものとなる。そのため
、ノードＮ２の電圧は、制御信号ＧＡＴＥの変化に従って変動する。
る。該回路より出力される信号は、入力される信号に対して、トランジスタ３０１のゲー
トとソースの間の電圧（以下、Ｖｇｓと略記する）分だけ低下したものとなる。そのため
、ノードＮ２の電圧は、制御信号ＧＡＴＥの変化に従って変動する。
【0082】
図３（Ａ）の構成では、トランジスタ１０１のバックゲートには、トランジスタ１０１を
非導通状態とする期間、すなわちトランジスタ１０１のフロントゲートに第１の電圧が加
えられる期間で、電圧（ＶＳＳ－Ｖｇｓ）が与えられる。また、トランジスタ１０１のバ
ックゲートには、トランジスタ１０１を導通状態とする期間、すなわちトランジスタ１０
１のフロントゲートに第２の電圧が加えられる期間で、フロントゲートの電圧の変化に応
じた電圧（ＶＤＤ－ＶＳＳ）が、電圧（ＶＳＳ－Ｖｇｓ）に加わった電圧（ＶＤＤ－Ｖｇ
ｓ）が与えられる。そのため、制御信号ＧＡＴＥの変化に従って、トランジスタ１０１の
バックゲートの電圧を切り替えることができる。
非導通状態とする期間、すなわちトランジスタ１０１のフロントゲートに第１の電圧が加
えられる期間で、電圧（ＶＳＳ－Ｖｇｓ）が与えられる。また、トランジスタ１０１のバ
ックゲートには、トランジスタ１０１を導通状態とする期間、すなわちトランジスタ１０
１のフロントゲートに第２の電圧が加えられる期間で、フロントゲートの電圧の変化に応
じた電圧（ＶＤＤ－ＶＳＳ）が、電圧（ＶＳＳ－Ｖｇｓ）に加わった電圧（ＶＤＤ－Ｖｇ
ｓ）が与えられる。そのため、制御信号ＧＡＴＥの変化に従って、トランジスタ１０１の
バックゲートの電圧を切り替えることができる。
【0083】
トランジスタのバックゲートに与えられる、閾値電圧を制御するための電圧（ＶＳＳ－Ｖ
ｇｓ）の大きさの調整は、バイアス電圧ＶＢを調整し、Ｖｇｓを変化させて行えばよい。
Ｖｇｓを調整することで、電圧（ＶＳＳ－Ｖｇｓ）は、実施の形態１で説明した電圧ＶＣ
と同様に、トランジスタ１０１の閾値電圧をプラスシフトさせ、エンハンスメント型、す
なわちノーマリーオフ型のトランジスタとするための電圧とすることができる。電圧（Ｖ
ＳＳ－Ｖｇｓ）は、トランジスタ１０１のフロントゲートに第１の電圧が加えられる期間
でノードＮ２に与えられ続ける。
ｇｓ）の大きさの調整は、バイアス電圧ＶＢを調整し、Ｖｇｓを変化させて行えばよい。
Ｖｇｓを調整することで、電圧（ＶＳＳ－Ｖｇｓ）は、実施の形態１で説明した電圧ＶＣ
と同様に、トランジスタ１０１の閾値電圧をプラスシフトさせ、エンハンスメント型、す
なわちノーマリーオフ型のトランジスタとするための電圧とすることができる。電圧（Ｖ
ＳＳ－Ｖｇｓ）は、トランジスタ１０１のフロントゲートに第１の電圧が加えられる期間
でノードＮ２に与えられ続ける。
【0084】
またトランジスタのバックゲートに与えられる、電圧（ＶＤＤ－Ｖｇｓ）の大きさの調整
は、バイアス電圧ＶＢを調整し、Ｖｇｓを変化させて行えばよい。閾値電圧の制御よりも
電流値の向上を優先する場合には、バイアス電圧ＶＢを調整してＶｇｓを小さくすればよ
い。逆に、閾値電圧の制御を優先する場合には、バイアス電圧ＶＢを調整してＶｇｓを大
きくすればよい。
は、バイアス電圧ＶＢを調整し、Ｖｇｓを変化させて行えばよい。閾値電圧の制御よりも
電流値の向上を優先する場合には、バイアス電圧ＶＢを調整してＶｇｓを小さくすればよ
い。逆に、閾値電圧の制御を優先する場合には、バイアス電圧ＶＢを調整してＶｇｓを大
きくすればよい。
【0085】
なおバイアス電圧ＶＢは、制御信号ＧＡＴＥの変化に追随して、変化する構成としてもよ
い。この場合、制御信号ＧＡＴＥが第１の電圧の場合、バイアス電圧ＶＢを上昇させてＶ
ｇｓを大きくし、制御信号ＧＡＴＥが第２の電圧の場合、バイアス電圧ＶＢを下降させて
Ｖｇｓを小さくするよう、切り替えて動作させればよい。
い。この場合、制御信号ＧＡＴＥが第１の電圧の場合、バイアス電圧ＶＢを上昇させてＶ
ｇｓを大きくし、制御信号ＧＡＴＥが第２の電圧の場合、バイアス電圧ＶＢを下降させて
Ｖｇｓを小さくするよう、切り替えて動作させればよい。
【0086】
以上説明したように本実施の形態の構成は、実施の形態１の構成と同様に、閾値電圧の制
御と電流値の向上を両立し、信頼性と電気的特性に優れたトランジスタとした、新規な構
成の半導体装置を提供することができる。特に本実施の形態では、実施の形態１の構成と
比べて、配線ＣＬに与える電圧ＶＣ及び制御信号ＳＷといった電圧又は信号を与えるので
はなく、バイアス電圧ＶＢによる一つの電圧を与えるだけでよいため、配線数を削減する
点、及び別途新たに制御信号を生成する必要がない点で好適である。
御と電流値の向上を両立し、信頼性と電気的特性に優れたトランジスタとした、新規な構
成の半導体装置を提供することができる。特に本実施の形態では、実施の形態１の構成と
比べて、配線ＣＬに与える電圧ＶＣ及び制御信号ＳＷといった電圧又は信号を与えるので
はなく、バイアス電圧ＶＢによる一つの電圧を与えるだけでよいため、配線数を削減する
点、及び別途新たに制御信号を生成する必要がない点で好適である。
【0087】
【0088】
図３（Ｂ）に示すタイミングチャート図では、制御信号ＧＡＴＥ、及びノードＮ２におけ
る電位の変化を示している。
る電位の変化を示している。
【0089】
図３（Ｂ）に示すタイミングチャート図において、時刻Ｔ７乃至Ｔ１０は、半導体装置２
０の動作を説明するために付したものである。
０の動作を説明するために付したものである。
【0090】
時刻Ｔ７以前の期間では、制御信号ＧＡＴＥを第１の電圧であるＬレベルとする。このと
き、トランジスタ１０１は、フロントゲートに非導通状態とするための電圧、バックゲー
トに閾値電圧を制御するための電圧（ＶＳＳ－Ｖｇｓ）が印加されることとなる。そのた
め、この間での入力信号ＩＮの変化に伴うトランジスタ１０１を介したリーク電流を抑制
することができる。なお時刻Ｔ８乃至Ｔ９の期間、時刻Ｔ１０以降の期間でも同様である
。
き、トランジスタ１０１は、フロントゲートに非導通状態とするための電圧、バックゲー
トに閾値電圧を制御するための電圧（ＶＳＳ－Ｖｇｓ）が印加されることとなる。そのた
め、この間での入力信号ＩＮの変化に伴うトランジスタ１０１を介したリーク電流を抑制
することができる。なお時刻Ｔ８乃至Ｔ９の期間、時刻Ｔ１０以降の期間でも同様である
。
【0091】
時刻Ｔ７乃至Ｔ８の期間では、制御信号ＧＡＴＥを第２の電圧であるＨレベルとする。こ
のとき、制御信号ＧＡＴＥが第１の電圧から第２の電圧への変化に応じた電圧が、ノード
Ｎ２の電圧（ＶＳＳ－Ｖｇｓ）に加わることとなる。具体的には、ノードＮ２の電圧は、
電圧（ＶＳＳ－Ｖｇｓ）から制御信号ＧＡＴＥの電圧の変化に応じた電圧（ＶＤＤ－ＶＳ
Ｓ）が加わった（ＶＤＤ－Ｖｇｓ）となる。
のとき、制御信号ＧＡＴＥが第１の電圧から第２の電圧への変化に応じた電圧が、ノード
Ｎ２の電圧（ＶＳＳ－Ｖｇｓ）に加わることとなる。具体的には、ノードＮ２の電圧は、
電圧（ＶＳＳ－Ｖｇｓ）から制御信号ＧＡＴＥの電圧の変化に応じた電圧（ＶＤＤ－ＶＳ
Ｓ）が加わった（ＶＤＤ－Ｖｇｓ）となる。
【0092】
ノードＮ２、すなわちバックゲートに電圧（ＶＤＤ－Ｖｇｓ）が印加され、フロントゲー
トに電圧ＶＤＤが印加されることで、トランジスタ１０１は、チャネル形成領域に上下方
向より電界を加えることができる。そのため、トランジスタ１０１が有する半導体層に流
れるキャリアを増大させることができるため、トランジスタの電界効果移動度が上昇する
と共に、オン電流が増大させることができる。なお時刻Ｔ９乃至Ｔ１０の期間でも同様で
ある。
トに電圧ＶＤＤが印加されることで、トランジスタ１０１は、チャネル形成領域に上下方
向より電界を加えることができる。そのため、トランジスタ１０１が有する半導体層に流
れるキャリアを増大させることができるため、トランジスタの電界効果移動度が上昇する
と共に、オン電流が増大させることができる。なお時刻Ｔ９乃至Ｔ１０の期間でも同様で
ある。
【0093】
なおトランジスタ３０１及びトランジスタ３０２は、ｎチャネル型のトランジスタとして
説明を行ったがｐチャネル型のトランジスタでもよい。また、トランジスタ１０１と同じ
工程を用いて作製されるトランジスタをトランジスタ３０１及びトランジスタ３０２とし
て用いることができる。
説明を行ったがｐチャネル型のトランジスタでもよい。また、トランジスタ１０１と同じ
工程を用いて作製されるトランジスタをトランジスタ３０１及びトランジスタ３０２とし
て用いることができる。
【0094】
以上、本実施の形態で説明した半導体装置の構成は、閾値電圧の制御と電流値の向上を両
立し、信頼性と電気的特性に優れたトランジスタを有する半導体装置とすることができる
。特に本実施の形態では、実施の形態１の構成と比べて、電圧ＶＣ及び制御信号ＳＷとい
った電圧又は信号を与えるのではなく、バイアス電圧ＶＢによる一つの電圧を与えるだけ
でよいため、配線数を削減する点、及び別途新たに制御信号を生成する必要がない点で好
適である。
立し、信頼性と電気的特性に優れたトランジスタを有する半導体装置とすることができる
。特に本実施の形態では、実施の形態１の構成と比べて、電圧ＶＣ及び制御信号ＳＷとい
った電圧又は信号を与えるのではなく、バイアス電圧ＶＢによる一つの電圧を与えるだけ
でよいため、配線数を削減する点、及び別途新たに制御信号を生成する必要がない点で好
適である。
【0095】
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。
ことができる。
【0096】
（実施の形態３）
本実施の形態では、上記実施の形態１及び２で説明した半導体装置を適用しうる表示装置
について説明する。特に本実施の形態では、実施の形態１で説明した半導体装置１０を適
用した表示装置の構成例について説明する。
本実施の形態では、上記実施の形態１及び２で説明した半導体装置を適用しうる表示装置
について説明する。特に本実施の形態では、実施の形態１で説明した半導体装置１０を適
用した表示装置の構成例について説明する。
【0097】
【0098】
画素部２０１は、マトリクス状に設けられた複数の画素２０５を有する。画素２０５は、
ゲート線駆動回路２０２に接続されたゲート線ＧＬ、ソース線駆動回路２０３に接続され
たソース線ＳＬよりゲート信号、画像信号が与えられ、表示が制御される。
ゲート線駆動回路２０２に接続されたゲート線ＧＬ、ソース線駆動回路２０３に接続され
たソース線ＳＬよりゲート信号、画像信号が与えられ、表示が制御される。
【0099】
画素２０５は、図４（Ｂ）に示すように、トランジスタ２１１、液晶素子２１２及び容量
素子２１３を有する。スイッチとして機能するトランジスタ２１１のオンまたはオフは、
ゲート線に与えられるゲート信号によって制御する。画素２０５に与える画像信号は、ソ
ース線ＳＬに与えられる。画像信号の電位は、トランジスタ２１１を介して容量素子２１
３に保持され、液晶素子２１２に印加される。
素子２１３を有する。スイッチとして機能するトランジスタ２１１のオンまたはオフは、
ゲート線に与えられるゲート信号によって制御する。画素２０５に与える画像信号は、ソ
ース線ＳＬに与えられる。画像信号の電位は、トランジスタ２１１を介して容量素子２１
３に保持され、液晶素子２１２に印加される。
【0100】
なお画素の構成例として、図４（Ｃ）に示すように、トランジスタ２１１をデュアルゲー
ト構造のトランジスタ２２１とすることもできる。該構成とすることで、トランジスタ２
２１に流れる電流量の向上を図ることができるため、トランジスタサイズの縮小を図るこ
とができ、開口率の向上を図ることができる。
ト構造のトランジスタ２２１とすることもできる。該構成とすることで、トランジスタ２
２１に流れる電流量の向上を図ることができるため、トランジスタサイズの縮小を図るこ
とができ、開口率の向上を図ることができる。
【0101】
なお本実施の形態では、半導体装置１０を適用する表示装置として、液晶表示装置を一例
として説明するが、ＥＬ素子を用いた表示装置や電気泳動素子を用いた表示装置に適用す
ることもできる。
として説明するが、ＥＬ素子を用いた表示装置や電気泳動素子を用いた表示装置に適用す
ることもできる。
【0102】
一例としてＥＬ素子を用いた場合の画素の構成を図４（Ｄ）に示す。図４（Ｄ）では、ト
ランジスタ２３１、トランジスタ２３２及びＥＬ素子２３３を有する画素２３０の構成例
について示している。ＥＬ素子２３３は、トランジスタ２３２を介して電流供給線ＶＬよ
り電流が流れ、発光する。
ランジスタ２３１、トランジスタ２３２及びＥＬ素子２３３を有する画素２３０の構成例
について示している。ＥＬ素子２３３は、トランジスタ２３２を介して電流供給線ＶＬよ
り電流が流れ、発光する。
【0103】
ゲート線駆動回路２０２は、画素２０５に与えるためのゲート信号を生成するための機能
を有する回路である。ゲート信号は、ゲート線ＧＬを介して各画素に与えられる。ゲート
線駆動回路２０２を動作させるための制御信号としては、ゲート線側スタートパルスＧＳ
Ｐ、ゲート線側クロック信号ＧＣＬＫ、ゲート線側反転クロック信号ＧＣＬＫｂ、等があ
る。該制御信号は、ゲート線駆動回路２０２が有するシフトレジスタに与えられる。
を有する回路である。ゲート信号は、ゲート線ＧＬを介して各画素に与えられる。ゲート
線駆動回路２０２を動作させるための制御信号としては、ゲート線側スタートパルスＧＳ
Ｐ、ゲート線側クロック信号ＧＣＬＫ、ゲート線側反転クロック信号ＧＣＬＫｂ、等があ
る。該制御信号は、ゲート線駆動回路２０２が有するシフトレジスタに与えられる。
【0104】
ソース線駆動回路２０３は、画像信号を与える画素２０５に対して、ゲート信号が与えら
れるタイミングでソース線ＳＬに出力するための機能を有する回路である。画像信号は、
ソース線ＳＬを介して各画素に与えられる。ソース線駆動回路２０３を動作させるための
制御信号としては、ソース線側スタートパルスＳＳＰ、ソース線側クロック信号ＳＣＬＫ
、ソース線側反転クロック信号ＳＣＬＫｂ、等がある。該制御信号は、ソース線駆動回路
２０３が有するシフトレジスタに与えられる。またソース線駆動回路２０３には、ラッチ
パルスＬＡＴ、画像信号ＤＡＴＡ等が入力される。
れるタイミングでソース線ＳＬに出力するための機能を有する回路である。画像信号は、
ソース線ＳＬを介して各画素に与えられる。ソース線駆動回路２０３を動作させるための
制御信号としては、ソース線側スタートパルスＳＳＰ、ソース線側クロック信号ＳＣＬＫ
、ソース線側反転クロック信号ＳＣＬＫｂ、等がある。該制御信号は、ソース線駆動回路
２０３が有するシフトレジスタに与えられる。またソース線駆動回路２０３には、ラッチ
パルスＬＡＴ、画像信号ＤＡＴＡ等が入力される。
【0105】
ゲート線駆動回路２０２及びソース線駆動回路２０３が有するシフトレジスタは、画素部
２０１が有するトランジスタと同じ工程で作製されたトランジスタを用いることができる
。なおゲート線駆動回路２０２及びソース線駆動回路２０３の一方のみが画素部２０１と
同じ工程で作製されたトランジスタを用いる構成としてもよい。
２０１が有するトランジスタと同じ工程で作製されたトランジスタを用いることができる
。なおゲート線駆動回路２０２及びソース線駆動回路２０３の一方のみが画素部２０１と
同じ工程で作製されたトランジスタを用いる構成としてもよい。
【0106】
コントロール回路２０４は、ゲート線駆動回路２０２及びソース線駆動回路２０３に与え
る各種信号を生成するための機能を有する回路である。コントロール回路２０４には、外
部よりビデオ信号Ｖｄａｔａ、基準クロック信号ＣＬＫ、水平同期信号Ｈｓｙｎｃ、垂直
同期信号Ｖｓｙｎｃが入力され、各種信号が生成される。
る各種信号を生成するための機能を有する回路である。コントロール回路２０４には、外
部よりビデオ信号Ｖｄａｔａ、基準クロック信号ＣＬＫ、水平同期信号Ｈｓｙｎｃ、垂直
同期信号Ｖｓｙｎｃが入力され、各種信号が生成される。
【0107】
上記実施の形態１及び２で説明した半導体装置は、ゲート線駆動回路２０２及びソース線
駆動回路２０３が有するシフトレジスタ、特にシフトレジスタを構成するパルス出力回路
が有するバッファとして機能するトランジスタに適用することができる。シフトレジスタ
では、狭額縁の表示装置とするために、導通状態での電流値の向上を図ることが好適であ
る。また画素部２０１の誤動作を低減するために、各トランジスタの閾値電圧を制御でき
る構成とすることが好適である。上記実施の形態１及び２で説明した半導体装置の構成を
適用することで、電流値の増加及び閾値電圧の制御の利点を兼ね備えた半導体装置を具備
する表示装置を実現することができる。そのため、狭額縁化が図れるとともに、トランジ
スタがノーマリーオンとなることによる画素部の誤動作が低減された表示装置とすること
ができる。
駆動回路２０３が有するシフトレジスタ、特にシフトレジスタを構成するパルス出力回路
が有するバッファとして機能するトランジスタに適用することができる。シフトレジスタ
では、狭額縁の表示装置とするために、導通状態での電流値の向上を図ることが好適であ
る。また画素部２０１の誤動作を低減するために、各トランジスタの閾値電圧を制御でき
る構成とすることが好適である。上記実施の形態１及び２で説明した半導体装置の構成を
適用することで、電流値の増加及び閾値電圧の制御の利点を兼ね備えた半導体装置を具備
する表示装置を実現することができる。そのため、狭額縁化が図れるとともに、トランジ
スタがノーマリーオンとなることによる画素部の誤動作が低減された表示装置とすること
ができる。
【0108】
【0109】
図５（Ａ）は、シフトレジスタの一例を説明するためのブロック図である。図５（Ａ）に
示すシフトレジスタは、ｎ段（ｎは４以上）のパルス出力回路ＳＲ＿１乃至ＳＲ＿ｎで構
成されるシフトレジスタである。なお図５（Ａ）に示すシフトレジスタは、ｎ段のパルス
出力回路に加えて、ダミー段のパルス出力回路ＳＲ＿ｄｕｍを備えた構成である。図５（
Ａ）において、パルス出力回路ＳＲ＿１には、セット信号（Ｓ）としてゲート線側スター
トパルス（ＧＳＰ）が入力される。そしてパルス出力回路ＳＲ＿２以降では、１段前段の
出力信号（ＯＵＴ）が当該段のセット信号（Ｓ）として入力される構成となる。さらに、
パルス出力回路ＳＲ＿１乃至ＳＲ＿ｎには、リセット信号（Ｒ）として一段後段の出力信
号（ＯＵＴ）が入力される。さらに、奇数段のパルス出力回路には、ゲート線側クロック
信号（ＧＣＬＫ）が入力される。さらに、偶数段のパルス出力回路には、ゲート線側反転
クロック信号（ＣＬＫＢｂ）が入力される。図５（Ａ）に示すシフトレジスタでは、パル
ス出力回路ＳＲ＿１乃至ＳＲ＿ｎのそれぞれの出力信号が１乃至ｎ行目のゲート線ＧＯＵ
Ｔ＿１乃至ＧＯＵＴ＿ｎに順次ゲート信号として出力される。
示すシフトレジスタは、ｎ段（ｎは４以上）のパルス出力回路ＳＲ＿１乃至ＳＲ＿ｎで構
成されるシフトレジスタである。なお図５（Ａ）に示すシフトレジスタは、ｎ段のパルス
出力回路に加えて、ダミー段のパルス出力回路ＳＲ＿ｄｕｍを備えた構成である。図５（
Ａ）において、パルス出力回路ＳＲ＿１には、セット信号（Ｓ）としてゲート線側スター
トパルス（ＧＳＰ）が入力される。そしてパルス出力回路ＳＲ＿２以降では、１段前段の
出力信号（ＯＵＴ）が当該段のセット信号（Ｓ）として入力される構成となる。さらに、
パルス出力回路ＳＲ＿１乃至ＳＲ＿ｎには、リセット信号（Ｒ）として一段後段の出力信
号（ＯＵＴ）が入力される。さらに、奇数段のパルス出力回路には、ゲート線側クロック
信号（ＧＣＬＫ）が入力される。さらに、偶数段のパルス出力回路には、ゲート線側反転
クロック信号（ＣＬＫＢｂ）が入力される。図５（Ａ）に示すシフトレジスタでは、パル
ス出力回路ＳＲ＿１乃至ＳＲ＿ｎのそれぞれの出力信号が１乃至ｎ行目のゲート線ＧＯＵ
Ｔ＿１乃至ＧＯＵＴ＿ｎに順次ゲート信号として出力される。
【0110】
【0111】
トランジスタ２４１及びトランジスタ２５１の導通状態を制御する制御信号ＧＡＴＥは、
セット信号（Ｓ）及びリセット信号（Ｒ）が与えられる回路２６１よって制御される。例
えば回路２６１は、セット信号（Ｓ）としてパルス信号が回路２６１に与えられ、トラン
ジスタ２４１のフロントゲート（ノードＶＳ）に与えられる電位が上昇し、トランジスタ
２５１のフロントゲート（ノードＶＲ）に与えられる電位が下降するよう制御する。また
回路２６１は、リセット信号（Ｒ）としてパルス信号が回路２６１に与えられ、トランジ
スタ２５１のフロントゲート（ノードＶＲ）に与えられる電位が上昇し、トランジスタ２
４１のフロントゲート（ノードＶＳ）に与えられる電位が下降するよう制御する。
セット信号（Ｓ）及びリセット信号（Ｒ）が与えられる回路２６１よって制御される。例
えば回路２６１は、セット信号（Ｓ）としてパルス信号が回路２６１に与えられ、トラン
ジスタ２４１のフロントゲート（ノードＶＳ）に与えられる電位が上昇し、トランジスタ
２５１のフロントゲート（ノードＶＲ）に与えられる電位が下降するよう制御する。また
回路２６１は、リセット信号（Ｒ）としてパルス信号が回路２６１に与えられ、トランジ
スタ２５１のフロントゲート（ノードＶＲ）に与えられる電位が上昇し、トランジスタ２
４１のフロントゲート（ノードＶＳ）に与えられる電位が下降するよう制御する。
【0112】
トランジスタ２４１のソース及びドレインの一方に与えられる電位は、入力信号ＩＮに相
当するゲート線側クロック信号ＧＣＬＫに応じて変化する。なお図５（Ｂ）では図示を省
略したが、トランジスタ２４１のゲートとソース及びドレインの他方との間に容量素子が
設けられていてもよい。
当するゲート線側クロック信号ＧＣＬＫに応じて変化する。なお図５（Ｂ）では図示を省
略したが、トランジスタ２４１のゲートとソース及びドレインの他方との間に容量素子が
設けられていてもよい。
【0113】
トランジスタ２５１のソース及びドレインの一方には、グラウンド電位又は低電源電位Ｖ
ＳＳが与えられ、他方は、トランジスタ２４１のソース及びドレインの他方に接続される
。なおトランジスタ２４１のソース及びドレインの他方と、トランジスタ２５１のソース
及びドレインの他方とを接続する配線の電位の変化が、出力信号ＯＵＴとして出力される
。
ＳＳが与えられ、他方は、トランジスタ２４１のソース及びドレインの他方に接続される
。なおトランジスタ２４１のソース及びドレインの他方と、トランジスタ２５１のソース
及びドレインの他方とを接続する配線の電位の変化が、出力信号ＯＵＴとして出力される
。
【0114】
図５（Ｂ）に示すトランジスタ２４１及びトランジスタ２５１は、上記実施の形態１で説
明した半導体装置１０が有するトランジスタ１０１に相当するトランジスタである。トラ
ンジスタ２４１は、フロントゲートとバックゲートとの間に容量素子２４２、電圧ＶＣ１
を与える配線ＣＬ１とバックゲートとの間にスイッチとして機能するトランジスタ２４３
を有する。また、トランジスタ２５１は、フロントゲートとバックゲートとの間に容量素
子２５２、電圧ＶＣ２を与える配線ＣＬ２とバックゲートとの間にスイッチとして機能す
るトランジスタ２５３を有する。トランジスタ２４３及びトランジスタ２５３は、オンま
たはオフを制御するための制御信号ＳＷが与えられている。なお、トランジスタ２４３及
びトランジスタ２５３は、一例として、デュアルゲート構造のトランジスタとして示して
いるが、他の構造であってもよい。
明した半導体装置１０が有するトランジスタ１０１に相当するトランジスタである。トラ
ンジスタ２４１は、フロントゲートとバックゲートとの間に容量素子２４２、電圧ＶＣ１
を与える配線ＣＬ１とバックゲートとの間にスイッチとして機能するトランジスタ２４３
を有する。また、トランジスタ２５１は、フロントゲートとバックゲートとの間に容量素
子２５２、電圧ＶＣ２を与える配線ＣＬ２とバックゲートとの間にスイッチとして機能す
るトランジスタ２５３を有する。トランジスタ２４３及びトランジスタ２５３は、オンま
たはオフを制御するための制御信号ＳＷが与えられている。なお、トランジスタ２４３及
びトランジスタ２５３は、一例として、デュアルゲート構造のトランジスタとして示して
いるが、他の構造であってもよい。
【0115】
容量素子２４２及び容量素子２５２は、上記実施の形態１で説明した半導体装置１０が有
する容量素子１０２に相当する容量素子である。また、トランジスタ２４３及びトランジ
スタ２５３は、上記実施の形態１で説明した半導体装置１０が有するスイッチ１０３に相
当するトランジスタである。また電圧ＶＣ１及び電圧ＶＣ２は、上記実施の形態１で説明
した電圧ＶＣに相当する電位である。また制御信号ＳＷは、上記実施の形態１で説明した
制御信号ＳＷに相当する信号である。
する容量素子１０２に相当する容量素子である。また、トランジスタ２４３及びトランジ
スタ２５３は、上記実施の形態１で説明した半導体装置１０が有するスイッチ１０３に相
当するトランジスタである。また電圧ＶＣ１及び電圧ＶＣ２は、上記実施の形態１で説明
した電圧ＶＣに相当する電位である。また制御信号ＳＷは、上記実施の形態１で説明した
制御信号ＳＷに相当する信号である。
【0116】
従って図５（Ｂ）に示すトランジスタ２４１及びトランジスタ２５１は、閾値電圧の制御
と電流値の向上を両立し、信頼性と電気的特性に優れたトランジスタとすることができる
。そのため、狭額縁化が図れるとともに、トランジスタがノーマリーオンとなることによ
る画素部の誤動作が低減された表示装置とすることができる。
と電流値の向上を両立し、信頼性と電気的特性に優れたトランジスタとすることができる
。そのため、狭額縁化が図れるとともに、トランジスタがノーマリーオンとなることによ
る画素部の誤動作が低減された表示装置とすることができる。
【0117】
なお、表示素子として、ＥＬ素子や液晶素子を用いた場合の例を示したが、本発明の実施
形態の一態様は、これに限定されない。
形態の一態様は、これに限定されない。
【0118】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な
素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては
、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ
素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど
）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電
子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレ
イ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマ
イクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯ
Ｄ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、
圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コ
ントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素
子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用い
た表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ
方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔ
ｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一
例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、
反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがあ
る。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどが
ある。
子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な
素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては
、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ
素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど
）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電
子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレ
イ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマ
イクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯ
Ｄ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、
圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コ
ントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素
子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用い
た表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ
方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔ
ｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一
例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、
反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがあ
る。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどが
ある。
【0119】
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。
ことができる。
【0120】
（実施の形態４）
本実施の形態では、開示する発明の一態様に係る半導体装置が有するトランジスタの上面
図及び断面図の構造について、図面を参照して説明する。なお本実施の形態では、トラン
ジスタが有する半導体層として酸化物半導体を用い、スイッチ１０３として図２（Ｂ）で
説明したトランジスタ１０３Ｂを有する構成の場合について、説明を行う。
本実施の形態では、開示する発明の一態様に係る半導体装置が有するトランジスタの上面
図及び断面図の構造について、図面を参照して説明する。なお本実施の形態では、トラン
ジスタが有する半導体層として酸化物半導体を用い、スイッチ１０３として図２（Ｂ）で
説明したトランジスタ１０３Ｂを有する構成の場合について、説明を行う。
【0121】
図６乃至図８に、図２（Ｂ）で示した半導体装置が有するトランジスタ１０１、容量素子
１０２及びトランジスタ１０３Ｂの上面図及び断面図を示す。図６はトランジスタ１０１
、容量素子１０２及びトランジスタ１０３Ｂの上面図であり、図７（Ａ）は、図６の一点
鎖線Ａ－Ｂ間の断面図であり、図７（Ｂ）は、図６の一点鎖線Ｃ－Ｄ間の断面図であり、
図８は、図６の一点鎖線Ｅ－Ｆ間の断面図である。なお、図６では、明瞭化のため、基板
、ゲート絶縁層及び層間絶縁層等の絶縁層を省略している。
１０２及びトランジスタ１０３Ｂの上面図及び断面図を示す。図６はトランジスタ１０１
、容量素子１０２及びトランジスタ１０３Ｂの上面図であり、図７（Ａ）は、図６の一点
鎖線Ａ－Ｂ間の断面図であり、図７（Ｂ）は、図６の一点鎖線Ｃ－Ｄ間の断面図であり、
図８は、図６の一点鎖線Ｅ－Ｆ間の断面図である。なお、図６では、明瞭化のため、基板
、ゲート絶縁層及び層間絶縁層等の絶縁層を省略している。
【0122】
図６に示す上面図では、第１のゲートが設けられる導電層を、’ＧＥ’の符号を付して表
している。また、酸化物半導体が設けられる半導体層を、’ＯＳＩ’の符号を付して表し
ている。また、ソース及びドレインが設けられる導電層を、’ＭＥ’の符号を付して表し
ている。また、第１のゲートが設けられる導電層と、ソース及びドレインが設けられる導
電層とを接続するための開口部を、’ＣＯ’の符号を付して表している。また、第２のゲ
ートが設けられる導電層を、’ＢＧ’の符号を付して表している。また、第１のゲートが
設けられる導電層と、第２のゲートが設けられる導電層とを接続するための開口部を、’
ＳＣ’の符号を付して表している。また図６では、上記実施の形態１で説明した各信号、
入力電圧について図中併せて付している。
している。また、酸化物半導体が設けられる半導体層を、’ＯＳＩ’の符号を付して表し
ている。また、ソース及びドレインが設けられる導電層を、’ＭＥ’の符号を付して表し
ている。また、第１のゲートが設けられる導電層と、ソース及びドレインが設けられる導
電層とを接続するための開口部を、’ＣＯ’の符号を付して表している。また、第２のゲ
ートが設けられる導電層を、’ＢＧ’の符号を付して表している。また、第１のゲートが
設けられる導電層と、第２のゲートが設けられる導電層とを接続するための開口部を、’
ＳＣ’の符号を付して表している。また図６では、上記実施の形態１で説明した各信号、
入力電圧について図中併せて付している。
【0123】
【0124】
トランジスタ１０１及びトランジスタ１０３Ｂは、基板４００上に設けられる第１のゲー
ト電極として機能する導電層４０２と、基板４００及び導電層４０２上に形成されるゲー
ト絶縁膜として機能する絶縁層４０４と、絶縁層４０４を介して、導電層４０２と重なる
半導体層４０６と、半導体層４０６に接するソース電極又はドレイン電極として機能する
導電層４０８とを有する。また、絶縁層４０４、半導体層４０６、及び導電層４０８上に
、酸化物絶縁層４１０、酸化物絶縁層４１２、及び窒化物絶縁層４１４で構成されるゲー
ト絶縁膜として機能する絶縁層４１６と、絶縁層４１６上に形成される第２のゲート電極
として機能する導電層４１８とを有する。
ト電極として機能する導電層４０２と、基板４００及び導電層４０２上に形成されるゲー
ト絶縁膜として機能する絶縁層４０４と、絶縁層４０４を介して、導電層４０２と重なる
半導体層４０６と、半導体層４０６に接するソース電極又はドレイン電極として機能する
導電層４０８とを有する。また、絶縁層４０４、半導体層４０６、及び導電層４０８上に
、酸化物絶縁層４１０、酸化物絶縁層４１２、及び窒化物絶縁層４１４で構成されるゲー
ト絶縁膜として機能する絶縁層４１６と、絶縁層４１６上に形成される第２のゲート電極
として機能する導電層４１８とを有する。
【0125】
容量素子１０２は、基板４００上に設けられる一方の電極として機能する導電層４０２と
、基板４００及び導電層４０２上に形成される絶縁層４０４と、絶縁層４０４を介して、
導電層４０２と重なる他方の電極として機能する半導体層４０６とを有する。
、基板４００及び導電層４０２上に形成される絶縁層４０４と、絶縁層４０４を介して、
導電層４０２と重なる他方の電極として機能する半導体層４０６とを有する。
【0126】
導電層４１８は、絶縁層４０４及び絶縁層４１６に設けられた開口部４２０において導電
層４０２と接続する。導電層４０８は、絶縁層４０４に設けられた開口部４２２において
導電層４０２と接続する。なお、導電層４１８は画素電極として機能する。
層４０２と接続する。導電層４０８は、絶縁層４０４に設けられた開口部４２２において
導電層４０２と接続する。なお、導電層４１８は画素電極として機能する。
【0127】
以下に、トランジスタ１０１、容量素子１０２及びトランジスタ１０３Ｂの構成の詳細に
ついて説明する。
ついて説明する。
【0128】
基板４００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板４００として用いてもよい。また、シリコンや炭化シリコンなどの
単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、Ｓ
ＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたもの
を、基板４００として用いてもよい。なお、基板４００として、ガラス基板を用いる場合
、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）
、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）
、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表
示装置を作製することができる。
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板４００として用いてもよい。また、シリコンや炭化シリコンなどの
単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、Ｓ
ＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたもの
を、基板４００として用いてもよい。なお、基板４００として、ガラス基板を用いる場合
、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）
、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）
、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表
示装置を作製することができる。
【0129】
導電層４０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングス
テンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属
元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウ
ムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電層４０２
は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニ
ウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上に
チタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒
化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン
膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し
、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン
、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた
元一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
テンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属
元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウ
ムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電層４０２
は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニ
ウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上に
チタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒
化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン
膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し
、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン
、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた
元一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【0130】
絶縁層４０４は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ系金属酸化物
、窒化シリコンなどを用いればよく、積層または単層で設ける。
コン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ系金属酸化物
、窒化シリコンなどを用いればよく、積層または単層で設ける。
【0131】
また、絶縁層４０４として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加された
ハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネー
ト（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ－ｋ材料
を用いることでトランジスタのゲートリークを低減できる。
ハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネー
ト（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ－ｋ材料
を用いることでトランジスタのゲートリークを低減できる。
【0132】
半導体層４０６は、少なくともＩｎ若しくはＺｎを含む金属酸化物で形成され、代表的に
は、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ
、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）等で形成される。
は、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ
、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）等で形成される。
【0133】
なお、半導体層４０６がＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａ
ｔｏｍｉｃ％としたときＩｎとＭの原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ
％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上
、Ｍが６６ａｔｏｍｉｃ％未満とする。
ｔｏｍｉｃ％としたときＩｎとＭの原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ
％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上
、Ｍが６６ａｔｏｍｉｃ％未満とする。
【0134】
半導体層４０６は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より
好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用
いることで、トランジスタ１０１及びトランジスタ１０３Ｂのオフ電流を低減することが
できる。
好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用
いることで、トランジスタ１０１及びトランジスタ１０３Ｂのオフ電流を低減することが
できる。
【0135】
半導体層４０６の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ
以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【0136】
半導体層４０６がＩｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、また
はＮｄ）の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲッ
トの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなス
パッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉ
ｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜さ
れる半導体層４０６の原子数比はそれぞれ、誤差として上記のスパッタリングターゲット
に含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
はＮｄ）の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲッ
トの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなス
パッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉ
ｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜さ
れる半導体層４０６の原子数比はそれぞれ、誤差として上記のスパッタリングターゲット
に含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【0137】
半導体層４０６としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体
層４０６は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／
ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１
１個／ｃｍ３以下の酸化物半導体膜を用いる。
層４０６は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／
ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１
１個／ｃｍ３以下の酸化物半導体膜を用いる。
【0138】
なお半導体層４０６を構成する酸化物半導体膜に水素が多量に含まれると、酸化物半導体
と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしま
う。これにより、トランジスタの閾値電圧がマイナス方向にシフトしてしまう。そのため
、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜
から、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ま
しい。
と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしま
う。これにより、トランジスタの閾値電圧がマイナス方向にシフトしてしまう。そのため
、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜
から、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ま
しい。
【0139】
酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から酸素が減
少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水素化処理）によ
って増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うことが好
ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化処理と
記す場合がある。または酸化物半導体膜に含まれる酸素を化学量論的組成よりも多くする
場合を過酸素化処理と記す場合がある。
少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水素化処理）によ
って増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うことが好
ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化処理と
記す場合がある。または酸化物半導体膜に含まれる酸素を化学量論的組成よりも多くする
場合を過酸素化処理と記す場合がある。
【0140】
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素又は水分が除
去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化又はｉ型
に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。なお、
実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく（ゼロ
に近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下、１×
１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下であるこ
とをいう。
去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化又はｉ型
に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。なお、
実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく（ゼロ
に近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下、１×
１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下であるこ
とをいう。
【0141】
また、このように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタは
、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジス
タがオフ状態のときのドレイン電流を、室温（２５℃程度）にて１×１０－１８Ａ以下、
好ましくは１×１０－２１Ａ以下、更に好ましくは１×１０－２４Ａ以下、又は８５℃に
て１×１０－１５Ａ以下、好ましくは１×１０－１８Ａ以下、更に好ましくは１×１０－
２１Ａ以下とすることができる。なお、トランジスタがオフ状態とは、ｎチャネル型のト
ランジスタの場合、ゲート電圧が閾値電圧よりも十分小さい状態をいう。具体的には、ゲ
ート電圧が閾値電圧よりも１Ｖ以上、２Ｖ以上又は３Ｖ以上小さければ、トランジスタは
オフ状態となる。
、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジス
タがオフ状態のときのドレイン電流を、室温（２５℃程度）にて１×１０－１８Ａ以下、
好ましくは１×１０－２１Ａ以下、更に好ましくは１×１０－２４Ａ以下、又は８５℃に
て１×１０－１５Ａ以下、好ましくは１×１０－１８Ａ以下、更に好ましくは１×１０－
２１Ａ以下とすることができる。なお、トランジスタがオフ状態とは、ｎチャネル型のト
ランジスタの場合、ゲート電圧が閾値電圧よりも十分小さい状態をいう。具体的には、ゲ
ート電圧が閾値電圧よりも１Ｖ以上、２Ｖ以上又は３Ｖ以上小さければ、トランジスタは
オフ状態となる。
【0142】
また、半導体層４０６は、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃ
ｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ま
しい。ＣＡＡＣ－ＯＳは、多結晶構造、後述する微結晶構造、または非晶質構造と比較し
て最も欠陥準位密度が低い。
ｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ま
しい。ＣＡＡＣ－ＯＳは、多結晶構造、後述する微結晶構造、または非晶質構造と比較し
て最も欠陥準位密度が低い。
【0143】
なお成膜される半導体層４０６は、例えば非単結晶を有してもよい。非単結晶は、例えば
、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶
質部を有する。
、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶
質部を有する。
【0144】
導電層４０８は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコ
ニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれ
を主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むア
ルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステ
ン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上
に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に
銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタ
ン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化
チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン
膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上
にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジ
ウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
ニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれ
を主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むア
ルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステ
ン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上
に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に
銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタ
ン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化
チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン
膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上
にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジ
ウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【0145】
絶縁層４１６は、半導体層４０６に接する酸化物絶縁層４１０、酸化物絶縁層４１０に接
する酸化物絶縁層４１２、酸化物絶縁層４１２に接する窒化物絶縁層４１４を有する。絶
縁層４１６は、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物
絶縁層を有することが好ましい。ここでは、酸化物絶縁層として、酸素を透過する酸化物
絶縁層４１０を形成し、酸化物絶縁層４１２として、化学量論的組成を満たす酸素よりも
多くの酸素を含む酸化物絶縁膜を形成し、窒化物絶縁層４１４として、水素及び酸素をブ
ロックする窒化物絶縁膜を形成する。なお、ここでは、絶縁層４１６を３層構造としたが
、適宜１層、２層、または４層以上とすることができる。なお、これらの場合、少なくと
も、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好
ましい。
する酸化物絶縁層４１２、酸化物絶縁層４１２に接する窒化物絶縁層４１４を有する。絶
縁層４１６は、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物
絶縁層を有することが好ましい。ここでは、酸化物絶縁層として、酸素を透過する酸化物
絶縁層４１０を形成し、酸化物絶縁層４１２として、化学量論的組成を満たす酸素よりも
多くの酸素を含む酸化物絶縁膜を形成し、窒化物絶縁層４１４として、水素及び酸素をブ
ロックする窒化物絶縁膜を形成する。なお、ここでは、絶縁層４１６を３層構造としたが
、適宜１層、２層、または４層以上とすることができる。なお、これらの場合、少なくと
も、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好
ましい。
【0146】
酸化物絶縁層４１０は、酸素を透過する酸化物絶縁層である。このため、酸化物絶縁層４
１０上に設けられる、酸化物絶縁層４１２から脱離する酸素を、酸化物絶縁層４１０を介
して半導体層４０６に移動させることができる。また、酸化物絶縁層４１０は、後に形成
する酸化物絶縁層４１２を形成する際の、半導体層４０６へのダメージ緩和膜としても機
能する。
１０上に設けられる、酸化物絶縁層４１２から脱離する酸素を、酸化物絶縁層４１０を介
して半導体層４０６に移動させることができる。また、酸化物絶縁層４１０は、後に形成
する酸化物絶縁層４１２を形成する際の、半導体層４０６へのダメージ緩和膜としても機
能する。
【0147】
酸化物絶縁層４１０としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上
５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細
書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多
い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い
膜を指す。
５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細
書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多
い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い
膜を指す。
【0148】
また、酸化物絶縁層４１０は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン
密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、酸化物絶縁
層４１０に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁層
４１０における酸素の透過量が減少してしまうためである。
により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン
密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、酸化物絶縁
層４１０に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁層
４１０における酸素の透過量が減少してしまうためである。
【0149】
また、酸化物絶縁層４１０と半導体層４０６との界面における欠陥量が少ないことが好ま
しく、代表的には、ＥＳＲ測定により、半導体層４０６の欠陥に由来するｇ値が１．８９
以上１．９６以下に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さ
らには検出下限以下であることが好ましい。
しく、代表的には、ＥＳＲ測定により、半導体層４０６の欠陥に由来するｇ値が１．８９
以上１．９６以下に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さ
らには検出下限以下であることが好ましい。
【0150】
酸化物絶縁層４１０に接するように酸化物絶縁層４１２が形成されている。酸化物絶縁層
４１２は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形
成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱によ
り酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶
縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏ
ｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶
縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００
℃以下、または１００℃以上５００℃以下の範囲が好ましい。
４１２は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形
成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱によ
り酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶
縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏ
ｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶
縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００
℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【0151】
酸化物絶縁層４１２としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ
以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
【0152】
また、酸化物絶縁層４１２は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン
密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ
３以下であることが好ましい。なお、酸化物絶縁層４１２は、酸化物絶縁層４１０と比較
して半導体層４０６から離れているため、酸化物絶縁層４１０より、欠陥密度が多くとも
よい。
により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン
密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ
３以下であることが好ましい。なお、酸化物絶縁層４１２は、酸化物絶縁層４１０と比較
して半導体層４０６から離れているため、酸化物絶縁層４１０より、欠陥密度が多くとも
よい。
【0153】
窒化物絶縁層４１４は、少なくとも、水素及び酸素のブロッキング効果を有する。さらに
、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果
を有する。絶縁層４１６に窒化物絶縁層４１４を設けることで、半導体層４０６からの酸
素の外部への拡散と、外部から半導体層４０６への水素、水等の侵入を防ぐことができる
。
、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果
を有する。絶縁層４１６に窒化物絶縁層４１４を設けることで、半導体層４０６からの酸
素の外部への拡散と、外部から半導体層４０６への水素、水等の侵入を防ぐことができる
。
【0154】
窒化物絶縁層４１４としては、厚さが５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎ
ｍ以上２００ｎｍ以下の、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸
化アルミニウム等がある。
ｍ以上２００ｎｍ以下の、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸
化アルミニウム等がある。
【0155】
導電層４１８は、透光性を有する導電膜を用いる。透光性を有する導電膜は、インジウム
錫酸化物（以下、ＩＴＯともいう。）、インジウム亜鉛酸化物、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化ケイ素を含むインジウム錫
酸化物等がある。
錫酸化物（以下、ＩＴＯともいう。）、インジウム亜鉛酸化物、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化ケイ素を含むインジウム錫
酸化物等がある。
【0156】
本実施の形態で説明する半導体装置の構成では、上記実施の形態１で説明したように、閾
値電圧の制御と電流値の向上を両立し、信頼性と電気的特性に優れたトランジスタとした
、新規な構成の半導体装置とすることができる。
値電圧の制御と電流値の向上を両立し、信頼性と電気的特性に優れたトランジスタとした
、新規な構成の半導体装置とすることができる。
【0157】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【0158】
（実施の形態５）
本実施の形態では、上記実施の形態で説明したオフ電流の低いトランジスタの、チャネル
形成領域となる半導体層に用いることのできるＣＡＡＣ－ＯＳについて説明する。
本実施の形態では、上記実施の形態で説明したオフ電流の低いトランジスタの、チャネル
形成領域となる半導体層に用いることのできるＣＡＡＣ－ＯＳについて説明する。
【0159】
ＣＡＡＣ－ＯＳは、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅ
ｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像で、結晶部を確認することができ
る場合がある。ＣＡＡＣ－ＯＳに含まれる結晶部は、例えば、ＴＥＭによる観察像で、一
辺１００ｎｍの立方体内に収まる大きさであることが多い。また、ＣＡＡＣ－ＯＳは、Ｔ
ＥＭによる観察像で、結晶部と結晶部との境界を明確に確認できない場合がある。また、
ＣＡＡＣ－ＯＳは、ＴＥＭによる観察像で、粒界（グレインバウンダリーともいう。）を
明確に確認できない場合がある。ＣＡＡＣ－ＯＳは、例えば、明確な粒界を有さないため
、不純物が偏析することが少ない。また、ＣＡＡＣ－ＯＳは、例えば、明確な粒界を有さ
ないため、欠陥準位密度が高くなることが少ない。また、ＣＡＡＣ－ＯＳは、例えば、明
確な粒界を有さないため、電子移動度の低下が小さい。
ｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像で、結晶部を確認することができ
る場合がある。ＣＡＡＣ－ＯＳに含まれる結晶部は、例えば、ＴＥＭによる観察像で、一
辺１００ｎｍの立方体内に収まる大きさであることが多い。また、ＣＡＡＣ－ＯＳは、Ｔ
ＥＭによる観察像で、結晶部と結晶部との境界を明確に確認できない場合がある。また、
ＣＡＡＣ－ＯＳは、ＴＥＭによる観察像で、粒界（グレインバウンダリーともいう。）を
明確に確認できない場合がある。ＣＡＡＣ－ＯＳは、例えば、明確な粒界を有さないため
、不純物が偏析することが少ない。また、ＣＡＡＣ－ＯＳは、例えば、明確な粒界を有さ
ないため、欠陥準位密度が高くなることが少ない。また、ＣＡＡＣ－ＯＳは、例えば、明
確な粒界を有さないため、電子移動度の低下が小さい。
【0160】
ＣＡＡＣ－ＯＳは、例えば、複数の結晶部を有し、当該複数の結晶部においてｃ軸が被形
成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃っている場合がある。また
、ＣＡＡＣ－ＯＳは、例えば、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ
）装置を用い、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１
°近傍のピークが現れる場合がある。また、ＣＡＡＣ－ＯＳは、例えば、電子線回折パタ
ーンで、スポット（輝点）が観測される場合がある。なお、特に、ビーム径が１０ｎｍφ
以下、又は５ｎｍφ以下の電子線を用いて得られる電子線回折パターンを、極微電子線回
折パターンと呼ぶ。また、ＣＡＡＣ－ＯＳは、例えば、異なる結晶部間で、それぞれａ軸
およびｂ軸の向きが揃っていない場合がある。ＣＡＡＣ－ＯＳは、例えば、ｃ軸配向し、
ａ軸又は／およびｂ軸はマクロに揃っていない場合がある。
成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃っている場合がある。また
、ＣＡＡＣ－ＯＳは、例えば、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ
）装置を用い、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１
°近傍のピークが現れる場合がある。また、ＣＡＡＣ－ＯＳは、例えば、電子線回折パタ
ーンで、スポット（輝点）が観測される場合がある。なお、特に、ビーム径が１０ｎｍφ
以下、又は５ｎｍφ以下の電子線を用いて得られる電子線回折パターンを、極微電子線回
折パターンと呼ぶ。また、ＣＡＡＣ－ＯＳは、例えば、異なる結晶部間で、それぞれａ軸
およびｂ軸の向きが揃っていない場合がある。ＣＡＡＣ－ＯＳは、例えば、ｃ軸配向し、
ａ軸又は／およびｂ軸はマクロに揃っていない場合がある。
【0161】
ＣＡＡＣ－ＯＳに含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ－ＯＳの被形成面の法線ベ
クトル又は表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向
から見て金属原子が三角形状又は六角形状に配列し、ｃ軸に垂直な方向から見て金属原子
が層状又は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それ
ぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載す
る場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれるこ
ととする。また、単に平行と記載する場合、－１０°以上１０°以下、好ましくは－５°
以上５°以下の範囲も含まれることとする。
クトル又は表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向
から見て金属原子が三角形状又は六角形状に配列し、ｃ軸に垂直な方向から見て金属原子
が層状又は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それ
ぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載す
る場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれるこ
ととする。また、単に平行と記載する場合、－１０°以上１０°以下、好ましくは－５°
以上５°以下の範囲も含まれることとする。
【0162】
また、ＣＡＡＣ－ＯＳは、例えば、欠陥準位密度を低減することで形成することができる
。酸化物半導体において、例えば、酸素欠損は欠陥準位である。酸素欠損は、トラップ準
位となることや、水素を捕獲することによってキャリア発生源となることがある。ＣＡＡ
Ｃ－ＯＳを形成するためには、例えば、酸化物半導体に酸素欠損を生じさせないことが重
要となる。従って、ＣＡＡＣ－ＯＳは、欠陥準位密度の低い酸化物半導体である。又は、
ＣＡＡＣ－ＯＳは、酸素欠損の少ない酸化物半導体である。
。酸化物半導体において、例えば、酸素欠損は欠陥準位である。酸素欠損は、トラップ準
位となることや、水素を捕獲することによってキャリア発生源となることがある。ＣＡＡ
Ｃ－ＯＳを形成するためには、例えば、酸化物半導体に酸素欠損を生じさせないことが重
要となる。従って、ＣＡＡＣ－ＯＳは、欠陥準位密度の低い酸化物半導体である。又は、
ＣＡＡＣ－ＯＳは、酸素欠損の少ない酸化物半導体である。
【0163】
不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性又は実質
的に高純度真性と呼ぶ。高純度真性又は実質的に高純度真性である酸化物半導体は、キャ
リア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当
該酸化物半導体をチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスと
なる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。また、高純
度真性又は実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラッ
プ準位密度も低くなる場合がある。従って、当該酸化物半導体をチャネル形成領域に用い
たトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合があ
る。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間
が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の
高い酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性が不安定となる
場合がある。
的に高純度真性と呼ぶ。高純度真性又は実質的に高純度真性である酸化物半導体は、キャ
リア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当
該酸化物半導体をチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスと
なる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。また、高純
度真性又は実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラッ
プ準位密度も低くなる場合がある。従って、当該酸化物半導体をチャネル形成領域に用い
たトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合があ
る。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間
が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の
高い酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性が不安定となる
場合がある。
【0164】
また、高純度真性又は実質的に高純度真性であるＣＡＡＣ－ＯＳを用いたトランジスタは
、可視光や紫外光の照射による電気特性の変動が小さい。
、可視光や紫外光の照射による電気特性の変動が小さい。
【0165】
酸化物半導体は、例えば多結晶を有してもよい。なお、多結晶を有する酸化物半導体を、
多結晶酸化物半導体と呼ぶ。多結晶酸化物半導体は複数の結晶粒を含む。
多結晶酸化物半導体と呼ぶ。多結晶酸化物半導体は複数の結晶粒を含む。
【0166】
酸化物半導体は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、
微結晶酸化物半導体と呼ぶ。
微結晶酸化物半導体と呼ぶ。
【0167】
微結晶酸化物半導体は、例えば、ＴＥＭによる観察像では、明確に結晶部を確認すること
ができない場合がある。微結晶酸化物半導体に含まれる結晶部は、例えば、１ｎｍ以上１
００ｎｍ以下、又は１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、例えば、
１ｎｍ以上１０ｎｍ以下の微結晶をナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶ。
ナノ結晶を有する酸化物半導体を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ－ＯＳは、例えば、ＴＥＭに
よる観察像では、結晶部と結晶部との境界を明確に確認できない場合がある。また、ｎｃ
－ＯＳは、例えば、ＴＥＭによる観察像では、明確な粒界を有さないため、不純物が偏析
することが少ない。また、ｎｃ－ＯＳは、例えば、明確な粒界を有さないため、欠陥準位
密度が高くなることが少ない。また、ｎｃ－ＯＳは、例えば、明確な粒界を有さないため
、電子移動度の低下が小さい。
ができない場合がある。微結晶酸化物半導体に含まれる結晶部は、例えば、１ｎｍ以上１
００ｎｍ以下、又は１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、例えば、
１ｎｍ以上１０ｎｍ以下の微結晶をナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶ。
ナノ結晶を有する酸化物半導体を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ－ＯＳは、例えば、ＴＥＭに
よる観察像では、結晶部と結晶部との境界を明確に確認できない場合がある。また、ｎｃ
－ＯＳは、例えば、ＴＥＭによる観察像では、明確な粒界を有さないため、不純物が偏析
することが少ない。また、ｎｃ－ＯＳは、例えば、明確な粒界を有さないため、欠陥準位
密度が高くなることが少ない。また、ｎｃ－ＯＳは、例えば、明確な粒界を有さないため
、電子移動度の低下が小さい。
【0168】
ｎｃ－ＯＳは、例えば、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域）において
原子配列に周期性を有する場合がある。また、ｎｃ－ＯＳは、例えば、結晶部と結晶部と
の間で規則性がないため、巨視的には原子配列に周期性が見られない場合、又は長距離秩
序が見られない場合がある。従って、ｎｃ－ＯＳは、例えば、分析方法によっては、非晶
質酸化物半導体と区別が付かない場合がある。ｎｃ－ＯＳは、例えば、ＸＲＤ装置を用い
、結晶部よりも大きいビーム径のＸ線でｏｕｔ－ｏｆ－ｐｌａｎｅ法による分析を行うと
、配向を示すピークが検出されない場合がある。また、ｎｃ－ＯＳは、例えば、結晶部よ
りも大きいビーム径（例えば、２０ｎｍφ以上、又は５０ｎｍφ以上）の電子線を用いる
電子線回折パターンでは、ハローパターンが観測される場合がある。また、ｎｃ－ＯＳは
、例えば、結晶部と同じか結晶部より小さいビーム径（例えば、１０ｎｍφ以下、又は５
ｎｍφ以下）の電子線を用いる極微電子線回折パターンでは、スポットが観測される場合
がある。また、ｎｃ－ＯＳの極微電子線回折パターンは、例えば、円を描くように輝度の
高い領域が観測される場合がある。また、ｎｃ－ＯＳの極微電子線回折パターンは、例え
ば、当該領域内に複数のスポットが観測される場合がある。
原子配列に周期性を有する場合がある。また、ｎｃ－ＯＳは、例えば、結晶部と結晶部と
の間で規則性がないため、巨視的には原子配列に周期性が見られない場合、又は長距離秩
序が見られない場合がある。従って、ｎｃ－ＯＳは、例えば、分析方法によっては、非晶
質酸化物半導体と区別が付かない場合がある。ｎｃ－ＯＳは、例えば、ＸＲＤ装置を用い
、結晶部よりも大きいビーム径のＸ線でｏｕｔ－ｏｆ－ｐｌａｎｅ法による分析を行うと
、配向を示すピークが検出されない場合がある。また、ｎｃ－ＯＳは、例えば、結晶部よ
りも大きいビーム径（例えば、２０ｎｍφ以上、又は５０ｎｍφ以上）の電子線を用いる
電子線回折パターンでは、ハローパターンが観測される場合がある。また、ｎｃ－ＯＳは
、例えば、結晶部と同じか結晶部より小さいビーム径（例えば、１０ｎｍφ以下、又は５
ｎｍφ以下）の電子線を用いる極微電子線回折パターンでは、スポットが観測される場合
がある。また、ｎｃ－ＯＳの極微電子線回折パターンは、例えば、円を描くように輝度の
高い領域が観測される場合がある。また、ｎｃ－ＯＳの極微電子線回折パターンは、例え
ば、当該領域内に複数のスポットが観測される場合がある。
【0169】
ｎｃ－ＯＳは、微小な領域において原子配列に周期性を有する場合があるため、非晶質酸
化物半導体よりも欠陥準位密度が低くなる。但し、ｎｃ－ＯＳは、結晶部と結晶部との間
で規則性がないため、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
化物半導体よりも欠陥準位密度が低くなる。但し、ｎｃ－ＯＳは、結晶部と結晶部との間
で規則性がないため、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
【0170】
なお、酸化物半導体が、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、非
晶質酸化物半導体の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質
酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ
－ＯＳの領域、のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば
、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、
ＣＡＡＣ－ＯＳの領域、のいずれか二種以上の領域の積層構造を有する場合がある。
晶質酸化物半導体の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質
酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ
－ＯＳの領域、のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば
、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、
ＣＡＡＣ－ＯＳの領域、のいずれか二種以上の領域の積層構造を有する場合がある。
【0171】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【0172】
【0173】
図１１に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基
板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッ
テリー８０１１、タッチパネル８００４などは、設けられない場合もある。
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基
板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッ
テリー８０１１、タッチパネル８００４などは、設けられない場合もある。
【0174】
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
【0175】
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【0176】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、容量型式のタッチ
パネルとすることも可能である。
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、容量型式のタッチ
パネルとすることも可能である。
【0177】
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライ
トユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
トユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
【0178】
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
【0179】
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１
１は、商用電源を用いる場合には、省略可能である。
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１
１は、商用電源を用いる場合には、省略可能である。
【0180】
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を
追加して設けてもよい。
追加して設けてもよい。
【0181】
（実施の形態７）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する例につ
いて、図９、図１０を用いて説明する。上述の実施の形態で説明した半導体装置は、閾値
電圧の制御と電流値の向上を両立できるトランジスタであり、該半導体装置を具備する電
子機器は、トランジスタ特性及び信頼性に優れた電子機器とすることができる。
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する例につ
いて、図９、図１０を用いて説明する。上述の実施の形態で説明した半導体装置は、閾値
電圧の制御と電流値の向上を両立できるトランジスタであり、該半導体装置を具備する電
子機器は、トランジスタ特性及び信頼性に優れた電子機器とすることができる。
【0182】
なお半導体装置を適用できる電子機器の一例としては、コンピュータ、携帯情報端末（携
帯電話、携帯型ゲーム機、音響再生装置なども含む）、電子ペーパー、テレビジョン装置
（テレビ、又はテレビジョン受信機ともいう）、デジタルビデオカメラなどを挙げること
ができる。
帯電話、携帯型ゲーム機、音響再生装置なども含む）、電子ペーパー、テレビジョン装置
（テレビ、又はテレビジョン受信機ともいう）、デジタルビデオカメラなどを挙げること
ができる。
【0183】
図９（Ａ）は携帯型遊技機であり、筐体９６３０、表示部９６３１、スピーカ９６３３、
操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２、等を有する。表示部９
６３１内には、先の実施の形態に示す半導体装置が設けられている。そのため、トランジ
スタ特性及び信頼性に優れた表示部を具備する携帯型遊技機が実現される。
操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２、等を有する。表示部９
６３１内には、先の実施の形態に示す半導体装置が設けられている。そのため、トランジ
スタ特性及び信頼性に優れた表示部を具備する携帯型遊技機が実現される。
【0184】
図９（Ｂ）はデジタルカメラであり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７、
等を有することができる。表示部９６３１内には、先の実施の形態に示す半導体装置が設
けられている。そのため、トランジスタ特性及び信頼性に優れた表示部を具備するデジタ
ルカメラが実現される。
、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７、
等を有することができる。表示部９６３１内には、先の実施の形態に示す半導体装置が設
けられている。そのため、トランジスタ特性及び信頼性に優れた表示部を具備するデジタ
ルカメラが実現される。
【0185】
図９（Ｃ）はテレビ受像器であり、筐体９６３０、表示部９６３１、スピーカ９６３３、
操作キー９６３５、接続端子９６３６、等を有することができる。表示部９６３１内には
、先の実施の形態に示す半導体装置が設けられている。そのため、トランジスタ特性及び
信頼性に優れた表示部を具備するテレビ受像器が実現される。
操作キー９６３５、接続端子９６３６、等を有することができる。表示部９６３１内には
、先の実施の形態に示す半導体装置が設けられている。そのため、トランジスタ特性及び
信頼性に優れた表示部を具備するテレビ受像器が実現される。
【0186】
図１０（Ａ）はコンピュータであり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１、外部接続ポ
ート９６８０等を有することができる。表示部９６３１内には、先の実施の形態に示す半
導体装置が設けられている。そのため、トランジスタ特性及び信頼性に優れた表示部を具
備するコンピュータが実現される。
、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１、外部接続ポ
ート９６８０等を有することができる。表示部９６３１内には、先の実施の形態に示す半
導体装置が設けられている。そのため、トランジスタ特性及び信頼性に優れた表示部を具
備するコンピュータが実現される。
【0187】
次に、図１０（Ｂ）は携帯電話機であり、筐体９６３０、表示部９６３１、スピーカ９６
３３、操作キー９６３５、マイクロフォン９６３８等を有することができる。表示部９６
３１内には、先の実施の形態に示す半導体装置が設けられている。そのため、トランジス
タ特性及び信頼性に優れた表示部を具備する携帯電話機が実現される。
３３、操作キー９６３５、マイクロフォン９６３８等を有することができる。表示部９６
３１内には、先の実施の形態に示す半導体装置が設けられている。そのため、トランジス
タ特性及び信頼性に優れた表示部を具備する携帯電話機が実現される。
【0188】
次に、図１０（Ｃ）は電子ペーパー（Ｅ－ｂｏｏｋともいう）であり、筐体９６３０、表
示部９６３１、操作キー９６３５等を有することができる。表示部９６３１内には、先の
実施の形態に示す半導体装置が設けられている。そのため、トランジスタ特性及び信頼性
に優れた表示部を具備する電子ペーパーが実現される。
示部９６３１、操作キー９６３５等を有することができる。表示部９６３１内には、先の
実施の形態に示す半導体装置が設けられている。そのため、トランジスタ特性及び信頼性
に優れた表示部を具備する電子ペーパーが実現される。
【0189】
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置を有
する表示部が搭載されている。このため、このため、トランジスタ特性及び信頼性に優れ
た表示部を具備する電子機器が実現される。
する表示部が搭載されている。このため、このため、トランジスタ特性及び信頼性に優れ
た表示部を具備する電子機器が実現される。
【符号の説明】
【0190】
ＣＬ 配線
ＣＬ１ 配線
ＣＬ２ 配線
ＶＣ 電圧
ＶＣ１ 電圧
ＶＣ２ 電圧
ＧＬ ゲート線
ＳＬ ソース線
ＧＯＵＴ＿ｎ ゲート線
ＧＯＵＴ＿１ ゲート線
Ｎ１ ノード
Ｎ２ ノード
ＳＲ パルス出力回路
ＳＲ＿ｎ パルス出力回路
ＳＲ＿１ パルス出力回路
ＳＲ＿２ パルス出力回路
ＶＲ ノード
ＶＳ ノード
ＶＢ バイアス電圧
Ｔ１ 時刻
Ｔ２ 時刻
Ｔ３ 時刻
Ｔ４ 時刻
Ｔ５ 時刻
Ｔ６ 時刻
Ｔ７ 時刻
Ｔ８ 時刻
Ｔ９ 時刻
Ｔ１０ 時刻
１０ 半導体装置
２０ 半導体装置
１０１ トランジスタ
１０２ 容量素子
１０３ スイッチ
１０３Ａ トランジスタ
１０３Ｂ トランジスタ
２００ 表示装置
２０１ 画素部
２０２ ゲート線駆動回路
２０３ ソース線駆動回路
２０４ コントロール回路
２０５ 画素
２１１ トランジスタ
２１２ 液晶素子
２１３ 容量素子
２２１ トランジスタ
２３０ 画素
２３１ トランジスタ
２３２ トランジスタ
２３３ ＥＬ素子
２４１ トランジスタ
２４２ 容量素子
２４３ トランジスタ
２５１ トランジスタ
２５２ 容量素子
２５３ トランジスタ
２６１ 回路
３０１ トランジスタ
３０２ トランジスタ
４００ 基板
４０２ 導電層
４０４ 絶縁層
４０６ 半導体層
４０８ 導電層
４１０ 酸化物絶縁層
４１２ 酸化物絶縁層
４１４ 窒化物絶縁層
４１６ 絶縁層
４１８ 導電層
４２０ 開口部
４２２ 開口部
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー
９６３０ 筐体
９６３１ 表示部
９６３３ スピーカ
９６３５ 操作キー
９６３６ 接続端子
９６３８ マイクロフォン
９６７２ 記録媒体読込部
９６７６ シャッターボタン
９６７７ 受像部
９６８０ 外部接続ポート
９６８１ ポインティングデバイス
ＣＬ１ 配線
ＣＬ２ 配線
ＶＣ 電圧
ＶＣ１ 電圧
ＶＣ２ 電圧
ＧＬ ゲート線
ＳＬ ソース線
ＧＯＵＴ＿ｎ ゲート線
ＧＯＵＴ＿１ ゲート線
Ｎ１ ノード
Ｎ２ ノード
ＳＲ パルス出力回路
ＳＲ＿ｎ パルス出力回路
ＳＲ＿１ パルス出力回路
ＳＲ＿２ パルス出力回路
ＶＲ ノード
ＶＳ ノード
ＶＢ バイアス電圧
Ｔ１ 時刻
Ｔ２ 時刻
Ｔ３ 時刻
Ｔ４ 時刻
Ｔ５ 時刻
Ｔ６ 時刻
Ｔ７ 時刻
Ｔ８ 時刻
Ｔ９ 時刻
Ｔ１０ 時刻
１０ 半導体装置
２０ 半導体装置
１０１ トランジスタ
１０２ 容量素子
１０３ スイッチ
１０３Ａ トランジスタ
１０３Ｂ トランジスタ
２００ 表示装置
２０１ 画素部
２０２ ゲート線駆動回路
２０３ ソース線駆動回路
２０４ コントロール回路
２０５ 画素
２１１ トランジスタ
２１２ 液晶素子
２１３ 容量素子
２２１ トランジスタ
２３０ 画素
２３１ トランジスタ
２３２ トランジスタ
２３３ ＥＬ素子
２４１ トランジスタ
２４２ 容量素子
２４３ トランジスタ
２５１ トランジスタ
２５２ 容量素子
２５３ トランジスタ
２６１ 回路
３０１ トランジスタ
３０２ トランジスタ
４００ 基板
４０２ 導電層
４０４ 絶縁層
４０６ 半導体層
４０８ 導電層
４１０ 酸化物絶縁層
４１２ 酸化物絶縁層
４１４ 窒化物絶縁層
４１６ 絶縁層
４１８ 導電層
４２０ 開口部
４２２ 開口部
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー
９６３０ 筐体
９６３１ 表示部
９６３３ スピーカ
９６３５ 操作キー
９６３６ 接続端子
９６３８ マイクロフォン
９６７２ 記録媒体読込部
９６７６ シャッターボタン
９６７７ 受像部
９６８０ 外部接続ポート
９６８１ ポインティングデバイス
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】