特許 7181045 窒化物半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-11-21

(45)【発行日】2022-11-30

(54)【発明の名称】窒化物半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20221122BHJP

   H01L 21/20 20060101ALI20221122BHJP

   H01L 29/12 20060101ALI20221122BHJP

   H01L 21/336 20060101ALI20221122BHJP

【ＦＩ】

H01L29/78 652C

H01L21/20

H01L29/78 652T

H01L29/78 658E

【請求項の数】 4

(21)【出願番号】P 2018193431

(22)【出願日】2018-10-12

(65)【公開番号】P2020061520

(43)【公開日】2020-04-16

【審査請求日】2021-07-15

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(73)【特許権者】

【識別番号】000003609

【氏名又は名称】株式会社豊田中央研究所

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】牛島 隆志

(72)【発明者】

【氏名】森 朋彦

(72)【発明者】

【氏名】上田 博之

【審査官】上田 智志

(56)【参考文献】

【文献】特開平１０－３２６９１１（ＪＰ，Ａ）

【文献】特開２０１７－１６８５０６（ＪＰ，Ａ）

【文献】特開２０１８－０５６２９７（ＪＰ，Ａ）

【文献】特開２０１１－２１０７８０（ＪＰ，Ａ）

【文献】特開２００９－２８３６９２（ＪＰ，Ａ）

【文献】特開２０１７－１９５２５１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／２０、２１／３３６、

２９／１２、２９／７８、

３３／００

(57)【特許請求の範囲】

【請求項1】

窒化物半導体層と、
前記窒化物半導体層の一方の主面上に設けられているソース電極と、
前記窒化物半導体層の他方の主面上に設けられているドレイン電極と、
絶縁ゲート部と、を備えており、
前記窒化物半導体層は、
ｎ型のドリフト領域と、
前記ドリフト領域上に設けられているｎ型のＪＦＥＴ領域と、
前記ドリフト領域上に設けられており、前記ＪＦＥＴ領域を間に置いて対向するように設けられており、ｐ型不純物を相対的に高濃度に含む高濃度ボディ領域とｐ型不純物を相対的に低濃度に含む低濃度ボディ領域が積層して構成されているボディ領域と、
前記ボディ領域によって前記ＪＦＥＴ領域から隔てられているｎ型のソース領域と、を有しており、
前記絶縁ゲート部は、前記ＪＦＥＴ領域と前記ソース領域を隔てている部分の前記ボディ領域に対向している、窒化物半導体装置の製造方法であって、
前記高濃度ボディ領域を形成する工程が、
ｐ型不純物を含む窒化物半導体の第１エピタキシャル層とｐ型不純物を含む窒化物半導体の第２エピタキシャル層を離間して結晶成長させる結晶成長工程と、
アニール処理を実施して前記第１エピタキシャル層と前記第２エピタキシャル層の間の領域に前記第１エピタキシャル層と前記第２エピタキシャル層の双方から前記ｐ型不純物を拡散させて前記第１エピタキシャル層と前記第２エピタキシャル層を含む範囲に前記高濃度ボディ領域を形成するアニール処理工程と、を備える、窒化物半導体装置の製造方法。

【請求項2】

前記結晶成長工程では、前記第１エピタキシャル層と前記第２エピタキシャル層の間に窒化物半導体の中間エピタキシャル層を結晶成長させており、
前記中間エピタキシャル層は、ｉ型、ｎ型、又は、前記第１エピタキシャル層と前記第２エピタキシャル層の前記ｐ型不純物の濃度よりも薄いｐ型不純物を含む、のいずれかである、請求項１に記載の窒化物半導体装置の製造方法。

【請求項3】

前記ＪＦＥＴ領域を間に置いて対向する前記高濃度ボディ領域間の距離が、前記ＪＦＥＴ領域を間に置いて対向する前記低濃度ボディ領域間の距離よりも小さい、請求項１又は２に記載の窒化物半導体装置の製造方法。

【請求項4】

前記ｐ型不純物がマグネシウムである、請求項１～３のいずれか一項に記載の窒化物半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書が開示する技術は、窒化物半導体装置と窒化物半導体装置の製造方法に関する。

【背景技術】

【0002】

非特許文献１には、半導体層と、半導体層の一方の主面上に設けられているソース電極と、半導体層の他方の主面上に設けられているドレイン電極と、を備えた縦型の半導体装置が開示されている。半導体層は、ｎ型のドリフト領域と、そのドリフト領域上に設けられているｎ型のＪＦＥＴ領域と、そのドリフト領域上に設けられているとともにＪＦＥＴ領域を間に置いて対向するように設けられているｐ型のボディ領域を有している。

【先行技術文献】

【非特許文献】

【0003】

【文献】「ホモエピＧａＮ上ノーマリオフ型ＭＯＳＦＥＴの開発」 応用物理 第８６巻 第５号 p.３７６（２０１７）

【発明の概要】

【発明が解決しようとする課題】

【0004】

結晶成長技術を利用してｐ型のボディ領域を形成しようとすると、原料ガスに含まれる水素とｐ型不純物のマグネシウムが結合し、ｐ型のボディ領域の活性化率が低いという問題がある。また、アニール処理によって水素を取り除くことでｐ型不純物を活性化しようとしても、ｐ型不純物が凝集し、良好に活性化しないという問題がある。

【0005】

例えば、パンチスルー現象を抑えるために、ｐ型のボディ領域のうちの深い側にｐ型不純物が良好に活性化した高キャリア濃度のｐ型半導体領域を形成したいことがある。ところが、上記理由により、このようなｐ型半導体領域を形成することが難しいという問題がある。なお、このような高キャリア濃度の窒化物半導体のｐ型半導体領域を形成したい状況は、他の種類の窒化物半導体装置においても存在する。本明細書は、高キャリア濃度の窒化物半導体のｐ型半導体領域を形成する技術を提供する。

【課題を解決するための手段】

【0006】

本明細書が開示する窒化物半導体装置の製造方法は、ｐ型不純物を含む窒化物半導体の第１エピタキシャル層とｐ型不純物を含む窒化物半導体の第２エピタキシャル層を離間して結晶成長させる結晶成長工程と、アニール処理を実施して前記第１エピタキシャル層と前記第２エピタキシャル層の間の領域に前記第１エピタキシャル層と前記第２エピタキシャル層の双方から前記ｐ型不純物を拡散させて前記第１エピタキシャル層と前記第２エピタキシャル層を含む範囲にｐ型半導体領域を形成するアニール処理工程と、を備えることができる。この製造方法によると、前記第１エピタキシャル層と前記第２エピタキシャル層の間の領域に拡散した前記ｐ型不純物は、凝集することなく良好に活性化することができる。これにより、前記第１エピタキシャル層と前記第２エピタキシャル層を含む範囲に高キャリア濃度の前記ｐ型半導体領域を形成することができる。

【0007】

本明細書が開示する窒化物半導体装置の製造方法は、窒化物半導体層と、前記窒化物半導体層の一方の主面上に設けられているソース電極と、前記窒化物半導体層の他方の主面上に設けられているドレイン電極と、絶縁ゲート部と、を備えており、前記窒化物半導体層は、ｎ型のドリフト領域と、前記ドリフト領域上に設けられているｎ型のＪＦＥＴ領域と、前記ドリフト領域上に設けられており、前記ＪＦＥＴ領域を間に置いて対向するように設けられており、ｐ型不純物を相対的に高濃度に含む高濃度ボディ領域とｐ型不純物を相対的に低濃度に含む低濃度ボディ領域が積層して構成されているボディ領域と、前記ボディ領域によって前記ＪＦＥＴ領域から隔てられているｎ型のソース領域と、を有しており、前記絶縁ゲート部は、前記ＪＦＥＴ領域と前記ソース領域を隔てている部分の前記ボディ領域に対向している、窒化物半導体装置の製造方法に適用することができる。この窒化物半導体装置の製造方法では、前記高濃度ボディ領域を形成する工程が、ｐ型不純物を含む窒化物半導体の第１エピタキシャル層とｐ型不純物を含む窒化物半導体の第２エピタキシャル層を離間して結晶成長させる結晶成長工程と、アニール処理を実施して前記第１エピタキシャル層と前記第２エピタキシャル層の間の領域に前記第１エピタキシャル層と前記第２エピタキシャル層の双方から前記ｐ型不純物を拡散させて前記第１エピタキシャル層と前記第２エピタキシャル層を含む範囲に前記高濃度ボディ領域を形成するアニール処理工程と、を備えることができる。この製造方法によると、前記第１エピタキシャル層と前記第２エピタキシャル層の間の領域に拡散した前記ｐ型不純物は、凝集することなく良好に活性化することができる。これにより、前記第１エピタキシャル層と前記第２エピタキシャル層を含む範囲に高キャリア濃度の前記高濃度ボディ領域を形成することができる。

【0008】

本明細書が開示する窒化物半導体装置は、窒化物半導体層と、前記窒化物半導体層の一方の主面上に設けられているソース電極と、前記窒化物半導体層の他方の主面上に設けられているドレイン電極と、絶縁ゲート部と、を備えることができる。前記窒化物半導体層は、ｎ型のドリフト領域と、前記ドリフト領域上に設けられているｎ型のＪＦＥＴ領域と、前記ドリフト領域上に設けられており、前記ＪＦＥＴ領域を間に置いて対向するように設けられており、ｐ型不純物を相対的に高濃度に含む高濃度ボディ領域とｐ型不純物を相対的に低濃度に含む低濃度ボディ領域が積層して構成されているボディ領域と、前記ボディ領域によって前記ＪＦＥＴ領域から隔てられているｎ型のソース領域と、を有することができる。前記絶縁ゲート部は、前記ＪＦＥＴ領域と前記ソース領域を隔てている部分の前記ボディ領域に対向している。前記ＪＦＥＴ領域を間に置いて対向する前記高濃度ボディ領域間の距離が、前記ＪＦＥＴ領域を間に置いて対向する前記低濃度ボディ領域間の距離よりも小さい。この窒化物半導体装置によると、前記絶縁ゲート部に加わる電界が緩和されるとともに、低オン抵抗という電気的特性を有することができる。

【図面の簡単な説明】

【0009】

【図1】半導体装置の一実施形態の要部断面図を模式的に示す。

【図2】図１の半導体装置の一製造過程における要部断面図を模式的に示す。

【図3】図１の半導体装置の一製造過程における要部断面図を模式的に示す。

【図4】図１の半導体装置の一製造過程における要部断面図を模式的に示す。

【図5】図１の半導体装置の一製造過程における要部断面図を模式的に示す。

【図6】図１の半導体装置の一製造過程における要部断面図を模式的に示す。

【図7】図１の半導体装置の一製造過程における要部断面図を模式的に示す。

【発明を実施するための形態】

【0010】

図１に示されるように、窒化物半導体装置１は、窒化物半導体層２０、窒化物半導体層２０の裏面を被覆するドレイン電極３２、窒化物半導体層２０の表面の一部を被覆するソース電極３４、及び、窒化物半導体層２０の表面上の一部に設けられている絶縁ゲート部３６を備えている。窒化物半導体層２０は、ｎ型のドリフト領域２２、ｎ型のＪＦＥＴ領域２３、ｐ型のボディ領域２６及びｎ⁺型のソース領域２７を有している。

【0011】

ドリフト領域２２は、窒化物半導体層２０の裏面に露出しており、ドレイン電極３２にオーミック接触している。ドリフト領域２２は、後述の製造方法で説明するように、ｎ型不純物を含む窒化ガリウム（ＧａＮ）の基板として準備される。

【0012】

ＪＦＥＴ領域２３は、ドリフト領域２２上に設けられており、ドリフト領域２２の表面から窒化物半導体層２０の表面まで厚み方向に延びており、ドリフト領域２２の表面から突出した形態を有している。換言すると、ＪＦＥＴ領域２３は、窒化物半導体層２０の表面からボディ領域２６を貫通してドリフト領域２２まで延びている。ＪＦＥＴ領域２３は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。この例では、ＪＦＥＴ領域２３の不純物濃度は、ドリフト領域２２の不純物濃度と等しい。

【0013】

ボディ領域２６は、ドリフト領域２２上に設けられており、ＪＦＥＴ領域２３を間に置いて窒化物半導体層２０の面方向（紙面左右方向）に対向するように設けられており、ＪＦＥＴ領域２３の側面に隣接している。ボディ領域２６は、高濃度ボディ領域２４と低濃度ボディ領域２５が積層して構成されている。ボディ領域２６は、ｐ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。

【0014】

高濃度ボディ領域２４は、ドリフト領域２２と低濃度ボディ領域２５の間に配置されているとともに、ＪＦＥＴ領域２３の下側の側面に接している。高濃度ボディ領域２４は、低濃度ボディ領域２５よりもｐ型不純物を高濃度に含んでおり、オフのときに低濃度ボディ領域２５がパンチスルーするのを抑えるために設けられている。また、高濃度ボディ領域２４は、後述の製造方法で説明するように、アニール処理によって拡散したｐ型不純物のマグネシウムが良好に活性化した高キャリア濃度の領域である。

【0015】

低濃度ボディ領域２５は、高濃度ボディ領域２４上に設けられており、窒化物半導体層２０の表面に位置しており、ＪＦＥＴ領域２３の上側の側面に接している。低濃度ボディ領域２５の不純物濃度は、所望のゲート閾値電圧となるように調整されている。低濃度ボディ領域２５は、ソース電極３４にオーミック接触している。なお、低濃度ボディ領域２５のうちのソース電極３４に接する部分に、ｐ型不純物が高濃度のコンタクト領域が設けられていてもよい。

【0016】

ソース領域２７は、ボディ領域２６上に設けられており、窒化物半導体層２０の表面に位置しており、ボディ領域２６（特に、低濃度ボディ領域２５）によってＪＦＥＴ領域２３から隔てられている。ソース領域２７は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。ソース領域２７は、ソース電極３４にオーミック接触している。

【0017】

絶縁ゲート部３６は、窒化物半導体層２０の表面上の一部に設けられており、酸化シリコンのゲート絶縁膜３６ａ及びポリシリコンのゲート電極３６ｂを有している。ゲート電極３６ｂは、ＪＦＥＴ領域２３とソース領域２７を隔てる部分の低濃度ボディ領域２５、及び、ＪＦＥＴ領域２３にゲート絶縁膜３６ａを介して対向している。

【0018】

次に、窒化物半導体装置１の動作を説明する。使用時には、ドレイン電極３２に正電圧が印加され、ソース電極３４が接地される。ゲート電極３６ｂにゲート閾値電圧よりも高い正電圧が印加されると、ＪＦＥＴ領域２３とソース領域２７を隔てる部分の低濃度ボディ領域２５に反転層が形成され、窒化物半導体装置１がターンオンする。このとき、反転層を経由してソース領域２７からＪＦＥＴ領域２３に電子が流入する。ＪＦＥＴ領域２３に流入した電子は、そのＪＦＥＴ領域２３を縦方向に流れてドレイン電極３２に向かう。これにより、ドレイン電極３２とソース電極３４が導通する。

【0019】

ゲート電極３６ｂが接地されると、反転層が消失し、窒化物半導体装置１がターンオフする。このとき、ＪＦＥＴ領域２３内に高濃度ボディ領域２４及び低濃度ボディ領域２５から空乏層が伸びてくる。ＪＦＥＴ領域２３は、両側から伸びてくる空乏層が繋がってピンチオフの状態となる。ＪＦＥＴ領域２３がピンチオフすることで、絶縁ゲート部３６のゲート絶縁膜３６ａに加わる電界が緩和され、ゲート絶縁膜３６ａの絶縁破壊が抑えられる。

【0020】

窒化物半導体装置１では、図１に示されるように、ボディ領域２６の側面（ＪＦＥＴ領域２３に接する面）に直交する方向（窒化物半導体層２０の面方向）において、ＪＦＥＴ領域２３を間に置いて対向する高濃度ボディ領域２４間の距離Ｌ１が、ＪＦＥＴ領域２３を間に置いて対向する低濃度ボディ領域２５間の距離Ｌ２よりも小さい。高濃度ボディ領域２４間の距離Ｌ１が小さいことから、窒化物半導体装置１がオフのときに、高濃度ボディ領域２４に隣接するＪＦＥＴ領域２３が良好にピンチオフされ、絶縁ゲート部３６のゲート絶縁膜３６ａに加わる電界が緩和される。一方、低濃度ボディ領域２５間の距離Ｌ２が大きい、換言すると、ＪＦＥＴ領域２３とソース領域２７の間の低濃度ボディ領域２５の距離が短いことから、チャネル抵抗が抑えられ、窒化物半導体装置１は低オン抵抗という電気的特性を有することができる。

【0021】

次に、窒化物半導体装置１の製造方法を説明する。まず、図２に示されるように、エピタキシャル成長技術を利用して、ｎ型不純物（例えば、シリコン）を含むＧａＮ基板であるドリフト領域２２の表面からＧａＮ積層体１２４と低濃度ボディ領域２５をこの順で積層し、窒化物半導体層２０を準備する。ＧａＮ積層体１２４は、ｎ型ＧａＮ層１２４ａとｐ型ＧａＮ層１２４ｂが繰り返し積層して構成されている。この例では、ＧａＮ積層体１２４は、最下面のｎ型ＧａＮ層１２４ａと最上面のｎ型ＧａＮ層１２４ａの間に３つのｐ型ＧａＮ層１２４ｂと２つのｎ型ＧａＮ層１２４ａを含むように構成されている。ＧａＮ積層体１２４では、少なくとも複数のｐ型ＧａＮ層１２４ｂが形成され、それらｐ型ＧａＮ層１２４ｂが離間して構成されている。後述するように、ＧａＮ積層体１２４は、最終的に窒化物半導体装置１の高濃度ボディ領域２４となる。なお、ｐ型ＧａＮ層１２４ｂが、第１エピタキシャル層又は第２エピタキシャル層の一例である。ｐ型ＧａＮ層１２４ｂに挟まれるｎ型ＧａＮ層１２４ａが、中間エピタキシャル層の一例である。

【0022】

ｎ型ＧａＮ層１２４ａは、ｎ型不純物としてシリコンを含んでおり、その濃度が約１×１０¹⁷ｃｍ^-3である。ｎ型ＧａＮ層１２４ａの厚みは、最下面及び最上面のｎ型ＧａＮ層１２４ａが約０．１μｍであり、ｐ型ＧａＮ層１２４ｂに挟まれるｎ型ＧａＮ層１２４ａが約０．２μｍである。なお、ｎ型ＧａＮ層１２４ａに代えて、ｉ型のＧａＮ層が設けられていてもよく、あるいは、ｐ型ＧａＮ層１２４ｂよりもｐ型不純物の濃度が薄いＧａＮ層が設けられていてもよい。

【0023】

ｐ型ＧａＮ層１２４ｂは、ｐ型不純物としてマグネシウムを含んでいる。ｐ型ＧａＮ層１２４ｂは、ｐ型不純物の濃度が１×１０¹⁹ｃｍ^-3以上であり、ｎ型ＧａＮ層１２４ａのｎ型不純物の濃度よりも２桁以上の濃度となるように形成されている。この例では、ｐ型不純物の濃度が約８×１０¹⁹ｃｍ^-3である。ｐ型ＧａＮ層１２４ｂの厚みは、約０．１μｍである。

【0024】

次に、図３に示されるように、ドライエッチング技術を利用して、窒化物半導体層２０の表面から低濃度ボディ領域２５とＧａＮ積層体１２４を貫通してドリフト領域２２に達するトレンチＴＲ１を形成する。トレンチＴＲ１の底面には、ドリフト領域２２の表面が露出する。

【0025】

次に、図４に示されるように、エピタキシャル成長技術を利用して、トレンチＴＲ１を充填するようにｎ型ＧａＮのＪＦＥＴ領域２３を形成する。

【0026】

次に、図５に示されるように、ＣＭＰ（Chemical Mechanical Polishing）技術を利用して、低濃度ボディ領域２５の表面上に成膜されたＪＦＥＴ領域２３を除去してＪＦＥＴ領域２３及び低濃度ボディ領域２５の表面を平坦化する。

【0027】

次に、図６に示されるように、イオン注入技術を利用して、低濃度ボディ領域２５の表面の一部にｎ型不純物（例えば、シリコン）を注入し、ソース領域２７を形成する。

【0028】

次に、図７に示されるように、活性化アニール処理を実施する。アニール条件は、例えば窒素ガスの雰囲気で約１０００℃である。このアニール処理を実施すると、低濃度ボディ領域２５とｐ型ＧａＮ層１２４ｂに含まれる水素（原料由来の水素）が抜け、ｐ型不純物であるマグネシウムが活性化する。ところが、ｐ型ＧａＮ層１２４ｂのマグネシウムの濃度が高いので、ｐ型ＧａＮ層１２４ｂ内においてマグネシウムの凝集が起き、ｐ型ＧａＮ層１２４ｂ内のマグネシウムは良好に活性化しない。マグネシウムの濃度が約１×１０¹⁹ｃｍ^-3以上であると、このような凝集が起きる。しかしながら、ｐ型ＧａＮ層１２４ｂのマグネシウムの濃度が高いので、ｐ型ＧａＮ層１２４ｂに含まれていたマグネシウムの一部が隣接するｎ型ＧａＮ層１２４ａに拡散し、ｎ型ＧａＮ層１２４ａがｐ型となる。例えば、ｐ型ＧａＮ層１２４ｂからｎ型ＧａＮ層１２４ａに２～３×１０¹⁸ｃｍ^-3のマグネシウムが拡散するエピタキシャル成長技術を利用して形成されたｎ型ＧａＮ層１２４ａにはほぼ水素が含まれておらず、また、拡散してくるマグネシウムは凝集することもないことから、ｐ型ＧａＮ層１２４ｂから拡散してきたマグネシウムは良好に活性化することができる。ｐ型ＧａＮ層１２４ｂの部分ではマグネシウムが良好に活性化していないものの、ｐ型化したｎ型ＧａＮ層１２４ａの部分ではマグネシウムが良好に活性化しており、ＧａＮ積層体１２４を全体として見たときに、高キャリア濃度のｐ型半導体領域となる。これにより、ＧａＮ積層体１２４は、マグネシウムが良好に活性化された高濃度ボディ領域２４となる。

【0029】

上記現象により、高濃度ボディ領域２４は、窒化物半導体層２０の厚み方向で観測したときに、マグネシウムが高密度で凝集した領域とマグネシウムが凝集していない領域が交互に現れる。このような特徴を有するｐ型半導体領域は、本願明細書が開示する技術が適用されたことを示している。

【0030】

また、図７に示されるように、ｐ型ＧａＮ層１２４ｂに含まれていたマグネシウムは、ＪＦＥＴ領域２３にも拡散し、ＪＦＥＴ領域２３の下方の部分の幅を狭くする。これにより、上記したように、窒化物半導体装置１は、絶縁ゲート部３６に加わる電界が緩和されるとともに、低オン抵抗という電気的特性を有することができる。さらに、ｐ型ＧａＮ層１２４ｂに含まれていたマグネシウムの拡散によって形成された高濃度ボディ領域２４は、ＪＦＥＴ領域２３に露出する角部（図中に破線で囲む部分）の形状が曲面形状となる。これにより、この角部における電界集中が緩和される。

【0031】

最後に既知の製造技術を利用して、ドレイン電極３２、ソース電極３４、絶縁ゲート部３６を形成することで、図１に示す窒化物半導体装置１が完成する。

【0032】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】

【0033】

１：窒化物半導体装置
２０：窒化物半導体層
２２：ドリフト領域
２３：ＪＦＥＴ領域
２４：高濃度ボディ領域
２５：低濃度ボディ領域
２６：ボディ領域
２７：ソース領域
３２：ドレイン電極
３４：ソース電極
３６：絶縁ゲート部
３６ａ：ゲート絶縁膜
３６ｂ：ゲート電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】