特許7181597IP Force 特許公報全文掲載

ホーム > 特許ランキング > 株式会社ＪＯＬＥＤ > 特許7181597

技術分野

処理回路、表示装置、及び、処理方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、特許文献１に開示された表示装置においては、例えば、全黒表示から全白表示に切り替わる場合のように、映像信号が示す輝度が急激に上昇する場合などに、表示パネルの消費電力が制御目標電力値を超え得る。

課題を解決するための手段[発明の詳細な説明]から抜粋

目的を達成するために、本開示の一態様に係る処理回路は、各々が自発光素子を含む複数の画素を有する表示パネルと、前記複数の画素に供給される電流を制限する電流制限回路とを有する表示装置用の映像信号を処理する処理回路であって、前記処理回路に入力される現フレームの前のフレームである前フレームの前記複数の画素に対応する前記映像信号を記憶するフレームメモリと、前記複数の画素に含まれる一つの画素に対応す・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本開示によれば、映像信号が示す輝度が急激に増大する場合にも表示パネルに供給される電流を抑制できる処理回路などを提供できる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 図１は、実施の形態に係る表示装置の機能構成を示す機能ブロック図である。
【図2】 図２は、実施の形態に係る処理回路の機能構成を示すブロック図である。
【図3】 図３は、実施の形態に係る表示装置が備える電流制限回路の機能構成を示すブロック図である。
【図4】 図４は、実施の形態に係る表示装置が備える表示パネルの機能構成を示すブロック図である。
【図5】 図５は、実施の形態に係る画素を構成するサブ画素の構成の一例を示す回路図である。
【図6】 図６は、実施の形態に係るサブ画素に入力される書き込み信号の一例を示す図である。
【図7】 図７は、実施の形態に係る表示部の表示状態の遷移を示す模式図である。
【図8】 図８は、実施の形態に係る画面データ記憶部の構成を示す模式図である。
【図9】 図９は、実施の形態に係るゲイン演算回路におけるゲイン算出方法を示すフローチャートである。
【図10】 図１０は、実施の形態に係る処理回路における処理方法を示すフローチャートである。
【図11】 図１１は、比較例の表示装置において全黒表示から全白表示に変化させる際に複数の画素に供給される電流の時間波形を示すグラフである。
【図12】 図１２は、実施の形態に係る表示装置において全黒表示から全白表示に変化させる際に複数の画素に供給される電流の時間波形を示すグラフである。
【図13】 図１３は、実施の形態にの変形例に係る重みａと輝度ＩＮ（ｎ）との関係を示すグラフである。
【図14】 図１４は、変形例に係る処理回路と表示装置との関係を示すブロック図である。
【図15】 図１５は、変形例に係る処理回路を内蔵したＰＣの外観図である。
【図16】 図１６は、変形例に係る処理回路を内蔵したハードディスクレコーダの外観図である。
【図17】 図１７は、各実施の形態に係る表示装置を内蔵した薄型フラットＴＶの外観図である。

代表図 図1本件の代表的な図

１０、２１０ 表示装置 ２０ 処理回路 ２２ フレームメモリ ２４ 信号処理部 ４０ 電流制限回路 ４２ 加重平均回路 ４４ 水平期間データ演算回路 ４６ 画面データ記憶部 ４８ ゲイン演算回路 ５０ ゲイン回路 ６０ 表示パネル ６２ 書き込み処理部 ６４ 書き込み用シフトレジスタ ６８ ソースドライバ ７０ 表示部 ８１、８２ ＴＦＴ ８４ コンデンサ ８５ｒ 自発光素子 ２１２ ＧＰＵ ８０２ 薄型フラットＴＶ ８０４ ＰＣ ８０５ モニタ ８０６ キーボード ８０７ マウス ８０８ ハードディスクレコーダ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.