IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 浜松ホトニクス株式会社の特許一覧

特許7181972フォトンカウンティング装置およびフォトンカウンティング方法
<>
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図1
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図2
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図3
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図4
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図5
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図6
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図7
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図8
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図9
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図10
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図11
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図12
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図13
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図14
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図15
  • 特許-フォトンカウンティング装置およびフォトンカウンティング方法 図16
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-11-22
(45)【発行日】2022-12-01
(54)【発明の名称】フォトンカウンティング装置およびフォトンカウンティング方法
(51)【国際特許分類】
   H04N 5/365 20110101AFI20221124BHJP
   H04N 5/378 20110101ALI20221124BHJP
   H01L 31/10 20060101ALI20221124BHJP
   H01L 27/144 20060101ALI20221124BHJP
【FI】
H04N5/365
H04N5/378
H01L31/10 G
H01L27/144 K
【請求項の数】 20
(21)【出願番号】P 2021121336
(22)【出願日】2021-07-26
(62)【分割の表示】P 2020109083の分割
【原出願日】2018-06-18
(65)【公開番号】P2021182751
(43)【公開日】2021-11-25
【審査請求日】2021-08-24
(31)【優先権主張番号】P 2017225861
(32)【優先日】2017-11-24
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000236436
【氏名又は名称】浜松ホトニクス株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100140442
【弁理士】
【氏名又は名称】柴山 健一
(74)【代理人】
【識別番号】100140682
【弁理士】
【氏名又は名称】妙摩 貞茂
(72)【発明者】
【氏名】丸野 正
(72)【発明者】
【氏名】戸田 英児
(72)【発明者】
【氏名】中島 真央
(72)【発明者】
【氏名】高橋 輝雄
(72)【発明者】
【氏名】樋口 貴文
【審査官】豊田 好一
(56)【参考文献】
【文献】特開2017-096720(JP,A)
【文献】米国特許出願公開第2008/0265169(US,A1)
【文献】特開2013-090139(JP,A)
【文献】特開2013-038661(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H04N 5/30-378
H01L 31/10
H01L 27/14ー148
(57)【特許請求の範囲】
【請求項1】
入力された光を電荷に変換する光電変換素子と前記光電変換素子によって変換された電荷を増幅して電圧に変換するアンプとを含む複数の画素と、前記複数の画素の前記アンプから出力される電圧をデジタル値に変換するA/Dコンバータと、を含み、前記アンプの読み出しノイズが0.4[e-rms]以下であるCMOSイメージセンサから出力される前記デジタル値をフォトン数に変換する装置であって、
前記デジタル値を、対応するフォトン数に区分するための参照データに基づいてフォトン数に変換する変換部と、
前記変換部によって変換された前記フォトン数に基づいて、前記複数の画素のそれぞれのフォトン数を示す2次元画像を生成するデータ処理部と、を備える、装置。
【請求項2】
前記複数の画素を構成するアンプそれぞれのゲイン及びオフセット値のばらつきを補正することで前記デジタル値を補正する補正部をさらに備え、
前記変換部は、前記補正部によって補正されたデジタル値を対応するフォトン数に区分するための前記参照データに基づいてフォトン数に変換する、請求項1に記載の装置。
【請求項3】
前記参照データは、各フォトン数に対して設定された前記デジタル値の上限値及び下限値を含む閾値範囲を示すデータである、請求項1又は2に記載の装置。
【請求項4】
前記A/Dコンバータは、前記複数の画素ごとに設けられている、請求項1~3のいずれか一項に記載の装置。
【請求項5】
前記アンプの読み出しノイズは、0.2[e-rms]以下である、請求項1~4のいずれか一項に記載の装置。
【請求項6】
前記アンプの読み出しノイズは、0.15[e-rms]以下である、請求項1~4のいずれか一項に記載の装置。
【請求項7】
前記ゲインは、10[DN/e]以上である、請求項2又は請求項2を引用する請求項3~6のいずれか一項に記載の装置。
【請求項8】
前記フォトン数は、前記イメージセンサの量子効率を考慮したフォトン数である、請求項1~7のいずれか一項に記載の装置。
【請求項9】
前記フォトン数は、光電子数である、請求項1~7のいずれか一項に記載の装置。
【請求項10】
入力された光を電荷に変換する光電変換素子と前記光電変換素子によって変換された電荷を増幅して電圧に変換するアンプとを含む複数の画素と、記複数の画素の前記アンプから出力される電圧をデジタル値に変換するA/Dコンバータと、を含み、前記アンプの読み出しノイズが0.4[e-rms]以下であるCMOSイメージセンサから出力される前記デジタル値をフォトン数に変換する方法であって、
前記デジタル値を、対応するフォトン数に区分するための参照データに基づいてフォトン数に変換する変換ステップと、
前記変換ステップによって変換された前記フォトン数に基づいて、前記複数の画素のそれぞれのフォトン数を示す2次元画像を生成するデータ処理ステップと、を備える、方法。
【請求項11】
前記複数の画素を構成するアンプそれぞれのゲイン及びオフセット値のばらつきを補正することで前記デジタル値を補正する補正ステップをさらに備え、
前記変換ステップは、前記補正ステップによって補正されたデジタル値を対応するフォトン数に区分するための前記参照データに基づいてフォトン数に変換する、請求項10に記載の方法。
【請求項12】
変換された前記フォトン数に基づいて、前記フォトン数に対する画素数のプロットであるヒストグラムを生成するステップをさらに備える、請求項10又は11に記載の方法。
【請求項13】
前記参照データは、各フォトン数に対して設定されたデジタル値の上限値及び下限値を含む閾値範囲を示すデータである、請求項10~12のいずれか一項に記載の方法。
【請求項14】
前記アンプの読み出しノイズは、0.2[e-rms]以下である、請求項10~13のいずれか一項に記載の方法。
【請求項15】
前記アンプの読み出しノイズは、0.15[e-rms]以下である、請求項10~13のいずれか一項に記載の方法。
【請求項16】
前記ゲインは、10[DN/e]以上である、請求項11又は請求項11を引用する請求項12~15のいずれか一項に記載の方法。
【請求項17】
前記フォトン数は、前記イメージセンサの量子効率を考慮したフォトン数である、請求項10~16のいずれか一項に記載の方法。
【請求項18】
前記フォトン数は、光電子数である、請求項10~16のいずれか一項に記載の方法。
【請求項19】
前記A/Dコンバータは、前記複数の画素ごとに設けられている、請求項10~18のいずれか一項に記載の方法。
【請求項20】
入力された光を電荷に変換する光電変換素子と前記光電変換素子によって変換された電荷を増幅して電圧に変換するアンプとを含む複数の画素と、前記複数の画素の前記アンプから出力される電圧をデジタル値に変換するA/Dコンバータと、を含み、前記アンプの読み出しノイズが0.4[e-rms]以下であるCMOSイメージセンサから出力される前記デジタル値をフォトン数に変換するプログラムであって、
前記デジタル値を、対応するフォトン数に区分するための参照データに基づいてフォトン数に変換する変換処理と、
前記変換処理によって変換された前記フォトン数に基づいて、前記複数の画素のそれぞれのフォトン数を示す2次元画像を生成するデータ処理と、をコンピュータに実行させる、プログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、フォトンカウンティング装置およびフォトンカウンティング方法に関する。
【背景技術】
【0002】
例えば非特許文献1には、CMOSイメージセンサを用いたフォトンカウンティングの技術が記載されている。この技術では、イメージセンサのフレームレートを高くすることによって、1画素に対して1フレーム中に1フォトンしか入射されない条件の下で、撮像が行われている。
【先行技術文献】
【非特許文献】
【0003】
【文献】B Saleh Masoodian,Jiaju Ma, Dakota Starkey, Yuichiro Yamashita, and Eric R. Fossum, “A 1Mjot 1040fps 0.22e-rms Stacked BSI Quanta Image Sensor withCluster-Parallel Readout”, 2017International Image Sensor Workshop(IISW)の予稿集, May 30 - June2,2017, P230-233
【発明の概要】
【発明が解決しようとする課題】
【0004】
例えば、CMOSイメージセンサを用いてフォトンカウンティングを行おうとした場合、A/Dコンバータから出力されるデジタル値に基づいてフォトンの数を判別することが考えられる。しかしながら、CMOSイメージセンサでは、センサを構成するそれぞれの画素が読み出しノイズを有している。また、複数の画素におけるゲイン及びオフセット値は、一定の範囲でバラツキを有している。そのため、例えば、1フォトン入射したときのデジタル値と2フォトン入射したときのデジタル値とが同様の値を示すことがあり、フォトンの計数精度が低下する虞がある。
【0005】
本開示の一側面は、フォトンの計数精度の低下を抑制できるフォトンカウンティング装置およびフォトンカウンティング方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
一側面のフォトンカウンティング装置は、入力された光を電荷に変換する光電変換素子と光電変換素子によって変換された電荷を増幅して電圧に変換するアンプとを含む複数の画素と、複数の画素のアンプから出力される電圧をデジタル値に変換するA/Dコンバータと、複数の画素ごとに、参照データを参照して、A/Dコンバータから出力されたデジタル値をフォトン数に変換する変換部と、を備え、参照データは、複数の画素ごとのゲイン及びオフセット値に基づいて作成されている。
【0007】
このようなフォトンカウンティング装置では、光電変換素子に入力されたフォトンに応じた電圧がアンプから出力される。出力された電圧はA/Dコンバータによってデジタル値に変換される。そして、変換部によってデジタル値がフォトン数に変換される。変換部では、参照データが参照されて、デジタル値がフォトン数に変換される。参照データは、複数の画素におけるそれぞれのゲイン及びオフセット値に基づいて作成されている。そのため、画素同士でゲイン及びオフセット値にバラツキがあったとしても、変換部は、バラツキの影響を抑制してデジタル値をフォトン数に変換することができる。したがって、フォトンの計数精度の低下を抑制できる。
【0008】
また、参照データは、複数の画素ごとのゲイン及びオフセット値に基づいて作成された複数の閾値データを有し、変換部は、複数の閾値データに基づいて複数の画素ごとのデジタル値をフォトン数に変換してもよい。この構成では、画素ごとのゲイン及びオフセット値にバラツキがあってとしても、バラツキに応じた閾値を用いてフォトン数を導出できる。
【0009】
また、参照データは、ゲイン及びオフセット値に対応するパラメータであって、複数の画素に共通する予め設定された該パラメータを含み、変換部は、ゲイン及びオフセット値とパラメータとのズレに基づいて、複数の画素ごとのデジタル値を補正し、補正されたデジタル値をフォトン数に変換してもよい。この構成では、ゲイン及びオフセット値のバラツキに応じてデジタル値を補正することができるので、例えば、全ての画素で同じ閾値を用いてデジタル値をフォトン数に変換することができる。
【0010】
また、アンプの読み出しノイズは、0.2[e-rms]以下であってよい。この場合、例えば、誤検出率を1%以下に抑制することができる。さらに、アンプの読み出しノイズは、0.15[e-rms]以下であってよい。この場合、例えば誤検出率を0.1%以下に抑制することができる。
【0011】
また、ゲインは、10[DN/e]以上であってよい。ゲインを高くすることによって、アンプから出力されるアナログ値を高い精度で再現することができる。
【0012】
また、一側面のフォトンカウンティング方法は、複数の画素を構成するそれぞれの光電変換素子に入力された光を電荷に変換するステップと、変換された電荷を複数の画素を構成するアンプによって増幅して、電圧に変換するステップと、それぞれのアンプから出力される電圧をA/Dコンバータによってデジタル値に変換して出力するステップと、複数の画素におけるそれぞれのゲイン及びオフセット値に基づいて、A/Dコンバータから出力された複数の画素ごとのデジタル値をフォトン数に変換するステップと、を備える。
【0013】
このようなフォトンカウンティング方法では、入力されるフォトンに応じてアンプから出力された電圧がA/Dコンバータによってデジタル値に変換される。そして、デジタル値は、複数の画素におけるそれぞれのゲイン及びオフセット値に基づいて、フォトン数に変換される。そのため、画素同士でゲイン及びオフセット値にバラツキがあったとしても、バラツキの影響を抑制してデジタル値をフォトン数に変換することができる。したがって、フォトンの計数精度の低下を抑制できる。
【0014】
また、デジタル値をフォトン数に変換するステップでは、複数の画素におけるそれぞれのゲイン及びオフセット値に基づいて複数の画素ごとに作成された閾値データを用いてデジタル値をフォトン数に変換してもよい。この構成では、画素ごとのゲイン及びオフセット値にバラツキがあってとしても、バラツキに応じた閾値を用いてフォトン数を導出できる。
【0015】
また、デジタル値をフォトン数に変換するステップでは、ゲイン及びオフセット値と、パラメータとのズレに基づいて、複数の画素ごとのデジタル値を補正し、補正されたデジタル値をフォトン数に変換し、パラメータは、ゲイン及びオフセット値に対応しており、複数の画素に共通するように予め設定されてもよい。この構成では、ゲイン及びオフセット値のバラツキに応じてデジタル値を補正することができるので、例えば、全ての画素で同じ閾値を用いてデジタル値をフォトン数に変換することができる。
【発明の効果】
【0016】
一側面のフォトンカウンティング装置およびフォトンカウンティング方法によれば、フォトンの計数精度の低下を抑制できる。
【図面の簡単な説明】
【0017】
図1図1は、一実施形態に係るフォトンカウンティング装置の構成を示す図である。
図2図2は、電子数と確率密度との関係を示すグラフである。
図3図3は、読み出しノイズと誤検出率との関係を示すグラフである。
図4図4の(a)は、電子数と確率密度との関係を示すグラフである。図4の(b)は、図4の(a)に基づくシミュレーションの結果を示すグラフである。
図5図5の(a)は、電子数と確率密度との関係を示すグラフである。図5の(b)は、図5の(a)に基づくシミュレーションの結果をデジタル値に変換したグラフである。
図6図6の(a)は、電子数と確率密度との関係を示すグラフである。図6の(b)は、図6の(a)に基づくシミュレーションの結果をデジタル値に変換したグラフである。
図7図7の(a)は、電子数と確率密度との関係を示すグラフである。図7の(b)は、図7の(a)に基づくシミュレーションの結果をデジタル値に変換したグラフである。
図8図8は、測定されたデジタル値をフォトン数に変換する過程を模式的に示す図である。
図9図9は、測定されたデジタル値をフォトン数に変換する過程を模式的に示す図である。
図10図10は、オフセット値を導出する過程を模式的に示す図である。
図11図11は、ゲインを導出する過程を模式的に示す図である。
図12図12は、ゲイン及びオフセット値と閾値との対応を示す図である。
図13図13は、測定されたデジタル値をフォトン数に変換する過程を模式的に示す図である。
図14図14は、一実施形態に係るフォトンカウンティング装置の動作を示すフローチャートである。
図15図15は、測定されたデジタル値と補正後のデジタル値との対応を示す図である。
図16図16は、他の実施形態に係るフォトンカウンティング装置の動作を示すフローチャートである。
【発明を実施するための形態】
【0018】
以下、実施の形態について図面を参照しながら具体的に説明する。便宜上、実質的に同一の要素には同一の符号を付し、その説明を省略する場合がある。また、実施の形態におけるフォトンカウンティングとは、イメージセンサの各画素で生成される光電子(フォトエレクトロン)数のカウンティング、及び、イメージセンサの量子効率(QE:Quantum Efficiency)を考慮したフォトン数のカウンティングの両方を含む。
【0019】
[第1実施形態]
図1はフォトンカウンティング装置の構成を示す図である。図1に示すように、フォトンカウンティング装置1は、CMOSイメージセンサ10と、CMOSイメージセンサ10に接続されたコンピュータ20とを備えている。CMOSイメージセンサ10は、複数の画素11と、A/Dコンバータ15とを含んでいる。複数の画素11は、2次元に配置されており、行方向及び列方向に配列されている。各画素11は、フォトダイオード(光電変換素子)12とアンプ13とを有している。フォトダイオード12は、フォトンの入力によって生成された電子(光電子)を電荷として蓄積する。アンプ13は、フォトダイオード12に蓄積された電荷を電圧に変換し、増幅する。増幅された電圧は、各画素11の選択スイッチ14の切換によって、ライン毎(行毎)に垂直信号線16に転送される。各垂直信号線16にはCDS(correlated double sampling)回路17が配置されている。CDS回路17は、画素間でバラツキのあるノイズを除去し、転送された電圧を一時的に保管する。
【0020】
A/Dコンバータ15は、複数の画素11におけるそれぞれのアンプ13から出力される電圧をデジタル値に変換する。本実施形態では、A/Dコンバータ15は、CDS回路17に保管された電圧をデジタル値に変換する。変換されたデジタル値は、それぞれコンピュータ20に出力される。例えば、デジタル値は、列選択の切換によって不図示の水平信号線に送られて、コンピュータ20に出力されてもよい。このように、CMOSイメージセンサ10では、各画素11にフォトンが入力されると、入力されたフォトン数に応じたデジタル値がコンピュータ20に出力される。なお、A/Dコンバータ15は、各画素11に設けられてもよい。
【0021】
アンプ13によって増幅された電圧が読み出される際、アンプ13内ではランダムなノイズである読み出しノイズが発生する。図2は、電子の確率分布を示すグラフであり、横軸が電子数、縦軸が確率密度になっている。図2に示されるように、入力されたフォトンによって生成される電子の数はポアソン分布に従う。図2では、1画素に平均で2フォトン入力した場合の電子の確率分布が、読み出しノイズごとに示されている。読み出しノイズの例としては、0.12、0.15、0.25、0.35、0.40、0.45及び1.0[e-rms]が挙げられている。図2に示されるように、読み出しノイズが小さいほど、確率分布の波形のピークが鋭く現れており、電子数ごとの分布の切り分けが明確になっている。一方、読み出しノイズが大きくなると、隣り合う電子数同士で分布が重複しあっており、電子数ごとの分布の切り分けが難しくなる。例えば、読み出しノイズが0.40[e-rms]以下の場合には、電子数ごとのピークが識別可能に現れている。これに対し、読み出しノイズが0.45[e-rms]以上の場合には、電子数ごとのピークを識別することが困難である。本実施形態では、ピークの識別の可否によって、電子数の区分が可能な読み出しノイズの大きさを求めた。これにより、本実施形態のCMOSイメージセンサ10では、読み出しノイズが0.4[e-rms]以下となっている。なお、確率分布を2次微分することによって変曲点を検出し、電子数の区分が可能な読み出しノイズの大きさを求めてもよい。
【0022】
また、隣り合う電子数同士を区分するための閾値を設定した場合、読み出しノイズに応じて、検出される電子数の誤検出率が変化する。図3は、例えば、0.5e,1.5e,2.5e…というように、電子数同士の中間の値を閾値とした場合における、読み出しノイズと誤検出率との関係を示すグラフである。なお、誤検出率とは、誤った電子数であるとして検出される割合であり、電子の確率分布の広がりに起因する。図3に示すように、誤検出率を1%以下にしたい場合には、読み出しノイズを0.2[e-rms]以下にする必要がある。また、誤検出率を0.1%以下にしたい場合には、読み出しノイズを0.15[e-rms]以下にする必要がある。
【0023】
図4の(a)は、電子数と確率密度との関係を示すグラフである。図4の(b)は、図4の(a)に基づくシミュレーションの結果を示すグラフである。図4の(a)では、読み出しノイズが0.15[e-rms]である場合に、1画素に平均で2フォトン入力したときの電子の確率分布が示されている。また、図4の(b)では、測定回数ごとの電子数の分布がアナログ値で示されている。A/Dコンバータ15では、図4の(b)に示されるアナログ値をデジタル値に変換して出力する。各画素11から出力されるデジタル値は、以下の式によって示される。
デジタル値[DN]=ゲイン[DN/e]×電子数[e]+オフセット値[DN]
【0024】
図5の(b)、図6の(b)及び図7の(b)は、それぞれ図4の(b)のアナログ値をデジタル値に変換したときのグラフである。図5の(a)、図6の(a)及び図7の(a)には、いずれも図4の(a)と同様に、読み出しノイズが0.15[e-rms]である場合に、1画素に平均で2フォトン入力したときの電子の確率分布が示されている。図5図7では、0.5e,1.5e,2.5e…というように、電子数同士の中間の値を基準として、電子数同士を区分するための閾値が設定されている。図面において、閾値は破線によって示されている。図5の(b)では、ゲインが2[DN/e]であり、オフセット値が100[DN]である。図5の(b)に示すように、ゲインが2[DN/e]の場合、アナログ値で観測されている測定値のバラツキがグラフに反映され難い。また、閾値と同じ値を示すデジタル値が出力される割合が、高くなっている。
【0025】
図6の(b)では、ゲインが10[DN/e]であり、オフセット値が100[DN]である。図6の(b)に示すように、ゲインが10[DN/e]の場合、デジタル値の分布がアナログ値の分布に近似している。一方で、ゲインが偶数であるため、図示されるように、閾値に対応するデジタル値をとる場合もある。図7の(b)では、ゲインが11[DN/e]であり、オフセット値が100[DN]となっている。図7の(b)に示すように、ゲインが11[DN/e]の場合、デジタル値の分布がアナログ値により近似している。さらに、ゲインが奇数であるため、閾値に対応するデジタル値をとることが抑制される。このように、ゲインの値が大きくなることによって、出力されるデジタル値がアナログ値に近似し得る。本実施形態において、CMOSイメージセンサ10は例えば10[DN/e]以上のゲインを有していてよい。
【0026】
再び図1を参照する。コンピュータ20は、物理的には、RAM、ROM等の記憶装置、CPU等のプロセッサ(演算回路)、通信インターフェイス等を備えて構成されている。かかるコンピュータ20としては、例えばパーソナルコンピュータ、クラウドサーバ、スマートデバイス(スマートフォン、タブレット端末など)、マイクロコンピュータ、FPGA(field-programmable gate array)などが挙げられる。コンピュータ20は、記憶装置に格納されるプログラムをコンピュータシステムのCPUで実行することにより、記憶部21、変換部22、データ処理部23、制御部24として機能する。コンピュータ20は、CMOSイメージセンサ10を含むカメラ内部に配置されてもよいし、カメラ外部に配置されてもよい。コンピュータ20には、表示装置25及び入力装置26が接続され得る。表示装置25は、例えばコンピュータ20によって得られたフォトンカウンティング結果を表示することができるディスプレイである。入力装置26は、ユーザが計測条件を入力するためのキーボード、マウス等である。なお、表示装置25及び入力装置26として、共通のタッチスクリーンを用いてもよい。
【0027】
記憶部21は、CMOSイメージセンサ10から出力されるデジタル値をフォトン数に変換するためのテーブル(参照データ)を記憶する。テーブルは、例えばルックアップテーブルである。テーブルは、複数の画素11におけるそれぞれのゲイン及びオフセット値に基づいて作成される。本実施形態では、各画素11のそれぞれに対応付けられた閾値データがテーブルとして記憶されている。
【0028】
変換部22は、記憶部21に記憶されたテーブルを参照して、A/Dコンバータ15から出力された複数の画素11ごとのデジタル値をそれぞれフォトン数に変換する。データ処理部23は、変換部22から出力されるフォトン数に基づいて、各画素11におけるフォトン数を示す2次元画像を作成する。また、データ処理部23は、フォトン数に対する画素数のプロットであるヒストグラムなどを作成してもよい。作成された2次元画像等は、表示装置25に出力され得る。制御部24は、コンピュータ20の各機能やCMOSイメージセンサ10を統括的に制御し得る。
【0029】
続いて、フォトンカウンティング装置1の詳細について、変換部22の処理を中心に説明する。以下、説明の簡単のために、フォトンカウンティング装置のCMOSイメージセンサ10が3行×3列に配列された画素11を有するものとして説明する。
【0030】
まず、ゲイン及びオフセット値にバラツキがないと仮定した場合に、デジタル値をフォトン数に変換する方法を示す。図8は、測定されたデジタル値を電子数に変換する過程を模式的に示す。図8の例では、各画素において、オフセット値が100[DN]であり、ゲインが11[DN/e]であるとする。また、読み出しノイズは0.15[e-rms]であるとする。
【0031】
図8に示すように、このようなCMOSイメージセンサ10において、各画素11にフォトンが入力されると、各画素11ではフォトン数に応じて電荷が蓄積される。図示例では、全ての画素11において5電子が蓄積されたことを示している。蓄積された電荷は、アンプ13によって電圧に変換され、A/Dコンバータ15によってデジタル値に変換される。図8では、各画素におけるデジタル値が画素内に示されている。そして変換されたデジタル値は、電子数に変換される。この場合、例えば閾値範囲を用いて、デジタル値が電子数に変換される。図8の例では、上述のとおりゲイン及びオフセット値にバラツキがないと仮定されている。そのため、閾値範囲の上限及び下限を電子数の中間の値とした場合、5電子に対応する閾値範囲は、4.5e以上5.5e未満となる。この閾値範囲は、デジタル値で示すと150~160[DN]となる。この閾値範囲を参照して、図8に例示されたデジタル値を電子数に変換した場合、いずれの画素11においてもデジタル値は5電子に変換される。上述のとおり、入力されたフォトンによって生成される電子の数はポアソン分布に従うので、画素ごとに平均電子数を量子効率で除算することによって、平均フォトン数を得ることができる。量子効率が100%の場合、電子数とフォトン数とは同数になる。
【0032】
続いて、ゲイン及びオフセット値にバラツキを有する状態で、同様の閾値範囲を用いて、デジタル値を電子数に変換する場合を考える。図9は、ゲイン及びオフセット値にバラツキを有する場合における、デジタル値を示す。この例では、平均ゲインが11[DN/e]であり、ゲインのバラツキσが10%となっている。すなわち、ゲイン±σは、9.9~12.1の値を取り得る。また、平均オフセット値が100[DN]であり、オフセット値のバラツキσが3%となっている。すなわち、オフセット値±σは、97~103の値を取り得る。図9の例も、図8と同様に全ての画素において5電子蓄積されたモデルである。図8の例と同様の閾値を用いると、139~149の場合に4電子、150~160の場合に5電子、161~171の場合に6電子、となる。このように、ゲイン及びオフセット値にバラツキを有する状態では、デジタル値を正しい電子数に変換することが困難となる場合がある。
【0033】
そこで、本実施形態の変換部22は、記憶部21に記憶されたテーブルを参照して、A/Dコンバータ15から出力された複数の画素ごとのデジタル値をそれぞれ電子数に変換する。テーブルは、複数の画素11におけるそれぞれのオフセット値及びゲインに基づいて作成された閾値データを有する。図10は、オフセット値を取得する工程を示す模式図である。上述のように、デジタル値は以下の式で示される。そのため、オフセット値は、光が入力されない状態で出力されるデジタル値として示される。そこで、本実施形態では、図10に示されるように、光が入力されていない状態でCMOSイメージセンサ10によって取得された複数のダーク画像から複数のデジタル値を取得する。取得されたデジタル値を画素ごとに平均化することによってオフセット値が取得される。
デジタル値[DN]=ゲイン[DN/e]×電子数[e]+オフセット値[DN]
【0034】
図11は、ゲインを取得する工程を示す模式図である。各画素のゲインを取得する場合、十分な光量でCMOSイメージセンサ10によって複数のフレーム画像を取得する。そして、各画素におけるデジタル値の平均光信号値S[DN]と、標準偏差N[DN]とを取得する。ゲインは、N/Sで表されるので、平均光信号値S及び標準偏差Nからゲインが導出される。
【0035】
本実施形態の記憶部21は、ゲイン及びオフセット値に基づいて導出された画素ごとの閾値データをテーブルとして保持している。電子数の中間の値を閾値とする場合、各電子数の下限を示す閾値、及び上限を示す閾値はそれぞれ以下の式で示され、これら下限の閾値と上限の閾値の範囲が、その電子数に対応する閾値範囲となる。
閾値(下限)=(電子数-0.5)×ゲイン+オフセット値
閾値(上限)=(電子数+0.5)×ゲイン+オフセット値
【0036】
これにより、例えば電子数が5電子であると判定する場合の閾値は、図12に示すように導出され得る。図12は、ゲイン及びオフセット値と閾値との対応を示す図である。図12では、取得されたゲイン及びオフセット値が画素ごとに示されている。また、電子数が5電子であると判定する場合の閾値が画素ごとに示されている。例えば、ゲインが10.9[DN/e]であり、オフセット値が97.7[DN]である場合、下限の閾値は146.8[DN]であり、上限の閾値は157.7[DN]である。記憶部21では、画素ごとに、各電子数に対応した閾値データをテーブルとして有している。図13は、測定された画素ごとのデジタル値を電子数に変換する過程を模式的に示す図である。変換部22では、記憶部21に記憶されたテーブルを参照することによって、デジタル値から正しい電子数を導出することができる。例えば、図9の例では、デジタル値が162[DN]の場合に6電子であると判定しているが、図13の例では、5電子であると判定している。変換部22は、画素ごとに平均電子数を量子効率で除算することによって、平均フォトン数を得ることができる。
【0037】
続いて、フォトンカウンティング装置1の動作について説明する。図14は、フォトンカウンティング装置の動作を示すフローチャートである。本実施形態では、フォトンカウンティング装置1が動作された状態で計測が開始されると、まず、CMOSイメージセンサ10の画素11に対して入射されたフォトンがフォトダイオード12によって電荷に変換される(ステップS11)。そして、変換された電荷は、アンプ13によって電圧に変換される(ステップS12)。当該電圧は、A/Dコンバータ15によってデジタル値に変換されてコンピュータ20に出力される(ステップS13)。デジタル値は、コンピュータ20の変換部22によって、画素11ごとに設定された閾値と比較され(ステップS14)、比較結果に基づいてフォトン数に変換される(ステップS15)。これにより、画素ごとに入力されたフォトン数が計測される。計測結果は、例えば画像データ等として表示装置25に表示されてもよい。
【0038】
以上説明したように、フォトンカウンティング装置1では、変換部22によってデジタル値がフォトン数に変換される。変換部22では、記憶部21に記憶されたテーブルを参照することで、画素ごとに設定された閾値を用いてデジタル値を電子数に変換している。テーブルは、複数の画素11におけるそれぞれのゲイン及びオフセット値を考慮して作成されている。そのため、画素11同士でゲイン及びオフセット値にバラツキがあったとしても、変換部22は、バラツキの影響を抑制してデジタル値を電子数に変換することができる。したがって、フォトンの計数精度の低下を抑制できる。
【0039】
テーブルは、複数の画素11にそれぞれ対応した複数の閾値データを有している。この構成では、ゲイン及びオフセット値のバラツキに応じて画素11ごとに適切な閾値データが作成されているので、精度良く電子数を判定できる。また、例えばバラツキを考慮してデジタル値を補正する等の必要がない。
【0040】
アンプ13の読み出しノイズは、0.2[e-rms]以下であってよい。この場合、例えば、誤検出率を1%以下に抑制することができる。さらに、アンプ13の読み出しノイズは、0.15[e-rms]以下であってよい。この場合、例えば誤検出率を0.1%以下に抑制することができる。
【0041】
ゲインは、10[DN/e]以上であってよい。CMOSイメージセンサ10が高いゲインを有することによって、アンプ13から出力されるアナログ値を高い精度でデジタル値に再現することができる。
【0042】
[第2実施形態]
本実施形態に係るフォトンカウンティング装置は、記憶部21及び変換部22の構成において第1実施形態のフォトンカウンティング装置と相違している。以下、主として第1実施形態と相違する点について説明する。なお、装置構成については、図1に示す第1実施形態と同様であるため省略する。
【0043】
記憶部21は、CMOSイメージセンサ10から出力されるデジタル値を電子数に変換するためのテーブル(参照データ)を記憶する。テーブルは、複数の画素11におけるそれぞれのゲイン及びオフセット値に基づいて作成される。本実施形態における記憶部21は、画素11ごとのゲイン及びオフセット値をテーブルとして記憶している。また、記憶部は、全ての画素11に共通する電子数ごとの閾値データをテーブルとして記憶している。
【0044】
変換部22は、複数の画素11におけるそれぞれのゲイン及びオフセット値に基づいて、複数の画素11間におけるゲイン及びオフセット値のばらつきの影響が抑制されるように複数の画素11ごとのデジタル値を補正し、補正されたデジタル値をフォトン数に変換してもよい。本実施形態では、変換部22が各画素11のデジタル値を補正することによって、見た目上の各画素11のゲイン及びオフセット値(パラメータ)が同じになる。補正後のデジタル値は、各画素のゲイン及びオフセット値と、全画素に共通する見た目上のゲイン及び見た目上のオフセット値とのズレに基づいて導出され得る。この場合、補正後のデジタル値は、以下の補正式によって導出される。なお、見た目上のゲイン及び見た目上のオフセット値は予め設定されており、記憶部21又は変換部22に記憶されていてよい。
補正後のデジタル値=((デジタル値-オフセット値)/ゲイン)×見た目上のゲイン+見た目上のオフセット値
【0045】
図15は、測定されたデジタル値と補正後のデジタル値との対応を示す図である。図15の例では、第1実施形態におけるCMOSイメージセンサ(図9参照)10によって測定されたデジタル値が上記補正式によって補正された例を示している。この例では、変換部22は、全画素での見た目上のゲインが11[DN/e]となり、見た目上のオフセット値が100[DN]となるように、デジタル値を補正している。すなわち、補正後のデジタル値は、以下の補正式によって導出されている。
補正後のデジタル値=((デジタル値-オフセット値)/ゲイン)×11+100
【0046】
変換部22では、補正後のデジタル値に対して各画素に共通の閾値データを用いて電子数を取得する。例えば、記憶部21は、以下の式によって導出される閾値範囲をテーブルとして保持していてよい。変換部22は、テーブルに保持された閾値データを参照して、補正後のデジタル値を電子数に変換することができる。なお、図15の例では、見た目上のゲインが11[DN/e]であり、見た目上のオフセット値が100[DN]であるため、補正後のデジタル値が150~160の場合に5電子であると判断される。変換部22は、画素ごとに平均電子数を量子効率で除算することによって、平均フォトン数を得ることができる。
閾値(下限)=(電子数-0.5)×見た目上のゲイン+見た目上のオフセット値
閾値(上限)=(電子数+0.5)×見た目上のゲイン+見た目上のオフセット値
【0047】
図16は、フォトンカウンティング装置の動作を示すフローチャートである。本実施形態では、フォトンカウンティング装置1が動作された状態で計測が開始されると、まず、CMOSイメージセンサ10の画素に対して入射された光がフォトダイオード12によって電荷に変換される(ステップS21)。そして、変換された電荷は、アンプ13によって電圧に変換される(ステップS22)。当該電圧は、A/Dコンバータ15によってデジタル値に変換されてコンピュータ20に出力される(ステップS23)。デジタル値は、コンピュータ20の変換部22によって、画素ごとに補正される(ステップS24)。補正されたデジタル値は、設定された閾値データと比較され(ステップS25)、比較結果に基づいてフォトン数に変換される(ステップS26)。これにより、画素ごとに入力されたフォトン数が計測される。
【0048】
本実施形態では、ゲイン及びオフセット値のバラツキに応じて、当該ばらつきの影響が抑制されるようにデジタル値を補正している。そのため、上記のとおり、全ての画素で同じ閾値データを用いて補正後のデジタル値を電子数に変換することができる。
【0049】
以上、実施の形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られない。
【0050】
例えば、変換部では、以下の式のように、計測されたデジタル値からオフセット値を減じた値をゲインで除算することによって画素ごとの電子数を求めてもよい。この場合、求められた電子数に対して、全ての画素に対応する共通の閾値範囲を用いてもよい。例えば、上述のように閾値範囲の上限及び下限を電子数の中間の値として、共通の閾値範囲が設定され得る。この場合、5電子に対応する閾値範囲は、4.5e以上5.5e未満となる。
電子数=((デジタル値-オフセット値)/ゲイン)
【0051】
また、本実施形態のCMOSイメージセンサ10では、各画素の読み出しノイズが0.4[e-rms]以下となっている例を示した。しかしながら、センサ仕様において読み出しノイズが0.4[e-rms]となっていても、一部の画素のノイズが0.4[e-rms]より大きい場合がある。このような場合には、読出しノイズが0.4[e-rms]以下の画素を計測等によって事前に把握しておき、読出しノイズが0.4[e-rms]以下の画素のみを用いてフォトンカウンティングを実行してもよい。
【符号の説明】
【0052】
1…フォトンカウンティング装置、11…画素、12…フォトダイオード(光電変換素子)、13…アンプ、15…A/Dコンバータ、21…記憶部、22…変換部。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16