(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-12-01
(45)【発行日】2022-12-09
(54)【発明の名称】容量素子及びイメージセンサ
(51)【国際特許分類】
H01L 21/822 20060101AFI20221202BHJP
H01L 27/04 20060101ALI20221202BHJP
H01L 27/146 20060101ALI20221202BHJP
【ＦＩ】
H01L27/04 C
H01L27/146 A
【請求項の数】
7
(21)【出願番号】P 2018161632
(22)【出願日】2018-08-30
(65)【公開番号】P2019054238
(43)【公開日】2019-04-04
【審査請求日】2021-06-17
(31)【優先権主張番号】P 2017175022
(32)【優先日】2017-09-12
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】314012076
【氏名又は名称】パナソニックＩＰマネジメント株式会社
(74)【代理人】
【識別番号】100109210
【弁理士】
【氏名又は名称】新居 広守
(74)【代理人】
【識別番号】100137235
【弁理士】
【氏名又は名称】寺谷 英作
(74)【代理人】
【識別番号】100131417
【弁理士】
【氏名又は名称】道坂 伸一
(72)【発明者】
【氏名】留河 優子
(72)【発明者】
【氏名】小柳 貴裕
(72)【発明者】
【氏名】徳原 健富
【審査官】市川 武宜
(56)【参考文献】
【文献】特開平０８－１５３７０７（ＪＰ，Ａ）
【文献】特開２００５－２４３９２１（ＪＰ，Ａ）
【文献】特開２００７－３２９２８６（ＪＰ，Ａ）
【文献】特開２０１６－０７６９２１（ＪＰ，Ａ）
【文献】特開２０１６－１９７６１７（ＪＰ，Ａ）
【文献】特開２００８－０７１８２６（ＪＰ，Ａ）
【文献】特開２００９－１９４３３９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／８２２
Ｈ０１Ｌ ２７／０４
Ｈ０１Ｌ ２７／１４６
(57)【特許請求の範囲】
【請求項1】
第１電極と、前記第１電極に対向して配置された第２電極と、
前記第１電極と前記第２電極との間に位置し、前記第１電極及び前記第２電極の各々に接する誘電体層とを備え、
前記誘電体層の膜厚は、１６ｎｍ以上であり、
前記第１電極は、炭素を含有し、
前記誘電体層と前記第１電極とが接する界面における炭素の元素比は、３０ａｔ％以下である、
容量素子。
【請求項2】
前記誘電体層は、ハフニウムの酸化物及びジルコニウムの酸化物からなる群から選択される少なくとも１つから構成されている、請求項１に記載の容量素子。
【請求項3】
前記第１電極は、チタンの窒化物又はタンタルの窒化物からなる群から選択される少なくとも１つから構成されている、請求項１に記載の容量素子。
【請求項4】
前記界面は、前記第２電極から前記第１電極に向かう方向に凹んだトレンチ形状を有し、前記誘電体層は、前記トレンチ形状に沿って設けられている、
請求項１または２に記載の容量素子。
【請求項5】
光電変換素子及びフォトダイオードからなる群から選択される少なくとも１つと、容量素子と、を備え、
前記容量素子は、
第１電極と、
前記第１電極に対向して配置された第２電極と、
前記第１電極と前記第２電極との間に位置し、前記第１電極及び前記第２電極の各々に接する誘電体層とを備え、
前記誘電体層の膜厚は、１６ｎｍ以上であり、
前記第１電極は、炭素を含有し、
前記誘電体層と前記第１電極とが接する界面における炭素の元素比は、３０ａｔ％以下である、
イメージセンサ。
【請求項6】
前記第１電極、前記誘電体層および前記第２電極は、基板側からこの順に形成される、請求項１から４のいずれかに記載の容量素子。
【請求項7】
前記第１電極、前記誘電体層および前記第２電極は、基板側からこの順に形成される、請求項５に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、容量素子、イメージセンサ、及び、容量素子の製造方法に関する。
【背景技術】
【0002】
半導体産業において容量素子は、メモリ又はイメージセンサなどの集積回路に必須のデバイスである。容量素子の構造としては、例えば、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、又は、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）などの構造が知られている。
【0003】
近年、容量素子の高容量化が求められている。例えば、特許文献１には、酸化シリコン（ＳｉＯ２）よりも誘電率の高いＺｒＯ２などの材料を用いて形成された絶縁膜を備える容量素子が開示されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１６－７６９２１号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、従来の容量素子では、絶縁膜の膜質が低く、絶縁膜内に生じる欠陥によってリーク電流が流れやすいという課題がある。このため、従来の容量素子は、耐圧が低い。
【0006】
そこで、本開示は、絶縁性が高く、耐圧特性に優れた容量素子及びその製造方法、並びに、絶縁性が高く、耐圧特性に優れた容量素子を備えるイメージセンサを提供する。
【課題を解決するための手段】
【0007】
本開示の限定的ではないである例示的な一態様に係る容量素子は、第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に位置し、前記第１電極及び前記第２電極の各々に接する誘電体層とを備える。前記誘電体層の膜厚は、１０ｎｍ以上である。前記第１電極は、炭素を含有する。前記誘電体層と前記第１電極とが接する界面における炭素の元素比は、３０ａｔ％以下である。
【0008】
また、本開示の限定的ではない例示的な一態様に係るイメージセンサは、光電変換素子及びフォトダイオードからなる群から選択される少なくとも１つと、前記容量素子と、を備える。
【0009】
また、本開示の限定的ではない例示的な一態様に係る容量素子の製造方法は、炭素を含有する第１電極と、膜厚が１０ｎｍ以上の誘電体層と、第２電極とをこの順で積層する工程と、前記第１電極の最表面にプラズマ処理を行う工程とを含む。
【発明の効果】
【0010】
本開示の一態様によれば、絶縁性が高く、耐圧特性に優れた容量素子などを提供することができる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
（本開示の基礎となった知見）
近年、半導体技術における微細加工技術の進歩により、高集積化及び高容量化が急速に進められている。高集積化に伴い、平面視において容量素子が配置される領域の面積であるキャパシタ面積は減少する。ここで、容量素子の容量を低下させることなく、小さなキャパシタ面積を実現しようとすれば、容量素子の絶縁膜を薄くする必要がある。しかしながら、絶縁膜を薄くした場合、容量素子の絶縁破壊が生じやすくなり、ソフトエラーの発生、及び、製品の信頼性が問題になってくる。
近年、半導体技術における微細加工技術の進歩により、高集積化及び高容量化が急速に進められている。高集積化に伴い、平面視において容量素子が配置される領域の面積であるキャパシタ面積は減少する。ここで、容量素子の容量を低下させることなく、小さなキャパシタ面積を実現しようとすれば、容量素子の絶縁膜を薄くする必要がある。しかしながら、絶縁膜を薄くした場合、容量素子の絶縁破壊が生じやすくなり、ソフトエラーの発生、及び、製品の信頼性が問題になってくる。
【0013】
一般に、容量素子の絶縁膜として、酸化シリコン、窒化シリコン又はこれらの複合膜が用いられている。しかし、容量素子の更なる高容量化を求めて、容量素子の絶縁膜として酸化シリコンよりも誘電率の高い金属酸化膜の検討が行われている。
【0014】
酸化シリコンよりも誘電率が高い材料は、いわゆるＨｉｇｈ－ｋ材料と呼ばれる。Ｈｉｇｈ－ｋ材料して代表的な物質としては、ＨｆＯ２又はＺｒＯ２などが知られている。Ｈｉｇｈ－ｋ材料を容量素子の絶縁膜として利用することで、酸化シリコンに比べて小さい面積で、容量素子の容量を大きくすることが可能である。
【0015】
しかし、容量素子の絶縁膜として、ＨｆＯ２などの高誘電率の絶縁膜を用いた場合において、電極材料として従来の多結晶シリコンを用いたとき、電極と絶縁膜との界面に誘電率の低いＳｉＯ２が形成される。このため、容量素子の容量の低下を引き起こすとともに、金属酸化膜を還元し、リーク電流の増大をもたらす。したがって、ＨｆＯ２などの材料は、多結晶シリコン上に用いることは難しい。
【0016】
そこで、ＴｉＮなどの金属窒化物を電極材料として用いることの検討が行われている。金属窒化物は、安定、かつ、加工性に優れている。
【0017】
しかしながら、金属窒化物を電極に用いた場合であっても、下部電極の結晶性及び表面粗さの影響を受けて絶縁膜の膜質が低下するという問題がある。これにより、容量素子のリーク電流が増大し、耐圧が低下する。このため、容量素子の信頼性を著しく損なうことになる。
【0018】
本開示の一態様の概要は、以下の通りである。
【0019】
本開示の一態様に係る容量素子は、第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に位置し、前記第１電極及び前記第２電極の各々に接する誘電体層とを備える。前記誘電体層の膜厚は、１０ｎｍ以上である。前記第１電極は、炭素を含有する。前記誘電体層と前記第１電極とが接する界面における炭素の元素比は、３０ａｔ％以下である。
【0020】
これにより、第１電極と誘電体層との間の界面における炭素の割合が小さいので、炭素に起因して誘電体層内に発生する結晶粒界又は結晶欠陥を少なくすることができる。したがって、誘電体層の膜質が高められるので、リーク電流の発生を抑制することができる。このように、本態様によれば、絶縁性が高く、耐圧特性に優れた容量素子を実現することができる。
【0021】
本開示の一態様に係る容量素子において、前記誘電体層は、ハフニウムの酸化物及びジルコニウムの酸化物からなる群から選択される少なくとも１つから構成されていてもよい。
【0022】
本開示の一態様に係る容量素子において、前記誘電体層は、ハフニウムの酸化物及びジルコニウムの酸化物からなる群から選択される少なくとも１つを主成分として含有していてもよい。
【0023】
これにより、ハフニウムの酸化物又はジルコニウムの酸化物は、誘電率が高い材料であるので、容量素子の高容量化を実現することができる。そこで、本態様によれば、高容量の容量素子を実現することができる。
【0024】
また、例えば、前記第１電極は、チタンの窒化物又はタンタルの窒化物からなる群から選択される少なくとも１つから構成されていてもよい。
【0025】
前記第１電極は、チタンの窒化物又はタンタルの窒化物からなる群から選択される少なくとも１つを主成分として含有してもよい。前記第１電極は、チタンの窒化物又はタンタルの窒化物からなる群から選択される前記少なくとも１つを５０モル％以上含有してもよい。
【0026】
これにより、第１電極の表面粗さが小さくなるので、第１電極の表面の凹凸に起因して誘電体層内に発生する結晶粒界又は結晶欠陥を少なくすることができる。したがって、誘電体層の膜質が高められるので、リーク電流の発生を更に抑制することができる。
【0027】
また、例えば、前記界面は、前記第２電極から前記第１電極に向かう方向に凹んだトレンチ形状を有し、前記誘電体層は、前記トレンチ形状に沿って設けられていてもよい。前記誘電体層は、略均一な膜厚で設けられていてもよい。
【0028】
これにより、三次元的に容量素子の電極面積を大きくすることができる。したがって、平面視において容量素子が占める面積を小さく維持しつつ、容量素子の容量を大きくすることができる。このように、本態様によれば、容量素子の更なる高容量化を実現することができる。
【0029】
また、本開示の一態様に係るイメージセンサは、光電変換素子及びフォトダイオードからなる群から選択される少なくとも１つと、前記容量素子を備える。
【0030】
これにより、絶縁性が高く、耐圧特性に優れた高容量の容量素子をイメージセンサが備えるので、イメージセンサの信頼性を高めることができる。
【0031】
また、本開示の一態様に係る容量素子の製造方法は、炭素を含有する第１電極と、膜厚が１０ｎｍ以上の誘電体層と、第２電極とをこの順で積層する工程と、前記第１電極の最表面にプラズマ処理を行う工程とを含む。
【0032】
これにより、第１電極の最表面にプラズマ処理を行うことで、第１電極の最表面に含まれている炭素の割合を少なくすることができる。したがって、第１電極上に誘電体層を形成する際に、炭素に起因して誘電体層内に発生する結晶粒界又は結晶欠陥を少なくすることができる。その結果、誘電体層の膜質が高められるので、リーク電流の発生を抑制することができる。このように、本態様によれば、絶縁性が高く、耐圧特性に優れた容量素子を製造することができる。
【0033】
本開示の一態様に係る容量素子の製造方法において、前記誘電体層は、ハフニウムの酸化物及びジルコニウムの酸化物からなる群から選択される少なくとも１つから構成されていてもよい。
【0034】
本開示の一態様に係る容量素子の製造方法において、前記誘電体層は、ハフニウムの酸化物及びジルコニウムの酸化物からなる群から選択される少なくとも１つを主成分として含有していてもよい。
【0035】
これにより、ハフニウムの酸化物又はジルコニウムの酸化物は、誘電率が高い材料であるので、容量素子の高容量化を実現することができる。そこで、本態様によれば、高容量の容量素子を製造することができる。
【0036】
また、例えば、前記プラズマ処理は、窒素雰囲気又は酸素雰囲気で行われてもよい。
【0037】
これにより、容量素子の品質を損なうことなく、炭素の割合を小さくすることができる。
【0038】
また、例えば、前記第１電極は、チタンの窒化物又はタンタルの窒化物からなる群から選択される少なくとも１つを主成分として含有し、前記積層する工程では、化学気相成長法又は原子層堆積法を用いて前記第１電極を積層してもよい。
【0039】
これにより、容量素子が三次元構造を有する場合であっても、三次元構造の側面部に均質な膜厚の第１電極を形成することができる。したがって、平面視において容量素子が占める面積を小さく維持された、信頼性が高く、かつ、高容量の容量素子を実現することができる。
【0040】
以下、図面を参照しながら、本開示の実施の形態を詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示す。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、製造工程、製造工程の順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【0041】
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略又は簡略化することがある。
【0042】
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
【0043】
（実施の形態）
図１は、実施の形態に係る容量素子１０の例示的な構造を示す断面図である。
図１は、実施の形態に係る容量素子１０の例示的な構造を示す断面図である。
【0044】
図１に示すように、容量素子１０は、下部電極１１と、誘電体層１２と、上部電極１３とを有する。容量素子１０は、基板（図示せず）の上方に、下部電極１１、誘電体層１２及び上部電極１３をこの順で積層することで形成される。
【0045】
下部電極１１及び上部電極１３は、互いに対向して配置された第１電極及び第２電極の一例である。誘電体層１２は、下部電極１１と上部電極１３との間に位置し、下部電極１１及び上部電極１３の各々に接している。
【0046】
図１に示すように、容量素子１０は、平行平板型の容量素子である。具体的には、下部電極１１、誘電体層１２及び上部電極１３はそれぞれ、略均一な膜厚を有する平板状に構成されている。下部電極１１と上部電極１３とは、誘電体層１２を挟んで互いに平行に配置されている。下部電極１１の上面、すなわち、下部電極１１の最表面は、誘電体層１２の下面と接触している。上部電極１３の下面は、誘電体層１２の上面に接触している。
【0047】
なお、容量素子１０の電極面積は、上部電極１３と下部電極１１とが平面視において重なる面積に相当する。平面視とは、容量素子１０を積層方向から見ることである。積層方向は、図１に示す深さ方向の反対、すなわち、下から上へ向かう方向である。
【0048】
下部電極１１は、容量素子１０が備える第１電極の一例である。下部電極１１は、導電性の材料を用いて形成されている。導電性の材料としては、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化ハフニウム（ＨｆＮ）などの導電性の金属窒化物が用いられる。下部電極１１の上面は、表面粗さＲａが十分に小さく、表面性が高い。なお、導電性の材料としては、酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）又は酸化亜鉛（ＺｎＯ）などの導電性の酸化物が用いられてもよい。あるいは、導電性の材料としては、チタン（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）又はプラチナ（Ｐｔ）などの金属単体が用いられてもよい。
【0049】
下部電極１１は、例えば、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）又はスパッタリング法などを用いて形成される。下部電極１１は、例えば基板の上方に、導電性の材料を薄膜状に成膜することで形成される。下部電極１１の膜厚は、例えば１０ｎｍ以上１００ｎｍ以下であるが、これに限らない。
【0050】
下部電極１１は、炭素（Ｃ）を含有している。炭素は、例えば、下部電極１１を成膜する際に用いられる有機系材料に含まれていたものである。下部電極１１と誘電体層１２との界面における炭素の元素比は、３０ａｔ％以下である。下部電極１１に含まれる炭素の元素比は、例えば、飛行時間型二次イオン質量分析法（ＴｏＦ－ＳＩＭＳ：Ｔｉｍｅ－ｏｆ－Ｆｌｉｇｈｔ Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定することが可能である。
【0051】
上部電極１３は、容量素子１０が備える第２電極の一例である。上部電極１３は、下部電極１１と同じ材料を用いて形成されてもよく、異なる材料を用いて形成されてもよい。上部電極１３は、下部電極１１と同様に、ＭＯＣＶＤ法、ＡＬＤ法又はスパッタリング法などを用いて形成される。上部電極１３は、例えば誘電体層１２上の領域であって、下部電極１１と平面視において重複する領域に、導電性の材料を薄膜状に成膜することで形成される。上部電極１３の膜厚は、例えば２００ｎｍであるが、これに限らない。
【0052】
誘電体層１２は、酸化シリコン（ＳｉＯ２）よりも誘電率が高いｈｉｇｈ－ｋ材料を用いて形成されている。具体的には、誘電体層１２は、例えば、ハフニウム（Ｈｆ）の酸化物及びジルコニウム（Ｚｒ）の酸化物からなる群から選択される少なくとも１つを主成分として含有している。誘電体層１２は、ハフニウムの酸化物及びジルコニウムの酸化物からなる群から選択される少なくとも１つを５０モル％以上含有している。
【0053】
誘電体層１２は、例えばＡＬＤ法又はＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着法などを用いて形成される。誘電体層１２は、例えば下部電極１１上に、ハフニウムの酸化物又はジルコニウムの酸化物からなる誘電体膜を薄膜状に成膜することで形成される。
【0054】
誘電体層１２の膜厚は、１０ｎｍ以上である。誘電体層１２の膜厚は、１０ｎｍ以上１００ｎｍ以下でもよい。誘電体層１２は、単斜晶系の結晶構造を有する。
【0055】
誘電体層１２の膜厚は、例えば、断面構造の透過型電子顕微鏡を用いて撮影された写真から物理膜厚を測定することが可能である。あるいは、容量素子１０の面積（Ｓ）と、誘電体層１２の誘電率（ε）とが既知である場合、容量素子１０の容量値（Ｃ）から、式：ｄ＝ε×Ｓ／Ｃに基づいて平均膜厚（ｄ）を算出することも可能である。
【0056】
誘電体層１２の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）法を用いた分析を行うことで知ることが可能である。また、結晶構造は、断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で知ることも可能である。なお、誘電体層１２の膜厚及び結晶構造の測定方法は、これらに限らない。
【0057】
誘電体層１２と下部電極１１とが接する界面における炭素の元素比は、３０ａｔ％以下である。具体的には、下部電極１１の最表面層における炭素の元素比は、３０ａｔ％以下である。最表面層は、誘電体層１２と下部電極１１との界面、すなわち、下部電極１１の最表面を含む、下部電極１１内の領域である。最表面層の厚みは、数ｎｍ以下である。
【0058】
続いて、本実施の形態に係る容量素子１０の製造方法について説明する。容量素子１０の製造方法では、下部電極１１、誘電体層１２及び上部電極１３をこの順で積層する工程と、下部電極１１の最表面にプラズマ処理を行う工程とを含んでいる。以下では、図２を用いて具体的な製造方法について説明する。図２は、本実施の形態に係る容量素子１０の製造方法を示すフローチャートである。
【0059】
まず、基板（図示せず）の上方に、下部電極１１を形成する（Ｓ１０）。例えば、ＡＬＤ法を用いて、ＴｉＮ膜を成膜することで、下部電極１１を形成する。ＡＬＤ法に用いる原料ガスは、例えば、ＴＤＭＡＴ（Ｔｉ［Ｎ（ＣＨ３）２］４、テトラキス（ジメチルアミド）チタニウム）などの有機系材料である。有機系材料は、炭素を含有している。このため、下部電極１１には、炭素が含まれる。
【0060】
次に、下部電極１１の最表面にプラズマ処理を行う（Ｓ２０）。プラズマ処理は、窒素雰囲気又は酸素雰囲気で行われる。なお、窒素雰囲気又は酸素雰囲気でのプラズマ処理はそれぞれ、Ｎ２プラズマ処理又はＯ２プラズマ処理ともいう。
【0061】
例えば、ＡＬＤ法で用いたチャンバ内に下部電極１１が形成された基板を配置した状態で、窒素ガス又は酸素ガスをチャンバ内に供給し、プラズマを発生させる。下部電極１１の最表面がプラズマに晒されることで、下部電極１１の最表面層から炭素が放出されやすくなる。これにより、最表面層に含まれる炭素の割合を低下させることができる。
【0062】
次に、下部電極１１上に、ＡＬＤ法を用いて、誘電体層１２を形成する（Ｓ３０）。例えば、ハフニウムの酸化物（ＨｆＯｘ）を、下部電極１１のプラズマに晒された最表面上に成膜することで、誘電体層１２を形成する。なお、ハフニウムの酸化物の代わりに、ジルコニウムの酸化物（ＺｒＯｘ）を成膜してもよい。ＨｆＯｘ及びＺｒＯｘの添字Ｘは、正の値である。例えばＸ＝２であるが、これに限らない。
【0063】
次に、誘電体層１２上に、上部電極１３を形成する（Ｓ４０）。例えば、ＡＬＤ法を用いて、ＴｉＮ膜を誘電体層１２上に成膜することで、上部電極１３を形成する。
【0064】
なお、容量素子１０を形成した後、窒素（Ｎ２）雰囲気下の熱処理を行ってもよい。窒素雰囲気下の熱処理は、窒素アニールともいう。窒素アニールは、例えば４００℃で３０分行われる。
【0065】
【0066】
図３には、容量素子１０の各層の具体的な処理を模式的に示している。具体的には、図３の（ａ）に示す実施例では、複数の長方形の各々が、容量素子１０の各層の形成の１つの工程を表している。長方形の縦の長さは、１回の工程で成膜する膜の膜厚を模式的に示している。また、複数の長方形の各々に付された模様は、同一の処理を行うことを示している。図３において、紙面下側から上側に向かって順に各層が積層される。なお、これらは、図３の（ｂ）に示す比較例についても同様である。
【0067】
例えば、実施例に係る下部電極１１の最表面層１１ａの形成工程は、小さい網目模様の長方形で表されている。小さい網目模様の長方形は、ＣＶＤ法を用いてＴｉＮ膜を形成した後、Ｎ２プラズマ処理を実施する工程を表している。比較例に係る下部電極１１の最表面層１１ｂの形成工程は、斜めの斜線模様の長方形で表されている。斜めの斜線模様の長方形は、ＣＶＤ法を用いてＴｉＮ膜を形成した後、Ｎ２プラズマ処理を実施しない工程を表している。
【0068】
誘電体層１２の形成工程は、「ＨｆＯｘ」と内部に記載された長方形で表されている。「ＨｆＯｘ」と内部に記載された長方形は、ＡＬＤ法によるＨｆＯｘ膜の成膜を表している。上部電極１３の上層の形成工程は、大きい網目模様の長方形で表されている。大きい網目模様の長方形は、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてＴｉＮ膜を形成する工程を示している。
【0069】
例えば、図３の（ａ）に示す実施例では、小さい網目模様の３つの長方形が、下部電極１１を３回に分けて形成していることを示している。例えば、１回の工程で、５ｎｍなどの所定の膜厚でＣＶＤ法を用いてＴｉＮ膜を形成した後、Ｎ２プラズマ処理を実施している。当該工程を順に３回繰り返すことにより、膜厚が１５ｎｍのＴｉＮ膜が形成される。下部電極１１と誘電体層１２との界面を含む最表面層１１ａにおいても、Ｎ２プラズマ処理を実施している。
【0070】
図３の（ｂ）に示す比較例では、図３の（ａ）に示す実施例と下部電極１１の形成工程が相違している。具体的には、下部電極１１と誘電体層１２との界面を含む、下部電極１１の最表面層１１ｂにおいて、Ｎ２プラズマ処理を行っていない。Ｎ２プラズマ処理の有無によって、下部電極１１と誘電体層１２との界面における炭素の濃度が相違する。
【0071】
図４は、本実施の形態に係る容量素子１０の厚さ方向における炭素の元素比の分布を示す図である。具体的には、図４の（ａ）は、図３の（ａ）に示す実施例における炭素の元素比を測定した結果を示している。図４の（ｂ）は、図３の（ｂ）に示す比較例における炭素の元素比を測定した結果を示している。図４の（ａ）及び（ｂ）のいずれも、横軸は厚さ［ｎｍ］を示しており、縦軸は炭素の元素比［ａｔ％］を示している。
【0072】
図４の（ｂ）に示すように、比較例では、下部電極１１と誘電体層１２との界面における炭素の元素比が大きい。これに対して、図４の（ａ）に示すように、実施例では、下部電極１１と誘電体層１２との界面における炭素の元素比が小さい。このように、Ｎ２プラズマ処理を行うことで、下部電極１１と誘電体層１２との界面の炭素の元素比を減少させることができる。
【0073】
続いて、下部電極１１と誘電体層１２との界面に存在する炭素と、誘電体層１２の膜厚と、容量素子１０の絶縁破壊電圧との関係について説明する。
【0074】
下部電極１１を形成するために、ＴｉＮ又はＴａＮなどの金属窒化物をＣＶＤ法又はＡＬＤ法で形成する場合、プリカーサ材料の導入と窒化とを繰り返すことで、基板上に窒化膜を堆積していく。しかしながら、実際は、プリカーサ材料から窒化膜への置換が１００％の確率で行われることはなく、微量ではあるがプリカーサ材料が膜中に残存してしまう。特に、窒化物は酸化物に比べて生成エネルギーが高い。このため、純度の高いＴｉＮ又はＴａＮを形成することは困難である。そのため、本実施の形態では、ＴｉＮ又はＴａＮを成膜した後にＮ２プラズマ処理を実施した。
【0075】
本発明者らは、容量素子１０の複数のサンプルを作製し、各サンプルを用いて特性を評価した。複数のサンプルには、Ｎ２プラズマ処理の条件と誘電体層１２の膜厚との各々が異なる容量素子１０が含まれる。
【0076】
具体的には、本発明者らは、下部電極１１の最表面に対して、Ｎ２プラズマ処理を実施しないサンプル、Ｎ２プラズマを７５０Ｗで３０秒実施したサンプル、及び、Ｎ２プラズマを１５００Ｗで３０秒実施したサンプルの３種類のサンプルを３個ずつ用意した。さらに、これらの各々に、膜厚が８ｎｍ、１９ｎｍ及び２４ｎｍのＨｆＯｘを成膜することで、合計で９個のサンプルを作製した。本発明者らは、作製した９個のサンプルに対して、絶縁破壊電圧を測定するとともに、Ｘ線電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いた解析によって炭素の濃度を計測した。
【0077】
図５は、本実施の形態に係る容量素子１０の絶縁破壊電圧の、誘電体層１２と下部電極１１との界面に存在する炭素の元素比に対する依存性を示す図である。図５において、横軸は炭素の元素比を示しており、縦軸は絶縁破壊電圧を示している。
【0078】
Ｎ２プラズマ処理を実施しないサンプルでは、ＨｆＯｘの膜厚によらず、界面における炭素の元素比は５０ａｔ％であった。Ｎ２プラズマを７５０Ｗで３０秒実施したサンプルでは、ＨｆＯｘの膜厚によらず、界面における炭素の元素比は３０ａｔ％であった。Ｎ２プラズマを１５００Ｗで３０秒実施したサンプルでは、ＨｆＯｘの膜厚によらず、界面における炭素の元素比は３ａｔ％であった。
【0079】
以上のことから、Ｎ２プラズマ処理を行うことで、界面における炭素の濃度を低くすることができることが分かる。このとき、投入電力が大きい程、炭素の濃度をより低くすることができる。なお、誘電体層１２の膜厚は、プラズマ処理による炭素の濃度の低減効果に影響を与えていないことが分かる。
【0080】
図５に示すように、ＨｆＯｘの厚みが８ｎｍの場合、容量素子１０の絶縁破壊電圧は、誘電体層１２と下部電極１１との界面に存在する炭素の濃度に依存することなく略一定である。膜厚が１０ｎｍより小さい場合、炭素の濃度の高低と絶縁破壊電圧とには相関がないと考えられる。
【0081】
一方で、ＨｆＯｘの厚みが１６ｎｍ及び２４ｎｍの場合は、炭素の濃度が低い程、容量素子１０の絶縁破壊電圧が高くなり、絶縁性が高いことが分かる。炭素の元素比が３０ａｔ％以下である場合に、絶縁破壊電圧は略一定となっている。
【0082】
ＨｆＯｘの膜厚によって炭素の濃度に対する絶縁破壊電圧の依存性が異なることは、ＨｆＯｘの結晶性と関連していると類推される。ＨｆＯｘの膜厚が１０ｎｍより小さい場合には、ＨｆＯｘは、アモルファス状態であることがＸ線回折結果から分かった。
【0083】
ＴｉＮとＨｆＯｘとの結晶構造が異なるため、界面では必ず結晶の歪が発生している。このため、ＨｆＯｘの厚みが薄い場合にＨｆＯｘがアモルファス状態であるのは、ＨｆＯｘ中の原子がランダムに配列した方が位置エネルギーを低くできるためと考えられる。ＨｆＯｘは、アモルファス状態のときに膜の均質性が高く、局所的に絶縁破壊が起こりやすい場所が生成しにくい。このため、ＴｉＮとＨｆＯｘとの界面に存在する炭素の影響を受けにくいと類推される。
【0084】
一方で、ＨｆＯｘが１０ｎｍ以上の場合には、ＨｆＯｘが結晶化することが分かった。具体的には、ＨｆＯｘは、単斜晶系の結晶構造になる。これは、一定の膜厚を有することで、ＨｆＯｘ膜中の原子が結晶で整列することによる位置エネルギーの低下が、アモルファス状態の位置エネルギーよりも下回ったためと類推できる。なお、ＨｆＯｘの厚みが１０ｎｍを超える場合には、成膜直後ではアモルファス状態であるＨｆＯｘも、３００℃から４００℃の範囲の温度でアニール処理を施すことで容易に結晶化する。ＨｆＯｘが多結晶になっている場合には、膜中に結晶粒界が存在し、結晶粒界には酸素欠損又は格子欠陥などの電導キャリアになりえる欠陥が多数存在している。
【0085】
このため、多結晶の絶縁膜は、絶縁破壊が結晶粒界で発生しやすく、アモルファス膜に比べて絶縁破壊電圧が低い。さらに、ＨｆＯｘを成膜するプロセスにおいて、ＴｉＮ上に不純物である炭素が存在している場合には、この炭素を起点にして結晶粒界又は結晶欠陥が発生する確率が高くなる。このため、炭素の割合が多いほど絶縁破壊が起こりやすく、絶縁破壊電圧の低下が見られると予想される。
【0086】
本実施の形態に係る容量素子１０では、下部電極１１と誘電体層１２との界面における炭素の元素比が３０ａｔ％以下であるので、図５で示したように、絶縁破壊電圧の低下が抑制されている。このように、本実施の形態に係る容量素子１０は、絶縁性が高く、耐圧特性に優れている。
【0087】
【0088】
イメージセンサ１００は、行列状に配列された複数の画素を備える。複数の画素の各々は、受光した光を光電変換することで電気信号を生成する光電変換素子と、当該光電変換素子によって生成された電気信号を処理する画素回路とを備える。図６は、イメージセンサ１００の１つの画素の断面構成を示している。
【0089】
図６に示すように、本実施の形態に係るイメージセンサ１００は、光電変換膜１３２を画素回路の上方に積層させた積層構造を有するイメージセンサである。具体的には、イメージセンサ１００は、基板１１０と、多層配線構造１２０と、光電変換素子１３０とを備える。
【0090】
基板１１０は、半導体基板であり、例えばＳｉ基板である。
【0091】
多層配線構造１２０は、光電変換素子１３０によって生成された電気信号を処理する画素回路を含んでいる。具体的には、図６に示すように、多層配線構造１２０には、複数のトランジスタＴｒ１、Ｔｒ２及びＴｒ３と、複数の容量素子Ｃｓ及びＣｃと、複数の配線とが含まれる。
【0092】
複数のトランジスタＴｒ１、Ｔｒ２及びＴｒ３はそれぞれ、リセットトランジスタ、及び、電荷の読み出し用のトランジスタなどである。トランジスタＴｒ１、Ｔｒ２及びＴｒ３は、例えばＭＯＳＦＥＴである。各トランジスタのソース領域及びドレイン領域などは、基板１１０の表面領域に形成されている。
【0093】
容量素子Ｃｃは、光電変換素子１３０から取り出される信号電荷を蓄積する容量素子である。容量素子Ｃｓは、ｋＴＣノイズを除去するための容量素子である。各トランジスタ、各容量素子及び各配線は、シリコン酸化膜などの絶縁性材料から形成される層間絶縁膜などによって分離されている。
【0094】
光電変換素子１３０は、画素電極１３１と、光電変換膜１３２と、透明電極１３３とを備える。画素電極１３１と透明電極１３３とは、光電変換膜１３２を間に挟んで、互いに対向して配置されている。光電変換膜１３２は、画素電極１３１と透明電極１３３との各々に面で接触している。
【0095】
画素電極１３１は、画素毎に互いに分離して設けられている。画素電極１３１は、例えば、アルミニウム又は銅などの金属などの導電性材料を用いて形成されている。
【0096】
光電変換膜１３２は、有機材料又はアモルファスシリコンなどの無機材料を用いて形成されている。光電変換膜１３２は、透明電極１３３を介して光が入射した場合に、入射した光の量に応じた信号電荷を生成する。信号電荷は、画素電極１３１を介して取り出され、容量素子Ｃｃに蓄積される。
【0097】
透明電極１３３は、ＩＴＯなどの透明導電性材料を用いて形成されている。透明電極１３３及び光電変換膜１３２は、例えば、各画素に共通して設けられている。
【0098】
本実施の形態に係る容量素子１０は、例えば、容量素子Ｃｓとして利用される。具体的には、図６に示すように、イメージセンサ１００は、ｋＴＣノイズの除去用の容量素子として、容量素子１０を備える。基板１１０の上方で、かつ、多層配線構造１２０の内部に、下部電極１１、誘電体層１２及び上部電極１３がこの順に積層されることで、容量素子１０が設けられている。
【0099】
なお、容量素子１０は、信号電荷を蓄積するための容量素子Ｃｃとして利用されてもよい。これにより、高照度の入射光に対しても白飛びせずに露光できるようになり、飽和電子数の多い画素を実現することができる。
【0100】
本実施の形態に係るイメージセンサ１００は、絶縁性が高く、耐圧特性に優れた容量素子１０を備えるので、信頼性を高めることができる。
【0101】
（他の実施の形態）
以上、１つ又は複数の態様に係る容量素子、イメージセンサ及び容量素子の製造方法について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、及び、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
以上、１つ又は複数の態様に係る容量素子、イメージセンサ及び容量素子の製造方法について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、及び、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
【0102】
例えば、下部電極１１の最表面に行うプラズマ処理は、窒素雰囲気又は酸素雰囲気でなくてもよい。例えば、アルゴンなどの希ガスを含む雰囲気でプラズマ処理を行ってもよい。
【0103】
また、例えば、容量素子１０は、平行平板型の容量素子でなくてもよい。実施の形態の変形例に係る容量素子について、図７を用いて説明する。
【0104】
図７は、本変形例に係る容量素子２０の例示的な構造を示す断面図である。図７に示す容量素子２０は、平行平板型の容量素子ではなく、三次元構造型の容量素子である。具体的には、容量素子２０は、下部電極２１と、誘電体層２２と、上部電極２３とを備える。なお、容量素子２０は、実施の形態に係る容量素子１０と比較して、その断面構造が相違する点を除いて、各層を構成する材料及び製造方法などは、実施の形態に係る容量素子１０と同様である。
【0105】
図７に示すように、下部電極２１と誘電体層２２との界面は、上部電極２３から下部電極２１に向かう方向、すなわち、深さ方向に凹んだトレンチ形状を有する。誘電体層２２は、トレンチ形状に沿って略均一な膜厚で設けられている。本変形例では、下部電極２１も、トレンチ形状に沿って略均一な膜厚で設けられている。上部電極２３は、上面が略平坦で、かつ、下面がトレンチ形状に沿って設けられている。
【0106】
これにより、トレンチ形状における溝の側面部において、上部電極２３と下部電極２１とが互いに対向する領域が増える。このため、平面視において、図１に示す容量素子１０と同じ大きさであっても、容量素子２０の表面積が大きくなり、容量が大きくなる。
【0107】
なお、図７では、２つの溝を有するトレンチ形状を一例に示したが、溝の個数は１つでもよく、３つ以上でもよい。また、溝の個数を多くする、又は、溝を深くすることで、容量素子２０の容量を大きくすることができる。
【0108】
なお、本変形例では、下部電極２１、誘電体層２２及び上部電極２３の各々は、ＡＬＤ法を用いて形成される。例えば、ＴａＮ膜、ＺｒＯＸ膜、ＴａＮ膜をこの順で成膜する。これにより、トレンチ形状の側面部分で均等な膜厚の各層を容易に形成することができる。
【0109】
また、上記の各実施の形態は、特許請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【0110】
本開示は、絶縁性が高く、耐圧特性に優れた容量素子、及び、当該容量素子を備えるＣＭＯＳイメージセンサなどの撮像素子、又は、ＤＲＡＭなどのメモリ素子などに適用可能である。本開示に係る容量素子は、特に、高感度の撮影、又は、ＨＤＲ（Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ）の撮影が求められる場合において有用である。光検出装置又はイメージセンサは、例えば、デジタルカメラ、車両搭載用カメラなどに適用される。デジタルカメラは、例えば、人、動植物、風景、建造物などを被写体とし、日中の屋外での撮影、又は、照明の少ない屋外若しくは夜間での撮影に利用され得る。また、車両搭載用カメラは、例えば、車両が安全に走行するための、制御装置に対する入力装置として利用され得る。あるいは、車両が安全に走行するための、オペレータの支援に利用され得る。
【符号の説明】
【0111】
１０、２０ 容量素子
１１、２１ 下部電極
１１ａ、１１ｂ 最表面層
１２、２２ 誘電体層
１３、２３ 上部電極
１００ イメージセンサ
１１０ 基板
１２０ 多層配線構造
１３０ 光電変換素子
１３１ 画素電極
１３２ 光電変換膜
１３３ 透明電極
１１、２１ 下部電極
１１ａ、１１ｂ 最表面層
１２、２２ 誘電体層
１３、２３ 上部電極
１００ イメージセンサ
１１０ 基板
１２０ 多層配線構造
１３０ 光電変換素子
１３１ 画素電極
１３２ 光電変換膜
１３３ 透明電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】