特許 7186725 画素回路、表示パネル及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-12-01

(45)【発行日】2022-12-09

(54)【発明の名称】画素回路、表示パネル及び表示装置

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20221202BHJP

   G09F 9/30 20060101ALI20221202BHJP

   G09G 3/20 20060101ALI20221202BHJP

   H01L 51/50 20060101ALI20221202BHJP

   H01L 27/32 20060101ALI20221202BHJP

【ＦＩ】

G09G3/3233

G09F9/30 365

G09F9/30 338

G09F9/30 348A

G09G3/20 624B

G09G3/20 680G

G09G3/20 642D

H05B33/14 A

H01L27/32

【請求項の数】 9

(21)【出願番号】P 2019562386

(86)(22)【出願日】2018-08-30

(65)【公表番号】

(43)【公表日】2021-02-22

(86)【国際出願番号】 CN2018103347

(87)【国際公開番号】W WO2019114327

(87)【国際公開日】2019-06-20

【審査請求日】2021-08-23

(31)【優先権主張番号】201721749337.8

(32)【優先日】2017-12-14

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ

(74)【代理人】

【識別番号】110001243

【氏名又は名称】弁理士法人谷・阿部特許事務所

(72)【発明者】

【氏名】ハオ シュエグアン

(72)【発明者】

【氏名】ウー シンイン

(72)【発明者】

【氏名】マー ヨンダー

【審査官】塚本 丈二

(56)【参考文献】

【文献】国際公開第２０１５／０２９４２２（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１６／０１４１３４８（ＵＳ，Ａ１）

【文献】特開２００８－０４００２４（ＪＰ，Ａ）

【文献】特開２０１０－２８１９９３（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１４／０３００２８１（ＵＳ，Ａ１）

【文献】特表２０１７－５０５４５７（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０２４３２０３（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／３２３３

Ｇ０９Ｆ ９／３０

Ｇ０９Ｇ ３／２０

Ｈ０１Ｌ ５１／５０

Ｈ０１Ｌ ２７／３２

(57)【特許請求の範囲】

【請求項1】

画素回路であって、
第２極が低電圧信号線に結合される発光デバイスと、
前記発光デバイスへ駆動電流を供給するように配置され、第２極が前記発光デバイスの第１極に結合される駆動薄膜トランジスタと、
前記発光デバイスの発光を制御するように配置され、第１極が高電圧信号線に結合され、第２極が前記駆動薄膜トランジスタの第１極に結合される発光制御薄膜トランジスタと、
データ電圧の前記駆動薄膜トランジスタの制御極への書き込みを制御するように配置されるスイッチング薄膜トランジスタと、
前記駆動薄膜トランジスタの制御極の電位をリセットするように配置されるリセット薄膜トランジスタと、
第１極が前記駆動薄膜トランジスタの制御極に結合され、第２極が前記駆動薄膜トランジスタの第２極に結合される蓄積コンデンサと、
第１極が前記高電圧信号線に結合され、第２極が前記発光デバイスの第１極に結合される輝度向上コンデンサとを含み、
前記リセット薄膜トランジスタは、第１極が初期電圧信号線に結合され、第２極が前記スイッチング薄膜トランジスタの第２極に結合され、制御極がリセット信号線に結合され、
前記輝度向上コンデンサは、第１金属パターンと、第２金属パターンと、前記第１金属パターンと前記第２金属パターンとの間に位置する第１無機絶縁層パターンとを含み、前記第１金属パターンが前記第２金属パターン上に位置し、
前記駆動薄膜トランジスタの第２極は、接触孔を介して前記発光デバイスの第１極に結合され、前記第１金属パターンと前記接触孔との間の間隔が２μｍ－５μｍである、画素回路。

【請求項2】

前記発光制御薄膜トランジスタの制御極は、発光制御信号線に結合される請求項１に記載の画素回路。

【請求項3】

前記スイッチング薄膜トランジスタは、第１極がデータ信号線に結合され、第２極が前記駆動薄膜トランジスタの制御極に結合され、制御極が走査信号線に結合される請求項１に記載の画素回路。

【請求項4】

前記駆動薄膜トランジスタの第１極は、ソース電極又はドレイン電極であり、前記発光デバイスの第１極は、陽極である請求項１に記載の画素回路。

【請求項5】

前記輝度向上コンデンサは、前記第２金属パターン下に位置する第３金属パターンと、前記第２金属パターンと前記第３金属パターンとの間に位置する第２無機絶縁層パターンとをさらに含む請求項１に記載の画素回路。

【請求項6】

前記第２金属パターンは、薄膜トランジスタのソース・ドレイン電極と同一層に位置するとともに同じ材質であり、
前記第３金属パターンは、薄膜トランジスタのゲート電極と同一層に位置するとともに同じ材質である請求項５に記載の画素回路。

【請求項7】

表示パネルであって、
請求項１から請求項６のいずれか１項に記載の画素回路を備え、前記画素回路は、赤色サブ画素回路、緑色サブ画素回路及び青色サブ画素回路を含む表示パネル。

【請求項8】

前記赤色サブ画素回路の輝度向上コンデンサ、前記緑色サブ画素回路の輝度向上コンデンサ及び前記青色サブ画素回路の輝度向上コンデンサのうち、いずれか２つの輝度向上コンデンサの間の電気容量の差が５％未満である請求項７に記載の表示パネル。

【請求項9】

表示装置であって、
請求項７又は請求項８に記載の表示パネルを備える表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

[関連出願の相互参照]
本願は、２０１７年１２月１４日に中国特許庁に提出した、出願番号が２０１７２１７４９３３７．８、発明の名称が「表示装置」の中国特許出願の優先権を主張し、その全内容が引用により本願に組み込まれる。

【0002】

本開示は、表示技術分野に関し、具体的には、画素回路、表示パネル及び表示装置に関する。

【背景技術】

【0003】

多くの有機電界発光表示素子（ＯＬＥＤ）は、表示装置の表示画面に応用されており、液晶表示画面（ＬＣＤ）に比べて、ＯＬＥＤ表示画面は、高輝度、広色域、高コントラスト、軽量化、薄型化などの多数の利点を有するが、市場において応用されているＯＬＥＤ表示画面では、画素駆動回路構造及び画素配列構造には多数の問題が存在することにより、表示品質が不十分である。

【発明の概要】

【0004】

第１態様によれば、本開示の実施例は、画素回路を提供し、当該画素回路は、
第２極が低電圧信号線に結合される発光デバイスと、
前記発光デバイスへ駆動電流を供給するように配置され、第２極が前記発光デバイスの第１極に結合される駆動薄膜トランジスタと、
前記発光デバイスの発光を制御するように配置され、第１極が高電圧信号線に結合され、第２極が前記駆動薄膜トランジスタの第１極に結合される発光制御薄膜トランジスタと、
データ電圧の前記駆動薄膜トランジスタの制御極への書き込みを制御するように配置されるスイッチング薄膜トランジスタと、
前記駆動薄膜トランジスタの制御極の電位をリセットするように配置されるリセット薄膜トランジスタと、
第１極が前記駆動薄膜トランジスタの制御極に結合され、第２極が前記駆動薄膜トランジスタの第２極に結合される蓄積コンデンサと、を含む。

【0005】

本開示の実施例による上記画素回路において、前記発光制御薄膜トランジスタの制御極は、発光制御信号線に結合されるようにしてもよい。

【0006】

本開示の実施例による上記画素回路において、前記スイッチング薄膜トランジスタは、第１極がデータ信号線に結合され、第２極が前記駆動薄膜トランジスタの制御極に結合され、制御極が走査信号線に結合されるようにしてもよい。

【0007】

本開示の実施例による上記画素回路において、前記リセット薄膜トランジスタは、第１極が初期電圧信号線に結合され、第２極が前記スイッチング薄膜トランジスタの第２極に結合され、制御極がリセット信号線に結合されるようにしてもよい。

【0008】

本開示の実施例による上記画素回路において、前記駆動薄膜トランジスタは、第１極は、ソース電極又はドレイン電極であり、前記発光デバイスの第１極は、陽極であるようにしてもよい。

【0009】

本開示の実施例による上記画素回路において、第１極が前記高電圧信号線に結合され、第２極が前記発光デバイスの第１極に結合される輝度向上コンデンサをさらに含むようにしてもよい。

【0010】

本開示の実施例による上記画素回路において、前記輝度向上コンデンサは、第１金属パターンと、第２金属パターンと、前記第１金属パターンと前記第２金属パターンとの間に位置する絶縁層とを含み、前記第１金属パターンが前記第２金属パターン上に位置するようにしてもよい。

【0011】

本開示の実施例による上記画素回路において、前記輝度向上コンデンサは、前記第２金属パターン下に位置する第３金属パターンと、前記第２金属パターンと前記第３金属パターンとの間に位置する絶縁層とをさらに含むようにしてもよい。

【0012】

本開示の実施例による上記画素回路において、前記第２金属パターンは、薄膜トランジスタのソース・ドレイン電極と同一層に位置するとともに同じ材質であり、
前記第３金属パターンは、薄膜トランジスタのゲート電極と同一層に位置するとともに同じ材質であるようにしてもよい。

【0013】

本開示の実施例による上記画素回路において、前記駆動薄膜トランジスタの第２極は、接触孔を介して前記発光デバイスの第１極に結合され、前記第１金属パターンと前記接触孔との間の間隔が２μｍ－５μｍであるようにしてもよい。

【0014】

第２態様によれば、本開示の実施例は、上記画素回路を備える表示パネルをさらに提供し、前記画素回路は、赤色サブ画素回路、緑色サブ画素回路及び青色サブ画素回路を含む。

【0015】

本開示の実施例による上記画素回路において、前記赤色サブ画素回路の輝度向上コンデンサ、前記緑色サブ画素回路の輝度向上コンデンサ及び前記青色サブ画素回路の輝度向上コンデンサのうち、いずれか２つの輝度向上コンデンサの間の電気容量の差が５％未満であるようにしてもよい。

【0016】

第３態様によれば、本開示の実施例は、上記表示パネルを備える表示装置をさらに提供する。

【図面の簡単な説明】

【0017】

【図1】本開示の実施例による画素回路の構造模式図である。

【図2】本開示の実施例による画素回路の作動シーケンス図である。

【図3】本開示の実施例による画素回路における輝度向上コンデンサの構造模式図である。

【図4】本開示の実施例による画素回路における輝度向上コンデンサの別の構造模式図である。

【図5】本開示の実施例の表示パネルにおける画素回路配列の構造模式図である。

【発明を実施するための形態】

【0018】

本開示の目的、技術案及び利点をより明瞭にするために、以下、本開示の実施例の図面を参照しながら本開示の技術案を明瞭かつ完全に説明するが、明らかなように、説明する実施例は、本開示の実施例の一部に過ぎず、すべての実施例ではない。説明する本開示の実施例に基づいて、当業者が創造的な努力を必要とせずに想到しうるほかのすべての実施例は、本開示の特許範囲に属する。

【0019】

別段定義しない限り、本開示に使用されている技術用語又は科学用語は、本開示の当業者が理解できる一般的な意味である。本開示に使用されている「第１」、「第２」及び類似した単語は、順番、数量又は重要性を示すものではなく、異なる構成部分を区別するために過ぎない。「含む」又は「備える」などの類似した単語は、この単語の前に記載の素子又は物品が該単語の後に挙げられた素子又は物品及びこれらの等同物を含むが、ほかの素子又は物品を排除しないことを意味する。「接続」又は「繋がる」などの類似した単語は、物理的又は機械的接続に制限されず、直接又は間接を問わず電気的に接続される場合を含む。「上」、「下」、「左」、「右」などは、相対位置関係のみを示し、説明する対象の絶対位置が変わると、この相対位置関係もそれに応じて変化する。

【0020】

本開示では、有機発光トランジスタ（Ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｔｒａｎｓｉｓｔｏｒ）は、単にＯＬＥＤと呼ばれる。それに対応して、駆動薄膜トランジスタは、単にＴＦＴ０１、発光制御薄膜トランジスタは、ＴＦＴ０２、リセット薄膜トランジスタは、ＴＦＴ０３、スイッチング薄膜トランジスタは、ＴＦＴ０４、蓄積コンデンサは、Ｃ０５、輝度向上コンデンサは、Ｃ０６、発光デバイスは、Ｄ０７、第１コンデンサは、Ｃ１、第２コンデンサは、Ｃ２と呼ばれる。さらに、本開示では、ソース電極とドレイン電極は、相対的にいうものであり、互いに交換してもよい。たとえば、ソース電極をドレイン電極に変換する場合、ドレイン電極は、ソース電極となる。

【0021】

本開示の実施例は、画素回路を提供し、図１に示すように、
第２極０７２が低電圧信号線ＥＬＶＳＳに結合される発光デバイスＤ０７と、
発光デバイスＤ０７へ駆動電流を供給するように配置され、第２極０１２が発光デバイスＤ０７の第１極０７１に結合される駆動薄膜トランジスタＴＦＴ０１と、
発光デバイスの発光を制御するように配置され、第１極０２１が高電圧信号線ＥＬＶＤＤに結合され、第２極０２２が駆動薄膜トランジスタＴＦＴ０１の第１極０１１に結合される発光制御薄膜トランジスタＴＦＴ０２と、
データ電圧の駆動薄膜トランジスタＴＦＴ０１の制御極０１３への書き込みを制御するように配置されるスイッチング薄膜トランジスタＴＦＴ０４と、
駆動薄膜トランジスタＴＦＴ０１の制御極０１３の電位をリセットするように配置されるリセット薄膜トランジスタＴＦＴ０３と、
第１極０５１が駆動薄膜トランジスタＴＦＴ０１の制御極０１３に結合され、第２極０５２が駆動薄膜トランジスタＴＦＴ０１の第２極０１２に結合される蓄積コンデンサＣ０５と、を含む。

【0022】

具体的には、本発明の実施例による上記画素回路において、リセット薄膜トランジスタＴＦＴ０３は、データ電圧信号を書き込む前に、駆動薄膜トランジスタＴＦＴ０１の制御極０１３をリセットし、それによって、駆動薄膜トランジスタＴＦＴ０１の制御極０１３の電位を安定化させ、画素回路の信頼性を効果的に向上させる。

【0023】

本開示の実施例による上記画素回路において、図１に示すように、発光制御薄膜トランジスタＴＦＴ０２の制御極０２３は、発光制御信号線ＥＭに結合されるようにしてもよい。

【0024】

本開示の実施例による上記画素回路において、図１に示すように、スイッチング薄膜トランジスタＴＦＴ０４は、第１極０４１がデータ信号線Ｄａｔａに結合され、第２極０４２が駆動薄膜トランジスタＴＦＴ０１の制御極０１３に結合され、制御極０４３が走査信号線Ｇａｔｅに結合されるようにしてもよい。

【0025】

本開示の実施例による上記画素回路において、図１に示すように、リセット薄膜トランジスタＴＦＴ０３は、第１極０３１が初期電圧信号線Ｖｉｎｉに結合され、第２極０３２がスイッチング薄膜トランジスタＴＦＴ０４の第２極０４２に結合され、制御極０３３がリセット信号線Ｒｅｓｅｔに結合されるようにしてもよい。

【0026】

本開示の実施例による上記画素回路において、図１に示すように、駆動薄膜トランジスタＴＦＴ０１の第１極０１１は、ソース電極又はドレイン電極であり、それに対応して、第２極０１２は、ドレイン電極又はソース電極であり、発光デバイスＤ０７の第１極０７１は、陽極であり、それに対応して、発光デバイスＤ０７の第２極０７２は、陰極であるようにしてもよい。

【0027】

本開示の実施例では、駆動薄膜トランジスタＴＦＴ０１、発光制御薄膜トランジスタＴＦＴ０２、リセット薄膜トランジスタＴＦＴ０３、スイッチング薄膜トランジスタＴＦＴ０４は、Ｎ型薄膜トランジスタ又はＰ型薄膜トランジスタであってもよく、駆動薄膜トランジスタＴＦＴ０１、発光制御薄膜トランジスタＴＦＴ０２、リセット薄膜トランジスタＴＦＴ０３、スイッチング薄膜トランジスタＴＦＴ０４がＮ型薄膜トランジスタである場合、リセット信号線Ｒｅｓｅｔ、走査信号線Ｇａｔｅ、発光制御信号線ＥＭが高電圧信号を入力すると、駆動薄膜トランジスタＴＦＴ０１、発光制御薄膜トランジスタＴＦＴ０２、リセット薄膜トランジスタＴＦＴ０３、スイッチング薄膜トランジスタＴＦＴ０４は、オンになり、駆動薄膜トランジスタＴＦＴ０１、発光制御薄膜トランジスタＴＦＴ０２、リセット薄膜トランジスタＴＦＴ０３、スイッチング薄膜トランジスタＴＦＴ０４がＰ型薄膜トランジスタである場合、リセット信号線Ｒｅｓｅｔ、走査信号線Ｇａｔｅ、発光制御信号線ＥＭが低電圧信号を入力すると、駆動薄膜トランジスタＴＦＴ０１、発光制御薄膜トランジスタＴＦＴ０２、リセット薄膜トランジスタＴＦＴ０３、スイッチング薄膜トランジスタＴＦＴ０４は、オンになる。

【0028】

本開示の実施例による上記画素回路において、図１に示すように、第１極０６１が高電圧信号線ＥＬＶＤＤに結合され、第２極０６２が発光デバイスＤ０７の第１極０７１に結合される輝度向上コンデンサＣ０６をさらに含むようにしてもよい。

【0029】

具体的には、本開示の実施例による上記画素回路において、輝度向上コンデンサＣ０６を増設することにより、発光デバイスＤ０７の発光輝度及び表示パネルの表示均一性を効果的に向上できる。

【0030】

以下、図２に示した作動シーケンス図を参照しながら、画素回路におけるすべての薄膜トランジスタがＮ型薄膜トランジスタである場合を例に挙げて、本開示の実施例による上記画素回路の作動原理について詳細に説明する。作動原理は、具体的には、以下のとおりである。

【0031】

（１）Ｔ１期間では、リセット信号線Ｒｅｓｅｔは、ハイレベル電圧信号を入力し、リセット薄膜トランジスタＴＦＴ０３は、オンになり、ノードＡの電位が初期電圧信号線Ｖｉｎｉの電位にリセットし、ノードＡのリセットの作動は完了する。この期間では、発光制御信号線ＥＭ及び走査信号線Ｇａｔｅは、ローレベル電圧信号を入力し、発光制御薄膜トランジスタＴＦＴ０２及びスイッチング薄膜トランジスタＴＦＴ０４は、オフ状態にある。

【0032】

（２）Ｔ２期間では、リセット信号線Ｒｅｓｅｔは、ローレベル電圧信号を入力し、リセット薄膜トランジスタＴＦＴ０３は、オフ状態にある。発光制御信号線ＥＭ及び走査信号線Ｇａｔｅは、ハイレベル電圧信号を入力し、発光制御薄膜トランジスタＴＦＴ０２及びスイッチング薄膜トランジスタＴＦＴ０４は、オンになり、ノードＡがデータ信号線Ｄａｔａから入力された基準電位Ｖｒｅｆを書き込み、駆動薄膜トランジスタＴＦＴ０１がオフ状態にあるため、ノードＢの電圧が最終的にＶｒｅｆ－Ｖｔｈに変わり、ここで、Ｖｔｈが駆動薄膜トランジスタＴＦＴ０１のしきい値電圧であり、しきい値電圧の書き込み作動は完了する。

【0033】

（３）Ｔ３期間では、リセット信号線Ｒｅｓｅｔは、ローレベル電圧信号の入力を保持し、リセット薄膜トランジスタＴＦＴ０３は、オフ状態を保持する。発光制御信号線ＥＭは、ローレベル電圧信号を入力し、発光制御薄膜トランジスタＴＦＴ０２は、オフ状態にある。走査信号線Ｇａｔｅは、ハイレベル電圧信号を保持し、スイッチング薄膜トランジスタＴＦＴ０４は、オンを保持し、ノードＡがデータ信号線Ｄａｔａから入力されたデータ電位Ｖｄａｔａを書き込む。

【0034】

蓄積コンデンサＣ０５のみがある場合、蓄積コンデンサＣ０５によるカップリング作用及び発光デバイスＤ０７のコンデンサＣ_OLEDの分圧作用により、ノードＢの電位がＶｒｅｆ－Ｖｔｈから最終的にＣ０５＊（Ｖｄａｔａ－Ｖｒｅｆ）／（Ｃ０５＋Ｃ_OLED）＋Ｖｒｅｆ－Ｖｔｈに変わり、データ信号の書き込み作動は完了する。

【0035】

輝度向上コンデンサがある場合、蓄積コンデンサＣ０５によるカップリング作用、及び輝度向上コンデンサと発光デバイスＤ０７のコンデンサＣ_OLEDの分圧作用により、ノードＢの電位がＶｒｅｆ－Ｖｔｈから最終的にＣ０５＊（Ｖｄａｔａ－Ｖｒｅｆ）／（Ｃ０６＋Ｃ０５＋Ｃ_OLED）＋Ｖｒｅｆ－Ｖｔｈに変わり、データ信号の書き込み作動は完了する。

【0036】

（４）Ｔ４期間では、リセット信号線Ｒｅｓｅｔは、ローレベル電圧信号の入力を保持し、リセット薄膜トランジスタＴＦＴ０３は、オフ状態を保持する。走査信号線Ｇａｔｅは、ローレベル電圧信号を入力し、スイッチング薄膜トランジスタＴＦＴ０４は、オフ状態にある。発光制御信号線ＥＭは、ハイレベル電圧信号を入力し、発光制御薄膜トランジスタＴＦＴ０２は、オンになる。このとき、駆動薄膜トランジスタＴＦＴ０１を流れる電流は、Ｉｄｓ＝１／２ｋ（Ｖｇｓ－Ｖｔｈ）²＝１／２Ｋ（Ｖ_A－Ｖ_B－Ｖｔｈ）²であり、ここで、ｋ＝μＣｏｘＷ／Ｌであり、μは、イオン移動度であり、Ｗは、トレンチの幅であり、Ｃｏｘは、薄膜酸化物コンデンサであり、Ｌは、トレンチの長さである。

【0037】

蓄積コンデンサＣ０５のみがある場合、

【0038】

【数1】

【0039】

輝度向上コンデンサＣ０６がある場合、

【0040】

【数2】

【0041】

上記２つの式を比較して分かるように、輝度向上コンデンサＣ０６がある場合、駆動薄膜トランジスタＴＦＴ０１を流れる電流が大きく、したがって、発光デバイスＤ０７の発光輝度が向上できる。

【0042】

本開示の実施例による上記画素回路において、図３に示すように、輝度向上コンデンサ構造Ｃ０６は、第１金属パターン１０４と、第２金属パターン１０６と、第１金属パターン１０４と第２金属パターン１０６との間に位置する第１無機絶縁層パターン１０５とを含み、且つ、第１金属パターン１０４が第２金属パターン１０６上に位置するようにしてもよい。第１金属パターン１０４と第２金属パターン１０６から第１コンデンサＣ１を構成して輝度向上コンデンサ構造Ｃ０６とする。

【0043】

本開示の実施例による上記画素回路において、図３に示すように、第２金属パターン１０６は、薄膜トランジスタのソース・ドレイン電極１０７と同一層に位置するとともに同じ材質であり、即ち、同じパターニングプロセスにより形成されるようにしてもよい。

【0044】

具体的には、図３に示した構造を例に挙げると、その製造プロセスは、以下のとおりである。

【0045】

第１ステップ、ほかの膜層が形成されたガラス基板又はプラスチック基板上に第２金属層を堆積し、露光、エッチング、現像によりソース電極又はドレイン電極のパターン１０７及び輝度向上コンデンサＣ０６の第２金属パターン１０６を形成し、第２金属層には、一般に、アルミニウム、モリブデン、チタンなどの金属材料又は上記３種類の材料のうちのいずれか２種の材料の合金材料が使用される。

【0046】

第２ステップ、第２金属層上に第１無機絶縁層を堆積し、第１ステップと類似したプロセスによって第１無機絶縁層内に第１無機層接触孔と第１無機絶縁層パターン１０５を形成し、第１無機絶縁層には、一般に、窒化ケイ素、酸化ケイ素、酸窒化ケイ素などの非金属材料が使用される。

【0047】

第３ステップ、第１無機絶縁層上に第１金属層を堆積し、上記とほぼ同じプロセスによって輝度向上コンデンサＣ０６の第１金属パターン１０４を形成する。

【0048】

第４ステップ、堆積、露光、現像プロセスにより有機層接触孔を製造し、接触孔１１０は、第１無機層接触孔と有機層接触孔を含み、有機層接触孔が第１無機層接触孔上に位置する。

【0049】

第５ステップ、堆積、露光、エッチング、現像プロセスにより陽極層パターン１０２を製造する。

【0050】

第６ステップ、堆積、露光、現像プロセスにより画素画定層パターン１０１を製造する。

【0051】

具体的には、本発明の実施例による上記画素回路において、図３に示すように、駆動薄膜トランジスタＴＦＴ０１の第２極（即ち、ソース電極又はドレイン電極）は、接触孔１１０を介して発光デバイスＤ０７の第１極（即陽極１０２）に結合され、輝度向上コンデンサＣ０６の第１金属パターン１０４と接触孔１１０との間の間隔が２μｍ－５μｍであってもよい。

【0052】

本開示の実施例による上記画素回路において、図４に示すように、輝度向上コンデンサの構造Ｃ０６は、第２金属パターン１０６下に位置する第３金属パターン１０９と、第２金属パターン１０６と第３金属パターン１０９との間に位置する第２無機絶縁層パターン１０８とをさらに含んでなるようにしてもよい。第１金属パターン１０４と第２金属パターン１０６は、第１コンデンサＣ１を構成し、第３金属パターン１０９と第２金属パターン１０６は、第２コンデンサＣ１を構成し、第１コンデンサＣ１と第２コンデンサＣ２は、並列接続されて輝度向上コンデンサ構造Ｃ０６を構成し、それにより、輝度向上コンデンサ構造Ｃ０６の電気容量値を増加させて、さらに表示輝度を高める。

【0053】

本開示の実施例による上記画素回路において、第３金属パターン１０９は、薄膜トランジスタのゲート電極と同一層に位置するとともに同じ材質であり、即ち、同じパターニングプロセスにより形成されるようにしてもよい。

【0054】

具体的には、図４に示した構造を例に挙げると、その製造プロセスは、以下のとおりである。

【0055】

第１ステップ、ほかの膜層が形成されたガラス又はプラスチック基板上に第３金属層を堆積し、露光、エッチング、現像により輝度向上コンデンサＣ０６の第３金属パターン１０９及びゲート電極パターンを形成し、第３金属層には、一般に、アルミニウム、モリブデン、チタンなどの金属材料又は上記３種類の材料のうちのいずれか２種の材料の合金材料が使用される。

【0056】

第２ステップ、第３金属層上に第２無機絶縁層を堆積し、第１ステップと類似したプロセスによって輝度向上コンデンサＣ０６の第２無機絶縁層パターン１０８を形成し、第２無機絶縁層には、一般に、窒化ケイ素、酸化ケイ素、酸窒化ケイ素などの非金属材料が使用される。

【0057】

第３ステップ、第２無機絶縁層上に第２金属層を堆積し、露光、エッチング、現像によりソース電極又はドレイン電極パターン１０７及び輝度向上コンデンサＣ０６の第２金属パターン１０６を形成し、第２金属層には、一般に、アルミニウム、モリブデン、チタンなどの金属材料又は上記３種類の材料のいずれか２種の材料の合金材料が使用される。

【0058】

第４ステップ、第２金属層上に第１無機絶縁層を堆積し、第１ステップとほぼ同じプロセスによって第１無機絶縁層内に第１無機層接触孔と第１無機絶縁層パターン１０５を形成し、第１無機絶縁層には、一般に、窒化ケイ素、酸化ケイ素、酸窒化ケイ素などの非金属材料が使用される。

【0059】

第５ステップ、第１無機絶縁層上に第１金属層を堆積し、上記とほぼ同じプロセスによって輝度向上コンデンサＣ０６の第１金属パターン１０４を形成する。

【0060】

第６ステップ、堆積、露光、現像により有機絶縁層接触孔を製造し、接触孔１１０は、第１無機層接触孔と有機層接触孔を含み、有機層接触孔が第１無機層接触孔上に位置する。

【0061】

第７ステップ、堆積、露光、エッチング、現像により陽極層パターン１０２を製造する。

【0062】

第８ステップ、堆積、露光、現像により画素画定層１０１を製造する。

【0063】

具体的には、本発明の実施例による上記画素回路において、図４に示すように、駆動薄膜トランジスタＴＦＴ０１の第２極（即ち、ソース電極又はドレイン電極）は、接触孔１１０を介して発光デバイスＤ０７の第１極（即ち陽極１０２）に結合され、輝度向上コンデンサＣ０６の第１金属パターン１０４と接触孔１１０との間の間隔が２μｍ－５μｍであってもよい。

【0064】

同じ発明構造に基づいて、本開示の実施例は、本開示の実施例による上記画素回路を備える表示パネルをさらに提供し、図５に示すように、画素回路は、青色サブ画素回路２０１、赤色サブ画素回路２０２及び緑色サブ画素回路２０３を含む。

【0065】

具体的には、本開示の実施例による上記表示パネルでは、３種類のサブ画素回路における駆動薄膜トランジスタＴＦＴ０１の第２極（即ち、ソース電極又はドレイン電極）が発光デバイスＤ０７の第１極（即陽極１０２）に結合される接触孔１１０は、異なる位置に位置し、接触孔１１０の中心の接続線が同一の仮想線にない。

【0066】

具体的には、本開示の実施例による上記表示パネルにおいて、３種類のサブ画素回路の輝度向上コンデンサＣ０６の第１金属パターン１０４と第２金属パターン１０６の重なり面積がほぼ同じである。さらに、輝度向上コンデンサＣ０６の第１金属パターン１０４と第２金属パターン１０６が比較的大きな重なり面積を有するとともに、輝度向上コンデンサＣ０６の第１金属パターン１０４と接触孔１１０が重なって第１金属パターン１０４と駆動薄膜トランジスタＴＦＴ０１のドレイン電極１０７の短路を引き起こすことを回避するために、赤色サブ画素回路２０２、緑色サブ画素回路２０３、青色サブ画素回路２０１の輝度向上コンデンサＣ０６の第１金属パターン１０４と第２金属パターン１０６の重なり部分の形状が異なることが要求される。

【0067】

本開示の実施例による上記表示パネルにおいて、均一な表示輝度を有するために、赤色サブ画素回路２０２、緑色サブ画素回路２０３、青色サブ画素回路２０１の輝度向上コンデンサＣ０６の電気容量の差が５％未満であるようにしてもよい。

【0068】

同じ発明構造に基づいて、本発明の実施例は、本発明の実施例による上記表示パネルを備える表示装置をさらに提供し、該表示装置は、携帯電話、タブレット、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーターなど、表示機能を有する任意の製品又は部材であってもよい。該表示装置の実施については上記表示パネルの実施例を参照すればよく、重複説明を省略する。

【0069】

上記本開示の実施例の番号は、説明するために過ぎず、実施例が良いか悪いかを示すものではない。

【0070】

以上は、本開示の好適実施例に過ぎず、本開示を制限するものではなく、本開示の主旨及び原則から逸脱せずに行われるすべての修正、同等置換、改良などは、本開示の特許範囲に含まれる。

【図1】

【図2】

【図3】

【図4】

【図5】