特許 7186921 半導体素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-12-01

(45)【発行日】2022-12-09

(54)【発明の名称】半導体素子の製造方法

(51)【国際特許分類】

   H01L 21/304 20060101AFI20221202BHJP

   H01L 21/02 20060101ALI20221202BHJP

【ＦＩ】

H01L21/304 611Z

H01L21/304 621D

H01L21/02 C

【請求項の数】 7

(21)【出願番号】P 2022514883

(86)(22)【出願日】2020-04-13

(86)【国際出願番号】 JP2020016312

(87)【国際公開番号】W WO2021210047

(87)【国際公開日】2021-10-21

【審査請求日】2022-04-21

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２９年度、国立研究開発法人新エネルギー・産業技術総合開発機構「低炭素社会を実現する次世代パワーエレクトロニクスプロジェクト／ＧａＮパワーデバイス等の実用化加速技術開発／窒化ガリウムパワーデバイス高出力化のための高放熱構造の研究開発」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(72)【発明者】

【氏名】藤川 正洋

(72)【発明者】

【氏名】柳生 栄治

【審査官】鈴木 孝章

(56)【参考文献】

【文献】特開平１１－７４２３０（ＪＰ，Ａ）

【文献】特開２００７－１８８９６７（ＪＰ，Ａ）

【文献】特開２００７－３２４４０６（ＪＰ，Ａ）

【文献】特開２０１９－１８２７１７（ＪＰ，Ａ）

【文献】特開２０１５－２９０７９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３０４

Ｈ０１Ｌ ２１／０２

(57)【特許請求の範囲】

【請求項1】

半導体基板と前記半導体基板上の回路素子とを備える回路素子基板を用意し、
前記回路素子上に電極保護層を形成し、
支持基板を用意し、
真空中で前記回路素子基板の前記電極保護層上と前記支持基板上とに金属薄膜を形成し、
前記回路素子基板および前記支持基板の前記金属薄膜同士を原子拡散接合法により貼り合わせることにより、前記回路素子基板および前記支持基板を接合し、
前記半導体基板を研磨除去して前記回路素子を露出し、
前記回路素子の露出面に転写基板を接合し、
前記転写基板の接合後に前記支持基板を前記回路素子から剥離し、
前記金属薄膜の形成と、前記回路素子基板および前記支持基板の接合とは、同じ真空チャンバー内で連続して行われる、
半導体素子の製造方法。

【請求項2】

前記支持基板は、透明基板と、前記透明基板上に形成された光分解性材料からなる剥離層とを備え、
前記金属薄膜は前記支持基板の前記剥離層上に形成され、
前記支持基板の剥離は、前記剥離層を光分解することにより行われる、
請求項１に記載の半導体素子の製造方法。

【請求項3】

前記剥離層はカーボン膜からなり、
前記支持基板の剥離は、前記透明基板の下面からレーザーを照射することにより前記剥離層を加熱分解することにより行われる、
請求項２に記載の半導体素子の製造方法。

【請求項4】

前記電極保護層は、アクリル樹脂またはエポキシ樹脂からなる、
請求項１から請求項３のいずれか１項に記載の半導体素子の製造方法。

【請求項5】

前記電極保護層は無機絶縁材料からなる、
請求項１から請求項３のいずれか１項に記載の半導体素子の製造方法。

【請求項6】

前記無機絶縁材料は、ダイヤモンド、窒化アルミニウム、窒化ケイ素、および酸化ベリリウムのいずれかである、
請求項５に記載の半導体素子の製造方法。

【請求項7】

前記回路素子は窒化ガリウムを半導体層として含み、
前記転写基板はダイヤモンドからなる、
請求項１から請求項６のいずれか１項に記載の半導体素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体素子の製造方法に関する。

【背景技術】

【0002】

従来、半導体素子を高密度にパッケージして半導体モジュールを小型化するため、または半導体素子に放熱基板を接合して高性能化するため、半導体素子の厚みを薄くすること（以下、「薄肉化」とも称する）が求められている。半導体素子の薄肉化は以下の工程により行われる。まず、半導体素子の回路素子面を支持基板に接着し、反対側の面を機械的および化学的に研磨する。次に、支持基板を半導体素子から剥離する。これらの工程で、薄肉化した半導体素子にクラックまたは破損が生じないようにする必要がある。

【0003】

特許文献１には、厚さ１１３０μｍの半導体基板をエレクトロンワックスにより支持基板と接着し、半導体基板の裏面を研磨し、半導体基板の裏面に転写基板を接合し、加熱して支持基板を剥離する方法が示されている。

【0004】

特許文献２には、研磨ではなくエッチングで基板を除去する方法が開示されている。具体的には、Ｓｉ基板上の半導体層上に、Ｓｉ基板と半導体層が構成するウエハの端部を除いて有機絶縁膜が塗布される。次に、有機絶縁膜を覆うように無機絶縁膜が形成される。その後、真空中でウエハと支持基板の表面が活性化され、ウエハが支持基板に貼り合わされる。その後、エッチングによりＳｉ基板が除去される。

【0005】

特許文献３には、チップオンチップ構造の半導体素子の製造方法が記載されている。特許文献３の製造方法において半導体ウエハは、Ｓｉ基板とＳｉ基板上の素子層を備えている。Ｓｉ基板と素子層には両者に跨る貫通電極が形成されている。素子層の上に絶縁膜および金属層が順に形成された後、半導体ウエハの金属層が支持基板の金属層に貼り合わされる。貫通電極が裏面から露出するまでウエハの裏面が研磨された後、研磨およびエッチングによって支持基板が除去される。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２００５－１２９８２５号公報

【文献】特開２０１２－０２８４７７号公報

【文献】特開２００７－３２４４０６号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

特許文献１－３等に記載された従来の方法では、ある程度の厚さまでは回路素子を含む基板を薄肉化することが可能である。しかし、裏面の基板を全て削除し回路素子を１０μｍ以下まで薄肉化する場合には、回路素子を支持していた基板がなくなることから、半導体素子の強度が弱くなり、研磨、ダイシング、または支持基板の剥離の際に、半導体素子にクラック、破損または膜剥離などの不具合が発生し、不良率が増加するという問題があった。

【0008】

本開示は、上記の問題点を解決するためになされたものであり、不良率が低く薄い半導体素子の製造方法の提供を目的とする。

【課題を解決するための手段】

【0009】

本開示の半導体素子の製造方法は、半導体基板と半導体基板上の回路素子とを備える回路素子基板を用意し、回路素子上に電極保護層を形成し、支持基板を用意し、真空中で回路素子基板の電極保護層上と支持基板上とに金属薄膜を形成し、回路素子基板および支持基板の金属薄膜同士を原子拡散接合法により貼り合わせることにより、回路素子基板および支持基板を接合し、半導体基板を研磨除去して回路素子を露出し、回路素子の露出面に転写基板を接合し、転写基板の接合後に支持基板を回路素子から剥離し、金属薄膜の形成と、回路素子基板および支持基板の接合とは、同じ真空チャンバー内で連続して行われる。

【発明の効果】

【0010】

本開示の半導体素子の製造方法によれば、半導体基板を研磨除去しても回路素子にクラック、剥離または破損が生じにくく、不良率が低く薄い半導体素子を製造することができる。本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

【図面の簡単な説明】

【0011】

【図1】実施の形態１の半導体素子の断面図である。

【図2】実施の形態１の半導体素子の製造方法を示すフローチャートである。

【図3】実施の形態１の半導体素子の製造方法を示す断面図である。

【図4】実施の形態１の半導体素子の製造方法を示す断面図である。

【図5】実施の形態１の半導体素子の製造方法を示す断面図である。

【図6】実施の形態１の半導体素子の製造方法を示す断面図である。

【図7】実施の形態１の半導体素子の製造方法を示す断面図である。

【図8】実施の形態１の半導体素子の製造方法を示す断面図である。

【図9】実施の形態１の半導体素子の製造方法を示す断面図である。

【図10】実施の形態１の半導体素子の製造方法を示す断面図である。

【図11】実施の形態１の半導体素子の製造方法を示す断面図である。

【図12】実施の形態２の半導体素子の断面図である。

【図13】実施の形態２の半導体素子の製造方法を示す断面図である。

【図14】実施の形態２の半導体素子の製造方法を示す断面図である。

【図15】実施の形態２の半導体素子の製造方法を示す断面図である。

【発明を実施するための形態】

【0012】

＜Ａ．実施の形態１＞
＜Ａ－１．構成＞
図１は、実施の形態１の半導体素子１０１の構成を示す断面図である。半導体素子１０１は回路素子２と転写基板１０とを備える。転写基板１０は回路素子２の下面に接合されている。以下の説明では、回路素子２を、窒化ガリウム（ＧａＮ）を半導体層として有するＨＥＭＴ（high electron mobility transistor）とするが、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）またはＩＧＢＴ（insulated gate bipolar transistor）など他の回路素子であっても良い。回路素子２の厚さは例えば１０μｍである。転写基板１０は熱伝導率が高い基板であり、例えばダイヤモンド基板である。

【0013】

＜Ａ－２．製造工程＞
図２は、半導体素子１０１の製造方法を示すフローチャートである。以下、図２のフローに沿って半導体素子１０１の製造方法を説明する。

【0014】

まず、図３に示すように、回路素子基板７を用意する。回路素子基板７は、半導体基板１と、半導体基板１上に形成された回路素子２とを備える。半導体基板１は、例えばＳｉウエハまたはＳｉＣ（炭化珪素）ウエハ等である。

【0015】

回路素子２は、電極と電極を接続する中空のブリッジ電極を含んでおり、図３には示していないが、回路素子２の上面には電極による段差が存在する。後の研磨工程で電極の破損を防ぐため、回路素子２上に保護層を形成する必要がある。そこで、図４に示すように、回路素子２上に電極保護層３を塗布形成する（ステップＳ１）。電極保護層３には、後の研磨工程で回路素子２の電極を保護する他、電極の凹凸を平坦化することによって、支持基板との接合強度を高める効果もある。

【0016】

電極保護層３の材料には、有機溶剤と熱硬化性樹脂または光硬化性樹脂とからなる接着剤、もしくはフォトレジスト材で、最終工程の化学処理または酸素アッシングで除去できるものが選択される。一般には、アクリル樹脂、オレフィン樹脂、フェノール樹脂、ポリプロピレン樹脂、ポリエチレン樹脂またはポリエチレン樹脂等が電極保護層３に用いられる。電極保護層３には、回路素子基板７と支持基板とが一体化して高い基板強度を持ち、研磨工程で剥離またはクラック等が発生しない硬度の高い材料が有効であり、その観点から、アクリル樹脂またはエポキシ樹脂等の膜強度の高い材料が良い。

【0017】

電極保護層３の塗布には、例えば回路素子基板７の回路素子２が形成された主面に接着剤を滴下し、回路素子基板７を高速回転させるスピンコート法が用いられる。しかし、印刷法またはスプレー法等、他の塗布方法が用いられても良い。電極保護層３は、５μｍ以上８μｍ以下の厚さで、回路素子２を覆うように形成される。電極保護層３を回路素子２上に塗布した後、電極保護層３を硬化させる。電極保護層３の材料に熱硬化性樹脂が用いられる場合、電極保護層３は、ホットプレート等で９０℃以上１２０℃以下に加熱されることにより、溶剤成分が蒸発し硬化する。電極保護層３の材料に光硬化性樹脂が用いられる場合、回路素子基板７を光照射することにより、電極保護層３は硬化する。

【0018】

次に、図５に示すように、透明基板４の接着面に剥離層５を形成して支持基板８を用意する（ステップＳ２）。すなわち、支持基板８は、透明基板４と、透明基板４上に形成された剥離層５とを備える。透明基板４は光透過性を持ち、無アルカリガラスまたはサファイヤガラス等で構成される。後工程で支持基板８を回路素子基板７から剥離する際、エッチング、研磨、または剥離液への浸漬等の手法を用いると時間がかかる。そのため、本実施の形態では、レーザーまたは赤外線などの光を吸収すると分解する光分解性材料からなる剥離層５を透明基板４上に形成する。例えば、光を吸収して発熱し熱分解するカーボン材料を含む樹脂と有機溶剤とからなるペーストを、透明基板４にスピンコート法で塗布し、加熱乾燥することにより、剥離層５が形成される。または、厚さ１μｍ以上２μｍ以下のカーボン膜が、剥離層５としてＣＶＤスパッタ装置により透明基板４上に形成されても良い。カーボン膜が剥離層５に用いられる場合、支持基板８を回路素子基板７に強固に接着することができる。

【0019】

剥離層５の表面はラッピング研磨により鏡面加工されることが望ましい。剥離層５の表面の算術平均粗さは０．５ｎｍ未満が望ましく、０．２ｎｍ未満がより望ましい。剥離層５の表面の算術平均粗さが０．５ｎｍ未満であれば、後工程で回路素子基板７と接着されない部分を少なくすることができ、回路素子基板７との接着強度が高くなる。

【0020】

次に、図６に示すように、真空チャンバー９内に回路素子基板７と支持基板８をセッティングし、超高真空１０^－６Ｐａまで排気する。この超高真空状態で、スパッタ法または蒸着法などにより、回路素子基板７の電極保護層３上と支持基板８の剥離層５上に金属薄膜６を数ｎｍ以上数十ｎｍ以下の厚さで形成する（ステップＳ３）。図６は、スパッタリングターゲット１２から電極保護層３上にスパッタ原子が放出される様子を示している。金属薄膜６の材料には、アルミニウム、銅、シリコン、チタン、金、銀、鉄またはクロム等が用いられる。

【0021】

そして、真空チャンバー９内で金属薄膜６同士を貼り合わせて回路素子基板７と支持基板８を接合する（ステップＳ４）。金属薄膜６の形成（ステップＳ３）と、回路素子基板７及び支持基板８の接合（ステップＳ４）は、同じ真空チャンバー９内で連続して行う。金属薄膜６の形成後に回路素子基板７および支持基板８を大気中に取り出してしまうと、表面に水分、自然酸化膜または有機物が付着し、金属薄膜６同士が接合しなくなる。そのため、回路素子基板７および支持基板８を貼り合わせるためには、再び真空中で回路素子基板７および支持基板８にイオンビームまたは中性原子ビームを照射して洗浄する必要が生じる。一方、本実施の形態では真空中で回路素子基板７および支持基板８に金属薄膜６を形成し、同真空中で続いて金属薄膜６同士を貼り合わせる原子拡散接合法を用いるため、原子ビーム等による表面活性化が必要ない。そのため、プロセスにロスがなく、接合工程（ステップＳ３およびステップＳ４）のプロセス時間を１０分から１５分と短くすることができる。従って、１度に数枚のウエハをセッティングできるカセットを使用し、真空チャンバー９に予備排気室であるロードロックチャンバーを設ければ、一般的な接着剤を用いた基板の貼り付けプロセスに比べて処理時間を短くすることができる。

【0022】

回路素子基板７と支持基板８の接着に、ワックスもしくは熱硬化性または光硬化性の樹脂を用いる従来技術では、樹脂膜の厚みが数百μｍ以上数ｍｍと厚く、樹脂膜の弾性率が小さい。そのため、接着後の基板強度が低く、回路素子基板７を研磨して薄肉化する際に回路素子基板７の周辺部にクラックが生じたり、回路素子基板７が支持基板８から剥離したりするという問題が発生する。しかし、本実施の形態の原子拡散接合法によれば、接着層の厚さを原子１個分の約０．２ｎｍから２０ｎｍと非常に薄くすることができる。また、原子拡散接合法では、接合する２つの基板の表面の原子が相互に拡散した直接結合となるため、接着力が強く、接合基板の機械的強度が高くなる。そのため、研磨またはダイシング時のクラック、剥離または破損などの不具合が低減する。また、原子拡散接合法によれば常温で接合が行われるため、加熱によって基板が熱膨張して歪むことがない。そのため、接合する基板の材料を選ばない。

【0023】

次に、図７に示すように、回路素子基板７と支持基板８からなる接合基板の回路素子基板７側の面を研磨し、半導体基板１を除去する（ステップＳ５）。半導体基板１を除去するのは、回路素子２の放熱効率を向上し、低消費電力かつ高出力を得るためである。本ステップでは、まず厚さ５００μｍの半導体基板１を厚さ２０μｍになるまで研磨する。研磨方法には、機械研磨、化学研磨または化学的機械研磨等を用いる。次に、反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）などのドライエッチングにより、残った厚さ２０μｍの半導体基板１を除去する。これにより、半導体基板１が完全に除去され、回路素子２の下面が露出する。その後、化学的機械研磨を行い、回路素子２の下面の平坦性を得る。後で行う転写基板１０との接合を考慮して、回路素子２の下面の算術平均粗さＲａは０．５ｎｍ以下であることが望ましい。

【0024】

研磨により半導体基板１が徐々に薄くなるにつれ、回路素子２を含む回路素子基板７の強度が低下する。そのため、残留膜の応力の影響で回路素子２が変形したり、研磨ムラにより回路素子２の周辺部にクラックまたは剥離などが発生したりする。しかし、本実施の形態では、回路素子基板７を支持基板８に強固に接着した状態で半導体基板１を研磨するため、半導体基板１を除去しても回路素子基板７の強度は保たれる。従って、回路素子２の変形、クラックまたは剥離などの不具合が抑制される。

【0025】

次に、図８に示すように、回路素子２の下面を転写基板１０に接合する（ステップＳ６）。転写基板１０には、例えば熱伝導性に優れるダイヤモンド基板を使用する。転写基板１０は厚みが１００μｍであり、精密研磨により接合面の算術平均粗さが０．５ｎｍ以下となっている。転写基板１０の接合には、上記で説明した支持基板８の接着と同じ原子拡散接合法を用いる。転写基板１０を構成するダイヤモンドの熱膨張係数は２．３×１０^－６／Ｋであり、回路素子２を構成する窒化ガリウムの熱膨張係数５．５×１０^－６／Ｋと大きな差がある。従って、転写基板１０を回路素子２に加熱接合することは難しい。一方、回路素子２と転写基板１０を数ｎｍと非常に薄い金属膜で直接接合することにより、接合界面の熱抵抗が小さく高い放熱効果が得られる。あるいは、接合面に中性原子ビームを照射して自然酸化膜または有機物質を除去した後、貼り合わせる表面活性化法を用いて回路素子２と転写基板１０を接合しても良い。この場合、回路素子２と転写基板１０の接合面は、表面研磨により算術平均粗さを０．５ｎｍ以下としておく。

【0026】

次に、図９に示すように、回路素子基板７から支持基板８を剥離する（ステップＳ７）。具体的には、透明基板４の上面からレーザーを照射し、剥離層５を加熱し分解することで、支持基板８を剥離する。この方法によれば、研磨またはエッチングで支持基板８を除去する方法に比べて、工程数が少なく、処理時間が短く、透明基板４を再利用することができるため、生産性を向上し、かつ生産コストを削減できる。

【0027】

次に、図１０および図１１に示すようにダイシングを行い、転写基板１０と回路素子基板７からなる接合基板を複数のチップに分割する（ステップＳ８）。図１１は、分割後の一つのチップを示している。回路素子２には多くの素子が形成されているが、本ステップで各素子が分割される。ダイシング方法には、レーザーダイシングまたはプラズマダイシング等を用いることができる。従来は、薄膜化に伴う強度低下により、ダイシング工程において回路素子基板７にクラック、剥離または欠けなどが発生していた。しかし、本実施の形態では、回路素子基板７が支持基板８に直接接合することにより強度が増しているため、上記の不具合が抑制される。

【0028】

次に、個別化されたチップから金属薄膜６および電極保護層３を剥離する（ステップＳ９）。本ステップでは、アルカリ性または酸性の剥離液もしくは有機溶剤等に回路素子基板７を浸漬し、金属薄膜６および電極保護層３を溶解することにより除去する。そして、残留した有機物を洗浄し、回路素子基板７を乾燥する。あるいは、金属薄膜６を酸性の剥離液で除去し、電極保護層３を酸素アッシングで除去しても良い。こうして、図１に示す半導体素子１０１が完成する。

【0029】

＜Ａ－３．効果＞
以上に説明したように、実施の形態１の半導体素子の製造方法によれば、半導体基板１と半導体基板１上の回路素子２とを備える回路素子基板７を用意し、回路素子２上に電極保護層３を形成し、支持基板８を用意し、真空中で回路素子基板７の電極保護層３上と支持基板８上とに金属薄膜６を形成し、回路素子基板７および支持基板８の金属薄膜６同士を原子拡散接合法により貼り合わせることにより、回路素子基板７および支持基板８を接合し、半導体基板１を研磨除去して回路素子２を露出し、回路素子２の露出面に転写基板１０を接合し、転写基板１０の接合後に支持基板８を回路素子２から剥離する。回路素子基板７と支持基板８の金属薄膜６同士が原子拡散接合法により強固に接着されるため、回路素子基板７と支持基板８を接合した接合基板の機械的強度が高くなる。従って、半導体基板１を研磨して半導体素子を薄くしても、回路素子２にクラック、剥離または破損などの不具合が生じにくく、不良率を低くすることができる。

【0030】

＜Ｂ．実施の形態２＞
＜Ｂ－１．構成＞
図１２は、実施の形態２の半導体素子１０２の断面図である。半導体素子１０２は、回路素子２と、回路素子２の上面に形成された無機絶縁膜１１と、回路素子２の下面に形成された転写基板１０とを備えている。回路素子２と転写基板１０は実施の形態１で説明した通りである。無機絶縁膜１１は電極保護層である。但し、実施の形態１の電極保護層３に樹脂が用いられたのに対して、実施の形態２では熱伝導性が高い無機絶縁膜を電極保護層として用いるため、これを無機絶縁膜１１と称する。

【0031】

電極保護層に無機絶縁膜を用いる場合、樹脂を用いる場合に比べて、回路素子基板７と支持基板８との接合基板の強度が向上し、半導体基板１の研磨後のクラックまたは剥離を抑制することができる。しかし、最終工程で電極保護層を除去することが困難になり、除去時の回路素子２へのダメージも大きい。そこで、半導体素子１０２では、無機絶縁膜１１を除去せず回路素子２の上面側の放熱材として用いることで、半導体素子１０２の放熱性能を高めるとともに、無機絶縁膜１１の除去工程を省略する。このように、無機絶縁膜１１を放熱材として用いることから、無機絶縁膜１１は高い熱伝導性を持つ無機絶縁膜とする。

【0032】

＜Ｂ－２．製造工程＞
図１３から図１５は、回路素子基板７の回路素子２上に電極保護層としての無機絶縁膜１１を形成する様子を示した断面図である。図１３は、半導体基板１と、半導体基板１上の回路素子２を含む回路素子基板７を示している。回路素子２には、電極と電極を接続する中空のブリッジ電極があるため、図１３に示すように回路素子２の上面には段差が形成されている。この段差の高さは数μｍ程度である。

【0033】

回路素子基板７をＣＶＤプラズマ装置などの成膜装置に投入し、図１４に示すように、回路素子２上に高い熱伝導性を持つ無機絶縁膜１１を、回路素子２における電極の高さ以上の膜厚で形成する。無機絶縁膜１１の材料として、ダイヤモンド、窒化アルミニウム、窒化ケイ素または酸化ベリリウム等を用いることができる。熱伝導性の高い無機絶縁膜１１を電極保護層として用いることにより、電極保護層を回路素子２の上面側のヒートシンクとして用いることができるため、電極保護層の除去工程が不要となる。そのため、プロセスの短時間化とデバイス性能の向上とを図ることが可能である。

【0034】

なお、絶縁膜であっても熱伝導性の低い酸化シリコン等は、放熱性が低くデバイス性能に悪影響を与えるため最終工程で除去しなければならず、除去工程で回路素子２へダメージが生じるため、無機絶縁膜１１の材料として使用することは難しい。

【0035】

実施の形態１の電極保護層３は樹脂であるため、スピンコート法を用いることにより、樹脂が流動して電極保護層３の上面が平坦に形成される。しかし、無機絶縁膜１１をＣＶＤ法などで形成する場合には、図１４に示すように無機絶縁膜１１の上面に段差が生じる。回路素子基板７と支持基板８との強い接合強度を得るためには、無機絶縁膜１１の上面を平坦化し、無機絶縁膜１１の上面の全体が支持基板８と接着する必要がある。そこで、図１５に示すように、無機絶縁膜１１の高い部分を研磨法により回路素子２の電極と同じ高さに平坦化する。このときの無機絶縁膜１１の上面の算術平均粗さは、１．０ｎｍ以下とする。

【0036】

次に、無機絶縁膜１１の上面を洗浄して研磨残渣を取り除いた後、実施の形態１と同様に、金属薄膜６の形成（ステップＳ３）、回路素子基板７（ステップＳ４）および支持基板８の接合（ステップＳ５）、半導体基板１の研磨（ステップＳ６）、転写基板１０の接合（ステップＳ７）、支持基板８の剥離（ステップＳ８）、回路素子２の分割（ステップＳ９）を行う。そして、無機絶縁膜１１の上面から金属薄膜６を除去して、図１２に示す半導体素子１０２が完成する。無機絶縁膜１１は回路素子２の上面に残り、ヒートシンクとして機能する。

【0037】

＜Ｂ－３．効果＞
実施の形態２の半導体素子の製造方法において、回路素子２の上面に形成される電極保護層は無機絶縁材料からなる無機絶縁膜１１である。従って、電極保護層に樹脂を用いる場合に比べて、回路素子基板７と支持基板８との接合基板の強度が向上し、半導体基板１の研磨後のクラックまたは剥離を抑制することができる。また、無機絶縁膜１１が熱伝導率の高い無機絶縁膜である場合には、無機絶縁膜１１を電極保護層としてだけでなく、回路素子２の上面側の放熱材として用いることができる。従って、半導体素子１０２の放熱性を高めると共に、電極保護層の除去工程を省略することができる。

【0038】

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。上記の説明は、すべての態様において、例示である。例示されていない無数の変形例が想定され得るものと解される。

【符号の説明】

【0039】

１ 半導体基板、２ 回路素子、３ 電極保護層、４ 透明基板、５ 剥離層、６ 金属薄膜、７ 回路素子基板、８ 支持基板、９ 真空チャンバー、１０ 転写基板、１１ 無機絶縁膜、１２ スパッタリングターゲット、１０１，１０２ 半導体素子。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】