特許 7187478 フォトンカウンティング装置およびフォトンカウンティング方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-12-02

(45)【発行日】2022-12-12

(54)【発明の名称】フォトンカウンティング装置およびフォトンカウンティング方法

(51)【国際特許分類】

   H04N 5/378 20110101AFI20221205BHJP

   H04N 5/374 20110101ALI20221205BHJP

   H04N 5/365 20110101ALI20221205BHJP

   H01L 31/10 20060101ALI20221205BHJP

【ＦＩ】

H04N5/378

H04N5/374

H04N5/365 100

H01L31/10 A

H01L31/10 G

【請求項の数】 8

(21)【出願番号】P 2019556087

(86)(22)【出願日】2018-06-18

(86)【国際出願番号】 JP2018023141

(87)【国際公開番号】W WO2019102636

(87)【国際公開日】2019-05-31

【審査請求日】2021-02-03

(31)【優先権主張番号】P 2017225861

(32)【優先日】2017-11-24

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000236436

【氏名又は名称】浜松ホトニクス株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100140442

【弁理士】

【氏名又は名称】柴山 健一

(74)【代理人】

【識別番号】100140682

【弁理士】

【氏名又は名称】妙摩 貞茂

(72)【発明者】

【氏名】丸野 正

(72)【発明者】

【氏名】戸田 英児

(72)【発明者】

【氏名】中島 真央

(72)【発明者】

【氏名】高橋 輝雄

(72)【発明者】

【氏名】樋口 貴文

【審査官】松永 隆志

(56)【参考文献】

【文献】特開２０１６－０１９１１５（ＪＰ，Ａ）

【文献】国際公開第２０１６／０８００１６（ＷＯ，Ａ１）

【文献】特開２００５－１６７９１８（ＪＰ，Ａ）

【文献】特開２０１６－１１１６７０（ＪＰ，Ａ）

【文献】特開２０１１－１１９４４１（ＪＰ，Ａ）

【文献】特開２０１１－０７１９５８（ＪＰ，Ａ）

【文献】特表２００４－５３２９９８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ５／２２５－５／３７８

Ｈ０１Ｌ ３１／１０

(57)【特許請求の範囲】

【請求項1】

入力された光を電荷に変換する光電変換素子と前記光電変換素子によって変換された電荷を増幅して電圧に変換するアンプとを含む複数の画素と、
前記複数の画素のそれぞれの前記アンプから出力される電圧をデジタル値に変換して出力するＡ／Ｄコンバータと、
前記複数の画素間におけるゲイン及びオフセット値のばらつきの影響が抑制されるように、前記Ａ／Ｄコンバータから出力される前記デジタル値を補正する補正部と、
少なくとも２つの前記画素における前記補正されたデジタル値が互いに加算された加算値を出力する演算部と、
前記演算部から出力された前記加算値をフォトン数に変換する変換部と、を備え、
前記補正部は、前記ゲイン及び前記オフセット値に対応するパラメータであって前記複数の画素に共通する予め設定された該パラメータを参照し、前記ゲイン及び前記オフセット値と前記パラメータとのズレに基づいて、前記複数の画素ごとの前記デジタル値を補正する、フォトンカウンティング装置。

【請求項2】

前記アンプの読み出しノイズは、０．２［ｅ－ｒｍｓ］以下である、請求項１に記載のフォトンカウンティング装置。

【請求項3】

前記アンプの読み出しノイズは、０．１５［ｅ－ｒｍｓ］以下である、請求項１に記載のフォトンカウンティング装置。

【請求項4】

前記ゲインは、１０［ＤＮ／ｅ］以上である、請求項１～３のいずれか一項に記載のフォトンカウンティング装置。

【請求項5】

複数の画素を構成するそれぞれの光電変換素子に入力された光を電荷に変換するステップと、
変換された前記電荷を前記複数の画素を構成するアンプによって増幅して、電圧に変換するステップと、
それぞれの前記アンプから出力される電圧をＡ／Ｄコンバータによってデジタル値に変換して出力するステップと、
前記複数の画素間におけるゲイン及びオフセット値のばらつきの影響が抑制されるように、前記Ａ／Ｄコンバータから出力される前記デジタル値を補正するステップと、
少なくとも２つの前記画素に対応する前記補正されたデジタル値を加算し、加算値を出力するステップと、
前記加算値をフォトン数に変換するステップと、を備え、
前記デジタル値を補正するステップでは、前記ゲイン及び前記オフセット値と、パラメータとのズレに基づいて、前記複数の画素ごとの前記デジタル値を補正し、
前記パラメータは、前記ゲイン及び前記オフセット値に対応しており、前記複数の画素に共通するように予め設定されている、フォトンカウンティング方法。

【請求項6】

前記アンプの読み出しノイズは、０．２［ｅ－ｒｍｓ］以下である、請求項５に記載のフォトンカウンティング方法。

【請求項7】

前記アンプの読み出しノイズは、０．１５［ｅ－ｒｍｓ］以下である、請求項５に記載のフォトンカウンティング方法。

【請求項8】

前記ゲインは、１０［ＤＮ／ｅ］以上である、請求項５～７のいずれか一項に記載のフォトンカウンティング方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、フォトンカウンティング装置およびフォトンカウンティング方法に関する。

【背景技術】

【0002】

例えば非特許文献１には、ＣＭＯＳイメージセンサを用いたフォトンカウンティングの技術が記載されている。この技術では、イメージセンサのフレームレートを高くすることによって、１画素に対して１フレーム中に１フォトンしか入射されない条件の下で、撮像が行われている。

【先行技術文献】

【非特許文献】

【0003】

【文献】B Saleh Masoodian, Jiaju Ma, Dakota Starkey, Yuichiro Yamashita, and Eric R. Fossum, “A 1Mjot 1040fps 0.22e-rms Stacked BSI Quanta Image Sensor with Cluster-Parallel Readout”, 2017 International Image Sensor Workshop（IISW）の予稿集, May 30 - June 2,2017, P230-233

【発明の概要】

【発明が解決しようとする課題】

【0004】

例えば、ＣＭＯＳイメージセンサを用いてフォトンカウンティングを行おうとした場合、Ａ／Ｄコンバータから出力されるデジタル値に基づいてフォトンの数を判別することが考えられる。しかしながら、ＣＭＯＳイメージセンサでは、センサを構成するそれぞれの画素が読み出しノイズを有している。また、複数の画素におけるゲイン及びオフセット値は、一定の範囲でバラツキを有している。この場合、同じ数のフォトンが入射したときのデジタル値が画素ごとに異なるため、画素のビニングを行ったときに、フォトンの計数精度が低下する虞がある。

【0005】

本開示の一側面は、フォトンの計数精度の低下を抑制できるフォトンカウンティング装置およびフォトンカウンティング方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

一側面のフォトンカウンティング装置は、入力された光を電荷に変換する光電変換素子と光電変換素子によって変換された電荷を増幅して電圧に変換するアンプとを含む複数の画素と、複数の画素のそれぞれのアンプから出力される電圧をデジタル値に変換して出力するＡ／Ｄコンバータと、複数の画素間におけるゲイン及びオフセット値のばらつきの影響が抑制されるように、Ａ／Ｄコンバータから出力されるデジタル値を補正する補正部と、少なくとも２つの画素に対応する補正されたデジタル値を加算し、加算値を出力する演算部と、演算部から出力された加算値をフォトン数に変換する変換部と、を備える。

【0007】

このようなフォトンカウンティング装置では、光電変換素子に入力されたフォトンに応じた電圧がアンプから出力される。当該電圧はＡ／Ｄコンバータによってデジタル値に変換される。そして、画素のビニングを行う際には、補正部によって補正されたデジタル値が互いに加算された加算値が、フォトン数に変換される。補正部では、複数の画素間におけるゲイン及びオフセット値のばらつきの影響が抑制されるように、デジタル値が補正される。すなわち、同じ数のフォトンが入力された場合、補正されたデジタル値では画素ごとのばらつきが抑制されている。これにより、加算値には、画素間におけるゲイン及びオフセット値のばらつきの影響が反映されにくく、フォトン数のみが反映されやすい。したがって、フォトンの計数精度の低下を抑制できる。

【0008】

また、補正部は、ゲイン及びオフセット値に対応するパラメータであって複数の画素に共通する予め設定された該パラメータを有し、ゲイン及びオフセット値とパラメータとのズレに基づいて、複数の画素ごとのデジタル値を補正してもよい。この構成では、基準となるパラメータとゲイン及びオフセット値とのズレに応じてデジタル値を補正しているので、例えば、パラメータに基づく閾値を用いて加算値をフォトン数に変換することができる。

【0009】

また、アンプの読み出しノイズは、０．２［ｅ－ｒｍｓ］以下であってよい。この場合、例えば、誤検出率を１％以下に抑制することができる。さらに、アンプの読み出しノイズは、０．１５［ｅ－ｒｍｓ］以下であってよい。この場合、例えば誤検出率を０．１％以下に抑制することができる。

【0010】

また、ゲインは、１０［ＤＮ／ｅ］以上であってよい。ゲインを高くすることによって、アンプから出力されるアナログ値を高い精度で再現することができる。

【0011】

また、一側面のフォトンカウンティング方法は、複数の画素を構成するそれぞれの光電変換素子に入力された光を電荷に変換するステップと、変換された電荷を複数の画素を構成するアンプによって増幅して、電圧に変換するステップと、それぞれのアンプから出力される電圧をＡ／Ｄコンバータによってデジタル値に変換して出力するステップと、複数の画素間におけるゲイン及びオフセット値のばらつきの影響が抑制されるように、Ａ／Ｄコンバータから出力されるデジタル値を補正するステップと、少なくとも２つの画素に対応する補正されたデジタル値を加算し、加算値を出力するステップと、加算値をフォトン数に変換するステップと、を備える。

【0012】

このようなフォトンカウンティング方法では、入力されるフォトンに応じてアンプから出力された電圧が、デジタル値に変換される。そして、画素のビニングを行う際には、デジタル値が互いに加算された加算値が、フォトン数に変換される。このデジタル値は、複数の画素間におけるゲイン及びオフセット値のばらつきの影響が抑制されるように補正されている。すなわち、同じ数のフォトンが入力された場合、この補正されたデジタル値では画素ごとのばらつきが抑制されている。そのため、加算値においても、画素間におけるゲイン及びオフセット値のばらつきの影響が抑制されている。したがって、フォトンの計数精度の低下を抑制できる。

【0013】

また、デジタル値を補正するステップでは、ゲイン及びオフセット値と、パラメータとのズレに基づいて、複数の画素ごとの前記デジタル値を補正し、パラメータは、ゲイン及びオフセット値に対応しており、複数の画素に共通するように予め設定されてもよい。この構成では、基準となるパラメータとゲイン及びオフセット値とのズレに応じてデジタル値を補正しているので、例えば、パラメータに基づく閾値を用いて加算値をフォトン数に変換することができる。

【発明の効果】

【0014】

一側面のフォトンカウンティング装置およびフォトンカウンティング方法によれば、フォトンの計数精度の低下を抑制できる。

【図面の簡単な説明】

【0015】

【図1】図１は、一実施形態に係るフォトンカウンティング装置の構成を示す図である。

【図2】図２は、電子数と確率密度との関係を示すグラフである。

【図3】図３は、読み出しノイズと誤検出率との関係を示すグラフである。

【図4】図４の（ａ）は、電子数と確率密度との関係を示すグラフである。図４の（ｂ）は、図４の（ａ）に基づくシミュレーションの結果を示すグラフである。

【図5】図５の（ａ）は、電子数と確率密度との関係を示すグラフである。図５の（ｂ）は、図５の（ａ）に基づくシミュレーションの結果をデジタル値に変換したグラフである。

【図6】図６の（ａ）は、電子数と確率密度との関係を示すグラフである。図６の（ｂ）は、図６の（ａ）に基づくシミュレーションの結果をデジタル値に変換したグラフである。

【図7】図７の（ａ）は、電子数と確率密度との関係を示すグラフである。図７の（ｂ）は、図７の（ａ）に基づくシミュレーションの結果をデジタル値に変換したグラフである。

【図8】図８は、測定されたデジタル値をフォトン数に変換する過程を模式的に示す図である。

【図9】図９は、測定されたデジタル値をフォトン数に変換する過程を模式的に示す図である。

【図10】図１０は、オフセット値を導出する過程を模式的に示す図である。

【図11】図１１は、ゲインを導出する過程を模式的に示す図である。

【図12】図１２は、測定されたデジタル値と補正後のデジタル値との対応を示す図である。

【図13】図１３は、フォトンカウンティング装置の動作を示すフローチャートである。

【発明を実施するための形態】

【0016】

以下、実施の形態について図面を参照しながら具体的に説明する。便宜上、実質的に同一の要素には同一の符号を付し、その説明を省略する場合がある。また、実施の形態におけるフォトンカウンティングとは、イメージセンサで生成される光電子（フォトエレクトロン）数のカウンティング、及び、イメージセンサの量子効率（ＱＥ：Ｑｕａｎｔｕｍ Ｅｆｆｉｃｉｅｎｃｙ）を考慮したフォトン数のカウンティングの両方を含む。

【0017】

［第１実施形態］
図１はフォトンカウンティング装置の構成を示す図である。図１に示すように、フォトンカウンティング装置１は、ＣＭＯＳイメージセンサ１０と、ＣＭＯＳイメージセンサ１０に接続されたコンピュータ２０とを備えている。ＣＭＯＳイメージセンサ１０は、複数の画素１１と、Ａ／Ｄコンバータ１５とを含んでいる。複数の画素１１は、２次元に配置されており、行方向及び列方向に配列されている。各画素１１は、フォトダイオード（光電変換素子）１２とアンプ１３とを有している。フォトダイオード１２は、フォトンの入力によって生成された電子（光電子）を電荷として蓄積する。アンプ１３は、フォトダイオード１２に蓄積された電荷を電圧に変換し、増幅する。増幅された電圧は、各画素１１の選択スイッチ１４の切換によって、ライン毎（行毎）に垂直信号線１６に転送される。各垂直信号線１６にはＣＤＳ（correlated double sampling）回路１７が配置されている。ＣＤＳ回路１７は、画素間でバラツキのあるノイズを除去し、転送された電圧を一時的に保管する。

【0018】

Ａ／Ｄコンバータ１５は、複数の画素１１におけるそれぞれのアンプ１３から出力される電圧をデジタル値に変換する。本実施形態では、Ａ／Ｄコンバータ１５は、ＣＤＳ回路１７に保管された電圧をデジタル値に変換する。変換されたデジタル値は、それぞれコンピュータ２０に出力される。例えば、デジタル値は、列選択の切換によって不図示の水平信号線に送られて、コンピュータ２０に出力されてもよい。このように、ＣＭＯＳイメージセンサ１０では、各画素１１にフォトンが入力されると、入力されたフォトン数に応じたデジタル値がコンピュータ２０に出力される。なお、Ａ／Ｄコンバータ１５は、各画素１１に設けられてもよい。

【0019】

アンプ１３によって増幅された電圧が読み出される際、アンプ１３内ではランダムなノイズである読み出しノイズが発生する。図２は、電子の確率分布を示すグラフであり、横軸が電子数、縦軸が確率密度になっている。図２に示されるように、入力されたフォトンによって生成される電子の数はポアソン分布に従う。図２では、１画素に平均で２フォトン入力した場合の電子の確率分布が、読み出しノイズごとに示されている。読み出しノイズの例としては、０．１２、０．１５、０．２５、０．３５、０．４０、０．４５及び１．０［ｅ－ｒｍｓ］が挙げられている。図２に示されるように、読み出しノイズが小さいほど、確率分布の波形のピークが鋭く現れており、電子数ごとの分布の切り分けが明確になっている。一方、読み出しノイズが大きくなると、隣り合う電子数同士で分布が重複しあっており、電子数ごとの分布の切り分けが難しくなる。例えば、読み出しノイズが０．４０［ｅ－ｒｍｓ］以下の場合には、電子数ごとのピークが識別可能に現れている。これに対し、読み出しノイズが０．４５［ｅ－ｒｍｓ］以上の場合には、電子数ごとのピークを識別することが困難である。本実施形態では、ピークの識別の可否によって、電子数の区分が可能な読み出しノイズの大きさを求めた。これにより、本実施形態のＣＭＯＳイメージセンサ１０では、読み出しノイズが０．４［ｅ－ｒｍｓ］以下となっている。なお、確率分布を２次微分することによって変曲点を検出し、電子数の区分が可能な読み出しノイズの大きさを求めてもよい。

【0020】

また、隣り合う電子数同士を区分するための閾値を設定した場合、読み出しノイズに応じて、検出される電子数の誤検出率が変化する。図３は、例えば、０．５ｅ，１．５ｅ，２．５ｅ…というように、電子数同士の中間の値を閾値とした場合における、読み出しノイズと誤検出率との関係を示すグラフである。なお、誤検出率とは、誤った電子数であるとして検出される割合であり、電子の確率分布の広がりに起因する。図３に示すように、誤検出率を１％以下にしたい場合には、読み出しノイズを０．２［ｅ－ｒｍｓ］以下にする必要がある。また、誤検出率を０．１％以下にしたい場合には、読み出しノイズを０．１５［ｅ－ｒｍｓ］以下にする必要がある。

【0021】

図４の（ａ）は、電子数と確率密度との関係を示すグラフである。図４の（ｂ）は、図４の（ａ）に基づくシミュレーションの結果を示すグラフである。図４の（ａ）では、読み出しノイズが０．１５［ｅ－ｒｍｓ］である場合に、１画素に平均で２フォトン入力したときの電子の確率分布が示されている。また、図４の（ｂ）では、測定回数ごとの電子数の分布がアナログ値で示されている。Ａ／Ｄコンバータ１５では、図４の（ｂ）に示されるアナログ値をデジタル値に変換して出力する。各画素１１から出力されるデジタル値は、以下の式によって示される。
デジタル値［ＤＮ］＝ゲイン［ＤＮ／ｅ］×電子数［ｅ］＋オフセット値［ＤＮ］

【0022】

図５の（ｂ）、図６の（ｂ）及び図７の（ｂ）は、それぞれ図４の（ｂ）のアナログ値をデジタル値に変換したときのグラフである。図５の（ａ）、図６の（ａ）及び図７の（ａ）には、いずれも図４の（ａ）と同様に、読み出しノイズが０．１５［ｅ－ｒｍｓ］である場合に、１画素に平均で２フォトン入力したときの電子の確率分布が示されている。図５～図７では、０．５ｅ，１．５ｅ，２．５ｅ…というように、電子数同士の中間の値を基準として、電子数同士を区分するための閾値が設定されている。図面において、閾値は破線によって示されている。図５の（ｂ）では、ゲインが２［ＤＮ／ｅ］であり、オフセット値が１００［ＤＮ］である。図５の（ｂ）に示すように、ゲインが２［ＤＮ／ｅ］の場合、アナログ値で観測されている測定値のバラツキがグラフに反映され難い。また、閾値と同じ値を示すデジタル値が出力される割合が、高くなっている。

【0023】

図６の（ｂ）では、ゲインが１０［ＤＮ／ｅ］であり、オフセット値が１００［ＤＮ］である。図６の（ｂ）に示すように、ゲインが１０［ＤＮ／ｅ］の場合、デジタル値の分布がアナログ値の分布に近似している。一方で、ゲインが偶数であるため、図示されるように、閾値に対応するデジタル値をとる場合もある。図７の（ｂ）では、ゲインが１１［ＤＮ／ｅ］であり、オフセット値が１００［ＤＮ］となっている。図７の（ｂ）に示すように、ゲインが１１［ＤＮ／ｅ］の場合、デジタル値の分布がアナログ値により近似している。さらに、ゲインが奇数であるため、閾値に対応するデジタル値をとることが抑制される。このように、ゲインの値が大きくなることによって、出力されるデジタル値がアナログ値に近似し得る。本実施形態において、ＣＭＯＳイメージセンサ１０は例えば１０［ＤＮ／ｅ］以上のゲインを有していてよい。

【0024】

再び図１を参照する。コンピュータ２０は、物理的には、ＲＡＭ、ＲＯＭ等の記憶装置、ＣＰＵ等のプロセッサ（演算回路）、通信インターフェイス等を備えて構成されている。かかるコンピュータ２０としては、例えばパーソナルコンピュータ、クラウドサーバ、スマートデバイス（スマートフォン、タブレット端末など）、マイクロコンピュータ、ＦＰＧＡ（field-programmable gate array）などが挙げられる。コンピュータ２０は、例えば、記憶装置に格納されるプログラムをコンピュータシステムのＣＰＵで実行することにより、記憶部２１、補正部２２、演算部２３、変換部２４、データ処理部２５、制御部２６として機能する。コンピュータ２０は、ＣＭＯＳイメージセンサ１０を含むカメラ内部に配置されてもよいし、カメラ外部に配置されてもよい。コンピュータ２０には、表示装置２７及び入力装置２８が接続され得る。表示装置２７は、例えばコンピュータ２０によって得られたフォトンカウンティング結果を表示することができるディスプレイである。入力装置２８は、ユーザが計測条件を入力するためのキーボード、マウス等である。なお、表示装置２７及び入力装置２８として、共通のタッチスクリーンを用いてもよい。

【0025】

記憶部２１は、ＣＭＯＳイメージセンサ１０から出力されるデジタル値をフォトン数に変換するための参照データを記憶する。参照データには、例えば複数の画素１１ごとのゲイン及びオフセット値が含まれる。また、参照データには、デジタル値をフォトン数に変換するための閾値データが含まれる。閾値データは、ビニングサイズことに用意されていてもよい。なお、ビニングサイズとは、例えば、ビニングされる画素の数であってよい。３×３画素ビニングの場合、ビニングサイズは「９」である。

【0026】

補正部２２は、Ａ／Ｄコンバータ１５から出力される各画素に対応するデジタル値を補正する。本実施形態では、複数の画素１１間におけるゲイン及びオフセット値のばらつきの影響が抑制されるように、デジタル値が補正される。

【0027】

演算部２３は、少なくとも２つの画素１１における補正後のデジタル値が互いに加算された加算値を出力する。デジタル値が互いに加算される複数の画素は、２×２画素、３×３画素等のように、行方向の画素の数と列方向の画素の数とが互いに同じであってよい。また、デジタル値が互いに加算される複数の画素は、１×２画素、２×５画素等のように、行方向の画素の数と列方向の画素の数とが互いに異なってもよい。また、ＣＭＯＳイメージセンサ１０を構成する全ての画素における補正後のデジタル値が互いに加算されてもよい。

【0028】

変換部２４は、記憶部２１に記憶された閾値データを参照して、演算部２３から出力された加算値をフォトン数に変換する。データ処理部２５は、変換部２４から出力されるフォトン数に基づいて、各画素１１におけるフォトン数を示す２次元画像を作成する。また、データ処理部２５は、フォトン数に対する画素数のプロットであるヒストグラムなどを作成してもよい。作成された２次元画像等は、表示装置２７に出力され得る。制御部２６は、コンピュータ２０の各機能やＣＭＯＳイメージセンサ１０を統括的に制御し得る。例えば、制御部２６は、入力装置２８によって入力された設定条件に基づいてフォトンカウンティング装置１を制御する。

【0029】

続いて、フォトンカウンティング装置１の詳細について、補正部２２、演算部２３及び変換部２４による処理を中心に具体例を示しながら説明する。以下、説明の簡単のために、フォトンカウンティング装置のＣＭＯＳイメージセンサ１０が３行×３列に配列された複数（９個）の画素１１を有するものとして、３×３画素のビニングが行われる例について説明する。なお、ビニングにおける行方向及び列方向の画素数は、入力装置２８に入力される計測条件によって指定され得る。

【0030】

まず、ゲイン及びオフセット値にバラツキがないと仮定した場合に、デジタル値をフォトン数に変換する方法を示す。図８は、測定されたデジタル値を電子数に変換する過程を模式的に示す。図８の例では、各画素において、オフセット値が１００［ＤＮ］であり、ゲインが１１［ＤＮ／ｅ］であるとする。また、読み出しノイズは０．１５［ｅ－ｒｍｓ］であるとする。

【0031】

図８に示すように、このようなＣＭＯＳイメージセンサ１０において、各画素１１にフォトンが入力されると、各画素１１ではフォトン数に応じて電荷が蓄積される。図示例では、全ての画素１１において５電子が蓄積されたことを示している。すなわち、９つの画素では、４５電子が蓄積されていることになる。蓄積された電荷は、アンプ１３によって電圧に変換され、Ａ／Ｄコンバータ１５によってデジタル値に変換される。図８では、各画素におけるデジタル値が画素内に示されている。

【0032】

各画素におけるデジタル値は、ビニングの対象となる画素同士で互いに加算される。図８の例では、３行×３列に配列された９つの画素のデジタル値（１５５，１５３，１５５，１５６，１５４，１５６，１５６，１５７，１５３）が互いに加算される。これにより、図示のとおり、ビニングされた画素３１におけるデジタル値の加算値は１３９５となる。

【0033】

加算値は、電子数に変換される。この場合、例えば閾値範囲を用いて、加算値が電子数に変換される。閾値範囲の上限及び下限を電子数の中間の値とした場合、各電子数の下限を示す閾値、及び上限を示す閾値はそれぞれ以下の式で示され、これら下限の閾値から上限の閾値までの範囲が、その電子数に対応する閾値範囲となる。
閾値（下限）＝（電子数－０．５）×ゲイン＋オフセット値×ビニングサイズ
閾値（上限）＝（電子数＋０．５）×ゲイン＋オフセット値×ビニングサイズ

【0034】

図８の例では、上述のとおりゲイン、オフセット値がそれぞれ１１［ＤＮ／ｅ］、１００［ＤＮ］であり、画素間のゲイン及びオフセット値にバラツキがないと仮定されている。そのため、例えば、４５電子に対応する閾値範囲の下限は１３９０［ＤＮ］であり、上限は１４００［ＤＮ］となる。この閾値範囲を参照して、図８に例示されたデジタル値を電子数に変換した場合、ビニングされた画素３１の加算値である１３９５［ＤＮ］は、４５電子に変換される。入力されたフォトンによって生成される電子の数はポアソン分布に従うので、変換された電子数を量子効率で除算することによって、フォトン数を得ることができる。例えば、量子効率が１００％の場合、電子数とフォトン数とは同数になる。

【0035】

続いて、ゲイン及びオフセット値にバラツキを有する状態で、図８の例と同様の閾値範囲を用いて、デジタル値を電子数に変換する場合を考える。図９は、ゲイン及びオフセット値にバラツキを有する場合における、デジタル値の一例を示す。この例では、平均ゲインが１１［ＤＮ／ｅ］であり、ゲインのバラツキσが１０％となっている。すなわち、ゲイン±σは、９．９～１２．１の値を取り得る。また、平均オフセット値が１００［ＤＮ］であり、オフセット値のバラツキσが３％となっている。すなわち、オフセット値±σは、９７～１０３の値を取り得る。図９の例も、図８と同様に全ての画素において５電子蓄積されたモデルである。図８の例と同様に、３行×３列に配列された９つの画素のデジタル値を互いに加算すると、ビニングされた画素３１の加算値は１４３５［ＤＮ］となる。平均オフセット値及び平均ゲインに基づいて、図８の例と同様に閾値範囲を求めた場合、加算値である１４３５［ＤＮ］が含まれる閾値範囲は、４９電子に対応する。すなわち、１４３５［ＤＮ］は４９電子に変換されることになる。このように、ゲイン及びオフセット値にバラツキを有する状態では、デジタル値を正しい電子数に変換することが困難となる場合がある。

【0036】

そこで、本実施形態のフォトンカウンティング装置１では、補正部２２は、複数の画素１１間におけるゲイン及びオフセット値のばらつきの影響が抑制されるように、Ａ／Ｄコンバータ１５から出力されるデジタル値を補正する。本実施形態では、補正部２２が各画素１１のデジタル値を補正することによって、見た目上のゲイン及び見た目上のオフセット値が各画素１１において互いに同じになる。補正後のデジタル値は、各画素１１のゲイン及びオフセット値と、全画素に共通する見た目上のゲイン及び見た目上のオフセット値とのズレに基づいて導出され得る。例えば、補正後のデジタル値は、以下の補正式によって導出される。なお、見た目上のゲイン及び見た目上のオフセット値（パラメータ）は予め設定されており、記憶部２１に記憶されている。
補正後のデジタル値＝（（デジタル値－オフセット値）／ゲイン）×見た目上のゲイン＋見た目上のオフセット値

【0037】

上記の補正式におけるオフセット値及びゲインは、記憶部２１に記憶されている参照データに含まれている。ここで、ゲイン及びオフセット値の取得工程について説明する。図１０は、オフセット値を取得する工程を示す模式図である。上述のように、デジタル値は以下の式で示される。そのため、オフセット値は、光が入力されない状態でＣＭＯＳイメージセンサ１０から出力されるデジタル値として示される。そこで、オフセット値を取得する場合には、まず、光が入力されていない状態でＣＭＯＳイメージセンサ１０によって取得された複数のダーク画像に基づいて、複数の画素ごとに出力されるデジタル値を取得する。そして、取得されたデジタル値を画素ごとに平均化することによってオフセット値が取得される。
デジタル値［ＤＮ］＝ゲイン［ＤＮ／ｅ］×電子数［ｅ］＋オフセット値［ＤＮ］

【0038】

図１１は、ゲインを取得する工程を示す模式図である。各画素のゲインを取得する場合には、十分な光量が与えられた条件下において、ＣＭＯＳイメージセンサ１０によって複数のフレーム画像を取得する。そして、各画素におけるデジタル値の平均光信号値Ｓ［ＤＮ］と、標準偏差Ｎ［ＤＮ］とを取得する。ゲインは、Ｎ^２／Ｓで表されるので、平均光信号値Ｓ及び標準偏差Ｎからゲインが取得される。

【0039】

図１２は、測定されたデジタル値と補正後のデジタル値との対応を示す図である。図１２の例において、ＣＭＯＳイメージセンサ１０を構成する各画素１１は、図１０に示すゲイン及び図１１に示すオフセット値を有している。図１２の例では、図９におけるＣＭＯＳイメージセンサ１０によって測定されたデジタル値が上記補正式によって補正された例を示している。この例では、変換部２４は、全画素での見た目上のゲインが１１［ＤＮ／ｅ］となり、見た目上のオフセット値が１００［ＤＮ］となるように、デジタル値を補正している。すなわち、補正後のデジタル値は、以下の補正式によって導出されている。
補正後のデジタル値＝（（デジタル値－オフセット値）／ゲイン）×１１＋１００

【0040】

変換部２４では、補正後のデジタル値に対して各画素に共通の閾値データを用いて電子数を取得する。例えば、記憶部２１は、以下の式によって導出される閾値範囲をテーブルとして保持していてよい。変換部２４は、テーブルに保持された閾値データを参照して、補正後のデジタル値を電子数に変換することができる。なお、図１２の例では、見た目上のゲインが１１［ＤＮ／ｅ］であり、見た目上のオフセット値が１００［ＤＮ］である。そのため、３×３画素のビニングでは、ビニングサイズが「９」となり、補正後のデジタル値が１３９０～１４００の場合に４５電子であると判断される。変換部２４は、変換された電子数を量子効率で除算することによって、フォトン数を得ることができる。
閾値（下限）＝（電子数－０．５）×見た目上のゲイン＋見た目上のオフセット値×ビニングサイズ
閾値（上限）＝（電子数＋０．５）×見た目上のゲイン＋見た目上のオフセット値×ビニングサイズ

【0041】

続いて、フォトンカウンティング装置１の動作について説明する。図１３は、フォトンカウンティング装置の動作を示すフローチャートである。本実施形態では、フォトンカウンティング装置１が動作された状態で計測が開始されると、まず、ＣＭＯＳイメージセンサ１０の画素に対して入射された光がフォトダイオード１２によって電荷に変換される（ステップＳ１）。そして、変換された電荷は、アンプ１３によって電圧に変換される（ステップＳ２）。当該電圧は、Ａ／Ｄコンバータ１５によってデジタル値に変換されてコンピュータ２０に出力される（ステップＳ３）。デジタル値は、コンピュータ２０の補正部２２によって、画素ごとに補正される（ステップＳ４）。補正されたデジタル値は、ビニングされる（ステップＳ５）。すなわち、ビニングされた画素３１を構成する画素１１に対応する補正されたデジタル値同士が互いに加算され、加算値が出力される。加算値、すなわちビニングされたデジタル値は、閾値データと比較され（ステップＳ６）、比較結果に基づいてフォトン数に変換される（ステップＳ７）。これにより、ビニングされた画素ごとに、入力されたフォトン数が計測される。計測結果は、例えば画像データ等として表示装置２７に表示されてもよいし、数値として出力されてもよい。

【0042】

以上説明したように、フォトンカウンティング装置１では、入力されたフォトンに応じた電圧がアンプ１３から出力される。当該電圧はＡ／Ｄコンバータ１５によってデジタル値に変換される。そして、画素１１のビニングを行う際には、補正部２２によって補正されたデジタル値を互いに加算した加算値が、フォトン数に変換される。補正部２２では、複数の画素１１間におけるゲイン及びオフセット値のばらつきの影響が抑制されるように、デジタル値が補正されている。すなわち、同じ数のフォトンが入力された場合、補正されたデジタル値では画素１１ごとのばらつきが抑制されている。これにより、加算値には、画素間におけるゲイン及びオフセット値のばらつきの影響が反映されにくく、フォトン数のみが反映されやすい。したがって、フォトンの計数精度の低下を抑制できる。

【0043】

補正部２２は、ゲイン及びオフセット値に対応するパラメータであって複数の画素に共通する予め設定された該パラメータを有し、ゲイン及びオフセット値とパラメータとのズレに基づいて、複数の画素ごとのデジタル値を補正してもよい。この構成では、基準となるパラメータとゲイン及びオフセット値とのズレに応じてデジタル値を補正しているので、例えば、パラメータに基づく閾値を用いて加算値をフォトン数に変換することができる。

【0044】

アンプ１３の読み出しノイズは、０．２［ｅ－ｒｍｓ］以下であってよい。この場合、例えば、誤検出率を１％以下に抑制することができる。さらに、アンプ１３の読み出しノイズは、０．１５［ｅ－ｒｍｓ］以下であってよい。この場合、例えば誤検出率を０．１％以下に抑制することができる。

【0045】

ゲインは、１０［ＤＮ／ｅ］以上であってよい。ＣＭＯＳイメージセンサ１０が高いゲインを有することによって、アンプ１３から出力されるアナログ値を高い精度でデジタル値に再現することができる。

【0046】

以上、実施の形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られない。

【0047】

例えば、本実施形態のＣＭＯＳイメージセンサ１０では、各画素の読み出しノイズが０．４［ｅ－ｒｍｓ］以下となっている例を示した。しかしながら、センサ仕様において読み出しノイズが０．４［ｅ－ｒｍｓ］以下となっていても、一部の画素のノイズが０．４［ｅ－ｒｍｓ］より大きい場合がある。このような場合には、読出しノイズが０．４［ｅ－ｒｍｓ］以下の画素を計測等によって事前に把握しておき、読出しノイズが０．４［ｅ－ｒｍｓ］以下の画素のみを用いてフォトンカウンティングを実行してもよい。

【0048】

また、補正後のデジタル値を以下の式によって求める例を示したが、これに限定されない。
補正後のデジタル値＝（（デジタル値－オフセット値）／ゲイン）×見た目上のゲイン＋見た目上のオフセット値

【0049】

例えば、補正後のデジタル値は以下の式によって求められてもよい。
補正後のデジタル値＝（（デジタル値－オフセット値）／ゲイン）×見た目上のゲイン

【0050】

この場合、例えば、記憶部２１は、以下の式によって導出される閾値範囲をテーブルとして保持していてよい。変換部２４は、テーブルに保持された閾値データを参照して、補正後のデジタル値を電子数に変換することができる。
閾値（下限）＝（電子数－０．５）×見た目上のゲイン
閾値（上限）＝（電子数＋０．５）×見た目上のゲイン

【0051】

また、補正後のデジタル値は以下の式によって求められてもよい。
補正後のデジタル値＝（（デジタル値－オフセット値）／ゲイン）

【0052】

この場合、例えば、記憶部２１は、以下の式によって導出される閾値範囲をテーブルとして保持していてよい。変換部２４は、テーブルに保持された閾値データを参照して、補正後のデジタル値を電子数に変換することができる。
閾値（下限）＝（電子数－０．５）
閾値（上限）＝（電子数＋０．５）

【符号の説明】

【0053】

１…フォトンカウンティング装置、１１…画素、１２…フォトダイオード（光電変換素子）、１３…アンプ、１５…Ａ／Ｄコンバータ、２１…記憶部、２２…補正部、２３…演算部、２４…変換部。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】