知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-12-05
(45)【発行日】2022-12-13
(54)【発明の名称】情報処理装置、情報処理方法、およびプログラム
(51)【国際特許分類】
H03M 7/30 20060101AFI20221206BHJP
G06F 13/12 20060101ALI20221206BHJP
G06F 13/10 20060101ALI20221206BHJP
【ＦＩ】
H03M7/30 Z
G06F13/12 330A
G06F13/10 330D
【請求項の数】
3
(21)【出願番号】P 2018077621
(22)【出願日】2018-04-13
(65)【公開番号】P2019186821
(43)【公開日】2019-10-24
【審査請求日】2021-01-13
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】100121083
【弁理士】
【氏名又は名称】青木 宏義
(74)【代理人】
【識別番号】100138391
【弁理士】
【氏名又は名称】天田 昌行
(74)【代理人】
【識別番号】100074099
【弁理士】
【氏名又は名称】大菅 義之
(72)【発明者】
【氏名】片山 健太朗
【審査官】北村 智彦
(56)【参考文献】
【文献】特開２００３－３３８７６１（ＪＰ，Ａ）
【文献】特開２０１５－１０３０７７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｍ ７／３０
Ｇ０６Ｆ １３／１２
Ｇ０６Ｆ １３／１０
(57)【特許請求の範囲】
【請求項1】
ネットワークと接続する情報処理装置であって、メモリと、
前記メモリと接続する処理回路であって、
送信データを圧縮して圧縮データを生成すると共に、生成した前記圧縮データを前記メモリに記憶させる圧縮部と、
前記圧縮データのサイズについての前記送信データのサイズに対する比率を算出する算出部と、
前記比率が閾値以上である場合には圧縮前の前記送信データを前記ネットワークに送信すると判定し、前記比率が前記閾値未満である場合には前記圧縮データを前記ネットワークに送信すると判定する判定部であって、前記閾値は、前記圧縮データを前記ネットワークから受信した場合に前記圧縮データを展開して前記送信データを復元する展開部についての前記復元された送信データの出力の速度で前記ネットワークの速度を除算した値を１から減算することによって得られる値である、前記判定部と、
を有する前記処理回路と、
前記メモリから前記圧縮データを読み出すと共に、前記判定部の判定結果に基づいて、前記圧縮データと、圧縮前の前記送信データとのいずれかを前記ネットワークに送信する処理部と、
を備え、
前記判定部は、圧縮前の前記送信データを前記ネットワークに送信すると判定した場合には、前記圧縮部による前記圧縮データの前記メモリへの記憶と、前記処理部による前記メモリからの前記圧縮データの読み出しとをスキップさせる、
情報処理装置。
【請求項2】
ネットワークと接続する情報処理装置が、送信データを圧縮して圧縮データを生成し、
前記圧縮データのサイズについての前記送信データのサイズに対する比率を算出し、
前記比率が前記閾値未満である場合には、生成した前記圧縮データを記憶させておいたメモリから前記圧縮データを読み出して前記ネットワークに送信し、
前記比率が閾値以上である場合には、生成した前記圧縮データの前記メモリへの記憶と前記メモリからの前記圧縮データの読み出しとをスキップして、圧縮前の前記送信データを前記ネットワークに送信し、
前記閾値は、前記圧縮データを前記ネットワークから受信した場合に前記圧縮データを展開して前記送信データを復元する展開部についての前記復元された送信データの出力の速度で前記ネットワークの速度を除算した値を１から減算することによって得られる値である、
情報処理方法。
【請求項3】
ネットワークと接続するコンピュータに、送信データを圧縮して圧縮データを生成し、
前記圧縮データのサイズについての前記送信データのサイズに対する比率を算出し、
前記比率が前記閾値未満である場合には、生成した前記圧縮データを記憶させておいたメモリから前記圧縮データを読み出して前記ネットワークに送信し、
前記比率が閾値以上である場合には、生成した前記圧縮データの前記メモリへの記憶と前記メモリからの前記圧縮データの読み出しとをスキップして、圧縮前の前記送信データを前記ネットワークに送信する、
処理を実行させ、
前記閾値は、前記圧縮データを前記ネットワークから受信した場合に前記圧縮データを展開して前記送信データを復元する展開部についての前記復元された送信データの出力の速度で前記ネットワークの速度を除算した値を１から減算することによって得られる値である、
プログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、情報処理装置、情報処理方法、およびプログラムに関する。
【背景技術】
【0002】
ＣＰＵ（Central Processing Unit）で動作するソフトウェアでは不向きな処理をＧＰＵ（Graphics Processing Unit）やＦＰＧＡ（Field-Programmable Gate Array）等のハードウェア（ＨＷ）アクセラレータで行うことで、処理を高速化する技術がある。ＨＷアクセラレータは、ウェブ検索やクラウドサービスなど様々な分野で利用されている。
【0003】
また、ＷＡＮ（Wide Area Network）広帯域化のためのＷＡＮ高速化技術が知られている。
【0004】
ＷＡＮ高速化技術には、大きく分けて以下の２つのアプローチが取られている。
（１）トランスポート最適化：ＴＣＰ（Transmission Control Protocol）／ＵＤＰ（User Datagram Protocol）を改良し、遅延やパケットロスがある場合にもＷＡＮ帯域を有効活用可能する。
（２）データ最適化：送信データをＷＡＮに送る前に圧縮しておくことで、ＷＡＮ上を流れるデータ容量を削減し、実効帯域を向上させる。
（１）トランスポート最適化：ＴＣＰ（Transmission Control Protocol）／ＵＤＰ（User Datagram Protocol）を改良し、遅延やパケットロスがある場合にもＷＡＮ帯域を有効活用可能する。
（２）データ最適化：送信データをＷＡＮに送る前に圧縮しておくことで、ＷＡＮ上を流れるデータ容量を削減し、実効帯域を向上させる。
【0005】
データ最適化は計算量が大きく、ＣＰＵで実行する場合にボトルネックになる。そのため、送信データの圧縮処理をＦＰＧＡで行うことで高速化している。
【0006】
【0007】
送信システム１１は、クライアント１２およびＷＡＮ高速化部１３を有し、受信システム２１は、ＷＡＮ高速化部２２およびサーバ２３を有する。ＷＡＮ高速化部１３とＷＡＮ高速化部２２はＷＡＮ３１を介して接続されている。
【0008】
クライアント１２からサーバ２３に送信データを送信する場合、クライアント１２は、ＷＡＮ高速化部１３に送信データを送信し、ＷＡＮ高速化部１３は、受信した送信データを圧縮して圧縮データを生成する。ＷＡＮ高速化部１３は、圧縮データをＷＡＮ３１を介してＷＡＮ高速化部２２に送信する。
【0009】
ＷＡＮ高速化部２２は、受信した圧縮データを展開して送信データを復元する。ＷＡＮ高速化部２２は、送信データをサーバ２３に送信する。
【0010】
このように、データ最適化によるＷＡＮ高速化技術では、圧縮データをＷＡＮへ送出することで、ＷＡＮの使用帯域を削減できる。
【0011】
高負荷時等のストレージ装置に対するキャッシュ処理に起因して、スループットが低下する等の問題を解消する技術が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0012】
【文献】特開２０１７－５８８５８号公報
【文献】特開２００５－３０１６０７号公報
【文献】特開平４－３５９３１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
情報処理装置がＦＰＧＡを用いて送信データの圧縮処理を行う場合、例えば、ＣＰＵとＦＰＧＡ間のバスが逼迫すると性能が低下する。例えば、データの圧縮率が低い場合にバスへの負荷が大きくなり性能が低下する場合がある。
【0014】
１つの側面において、本発明は、データの送信処理において情報処理装置の性能低下の防止を目的とする。
【課題を解決するための手段】
【0015】
実施の形態の情報処理装置は、ネットワークと接続し、メモリと、前記メモリと接続する処理回路と、処理部と、を備える。前記処理回路は、圧縮部と、算出部と、判定部と、を有する。
【0016】
前記圧縮部は、送信データを圧縮して圧縮データを生成すると共に、生成した前記圧縮データを前記メモリに記憶させる。
前記算出部は、前記圧縮データのサイズについての前記送信データのサイズに対する比率を算出する。
前記判定部は、前記比率が閾値以上である場合には圧縮前の前記送信データを前記ネットワークに送信すると判定し、前記比率が前記閾値未満である場合には前記圧縮データを前記ネットワークに送信すると判定する。なお、前記閾値は、前記圧縮データを前記ネットワークから受信した場合に前記圧縮データを展開して前記送信データを復元する展開部についての前記復元された送信データの出力の速度で前記ネットワークの速度を除算した値を１から減算することによって得られる値である。
前記算出部は、前記圧縮データのサイズについての前記送信データのサイズに対する比率を算出する。
前記判定部は、前記比率が閾値以上である場合には圧縮前の前記送信データを前記ネットワークに送信すると判定し、前記比率が前記閾値未満である場合には前記圧縮データを前記ネットワークに送信すると判定する。なお、前記閾値は、前記圧縮データを前記ネットワークから受信した場合に前記圧縮データを展開して前記送信データを復元する展開部についての前記復元された送信データの出力の速度で前記ネットワークの速度を除算した値を１から減算することによって得られる値である。
【0017】
前記処理部は、前記メモリから前記圧縮データを読み出すと共に、前記判定部の判定結果に基づいて、前記圧縮データと、圧縮前の前記送信データとのいずれかを前記ネットワークに送信する。
前記判定部は、圧縮前の前記送信データを前記ネットワークに送信すると判定した場合には、前記圧縮部による前記圧縮データの前記メモリへの記憶と、前記処理部による前記メモリからの前記圧縮データの読み出しとをスキップさせる。
前記判定部は、圧縮前の前記送信データを前記ネットワークに送信すると判定した場合には、前記圧縮部による前記圧縮データの前記メモリへの記憶と、前記処理部による前記メモリからの前記圧縮データの読み出しとをスキップさせる。
【発明の効果】
【0018】
実施の形態の情報処理装置によれば、データの送信において情報処理装置の性能低下を防止できる。
【図面の簡単な説明】
【0019】
【図1】データ最適化によるＷＡＮ高速化技術の例を説明する図である。
【図2A】比較例の情報処理装置によるＷＡＮ高速化技術を説明する図である。
【図2B】比較例の情報処理装置によるＷＡＮ高速化技術を説明する図である。
【図2C】比較例の情報処理装置によるＷＡＮ高速化技術を説明する図である。
【図2D】比較例の情報処理装置によるＷＡＮ高速化技術を説明する図である。
【図2E】比較例の情報処理装置によるＷＡＮ高速化技術を説明する図である。
【図2F】比較例の情報処理装置によるＷＡＮ高速化技術を説明する図である。
【図3】比較例の問題点を説明する図である。
【図4】実施の形態の情報処理装置の構成図である。
【図5A】実施の形態の送信処理を説明する図である。
【図5B】実施の形態の送信処理を説明する図である。
【図5C】実施の形態の送信処理を説明する図である。
【図5D】実施の形態の送信処理を説明する図である。
【図5E】実施の形態の送信処理を説明する図である。
【図6】実施の形態の圧縮データが送信される場合の送信処理のシーケンス図である。
【図7】実施の形態の圧縮データが送信されない場合の送信処理のシーケンス図である。
【図8】実施の形態のＣＰＵの処理のフローチャートである。
【図9】実施の形態の圧縮部の処理のフローチャートである。
【図10】実施の形態のスキップ判定部の処理のフローチャートである。
【発明を実施するための形態】
【0020】
以下、図面を参照しながら実施の形態について説明する。
最初に比較例のＷＡＮ高速化技術と問題点について説明する。
最初に比較例のＷＡＮ高速化技術と問題点について説明する。
【0021】
図２Ａ～２Ｆは、比較例の情報処理装置によるＷＡＮ高速化技術を説明する図である。
図２Ａ：情報処理装置５１は、ＣＰＵ５２、メインメモリ５３、ＨＤＤ（Hard Disk Drive）５４、ネットワークＩＦ（Interface）５５、ＦＰＧＡ５６、およびＤＤＲ（Double-Data-Rate Synchronous）メモリ５７を有する。
図２Ａ：情報処理装置５１は、ＣＰＵ５２、メインメモリ５３、ＨＤＤ（Hard Disk Drive）５４、ネットワークＩＦ（Interface）５５、ＦＰＧＡ５６、およびＤＤＲ（Double-Data-Rate Synchronous）メモリ５７を有する。
【0022】
ＣＰＵ５２は、メモリバス６１を介してメインメモリ５３と接続されている。ＣＰＵ５２は、クライアントアプリ５８およびＷＡＮ高速化アプリ５９をメインメモリ５３を利用して実行する。ＣＰＵ５２、ＨＤＤ５４、ネットワークＩＦ５５、およびＦＰＧＡ５６は、バス６２（例えば、PCI Expressバス）を介して、互いに接続されている。ＦＰＧＡ５６は、バス６３を介してＤＤＲメモリ５７と接続されている。ネットワークＩＦ５５は、ＷＡＮと接続されている。また、送信データはＨＤＤ１３１に記憶されているとする。
【0023】
クライアントアプリ５８は、送信データをＨＤＤ５４から読み出し、送信データと送信データの送信要求をＷＡＮ高速化アプリ５９に送信する。ＷＡＮ高速化アプリ５９は、送信データをメインメモリ５３に送信し、送信データをメインメモリ５３に記憶する。
【0024】
図２Ｂ：ＷＡＮ高速化アプリ５９を実行するＣＰＵ５２は、送信データをＤＤＲメモリ５７へ転送する。詳細には、ＣＰＵ５２は、送信データをＦＰＧＡ５６に送信し、ＦＰＧＡ５６は送信データをＤＤＲメモリ５７に記憶する。
【0025】
図２Ｃ：ＦＰＧＡ５６は、ＤＤＲメモリ５７から送信データを読み出し、送信データを圧縮して圧縮データを生成する。ＦＰＧＡ５６は、ＤＤＲメモリ５７に圧縮データを記憶する。
【0026】
【0027】
図２Ｆ：ＷＡＮ高速化アプリ５９を実行するＣＰＵ５２は、メインメモリ５３から圧縮データを読み出し、圧縮データをネットワークＩＦ５５に送信する。ネットワークＩＦ５５は圧縮データをＷＡＮを介して送信先に送信する。
【0028】
図３は、比較例の問題点を説明する図である。
情報処理装置５１において、ＦＰＧＡ５６とＤＤＲメモリ５７の間のバス６３またはＣＰＵ５２とＦＰＧＡ５６の間のバス６２が逼迫した際に性能が低下する。ＦＰＧＡ５６が高並列処理をする場合、ＦＰＧＡ５６内の演算機ごとのアクセスタイミングの揺れにより、一時的にバス６２、６３の負荷が大きくなる場合がある。それにより、情報処理装置５１の性能が低下する場合がある。
情報処理装置５１において、ＦＰＧＡ５６とＤＤＲメモリ５７の間のバス６３またはＣＰＵ５２とＦＰＧＡ５６の間のバス６２が逼迫した際に性能が低下する。ＦＰＧＡ５６が高並列処理をする場合、ＦＰＧＡ５６内の演算機ごとのアクセスタイミングの揺れにより、一時的にバス６２、６３の負荷が大きくなる場合がある。それにより、情報処理装置５１の性能が低下する場合がある。
【0029】
また、データによって圧縮率は変動するが、圧縮率が低い場合は圧縮データのサイズが大きくなるためバス６２，６３への負担が増し、更なる性能低下に繋がる場合がある。
【0030】
図４は実施の形態の情報処理装置の構成図である。
情報処理装置１０１は、ＣＰＵ１１１、メインメモリ１２１、ＨＤＤ１３１、ネットワークＩＦ１４１、ＦＰＧＡ１５１、およびＤＤＲメモリ１６１を有する。情報処理装置１０１は、例えば、サーバ等のコンピュータである。
情報処理装置１０１は、ＣＰＵ１１１、メインメモリ１２１、ＨＤＤ１３１、ネットワークＩＦ１４１、ＦＰＧＡ１５１、およびＤＤＲメモリ１６１を有する。情報処理装置１０１は、例えば、サーバ等のコンピュータである。
【0031】
ＣＰＵ１１１は、メモリバス１７１を介してメインメモリ１２１と接続されている。ＣＰＵ１１１、ＨＤＤ１３１、ネットワークＩＦ１４１、およびＦＰＧＡ１５１は、バス１８１を介して、互いに接続されている。ＣＰＵ１１１は、処理部の一例である。
【0032】
ＦＰＧＡ１５１は、スキップ判定部１５２、圧縮部１５３、およびバッファ１５４を有する。ＦＰＧＡ１５１は、バス１９１を介してＤＤＲメモリ１６１と接続されている。ＦＰＧＡ１５１は、再構成可能な集積回路であり、処理回路の一例である。スキップ判定部１５２は、判定部の一例である。スキップ判定部１５２および圧縮部１５３は、算出部の一例である。
【0033】
ＨＤＤ１３１は、情報処理装置１０１で使用されるプログラムやデータ等を記憶する。ＨＤＤ１３１は、クライアントアプリ１３２およびＷＡＮ高速化アプリ１３３を記憶する。クライアントアプリ１３２は、送信データの送信要求を行うプログラムであり、ＷＡＮ高速化アプリ１３３は、送信要求に応じて、送信データまたは圧縮データをネットワークＩＦ１４１を介して送信先の装置に送信するプログラムである。
【0034】
ＣＰＵ１１１は、メインメモリ１２１を利用してクライアントアプリ１３２を実行することにより、送信アプリ部として動作する。ＣＰＵ１１１は、メインメモリ１２１を利用してＷＡＮ高速化アプリ１３３を実行することにより、メイン処理部として動作する。
【0035】
ネットワークＩＦ１４１は、ＷＡＮと接続し、通信に伴うデータ変換を行う通信インターフェースである。ＷＡＮは、ネットワークの一例である。
【0036】
【0037】
図５Ａ：ＣＰＵ１１１は、クライアントアプリ１３２を実行することにより、送信アプリ部１１２として動作し、ＷＡＮ高速化アプリ１３３を実行することにより、メイン処理部１１３として動作する。また、送信データはＨＤＤ１３１に記憶されているとする。
【0038】
送信アプリ部１１２は、送信データをＨＤＤ１３１から読み出し、送信データと送信データの送信要求をメイン処理部１１３に送信する。メイン処理部１１３は、送信データをメインメモリ１２１に送信し、送信データをメインメモリ１２１に記憶する。
【0039】
図５Ｂ：ＣＰＵ１１１は、送信データをＤＤＲメモリ１６１へ転送する。詳細には、ＣＰＵ１１１は、送信データをＦＰＧＡ１５１に送信し、ＦＰＧＡ１５１は送信データをＤＤＲメモリ１６１に記憶する。
【0040】
図５Ｃ：圧縮部１５３は、ＤＤＲメモリ１６１から送信データを読み出し、送信データを圧縮して圧縮データを生成する。圧縮部１５３は、圧縮データをバッファ１５４に書き込む。圧縮完了時に圧縮部１５３は、スキップ判定部１６２に圧縮率を送信する。
【0041】
図５Ｄ：スキップ判定部１５２は、圧縮率に基づいて、送信データまたは圧縮データのいずれかを送信するか判定（スキップ判定）する。ここでは、圧縮率が悪く、圧縮データを送信しないと判定された、すなわち性能低下を起こすと判定されたとする。スキップ判定部１５２は、スキップ要求をＣＰＵ１１１と圧縮部１５３に送信する。
【0042】
図５Ｅ：ＦＰＧＡ１５１は、圧縮データに対する残りの処理(圧縮データのＤＤＲメモリ１６１とＣＰＵ１１１への転送)をスキップする。ＣＰＵ１１１は、送信データをメインメモリ１２１から読み出してネットワークＩＦ１４１に送信する。
【0043】
実施の形態の情報処理装置１０１によれば、性能低下が予測される場合に圧縮データのＤＤＲメモリ１６１やＣＰＵ１１１へ転送をスキップし、ＣＰＵ１１１から圧縮前のデータを送信する。このようにして、圧縮されにくいデータが入力された場合やバス性能が一時的に低下した場合に情報処理装置全体の性能が低下することを防ぐことができる。圧縮データのＤＤＲメモリ１６１やＣＰＵ１１１へ転送をスキップすることで、バス１８１，１９１の帯域を節約することが出来る。
【0044】
図６は、実施の形態の圧縮データが送信される場合の送信処理のシーケンス図である。
上述のように、ＣＰＵ１１１は、クライアントアプリ１３２を実行することにより、送信アプリ部１１２として動作し、ＷＡＮ高速化アプリ１３３を実行することにより、メイン処理部１１３として動作する。
上述のように、ＣＰＵ１１１は、クライアントアプリ１３２を実行することにより、送信アプリ部１１２として動作し、ＷＡＮ高速化アプリ１３３を実行することにより、メイン処理部１１３として動作する。
【0045】
ステップＳ５０１－ｉ（ｉ＝１～３）において、送信アプリ部１１２は、送信データをＨＤＤ１３１から読み出し、送信データと送信データの送信要求をメイン処理部１１３に送信する。メイン処理部１１３は、送信データをメインメモリ１２１に送信し、送信データをメインメモリ１２１に記憶する。
【0046】
ステップＳ５０２－ｉにおいて、メイン処理部１１３は、送信データをＦＰＧＡ１５１に送信し、ＦＰＧＡ１５１は送信データをＤＤＲメモリ１６１に記憶する。
【0047】
ステップＳ５０３において、メイン処理部１１３は、送信データに対する圧縮処理のリクエストを圧縮部１５３に送信する。
【0048】
ステップＳ５０４－ｉにおいて、圧縮部１５３は、圧縮処理のリクエストを受信し、ＤＤＲメモリ１６１から送信データを読み出し、送信データを圧縮して圧縮データを生成する。
【0049】
ステップＳ５０５－ｉにおいて、圧縮部１５３は、圧縮データをバッファ１５４に記憶する。
【0050】
ステップＳ５０６において、圧縮部１５３は、圧縮データのサイズと送信データのサイズの比率（以下、圧縮率と呼ぶ）を算出する。すなわち、「圧縮率＝圧縮データのサイズ／送信データのサイズ」である。圧縮率の値が小さいほど送信データをより小さく圧縮できていることを示す。圧縮部１５３は、圧縮データの利用可否の問い合わせと算出した圧縮率をスキップ判定部１５２に送信する。スキップ判定部１５２は、圧縮率に基づいて、送信データまたは圧縮データのいずれかを送信するか判定（スキップ判定）する。ここでは、圧縮データを送信すると判定された（ＯＫ）とする。尚、圧縮部１５３は、送信データのサイズと圧縮データのサイズをスキップ判定部１５２に送信し、スキップ判定部１５２が圧縮率を算出してもよい。
【0051】
ステップＳ５０７において、スキップ判定部１５２は、圧縮データを送信することを示すＯＫ（圧縮データ転送要求）を圧縮部１５３に送信する。
【0052】
ステップＳ５０８－ｉにおいて、圧縮部１５３は、圧縮データをＤＤＲメモリ１６１に送信する指示をバッファ１５４に送信する。
【0053】
ステップＳ５０９－ｉにおいて、バッファ１５４は、記憶している圧縮データをＤＤＲメモリ１６１に送信し、ＤＤＲメモリ１６１は、圧縮データを記憶する。
【0054】
ステップＳ５１０において、圧縮部１５３は、処理完了通知をメイン処理部に送信する。
【0055】
ステップＳ５１１において、メイン処理部１１３は、ＤＤＲメモリ１６１に圧縮データの読み出しを要求する。
【0056】
ステップＳ５１２－ｉにおいて、メイン処理部１１３は、ＤＤＲメモリ１６１から圧縮データを受信する。
【0057】
ステップＳ５１３において、メイン処理部１１３は、圧縮データを送信先の装置に送信する。詳細には、メイン処理部１１３は、圧縮データをネットワークＩＦ１４１に送信する。ネットワークＩＦ１４１は、圧縮データを接続されているＷＡＮに出力する。
【0058】
【0059】
ステップＳ６０１－ｉ（ｉ＝１～３）において、送信アプリ部１１２は、送信データをＨＤＤ１３１から読み出し、送信データと送信データの送信要求をメイン処理部１１３に送信する。メイン処理部１１３は、送信データをメインメモリ１２１に送信し、送信データをメインメモリ１２１に記憶する。
【0060】
ステップＳ６０２－ｉにおいて、メイン処理部１１３は、送信データをＦＰＧＡ１５１に送信し、ＦＰＧＡ１５１は送信データをＤＤＲメモリ１６１に記憶する。
【0061】
ステップＳ６０３において、メイン処理部１１３は、送信データの圧縮リクエストを圧縮部１５３に送信する。
【0062】
ステップＳ６０４－ｉにおいて、圧縮部１５３は、ＤＤＲメモリ１６１から送信データを読み出し、送信データを圧縮して圧縮データを生成する。
【0063】
ステップＳ６０５－ｉにおいて、圧縮部１５３は、圧縮データをバッファ１５４に記憶する。
【0064】
ステップＳ６０６において、圧縮部１５３は、圧縮データのサイズと送信データのサイズの比率（以下、圧縮率と呼ぶ）を算出する。圧縮部１５３は、圧縮データの利用可否の問い合わせと算出した圧縮率をスキップ判定部１５２に送信する。スキップ判定部１５２は、圧縮率に基づいて、送信データまたは圧縮データのいずれかを送信するか判定（スキップ判定）する。ここでは、圧縮データを送信しないと判定された（ＮＧ）とする。尚、圧縮部１５３は、送信データのサイズと圧縮データのサイズをスキップ判定部１５２に送信し、スキップ判定部１５２が圧縮率を算出してもよい。
【0065】
ステップＳ６０７において、スキップ判定部１５２は、スキップ要求をメイン処理部１１３に送信する。また、スキップ判定部１５２は、圧縮データを送信しないことを示すＮＧを圧縮部１５３に送信する（不図示）。なお、スキップ判定部１５２の代わりに圧縮部１５３がスキップ要求をメイン処理部１１３に送信してもよい。
【0066】
ステップＳ６０８において、メイン処理部１１３は、圧縮されていない送信データを送信先の装置に送信する。詳細には、メイン処理部１１３は、送信データをメインメモリ１２１から読み出してネットワークＩＦ１４１に送信する。ネットワークＩＦ１４１は、送信データを接続されているＷＡＮに出力する。
【0067】
【0068】
ステップＳ８０１において、メイン処理部１１３は、送信アプリ部１１２から送信データＸを受信する。メイン処理部１１３が送信データを受信すると制御はステップＳ８０２に進む。
【0069】
ステップＳ８０２において、メイン処理部１１３は、ＤＤＲメモリ１６１に送信データＸを転送する。
【0070】
ステップＳ８０３において、メイン処理部１１３は、メイン処理部１１３は、送信データＸに対する圧縮処理のリクエストを圧縮部１５３に送信する。そして、メイン処理部１１３は、ＦＰＧＡ１５１からの応答を待つ。メイン処理部１１３がＦＰＧＡ１５１から応答を受信したら制御はステップＳ８０４に進む。
【0071】
ステップＳ８０４において、メイン処理部１１３は、受信した応答が処理完了通知かスキップ要求か判定する。受信した応答が処理完了通知である場合、制御はステップＳ８０５に進み、受信した応答がスキップ要求である場合、制御はステップＳ８０６に進む。
【0072】
ステップＳ８０５において、メイン処理部１１３は、送信データＸを圧縮した圧縮データをＤＤＲメモリ１６１から読み出し、圧縮データをネットワークＩＦ１４１に送信する。
【0073】
ステップＳ８０６において、メイン処理部１１３は、送信データＸ（圧縮前データ）をメインメモリ１２１から読み出してネットワークＩＦ１４１に送信する。
【0074】
図９は、実施の形態の圧縮部の処理のフローチャートである。
ステップＳ８１１において、圧縮部１５３は、メイン処理部１１３から送信データＸの圧縮処理のリクエスト（圧縮リクエスト）を受信する。
ステップＳ８１１において、圧縮部１５３は、メイン処理部１１３から送信データＸの圧縮処理のリクエスト（圧縮リクエスト）を受信する。
【0075】
ステップＳ８１２において、圧縮部１５３は、ＤＤＲメモリ１６１から送信データＸを読み出す。
【0076】
ステップＳ８１３において、圧縮部１５３は、送信データＸに対して圧縮処理を実行して圧縮データを生成する。圧縮部１５３は、圧縮データをバッファ１５３に転送し、バッファ１５３に圧縮データを記憶する。
【0077】
ステップＳ８１４において、圧縮部１５３は、スキップ判定部１５２に圧縮データの利用可否を問い合わせる。また、圧縮部１５３は、問い合わせと一緒に圧縮データＸのサイズosizeXおよび圧縮データのサイズcsizeXを送信する。圧縮部１５３は、圧縮データＸの圧縮率を送信してもよい。
【0078】
ステップＳ８１５において、圧縮部１５３は、スキップ判定部１５２から通知を受信し、通知が圧縮データを送信することを示すＯＫか圧縮データを送信しないことを示すＮＧか判定する。通知がＯＫの場合、制御はステップＳ８１６に進み、通知がＮＧの場合、制御はステップＳ８１８に進む。
【0079】
ステップＳ８１６において、圧縮部１５３は、バッファ１５４に記憶された送信データＸを圧縮した圧縮データをＤＤＲメモリ１６１に転送する。
【0080】
ステップＳ８１７において、圧縮部１５３は、処理完了通知をメイン処理部１１３に送信する。
【0081】
ステップＳ８１８において、圧縮部１５３は、バッファ１５４に記憶された送信データＸを圧縮した圧縮データを破棄する。
【0082】
ステップＳ８１９において、圧縮部１５３は、スキップ要求をメイン処理部１１３に送信する。尚、スキップ判定部１５２がスキップ要求をメイン処理部１１３に送信する場合は、ステップＳ８１９は省略してもよい。
【0083】
図１０は、実施の形態のスキップ判定部の処理のフローチャートである。
ステップＳ８２１において、スキップ判定部１５２は、圧縮部１５３から圧縮データの利用可否の問い合わせを受信する。また、スキップ判定部１５２は、圧縮部１５３から送信データＸのサイズおよび圧縮データのサイズを受信する。また、スキップ判定部１５２は、圧縮部１５３から圧縮率を受信してもよい。
ステップＳ８２１において、スキップ判定部１５２は、圧縮部１５３から圧縮データの利用可否の問い合わせを受信する。また、スキップ判定部１５２は、圧縮部１５３から送信データＸのサイズおよび圧縮データのサイズを受信する。また、スキップ判定部１５２は、圧縮部１５３から圧縮率を受信してもよい。
【0084】
ステップＳ８２２において、スキップ判定部１５２は、送信データＸのサイズをosizeXとし、圧縮データのサイズをcsizeXとする。
【0085】
ステップＳ８２３において、スキップ判定部１５２は、送信データＸの圧縮率R_Xを算出する。圧縮率R_Xは、圧縮率R_X=圧縮データのサイズcsizeX/送信データＸのサイズosizeXにより算出される。
【0086】
尚、スキップ判定部１５２は、圧縮部１５３から圧縮率を受信した場合には、ステップＳ８２２，Ｓ８２３の処理は省略してもよい。
【0087】
ステップＳ８２４において、スキップ判定部１５２は、判定結果retを初期化、すなわち判定結果retを１に設定する。
【0088】
ステップＳ８２５において、スキップ判定部１５２は、圧縮率R_Xが閾値R_th以上であるか判定する。圧縮率R_Xが閾値R_th以上である場合、スキップ判定部１５２は、判定結果retを０に設定する。圧縮率R_Xが閾値R_th未満である場合、判定結果retは１のままである。
【0089】
閾値R_thは、例えば、閾値R_th＝１－ＷＡＮ速度／展開速度とする。ＷＡＮ速度は、ネットワークＩＦ１４１と接続しているネットワーク（ＷＡＮ）の速度（容量）である。展開速度は、送信データＸ（または圧縮データ）の送信先の装置において、受信した圧縮データを展開する展開部の性能を示す。展開速度は、展開部の出力データ（すなわち、圧縮データを展開した送信データ）の出力の速度である。閾値R_thは、予め設定されているとする。
【0090】
例えば、ＷＡＮ速度＝１０Ｇｂｐｓ、展開速度＝４０Ｇｂｐｓの場合、閾値R_thは０．７５となる。例えば、ＷＡＮ速度＝１Ｇｂｐｓ、展開速度＝４０Ｇｂｐｓの場合、閾値R_thは０．９７５となる。圧縮率に基づいて判定することで、送信データが圧縮されにくい場合には、圧縮データが送信されず、バス１８１，１９１の負担が低減される。また、ＷＡＮ速度および展開速度に基づいて判定することで、送信先へのデータの転送速度を考慮した判定を行うことが出来る。
【0091】
また、ステップＳ８２５において、スキップ判定部１５２は、以下のような判定方法を用いて判定結果retを０に設定してもよい。
【0092】
・ＦＰＧＡ側バス帯域重視
スキップ判定部１５２は、生成された圧縮データのサイズを圧縮データが生成された時刻とともに記録しておく。そして、直近１秒で生成された圧縮データのサイズがＦＰＧＡ１５１とＤＤＲメモリ１６１間のバス１９１の速度*０．６より大きい場合、スキップ判定部１５２は、判定結果retを０に設定する。
スキップ判定部１５２は、生成された圧縮データのサイズを圧縮データが生成された時刻とともに記録しておく。そして、直近１秒で生成された圧縮データのサイズがＦＰＧＡ１５１とＤＤＲメモリ１６１間のバス１９１の速度*０．６より大きい場合、スキップ判定部１５２は、判定結果retを０に設定する。
【0093】
例えば、ＦＰＧＡ１５１とＤＤＲメモリ１６１間のバス１９１の速度が64Gbps(8GB/s)の場合、直近1秒で4.8GByteより大きい圧縮データが生成されていれば、スキップ判定部１５２は、判定結果retを０に設定する。このように、バス１９１に余裕が少ない場合に、圧縮データを送信しないことで、バスの逼迫による性能低下を防止できる。
【0094】
・ＷＡＮ空き容量重視
スキップ判定部１５２は、送信側である情報処理装置１０１のデータの入力レートを記録しておく。データの入力レートは、ＣＰＵ１１１がネットワークＩＦ１４１を介して送信先に送信した所定時間（例えば１秒）当たりのデータのサイズである。
スキップ判定部１５２は、送信側である情報処理装置１０１のデータの入力レートを記録しておく。データの入力レートは、ＣＰＵ１１１がネットワークＩＦ１４１を介して送信先に送信した所定時間（例えば１秒）当たりのデータのサイズである。
【0095】
例えば、直近1秒の入力レートがＷＡＮ速度未満である場合、スキップ判定部１５２は、判定結果retを０に設定する。すなわち、ＷＡＮの帯域に余裕がある場合には、圧縮データを送信しなくてもよいと考えられるため、圧縮データを送信せずに、バス１８１，１９１およびＦＰＧＡ１５１の負荷を低減する。
【0096】
ステップＳ８２６において、スキップ判定部１５２は、判定結果retが０であるか否か判定する。判定結果retが０である場合、制御はステップＳ８２７に進み、判定結果retが０でない（すなわち、判定結果ret＝１）場合、制御はステップＳ８２８に進む。
【0097】
ステップＳ８２７において、スキップ判定部１５２は、圧縮データを送信しないことを示すＮＧを圧縮部１５３に送信する。
【0098】
ステップＳ８２８において、スキップ判定部１５２は、圧縮データを送信することを示すＯＫを圧縮部１５３に送信する。
【0099】
実施の形態の情報処理装置によれば、データの送信において情報処理装置の性能低下を防止できる。
【0100】
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
ネットワークと接続する情報処理装置であって、
送信データを圧縮して圧縮データを生成する圧縮部と
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する判定部と、
を有する処理回路と、
前記判定部の判定結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する処理部と、
を備える情報処理装置。
（付記２）
前記処理回路は、前記判定部の判定結果に基づいて、前記処理回路と接続するメモリに前記圧縮データを記憶する付記１記載の情報処理装置。
（付記３）
前記処理回路は、前記判定部が前記圧縮データを前記ネットワークに送信すると判定した場合のみ、前記メモリに前記圧縮データを記憶する付記２記載の情報処理装置。
（付記４）
前記圧縮データのサイズと前記送信データのサイズの比率を算出する算出部をさらに備え、
前記判定部は、前記比率に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１乃至３のいずれか１項に記載の情報処理装置。
（付記５）
前記判定部は、所定期間内に生成された圧縮データのサイズおよび前記メモリと前記処理回路の間のバスの速度に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１乃至３のいずれか１項に記載の情報処理装置。
（付記６）
ネットワークと接続する情報処理装置が、
送信データを圧縮して圧縮データを生成し、
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定し、
前記判定の結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する、
情報処理方法。
（付記７）
前記判定の結果に基づいて、前記処理回路と接続するメモリに前記圧縮データを記憶する付記６記載の情報処理方法。
（付記８）
前記圧縮データを前記ネットワークに送信すると判定された場合のみ、前記メモリに前記圧縮データを記憶する付記７記載の情報処理方法。
（付記９）
前記圧縮データのサイズと前記送信データのサイズの比率を算出し、
前記比率に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記６乃至８のいずれか１項に記載の情報処理方法。
（付記１０）
前記判定する処理は、所定期間内に生成された圧縮データのサイズおよび前記メモリと前記処理回路の間のバスの速度に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記６乃至８のいずれか１項に記載の情報処理方法。
（付記１１）
ネットワークと接続するコンピュータに、
送信データを圧縮して圧縮データを生成し、
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定し、
前記判定の結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する、
処理を実行させるプログラム。
（付記１２）
前記コンピュータは、前記判定の結果に基づいて、前記処理回路と接続するメモリに前記圧縮データを記憶する付記１１記載のプログラム。
（付記１３）
前記コンピュータは、前記圧縮データを前記ネットワークに送信すると判定された場合のみ、前記メモリに前記圧縮データを記憶する付記１２記載のプログラム。
（付記１４）
前記コンピュータは、
前記圧縮データのサイズと前記送信データのサイズの比率を算出し、
前記比率に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１１乃至１３のいずれか１項に記載のプログラム。
（付記１５）
前記コンピュータは、前記判定する処理において、所定期間内に生成された圧縮データのサイズおよび前記メモリと前記処理回路の間のバスの速度に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１１乃至１３のいずれか１項に記載のプログラム。
（付記１）
ネットワークと接続する情報処理装置であって、
送信データを圧縮して圧縮データを生成する圧縮部と
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する判定部と、
を有する処理回路と、
前記判定部の判定結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する処理部と、
を備える情報処理装置。
（付記２）
前記処理回路は、前記判定部の判定結果に基づいて、前記処理回路と接続するメモリに前記圧縮データを記憶する付記１記載の情報処理装置。
（付記３）
前記処理回路は、前記判定部が前記圧縮データを前記ネットワークに送信すると判定した場合のみ、前記メモリに前記圧縮データを記憶する付記２記載の情報処理装置。
（付記４）
前記圧縮データのサイズと前記送信データのサイズの比率を算出する算出部をさらに備え、
前記判定部は、前記比率に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１乃至３のいずれか１項に記載の情報処理装置。
（付記５）
前記判定部は、所定期間内に生成された圧縮データのサイズおよび前記メモリと前記処理回路の間のバスの速度に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１乃至３のいずれか１項に記載の情報処理装置。
（付記６）
ネットワークと接続する情報処理装置が、
送信データを圧縮して圧縮データを生成し、
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定し、
前記判定の結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する、
情報処理方法。
（付記７）
前記判定の結果に基づいて、前記処理回路と接続するメモリに前記圧縮データを記憶する付記６記載の情報処理方法。
（付記８）
前記圧縮データを前記ネットワークに送信すると判定された場合のみ、前記メモリに前記圧縮データを記憶する付記７記載の情報処理方法。
（付記９）
前記圧縮データのサイズと前記送信データのサイズの比率を算出し、
前記比率に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記６乃至８のいずれか１項に記載の情報処理方法。
（付記１０）
前記判定する処理は、所定期間内に生成された圧縮データのサイズおよび前記メモリと前記処理回路の間のバスの速度に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記６乃至８のいずれか１項に記載の情報処理方法。
（付記１１）
ネットワークと接続するコンピュータに、
送信データを圧縮して圧縮データを生成し、
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定し、
前記判定の結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する、
処理を実行させるプログラム。
（付記１２）
前記コンピュータは、前記判定の結果に基づいて、前記処理回路と接続するメモリに前記圧縮データを記憶する付記１１記載のプログラム。
（付記１３）
前記コンピュータは、前記圧縮データを前記ネットワークに送信すると判定された場合のみ、前記メモリに前記圧縮データを記憶する付記１２記載のプログラム。
（付記１４）
前記コンピュータは、
前記圧縮データのサイズと前記送信データのサイズの比率を算出し、
前記比率に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１１乃至１３のいずれか１項に記載のプログラム。
（付記１５）
前記コンピュータは、前記判定する処理において、所定期間内に生成された圧縮データのサイズおよび前記メモリと前記処理回路の間のバスの速度に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１１乃至１３のいずれか１項に記載のプログラム。
【符号の説明】
【0101】
１０１ 情報処理装置
１１１ ＣＰＵ
１２１ メインメモリ
１３１ ＨＤＤ
１３２ クライアントアプリ
１３３ ＷＡＮ高速化アプリ
１４１ ネットワークＩＦ
１５１ ＦＰＧＡ
１５２ スキップ判定部
１５３ 圧縮部
１５４ バッファ
１６１ ＤＤＲメモリ
１７１ メモリバス
１８１ バス
１９１ バス
１１１ ＣＰＵ
１２１ メインメモリ
１３１ ＨＤＤ
１３２ クライアントアプリ
１３３ ＷＡＮ高速化アプリ
１４１ ネットワークＩＦ
１５１ ＦＰＧＡ
１５２ スキップ判定部
１５３ 圧縮部
１５４ バッファ
１６１ ＤＤＲメモリ
１７１ メモリバス
１８１ バス
１９１ バス
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図6】
【図7】
【図8】
【図9】
【図10】