(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-12-08
(45)【発行日】2022-12-16
(54)【発明の名称】固体撮像素子、及び、固体撮像素子の製造方法
(51)【国際特許分類】
H01L 31/10 20060101AFI20221209BHJP
H01L 31/107 20060101ALI20221209BHJP
H01L 27/146 20060101ALI20221209BHJP
【ＦＩ】
H01L31/10 A
H01L31/10 B
H01L27/146 A
【請求項の数】
10
(21)【出願番号】P 2018238928
(22)【出願日】2018-12-20
(65)【公開番号】P2020102498
(43)【公開日】2020-07-02
【審査請求日】2021-07-28
(73)【特許権者】
【識別番号】314012076
【氏名又は名称】パナソニックＩＰマネジメント株式会社
(74)【代理人】
【識別番号】100109210
【弁理士】
【氏名又は名称】新居 広守
(74)【代理人】
【識別番号】100137235
【弁理士】
【氏名又は名称】寺谷 英作
(74)【代理人】
【識別番号】100131417
【弁理士】
【氏名又は名称】道坂 伸一
(72)【発明者】
【氏名】中西 賢太郎
(72)【発明者】
【氏名】可部 達也
(72)【発明者】
【氏名】森 三佳
【審査官】桂城 厚
(56)【参考文献】
【文献】韓国公開特許第１０－２００７－０１１８３９１（ＫＲ，Ａ）
【文献】特表２００９－５２５６１９（ＪＰ，Ａ）
【文献】米国特許出願公開第２００６／００４３４３８（ＵＳ，Ａ１）
【文献】特開２００６－２１０９１９（ＪＰ，Ａ）
【文献】特開２０１１－１１４０６８（ＪＰ，Ａ）
【文献】特開２００４－１４６７６４（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１７／０１０４０２０（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３１／００－３１／０３９２
Ｈ０１Ｌ ３１／０８－３１／１１９
Ｈ０１Ｌ ３１／１８－３１／２０
Ｈ０１Ｌ ５１／４２－５１／４８
ＩＥＥＥ Ｘｐｌｏｒｅ
(57)【特許請求の範囲】
【請求項1】
シリコン基板と、前記シリコン基板上に層状に配置された絶縁層と、前記絶縁層上に層状に配置された半導体層とを有するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を備え、前記半導体層は、不純物を含み、且つ、前記ＳＯＩ基板に入射した光を光電変換する光電変換領域を有し、
前記ＳＯＩ基板は、前記光電変換領域を複数の画素領域に分離するトレンチ部を有し、
前記トレンチ部は、前記ＳＯＩ基板の上面から前記絶縁層に接触するまで延在している第１のトレンチを有し、
前記半導体層は、
前記絶縁層の上部に接触して形成された高濃度不純物拡散層と、
前記高濃度不純物拡散層の上部に接触し、且つ、前記高濃度不純物拡散層より前記不純物の濃度が低い低濃度不純物拡散層と、を有し、
前記光電変換領域は、前記低濃度不純物拡散層に形成され、第１導電型の第１の半導体層と、前記第１の半導体層に層状に配置され、前記第１導電型とは異なる第２導電型の第２の半導体層と、を有し、
前記低濃度不純物拡散層は、前記第１の半導体層及び前記第２の半導体層と前記第１のトレンチとを離間するように、前記第１の半導体層及び前記第２の半導体層と前記第１のトレンチとの間であって、且つ、前記第１の半導体層及び前記第２の半導体層と前記第１のトレンチとに接触するように設けられている、
固体撮像素子。
【請求項2】
前記光電変換領域は、フォトダイオード領域である、請求項１に記載の固体撮像素子。
【請求項3】
前記光電変換領域は、アバランシェ・フォトダイオード増倍領域である、請求項１に記載の固体撮像素子。
【請求項4】
前記複数の画素領域は、第１の波長領域の光を光電変換する第１の光電変換領域を含む第１の画素領域と、前記第１の波長領域より短波長領域である第２の波長領域の光を光電変換する第２の光電変換領域を含む第２の画素領域と、を有し、前記第１の光電変換領域は、前記第１導電型の前記第１の半導体層と、前記第１導電型とは異なる前記第２導電型の前記第２の半導体層と、を有し、
前記第２の光電変換領域は、前記第１導電型の第３の半導体層と、前記第２導電型の第４の半導体層と、を有し、
前記第２の半導体層は、前記第４の半導体層より厚い、
請求項３に記載の固体撮像素子。
【請求項5】
前記ＳＯＩ基板は、さらに、前記ＳＯＩ基板の上面から前記高濃度不純物拡散層と接触するまで延在し、且つ、前記高濃度不純物拡散層と電気的に接続されたコンタクト領域を有する、請求項１に記載の固体撮像素子。
【請求項6】
前記コンタクト領域は、前記低濃度不純物拡散層より不純物濃度が高い半導体である、請求項５に記載の固体撮像素子。
【請求項7】
前記コンタクト領域は、前記ＳＯＩ基板の上面に交差する方向に凹んだ凹部に配置された金属である、請求項５に記載の固体撮像素子。
【請求項8】
前記トレンチ部は、さらに、上面視で前記コンタクト領域の周囲に位置し、且つ、前記絶縁層に接触していない第２のトレンチを有する、請求項５～７のいずれか１項に記載の固体撮像素子。
【請求項9】
前記コンタクト領域は、前記ＳＯＩ基板を上面視した場合に、前記複数の画素領域のうち、隣り合う少なくとも２以上の画素領域の間に位置し、且つ、前記少なくとも２以上の画素領域と電気的に接続されている、請求項５～７のいずれか１項に記載の固体撮像素子。
【請求項10】
シリコン基板と、前記シリコン基板上に層状に配置された絶縁層と、前記絶縁層上に層状に配置された半導体層とを有するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を準備する準備ステップと、前記ＳＯＩ基板の上面から前記絶縁層に接触するまで延在している第１のトレンチを形成する形成ステップと、
前記半導体層に不純物を注入することで、前記ＳＯＩ基板に入射した光を光電変換する光電変換領域を形成する光電変換領域形成ステップと、を含み、
前記準備ステップでは、前記絶縁層の上部に接触して形成された高濃度不純物拡散層と、前記高濃度不純物拡散層の上部に位置し、且つ、前記高濃度不純物拡散層より前記不純物の濃度が低い低濃度不純物拡散層と、を前記半導体層に含む前記ＳＯＩ基板を準備し、
前記光電変換領域形成ステップでは、第１導電型の第１の半導体層と、前記第１の半導体層に層状に配置され、前記第１導電型とは異なる第２導電型の第２の半導体層と、を有する前記光電変換領域を前記低濃度不純物拡散層に形成し、且つ、前記低濃度不純物拡散層が、前記第１の半導体層及び前記第２の半導体層と前記第１のトレンチとを離間するように、前記第１の半導体層及び前記第２の半導体層と前記第１のトレンチとの間であって、且つ、前記第１の半導体層及び前記第２の半導体層と前記第１のトレンチとに接触するように、前記光電変換領域を形成する、
固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、固体撮像素子、及び、固体撮像素子の製造方法に関する。
【背景技術】
【0002】
従来、近赤外光（以下、ＩＲ光と表記）に高い分光感度特性を有する固体撮像素子として、化合物半導体を用いた固体撮像素子が知られている（例えば、特許文献１参照）。
【0003】
特許文献１に開示された固体撮像素子は、化合物半導体からなる基板（例えば、ＩｎＰ基板）上に形成され、単層の化合物半導体（例えば、ＩｎＧａＡｓＮ）からなる第１の受光層と、第１の受光層よりも長波長側の光の吸収効率が高い量子井戸構造（例えば、ＩｎＰ／ＩｎＡｓＰ構造）からなる第２の受光層と、を備えている。
【0004】
また、固体撮像素子における光電変換効率（以下、単に変換効率と表記）を向上するために、固体撮像素子が有する半導体基板に凹凸を形成した固体撮像素子が提案されている（例えば、特許文献２参照）。
【0005】
特許文献２に開示された固体撮像素子によれば、半導体基板に形成された凹凸により、固体撮像素子に入射した光が反射されるため、反射された光を光電変換することができる。そのため、特許文献２に開示された固体撮像素子によれば、変換効率が向上される。
【先行技術文献】
【特許文献】
【0006】
【文献】特開２００８－１５３３１１号公報
【文献】特開２０１０－２２６０７１号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、従来の化合物半導体からなる基板を備える固体撮像素子は、当該基板のウエハコストが高い課題がある。また、従来の化合物半導体を用いた固体撮像素子では、光を光電変換する光電変換領域を製造するためのプロセスコストも高い。このため、ウエハコスト及びプロセスコストが安くなるシリコン半導体基板を用い、且つ、ＩＲ光に対する高い変換効率を確保するために、空乏層を従来よりも厚くした構造を有する固体撮像素子が提案されている。
【0008】
しかしながら、このような構造の固体撮像素子は、高電圧駆動が前提であり、消費電力を抑制しつつ、且つ、ＩＲ光と可視光、特に、波長の短い青色光（以下、Ｂ光と表記）との変換効率を向上させることが困難である。
【0009】
また、半導体基板に凹凸を形成する固体撮像素子では、凹凸を形成する際に意図しないダメージが半導体基板に導入されるため、暗電流が増大することが懸念される。
【0010】
さらには、ＩＲ光を検出するための固体撮像素子では、ＩＲ光が半導体基板に吸収されるまで、半導体基板の内部をＩＲ光が伝搬するため、隣接する画素に光が漏れこむ課題が生じる。
【0011】
本開示は、これらの課題を解決するために提供されるものであり、変換効率が高く、隣接する画素領域への光の漏れこみを抑制でき、かつ、低コストで実現可能な固体撮像素子等を提供することを目的とする。
【課題を解決するための手段】
【0012】
本開示の一態様に係る固体撮像素子は、シリコン基板と、前記シリコン基板上に層状に配置された絶縁層と、前記絶縁層上に層状に配置された半導体層とを有するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を備え、前記半導体層は、不純物を含み、且つ、前記ＳＯＩ基板に入射した光を光電変換する光電変換領域を有し、前記ＳＯＩ基板は、前記光電変換領域を複数の画素領域に分離するトレンチ部を有し、前記トレンチ部は、前記ＳＯＩ基板の上面から前記絶縁層に接触するまで延在している第１のトレンチを有する。
【0013】
また、本開示の一態様に係る固体撮像素子の製造方法は、シリコン基板と、前記シリコン基板上に層状に配置された絶縁層と、前記絶縁層上に層状に配置された半導体層とを有するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を準備する準備ステップと、前記ＳＯＩ基板の上面から前記絶縁層に接触するまで延在している第１のトレンチを形成する形成ステップと、前記半導体層に不純物を注入することで、前記ＳＯＩ基板に入射した光を光電変換する光電変換領域を形成する光電変換領域形成ステップと、を含む。
【発明の効果】
【0014】
本開示の一態様に係る固体撮像素子によれば、変換効率が高く、隣接する画素領域への光の漏れこみを抑制でき、且つ、低コストで実現できる。
【図面の簡単な説明】
【0015】
【発明を実施するための形態】
【0016】
以下、図面を参照して、本開示の実施の形態を詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序等は、一例であり、本開示を限定する主旨ではない。本開示は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素について説明される。
【0017】
なお、各図は模式図であり、必ずしも厳密に図示されたものではない。また、実質的に同一の構成に対する重複説明は省略する場合がある。
【0018】
また、以下で説明する実施の形態において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではない。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
【0019】
また、以下で説明する実施の形態において、「上面」とは、固体撮像素子の光の受光側の面を示す。また、「上面視（平面視）」とは、固体撮像素子を受光面（上面）側から見た場合を示す。また、本明細書において、「深さ」又は「厚さ」とは、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の主面の法線方向における長さを示す。
【0020】
また、以下で説明する実施の形態においては、第１導電型をＮ型とし、第２導電型をＰ型として説明するが、第１導電型をＰ型とし、第２導電型をＮ型としてもよい。
【0021】
また、以下で説明する実施の形態において、層の厚さ、トレンチの深さ等について具体的な数値を記載する場合がある。各数値は、あくまで一例であり、例えば、１０％程度の誤差を含んでもよい。
【0022】
（実施の形態）
［構成］
まず、実施の形態に係る固体撮像素子の構成について説明する。
［構成］
まず、実施の形態に係る固体撮像素子の構成について説明する。
【0023】
図１は、実施の形態に係る固体撮像素子１００の構造を示す上面図である。図２は、図１のＩＩ－ＩＩ線における、実施の形態に係る固体撮像素子１００の断面を示す断面図である。図３は、図１のＩＩＩ－ＩＩＩ線における、実施の形態に係る固体撮像素子１００の断面を示す断面図である。図４は、図１のＩＶ－ＩＶ線における、実施の形態に係る固体撮像素子１００の断面を示す断面図である。
【0024】
【0025】
ＳＯＩ基板１０１は、Ｐｓｕｂ基板（シリコン基板）５と、シリコン基板５に積層されたＢＯＸ層（絶縁層）６と、絶縁層６に積層された半導体層１０４と、コンタクト領域３と、トレンチ部１０３と、を有する。具体的には、ＳＯＩ基板１０１は、シリコン基板５と、シリコン基板５上に層状に配置された絶縁層６と、絶縁層６上に層状に配置された半導体層１０４と、を有する。
【0026】
シリコン基板５は、絶縁層６及び半導体層１０４が上面に積層されたシリコン基板である。
【0027】
絶縁層６は、シリコン基板５の上部に接触して配置された、電気的な絶縁性を有する層である。絶縁層６は、例えば、二酸化シリコン（ＳｉＯ２）からなる層である。
【0028】
半導体層１０４は、絶縁層６の上部に接触して配置され、且つ、不純物を含む光電変換領域１５ａ～１５ｄが形成される層である。例えば、半導体層１０４は、シリコンからなる層に不純物が注入された層である。また、例えば、半導体層１０４は、絶縁層６の上部に接触して形成されたＰ型高濃度エピ層（高濃度不純物拡散層）７と、高濃度不純物拡散層７の上部に接触し、且つ、高濃度不純物拡散層７より不純物の濃度が低いＰ型低濃度エピ層（低濃度不純物拡散層）８と、を有する。言い換えると、半導体層１０４は、絶縁層６に積層された高濃度不純物拡散層７と、高濃度不純物拡散層７に積層された低濃度不純物拡散層８と、を有する。
【0029】
なお、不純物（具体的には、Ｐ型の不純物）の成分は特に限定されるものではない。本実施の形態では、不純物は、例えば、ホウ素（ボロン）である。
【0030】
また、絶縁層６と半導体層１０４とは、屈折率が異なる材料が選択されている。そのために、ＳＯＩ基板１０１の上部からＳＯＩ基板１０１の内部に入射され、且つ、光電変換領域１５ａ～１５ｄで吸収されなかった光は、絶縁層６と半導体層１０４との界面で反射され、光電変換領域１５ａ～１５ｄに戻る。
【0031】
また、光電変換領域１５ａ～１５ｄは、それぞれ、低濃度不純物拡散層８の側面と接するように形成されている。例えば、光電変換領域１５ａ～１５ｄは、低濃度不純物拡散層８に第１導電型の不純物と、第２導電型の不純物とが注入されることで形成されている。
【0032】
本実施の形態では、光電変換領域１５ａ～１５ｄは、４種類の互いに異なる波長の光を光電変換する領域としてそれぞれＳＯＩ基板１０１に設けられている。
【0033】
例えば、ＳＯＩ基板１０１には、ＩＲ光を検出するための画素領域（第１の画素領域）４ａに光電変換領域（第１の光電変換領域）１５ａが設けられ、可視光のうちの赤色光（以下、Ｒ光と表記）を検出するための画素領域（第２の画素領域）４ｂに光電変換領域（第２の光電変換領域）１５ｂが設けられている。また、ＳＯＩ基板１０１には、可視光のうちの緑色光（以下、Ｇ光と表記）を検出するための画素領域（第３の画素領域）４ｃに光電変換領域（第３の光電変換領域）１５ｃが設けられ、可視光のうちのＢ光を検出するための画素領域（第４の画素領域）４ｄに光電変換領域（第４の光電変換領域）１５ｄが設けられている。
【0034】
例えば、固体撮像素子１００の受光面（上面）側には、特定の波長の光のみを透過させる図示しないカラーフィルタが配置されている。例えば、第１の光電変換領域１５ａは、ＩＲ光を光電変換する。また、例えば、第２の光電変換領域１５ｂは、Ｒ光を光電変換する。また、例えば、第３の光電変換領域１５ｃは、Ｇ光を光電変換する。また、例えば、第４の光電変換領域１５ｄは、Ｂ光を光電変換する。
【0035】
また、これらの光電変換領域１５ａ～１５ｄは、トレンチ部１０３（より具体的には、第１のトレンチ１）によって、互いに電気的に分離されている。
【0036】
なお、図示しないが、固体撮像素子１００は、光電変換領域１５ａ～１５ｄの組を複数備えてもよい。
【0037】
また、光電変換領域１５ａ～１５ｄは、それぞれ、フォトダイオード領域でもよいし、アバランシェ・フォトダイオード（ＡＰＤ／Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏ Ｄｉｏｄｅ）領域でもよい。
【0038】
例えば、光電変換領域１５ａ～１５ｄは、アバランシェ・フォトダイオード領域である場合、Ｐ型のアバランシェ増倍領域となるＰ型拡散層９ａ～９ｄと、Ｐ型拡散層９ａ～９ｄの上部であって、ＳＯＩ基板１０１の表面に露出しているＮ型のアバランシェ増倍領域であるＮ型拡散層１１ａ～１１ｄと、を備える。このように、光電変換領域１５ａ～１５ｄは、アバランシェ・フォトダイオード領域である場合、Ｐ型拡散層９ａ～９ｄとＮ型拡散層１１ａ～１１ｄとの接合領域に高電界が印加されることで、光電変換されることで発生した電子がアバランシェ増倍される。
【0039】
一方、例えば、光電変換領域１５ａ～１５ｄは、フォトダイオード領域である場合、Ｐ型拡散層９ａ～９ｄを備える。なお、暗電流低減に効果的な埋め込み型構造とするため、ＳＯＩ基板１０１の表面にＮ型拡散層を備えてもよい。
【0040】
なお、例えば、光電変換領域１５ａ～１５ｄは、フォトダイオード領域である場合、ＳＯＩ基板１０１の上面に交差する方向に不純物の濃度勾配が形成されていなくてもよい。
【0041】
また、例えば、光電変換領域１５ａ～１５ｄは、アバランシェ・フォトダイオード領域である場合、ＳＯＩ基板１０１の上面に交差する方向に不純物の濃度勾配が形成されていてもよい。 また、光電変換領域１５ａ～１５ｄのそれぞれは、全てフォトダイオード領域又は全てアバランシェ・フォトダイオード領域でもよいし、光電変換領域１５ａ～１５ｄのうちの少なくとも１つがフォトダイオード領域であり、且つ、少なくとも一つがアバランシェ・フォトダイオード領域でもよい。
【0042】
なお、以下では、光電変換領域１５ａ～１５ｄは、全てアバランシェ・フォトダイオード領域であるとして説明する。
【0043】
また、例えば、複数の画素領域４ａ～４ｄは、第１の波長領域の光を光電変換する光電変換領域を含む画素領域と、第１の波長領域より短波長領域である第２の波長領域の光を光電変換する光電変換領域を含む第２の画素領域と、を有する。
【0044】
【0045】
第２の光電変換領域１５ｂは、第１導電型のＮ型低濃度拡散層（第３の半導体層）１１ｂと、第２導電型のＰ型拡散層（第４の半導体層）９ｂと、を有する。
【0046】
第３の光電変換領域１５ｃは、第１導電型のＮ型低濃度拡散層（第５の半導体層）１１ｃと、第２導電型のＰ型拡散層（第６の半導体層）９ｃと、を有する。
【0047】
第４の光電変換領域１５ｄは、第１導電型のＮ型低濃度拡散層（第７の半導体層）１１ｄと、第２導電型のＰ型拡散層（第８の半導体層）９ｄと、を有する。
【0048】
例えば、第２の半導体層９ａは、第４の半導体層９ｂより厚い。また、例えば、第２の半導体層９ａは、第６の半導体層９ｃ及び第８の半導体層９ｄより厚い。また、例えば、第４の半導体層９ｂは、第６の半導体層９ｃ及び第８の半導体層９ｄより厚い。また、例えば、第６の半導体層９ｃは、第８の半導体層９ｄより厚い。これらのように、長波長側の光を検出するための光電変換領域の第２導電型の半導体層の方が、短波長側の光を検出するための光電変換領域の第２導電型の半導体層より厚い。言い換えると、第１の波長領域の光を光電変換する光電変換領域が有する第２導電型の半導体層の方が、第１の波長領域より短波長領域である第２の波長領域の光を光電変換する光電変換領域が有する第２導電型の半導体層より厚い。
【0049】
また、Ｐ型拡散層９ａ～９ｄを薄く形成することで、Ｐ型拡散層９ａ～９ｄに高電圧を印加させやすくすることができるようになる。そのため、アバランシェ増倍させやすくするために、Ｐ型拡散層９ａ～９ｄを薄く形成されるとよい。
【0050】
一方で、Ｐ型拡散層９ａ～９ｄを厚く形成することで、多くの光を光電変換することができるようになる。そのため、半導体層で吸収しにくいＩＲ光を光電変換するために、例えば、ＩＲ光を光電変換するために設けられている第２の半導体層９ａは、第４の半導体層９ｂ、第６の半導体層９ｃ、及び、第８の半導体層９ｄよりも、膜厚が厚く形成されていてもよい。
【0051】
なお、本実施の形態においては、上面視した場合に、４つの画素領域４ａ～４ｄの面積は、それぞれ等しいが、異なってもよい。例えば、ＩＲ光を検出する第１の画素領域４ａは、ＩＲ光より波長が短い光を検出する第２の画素領域４ｂよりも面積が小さくてもよい。例えば、ＩＲ光等の長波長の光は、可視光等のＩＲ光よりも短波長の光より混色を起こしやすい。そのため、このような構成によれば、第１の画素領域４ａと他の画素領域（例えば、画素領域４ｂ～４ｄ）との混色を抑制することができる。
【0052】
コンタクト領域３は、ＳＯＩ基板１０１の上面から高濃度不純物拡散層７と接触するまで延在し、且つ、高濃度不純物拡散層７と電気的に接続されている。コンタクト領域３は、図示しない外部商用電源、電池等と電気的に接続されており、画素領域４ａ～４ｄが有する高濃度不純物拡散層１０ａ～１０ｄに共通の電圧を印加する。
【0053】
コンタクト領域３は、例えば、低濃度不純物拡散層８より不純物濃度が高い半導体である。コンタクト領域３の不純物濃度は、低濃度不純物拡散層８より高ければよく、特に限定されない。例えば、コンタクト領域３は、例えば、高濃度不純物拡散層１０ａ～１０ｄと同じ（例えば、±１０％程度の濃度差を含む）不純物濃度でもよい。
【0054】
また、例えば、コンタクト領域３は、ＳＯＩ基板１０１の上面に交差する方向に凹んだ凹部に配置された金属である。コンタクト領域３に採用される金属としては、例えば、銅が例示されるが、特に限定されない。例えば、コンタクト領域３には、タングステンが採用されてもよい。
【0055】
また、図１には、コンタクト領域３が上面視でひし形である場合を例示しているが、コンタクト領域３の上面視形状は、特に限定されない。
【0056】
また、コンタクト領域３は、ＳＯＩ基板１０１を上面視した場合に、複数の画素領域４ａ～４ｄのうち、隣り合う少なくとも２以上の画素領域の間に位置し、且つ、少なくとも２以上の画素領域と電気的に接続されている。本実施の形態では、コンタクト領域３は、４つの画素領域４ａ～４ｄ全てと電気的に接続されている。
【0057】
トレンチ部１０３は、光電変換領域１５ａ～１５ｄを複数の画素領域４ａ～４ｄに電気的に分離する。トレンチ部１０３は、第１のトレンチ１と、第２のトレンチ２とを有する。
【0058】
第１のトレンチ１は、ＳＯＩ基板１０１の上面から絶縁層６に接触するまで延在している。本実施の形態では、図２～図４に示すように、第１のトレンチ１は、ＳＯＩ基板１０１の上面から絶縁層６の内部に到達するように形成されている。
【0059】
第２のトレンチ２は、上面視においてコンタクト領域３の周囲に接触して位置し、且つ、絶縁層６に接触していない。本実施の形態では、図２～図４に示すように、第２のトレンチ２は、ＳＯＩ基板１０１の上面から、高濃度不純物拡散層７まで到達し、且つ、絶縁層６に接触しないように形成されている。なお、第２のトレンチ２の下面と、高濃度不純物拡散層７の上面との間には、低濃度不純物拡散層８が存在していてもよい。
【0060】
このように、ＳＯＩ基板１０１内部には、ＳＯＩ基板１０１が有する複数の画素領域４ａ～４ｂそれぞれの電気的なコンタクトを取る、言い換えると、複数の画素領域４ａ～４ｂそれぞれに共通の電位を印加するために、コンタクト領域３が配置されており、コンタクト領域３の周囲には第２のトレンチ２が形成されている。
【0061】
なお、第１のトレンチ１は、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）でもよいし、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）でもよい。また、第２のトレンチ２は、ＤＴＩでもよいし、ＳＴＩでもよい。本実施の形態では、第１のトレンチ及び第２のトレンチ２は、いずれもＤＴＩである。第１のトレンチ１及び第２のトレンチ２は、例えば、ＳＯＩ基板１０１に形成された溝に、ＳｉＯ２等の絶縁部材が配置されることで形成される。
【0062】
このように、ＳＯＩ基板１０１は、複数の画素領域４ａ～４ｄに対応して、複数の光電変換領域１５ａ～１５ｄを有する。また、複数の光電変換領域１５ａ～１５ｄは、それぞれ断面視において上面以外が第１のトレンチ１、第２のトレンチ２、及び、絶縁層６からなる絶縁領域１０２によって周囲が囲まれている。また、絶縁領域１０２は、光電変換領域１５ａ～１５ｄ（及び、高濃度不純物拡散層７）と屈折率が異なる。これにより、光電変換領域１５ａ～１５ｄ（及び、高濃度不純物拡散層７）と絶縁領域１０２との界面では、ＳＯＩ基板１０１に入射した光であって、光電変換領域１５ａ～１５ｄに吸収されなかった光が反射する。
【0063】
図２に示すように、ＳＯＩ基板１０１には、シリコン基板５、絶縁層６、高濃度不純物拡散層７、及び、低濃度不純物拡散層８がこの順に積層されて存在する。
【0064】
コンタクト領域３は、高濃度不純物拡散層７と接するように形成されている。
【0065】
また、第１のトレンチ１は、絶縁層６に接触するように形成されている。一方で、コンタクト領域３の周囲に形成されている第２のトレンチ２は、絶縁層６に接触しないように形成されている。
【0066】
また、第１の光電変換領域１５ａには、Ｎ型増倍領域としてＮ型低濃度拡散層（第１の半導体層）１１ａが形成され、Ｐ型増倍領域としてＰ型拡散層（第２の半導体層）９ａが形成されている。
【0067】
また、第２の光電変換領域１５ｂには、Ｎ型増倍領域としてＮ型低濃度拡散層（第３の半導体層）１１ｂが形成され、Ｐ型増倍領域としてＰ型拡散層（第４の半導体層）９ｂが形成されている。
【0068】
第１の光電変換領域１５ａに形成されている第２の半導体層９ａの典型的な接合深さ（厚さ）は、例えば、８μｍである。
【0069】
また、第２の光電変換領域１５ｂに形成されている第４の半導体層９ｂの厚さは、例えば、５μｍである。
【0070】
なお、第２の半導体層９ａ及び第４の半導体層９ｂの厚さは、これらに限定されない。
【0071】
また、第２の光電変換領域１５ｂの第４の半導体層９ｂの下方には、高濃度不純物拡散層７の一部として高濃度不純物拡散層１０ｂが形成されている。
【0072】
また、第１の光電変換領域１５ａの第２の半導体層９ａの下方には、高濃度不純物拡散層７の一部として高濃度不純物拡散層１０ａが形成されている。
【0073】
図３に示すように、第３の光電変換領域１５ｃには、Ｎ型増倍領域としてＮ型低濃度拡散層（第５の半導体層１１ｃ）が形成されており、Ｐ型増倍領域としてＰ型拡散層（第６の半導体層９ｃ）が形成されている。
【0074】
また、第３の光電変換領域１５ｃに形成されている第６の半導体層９ｃの厚さは、例えば、３μｍである。
【0075】
なお、第６の半導体層９ｃの厚さは、これに限定されない。
【0076】
また、第３の光電変換領域１５ｃの第６の半導体層９ｃの下方には、高濃度不純物拡散層７の一部として高濃度不純物拡散層１０ｃが形成されている。
【0077】
図４に示すように、第４の光電変換領域１５ｄには、Ｎ型増倍領域としてＮ型低濃度拡散層（第７の半導体層）１１ｄが形成されており、Ｐ型増倍領域としてＰ型拡散層（第８の半導体層）９ｄが形成されている。
【0078】
また、第４の光電変換領域１５ｄに形成されている第８の半導体層９ｄの厚さは、例えば、１μｍである。
【0079】
なお、第８の半導体層９ｄの厚さは、これに限定されない。
【0080】
また、第４の光電変換領域１５ｄの第８の半導体層９ｄの下方には、高濃度不純物拡散層７の一部として高濃度不純物拡散層１０ｄが形成されている。
【0081】
【0082】
図５～図７は、図１のＩＩ－ＩＩ線に対応する、実施の形態に係る固体撮像素子１００の製造方法を説明するための断面図である。図８～図１０は、図１のＩＩＩ－ＩＩＩ線に対応する、実施の形態に係る固体撮像素子の製造方法を説明するための断面図である。図１１～図１３は、図１のＩＶ－ＩＶ線に対応する、実施の形態に係る固体撮像素子の製造方法を説明するための断面図である。
【0083】
【0084】
まず、図５、図８、及び、図１１の（ａ）に示すように、シリコン基板５、絶縁層６、及び、半導体層１０４（より具体的には、Ｐ型の高濃度不純物拡散層７、並びに、Ｐ型の低濃度不純物拡散層８）から構成されるＳＯＩ基板１０１ａを準備する。
【0085】
Ｐ型不純物濃度として、Ｐ型の高濃度不純物拡散層７は、１Ｅ１９ｃｍ－３、Ｐ型の低濃度不純物拡散層８は、１Ｅ１５ｃｍ－３が例示されるが、これらの濃度に限定されない。例えば、高濃度不純物拡散層７は、Ｐ型の不純物濃度が５Ｅ１９ｃｍ－３でもよい。
【0086】
また、Ｐ型の高濃度不純物拡散層７は、例えば、厚さが１μｍであり、Ｐ型の低濃度不純物拡散層８は、例えば、厚さが９μｍである。なお、これらの厚さは一例であり、特に限定されない。
【0087】
ＳＯＩ基板１０１ａは、例えば、表面に絶縁膜（絶縁層）を形成したシリコン基板と、表面に絶縁膜を形成しないシリコン基板とを張り合わせ、２つのシリコン基板の一方に不純物を注入することで形成する。もちろん、ＳＯＩ基板１０１ａは、任意の製造方法で形成されてよい。
【0088】
次に、図５、図８、及び、図１１の（ｂ）に示すように、画素領域４ａ～４ｄを分離するための第１のトレンチ１を形成することで、ＳＯＩ基板１０１ｂを形成する。より具体的には、ＳＯＩ基板１０１ｂの上面から絶縁層６に接触するまで延在している第１のトレンチ１を形成する。第１のトレンチ１を形成する際には、まず、ＳＯＩ基板１０１ｂの上面から絶縁層６に到達するまでトレンチを深く形成する。次に、形成したトレンチに、ＳｉＯ２等の絶縁部材を埋め込むことにより、第１のトレンチ１を形成する。第１のトレンチ１の深さは、例えば、１０μｍである。
【0089】
次に、図５の（ｃ）に示すように、コンタクト領域３が形成されるべき領域の周囲にのみ、局所的に第２のトレンチ２を形成する。第２のトレンチ２を形成する際には、まず、Ｐ型の高濃度不純物拡散層７には到達するが、絶縁層６には到達しないように、トレンチを形成する。次に、形成したトレンチに、ＳｉＯ２等の絶縁部材を埋め込むことにより、第２のトレンチ２を形成する。このように、ＳＯＩ基板１０１ｂからＳＯＩ基板１０１ｃが形成される。第２のトレンチ２の深さは、例えば、９μｍである。
【0090】
次に、図６、図９、及び、図１２の（ｄ）に示すように、Ｐ型のアバランシェ増倍領域及びコンタクト領域３が形成されるべき領域にのみ、選択的に不純物（より具体的には、ボロン）注入を行うことで、コンタクト領域３ａ及びＰ型拡散層９ａ、９ｂ１、９ｃ１、９ｄ１を形成する。例えば、５００ＫｅＶ、及び、１ＭｅＶから７ＭｅＶまで１ＭｅＶ刻みで、ドーズ量が１Ｅ１２ｃｍ－２の多段注入を実施する。このように、ＳＯＩ基板１０１ｃからＳＯＩ基板１０１ｄが形成される。
【0091】
次に、図６、図９、及び、図１２の（ｅ）に示すように、例えば図２～図４に示す第１の画素領域４ａが有する高濃度不純物拡散層１０ａを除く高濃度不純物拡散層１０ｂ～１０ｄ、及び、コンタクト領域３が形成されるべき領域にのみ、選択的にボロン注入を行うことで、コンタクト領域３ｂ及び高濃度不純物拡散層１０ｂ、１０ｃ１、１０ｄ１を形成する。例えば、５ＭｅＶから７ＭｅＶまで１ＭｅＶ刻みで、ドーズ量が５Ｅ１３ｃｍ－２の多段注入を実施する。また、これにより、Ｐ型拡散層９ｂ１、９ｃ１、９ｄ１の厚みが薄くなったＰ型拡散層９ｂ、９ｃ２、９ｄ２が形成される。このように、ＳＯＩ基板１０１ｄからＳＯＩ基板１０１ｅが形成される。
【0092】
次に、図６、図９、及び、図１２の（ｆ）に示すように、例えば図２～図４に示す第１の画素領域４ａが有する高濃度不純物拡散層１０ａ及び第２の画素領域４ｂが有する高濃度不純物拡散層１０ｂを除く高濃度不純物拡散層１０ｃ、１０ｄ、並びに、コンタクト領域３が形成されるべき領域にのみ、選択的にボロン注入を行うことで、コンタクト領域３ｃ及び高濃度不純物拡散層１０ｃ、１０ｄ２を形成する。例えば、３ＭｅＶから４ＭｅＶまで１ＭｅＶ刻みで、ドーズ量が５Ｅ１３ｃｍ－２の多段注入を実施する。また、これにより、Ｐ型拡散層９ｃ２、９ｄ２の厚みが薄くなったＰ型拡散層９ｃ、９ｄ３が形成される。このように、ＳＯＩ基板１０１ｅからＳＯＩ基板１０１ｆが形成される。
【0093】
次に、図７、図１０、及び、図１３の（ｇ）に示すように、例えば図２～図４に示す第４の画素領域４ｄのみの高濃度不純物拡散層１０ｄ及びコンタクト領域３が形成されるべき領域にのみ、選択的にボロン注入を行うことで、コンタクト領域３ｄ及び高濃度不純物拡散層１０ｄを形成する。例えば、１ＭｅＶから２ＭｅＶまで１ＭｅＶ刻みで、ドーズ量が５Ｅ１３ｃｍ－２の多段注入を実施する。また、これにより、Ｐ型拡散層９ｄ３の厚みが薄くなったＰ型拡散層９ｄが形成される。このように、ＳＯＩ基板１０１ｆからＳＯＩ基板１０１ｇが形成される。
【0094】
以上の製造方法によって、複数の画素領域４ａ～４ｄのそれぞれが有するＰ型拡散層９ａ～９ｄ、及び、高濃度不純物拡散層１０ａ～１０ｄが、所望の厚み、及び、所望の不純物濃度で形成される。Ｐ型拡散層９ａ～９ｄの不純物濃度は、例えば、１Ｅ１７ｃｍ－３であり、高濃度不純物拡散層１０ａ～１０ｄの不純物濃度は、例えば、５Ｅ１８ｃｍ－３であるが、特にこれらに限定されない。
【0095】
次に、図７、図１０、及び、図１３の（ｈ）に示すように、コンタクト領域３が形成されるべき領域にのみ、選択的にボロン注入を行うで、コンタクト領域３を形成する。例えば、１０ｋｅＶ及び３０ｋｅＶ（ドーズ量：５Ｅ１４ｃｍ－２）と、１００ｋｅＶ及び３００ｋｅＶ（ドーズ量：１Ｅ１４ｃｍ－２）との多段注入を実施する。このように、ＳＯＩ基板１０１ｇからＳＯＩ基板１０１ｈが形成される。
【0096】
なお、トレンチ（凹部）を形成して金属を埋め込むことによりコンタクト領域３を形成した埋め込み型構造とする場合、ＳＯＩ基板１０１ｇの表面にＮ型拡散層を形成するために、例えば、２０ｋｅＶ（ドーズ量：５Ｅ１３ｃｍ－２のＡｓ注入を追加して実施してもよい。
【0097】
最後に、図７、図１０、及び、図１３の（ｉ）に示すように、Ｎ型低濃度拡散層１１ａ～１１ｄが形成されるべき領域にのみ、選択的にＮ型の不純物としてＡｓ注入を行うことで、Ｎ型低濃度拡散層１１ａ～１１ｄを形成する。例えば、５０ｋｅＶ及び２００ｋｅＶで、ドーズ量が５Ｅ１２ｃｍ－２の多段注入を実施する。Ｎ型低濃度拡散層１１ａ～１１ｄの不純物濃度は、特に限定されないが、例えば、１Ｅ１７ｃｍ－３である。このように、ＳＯＩ基板１０１ｇからＳＯＩ基板１０１、つまり、固体撮像素子１００が形成される。また、Ｎ型の不純物としてＡｓを例示したが、Ｎ型の不純物は、Ａｓに限定されない。
【0098】
なお、コンタクト領域３は、図５～図１３に示す不純物の注入による方法ではなく、トレンチ（凹部）を形成して銅等の金属（導電膜）を埋め込むことにより、形成されてもよい。この場合、例えば、コンタクト領域３に金属を配置するための溝は、第１のトレンチ１及び第２のトレンチ２の溝を形成する際に形成されればよい。もちろん、当該トレンチに配置される金属は、銅に限定されず、金、銀等の金属でもよい。
【0099】
また、図５～１３で説明した製造方法における、不純物（ボロン）の注入条件は、例えば、アバランシェ・フォトダイオードを形成する際の注入条件である。フォトダイオードを形成するために、不純物の注入条件は、変更されてもよい。例えば、図６、図９、及び、図１２の（ｄ）に示す工程において、Ｐ型拡散層９ａ～９ｄが形成されるべき領域にのみ選択的に、１０ＫｅＶ、３０ＫｅＶ、１００ＫｅＶ、３００ＫｅＶ、５００ＫｅＶ、及び、１ＭｅＶから７ＭｅＶまで１ＭｅＶ刻みで、ドーズ量が１Ｅ１２ｃｍ－２の不純物の多段注入を実施してもよい。
【0100】
また、第１のトレンチ１及び第２のトレンチ２は、ＳＯＩ基板に形成した溝にＳｉＯ２等の絶縁部材を埋め込むことにより、形成されるとしたが、これに限定されない。第１のトレンチ１及び第２のトレンチ２は、例えば、ＳＯＩ基板に酸素を注入して加熱することで形成されてもよい。
【0101】
［効果等］
以上説明したように、本実施の形態に係る固体撮像素子１００は、シリコン基板５と、シリコン基板５上に層状に配置された絶縁層６と、絶縁層６上に層状に配置された半導体層１０４とを有するＳＯＩ基板１０１を備える。半導体層１０４は、不純物を含み、且つ、ＳＯＩ基板１０１に上方から入射した光を光電変換する光電変換領域１５ａ～１５ｄを有する。ＳＯＩ基板は、光電変換領域１５ａ～１５ｄを複数の画素領域４ａ～４ｄに分離するトレンチ部１０３を有する。トレンチ部１０３は、ＳＯＩ基板１０１の上面から絶縁層６に接触するまで延在している第１のトレンチ１を有する。
以上説明したように、本実施の形態に係る固体撮像素子１００は、シリコン基板５と、シリコン基板５上に層状に配置された絶縁層６と、絶縁層６上に層状に配置された半導体層１０４とを有するＳＯＩ基板１０１を備える。半導体層１０４は、不純物を含み、且つ、ＳＯＩ基板１０１に上方から入射した光を光電変換する光電変換領域１５ａ～１５ｄを有する。ＳＯＩ基板は、光電変換領域１５ａ～１５ｄを複数の画素領域４ａ～４ｄに分離するトレンチ部１０３を有する。トレンチ部１０３は、ＳＯＩ基板１０１の上面から絶縁層６に接触するまで延在している第１のトレンチ１を有する。
【0102】
本実施の形態に係る固体撮像素子１００によれば、ＳＯＩ基板１０１を用いているため、ＩＲ光を検出するための固体撮像素子として、化合物半導体基板を用いる場合に比べ、ウエハコスト及びプロセスコストが安くなる。また、固体撮像素子１００によれば、ＳＯＩ基板１０１の絶縁層６が、ＳＯＩ基板１０１に入射した光を反射する反射層として機能する。これにより、ＳＯＩ基板１０１に入射した光に加え、さらに、絶縁層６で反射した光も光電変換に寄与する。そのため、固体撮像素子１００によれば、光の変換効率が向上する。また、固体撮像素子１００によれば、画素領域４ａ～４ｄ間及び周囲に形成された第１のトレンチ１も光を反射する。また、第１のトレンチ１は、絶縁層６まで到達するように深く形成されている。これにより、固体撮像素子１００によれば、隣接する画素領域への光の漏れこみを抑制できるため、混色が抑制され得る。この第１のトレンチ１による画素領域４ａ～４ｄごとに、それぞれの内部での光閉じ込め効果によっても、光の変換効率の向上が期待できる。以上のことから、本開示に係る固体撮像素子１００は、変換効率が高く、隣接する画素領域への光の漏れこみを抑制でき、かつ、低コストで実現できる。
【0103】
また、例えば、光電変換領域１５ａ～１５ｄは、フォトダイオード領域である。
【0104】
このような構成によれば、光電変換領域１５ａ～１５ｄがアバランシェ増倍する構成である場合と比較して、簡便に光電変換領域１５ａ～１５ｄが形成され得る。そのため、固体撮像素子１００の製造コストは、さらに低減され得る。
【0105】
また、例えば、光電変換領域１５ａ～１５ｄは、アバランシェ・フォトダイオード増倍領域である。
【0106】
このような構成によれば、光電変換領域１５ａ～１５ｄは、アバランシェ増倍によって光の検出強度を強めることができる。そのため、固体撮像素子１００の光の検出精度は、さらに向上され得る。
【0107】
また、例えば、複数の画素領域は、第１の波長領域の光を光電変換する第１の光電変換領域を含む第１の画素領域と、第１の波長領域より短波長領域である第２の波長領域の光を光電変換する第２の光電変換領域を含む第２の画素領域と、を有する。また、例えば、第１の光電変換領域は、第１導電型の第１の半導体層と、第１導電型とは異なる第２導電型の第２の半導体層と、を有する。また、例えば、第２の光電変換領域は、第１導電型の第３の半導体層と、第２導電型の第４の半導体層と、を有する。また、例えば、第２の半導体層は、第４の半導体層より厚い。具体的に例えば、固体撮像素子１００は、第１の光電変換領域１５ａを含む第１の画素領域４ａと、第１の波長領域より短波長領域である第２の波長領域の光を光電変換する第２の光電変換領域１５ｂを含む第２の画素領域４ｂと、を有する。また、例えば、第１の光電変換領域１５ａは、第１導電型の第１の半導体層１１ａと、第１導電型とは異なる第２導電型の第２の半導体層９ａと、を有する。また、例えば、第２の光電変換領域１５ｂは、第１導電型の第３の半導体層１１ｂと、第２導電型の第４の半導体層９ｂと、を有する。また、例えば、第２の半導体層９ａは、第４の半導体層９ｂより厚い。
【0108】
固体撮像素子１００では、光が長波長である程、Ｐ型拡散層９ａ～９ｄにおいて光が吸収されにくいことから、光の検出効率が低下する。そこで、長波長領域の光を検出する第２の半導体層９ａの厚さを、例えば、第２の半導体層９ａよりも短波長領域の光を検出する第４の半導体層９ｂより厚くすることで、第２の半導体層９ａにおいても多くの長波長領域の光を吸収させることができる。そのため、固体撮像素子１００によれば、複数の画素領域４ａ～４ｄがそれぞれ異なる波長領域の光を検出する場合においても、長波長側の光も精度良く検出することができる。
【0109】
また、例えば、半導体層１０４は、絶縁層６の上部に接触して形成された高濃度不純物拡散層７と、高濃度不純物拡散層７の上部に接触し、且つ、高濃度不純物拡散層７より不純物の濃度が低い低濃度不純物拡散層８と、を有する。また、例えば、光電変換領域１５ａ～１５ｄは、低濃度不純物拡散層８に形成されている。
【0110】
このような構成によれば、第１のトレンチ１、あるいは、第２のトレンチ２に隣接して、Ｐ型の低濃度不純物拡散層８が存在するため、Ｎ型の低濃度拡散層１１ａ～１１ｄの端部でのブレークダウンを抑制しつつ、且つ、Ｐ型拡散層９ａ～９ｄとＮ型拡散層１１ａ～１１ｄとの接合領域に高電界を印加することができる。
【0111】
また、例えば、ＳＯＩ基板１０１は、さらに、ＳＯＩ基板１０１の上面から高濃度不純物拡散層７と接触するまで延在し、且つ、高濃度不純物拡散層７と電気的に接続されたコンタクト領域３を有する。
【0112】
このような構成によれば、画素領域４ａ～４ｄのそれぞれに、簡便に共通の電位を印加することができる。
【0113】
また、例えば、コンタクト領域３は、低濃度不純物拡散層８より不純物濃度が高い半導体である。
【0114】
このような構成によれば、例えば、凹部を形成して当該金属を配置することでコンタクト領域３を形成する場合と比較して、少ない工程でコンタクト領域３を形成することができる。
【0115】
また、例えば、コンタクト領域３は、ＳＯＩ基板１０１の上面に交差する方向に凹んだ凹部に配置された金属である。
【0116】
このような構成によれば、コンタクト領域３に金属を用いるため、コンタクト領域３が半導体である場合と比較して、コンタクト領域３を高い電気伝導率にすることができる。
【0117】
また、例えば、トレンチ部１０３は、さらに、上面視でコンタクト領域３の周囲に位置し、且つ、絶縁層６に接触していない第２のトレンチ２を有する。
【0118】
このような構成によれば、画素領域４ａ～４ｄ間でも光の漏れ出しをさらに抑制でき、且つ、画素領域４ａ～４ｄとコンタクト領域３とを高濃度不純物拡散層７を介して電気的に接続させることができる。
【0119】
また、例えば、コンタクト領域３は、ＳＯＩ基板１０１を上面視した場合に、複数の画素領域４ａ～４ｄのうち、隣り合う少なくとも２以上の画素領域の間に位置し、且つ、少なくとも２以上の画素領域と電気的に接続されている。
【0120】
このような構成によれば、１つのコンタクト領域３で複数の画素領域４ａ～４ｄに共通の電圧を印加することができる。そのため、１つのコンタクト領域３で１つの画素領域に電圧を印加する場合と比較して、ＳＯＩ基板１０１が備えるコンタクト領域３が、ＳＯＩ基板１０１内で占有する範囲を、削減することができる。これにより、固体撮像素子１００は、小型化され得る。また、１つのコンタクト領域３で複数の画素領域４ａ～４ｄに共通の電圧を印加できるため、同じ電圧をそれぞれの画素領域に印加させやすくすることができる。
【0121】
また、本実施の形態に係る固体撮像素子１００の製造方法は、シリコン基板５と、シリコン基板５上に層状に配置された絶縁層６と、絶縁層６上に層状に配置された半導体層１０４とを有するＳＯＩ基板１０１を準備する準備ステップと、ＳＯＩ基板１０１の上面から絶縁層６に接触するまで延在している第１のトレンチ１を形成する形成ステップと、半導体層１０４に不純物を注入することで、ＳＯＩ基板１０１に入射した光を光電変換する光電変換領域１５ａ～１５ｄを形成する光電変換領域形成ステップと、を含む。
【0122】
このような製造方法によって製造された固体撮像素子１００は、ＳＯＩ基板１０１を用いているため、ＩＲ光を検出するための固体撮像素子として、化合物半導体基板を用いる場合に比べ、ウエハコスト及びプロセスコストが安くなる。また、このような製造方法によって製造された固体撮像素子１００によれば、画素領域４ａ～４ｄ間及び周囲に形成された第１のトレンチ１も光を反射する。また、第１のトレンチ１は、絶縁層６まで到達するように深く形成されている。これにより、固体撮像素子１００によれば、隣接する画素領域への光の漏れこみを抑制できるため、混色が抑制され得る。この第１のトレンチ１による画素領域４ａ～４ｄごとに、それぞれの内部での光閉じ込め効果によっても、光の変換効率の向上が期待できる。以上のことから、本開示に係る固体撮像素子１００の製造方法によれば、変換効率が高く、隣接する画素領域への光の漏れこみを抑制でき、かつ、低コストで実現できる固体撮像素子１００を製造できる。
【0123】
（その他の実施の形態）
以上、本開示の実施の形態に係る固体撮像素子ついて、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、又は異なる実施の形態における構成要素を組み合わせて構築される形態も、一つ又は複数の態様の範囲内に含まれてもよい。
以上、本開示の実施の形態に係る固体撮像素子ついて、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、又は異なる実施の形態における構成要素を組み合わせて構築される形態も、一つ又は複数の態様の範囲内に含まれてもよい。
【0124】
例えば、固体撮像素子１００が有する画素領域４ａ～４ｄそれぞれが受光する光の波長領域は、互いに一部が重なっていてもよい。
【0125】
また、上記実施の形態では、固体撮像素子１００が有する画素領域４ａ～４ｄの一例として、ＩＲ光、Ｒ光、Ｇ光、及び、Ｂ光を受光して光電変換する例について説明した。しかしながら、固体撮像素子１００は、例えば、ＩＲ光、及び、Ｒ光を受光して光電変換する画素領域のみを有していてもよいし、ＩＲ光、Ｒ光、及び、Ｇ光を受光して光電変換する画素領域のみを有していてもよく、固体撮像素子１００が有する画素領域４ａ～４ｄの組み合わせは、特に限定されない。
【産業上の利用可能性】
【0126】
本開示の固体撮像素子は、可視光からＩＲ光に対して変換効率が高く、画素間の混色を抑制でき、かつ、低コストで実現可能なＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサに利用できる。
【符号の説明】
【0127】
１ 第１のトレンチ
２ 第２のトレンチ
３、３ａ、３ｂ、３ｃ、３ｄ コンタクト領域
４ａ 画素領域（第１の画素領域）
４ｂ 画素領域（第２の画素領域）
４ｃ 画素領域（第３の画素領域）
４ｄ 画素領域（第４の画素領域）
５ Ｐｓｕｂ基板（シリコン基板）
６ ＢＯＸ層（絶縁層）
７ Ｐ型高濃度エピ層（高濃度不純物拡散層）
８ Ｐ型低濃度エピ層（低濃度不純物拡散層）
９ａ Ｐ型拡散層（第２の半導体層）
９ｂ１、９ｃ１、９ｃ２、９ｄ１、９ｄ２、９ｄ３ Ｐ型拡散層
９ｂ Ｐ型拡散層（第４の半導体層）
９ｃ Ｐ型拡散層（第６の半導体層）
９ｄ Ｐ型拡散層（第８の半導体層）
１０ａ～１０ｄ Ｐ型高濃度拡散層（高濃度不純物拡散層）
１１ａ Ｎ型低濃度拡散層（第１の半導体層）
１１ｂ Ｎ型低濃度拡散層（第３の半導体層）
１１ｃ Ｎ型低濃度拡散層（第５の半導体層）
１１ｄ Ｎ型低濃度拡散層（第７の半導体層）
１５ａ 光電変換領域（第１の光電変換領域）
１５ｂ 光電変換領域（第２の光電変換領域）
１５ｃ 光電変換領域（第３の光電変換領域）
１５ｄ 光電変換領域（第４の光電変換領域）
１００ 固体撮像素子
１０１、１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ、１０１ｅ、１０１ｆ、１０１ｇ、１０１ｈ ＳＯＩ基板
１０２ 絶縁領域
１０３ トレンチ部
１０４ 半導体層
２ 第２のトレンチ
３、３ａ、３ｂ、３ｃ、３ｄ コンタクト領域
４ａ 画素領域（第１の画素領域）
４ｂ 画素領域（第２の画素領域）
４ｃ 画素領域（第３の画素領域）
４ｄ 画素領域（第４の画素領域）
５ Ｐｓｕｂ基板（シリコン基板）
６ ＢＯＸ層（絶縁層）
７ Ｐ型高濃度エピ層（高濃度不純物拡散層）
８ Ｐ型低濃度エピ層（低濃度不純物拡散層）
９ａ Ｐ型拡散層（第２の半導体層）
９ｂ１、９ｃ１、９ｃ２、９ｄ１、９ｄ２、９ｄ３ Ｐ型拡散層
９ｂ Ｐ型拡散層（第４の半導体層）
９ｃ Ｐ型拡散層（第６の半導体層）
９ｄ Ｐ型拡散層（第８の半導体層）
１０ａ～１０ｄ Ｐ型高濃度拡散層（高濃度不純物拡散層）
１１ａ Ｎ型低濃度拡散層（第１の半導体層）
１１ｂ Ｎ型低濃度拡散層（第３の半導体層）
１１ｃ Ｎ型低濃度拡散層（第５の半導体層）
１１ｄ Ｎ型低濃度拡散層（第７の半導体層）
１５ａ 光電変換領域（第１の光電変換領域）
１５ｂ 光電変換領域（第２の光電変換領域）
１５ｃ 光電変換領域（第３の光電変換領域）
１５ｄ 光電変換領域（第４の光電変換領域）
１００ 固体撮像素子
１０１、１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ、１０１ｅ、１０１ｆ、１０１ｇ、１０１ｈ ＳＯＩ基板
１０２ 絶縁領域
１０３ トレンチ部
１０４ 半導体層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】