7190937 積層セラミック電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-12-08

(45)【発行日】2022-12-16

(54)【発明の名称】積層セラミック電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20221209BHJP

【ＦＩ】

H01G4/30 201D

H01G4/30 201C

H01G4/30 201G

H01G4/30 201F

H01G4/30 513

H01G4/30 516

【請求項の数】 5

(21)【出願番号】P 2019034411

(22)【出願日】2019-02-27

(65)【公開番号】P2020141016

(43)【公開日】2020-09-03

【審査請求日】2021-10-12

(73)【特許権者】

【識別番号】000006633

【氏名又は名称】京セラ株式会社

(74)【代理人】

【識別番号】110003029

【氏名又は名称】弁理士法人ブナ国際特許事務所

(74)【代理人】

【識別番号】100075557

【弁理士】

【氏名又は名称】西教 圭一郎

(72)【発明者】

【氏名】佐田 貴生

(72)【発明者】

【氏名】藤岡 芳博

【審査官】田中 晃洋

(56)【参考文献】

【文献】特開２０１３－０４０４０３（ＪＰ，Ａ）

【文献】特開２００２－３２６８６８（ＪＰ，Ａ）

【文献】特開平０２－３０３１０９（ＪＰ，Ａ）

【文献】特開平１０－２８４３３８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／３０

(57)【特許請求の範囲】

【請求項1】

セラミック層と電極層とが交互に積層された積層体と、
該積層体の端部に設けられた１対の外部電極と、
少なくとも１つの前記電極層と一方の前記外部電極とを電気的に接続している中間電極と、
を備え、
該中間電極が、導電性炭素材料を２０体積％以上含有している、
積層セラミック電子部品。

【請求項2】

前記中間電極における前記導電性炭素材料の含有率が、５０体積％以下である、請求項１に積層セラミック電子部品。

【請求項3】

前記積層体は、隣り合う前記電極層同士が対向する容量領域を備え、
前記中間電極と、前記電極層との接合部が、前記容量領域よりも前記外部電極側に位置している、請求項１または２に記載の積層セラミック電子部品。

【請求項4】

前記中間電極が、前記積層体の表面上に存在する、請求項１乃至３のいずれかに記載の積層セラミック電子部品。

【請求項5】

前記導電性炭素材料は、導電性ポリマー、カーボンブラック、カーボンナノチューブ、カーボンナノファイバーまたはグラファイトである、請求項１乃至４のいずれかに記載の積層セラミック電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は、積層セラミック電子部品に関する。

【背景技術】

【0002】

従来より、セラミック層と電極層とを交互に積み重ねた後、一体的に焼成して作製された積層型のセラミック電子部品が知られている（例えば、特許文献１を参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１５－８８５５０号公報

【発明の概要】

【0004】

本実施形態の一態様に係る積層セラミック電子部品は、セラミック層と電極層とが交互に積層された積層体と、該積層体の端部に設けられた１対の外部電極と少なくとも１つの前記電極層と一方の前記外部電極とを電気的に接続している中間電極とを備え、該中間電極が、導電性炭素材料を２０体積％以上含有している。

【図面の簡単な説明】

【0005】

【図1】本実施形態に係る積層セラミック電子部品の部分断面斜視図である。

【図2】図１のＡ－Ａ線断面図である。

【図3】積層セラミック電子部品の他の態様の断面図である。

【発明を実施するための形態】

【0006】

図１は、本実施形態に係る積層セラミック電子部品１００の部分断面斜視図である。図２は、図１のＡ－Ａ線断面図である。図３は、積層セラミック電子部品１００の他の態様の断面図である。

【0007】

本実施形態に係る積層セラミック電子部品１００は、積層セラミックコンデンサ、積層型圧電素子、積層サーミスタ素子、積層チップコイル、セラミック多層基板など様々な電子部品に適用可能である。

【0008】

図１等で例示するように、積層セラミック電子部品１００は、セラミック層１１と電極層１２とが交互に積層された積層体１０を備えている。図１等では、直方体形状である積層体１０が例示されているが、積層体１０はこのような形状に制限されない。例えば、積層体１０の各面は曲面であってもよく、積層体１０は全体として丸みを帯びた形状であってもよい。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよい。また、セラミック層１１および電極層１２の積層数は特に制限されず、２０層以上であってもよい。

【0009】

セラミック層１１は、主成分としてＢａＴｉＯ_３（チタン酸バリウム）、ＣａＺｒＯ_３（ジルコン酸カルシウム）、ＣａＴｉＯ_３（チタン酸カルシウム）、ＳｒＴｉＯ_３（チタン酸ストロンチウム）等のセラミック材料を含有する。ここで、主成分とは、セラミック層１１において最も含有割合（ｍｏｌ％）の高い化合物である。なお、セラミック層１１の主成分は上記したセラミック材料のみに制限されるものではない。

【0010】

セラミック層１１の主成分としては、積層セラミック電子部品１００の静電容量を高める観点から、高誘電率材料を使用してもよい。高誘電率材料の一例として、上記したセラ
ミック材料を含むペロブスカイト型酸化物を使用してもよい。

【0011】

セラミック層１１は、上述した成分に加えてＳｉやＭｇ、希土類元素等の種々の成分を含有してもよい。

【0012】

セラミック層１１の組成は、積層セラミック電子部品１００を粉砕し、粉末状にしたセラミック層１１に対してＸＲＤ（Ｘ線回折法）を用いることで分析することができる。

【0013】

セラミック層１１の厚みは特に制限されず、一層あたり０．５～１００μｍ程度であってもよい。

【0014】

電極層１２には、種々の金属材料が適用可能である。例えば、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属、Ｐｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属およびこれらを含む合金を使用してもよい。

【0015】

電極層１２は、金属材料に加えて、セラミック材料を含有していてもよい。このような構成によれば、焼成時における、電極層１２とセラミック層１１との収縮挙動が近付くため、それらの界面で発生するクラックを低減することができる。

【0016】

電極層１２の厚みは用途等に応じて適宜決定すればよく、０．１～１００μｍ程度であってもよい。

【0017】

積層セラミック電子部品１００は、積層体１０の端部に、電極層１２が交互に電気的に接続された１対の外部電極２０を備えている。より具体的には、図２に示すように、積層セラミック電子部品１００は、外部電極２０ａに電気的に接続された電極層１２ａと、外部電極２０ｂに電気的に接続された電極層１２ｂとが、セラミック層１１を介して交互に積層された構成である。また、積層セラミック電子部品１００は、２対以上の外部電極２０を備えていてもよい。

【0018】

外部電極２０には、種々の金属材料を使用してもよい。例えば、金属材料としては、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属、Ｐｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属およびこれらを含む合金を使用してもよい。

【0019】

ところで、積層セラミック電子部品１００を配線基板に実装して使用する場合、基板実装時の熱的応力や、基板実装後の基板のたわみによる機械的応力、高温負荷環境における熱暴走等により、電極層１２間にショートが発生する場合がある。ショートが発生した積層セラミック電子部品１００には過電流が流れ、発煙や発火の可能性が生じる。また、ショートが発生した積層セラミック電子部品１００は、多くの場合その機能を失う。

【0020】

これに対して、図１等に示すように、本実施形態においては、積層セラミック電子部品１００が、少なくとも１つの電極層１２と、一方の外部電極２０とを電気的に接続している中間電極１３を備えている。積層セラミック電子部品１００は、複数の中間電極１３を備えていてもよい。

【0021】

中間電極１３は、導電性炭素材料を含有している。このような構成により、中間電極１３にはヒューズ機能が付与される。すなわち、電極層１２間がショートし、積層セラミック電子部品１００に過電流が流れた場合、当該電極層１２に接続された中間電極１３は過電流により焼き切れる。これにより、当該中間電極１３を介して電気的に接続されていた電極層１２と外部電極２０とが絶縁状態となり、過電流が遮断される。この結果、積層セラミック電子部品１００が発煙および発火する可能性を低減することができる。さらに、
中間電極１３が焼き切れた後においても、ショートの発生していない正常な回路は維持されるため、積層セラミック電子部品１００の機能を維持することができる。

【0022】

導電性炭素材料は例えば大気中で３００℃～６００℃で分解するため、導電性炭素材料を含有する中間電極１３は、比較的低温で焼き切れさせることができる。この結果、過電流による積層セラミック電子部品１００の温度上昇が低減されるため、発煙および発火の可能性を低減することができる。さらに、温度上昇に伴う積層セラミック電子部品１００へのダメージを低減することができるため、中間電極１３が焼き切れた後においても、積層セラミック電子部品１００の機能が維持されやすい。

【0023】

導電性炭素材料として、導電性ポリマー、カーボンブラック、カーボンナノチューブ、カーボンナノファイバーまたはグラファイト等を使用した場合、高い導電性を得ることができる。

【0024】

例えば図１および２に示すように、中間電極１３はセラミック層１１同士に挟持されるように、積層体１０の内部に配置されていてもよい。この場合、中間電極１３は、エンドマージン領域１４に少なくとも配置され、電極層１２と一方の外部電極２０とを電気的に接続する。

【0025】

ここで、エンドマージン領域１４とは、図２に示すように、隣り合う電極層１２同士が対向する容量領域１５よりも外部電極２０側の領域をいう。換言すれば、一方の外部電極２０ａに電気的に接続された電極層１２ａ同士が、他方の外部電極２０ｂに電気的に接続された電極層１２ｂを介さずに対向する領域をいう。または、他方の外部電極２０ｂに電気的に接続された電極層１２ｂ同士が、一方の外部電極２０ａに電気的に接続された電極層１２ａを介さずに対向する領域をいう。エンドマージン領域１４は、積層体１０においてほとんど静電容量を発生しない領域である。また、容量領域１５は、積層体１０において静電容量を発生する領域である。なお図２では、便宜的にエンドマージン領域１４および容量領域１５を、本来より若干大きな破線枠で示している。

【0026】

中間電極１３が積層体１０の内部に配置される場合、図２に示すように、電極層１２と中間電極１３との接合部は、エンドマージン領域１４に位置していてもよい。換言すれば、電極層１２ａと中間電極１３との接合部は、容量領域１５よりも外部電極２０ａ側に位置していてもよい。または、電極層１２ｂと中間電極１３との接合部は、容量領域１５よりも外部電極２０ｂ側に位置していてもよい。

【0027】

電極層１２と中間電極１３との接合部では電気抵抗が増加するため、電極層１２と中間電極１３との接合部で発生するジュール熱が増大し、周囲のセラミック層１１にダメージを与える場合がある。

【0028】

エンドマージン領域１５は上述したように、積層セラミック電子部品１００において静電容量をほとんど発生しない領域である。このため、電極層１２と中間電極１３との接合部をエンドマージン領域１５に配置することで、ジュール熱により周囲のセラミック層１１にダメージが与えられた場合も、積層セラミック電子部品１００の静電容量の低下を低減することができる。

【0029】

なお、中間電極１３の配置は上述した内容に制限されるものではなく、電極層１２と中間電極１３との接合部が容量領域１５に位置していてもよい。換言すれば、中間電極１３がエンドマージン領域１４のみならず、容量領域１５にまで及んで配置されていてもよい。

【0030】

図２に示すように、積層セラミック電子部品１００は、隣り合って積層された少なくとも１組の電極層１２のそれぞれが、中間電極１３を介して外部電極２０と電気的に接続されていてもよい。より具体的には、一方の外部電極２０ａが、中間電極１３を介して少なくとも１つの電極層１２ａと電気的に接続されており、当該電極層１２ａと隣り合って積層された少なくとも１つの電極層１２ｂが、中間電極１３を介して他方の外部電極２０ｂと電気的に接続されている構成であってもよい。

【0031】

このような構成によれば、電極層１２ａ－電極層１２ｂ間がショートした際に、電極層１２ａまたは電極層１２ｂどちらか少なくとも一方と電気的に接続された中間電極１３が、ヒューズとして正常に機能することで、過電流が遮断される。この結果、ヒューズの不良による積層セラミック電子部品１００の故障の可能性を低減することができる。

【0032】

図２に示すように、積層セラミック電子部品１００は、すべての電極層１２が中間電極１３を介して外部電極２０と電気的に接続されていてもよい。このような構成によれば、ヒューズの不良による積層セラミック電子部品１００の故障の可能性をさらに低減することができる。

【0033】

中間電極１３は、導電性炭素材料を２０体積％以上含有していてもよく、４０体積％以上、さらには６０体積％以上含有していてもよい。このような構成によれば、中間電極１３において１０Ｓ／ｃｍ以上の高い導電率が得られる。

【0034】

なお、中間電極１３がヒューズとして機能するために必要となる導電性炭素材料の含有率は特に規定されないが、導電性炭素材料を２０体積％以上含有する場合、ヒューズとしての機能が発揮されやすい。すなわち、中間電極１３が導電性炭素材料を２０体積％以上含有していると、過電流により中間電極１３が焼き切れやすくなる。したがって、導電性炭素材料を２０体積％以上含有する中間電極１３は少なくとも、ヒューズ機能を有していると判断してよい。

【0035】

上述した内容に加えて、中間電極１３がヒューズ機能を有することは、以下のように確認してもよい。まず、積層セラミック電子部品１００を配線基板に実装し、直流電源にて積層セラミック電子部品１００の定格電圧を超える電圧を印加する。このとき、印加電圧は定格電圧の５倍以上としてもよい。その後、積層体１０に研磨処理を施し中間電極１３を含む断面を露出させ、中間電極１３周辺の状態を目視する。このとき、中間電極１３が電極層１２間のショートにより焼き切れており、中間電極１３が焼き切れることで、ショートした回路が絶縁状態となっている場合、中間電極１３がヒューズ機能を有すると判断してもよい。

【0036】

また、中間電極１３は、導電性炭素材料の含有率が５０体積％以下であってもよい。このような構成によれば、中間電極１３における導電性炭素材料の有効面積が過度に増加しないため、中間電極１３の電気抵抗が低下し難い。これにより、中間電極１３が発生するジュール熱が維持されるため、ショート発生時に中間電極１３がより短時間で焼き切れるようになる。この結果、この結果、過電流による積層セラミック電子部品１００の温度上昇が低減されるため、発煙および発火の可能性を低減することができる。

【0037】

中間電極１３は、導電性炭素材料に加えて、セラミック材料を含有していてもよい。典型的な中間電極１３は、導電性炭素材料を２０体積％以上含有し、必要に応じてセラミック材料を含有し、空隙率が３０体積％以下であるが、これに制限されるものではない。

【0038】

中間電極１３がセラミック材料を含有する場合、焼成時における、中間電極１３とセラミック層１１との収縮挙動が近付くため、それらの界面で発生するクラックを低減するこ
とができる。この結果、積層セラミック電子部品１００の焼成工程におけるクラック発生を低減することができる。したがって、積層セラミック電子部品１００の製造工程における不良の発生を低減することができる。

【0039】

中間電極１３は、セラミック材料を３０体積％以上含有していてもよく、５０体積％以上、さらには７０体積％以上含有していてもよい。このような構成によれば、電極層１２間で発生するショートや、積層セラミック電子部品１００の製造工程における不良の発生をさらに低減することができる。

【0040】

一方で、例えば中間電極１３を容量領域１５にまで及んで配置する場合には、中間電極１３におけるセラミック材料の含有率を３０体積％以下としてもよく、２０体積％以下、さらには１０体積％以下としてもよい。このような構成によれば、中間電極１３における導電性炭素材料の有効面積が低下し難く、積層セラミック電子部品１００の静電容量が低下し難い。したがって、静電容量の低下を低減しつつ、電極層１２間で発生するショートや、積層セラミック電子部品１００の製造工程における不良の発生を低減することができる。

【0041】

このように、中間電極１３における導電性炭素材料およびセラミック材料の含有率は、目的に応じて適宜設定すればよい。なお、中間電極１３は、上述した成分に加えて金属材料等その他の成分を含有していてもよい。

【0042】

中間電極１３が含有するセラミック材料の主成分は、セラミック層１１の主成分と同一組成であってもよい。このような構成によれば、焼成時における、中間電極１３とセラミック層１１との収縮挙動がより近付くため、それらの界面で発生するクラックをさらに低減することができる。したがって、積層セラミック電子部品１００の製造工程における不良の発生をさらに低減することができる。

【0043】

中間電極１３の組成は以下のようにして分析してもよい。

【0044】

まず、積層セラミック電子部品１００に研磨処理を施し、中間電極１３を含む断面を露出させる。次に、露出させた断面に対してＳＥＭ（走査型電子顕微鏡）にてＢＥＩ（反射電子像）を撮影し、画像解析装置を用いて中間電極１３に占める導電性炭素材料またはセラミック材料の面積比率（面積％）を測定する。このとき撮影箇所は１０箇所以上とし、その平均値を算出する。このようにして求めた面積割合（面積％）を、体積割合（体積％）として考慮してもよい。なお、目視にて中間電極１３が判別し難い場合には、外部電極２０付近の、積層体１０の内部および表面について組成を分析し、中間電極１３を特定してもよい。

【0045】

ところで、中間電極１３を積層体１０の内部に配置する場合、電極層１２と中間電極１３との接合部付近に段差が生じることがある。この段差は積層体１０の加圧接着工程において積層体１０の接着性を低下させ、積層セラミック電子部品１００の信頼性低下につながる場合がある。これに対して、本実施形態では、図３に示すように、中間電極１３は積層体１０の表面上に配置されていてもよい。このような構成によれば、積層体１０の内部に上記した段差が生じないため、積層体１０の接着性が向上する。この結果、信頼性の高い積層セラミック電子部品１００を実現することができる。

【0046】

さらに、中間電極１３を積層体１０の表面上に配置する場合、中間電極１３を、積層体１０の製造後に後から付与することが可能となる。すなわち、積層体１０を構成するセラミック層１１と、中間電極１３とを同時焼成で作製する必要がなくなる。この結果、中間電極１３が含有する導電性炭素材料の分解温度に左右されることなく、セラミック層１１
の焼成温度を設定することが可能となる。

【0047】

なお、本実施形態においては、図２に示すように１つの電極層１２に対して１つの中間電極１３が接続されていてもよいし、図３に示すように複数の電極層１２に対して１つの中間電極１３が接続されていてもよい。複数の電極層１２に対して１つの中間電極１３が接続される場合、中間電極１３の一部のみが焼き切れることにより、ショートした電極層１２のみが外部電極２０と絶縁される。この結果、正常な回路は維持されるため、積層セラミック電子部品１００の機能は維持される。

【0048】

次に、本実施形態に係る積層セラミック電子部品１００の製造方法について、具体例を説明する。

【0049】

はじめに、セラミック層１１用ペーストを作製する。なお、以下で説明するセラミック層１１用ペーストは、後述するセラミック層１１用ペーストと、中間電極１３用ペーストとの同時焼成に適したものとなる。ただし、本実施形態に使用されるセラミック層１１用ペーストは、以下で説明するものに制限されない。

【0050】

まず、一般式ＡＢＯ_３で表されるペロブスカイト型酸化物の粉末を準備する。ペロブスカイト型酸化物としては、ＢａＴｉＯ_３（チタン酸バリウム）、ＣａＺｒＯ_３（ジルコン酸カルシウム）、ＣａＴｉＯ_３（チタン酸カルシウム）系、ＳｒＴｉＯ_３（チタン酸ストロンチウム）等が挙げられるが、これらに制限されるものではない。

【0051】

ペロブスカイト型酸化物の粉末としては、平均粒子径が５０ｎｍ程度のナノ粉末を使用する。このような粉末としては、市販されているものを使用できる。なお、粉末の平均粒子径は、画像解析ソフトを使用して走査形電子顕微鏡（ＳＥＭ）画像から測定することができる。

【0052】

次に、準備したペロブスカイト型酸化物の一般式ＡＢＯ_３について、Ａサイト元素の水酸化物Ａ（ＯＨ）_２の粉末と、Ｂサイト元素の酸化物ＢＯ_２の粉末をさらに準備する。ここで、Ａサイト元素の水酸化物Ａ（ＯＨ）_２の粉末およびＢサイト元素の酸化物ＢＯ_２の粉末は、市販されているものを使用することができる。なお、Ａサイト元素の水酸化物Ａ（ＯＨ）_２の粉末およびＢサイト元素の酸化物ＢＯ_２の粉末の平均粒子径は、先に準備したペロブスカイト型酸化物の粉末と同等（５０ｎｍ程度）としてもよい。

【0053】

その後、０．１ｍｏｌ／ＬのＡサイト元素の水酸化物Ａ（ＯＨ）_２水溶液と、Ｂサイト元素の酸化物ＢＯ_２の粉末とを、１：１のモル比で混合することで、Ａ（ＯＨ）_２／ＢＯ_２懸濁液を作製する。

【0054】

次に、Ａ（ＯＨ）_２／ＢＯ_２懸濁液と、先に準備したペロブスカイト型酸化物の粉末とを、重量比で１：４の割合で混合することで、セラミックペレットを作製する。混合には高せん断ミキサーを使用してもよい。ここで、高せん断ミキサーとは、ローターとステーターとを備えるミキサーであって、高速回転が可能なローターと、固定されたステーターとの間に精密なクリアランスを設けた状態でローターが回転することにより、高せん断作用が働くミキサーを意味する。混合時間は特に制限されない。

【0055】

なお、セラミックペレットには上述した材料に加えて、ＳｉやＭｇ、希土類元素等その他の材料を添加してもよい。

【0056】

次に、作製したセラミックペレットに、水溶性のバインダや分散剤などを水に溶解させた水系ビヒクルを混練して塗料化し、セラミック層１１用ペーストを得る。

【0057】

水系ビヒクルに用いる水溶性バインダは特に限定されず、たとえば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂などを用いればよい。

【0058】

次に、電極層１２用ペーストを作製する。電極層１２用ペーストは、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属、あるいはＰｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属やこれらを含む合金と、有機ビヒクルとを混練して作製する。

【0059】

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。

【0060】

次に、中間電極１３用ペーストを作製する。中間電極１３用ペーストは、導電性ポリマー、カーボンブラック、カーボンナノチューブ、カーボンナノファイバーまたはグラファイト等の導電性炭素材料と、有機ビヒクルとを混練して作製する。

【0061】

電極層１２用ペーストおよび中間電極１３用ペーストには、必要に応じてセラミック材料を添加してもよい。

【0062】

次に、焼成後に積層体１０となるグリーンチップを作製する。

【0063】

ドクターブレード法またはダイコータ法等のシート成形法をセラミック層１１用ペーストに用いて、セラミックグリーンシートを作製する。このグリーンシート表面に電極層１２用ペーストを所定パターンで、スクリーン印刷、グラビア印刷等により印刷することで電極層１２を有するグリーンシートを作製する。なお、積層体１０の内部に中間電極１３を配置する場合には、電極層１２用ペーストまたは中間電極１３用ペーストをセラミックグリーンシート表面に印刷した後、残りのペーストをインクジェット印刷等によりさらに印刷すればよい。次いで、作製したグリーンシートを複数枚積層し、加圧接着することによりグリーン積層体とし、このグリーン積層体を所定サイズに切断することにより、グリーンチップを得る。

【0064】

次に、グリーンチップの焼成を行う。このとき、昇温速度は５℃／分～１０℃／分、焼成温度は１８０℃～３００℃、温度保持時間は０．５時間～４時間である。焼成雰囲気は大気中としてもよい。焼成後、大気中にて保持温度が１５０～２５０℃、保持時間が６～１２時間の条件で、脱水処理を施す。

【0065】

なお、焼成においては１００～５００ＭＰａ程度の圧力下で焼成を行ってもよい。このような方法によれば、焼成後のセラミック層１１の密度が向上する。加圧方法としては熱間等方圧プレス（ＨＩＰ）等が挙げられるが、これに制限されるものではない。

【0066】

なお、グリーンチップの焼成後に、必要に応じてアニール処理を施してもよい。アニール処理の条件は、昇温速度を５℃／分～１０℃／分、処理温度は７００℃～９００℃、温度保持時間は０．５時間～３時間としてもよい。雰囲気ガスとしてはたとえば、Ｎ_２とＨ_２との混合ガスを加湿して用いることができる。

【0067】

上述のようにして得られたセラミック層１１は、理論密度に対して９０％以上の密度を有し、積層セラミック電子部品１００に適用可能なものとなる。

【0068】

次に、得られた積層体１０に、例えばバレル研磨などにより端面研磨を施し、外部電極２０用ペーストを塗布し、７００～９００℃で０．１～１時間程度加熱することで外部電極２０を形成する。そして、必要に応じ、外部電極２０表面に、めっき等により被覆層を形成する。外部電極２０用ペーストは、上述した電極層１２用ペーストと同様にして作製すればよい。

【0069】

なお、積層体１０の表面上に中間電極１３を配置する場合には、外部電極２０の形成前に、中間電極１３を積層体１０の表面上に形成してもよい。この場合、端面研磨を施した積層体１０の表面上に中間電極１３用ペーストを塗布した後、２００℃～３００℃で数時間程度の熱乾燥を実施し、中間電極１３を形成する。その後、形成した中間電極１３上に、さらに外部電極２０を形成してもよい。

【0070】

上述した方法で積層体１０の表面上に中間電極１３を形成し、積層体１０の内部には中間電極１３を配置しない場合には、中間電極１３用ペーストが含有する導電性炭素材料の分解温度に左右されることなく、グリーンチップの焼成温度を設定することができる。すなわち、グリーンチップの焼成を、上述した焼成条件よりも高温で実施することができる。したがってこの場合には、上述したセラミックペレットをセラミック層１１用ペーストに用いずとも、中間電極１３を容易に作製することができる。

【0071】

一方、積層体１０の内部に中間電極１３を配置する場合、セラミック層１１、電極層１２および中間電極１３を同時に焼成する必要が生じる。このとき、例えば焼成温度を１０００℃以上とした場合、導電性炭素材料を含有する中間電極１３は、焼成工程で焼失する場合がある。したがって、積層体１０の内部に中間電極１３を配置する場合には、グリーンチップの焼成温度を１０００℃以下とする必要がある。また、上述したようにグリーンチップの焼成温度を２５０℃以下とすると、さらに信頼性の高い中間電極１３を得ることができる。

【0072】

このようにして製造された本実施形態の積層セラミック電子部品１００は、ハンダ付等により配線基板等に実装され、各種電子機器等に使用される。

【0073】

以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。

【実施例】

【0074】

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されるものではない。

【0075】

はじめに、試料Ｎｏ．１～５の積層セラミック電子部品を作製した。

【0076】

まず、平均粒子径が５０ｎｍであるＢａＴｉＯ_３（チタン酸バリウム）粉末を準備した。

【0077】

その後、０．１ｍｏｌ／ＬのＢａ（ＯＨ）_２水溶液と、ＴｉＯ_２粉末とを、１：１のモル比で混合することで、Ｂａ（ＯＨ）_２／ＴｉＯ_２懸濁液を作製した。

【0078】

次に、Ｂａ（ＯＨ）_２／ＴｉＯ_２懸濁液と、先に準備したＢａＴｉＯ_３（チタン酸バリウム）粉末とを、重量比で１：４の割合で混合することで、セラミックペレットを作製した。混合には高せん断ミキサーを使用し、混合時間は５時間とした。

【0079】

次いで、得られたセラミックペレットに、水系ビヒクルを添加し、ボールミルで混合してペースト化してセラミック層用ペーストを得た。

【0080】

次に、Ｎｉ粒子に、ＢａＴｉＯ_３（チタン酸バリウム）、テルピネオール、エチルセルロース、ベンゾトリアゾールを添加し、３本ロールにより混練してペースト化して電極層用ペーストを作製した。

【0081】

次に、カーボンナノチューブに、ＢａＴｉＯ_３（チタン酸バリウム）、エチルセルロース、ベンゾトリアゾールを添加し、３本ロールにより混練してペースト化して中間電極用ペーストを作製した。

【0082】

そして、作製したセラミック層用ペーストを用いて、ＰＥＴフィルム上に、乾燥後の厚みが１５μmとなるようにグリーンシートを形成した。次いで、この上に電極層用ペース
トおよび中間電極用ペーストを所定パターンで印刷した後、ＰＥＴフィルムからシートを剥離し、電極層および中間電極を有するグリーンシートを作製した。次いで、このグリーンシートを複数枚積層し、加圧接着することによりグリーン積層体とし、このグリーン積層体を所定サイズに切断することにより、グリーンチップを得た。

【0083】

その後、得られたグリーンチップについて、昇温速度が９℃／分、焼成温度が１８０℃、温度保持時間が３時間の条件で焼成を行った。焼成雰囲気は大気中とした。焼成後、大気中にて保持温度が２００℃、保持時間が１２時間の条件で、脱水処理および脱バインダ処理を施し、積層体となる焼結体を得た。なお、焼成については熱間等方圧プレス（ＨＩＰ）にて３００ＭＰａの圧力下で実施した。

【0084】

次いで、得られた焼結体にバレル研磨処理を施し、積層体の端面に電極層を十分に露出させた。外部電極としてＮｉ外部電極を形成し、試料Ｎｏ．１～５の積層セラミック電子部品を得た。得られた各試料のサイズは、３．２ｍｍ×１．６ｍｍ×０．６ｍｍであり、セラミック層の厚みを１０μｍ、電極層の厚みを１．０μｍ、電極層に挟まれたセラミック層の数は５０とした。

【0085】

試料Ｎｏ．１～５の積層セラミック電子部品では、中間電極の構成がそれぞれ異なっており、詳細を以下に示す。なお、試料Ｎｏ．１～５のすべての試料において、中間電極は積層体の内部に配置した。また、１種類の試料が有するすべての電極層と、外部電極との間には中間電極が介在し、１つの電極層に対して１つの中間電極が接続される構成とした。さらに、１種類の試料が有するすべての中間電極は、そのサイズや配置、組成を同一のものとした。

【0086】

また、試料Ｎｏ．１～５の積層セラミック電子部品において、電極層におけるＮｉ（ニッケル）の含有率は約８０体積％、ＢａＴｉＯ_３（チタン酸バリウム）の含有率は約１０体積％、空隙率は約１０体積％とした。

【0087】

試料Ｎｏ．１では、電極層と中間電極との接合部は容量領域に位置する。なお、電極層と中間電極の平均長さ、平均幅および平均厚みは略同一である。中間電極において、カーボンナノチューブの含有率は約２０体積％、ＢａＴｉＯ_３（チタン酸バリウム）の含有率は約７０体積％、空隙率は約１０体積％である。

【0088】

試料Ｎｏ．２では、電極層と中間電極との接合部は容量領域に位置する。なお、電極層と中間電極の平均長さ、平均幅および平均厚みは略同一である。中間電極において、カーボンナノチューブの含有率は約４０体積％、ＢａＴｉＯ_３（チタン酸バリウム）の含有率
は約５０体積％、空隙率は約１０体積％である。

【0089】

試料Ｎｏ．３では、電極層と中間電極との接合部は容量領域に位置する。なお、電極層と中間電極の平均長さ、平均幅および平均厚みは略同一である。中間電極において、カーボンナノチューブの含有率は約６０体積％、ＢａＴｉＯ_３（チタン酸バリウム）の含有率は約３０体積％、空隙率は約１０体積％である。

【0090】

試料Ｎｏ．４では、電極層と中間電極との接合部は容量領域に位置する。なお、電極層と中間電極の平均長さ、平均幅および平均厚みは略同一である。中間電極において、カーボンナノチューブの含有率は約８０体積％、ＢａＴｉＯ_３（チタン酸バリウム）の含有率は約１０体積％、空隙率は約１０体積％である。

【0091】

試料Ｎｏ．５では、電極層と中間電極との接合部はエンドマージン領域に位置する。なお、電極層と中間電極の平均長さは約９：１の比率とし、平均幅および平均厚みは略同一とした。中間電極において、カーボンナノチューブの含有率は約４０体積％、ＢａＴｉＯ_３（チタン酸バリウム）の含有率は約５０体積％、空隙率は約１０体積％である。

【0092】

次に、中間電極が積層体の表面上のみに配置されている試料Ｎｏ．６の積層セラミック電子部品を作製した。

【0093】

まず、平均粒子径が５０ｎｍであるＢａＴｉＯ_３（チタン酸バリウム）粉末を準備した。加えて、Ｙ_２Ｏ_３粉末、ＳｉＯ_２粉末、ＭｇＯ粉末およびＭｎＣＯ_３粉末を準備した。これら粉末はいずれも、ＢａＴｉＯ_３（チタン酸バリウム）１００ｍｏｌに対して、２．０ｍｏｌ以下準備した。

【0094】

これらの粉末を、ボールミルで湿式混合撹拌を２０時間行うことで混合した。混合後、有機ビヒクルを添加し、混合することでセラミック層用ペーストを作製した。

【0095】

次に、試料Ｎｏ．１～５と同様にして、電極層用ペーストおよび中間電極用ペーストを作製し、次いでセラミック層用ペーストおよび電極層用ペーストを用いてグリーンチップを作製した。

【0096】

その後、得られたグリーンチップについて、脱バインダ処理および焼成を下記条件にて行い、積層体となる焼結体を得た。

【0097】

脱バインダ処理条件は、昇温速度：２５℃／時間、保持温度：２６０℃、温度保持時間：８時間、雰囲気：空気中とした。

【0098】

焼成条件は、昇降温速度：１００℃／時間、焼成温度：１２００℃、温度保持時間：２時間とした。なお、雰囲気ガスは、加湿したＮ２＋Ｈ２混合ガスを使用した。

【0099】

次いで、得られた焼結体にバレル研磨処理を施し、積層体の端面に電極層を十分に露出させた。その後、積層体の表面に中間電極用ペーストを塗布し、１８０℃で５時間の熱乾燥を行うことで中間電極を形成した。このとき、すべての電極層が中間電極に交互に接続されるように、１対の中間電極を形成した。

【0100】

次に、形成した中間電極上に、外部電極としてＮｉ外部電極を形成し、試料Ｎｏ．６の積層セラミック電子部品を得た。得られた試料のサイズは、３．２ｍｍ×１．６ｍｍ×０．６ｍｍであり、セラミック層の厚みを１０μｍ、電極層の厚みを１．０μｍ、電極層に挟まれたセラミック層の数は５０とした。なお、電極層におけるＮｉ（ニッケル）の含有
率は約８０体積％、ＢａＴｉＯ_３（チタン酸バリウム）の含有率は約１０体積％、空隙率は約１０体積％とした。また、中間電極におけるカーボンナノチューブの含有率は約４０体積％、ＢａＴｉＯ_３（チタン酸バリウム）の含有率は約５０体積％、空隙率は約１０体積％とした。

【0101】

次に、Ｎｉ（ニッケル）を電極層の主成分とし、中間電極を有していない試料Ｎｏ．７の積層セラミック電子部品を、試料Ｎｏ．６の積層セラミック電子部品と同様の製造方法で作製した。この試料Ｎｏ．７の積層セラミック電子部品と、試料Ｎｏ．６の積層セラミック電子部品との違いは、中間電極の有無のみである。なお、試料Ｎｏ．７が有する電極層では、Ｎｉ（ニッケル）の含有率を約８０体積％、ＢａＴｉＯ_３（チタン酸バリウム）の含有率を約１０体積％、空隙率を約１０体積％とした。

【0102】

作製した試料Ｎｏ．１～７の積層セラミック電子部品について以下の評価を行った。サンプル数は各試料について３０個とした。

【0103】

まず、各試料に対し、恒温槽とＬＣＲメータを用いて、室温（２５℃）で静電容量を測定した。このとき、周波数１．０ｋＨｚ、測定電圧を１Ｖｒｍｓとして測定し、その平均値を求めた。このとき、試料Ｎｏ．７の積層セラミック電子部品の静電容量を基準値（１．００）とし、試料Ｎｏ．１～６の積層セラミック電子部品の静電容量をその基準値に対する値に変換算出した。

【0104】

次に、各試料をＬＦハンダにてガラスエポキシ基板に実装した後、一定のたわみ量（５ｍｍ）で配線基板を５秒間たわませた。その後、各試料に対して、１２５℃、相対湿度９５％ＲＨ、１．２気圧の高温高湿槽内にて、定格電圧を印加し、１０００時間の耐湿負荷加速試験を行った。試験終了後、各試料についてショート状態であるサンプル数をカウントした。ここで、絶縁抵抗値（ＩＲ値）が２桁以上低下したものをショート状態であると判断した。なお、中間電極がヒューズとして正常に機能した場合、電極層間が一旦ショートに至った後に、中間電極が焼き切れ過電流が遮断される。一方、中間電極がヒューズとして機能しなかった場合、電極層間がショートした後、絶縁復帰せずにショート状態が維持される。

【0105】

その後、試料Ｎｏ．１～６については、ヒューズ（中間電極）が焼き切れたサンプル数をさらにカウントした。カウントにあたっては、試料Ｎｏ．１～６に研磨処理を施し中間電極を含む断面を露出させ、ヒューズの状態を目視した。少なくとも１つのヒューズが焼き切れているサンプルを、ヒューズが焼き切れたサンプルとしてカウントした。

【0106】

以上の結果を表１にまとめる。

【0107】

【表1】

【0108】

表１に示すように、中間電極を有する試料Ｎｏ．１～６では、ショート状態のサンプルが発生しなかった。なお、これらの試料Ｎｏ．１～６はすべて、中間電極がカーボンナノチューブを約２０体積％以上含有していた。さらに、試料Ｎｏ．１～６はすべて、セラミック層の主成分と、中間電極が含有するセラミック材料の主成分とが同一組成（ＢａＴｉＯ_３）であった。

【0109】

また、電極層と中間電極との接合部が、容量領域よりも外部電極側に位置している試料Ｎｏ．５では、電極層と中間電極との接合部が、容量領域に位置しているＮｏ．１～４と比べて高い静電容量が得られた。

【0110】

また、中間電極が積層体の表面上のみに配置されている試料Ｎｏ．６では、中間電極が配置されていない試料Ｎｏ．７と比べても、静電容量が低下していなかった。これは、試料Ｎｏ．６ではセラミック層、電極層および中間電極を同時に焼成する必要がないため、セラミック層の高温での焼成が可能となり、試料Ｎｏ．１～５と比べて密度のより高いセラミック層が得られたことに起因していると考えられる。

【符号の説明】

【0111】

１００・・・・・・積層セラミック電子部品
１０・・・・・・・積層体
１１・・・・・・・セラミック層
１２・・・・・・・電極層
１３・・・・・・・中間電極
１４・・・・・・・エンドマージン領域
１５・・・・・・・容量領域
２０・・・・・・・外部電極

【図1】

【図2】

【図3】