(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-12-09
(45)【発行日】2022-12-19
(54)【発明の名称】画像形成装置
(51)【国際特許分類】
B41J 2/447 20060101AFI20221212BHJP
G03G 15/04 20060101ALI20221212BHJP
G03G 15/00 20060101ALI20221212BHJP
B41J 2/45 20060101ALI20221212BHJP
【ＦＩ】
B41J2/447 101Q
G03G15/04
G03G15/00 303
B41J2/447 101P
B41J2/45
【請求項の数】
7
(21)【出願番号】P 2018189553
(22)【出願日】2018-10-04
(65)【公開番号】P2020059124
(43)【公開日】2020-04-16
【審査請求日】2021-09-27
(73)【特許権者】
【識別番号】000001007
【氏名又は名称】キヤノン株式会社
(74)【代理人】
【識別番号】100123559
【弁理士】
【氏名又は名称】梶 俊和
(74)【代理人】
【識別番号】100177437
【弁理士】
【氏名又は名称】中村 英子
(72)【発明者】
【氏名】野呂 敏孝
【審査官】井出 元晴
(56)【参考文献】
【文献】特開２０１０－１２０１９９（ＪＰ，Ａ）
【文献】特開２０１６－２１０１４４（ＪＰ，Ａ）
【文献】特開２０１６－０７８２３８（ＪＰ，Ａ）
【文献】特開２００６－１５０６０１（ＪＰ，Ａ）
【文献】特開２０１７－２２６１５２（ＪＰ，Ａ）
【文献】特開２００９－０５６７９６（ＪＰ，Ａ）
【文献】特開２０１８－１４４４３２（ＪＰ，Ａ）
【文献】特開２０１７－１３６７７２（ＪＰ，Ａ）
【文献】特開昭６３－１７８０６４（ＪＰ，Ａ）
【文献】特開２０１５－１９９２０７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｂ４１Ｊ ２／４４７
Ｇ０３Ｇ １５／０４
Ｇ０３Ｇ １５／００
Ｂ４１Ｊ ２／４５
(57)【特許請求の範囲】
【請求項1】
回転駆動される感光体と、
前記感光体を露光する露光ヘッドであって、第１の複数の発光部を備える第１の発光チップと、第２の複数の発光部を備える第２の発光チップと、を含む複数の発光チップが設けられた基板を備える露光ヘッドと、
画像データを生成する第１の生成手段と、
前記複数の発光チップのそれぞれにおける前記画像データの値を積算する積算手段と、
前記複数の発光チップに含まれる発光チップにおける前記積算手段の積算結果に対応する値と前記第１の発光チップにおける前記積算手段の積算結果に対応する値との比と、前記第１の発光チップにおける第１の発光部に対応する画像データと、に基づいて、第１のレベルの信号と第２のレベルの信号とを含む第１のパルス信号を生成し、且つ、前記複数の発光チップに含まれる発光チップにおける前記積算手段の積算結果に対応する値と前記第２の発光チップにおける前記積算手段の積算結果に対応する値との比と、前記第２の発光チップにおける第２の発光部に対応する画像データと、に基づいて、前記第１のレベルの信号と前記第２のレベルの信号とを含む第２のパルス信号を生成する第２の生成手段と、
前記第１のパルス信号が前記第１のレベルである期間の長さに対応する電流を前記第１の発光部に供給し、前記第２のパルス信号が前記第１のレベルである期間の長さに対応する電流を前記第２の発光部に供給する供給手段と、
を有することを特徴とする画像形成装置。
【請求項2】
前記第２の生成手段は、前記複数の発光チップに含まれる発光チップにおける前記積算手段の積算結果に対応する値のうちの最大値と前記第１の発光チップにおける前記積算手段の積算結果に対応する値との比と、前記第１の発光部に対応する画像データとに基づいて、前記第１のパルス信号を生成し、且つ、前記最大値と前記第２の発光チップにおける前記積算手段の積算結果に対応する値との比と、前記第２の発光部に対応する画像データと、に基づいて、前記第２のパルス信号を生成することを特徴とする請求項１に記載の画像形成装置。
【請求項3】
前記積算手段の積算結果に対応する値は、前記発光チップにおける発光部の光量の低下量に対応する値であることを特徴とする請求項１又は２に記載の画像形成装置。
【請求項4】
前記第２の生成手段は、前記第１の発光チップにおける前記積算手段の積算結果に対応する値が第１の値である場合は前記第１のレベルである期間の長さが第１の長さである前記第１のパルス信号を生成し、前記第１の発光チップにおける前記積算手段の積算結果に対応する値が前記第１の値よりも大きい第２の値である場合は前記第１のレベルである期間の長さが前記第１の長さよりも長い第２の長さである前記第１のパルス信号を生成し、
前記第２の生成手段は、前記第２の発光チップにおける前記積算手段の積算結果に対応する値が第３の値である場合は前記第１のレベルである期間の長さが第３の長さである前記第１のパルス信号を生成し、前記第２の発光チップにおける前記積算手段の積算結果に対応する値が前記第３の値よりも大きい第４の値である場合は前記第１のレベルである期間の長さが前記第３の長さよりも長い第４の長さである前記第１のパルス信号を生成することを特徴とする請求項１乃至３のいずれか一項に記載の画像形成装置。
【請求項5】
前記第１の発光チップと前記第２の発光チップとは、前記基板の長手方向において互いに隣接して設けられ、
前記積算手段は、前記第１の発光チップに対応する積算値と、前記第２の発光チップの温度が前記第１の発光チップに与える温度の影響率と、に基づいて、前記第１の発光チップの積算値を補正し、
前記第２の生成手段は、前記補正された前記第１の発光チップに対応する積算値と前記第１の発光チップにおける第１の発光部に対応する画像データとに基づいて前記第１のパルス信号を生成し、且つ、前記補正された前記第２の発光チップに対応する積算値と前記第２の発光チップにおける第２の発光部に対応する画像データとに基づいて前記第２のパルス信号を生成することを特徴とする請求項１乃至４のいずれか一項に記載の画像形成装置。
【請求項6】
前記積算手段は、前記第１の発光チップの積算値に、先行する記録媒体に対応する画像形成が終了してから後続の記録媒体に対応する画像形成が開始されるまでの期間に応じた係数を乗ずることにより、前記積算値を補正することを特徴とする請求項１乃至５のいずれか一項に記載の画像形成装置。
【請求項7】
前記積算手段は、前記複数の発光チップのそれぞれにおける記録媒体１ページ分の前記画像データの値を積算することを特徴とする請求項１乃至６のいずれか一項に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子写真方式の画像形成装置に関する。
【背景技術】
【0002】
電子写真方式の画像形成装置であるプリンタでは、露光ヘッドを使用して感光ドラムを露光し、潜像形成を行う方式が一般的に知られている。なお、露光ヘッドには、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）や有機ＥＬ（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）などが用いられる。露光ヘッドは、感光ドラムの長手方向に配列された発光素子列と、発光素子列からの光を感光ドラム上に結像させるロッドレンズアレイと、から構成される。ＬＥＤや有機ＥＬは、発光面からの光の照射方向がロッドレンズアレイと同一方向となる面発光形状を有する構成が知られている。ここで、発光素子列の長さは、感光ドラム上における画像領域幅に応じて決まり、プリンタの解像度に応じて発光素子間の間隔が決まる。例えば、１２００ｄｐｉのプリンタの場合、画素の間隔は２１．１６μｍであり、そのため、発光素子間の間隔も２１．１６μｍに対応する間隔となる。このような露光ヘッドを使用したプリンタでは、レーザビームを回転多面鏡によって偏向されたレーザビームによって感光ドラムを走査するレーザ走査方式のプリンタと比べて、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。また、露光ヘッドを使用したプリンタでは回転多面鏡の回転によって生じる音が低減される。また、ＬＥＤを用いた露光ヘッドは、面発光素子アレイチップが千鳥状に複数並べられた配列で約３１４ｍｍの画像幅に対応した画像形成を可能とする構成が一般的に実施されている。
【0003】
露光ヘッドに搭載された面発光素子アレイチップは、発光動作による自己発熱によって温度が上昇する。各面発光素子アレイチップの発光光量は温度に依存して変化し、面発光素子アレイチップは、温度の上昇に伴い発光光量が低下する傾向を有している。この温度変化は、入力される画像データのパターンに依存するため、画像データによっては面発光素子アレイチップ毎に光量のばらつきが生じる。その結果、適切な光量の光を感光体に照射することができず、画像形成装置で形成された画像幅方向の画像において、面発光素子アレイチップ単位の濃度ムラが生じてしまう。そこで、従来の画像形成装置では、露光ヘッド側に温度検知手段を設け、温度検知手段の温度検知結果に応じて低下した光量を補正する制御を行っている（例えば、特許文献１、２、３参照）。
【先行技術文献】
【特許文献】
【0004】
【文献】特開平８－７２２９５号公報
【文献】特開２０１６－２１０１４４号公報
【文献】特開２０１７－１３６７７２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、露光ヘッド内の面発光素子アレイチップの各々の温度変化量は、入力された画像データのパターンにより異なるため、それぞれの面発光素子アレイチップで温度変化に違いが生じる。そのため、各面発光素子アレイチップの温度検知のために、複数の温度検知手段を設けていない場合、面発光素子アレイチップ毎の正確な温度変化量を検知することができないため、光量補正処理において光量ムラの補正が不十分となってしまうという課題がある。
【0006】
本発明は、このような状況のもとでなされたもので、入力された画像データに起因する発光チップごとの光量のむらを低減することを目的とする。
【課題を解決するための手段】
【0007】
上述した課題を解決するために、本発明では、以下の構成を備える。
【0008】
（１）回転駆動される感光体と、前記感光体を露光する露光ヘッドであって、第１の複数の発光部を備える第１の発光チップと、第２の複数の発光部を備える第２の発光チップと、を含む複数の発光チップが設けられた基板を備える露光ヘッドと、画像データを生成する第１の生成手段と、前記複数の発光チップのそれぞれにおける前記画像データの値を積算する積算手段と、前記複数の発光チップに含まれる発光チップにおける前記積算手段の積算結果に対応する値と前記第１の発光チップにおける前記積算手段の積算結果に対応する値との比と、前記第１の発光チップにおける第１の発光部に対応する画像データと、に基づいて、第１のレベルの信号と第２のレベルの信号とを含む第１のパルス信号を生成し、且つ、前記複数の発光チップに含まれる発光チップにおける前記積算手段の積算結果に対応する値と前記第２の発光チップにおける前記積算手段の積算結果に対応する値との比と、前記第２の発光チップにおける第２の発光部に対応する画像データと、に基づいて、前記第１のレベルの信号と前記第２のレベルの信号とを含む第２のパルス信号を生成する第２の生成手段と、前記第１のパルス信号が前記第１のレベルである期間の長さに対応する電流を前記第１の発光部に供給し、前記第２のパルス信号が前記第１のレベルである期間の長さに対応する電流を前記第２の発光部に供給する供給手段と、を有することを特徴とする画像形成装置。
【発明の効果】
【0009】
本発明によれば、入力された画像データに起因する発光チップごとの光量のむらを低減することができる。
【図面の簡単な説明】
【0010】
【図1】実施例の画像形成装置の構成を示す概略断面図
【図2】実施例の露光ヘッドと感光ドラムの位置関係を説明する図、及び露光ヘッドの構成を説明する図
【図3】実施例の駆動基板の模式図、及び面発光素子アレイチップの構成を説明する図
【図4】実施例の光量調整前後の露光ヘッドの光量分布を示す図
【図5】実施例の駆動制御部の構成を示す制御ブロック図
【図6】実施例の面発光素子アレイチップの回路を説明する図
【図7】実施例のシフトサイリスタのゲート電位の分布状態を説明する図
【図8】実施例の面発光素子アレイチップの駆動信号波形を示す図
【図9】実施例の面発光サイリスタの断面を示す図
【図10】実施例の制御基板及び駆動基板の構成を示す制御ブロック図
【図11】実施例のフィルタ処理を説明する図
【図12】実施例のチップデータ変換部の制御ブロック図及びタイミングチャート
【図13】実施例の温度プロファイル変換部の制御ブロック図
【図14】実施例のビデオカウント部を説明する図
【図15】実施例の加算値と光量低下量の関係を説明する図
【図16】実施例の経過時間と補正係数の関係を説明する図
【図17】実施例の駆動部の構成を示す制御ブロック図
【図18】実施例のＰＷＭカウンタの動作を説明する図
【図19】実施例のＰＷＭ信号の生成過程を説明する図
【図20】実施例の駆動制御部の構成を示す制御ブロック図
【図21】実施例の温度補正処理の効果を説明する図
【発明を実施するための形態】
【0011】
以下に、図面を参照して本発明の実施の形態について詳細に説明する。
【実施例】
【0012】
［画像形成装置の構成］
図１は、実施例１における電子写真方式の画像形成装置の構成を示す概略断面図である。図１に示す画像形成装置は、スキャナ機能とプリンタ機能を備える複合機（ＭＦＰ）であり、スキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５、及びこれらを制御するプリンタ制御部（不図示）から構成される。スキャナ部１００は、原稿台に置かれた原稿に照明を当てて原稿画像を光学的に読み取り、読み取った画像を電気信号に変換して画像データを作成する。
図１は、実施例１における電子写真方式の画像形成装置の構成を示す概略断面図である。図１に示す画像形成装置は、スキャナ機能とプリンタ機能を備える複合機（ＭＦＰ）であり、スキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５、及びこれらを制御するプリンタ制御部（不図示）から構成される。スキャナ部１００は、原稿台に置かれた原稿に照明を当てて原稿画像を光学的に読み取り、読み取った画像を電気信号に変換して画像データを作成する。
【0013】
画像形成手段である作像部１０３は、無端の搬送ベルト１１１の回転方向（反時計回り方向）に沿って、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の順に並べられた、４連の画像形成ステーションを備える。４つの画像形成ステーションは同じ構成を有し、各画像形成ステーションは、矢印方向（時計回り方向）に回転する感光体である感光ドラム１０２、露光ヘッド１０６、帯電器１０７、現像器１０８を備えている。なお、感光ドラム１０２、露光ヘッド１０６、帯電器１０７、現像器１０８の添え字ａ、ｂ、ｃ、ｄは、それぞれ画像形成ステーションのブラック（Ｋ）イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）に対応する構成であることを示す。なお、以下では、特定の感光ドラム等を指す場合を除き、符号の添え字を省略することとする。
【0014】
作像部１０３では、感光ドラム１０２を回転駆動し、帯電器１０７によって感光ドラム１０２を帯電させる。露光手段である露光ヘッド１０６は、配列されたＬＥＤアレイを画像データに応じて発光し、ＬＥＤアレイのチップ面で発光した光を、ロッドレンズアレイによって感光ドラム１０２上（感光体上）に集光し、静電潜像を形成する。現像器１０８は、感光ドラム１０２に形成された静電潜像をトナーで現像する。そして、現像されたトナー像は、記録紙（記録材ともいう）を搬送する搬送ベルト１１１上の記録紙に転写される。このような一連の電子写真プロセスが各画像形成ステーションで実行される。なお、画像形成時には、シアン（Ｃ）の画像形成ステーションでの画像形成が開始されて所定時間が経過した後に、順次、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の各画像形成ステーションで、画像形成動作が実行される。
【0015】
図１に示す画像形成装置は、記録紙を給紙するユニットとして、給紙／搬送部１０５が有する本体内給紙ユニット１０９ａ、１０９ｂ、大容量の給紙ユニットである外部給紙ユニット１０９ｃ、及び手差し給紙ユニット１０９ｄを備えている。画像形成時には、このうち、予め指示された給紙ユニットから記録紙が給紙され、給紙された記録紙はレジストレーションローラ１１０まで搬送される。レジストレーションローラ１１０は、上述した作像部１０３において形成されたトナー像が記録紙に転写されるタイミングで、搬送ベルト１１１に記録紙を搬送する。搬送ベルト１１１により搬送される記録紙には、各画像形成ステーションの感光ドラム１０２上に形成されたトナー像が順次転写される。未定着のトナー像が転写された記録紙は、定着部１０４へと搬送される。定着部１０４は、ハロゲンヒータ等の熱源を内蔵し、記録紙上のトナー像を、２つのローラにより加熱・加圧することによって記録紙に定着させる。定着部１０４によりトナー像が定着された記録紙は、排出ローラ１１２により画像形成装置の外部に排出される。
【0016】
ブラック（Ｋ）の画像形成ステーションの記録紙搬送方向の下流側には、搬送ベルト１１１に対向する位置に、検知手段である光学センサ１１３が配置されている。光学センサ１１３は、各画像形成ステーション間のトナー像の色ずれ量を導出するため、搬送ベルト１１１上に形成されたテスト画像の位置検出を行う。光学センサ１１３により導出された色ずれ量は、後述する制御基板４１５のＣＰＵ４００（図４参照）に通知され、記録紙上に色ずれのないフルカラートナー像が転写されるように、各色の画像位置が補正される。また、プリンタ制御部（不図示）は、複合機（ＭＦＰ）全体を制御するＭＦＰ制御部（不図示）からの指示に応じて、上述したスキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５等を制御しながら、画像形成動作を実行する。
【0017】
ここでは、電子写真方式の画像形成装置の例として、搬送ベルト１１１上の記録紙に各画像形成ステーションの感光ドラム１０２に形成されたトナー像を直接転写する方式の画像形成装置について説明した。本発明は、このような感光ドラム１０２上のトナー像を直接、記録紙に転写する方式のプリンタに限定されるものではない。例えば、感光ドラム１０２上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像を記録紙に転写する二次転写部を備える画像形成装置についても、本発明は適用することができる。
【0018】
［露光ヘッドの構成］
次に、感光ドラム１０２に露光を行う露光ヘッド１０６について、図２を参照して説明する。図２（ａ）は、露光ヘッド１０６と感光ドラム１０２との位置関係を示す斜視図であり、図２（ｂ）は、露光ヘッド１０６の内部構成と、露光ヘッド１０６からの光束がロッドレンズアレイ２０３により感光ドラム１０２に集光される様子を説明する図である。図２（ａ）に示すように、露光ヘッド１０６は、矢印方向に回転する感光ドラム１０２の上部の、感光ドラム１０２に対向する位置に、取付け部材（不図示）によって画像形成装置に取り付けられている（図１）。
次に、感光ドラム１０２に露光を行う露光ヘッド１０６について、図２を参照して説明する。図２（ａ）は、露光ヘッド１０６と感光ドラム１０２との位置関係を示す斜視図であり、図２（ｂ）は、露光ヘッド１０６の内部構成と、露光ヘッド１０６からの光束がロッドレンズアレイ２０３により感光ドラム１０２に集光される様子を説明する図である。図２（ａ）に示すように、露光ヘッド１０６は、矢印方向に回転する感光ドラム１０２の上部の、感光ドラム１０２に対向する位置に、取付け部材（不図示）によって画像形成装置に取り付けられている（図１）。
【0019】
図２（ｂ）に示すように、露光ヘッド１０６は、駆動基板２０２と、駆動基板２０２に実装された面発光素子アレイ素子群２０１と、ロッドレンズアレイ２０３と、ハウジング２０４から構成されている。ハウジング２０４には、ロッドレンズアレイ２０３と駆動基板２０２が取り付けられる。ロッドレンズアレイ２０３は、面発光素子アレイ素子群２０１からの光束を感光ドラム１０２上に集光させる。工場では、露光ヘッド１０６単体で組立て調整作業が行われ、各スポットのピント調整、光量調整が行われる。ここで、感光ドラム１０２とロッドレンズアレイ２０３との間の距離、及びロッドレンズアレイ２０３と面発光素子アレイ素子群２０１との間の距離が、所定の間隔となるように組立て調整が行われる。これにより、面発光素子アレイ素子群２０１からの光が感光ドラム１０２上に結像される。そのため、工場でのピント調整時においては、ロッドレンズアレイ２０３と面発光素子アレイ素子群２０１との距離が所定の値となるように、ロッドレンズアレイ２０３の取付け位置の調整が行われる。また、工場での光量調整時においては、面発光素子アレイ素子群２０１の各発光素子を順次発光させていき、ロッドレンズアレイ２０３を介して感光ドラム１０２上に集光させた光が所定光量になるように、各発光素子の駆動電流の調整が行われる。
【0020】
［面発光素子アレイ素子群の構成］
図３は、面発光素子アレイ素子群２０１を説明する図である。図３（ａ）は、駆動基板２０２の面発光素子アレイ素子群２０１が実装された面の構成を示す模式図であり、図３（ｂ）は、駆動基板２０２の面発光素子アレイ素子群２０１が実装された面（第１面）とは反対側の面（第２面）の構成を示す模式図である。
図３は、面発光素子アレイ素子群２０１を説明する図である。図３（ａ）は、駆動基板２０２の面発光素子アレイ素子群２０１が実装された面の構成を示す模式図であり、図３（ｂ）は、駆動基板２０２の面発光素子アレイ素子群２０１が実装された面（第１面）とは反対側の面（第２面）の構成を示す模式図である。
【0021】
図３（ａ）に示すように、駆動基板２０２に実装された面発光素子アレイ素子群２０１は、２９個の面発光素子アレイチップ０～２８が、駆動基板２０２の長手方向に沿って、千鳥状に２列に配置された構成を有している。なお、図３（ａ）において、上下方向は第１の方向である副走査方向（感光ドラム１０２の回転方向）を示し、水平方向は、副走査方向と直交する第２の方向である主走査方向（副走査方向と交差する交差方向でもある）を示す。各々の面発光素子アレイチップの内部には、計５１２個の発光点を有する面発光素子アレイチップの各素子が、面発光素子アレイチップの長手方向に所定の解像度ピッチで配列されている。本実施例では、面発光素子アレイチップの各素子のピッチは、第１の解像度である１２００ｄｐｉの解像度のピッチである略２１．１６μｍ（≒２．５４ｃｍ／１２００ドット）となっている。その結果、１つの面発光素子アレイチップ内における５１２個の発光点の端から端までの間隔は、約１０．８ｍｍ（≒２１．１６μｍ×５１２）である。面発光素子アレイ素子群２０１は、２９個の面発光素子アレイチップから構成されている。面発光素子アレイ素子群２０１における露光可能な発光素子数は１４，８４８素子（＝５１２素子×２９チップ）となり、約３１４ｍｍ（≒約１０．８ｍｍ×２９チップ）の主走査方向の画像幅に対応した画像形成が可能となる。
【0022】
図３（ｃ）は、長手方向に２列に配置された面発光素子アレイチップのチップ間の境界部の様子を示す図であり、水平方向は、図３（ａ）の面発光素子アレイ素子群２０１の長手方向である。図３（ｃ）に示すように、面発光素子アレイチップの端部には、制御信号が入力されるワイヤボンディングパッドが配置されており、ワイヤボンディングパッドから入力された信号により、転送部及び発光素子が駆動される。また、面発光素子アレイチップは、複数の発光素子を有している。面発光素子アレイチップ間の境界部においても、発光素子の長手方向のピッチ（２つの発光素子の中心点と中心点の間隔）は、１２００ｄｐｉの解像度のピッチである略２１．１６μｍとなっている。また、上下２列に並んだ面発光素子アレイチップは、上下の面発光素子アレイチップの発光点の間隔（図中、矢印Ｓで示す）が約８４μｍ（１２００ｄｐｉで４画素分、２４００ｄｐｉで８画素分の各解像度の整数倍の距離）となるように配置されている。
【0023】
また、図３（ｂ）に示すように、面発光素子アレイ素子群２０１が実装された面とは反対側の駆動基板２０２の面には、コネクタ３０１、駆動制御部３０２、初期調整値記憶部３０３が実装されている。駆動制御部３０２は、面発光素子アレイチップ０～２８を駆動するための駆動電圧を生成する。初期調整値記憶部３０３は、目標光量を得るための各々の面発光素子アレイチップの調整値を格納している。また、コネクタ３０１には、図３には不図示の制御基板４１５（図１０参照）から面発光素子を制御する制御信号Φ１、Φ２、ΦＳ（詳細は、後述する）を伝達する信号線と、電源電圧線、グランド線が接続されている。
【0024】
［面発光素子アレイチップの発光光量］
図４（ａ）は、露光ヘッド１０６に実装された面発光素子アレイチップ０～２８の光量調整前の光量分布を示す図であり、横軸は露光ヘッド１０６上の面発光素子アレイチップ０～２８の位置を示し、縦軸は面発光素子アレイチップの光量を示す。面発光素子アレイチップは、同じ調整目標光量で発光光量を設定しても、チップ毎に発光光量がばらついてしまう。例えば図４（ａ）において面発光素子アレイチップ０と面発光素子アレイチップ１とでは、発光光量が約１０％異なり、このまま画像形成を行うと、面発光素子アレイチップ間での画像の濃度差が視認される。そのため、工場の検査工程では、調整目標光量と実際の各面発光素子アレイチップの光量との差を検知する。そして、検知された光量差に基づいて、調整目標値の光出力が得られる駆動電流調整値Ｉｘ（ｘ＝０～２８、面発光素子アレイチップ毎の個別データ）を、露光ヘッド１０６の駆動基板２０２に設けられた初期調整値記憶部３０３に格納する。図５は、面発光素子アレイチップ０～２８の光量を電流駆動により制御する駆動制御部３０２の構成を示す制御ブロック図である。駆動制御部３０２は、ＤＡ変換器０～２８（図５中、ＤＡＣ０～２８で表示）と、ＤＡ変換器のデジタル入力値を格納するレジスタ０～２８で構成されている。ＣＰＵ４００は、初期調整値記憶部３０３に格納された面発光素子アレイチップ０～２８に対応した駆動電流調整値Ｉｘ（ｘ＝０～２８）を読出し、レジスタ０～２８に設定する。ＤＡＣ０～２８は、レジスタ０～２８から出力される駆動電流値Ｉｘ（ｘ＝０～２８）のデジタル値に応じたアナログ値を面発光素子アレイチップ０～２８に出力する。制御基板４１５のＣＰＵ４００は、画像形成装置の条件によって必要とされる光量が変化するため、露光ヘッド１０６全体の光量制御を行いつつ、各面発光素子アレイチップ個別の光量ばらつき調整を行う。
図４（ａ）は、露光ヘッド１０６に実装された面発光素子アレイチップ０～２８の光量調整前の光量分布を示す図であり、横軸は露光ヘッド１０６上の面発光素子アレイチップ０～２８の位置を示し、縦軸は面発光素子アレイチップの光量を示す。面発光素子アレイチップは、同じ調整目標光量で発光光量を設定しても、チップ毎に発光光量がばらついてしまう。例えば図４（ａ）において面発光素子アレイチップ０と面発光素子アレイチップ１とでは、発光光量が約１０％異なり、このまま画像形成を行うと、面発光素子アレイチップ間での画像の濃度差が視認される。そのため、工場の検査工程では、調整目標光量と実際の各面発光素子アレイチップの光量との差を検知する。そして、検知された光量差に基づいて、調整目標値の光出力が得られる駆動電流調整値Ｉｘ（ｘ＝０～２８、面発光素子アレイチップ毎の個別データ）を、露光ヘッド１０６の駆動基板２０２に設けられた初期調整値記憶部３０３に格納する。図５は、面発光素子アレイチップ０～２８の光量を電流駆動により制御する駆動制御部３０２の構成を示す制御ブロック図である。駆動制御部３０２は、ＤＡ変換器０～２８（図５中、ＤＡＣ０～２８で表示）と、ＤＡ変換器のデジタル入力値を格納するレジスタ０～２８で構成されている。ＣＰＵ４００は、初期調整値記憶部３０３に格納された面発光素子アレイチップ０～２８に対応した駆動電流調整値Ｉｘ（ｘ＝０～２８）を読出し、レジスタ０～２８に設定する。ＤＡＣ０～２８は、レジスタ０～２８から出力される駆動電流値Ｉｘ（ｘ＝０～２８）のデジタル値に応じたアナログ値を面発光素子アレイチップ０～２８に出力する。制御基板４１５のＣＰＵ４００は、画像形成装置の条件によって必要とされる光量が変化するため、露光ヘッド１０６全体の光量制御を行いつつ、各面発光素子アレイチップ個別の光量ばらつき調整を行う。
【0025】
図４（ｂ）は、工場において光量調整が行われたときの光量、及び画像形成時に光量制御されたときの光量のイメージを示す図であり、縦軸は光量を示し、横軸は露光ヘッド１０６上の面発光素子アレイチップ０～２８の位置を示している。縦軸に示す「調整光量」は、調整目標光量となるように調整された面発光素子アレイチップ０～２８毎の調整後の光量を示している。また、「制御光量」は、画像形成において必要となる光量を示している。なお、調整光量は、面発光素子アレイチップ毎の光量が一律となり、得られる光量が最大となるように行う光量調整時の光量である。一方、制御光量は、画像形成される画素値に応じて調整される光量で、最大光量以下の値で光量調整が行われる。
【0026】
［ＳＬＥＤ回路の説明］
図６は、本実施例の自己走査型発光素子（Ｓｅｌｆ－Ｓｃａｎｎｉｎｇ ＬＥＤ：ＳＬＥＤ）チップアレイの一部分を抜き出した等価回路である。図６において、Ｒａ、Ｒｇはそれぞれアノード抵抗、ゲート抵抗であり、Ｔｎはシフトサイリスタ、Ｄｎは転送ダイオード、Ｌｎは発光サイリスタを示す。また、Ｇｎは、対応するシフトサイリスタＴｎ、及びシフトサイリスタＴｎに接続されている発光サイリスタＬｎの共通ゲートを表している。ここで、ｎは２以上の整数とする。Φ１は奇数番目のシフトサイリスタＴの転送ライン、Φ２は偶数番目のシフトサイリスタＴの転送ラインである。ΦＷ１～ΦＷ４は発光サイリスタＬの点灯信号ラインであり、それぞれ抵抗ＲＷ１～ＲＷ４と接続されている。ＶＧＫはゲートラインであり、Φｓはスタートパルスラインである。図６に示すように、１個のシフトサイリスタＴｎに対し、発光サイリスタはＬ４ｎ－３～Ｌ４ｎまでの４個が接続されており、同時に４個の発光サイリスタＬ４ｎ－３～Ｌ４ｎが点灯可能な構成となっている。
図６は、本実施例の自己走査型発光素子（Ｓｅｌｆ－Ｓｃａｎｎｉｎｇ ＬＥＤ：ＳＬＥＤ）チップアレイの一部分を抜き出した等価回路である。図６において、Ｒａ、Ｒｇはそれぞれアノード抵抗、ゲート抵抗であり、Ｔｎはシフトサイリスタ、Ｄｎは転送ダイオード、Ｌｎは発光サイリスタを示す。また、Ｇｎは、対応するシフトサイリスタＴｎ、及びシフトサイリスタＴｎに接続されている発光サイリスタＬｎの共通ゲートを表している。ここで、ｎは２以上の整数とする。Φ１は奇数番目のシフトサイリスタＴの転送ライン、Φ２は偶数番目のシフトサイリスタＴの転送ラインである。ΦＷ１～ΦＷ４は発光サイリスタＬの点灯信号ラインであり、それぞれ抵抗ＲＷ１～ＲＷ４と接続されている。ＶＧＫはゲートラインであり、Φｓはスタートパルスラインである。図６に示すように、１個のシフトサイリスタＴｎに対し、発光サイリスタはＬ４ｎ－３～Ｌ４ｎまでの４個が接続されており、同時に４個の発光サイリスタＬ４ｎ－３～Ｌ４ｎが点灯可能な構成となっている。
【0027】
［ＳＬＥＤ回路の動作］
次に、図６に示すＳＬＥＤ回路の動作について説明する。なお、図６の回路図において、ゲートラインＶＧＫには５Ｖが印加されているものとし、転送ラインΦ１、Φ２、及び点灯信号ラインΦＷ１～ΦＷ４に入力される電圧も、同じく５Ｖとする。図６において、シフトサイリスタＴｎがオン状態にあるとき、シフトサイリスタＴｎ、及びシフトサイリスタＴｎに接続されている発光サイリスタＬｎの共通ゲートＧｎの電位は約０．２Ｖまで引き下げられる。発光サイリスタＬｎの共通ゲートＧｎと発光サイリスタＬｎ＋１の共通ゲートＧｎ＋１との間は、結合ダイオードＤｎで接続されているため、結合ダイオードＤｎの拡散電位に略等しい電位差が発生する。本実施例では、結合ダイオードＤｎの拡散電位は約１．５Ｖであるので、発光サイリスタＬｎ＋１の共通ゲートＧｎ＋１の電位は、発光サイリスタＬｎの共通ゲートＧｎの電位の０．２Ｖに、拡散電位の１．５Ｖを加えた１．７Ｖ（＝０．２Ｖ＋１．５Ｖ）となる。以下、同様に、発光サイリスタＬｎ＋２の共通ゲートＧｎ＋２の電位は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）、発光サイリスタＬｎ＋３（不図示）の共通ゲートＧｎ＋３（不図示）の電位は４．７Ｖ（＝３．２Ｖ＋１．５Ｖ）となる。ただし、発光サイリスタＬｎ＋４の共通ゲートＧｎ＋４以降の電位は、ゲートラインＶＧＫの電圧が５Ｖであり、これ以上の高い電圧にはならないので、５Ｖとなる。また、発光サイリスタＬｎの共通ゲートＧｎより前（図６の共通ゲートＧｎよりも左側）の共通ゲートＧｎ－１の電位については、結合ダイオードＤｎ－１が逆バイアス状態になっているため、ゲートラインＶＧＫの電圧がそのまま印加され、５Ｖとなっている。
次に、図６に示すＳＬＥＤ回路の動作について説明する。なお、図６の回路図において、ゲートラインＶＧＫには５Ｖが印加されているものとし、転送ラインΦ１、Φ２、及び点灯信号ラインΦＷ１～ΦＷ４に入力される電圧も、同じく５Ｖとする。図６において、シフトサイリスタＴｎがオン状態にあるとき、シフトサイリスタＴｎ、及びシフトサイリスタＴｎに接続されている発光サイリスタＬｎの共通ゲートＧｎの電位は約０．２Ｖまで引き下げられる。発光サイリスタＬｎの共通ゲートＧｎと発光サイリスタＬｎ＋１の共通ゲートＧｎ＋１との間は、結合ダイオードＤｎで接続されているため、結合ダイオードＤｎの拡散電位に略等しい電位差が発生する。本実施例では、結合ダイオードＤｎの拡散電位は約１．５Ｖであるので、発光サイリスタＬｎ＋１の共通ゲートＧｎ＋１の電位は、発光サイリスタＬｎの共通ゲートＧｎの電位の０．２Ｖに、拡散電位の１．５Ｖを加えた１．７Ｖ（＝０．２Ｖ＋１．５Ｖ）となる。以下、同様に、発光サイリスタＬｎ＋２の共通ゲートＧｎ＋２の電位は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）、発光サイリスタＬｎ＋３（不図示）の共通ゲートＧｎ＋３（不図示）の電位は４．７Ｖ（＝３．２Ｖ＋１．５Ｖ）となる。ただし、発光サイリスタＬｎ＋４の共通ゲートＧｎ＋４以降の電位は、ゲートラインＶＧＫの電圧が５Ｖであり、これ以上の高い電圧にはならないので、５Ｖとなる。また、発光サイリスタＬｎの共通ゲートＧｎより前（図６の共通ゲートＧｎよりも左側）の共通ゲートＧｎ－１の電位については、結合ダイオードＤｎ－１が逆バイアス状態になっているため、ゲートラインＶＧＫの電圧がそのまま印加され、５Ｖとなっている。
【0028】
図７（ａ）は、上述したシフトサイリスタＴｎがオン状態のときの各発光サイリスタＬｎの共通ゲートＧｎのゲート電位の分布を示す図であり、共通ゲートＧｎ－１、Ｇｎ、Ｇｎ＋１・・・は、図６中の発光サイリスタＬの共通ゲートを指している。また、図７（ａ）の縦軸は、ゲート電位を示す。各シフトサイリスタＴｎがオンするために必要な電圧（以下、しきい値電圧と表記）は、各々の発光サイリスタＬｎの共通ゲートＧｎのゲート電位に拡散電位（１．５Ｖ）を加えたものと、略同じ電位である。シフトサイリスタＴｎがオンしているとき、同じシフトサイリスタＴｎの転送ラインΦ２のラインに接続されているシフトサイリスタの中で、共通ゲートのゲート電位が最も低いのはシフトサイリスタＴｎ＋２である。シフトサイリスタＴｎ＋２に接続されている発光サイリスタＬｎ＋２の共通ゲートＧｎ＋２の電位は、先に説明したように３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）（図７（ａ））である。したがって、シフトサイリスタＴｎ＋２のしきい値電圧は４．７Ｖ（＝３．２Ｖ＋１．５Ｖ）となる。しかしながら、シフトサイリスタＴｎがオンしているため、転送ラインΦ２の電位は約１．５Ｖ（拡散電位）に引き込まれており、シフトサイリスタＴｎ＋２のしきい値電圧より低いために、シフトサイリスタＴｎ＋２はオンすることができない。同じ転送ラインΦ２に接続されている他のシフトサイリスタは、シフトサイリスタＴｎ＋２よりもしきい値電圧が高いため、同様にオンすることができず、シフトサイリスタＴｎのみがオン状態を保つことができる。
【0029】
また、転送ラインΦ１に接続されているシフトサイリスタについては、しきい値電圧が最も低い状態であるシフトサイリスタＴｎ＋１のしきい値電圧は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）である。そして、次にしきい値電圧の低いシフトサイリスタＴｎ＋３（図６では不図示）は６．２Ｖ（＝４．７Ｖ＋１．５Ｖ）である。この状態で、転送ラインΦ１に５Ｖが入力されると、シフトサイリスタＴｎ＋１のみがオン状態に遷移できる。この状態では、シフトサイリスタＴｎとシフトサイリスタＴｎ＋１が同時にオンした状態である。そのため、シフトサイリスタＴｎ＋１から図６の回路図中、右側に設けられたシフトサイリスタＴｎ＋２、Ｔｎ＋３等のゲート電位は、各々、拡散電位（１．５Ｖ）分、引き下げられる。ただし、ゲートラインＶＧＫの電圧が５Ｖであり、発光サイリスタＬの共通ゲートの電圧はゲートラインＶＧＫの電圧で制限されるため、シフトサイリスタＴｎ＋５より右側のゲート電位は５Ｖとなる。図７（ｂ）は、このときの各共通ゲートＧｎ－１～Ｇｎ＋４のゲート電圧分布を示す図であり、縦軸はゲート電位を示す。この状態で、転送ラインΦ２の電位を０Ｖに下げると、シフトサイリスタＴｎがオフし、シフトサイリスタＴｎの共通ゲートＧｎの電位がＶＧＫ電位まで上昇する。図７（ｃ）は、このときのゲート電圧分布を示す図であり、縦軸はゲート電位を示す。こうして、シフトサイリスタＴｎからシフトサイリスタＴｎ＋１へのオン状態の転送が完了する。
【0030】
［発光サイリスタの発光動作］
次に、発光サイリスタの発光動作に関して説明する。シフトサイリスタＴｎのみがオンしているとき、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの４個の発光サイリスタのゲートはシフトサイリスタＴｎの共通ゲートＧｎに共通に接続されている。そのため、発光サイリスタＬ４ｎ－３～Ｌ４ｎのゲート電位は、共通ゲートＧｎと同じ０．２Ｖである。したがって、各々の発光サイリスタのしきい値は１．７Ｖ（＝０．２Ｖ＋１．５Ｖ）であり、発光サイリスタの点灯信号ラインΦＷ１～ΦＷ４から、１．７Ｖ以上の電圧が入力されれば、発光サイリスタＬ４ｎ－３～Ｌ４ｎは点灯可能である。したがって、シフトサイリスタＴｎがオンしているときに、点灯信号ラインΦＷ１～ΦＷ４に点灯信号を入力することにより、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの４個の発光サイリスタを選択的に発光させることが可能である。このとき、シフトサイリスタＴｎの隣のシフトサイリスタＴｎ＋１の共通ゲートＧｎ＋１の電位は１．７Ｖであり、共通ゲートＧｎ＋１にゲート接続している発光サイリスタＬ４ｎ＋１～４ｎ＋４のしきい値電圧は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）となる。点灯信号ラインΦＷ１～ΦＷ４から入力される点灯信号は５Ｖであるので、発光サイリスタＬ４ｎ－３～４ｎの点灯パターンと同じ点灯パターンで、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４も点灯しそうである。ところが、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの方がしきい値電圧が低いため、点灯信号ラインΦＷ１～ΦＷ４から点灯信号が入力された場合には、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４よりも早くオンする。一旦、発光サイリスタＬ４ｎ－３～Ｌ４ｎがオンすると、接続されている点灯信号ラインΦＷ１～ΦＷ４が約１．５Ｖ（拡散電位）に引き下げられる。そのため、点灯信号ラインΦＷ１～ΦＷ４の電位が、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４のしきい値電圧よりも低くなるため、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４はオンすることができない。このように、１個のシフトサイリスタＴに複数の発光サイリスタＬを接続することで、複数個の発光サイリスタＬを同時点灯させることができる。
次に、発光サイリスタの発光動作に関して説明する。シフトサイリスタＴｎのみがオンしているとき、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの４個の発光サイリスタのゲートはシフトサイリスタＴｎの共通ゲートＧｎに共通に接続されている。そのため、発光サイリスタＬ４ｎ－３～Ｌ４ｎのゲート電位は、共通ゲートＧｎと同じ０．２Ｖである。したがって、各々の発光サイリスタのしきい値は１．７Ｖ（＝０．２Ｖ＋１．５Ｖ）であり、発光サイリスタの点灯信号ラインΦＷ１～ΦＷ４から、１．７Ｖ以上の電圧が入力されれば、発光サイリスタＬ４ｎ－３～Ｌ４ｎは点灯可能である。したがって、シフトサイリスタＴｎがオンしているときに、点灯信号ラインΦＷ１～ΦＷ４に点灯信号を入力することにより、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの４個の発光サイリスタを選択的に発光させることが可能である。このとき、シフトサイリスタＴｎの隣のシフトサイリスタＴｎ＋１の共通ゲートＧｎ＋１の電位は１．７Ｖであり、共通ゲートＧｎ＋１にゲート接続している発光サイリスタＬ４ｎ＋１～４ｎ＋４のしきい値電圧は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）となる。点灯信号ラインΦＷ１～ΦＷ４から入力される点灯信号は５Ｖであるので、発光サイリスタＬ４ｎ－３～４ｎの点灯パターンと同じ点灯パターンで、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４も点灯しそうである。ところが、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの方がしきい値電圧が低いため、点灯信号ラインΦＷ１～ΦＷ４から点灯信号が入力された場合には、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４よりも早くオンする。一旦、発光サイリスタＬ４ｎ－３～Ｌ４ｎがオンすると、接続されている点灯信号ラインΦＷ１～ΦＷ４が約１．５Ｖ（拡散電位）に引き下げられる。そのため、点灯信号ラインΦＷ１～ΦＷ４の電位が、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４のしきい値電圧よりも低くなるため、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４はオンすることができない。このように、１個のシフトサイリスタＴに複数の発光サイリスタＬを接続することで、複数個の発光サイリスタＬを同時点灯させることができる。
【0031】
図８は、図６に示すＳＬＥＤ回路の駆動信号のタイミングチャートである。図８では、上から順に、ゲートラインＶＧＫ、スタートパルスラインΦｓ、奇数番目、偶数番目のシフトサイリスタの転送ラインΦ１、Φ２、発光サイリスタの点灯信号ラインΦＷ１～ΦＷ４の駆動信号の電圧波形を表している。なお、各駆動信号は、オン時の電圧は５Ｖ、オフ時の電圧は０Ｖである。また、図８の横軸は時間を示す。また、Ｔｃは、クロック信号Φ１の周期を示し、Ｔｃ／２は、周期Ｔｃの半分（＝１／２）の周期を示す。
【0032】
ゲートラインＶＧＫには常に５Ｖが供給される。また、奇数番目のシフトサイリスタ用のクロック信号Φ１、偶数番目のシフトサイリスタ用のクロック信号Φ２が同じ周期Ｔｃにて入力され、スタートパルスラインの信号Φｓは５Ｖが供給されている。奇数番目のシフトサイリスタ用のクロック信号Φ１が最初に５Ｖになる少し前に、ゲートラインＶＧＫに電位差をつけるために、スタートパルスラインの信号Φｓは０Ｖに落とされる。これにより、最初のシフトサイリスタＴｎ－１のゲート電位が５Ｖから１．７Ｖに引き込まれ、しきい値電圧が３．２Ｖになって、転送ラインΦ１による信号でオンできる状態になる。転送ラインΦ１に５Ｖが印加され、最初のシフトサイリスタＴｎ－１がオン状態に遷移してから少し遅れて、スタートパルスラインΦｓに５Ｖが供給され、以降、スタートパルスラインΦｓには５Ｖが供給され続ける。
【0033】
転送ラインΦ１と転送ラインΦ２は互いのオン状態（ここでは５Ｖ）が重なる時間Ｔｏｖを持ち、略相補的な関係になるように構成される。発光サイリスタ点灯用信号ラインΦＷ１～ΦＷ４は、転送ラインΦ１、Φ２の周期の半分の周期で送信され、対応するシフトサイリスタがオン状態のときに、５Ｖが印加されると点灯する。例えば期間ａでは同一のシフトサイリスタに接続されている４つの発光サイリスタが全て点灯している状態であり、期間ｂでは３つの発光サイリスタが同時点灯している。また、期間ｃでは全ての発光サイリスタは消灯状態であり、期間ｄでは２つの発光サイリスタが同時点灯している。期間ｅでは点灯する発光サイリスタは１つのみである。
【0034】
本実施例では１個のシフトサイリスタに接続する発光サイリスタの数は４個としているがこれに限ったものではなく、用途に応じて４個より少なくても多くてもよい。なお、上述した回路では各サイリスタのカソードを共通とする回路について説明したが、アノード共通回路でも適宜極性を反転することで適用可能である。
【0035】
［面発光サイリスタの構造］
図９は、本実施例の面発光サイリスタ部の概略図である。図９（ａ）は、メサ（台形）構造９２２に形成された発光素子が複数配列されている発光素子アレイの平面図（模式図）である。図９（ｂ）は、図９（ａ）に示すＢ－Ｂ線で、メサ構造９２２に形成された発光素子を切断したときの断面概略図である。発光素子が形成されたメサ構造９２２は、所定のピッチ（発光素子間の間隔）（例えば１２００ｄｐｉの解像度の場合には略２１．１６μｍ）で配置されており、各メサ構造９２２は、素子分離溝９２４により互いに分離されている。
図９は、本実施例の面発光サイリスタ部の概略図である。図９（ａ）は、メサ（台形）構造９２２に形成された発光素子が複数配列されている発光素子アレイの平面図（模式図）である。図９（ｂ）は、図９（ａ）に示すＢ－Ｂ線で、メサ構造９２２に形成された発光素子を切断したときの断面概略図である。発光素子が形成されたメサ構造９２２は、所定のピッチ（発光素子間の間隔）（例えば１２００ｄｐｉの解像度の場合には略２１．１６μｍ）で配置されており、各メサ構造９２２は、素子分離溝９２４により互いに分離されている。
【0036】
図９（ｂ）において、９００は第一伝導型の化合物半導体基板、９０２は基板９００と同じ第一伝導型のバッファ層、９０４は第一伝導型の二種類の半導体層の積層で構成される分布ブラッグ反射（ＤＢＲ）層である。また、９０６は第１の第一伝導型の半導体層、９０８は第一伝導型とは異なる第１の第二伝導型の半導体層、９１０は第２の第一伝導型の半導体層、９１２は第２の第二伝導型の半導体層である。図９（ｂ）に示すように、半導体層９０６、９０８、９１０、９１２の、伝導型の異なる半導体を交互に積層することで、ｐｎｐｎ型（又はｎｐｎｐ型）のサイリスタ構造を形成している。本実施例では、基板９００にはｎ型のＧａＡｓ基板を用い、バッファ層９０２にはｎ型のＧａＡｓ又はｎ型のＡｌＧａＡｓ層、ＤＢＲ層９０４にはｎ型の高Ａｌ組成のＡｌＧａＡｓと低Ａｌ組成のＡｌＧａＡｓの積層構造を用いている。ＤＢＲ層の上の第１の第一伝導型の半導体層９０６にはｎ型のＡｌＧａＡｓ、第１の第二伝導型の半導体層９０８にはｐ型のＡｌＧａＡｓを用いている。また、第２の第一伝導型の半導体層９１０にはｎ型のＡｌＧａＡｓ、第２の第二伝導型の半導体層９１２にはｐ型のＡｌＧａＡｓを用いている。
【0037】
また、メサ構造型の面発光素子では、電流狭窄機構を用い、電流をメサ構造９２２側面に流さないようにすることで発光効率を向上させている。ここで、本実施例における電流狭窄機構について説明する。図９（ｂ）に示すように、本実施例では第２の第二伝導型の半導体層９１２であるｐ型のＡｌＧａＡｓの上に、ｐ型のＧａＰ層９１４を形成し、更にその上にｎ型の透明導電体であるＩＴＯ層９１８を形成している。ｐ型のＧａＰ層９１４は、透明導電体であるＩＴＯ層９１８と接触する部分の不純物濃度を十分高く形成しておく。発光サイリスタに対して順バイアスを加えたとき（例えば裏面電極９２６を接地し、表面電極９２０に正電圧を加えたとき）、ｐ型のＧａＰ層９１４は透明導電体のＩＴＯ層９１８と接触する部分の不純物濃度を十分高く形成されているため、トンネル接合となる。その結果、電流が流れる。このような構造により、ｐ型のＧａＰ層９１４は、ｎ型の透明導電体であるＩＴＯ層９１８と接触する部分に電流を集中させ、電流狭窄機構を形成している。なお、本実施例においては、ＩＴＯ層９１８とｐ型のＡｌＧａＡｓ層９１２との間に層間絶縁層９１６を設けている。ところが、ｎ型のＩＴＯ層９１８とｐ型のＡｌＧａＡｓ層９１２で形成される付設ダイオードは、発光サイリスタの順方向バイアスに対して逆バイアスになっており、順バイアスしたときに、トンネル接合部以外は基本的に電流が流れない。そのため、ｎ型のＩＴＯ層９１８とｐ型のＡｌＧａＡｓ層９１２で形成される付設ダイオードの逆方向耐圧が必要な用途に対して十分であれば、省略することも可能である。このような構成により、ｐ型のＧａＰ層９１４とｎ型の透明導電体であるＩＴＯ層９１８とが接触する部分と略同等な部分の下部の半導体積層部が発光し、ＤＢＲ層９０４によってそのほとんどの発光が基板９００と反対側に反射される。
【0038】
［制御基板、駆動基板の制御構成］
図１０は、画像データを処理し、露光ヘッド１０６の駆動基板２０２に出力する制御基板４１５と、制御基板４１５から入力された画像データに基づいて、感光ドラム１０２を露光する露光ヘッド１０６の駆動基板２０２の制御ブロック図である。また、説明を簡便にするために、ここでは１つの色の画像処理について説明するが、本実施例の画像形成装置では、同様の処理を４色同時に並列処理される。図１０に示す制御基板４１５は、露光ヘッド１０６の駆動基板２０２に対して、各面発光素子アレイチップ０～２８を制御するための信号である、面発光素子アレイチップ制御信号、Ｌｉｎｅ同期信号、ＣＰＵ４００の制御信号を送信する。各信号は、制御基板４１５側のコネクタ４１６から、ケーブル４１７、４１８、４１９を介して、露光ヘッド１０６側の駆動基板２０２に実装されたコネクタ３０１に入力される。
図１０は、画像データを処理し、露光ヘッド１０６の駆動基板２０２に出力する制御基板４１５と、制御基板４１５から入力された画像データに基づいて、感光ドラム１０２を露光する露光ヘッド１０６の駆動基板２０２の制御ブロック図である。また、説明を簡便にするために、ここでは１つの色の画像処理について説明するが、本実施例の画像形成装置では、同様の処理を４色同時に並列処理される。図１０に示す制御基板４１５は、露光ヘッド１０６の駆動基板２０２に対して、各面発光素子アレイチップ０～２８を制御するための信号である、面発光素子アレイチップ制御信号、Ｌｉｎｅ同期信号、ＣＰＵ４００の制御信号を送信する。各信号は、制御基板４１５側のコネクタ４１６から、ケーブル４１７、４１８、４１９を介して、露光ヘッド１０６側の駆動基板２０２に実装されたコネクタ３０１に入力される。
【0039】
［制御基板の構成］
制御部である制御基板４１５では、制御手段であるＣＰＵ４００により、画像データの処理と印刷タイミングの処理が行われる。制御基板４１５は、画像データ生成部４０１、ラインデータシフト部４０２、解像度変換部４０８、チップデータ変換部４０３、チップデータシフト部４０４、駆動部４０５の機能ブロックを有している。更に、制御基板４１５は、温度プロファイル変換部４０７、同期信号生成部４０６の機能ブロックを有している。以下、制御基板４１５での画像データが処理される順に、各機能ブロックでの処理について説明する。
制御部である制御基板４１５では、制御手段であるＣＰＵ４００により、画像データの処理と印刷タイミングの処理が行われる。制御基板４１５は、画像データ生成部４０１、ラインデータシフト部４０２、解像度変換部４０８、チップデータ変換部４０３、チップデータシフト部４０４、駆動部４０５の機能ブロックを有している。更に、制御基板４１５は、温度プロファイル変換部４０７、同期信号生成部４０６の機能ブロックを有している。以下、制御基板４１５での画像データが処理される順に、各機能ブロックでの処理について説明する。
【0040】
（画像データ生成部）
画像データ生成手段である画像データ生成部４０１は、スキャナ部１００又は画像形成装置に接続された外部コンピュータから受信した入力画像データに対し、ＣＰＵ４００から指示された解像度でディザリング処理を行い、画像データを生成する。本実施例では、画像データ生成部４０１は、第２の解像度相当である２４００ｄｐｉの解像度でディザリング処理を行うものとする。すなわち、画像データ生成部４０１が生成する画像データは、２４００ｄｐｉ相当の画素データである。本実施例の２４００ｄｐｉ相当の画素データは１ビットであるものとするが、複数ビットで１画素を表現しても良い。画像データ生成部４０１が生成する画素データは、副走査方向（感光ドラム１０２の回転方向でもあり、記録紙の搬送方向でもある）の２４００ｄｐｉ相当のラインに対応するラインデータである。そして、画像データ生成部４０１は、解像度が２４００ｄｐｉ相当の各画素に対応する画素データを当該画素の主走査方向（露光ヘッド１０６の長手方向）における位置と関連付けて生成される。
画像データ生成手段である画像データ生成部４０１は、スキャナ部１００又は画像形成装置に接続された外部コンピュータから受信した入力画像データに対し、ＣＰＵ４００から指示された解像度でディザリング処理を行い、画像データを生成する。本実施例では、画像データ生成部４０１は、第２の解像度相当である２４００ｄｐｉの解像度でディザリング処理を行うものとする。すなわち、画像データ生成部４０１が生成する画像データは、２４００ｄｐｉ相当の画素データである。本実施例の２４００ｄｐｉ相当の画素データは１ビットであるものとするが、複数ビットで１画素を表現しても良い。画像データ生成部４０１が生成する画素データは、副走査方向（感光ドラム１０２の回転方向でもあり、記録紙の搬送方向でもある）の２４００ｄｐｉ相当のラインに対応するラインデータである。そして、画像データ生成部４０１は、解像度が２４００ｄｐｉ相当の各画素に対応する画素データを当該画素の主走査方向（露光ヘッド１０６の長手方向）における位置と関連付けて生成される。
【0041】
（ラインデータシフト部）
ＣＰＵ４００は、光学センサ１１３により検知された色ずれ量に基づいて、主走査方向、副走査方向の画像シフト量を２４００ｄｐｉ単位で各々決定する。画像シフト量は、例えば、光学センサ１１３による色ずれ検出用パターン画像の検知結果に基づいて算出される色間の相対的な色ずれ量に基づいて、ＣＰＵ４００によって決定される。そして、ＣＰＵ４００は、ずれ補正手段であるラインデータシフト部４０２に画像シフト量を指示する。ラインデータシフト部４０２では、ＣＰＵ４００から指示された画像シフト量を基に、記録紙１ページ内の画像領域全域に対して、画像データ生成部４０１から入力された画像データ（ラインデータともいう）を２４００ｄｐｉ単位でシフト処理を行う。シフト処理により、画像の形成位置の補正が行われる。なお、ラインデータシフト部４０２は、記録紙１ページ内の画像領域を複数に分割し、分割された複数の画像領域毎にシフト処理を実行するようにしても良い。
ＣＰＵ４００は、光学センサ１１３により検知された色ずれ量に基づいて、主走査方向、副走査方向の画像シフト量を２４００ｄｐｉ単位で各々決定する。画像シフト量は、例えば、光学センサ１１３による色ずれ検出用パターン画像の検知結果に基づいて算出される色間の相対的な色ずれ量に基づいて、ＣＰＵ４００によって決定される。そして、ＣＰＵ４００は、ずれ補正手段であるラインデータシフト部４０２に画像シフト量を指示する。ラインデータシフト部４０２では、ＣＰＵ４００から指示された画像シフト量を基に、記録紙１ページ内の画像領域全域に対して、画像データ生成部４０１から入力された画像データ（ラインデータともいう）を２４００ｄｐｉ単位でシフト処理を行う。シフト処理により、画像の形成位置の補正が行われる。なお、ラインデータシフト部４０２は、記録紙１ページ内の画像領域を複数に分割し、分割された複数の画像領域毎にシフト処理を実行するようにしても良い。
【0042】
（解像度変換部）
変換手段である解像度変換部４０８では、ラインデータシフト部４０２から出力された画像データ（ラインデータ）に対して、主走査方向のフィルタ処理による補間処理を行い、主走査方向の解像度を２４００ｄｐｉから１２００ｄｐｉに変換する。図１１は、解像度変換部４０８でのフィルタ処理の様子を説明する図である。図１１において、Ｄ１～Ｄ９は、面発光素子アレイチップの画像データ（２４００ｄｐｉの入力データ）を示す。ここで、画像データＤ１～Ｄ８は、該当の面発光素子アレイチップの画像データであり、画像データＤ９は、隣接する面発光素子アレイチップの最端部の画素データである。Ｄ１’～Ｄ４’は、解像度変換部４０８のフィルタ処理を行った後の画像データ（１２００ｄｐｉの出力データ）を示している。出力データの解像度（１２００ｄｐｉ）は、入力データの解像度（２４００ｄｐｉ）の２分の１であり、各画素の画像データの算出式は、以下の（式１）で表される。
変換手段である解像度変換部４０８では、ラインデータシフト部４０２から出力された画像データ（ラインデータ）に対して、主走査方向のフィルタ処理による補間処理を行い、主走査方向の解像度を２４００ｄｐｉから１２００ｄｐｉに変換する。図１１は、解像度変換部４０８でのフィルタ処理の様子を説明する図である。図１１において、Ｄ１～Ｄ９は、面発光素子アレイチップの画像データ（２４００ｄｐｉの入力データ）を示す。ここで、画像データＤ１～Ｄ８は、該当の面発光素子アレイチップの画像データであり、画像データＤ９は、隣接する面発光素子アレイチップの最端部の画素データである。Ｄ１’～Ｄ４’は、解像度変換部４０８のフィルタ処理を行った後の画像データ（１２００ｄｐｉの出力データ）を示している。出力データの解像度（１２００ｄｐｉ）は、入力データの解像度（２４００ｄｐｉ）の２分の１であり、各画素の画像データの算出式は、以下の（式１）で表される。
【0043】
Ｄｎ’＝Ｄ（２×ｎ－１）×Ｋ２＋Ｄ（２×ｎ）×Ｋ１＋Ｄ（２×ｎ＋１）×Ｋ２・・・（式１）
ここで、ｎは、各面発光素子アレイチップ内部の面発光素子数５１２に対応し、発光素子の点灯順番に基づき、ｎ＝１～５１２の順で逐次、各発光素子での画像データの演算が行われる。第１の係数であるＫ１は、出力データと、主走査方向の同じ座標位置となる入力データに対する重み係数である。第２の係数であるＫ２は、出力データに対して主走査方向に２分の１画素分ずれた座標の入力データに対する重み係数である。本実施例では、Ｋ１＝０．５、Ｋ２＝０．２５の値で補間演算（フィルタ処理）を行うこととしているが、本実施例と異なる重み係数を用いてもよい。本実施例では、重み係数Ｋ２を０より大きい値とすることで、出力データの解像度（１２００ｄｐｉ）よりも高い解像度（２４００ｄｐｉ）で生成された画像データの情報を出力データに反映することができる。具体的には、前段までの処理は、主走査方向の画像位置移動を２４００ｄｐｉで行う。そして、後段の処理は、解像度変換部４０８で画像データの解像度を１２００ｄｐｉに変換することにより、２４００ｄｐｉ単位での画像移動精度を維持した状態で、１２００ｄｐｉの画像を生成することが可能となる。
ここで、ｎは、各面発光素子アレイチップ内部の面発光素子数５１２に対応し、発光素子の点灯順番に基づき、ｎ＝１～５１２の順で逐次、各発光素子での画像データの演算が行われる。第１の係数であるＫ１は、出力データと、主走査方向の同じ座標位置となる入力データに対する重み係数である。第２の係数であるＫ２は、出力データに対して主走査方向に２分の１画素分ずれた座標の入力データに対する重み係数である。本実施例では、Ｋ１＝０．５、Ｋ２＝０．２５の値で補間演算（フィルタ処理）を行うこととしているが、本実施例と異なる重み係数を用いてもよい。本実施例では、重み係数Ｋ２を０より大きい値とすることで、出力データの解像度（１２００ｄｐｉ）よりも高い解像度（２４００ｄｐｉ）で生成された画像データの情報を出力データに反映することができる。具体的には、前段までの処理は、主走査方向の画像位置移動を２４００ｄｐｉで行う。そして、後段の処理は、解像度変換部４０８で画像データの解像度を１２００ｄｐｉに変換することにより、２４００ｄｐｉ単位での画像移動精度を維持した状態で、１２００ｄｐｉの画像を生成することが可能となる。
【0044】
（同期信号生成部）
同期信号生成部４０６は、感光ドラム１０２の回転速度に同期した信号で、感光ドラム１０２の回転方向の１ライン分の周期信号（以下、Ｌｉｎｅ同期信号という）を生成する。ＣＰＵ４００は、同期信号生成部４０６にＬｉｎｅ同期信号の周期、すなわち予め定められた感光ドラム１０２の回転速度に対して、感光ドラム１０２表面が回転方向（副走査方向）に２４００ｄｐｉの画素サイズ（約１０．５μｍ）移動する時間を指示する。例えば、副走査方向に２００ｍｍ／秒の速度で印刷する場合には、ＣＰＵ４００は、Ｌｉｎｅ同期信号の周期（副走査方向１ライン分の周期）を約５２．９μｓ（≒（２５．４ｍｍ／２４００ドット）／２００ｍｍ）として、同期信号生成部４０６に指示する。画像形成装置が感光ドラム１０２の回転速度を検知する検知部を有している場合、ＣＰＵ４００は、検知部の検知結果（エンコーダが出力する信号の発生周期）に基づいて、副走査方向の感光ドラム１０２の回転速度を算出する。そして、ＣＰＵ４００は、当該算出結果に基づいてＬｉｎｅ同期信号の周期を決定する。ここでの検知部は、例えば感光ドラムの回転軸に設置したエンコーダである。一方、画像形成装置が感光ドラム１０２の回転速度を検知する検知部を有していない場合、次のような情報に基づいて、感光ドラム１０２の回転速度を算出する。すなわち、ＣＰＵ４００は、ユーザが操作部から入力するシートの坪量（ｇ／ｃｍ２）やシートサイズなどの紙の種類の情報に基づいて、Ｌｉｎｅ同期信号の周期を決定する。
同期信号生成部４０６は、感光ドラム１０２の回転速度に同期した信号で、感光ドラム１０２の回転方向の１ライン分の周期信号（以下、Ｌｉｎｅ同期信号という）を生成する。ＣＰＵ４００は、同期信号生成部４０６にＬｉｎｅ同期信号の周期、すなわち予め定められた感光ドラム１０２の回転速度に対して、感光ドラム１０２表面が回転方向（副走査方向）に２４００ｄｐｉの画素サイズ（約１０．５μｍ）移動する時間を指示する。例えば、副走査方向に２００ｍｍ／秒の速度で印刷する場合には、ＣＰＵ４００は、Ｌｉｎｅ同期信号の周期（副走査方向１ライン分の周期）を約５２．９μｓ（≒（２５．４ｍｍ／２４００ドット）／２００ｍｍ）として、同期信号生成部４０６に指示する。画像形成装置が感光ドラム１０２の回転速度を検知する検知部を有している場合、ＣＰＵ４００は、検知部の検知結果（エンコーダが出力する信号の発生周期）に基づいて、副走査方向の感光ドラム１０２の回転速度を算出する。そして、ＣＰＵ４００は、当該算出結果に基づいてＬｉｎｅ同期信号の周期を決定する。ここでの検知部は、例えば感光ドラムの回転軸に設置したエンコーダである。一方、画像形成装置が感光ドラム１０２の回転速度を検知する検知部を有していない場合、次のような情報に基づいて、感光ドラム１０２の回転速度を算出する。すなわち、ＣＰＵ４００は、ユーザが操作部から入力するシートの坪量（ｇ／ｃｍ２）やシートサイズなどの紙の種類の情報に基づいて、Ｌｉｎｅ同期信号の周期を決定する。
【0045】
［温度プロファイル変換部］
温度プロファイル変換部４０７は、入力された画像データ（ラインデータ）を主走査方向に面発光素子アレイチップ０～２８のチップ単位に分割し、面発光素子アレイチップ単位で主走査方向・副走査方向について、画像データの加算処理を行う。そして、温度プロファイル変換部４０７は、加算処理により求められた加算結果に応じた温度補正値へ変換する。詳細は後述する。
温度プロファイル変換部４０７は、入力された画像データ（ラインデータ）を主走査方向に面発光素子アレイチップ０～２８のチップ単位に分割し、面発光素子アレイチップ単位で主走査方向・副走査方向について、画像データの加算処理を行う。そして、温度プロファイル変換部４０７は、加算処理により求められた加算結果に応じた温度補正値へ変換する。詳細は後述する。
【0046】
（チップデータ変換部）
チップデータ変換部４０３は、Ｌｉｎｅ同期信号に同期して、解像度変換部４０８より、感光ドラム１０２の副走査方向の１ライン分ずつ、ラインデータの読み出しを行う。そして、チップデータ変換部４０３は、読み出したラインデータを面発光素子アレイチップ毎のラインデータに分割するデータ処理を実行する。
チップデータ変換部４０３は、Ｌｉｎｅ同期信号に同期して、解像度変換部４０８より、感光ドラム１０２の副走査方向の１ライン分ずつ、ラインデータの読み出しを行う。そして、チップデータ変換部４０３は、読み出したラインデータを面発光素子アレイチップ毎のラインデータに分割するデータ処理を実行する。
【0047】
図１２（ａ）は、チップデータ変換部４０３の構成を示すブロック図である。図１２（ａ）において、同期信号生成部４０６から出力されるＬｉｎｅ同期信号は、カウンタ５３０に入力される。カウンタ５３０は、入力されるＬｉｎｅ同期信号を変調してＬｉｎｅ同期信号よりも高周波のＣＬＫ信号を生成する周波数変調回路を備えている。カウンタ５３０は、周波数変調回路の代わりにＬｉｎｅ同期信号よりも高周波のクロック信号（ＣＬＫ）を生成する発振器を内蔵していても良い。以下では、チップデータ変換部４０３が解像度変換部４０８からラインデータを読み出す構成を例示するが、実施の形態はこれに限られるものではない。すなわち、解像度変換部４０８にＬｉｎｅ同期信号を供給し、かつクロック信号を解像度変換部４０８が内部で生成することで、解像度変換部４０８がチップデータ変換部４０３に対して主体的にラインデータを送信するよう構成しても良い。
【0048】
カウンタ５３０はＬｉｎｅ同期信号が入力されると、カウント値を０にリセットした後、ＣＬＫ（クロック）信号（図１２（ｂ）参照）のパルス数に同期して、カウント値をインクリメントする。カウンタ５３０が生成するＣＬＫ信号の周波数は、チップデータ変換部４０３がＬｉｎｅ同期信号の１周期内に読み出すべき画素データの容量（ビット数）と、後述するチップデータ変換部４０３のデータ処理速度と、に基づいて設計段階で決定される。例えば、上述したように、面発光素子アレイ素子群２０１は、副走査方向の１ラインを露光する発光素子を１４，８４８素子（１２００ｄｐｉ換算）有している。
【0049】
チップデータ変換部４０３は、Ｌｉｎｅ同期信号の間に、副走査方向１ライン分のラインデータを読み出して後述するラインメモリ５００への書き込みと、後述するメモリ５０１～５２９への画像データの書き込みを行う。そのため、カウンタ５３０は、１ラインのラインデータに含まれる画素数（１４，８４８）の２倍の数（２９，６９６）のカウント動作を行う。カウンタ５３０のカウント値が１～１４，８４８までの期間をＴｍ１、カウント値が１４，８４９～２９，６９６までの期間をＴｍ２とする（図１２（ｂ）参照）。ＲＥＡＤ制御部５３１は、カウンタ５３０のカウント値に応じてラインデータを解像度変換部４０８から読み出す。すなわち、ＲＥＡＤ制御部５３１は、カウンタ５３０のカウント値が１～１４，８４８までの期間Ｔｍ１に、主走査方向１ライン分のラインデータ（１４，８４８画素）をラインメモリ５００に格納する。また、ＷＲ制御部５３２は、カウンタ５３０のカウント値が１４，８４９～２９，６９６の期間Ｔｍ２に、ラインメモリ５００に格納された副走査方向１ライン分のラインデータをメモリ５０１～５２９に分割して書き込む。メモリ５０１～５２９はラインメモリ５００よりも記憶容量の少ないメモリであり、面発光素子アレイチップ毎に分割されたラインデータ（分割ラインデータ）を記憶する。メモリ５０１～５２９は、面発光素子アレイチップ０～２８に対応して設けられているＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ：先入れ先出し）メモリである。即ち、メモリ５０１は面発光素子アレイチップ０に対応するラインデータを記憶し、メモリ５０２は面発光素子アレイチップ１に対応するラインデータを記憶し、・・・メモリ５２９は面発光素子アレイチップ２８に対応するラインデータを記憶する。
【0050】
続いて、チップデータ変換部４０３が実行する解像度変換部４０８から読み出したラインデータのメモリ５０１～５２９への書き込み、及びメモリ５０１～５２９に書き込まれた画像データの出力について説明する。図１２（ｂ）は、チップデータ変換部４０３におけるラインデータの入出力タイミングを説明するタイムチャートである。図１２（ｂ）において、Ｌｉｎｅ同期信号は、同期信号生成部４０６から出力されるパルス信号を示している。また、図中、ＴＬ１、ＴＬ２、・・・ＴＬ１０は、副走査方向１ライン分の周期の番号を示している。また、Ｌｉｎｅ同期信号の１周期は、カウンタ５３０のカウンタ値に応じて、期間Ｔｍ１と期間Ｔｍ２に分割されている。ラインメモリ５００への入力データは、解像度変換部４０８からの画像データを示しており、周期ＴＬ１、ＴＬ２、・・・ＴＬ１０の期間Ｔｍ１に解像度変換部４０８から入力される。図１２（ｂ）中の１ライン目データとは、副走査方向の１ライン目のラインデータ（主走査方向１ライン分）を指している。同様に、２ライン目データ、・・・１０ライン目データとは、それぞれ、副走査方向の２ライン目のラインデータ、・・・副走査方向の１０ライン目のラインデータ（主走査方向１ライン分）を指している。
【0051】
また、図１２（ｂ）に示す‘メモリ５０１への入力データ’は、ラインメモリ５００に格納された主走査方向１ライン分のラインデータのうち、面発光素子アレイチップ０に対応するラインデータがメモリ５０１に書き込まれるタイミングを示している。同様にメモリ５０２への入力データ、メモリ５０３への入力データ、・・・メモリ５２９への入力データは、各々面発光素子アレイチップ１、２、・・・２８に対応するラインデータがメモリ５０２、５０３、・・・５２９に書き込まれるタイミングを示している。なお、メモリ５０１への入力データの１ライン目データとは、主走査方向１ライン分の全ラインデータではなく、面発光素子アレイチップ０が対応する主走査方向のラインデータ（分割ラインデータ）を指している。メモリ５０２～メモリ５２９の入力データについても同様である。
【0052】
図１２（ｂ）に示す‘メモリ５０１からの出力データ’は、メモリ５０１に書き込まれたラインデータを面発光素子アレイチップ０に出力するために読み出すタイミングを示している。同様に、図１２（ｂ）に示す‘メモリ５０２からの出力データ’、・・・‘メモリ５２９からの出力データ’は、それぞれ面発光素子アレイチップ１、・・・面発光素子アレイチップ２８に出力するために読み出すタイミングを示している。なお、メモリ５０１からの出力データの１ライン目データとは、主走査方向１ライン分の全ラインデータではなく、面発光素子アレイチップ０が対応する主走査方向のラインデータ（分割ラインデータ）を指している。メモリ５０２～メモリ５２９からの出力データについても同様である。
【0053】
本実施例では、ラインメモリ５００より、主走査方向１ライン分のラインデータを順次読み出し、まず、面発光素子アレイチップ０のラインデータを格納するメモリ５０１への書き込みが行われる。次に、面発光素子アレイチップ１の画像データを格納するメモリ５０２への書き込みが行われ、以降、面発光素子アレイチップ２８の画像データを格納するメモリ５２９まで順次、書き込みが連続的に行われる。なお、チップデータ変換部４０３の後段のチップデータシフト部４０４では、面発光素子アレイチップ単位での副走査方向のデータシフト処理が行われる。そのため、メモリ５０１～５２９には、副走査方向１０ライン分のラインデータが格納されるものとする。
【0054】
（チップデータシフト部）
ずれ補正手段であるチップデータシフト部４０４は、次のような制御を行う。すなわち、ＣＰＵ４００から予め指示された面発光素子アレイチップ毎の副走査方向の画像シフト量に関するデータ（２４００ｄｐｉ単位）に基づいて、メモリ６０１～６２９からのラインデータの相対的な読み出しタイミングを制御する。以下、チップデータシフト部４０４が実行する副走査方向の画像シフト処理について具体的に説明する。
ずれ補正手段であるチップデータシフト部４０４は、次のような制御を行う。すなわち、ＣＰＵ４００から予め指示された面発光素子アレイチップ毎の副走査方向の画像シフト量に関するデータ（２４００ｄｐｉ単位）に基づいて、メモリ６０１～６２９からのラインデータの相対的な読み出しタイミングを制御する。以下、チップデータシフト部４０４が実行する副走査方向の画像シフト処理について具体的に説明する。
【0055】
露光ヘッド１０６の長手方向において、偶数番目の各面発光素子アレイチップの実装位置にずれがないことが望ましい。同様に、露光ヘッド１０６の長手方向においても、奇数番目の各面発光素子アレイチップの実装位置にずれがないことが望ましい。また、偶数番目の各面発光素子アレイチップと奇数番目の各面発光素子アレイチップとの副走査方向の実装位置関係は２４００ｄｐｉ相当で所定の画素数（例えば、８画素）であることが設計上好ましい。更に、各面発光素子アレイチップ内における発光素子列の副走査方向の配置位置が固体差を持たず一定であることが好ましい。しかしながら、面発光素子アレイチップの実装位置や発光素子列の配置位置は誤差を含み、これらの誤差が出力画像の画質の低下を招くおそれがある。
【0056】
図１０に示すメモリ４２０（ＲＯＭ）には、駆動基板２０２に千鳥状に実装された面発光素子アレイチップ０～２８の各発光素子列の副走査方向の相対的な位置関係から演算された補正データが記憶されている。例えば、メモリ４２０には、次のような測定データに基づく補正データが記憶されている。副走査方向の位置の基準となる面発光素子アレイチップ０の発光素子列に対し、他の面発光素子アレイチップ１～２８の各発光素子列が副走査方向に２４００ｄｐｉ相当で何画素ずれて駆動基板２０２に実装されているかを示す補正データが記憶されている。測定データは、駆動基板２０２に面発光素子アレイチップ１～２８を実装した後、測定装置によって各面発光素子アレイチップの発光素子を点灯させ、その受光結果に基づいて計測される。ＣＰＵ４００は、画像形成装置の電源がＯＮされたことに応じてメモリ４２０から読み出した補正データをチップデータシフト部４０４の内部レジスタに設定する。チップデータシフト部４０４は、内部レジスタに設定された補正データに基づいてメモリ６０１～６２９に記憶された同一ラインを形成するためのラインデータのシフト処理を行う。例えば、面発光素子アレイチップ０の発光素子列に対して面発光素子アレイチップ１の発光素子列が２４００ｄｐｉ相当で副走査方向に８画素ずれて駆動基板に実装されている場合には、チップデータシフト部４０４は、次のような処理を行う。すなわち、チップデータシフト部４０４は、駆動基板２０２への面発光素子アレイチップ０に対応するラインデータの出力タイミングに対して、同一ラインをなす面発光素子アレイチップ１に対応するラインデータの出力タイミングが８画素分遅延させる。そのため、チップデータシフト部４０４は、面発光素子アレイチップ０に対応するラインデータに対して、面発光素子アレイチップ１に対応する全ラインデータをシフトさせる。
【0057】
［温度プロファイル変換部４０７］
図１３は、温度プロファイル変換部４０７の構成を示す制御ブロック図である。発熱量推定手段である温度プロファイル変換部４０７は、図１３に示すように、解像度変換部４０８からの画像データ、同期信号生成部４０６からのＬｉｎｅ同期信号、ＣＰＵ４００からの制御信号が入力される。温度プロファイル変換部４０７は、ビデオカウント部１３００とカウント値格納部１３０１、プロファイル変換処理部１３０２で構成されている。温度プロファイル変換部４０７は、面発光素子アレイチップ０～２８の発光による発熱に応じた光量変動を補正する補正係数の算出を行う。
図１３は、温度プロファイル変換部４０７の構成を示す制御ブロック図である。発熱量推定手段である温度プロファイル変換部４０７は、図１３に示すように、解像度変換部４０８からの画像データ、同期信号生成部４０６からのＬｉｎｅ同期信号、ＣＰＵ４００からの制御信号が入力される。温度プロファイル変換部４０７は、ビデオカウント部１３００とカウント値格納部１３０１、プロファイル変換処理部１３０２で構成されている。温度プロファイル変換部４０７は、面発光素子アレイチップ０～２８の発光による発熱に応じた光量変動を補正する補正係数の算出を行う。
【0058】
面発光素子アレイチップ０～２８は、入力される画像データにより発光量が決まる。そのため、入力された画像データ値から発光発熱量の推定が可能であり、推定した発光発熱量から光量変動を求め、面発光素子アレイチップ０～２８毎の補正値を得ることができる。以下で、推定手法を説明する。
【0059】
（ビデオカウント部）
カウント手段であるビデオカウント部１３００は、解像度変換部４０８からの主走査方向の１ライン分の入力された画像データ（ラインデータ）を各面発光素子アレイチップに対応させた５１２画素単位に分割し、５１２画素単位で処理を行う。詳細には、５１２画素分の入力画像データの画素値の加算処理を実施し、面発光素子アレイチップ０～２８に対応する２９個の加算結果を求める。
カウント手段であるビデオカウント部１３００は、解像度変換部４０８からの主走査方向の１ライン分の入力された画像データ（ラインデータ）を各面発光素子アレイチップに対応させた５１２画素単位に分割し、５１２画素単位で処理を行う。詳細には、５１２画素分の入力画像データの画素値の加算処理を実施し、面発光素子アレイチップ０～２８に対応する２９個の加算結果を求める。
【0060】
ビデオカウント部１３００は、図１３に示すように５１２画素をカウントするカウンタ部１３０３と、加算処理部１３０４と、を有している。ビデオカウント部１３００は、加算処理部１３０４により加算された画素値をカウント値格納部１３０１へ出力し、カウント値格納部１３０１は、ビデオカウント部１３００から出力された加算値を格納する。
【0061】
カウンタ部１３０３は、２つのカウンタＣＮＴ０、ＣＮＴ１を有する。カウンタＣＮＴ０は、面発光素子アレイチップ１個分の面発光素子をカウントするカウンタであり、画像データが１画素入力される度に＋１カウントし、０～５１１までカウントすると０にクリアされ、再びカウント動作を行う。一方、カウンタＣＮＴ１は、面発光素子アレイチップ数をカウントするカウンタであり、カウンタＣＮＴ０が０～５１１までカウントする度に＋１カウントされ、２８までカウントすると０にクリアされる。また、カウンタ部１３０３は同期信号生成部４０６と接続されており、Ｌｉｎｅ同期信号の立ち上がりエッジで、カウンタＣＮＴ０、ＣＮＴ１は共に０にクリアされる。カウンタＣＮＴ０は、面発光素子アレイチップの素子数、カウンタＣＮＴ１は、面発光素子アレイチップ数に対応する。
【0062】
（加算処理部）
加算処理部１３０４は、カウンタ部１３０３のカウンタＣＮＴ０が０～５１１までカウントする間に、解像度変換部４０８から入力される画像データの画素値を１画素毎に加算する。更に、加算処理部１３０４は、同様の処理をＣＮＴ１がインクリメントされる毎に各面発光素子アレイチップについて行う。加算処理部１３０４の処理は、次の（式２）に基づいた処理であり。図１４は、加算処理部１３０４による（式２）の処理を説明する図である。
加算処理部１３０４は、カウンタ部１３０３のカウンタＣＮＴ０が０～５１１までカウントする間に、解像度変換部４０８から入力される画像データの画素値を１画素毎に加算する。更に、加算処理部１３０４は、同様の処理をＣＮＴ１がインクリメントされる毎に各面発光素子アレイチップについて行う。加算処理部１３０４の処理は、次の（式２）に基づいた処理であり。図１４は、加算処理部１３０４による（式２）の処理を説明する図である。
【0063】
ＶＡＤＤ（ＣＮＴ１）＝ＶＡＤＤ（ＣＮＴ１）＋ＶＩＤＥＯ＿ＤＡＴＡ（ｉ）・・・（式２）
（式２）において、ＣＮＴ１は、上述したように面発光素子アレイチップ０～２８のチップ番号を示し、２９個の面発光素子アレイチップ０～２８に対応する。ＶＩＤＥＯ＿ＤＡＴＡは、解像度変換部４０８から入力される１画素分の画像データであり、ｉは０～１４８４７の範囲の値で、主走査方向の画素位置に対応し、ｉの値は、ｉ＝５１２×ＣＮＴ１＋ＣＮＴ０により算出される。ここでは、主走査方向の１ライン分の画像データの処理を説明したが、記録紙１枚の片面全体である１面の画像データに対しては、本処理が記録紙の片面分、繰り返し実施される。
（式２）において、ＣＮＴ１は、上述したように面発光素子アレイチップ０～２８のチップ番号を示し、２９個の面発光素子アレイチップ０～２８に対応する。ＶＩＤＥＯ＿ＤＡＴＡは、解像度変換部４０８から入力される１画素分の画像データであり、ｉは０～１４８４７の範囲の値で、主走査方向の画素位置に対応し、ｉの値は、ｉ＝５１２×ＣＮＴ１＋ＣＮＴ０により算出される。ここでは、主走査方向の１ライン分の画像データの処理を説明したが、記録紙１枚の片面全体である１面の画像データに対しては、本処理が記録紙の片面分、繰り返し実施される。
【0064】
（カウント値格納部）
ビデオカウント部１３００は、加算処理部１３０４でカウントした、面発光素子アレイチップ０～２８のチップ毎の画像データの加算値（ＶＡＤＤ（ＣＮＴ１））をカウント値格納部１３０１の内部メモリであるＭＥＭ（ＣＮＴ１）へ格納する。画像データの加算値のＭＥＭ（ＣＮＴ１）への格納は、カウンタＣＮＴ１が＋１インクリメントされるタイミングにて実施される。
ビデオカウント部１３００は、加算処理部１３０４でカウントした、面発光素子アレイチップ０～２８のチップ毎の画像データの加算値（ＶＡＤＤ（ＣＮＴ１））をカウント値格納部１３０１の内部メモリであるＭＥＭ（ＣＮＴ１）へ格納する。画像データの加算値のＭＥＭ（ＣＮＴ１）への格納は、カウンタＣＮＴ１が＋１インクリメントされるタイミングにて実施される。
【0065】
また、加算処理部１３０４は、主走査方向の次ラインの面発光素子アレイチップ毎の画像データ加算値を、カウント値格納部１３０１に格納されている前ラインの面発光素子アレイチップ毎の画像データ加算値に加算する処理を行う。そのため、カウント値格納部１３０１のＭＥＭ（ＣＮＴ１）への画像データの加算値の格納は、次の（式３）に従う。
【0066】
ＭＥＭ（ＣＮＴ１）＝ＭＥＭ（ＣＮＴ１）＋ＶＡＤＤ（ＣＮＴ１）・・・（式３）
なお、（式３）において、ＣＮＴ１は面発光素子アレイチップ０～２８のチップ番号を示し、２９個の面発光素子アレイチップ０～２８に対応する。（式３）によって、記録紙の片面である１面の画像データに対する各面発光素子アレイチップ０～２８に対応する画素値の加算値が算出され、この算出された加算値が、後述する各面発光素子アレイチップでの発熱量を推定するための補正値となる。
なお、（式３）において、ＣＮＴ１は面発光素子アレイチップ０～２８のチップ番号を示し、２９個の面発光素子アレイチップ０～２８に対応する。（式３）によって、記録紙の片面である１面の画像データに対する各面発光素子アレイチップ０～２８に対応する画素値の加算値が算出され、この算出された加算値が、後述する各面発光素子アレイチップでの発熱量を推定するための補正値となる。
【0067】
（プロファイル変換処理部）
プロファイル変換処理部１３０２は、カウント値格納部１３０１に格納された面発光素子アレイチップ０～２８毎の画素値の加算値に従い、加算値を光量補正値へ変換する。図１５は、カウント値格納部１３０１に格納された面発光素子アレイチップの画素値の加算値（α）と光量低下量（β）との対応関係を示すグラフである。図１５において、縦軸は発光光量の光量低下量を示し、横軸は面発光素子アレイチップの画素値の加算値を示す。なお、本実施例では、プロファイル変換処理部１３０２は、面発光素子アレイチップの画素値の加算値と発光光量低下量とを対応付けたプロファイル変換テーブル（表）を有している。例えば、図１５に示すように、カウント値格納部１３０１に格納された面発光素子アレイチップ０の画素値の加算値がα、すなわちＭＥＭ（０）＝αの場合には、βが光量低下量となるようにプロファイル変換テーブルにより変換される。同様に、カウント値格納部１３０１に格納された面発光素子アレイチップ１～２８の画素値の加算値がそれぞれ、プロファイル変換テーブルにより対応する光量低下量に変換される。プロファイル変換テーブルの値は、実験的に得られる値であり、ＣＰＵ４００により設定が可能となっている。また、プロファイル変換テーブルの設定値は、面発光素子アレイチップ０～２８の光量に対して、ＣＰＵ４００により変更可能となっている。
プロファイル変換処理部１３０２は、カウント値格納部１３０１に格納された面発光素子アレイチップ０～２８毎の画素値の加算値に従い、加算値を光量補正値へ変換する。図１５は、カウント値格納部１３０１に格納された面発光素子アレイチップの画素値の加算値（α）と光量低下量（β）との対応関係を示すグラフである。図１５において、縦軸は発光光量の光量低下量を示し、横軸は面発光素子アレイチップの画素値の加算値を示す。なお、本実施例では、プロファイル変換処理部１３０２は、面発光素子アレイチップの画素値の加算値と発光光量低下量とを対応付けたプロファイル変換テーブル（表）を有している。例えば、図１５に示すように、カウント値格納部１３０１に格納された面発光素子アレイチップ０の画素値の加算値がα、すなわちＭＥＭ（０）＝αの場合には、βが光量低下量となるようにプロファイル変換テーブルにより変換される。同様に、カウント値格納部１３０１に格納された面発光素子アレイチップ１～２８の画素値の加算値がそれぞれ、プロファイル変換テーブルにより対応する光量低下量に変換される。プロファイル変換テーブルの値は、実験的に得られる値であり、ＣＰＵ４００により設定が可能となっている。また、プロファイル変換テーブルの設定値は、面発光素子アレイチップ０～２８の光量に対して、ＣＰＵ４００により変更可能となっている。
【0068】
プロファイル変換処理部１３０２は、カウント値格納部１３０１に格納された面発光素子アレイチップ０～２８のカウント値（ＭＥＭ（ＣＮＴ１））をプロファイル変換テーブルにより光量低下量（ＬＵＭ（ＣＮＴ１））に変換する。そして、プロファイル変換処理部１３０２は、変換した光量低下量から最大値（ＬＵＭ＿ＭＡＸ）を求め、次の（式５）により、面発光素子アレイチップ１～２８毎の比率である光量補正係数ｒを算出する。
【0069】
ｒ（ＣＮＴ１）＝ＬＵＭ（ＣＮＴ１）／ＬＵＭ＿ＭＡＸ・・・（式５）
ここで、ＣＮＴ１は面発光素子アレイチップ０～２８を示し、ｒ（ＣＮＴ１）は、面発光素子アレイチップ０～２８の光量補正係数を示す。算出された光量補正係数ｒは、ＣＰＵ４００により駆動部４０５へ出力される。駆動部４０５では、光量補正係数ｒに基づいてＰＷＭ信号のＤｕｔｙを補正する。
ここで、ＣＮＴ１は面発光素子アレイチップ０～２８を示し、ｒ（ＣＮＴ１）は、面発光素子アレイチップ０～２８の光量補正係数を示す。算出された光量補正係数ｒは、ＣＰＵ４００により駆動部４０５へ出力される。駆動部４０５では、光量補正係数ｒに基づいてＰＷＭ信号のＤｕｔｙを補正する。
【0070】
［紙間時間補正］
カウント値格納部１３０１は、ＣＰＵ４００と接続されており、ＣＰＵ４００からの指示に基づいて、カウント値格納部１３０１に格納された面発光素子アレイチップ０～２８のカウント値である画素値の加算値を補正する。詳細には、ＣＰＵ４００は、画像データの終了ラインである、先行する記録材の後端から次の画像データの開始ラインである後続の記録材の先端までの経過時間（紙間時間）を計測している。カウント値格納部１３０１は、ＣＰＵ４００にて計測された経過時間に応じて、例えば図１６に示す、時間の経過とともに減衰する特性を持つ補正係数ＣＯＲを用いて、次の（式４）により、ＭＥＭ（０）～ＭＥＭ（２８）に格納された加算値をそれぞれ補正する。
カウント値格納部１３０１は、ＣＰＵ４００と接続されており、ＣＰＵ４００からの指示に基づいて、カウント値格納部１３０１に格納された面発光素子アレイチップ０～２８のカウント値である画素値の加算値を補正する。詳細には、ＣＰＵ４００は、画像データの終了ラインである、先行する記録材の後端から次の画像データの開始ラインである後続の記録材の先端までの経過時間（紙間時間）を計測している。カウント値格納部１３０１は、ＣＰＵ４００にて計測された経過時間に応じて、例えば図１６に示す、時間の経過とともに減衰する特性を持つ補正係数ＣＯＲを用いて、次の（式４）により、ＭＥＭ（０）～ＭＥＭ（２８）に格納された加算値をそれぞれ補正する。
【0071】
ＭＥＭ（ＣＮＴ１）＝ＭＥＭ（ＣＮＴ１）×ＣＯＲ・・・（式４）
図１６は、ＣＰＵ４００にて計測された経過時間（紙間時間）と、補正係数ＣＯＲとの対応関係を示すグラフである。図１６の縦軸は、補正係数ＣＯＲを示し、横軸はｔｉｍｅ（記録材の後端から次の記録材の先端までの経過時間（紙間時間））を示す。なお、紙間時間は、次の印刷ジョブまでの時間でもある。例として、図１６では、画像データの終了ラインから次の画像データの開始ラインまでの経過時間（図１６では次のＪｏｂまでの時間）がγであった場合、補正係数（ＣＯＲ）は０．２となる。そして、カウント値格納部１３０１は、カウント値格納部１３０１に格納された面発光素子アレイチップ０～２８に対応する加算値ＭＥＭ（ＣＮＴ１）に０．２を乗じて、加算値を補正する。なお、図１６において、次のＪｏｂまでの時間が所定の時間を超える場合には、補正係数（ＣＯＲ）は０となる。上述した補正によって、時間経過に伴う放熱分を考慮した加算値が、次の画像データへオフセットされることとなり、光量低下分をより精度高く補正することが可能となる。
図１６は、ＣＰＵ４００にて計測された経過時間（紙間時間）と、補正係数ＣＯＲとの対応関係を示すグラフである。図１６の縦軸は、補正係数ＣＯＲを示し、横軸はｔｉｍｅ（記録材の後端から次の記録材の先端までの経過時間（紙間時間））を示す。なお、紙間時間は、次の印刷ジョブまでの時間でもある。例として、図１６では、画像データの終了ラインから次の画像データの開始ラインまでの経過時間（図１６では次のＪｏｂまでの時間）がγであった場合、補正係数（ＣＯＲ）は０．２となる。そして、カウント値格納部１３０１は、カウント値格納部１３０１に格納された面発光素子アレイチップ０～２８に対応する加算値ＭＥＭ（ＣＮＴ１）に０．２を乗じて、加算値を補正する。なお、図１６において、次のＪｏｂまでの時間が所定の時間を超える場合には、補正係数（ＣＯＲ）は０となる。上述した補正によって、時間経過に伴う放熱分を考慮した加算値が、次の画像データへオフセットされることとなり、光量低下分をより精度高く補正することが可能となる。
【0072】
［隣接する面発光素子アレイチップからの温度影響］
各面発光素子アレイチップの温度は、両隣に位置する面発光素子アレイチップからの温度変化量にも影響される。そのため、カウント値格納部１３０１は、注目する発光素子アレイチップの隣接する面発光素子アレイチップの画像データの加算値（ＭＥＭ（ｎ））と温度影響度に応じて、注目する発光素子アレイチップの画素値の加算値を補正する処理を行う。温度影響度は、隣接チップへ与える温度影響率（％）のことであり、実験的に得られる値でＣＰＵ４００によって自由に設定可能な値である。
各面発光素子アレイチップの温度は、両隣に位置する面発光素子アレイチップからの温度変化量にも影響される。そのため、カウント値格納部１３０１は、注目する発光素子アレイチップの隣接する面発光素子アレイチップの画像データの加算値（ＭＥＭ（ｎ））と温度影響度に応じて、注目する発光素子アレイチップの画素値の加算値を補正する処理を行う。温度影響度は、隣接チップへ与える温度影響率（％）のことであり、実験的に得られる値でＣＰＵ４００によって自由に設定可能な値である。
【0073】
図１３に示すカウント値格納部１３０１において、注目する面発光素子アレイチップ１の画素値の加算値ＭＥＭ（１）が３００、主走査方向の上流側に隣接する面発光素子アレイチップ０の画素値の加算値ＭＥＭ（０）が２００とする。更に、注目する面発光素子アレイチップ１の主走査方向の下流側に隣接する面発光素子アレイチップ２の画素値の加算値ＭＥＭ（２）が４００であった場合を例に説明する。
【0074】
例えば、ＣＰＵ４００から温度影響率が１０％と指示された場合、面発光素子アレイチップ１の画素値の加算値ＭＥＭ（１）に対して、面発光素子アレイチップ０のＭＥＭ（０）、面発光素子アレイチップ０のＭＥＭ（２）への影響は、次のように算出される。
【0075】
ＭＥＭ（１）＝ＭＥＭ（１）＋０．１×（ＭＥＭ（０）＋ＭＥＭ（２））
＝３００＋０．１×（２００＋４００）＝３６０
また、露光ヘッド１０６の両側の最端部に位置する面発光素子アレイチップ０、２８は、それぞれ、片側の隣接する面発光素子アレイチップ１、２７の画素値の加算値ＭＥＭ（１）、ＭＥＭ（２７）と、温度影響度に応じて補正される。なお、上述した温度影響率についての処理は、面発光素子アレイチップ０～２８それぞれについて、順次処理される。
＝３００＋０．１×（２００＋４００）＝３６０
また、露光ヘッド１０６の両側の最端部に位置する面発光素子アレイチップ０、２８は、それぞれ、片側の隣接する面発光素子アレイチップ１、２７の画素値の加算値ＭＥＭ（１）、ＭＥＭ（２７）と、温度影響度に応じて補正される。なお、上述した温度影響率についての処理は、面発光素子アレイチップ０～２８それぞれについて、順次処理される。
【0076】
補正された加算値は、カウント値格納部１３０１のＭＥＭ（０）～ＭＥＭ（２８）へ各々格納され、プロファイル変換処理部１３０２にて、変換処理が行われる。上述した温度影響度についての処理によって、面発光素子アレイチップの隣接する面発光素子アレイチップへの温度影響を考慮した画素値の加算値を算出できるため、温度影響による光量変動を精度よく補正することが可能となる。
【0077】
［駆動部］
図１７は、駆動部４０５の構成を示す制御ブロック図である。駆動部４０５は、面発光素子アレイチップ０～２８を駆動する制御信号Φ１・Φ２・ΦＳと、温度プロファイル変換部４０７からの情報と初期調整値記憶部３０３の情報に基づき、入力画像データから面発光素子を発光させるＰＷＭ信号に変換する。駆動部４０５は、図１７に示すように、ＬＵＴ１２００、ＬＵＴ調整部１２０４、ＰＷＭカウンタ１２０５、タイミング制御部１２０１、ＰＷＭ信号生成部１２０２、制御信号生成部１２０３で構成される。駆動部４０５は、チップデータシフト部４０４から面発光素子アレイチップ０～２８に対応した画像データを受け取り、チップ毎に並列に処理可能な回路構成となっている。
図１７は、駆動部４０５の構成を示す制御ブロック図である。駆動部４０５は、面発光素子アレイチップ０～２８を駆動する制御信号Φ１・Φ２・ΦＳと、温度プロファイル変換部４０７からの情報と初期調整値記憶部３０３の情報に基づき、入力画像データから面発光素子を発光させるＰＷＭ信号に変換する。駆動部４０５は、図１７に示すように、ＬＵＴ１２００、ＬＵＴ調整部１２０４、ＰＷＭカウンタ１２０５、タイミング制御部１２０１、ＰＷＭ信号生成部１２０２、制御信号生成部１２０３で構成される。駆動部４０５は、チップデータシフト部４０４から面発光素子アレイチップ０～２８に対応した画像データを受け取り、チップ毎に並列に処理可能な回路構成となっている。
【0078】
（ＬＵＴ）
光量補正手段であるＬＵＴ１２００は、面発光素子アレイチップの発光素子に対応する画素毎の画像データ値（濃度データ値）をルックアップテーブル（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）を用いて、光量値データへ変換する。ＬＵＴ１２００では、面発光素子アレイチップの発光時間の応答特性より、パルス発光させたときの積算光量が所定の値となるように、画素毎のデータ値の変換を行う。例えば、面発光素子アレイチップの発光時間の応答が遅く、積算光量が目標値より小さい場合は、データ値が増えるようなデータ変換を行う。本実施例では、画像形成を開始する前にＣＰＵ４００が、ルックアップテーブルに設定される変換テーブルの値を、実験的に得られた発光素子アレイチップの応答特性に基づいた所定の値に、設定するものとする。表１は、入力画像データとＬＵＴ１２００の変換テーブル値との対応を示す表である。ここでは、ＬＵＴ１２００にてチップデータシフト部４０４からの３ビットの画像データ（値：０～７）を６ビットデータ（値：０～６３）へ変換する変換テーブルの一例を示す。なお、変換テーブルは、面発光素子アレイチップ０～２８毎に設けられる構成となっている。
光量補正手段であるＬＵＴ１２００は、面発光素子アレイチップの発光素子に対応する画素毎の画像データ値（濃度データ値）をルックアップテーブル（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）を用いて、光量値データへ変換する。ＬＵＴ１２００では、面発光素子アレイチップの発光時間の応答特性より、パルス発光させたときの積算光量が所定の値となるように、画素毎のデータ値の変換を行う。例えば、面発光素子アレイチップの発光時間の応答が遅く、積算光量が目標値より小さい場合は、データ値が増えるようなデータ変換を行う。本実施例では、画像形成を開始する前にＣＰＵ４００が、ルックアップテーブルに設定される変換テーブルの値を、実験的に得られた発光素子アレイチップの応答特性に基づいた所定の値に、設定するものとする。表１は、入力画像データとＬＵＴ１２００の変換テーブル値との対応を示す表である。ここでは、ＬＵＴ１２００にてチップデータシフト部４０４からの３ビットの画像データ（値：０～７）を６ビットデータ（値：０～６３）へ変換する変換テーブルの一例を示す。なお、変換テーブルは、面発光素子アレイチップ０～２８毎に設けられる構成となっている。
【0079】
【表1】
【0080】
（ＬＵＴ調整部）
ＬＵＴ調整部１２０４は、ＬＵＴ１２００にて変換された画像データに温度プロファイル変換部４０７にて算出された光量補正係数（ｒ）を乗算し、ＰＷＭ信号生成用データを生成する。なお、光量補正係数（ｒ）はＣＰＵ４００を介してＬＵＴ調整部１２０４へ入力され、ＰＷＭ信号生成用データは、面発光素子アレイチップ単位で生成される。面発光素子アレイチップ０に対するＰＷＭ信号生成用データの調整を例に挙げると、変換テーブル値が５１であり、光量補正係数（ｒ）が０．９であった場合、ＰＷＭ信号生成用データは、５１×０．９＝４６に調整される。
ＬＵＴ調整部１２０４は、ＬＵＴ１２００にて変換された画像データに温度プロファイル変換部４０７にて算出された光量補正係数（ｒ）を乗算し、ＰＷＭ信号生成用データを生成する。なお、光量補正係数（ｒ）はＣＰＵ４００を介してＬＵＴ調整部１２０４へ入力され、ＰＷＭ信号生成用データは、面発光素子アレイチップ単位で生成される。面発光素子アレイチップ０に対するＰＷＭ信号生成用データの調整を例に挙げると、変換テーブル値が５１であり、光量補正係数（ｒ）が０．９であった場合、ＰＷＭ信号生成用データは、５１×０．９＝４６に調整される。
【0081】
（タイミング制御部）
タイミング制御部１２０１は、制御基板４１５の同期信号生成部４０６で生成されたＬｉｎｅ同期信号より、各画素の画素区間に対応した同期信号を生成し、ＰＷＭカウンタ１２０５及び制御信号生成部１２０３に出力する。
タイミング制御部１２０１は、制御基板４１５の同期信号生成部４０６で生成されたＬｉｎｅ同期信号より、各画素の画素区間に対応した同期信号を生成し、ＰＷＭカウンタ１２０５及び制御信号生成部１２０３に出力する。
【0082】
（ＰＷＭカウンタ）
ＰＷＭカウンタ１２０５は、１画素データを６４分割する高速クロックにおいて、タイミング制御部１２０１からの同期信号の立ち下がりエッジを開始基準とし、カウントアップ動作を行う。本実施例では、カウンタ値が０から６３のカウントアップ動作を繰り返すように、ＰＷＭカウンタ１２０５には、タイミング制御部１２０１から同期信号が入力される。また、ＰＷＭカウンタ１２０５は、カウンタ値をＰＷＭ信号生成部１２０２へ出力する。図１８は、ＰＷＭカウンタ１２０５のカウント動作を説明する図である。ＰＷＭカウンタ１２０５は、カウント値が６３を超えても、タイミング制御部１２０１からの同期信号が入力されない場合、例えばカウント値は６４でホールドされる。また、タイミング制御部１２０１からの同期信号の立ち下がりエッジにて、カウント値は０にクリアされる。
ＰＷＭカウンタ１２０５は、１画素データを６４分割する高速クロックにおいて、タイミング制御部１２０１からの同期信号の立ち下がりエッジを開始基準とし、カウントアップ動作を行う。本実施例では、カウンタ値が０から６３のカウントアップ動作を繰り返すように、ＰＷＭカウンタ１２０５には、タイミング制御部１２０１から同期信号が入力される。また、ＰＷＭカウンタ１２０５は、カウンタ値をＰＷＭ信号生成部１２０２へ出力する。図１８は、ＰＷＭカウンタ１２０５のカウント動作を説明する図である。ＰＷＭカウンタ１２０５は、カウント値が６３を超えても、タイミング制御部１２０１からの同期信号が入力されない場合、例えばカウント値は６４でホールドされる。また、タイミング制御部１２０１からの同期信号の立ち下がりエッジにて、カウント値は０にクリアされる。
【0083】
（ＰＷＭ信号生成部）
ＰＷＭ信号生成部１２０２は、ＰＷＭ信号生成用データとＰＷＭカウンタ１２０５のＰＷＭカウンタ値とに基づいて、面発光素子アレイチップ０～２８毎にＰＷＭ信号を生成する。図１９は、ＰＷＭ信号を生成する過程を説明する図である。ＰＷＭ信号生成部１２０２は、ＰＷＭカウンタ値が０からＰＷＭ信号生成用データ（値：４６）と一致するまでの間、ハイ（Ｈｉｇｈ）レベルのＰＷＭ信号を出力する。そして、ＰＷＭ信号生成部１２０２は、ＰＷＭカウンタ値がＰＷＭ信号生成用データ（値：４６）を超えると、ロー（Ｌｏｗ）レベルのＰＷＭ信号を出力する。再び、ＰＷＭカウンタ値が０になると、ＰＷＭ信号はハイレベルとなり、ＰＷＭカウンタ値が次のＰＷＭ信号生成用データ（値：４１）を超えると、ＰＷＭ信号はローレベルとなる。なお、図１９は１個の面発光素子アレイチップの１素子に対応する画素のＰＷＭ信号生成の例を示している。本実施例では、面発光素子アレイチップ０～２８に対して、各々４素子を発光させる画像データ（４画素×２９チップ）に対応したＰＷＭ信号が並列処理により生成される。
ＰＷＭ信号生成部１２０２は、ＰＷＭ信号生成用データとＰＷＭカウンタ１２０５のＰＷＭカウンタ値とに基づいて、面発光素子アレイチップ０～２８毎にＰＷＭ信号を生成する。図１９は、ＰＷＭ信号を生成する過程を説明する図である。ＰＷＭ信号生成部１２０２は、ＰＷＭカウンタ値が０からＰＷＭ信号生成用データ（値：４６）と一致するまでの間、ハイ（Ｈｉｇｈ）レベルのＰＷＭ信号を出力する。そして、ＰＷＭ信号生成部１２０２は、ＰＷＭカウンタ値がＰＷＭ信号生成用データ（値：４６）を超えると、ロー（Ｌｏｗ）レベルのＰＷＭ信号を出力する。再び、ＰＷＭカウンタ値が０になると、ＰＷＭ信号はハイレベルとなり、ＰＷＭカウンタ値が次のＰＷＭ信号生成用データ（値：４１）を超えると、ＰＷＭ信号はローレベルとなる。なお、図１９は１個の面発光素子アレイチップの１素子に対応する画素のＰＷＭ信号生成の例を示している。本実施例では、面発光素子アレイチップ０～２８に対して、各々４素子を発光させる画像データ（４画素×２９チップ）に対応したＰＷＭ信号が並列処理により生成される。
【0084】
（制御信号生成部）
制御信号生成部１２０３は、タイミング制御部１２０１で生成された画素区間に対応する同期信号より、画素毎にシフトサイリスタを転送するための制御信号Φｓ、Φ１、Φ２を生成する。そして、制御信号Φｓ、Φ１、Φ２とＰＷＭ信号生成部１２０２で生成されたＰＷＭ信号は、コネクタ４１６、３０１を介して露光ヘッド１０６へ出力される。なお、本実施例におけるＰＷＭ信号は、面発光素子アレイチップ２９個に対して４素子の発光素子を同時点灯するために１１６個（＝４素子×２９個）出力される構成である。ＰＷＭ信号は、Ｓｅｒｉａｌｉｚｅｒ－ＩＣ，Ｄｅｓｅｒｉａｌｉｚｅｒ－ＩＣを用いた高速シリアル通信により転送する構成でもよい。
制御信号生成部１２０３は、タイミング制御部１２０１で生成された画素区間に対応する同期信号より、画素毎にシフトサイリスタを転送するための制御信号Φｓ、Φ１、Φ２を生成する。そして、制御信号Φｓ、Φ１、Φ２とＰＷＭ信号生成部１２０２で生成されたＰＷＭ信号は、コネクタ４１６、３０１を介して露光ヘッド１０６へ出力される。なお、本実施例におけるＰＷＭ信号は、面発光素子アレイチップ２９個に対して４素子の発光素子を同時点灯するために１１６個（＝４素子×２９個）出力される構成である。ＰＷＭ信号は、Ｓｅｒｉａｌｉｚｅｒ－ＩＣ，Ｄｅｓｅｒｉａｌｉｚｅｒ－ＩＣを用いた高速シリアル通信により転送する構成でもよい。
【0085】
［露光ヘッドの駆動基板］
次に、露光ヘッド１０６の駆動基板２０２における処理について説明する。前述したように、駆動基板２０２には、コネクタ３０１、駆動制御部３０２、初期調整値記憶部３０３が実装されている。図１０に示すように、コネクタ３０１には、制御基板４１５から、コネクタ４１６を介して面発光素子を制御する制御信号Φ１、Φ２、ΦＳを伝達する信号線と、電源電圧線、グランド線が接続され、各々面発光素子アレイチップ０～２８に接続されている。初期調整値記憶部３０３には、目標光量を得るための各々の面発光素子アレイチップの調整値が格納されている。駆動制御部３０２は、制御基板４１５からのＰＷＭ信号に同期して面発光素子アレイチップ０～２８を駆動する駆動電圧を生成する。駆動制御部３０２は、ＣＰＵ４００によって所定の光量となるように出力信号の電圧レベルを５Ｖ中心に調整可能な構成とする。本実施例では、各面発光素子アレイチップ０～２８は、同時に４つの素子を独立して駆動できる構成をとっており、駆動制御部３０２はチップ毎に駆動信号４ライン（合計２９チップ×４＝１１６ライン）を供給する。各面発光素子アレイチップ０～２８に供給される駆動信号は、ΦＷ１～ΦＷ４とする。
次に、露光ヘッド１０６の駆動基板２０２における処理について説明する。前述したように、駆動基板２０２には、コネクタ３０１、駆動制御部３０２、初期調整値記憶部３０３が実装されている。図１０に示すように、コネクタ３０１には、制御基板４１５から、コネクタ４１６を介して面発光素子を制御する制御信号Φ１、Φ２、ΦＳを伝達する信号線と、電源電圧線、グランド線が接続され、各々面発光素子アレイチップ０～２８に接続されている。初期調整値記憶部３０３には、目標光量を得るための各々の面発光素子アレイチップの調整値が格納されている。駆動制御部３０２は、制御基板４１５からのＰＷＭ信号に同期して面発光素子アレイチップ０～２８を駆動する駆動電圧を生成する。駆動制御部３０２は、ＣＰＵ４００によって所定の光量となるように出力信号の電圧レベルを５Ｖ中心に調整可能な構成とする。本実施例では、各面発光素子アレイチップ０～２８は、同時に４つの素子を独立して駆動できる構成をとっており、駆動制御部３０２はチップ毎に駆動信号４ライン（合計２９チップ×４＝１１６ライン）を供給する。各面発光素子アレイチップ０～２８に供給される駆動信号は、ΦＷ１～ΦＷ４とする。
【0086】
［その他の実施例］
本実施例では、ＰＷＭ信号の調整にて温度変動による光量補正を実施する手法を説明した。一方、電流駆動により面発光素子アレイチップ０～２８の光量を制御する駆動方式において実施することも可能である。
本実施例では、ＰＷＭ信号の調整にて温度変動による光量補正を実施する手法を説明した。一方、電流駆動により面発光素子アレイチップ０～２８の光量を制御する駆動方式において実施することも可能である。
【0087】
図２０は、面発光素子アレイチップ０～２８の光量を電流駆動により制御する駆動制御部３０２の構成を示す制御ブロック図である。駆動制御部３０２は、ＤＡ変換器０～２８（図中、ＤＡＣ０～２８で表示）と、ＤＡ変換器のデジタル入力値を格納するレジスタ０～２８、駆動電流補正部０～２８で構成されている。ＣＰＵ４００は、初期調整値記憶部３０３に格納された面発光素子アレイチップ０～２８に対応した駆動電流調整値０～２８を読出し、レジスタ０～２８に設定する。なお、初期調整値記憶部３０３に格納されている駆動電流調整値０～２８は、面発光素子アレイチップ０～２８の発光量が目標光量となるように露光ヘッド１０６製造時の調整工程において調整された値である。
【0088】
駆動電流補正部０～２８は、ＣＰＵ４００から読出された各面発光素子アレイチップ０～２８に対応する光量補正係数ｒと、レジスタ０～２８に設定された駆動電流調整値０～２８を乗じて、駆動電流補正値０～２８を算出する。ＤＡＣ０～２８は、駆動電流補正部０～２８から入力される駆動電流補正値０～２８のデジタル値に応じたアナログ値を面発光素子アレイチップ０～２８に出力する。これより、温度変動に対する光量補正を面発光素子アレイチップ毎に電流駆動により制御することが可能となる。
【0089】
図２１は、各面発光素子アレイチップ０～２８を同一の画素値で発光させたときの各面発光素子アレイチップの光量を示すグラフである。図２１（ａ）は、温度に対する光量補正を行う前の各面発光素子アレイチップの光量を示す図であり、図２１（ｂ）は、本実施例で説明した温度補正処理を行った各面発光素子アレイチップの光量を示す図である。図２１（ａ）、（ｂ）において、横軸は面発光素子アレイチップ０～２８の位置を示し、縦軸は面発光素子アレイチップ０～２８の光量を示す。図２１（ａ）は、温度による光量ムラが発生していることを示しており、図２１（ｂ）は、本実施例の温度補正処理により、各面発光素子アレイチップの光量を均一にできることを示している。以上説明した温度補正制御により、入力画像データに基づく発熱による光量劣化を補正することが可能となり、光量ムラを低減し、濃度ムラの無い高品質の画像を形成できる。
【0090】
以上説明したように、本実施例によれば、面発光素子アレイチップ毎に、温度変化量に応じた光量補正を行うことができる。
【符号の説明】
【0091】
０～２８ 面発光素子アレイチップ
１０２ 感光ドラム
１０３ 作像部
１０６ 露光ヘッド
４００ ＣＰＵ
１０２ 感光ドラム
１０３ 作像部
１０６ 露光ヘッド
４００ ＣＰＵ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】