(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-12-09
(45)【発行日】2022-12-19
(54)【発明の名称】電流検出回路
(51)【国際特許分類】
H02H 3/08 20060101AFI20221212BHJP
G01R 19/00 20060101ALI20221212BHJP
G01R 31/58 20200101ALI20221212BHJP
H02H 3/16 20060101ALI20221212BHJP
【FI】
H02H3/08 A
G01R19/00 B
G01R31/58
H02H3/16 A
(21)【出願番号】P 2019098774
(22)【出願日】2019-05-27
【審査請求日】2021-09-22
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス&ストレージ株式会社
(74)【代理人】
【識別番号】110002907
【氏名又は名称】弁理士法人イトーシン国際特許事務所
(72)【発明者】
【氏名】柿塚 泰弘
(72)【発明者】
【氏名】南 一保
(72)【発明者】
【氏名】安田 隆哉
【審査官】右田 勝則
(56)【参考文献】
【文献】特開2019-080436(JP,A)
【文献】特開2016-143799(JP,A)
【文献】特開平05-275623(JP,A)
【文献】特開平10-070832(JP,A)
【文献】特許第6445192(JP,B1)
【文献】米国特許出願公開第2016/0254675(US,A1)
【文献】特開2011-095146(JP,A)
【文献】特開2017-077138(JP,A)
【文献】特開2006-329655(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02H 3/08
H02H 3/16
G01R 19/00
G01R 31/50
(57)【特許請求の範囲】
【請求項1】
出力端子に第1の電流を供給するN型の第1のトランジスタと、
前記第1のトランジスタと共にミラー回路を構成するN型の第2のトランジスタと、
前記第2のトランジスタに流れる電流に基づいて前記第1の電流が所定の閾値を超えたか否かの検出結果を出力する比較回路と、
前記出力端子の地絡を検出する地絡検出回路と、
前記比較回路の検出結果と前記地絡検出回路の地絡検出結果とに基づいて前記第1の電流が過電流であるか否かを示す電流検出信号を発生する論理回路と
、
前記第2のトランジスタに前記第1の電流に比例した電流を流すように、前記第1及び第2のトランジスタのソース電位を同一にする差動アンプと、を具備し、
前記地絡検出回路は、
前記出力端子に地絡が生じることによって導通する第3のトランジスタと、
前記第3のトランジスタと共にミラー回路を構成する第4のトランジスタと、
前記第4のトランジスタに流れる電流に基づいて前記地絡検出結果を発生する地絡検出結果出力回路と、
前記第1のトランジスタと前記出力端子との接続点と、前記差動アンプの一方入力端との間に接続される第1のダイオードと、
前記第3のトランジスタと前記差動アンプの一方入力端との間に接続される第2のダイオードと、
前記差動アンプの一方入力端と基準電位点との間に接続される電流源と、
を具備した電流検出回路。
【請求項2】
前記第2のトランジスタと前記差動アンプの他方入力端との間に接続される第3のダイオードを更に具備する請求項
1に記載の電流検出回路。
【請求項3】
前記地絡検出回路は、
前記第4のトランジスタと基準電位点との間に接続される抵抗と、
制御端が前記第4のトランジスタと抵抗との接続点に接続され、第1端が能動負荷を介して電源端子に接続され、第2端が基準電位点に接続される第5のトランジスタとを更に具備する請求項
1に記載の電流検出回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、電流検出回路に関する。
【背景技術】
【0002】
従来、例えばモータや電源回路等に電流を供給する駆動回路等においては、過電流を防止するために電流検出回路が設けられる場合がある。電流検出回路は、出力トランジスタに流れる電流を検出し、電流値が閾値を超えたか否かによって、過電流を検出する。
【0003】
しかしながら、出力端子の地絡等の条件によっては、過電流を検出することができなくなる場合があるという問題があった。
【先行技術文献】
【特許文献】
【0004】
【発明の概要】
【発明が解決しようとする課題】
【0005】
実施形態は、過電流を確実に検出することができる電流検出回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
実施形態の電流検出回路は、出力端子に第1の電流を供給するN型の第1のトランジスタと、前記第1のトランジスタと共にミラー回路を構成するN型の第2のトランジスタと、前記第2のトランジスタに流れる電流に基づいて前記第1の電流が所定の閾値を超えたか否かの検出結果を出力する比較回路と、前記出力端子の地絡を検出する地絡検出回路と、前記比較回路の検出結果と前記地絡検出回路の地絡検出結果とに基づいて前記第1の電流が過電流であるか否かを示す電流検出信号を発生する論理回路と、前記第2のトランジスタに前記第1の電流に比例した電流を流すように、前記第1及び第2のトランジスタのソース電位を同一にする差動アンプと、を具備し、前記地絡検出回路は、前記出力端子に地絡が生じることによって導通する第3のトランジスタと、前記第3のトランジスタと共にミラー回路を構成する第4のトランジスタと、前記第4のトランジスタに流れる電流に基づいて前記地絡検出結果を発生する地絡検出結果出力回路と、前記第1のトランジスタと前記出力端子との接続点と、前記差動アンプの一方入力端との間に接続される第1のダイオードと、前記第3のトランジスタと前記差動アンプの一方入力端との間に接続される第2のダイオードと、前記差動アンプの一方入力端と基準電位点との間に接続される電流源と、を具備する。
【図面の簡単な説明】
【0007】
【
図1】第1の実施の形態に係る電流検出回路を示す回路図。
【
図3】コンパレータCOMP1の動作を説明するための波形図。
【
図5】実施の形態の動作を説明するためのタイミングチャート。
【発明を実施するための形態】
【0008】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【0009】
(第1の実施の形態)
図1は第1の実施の形態に係る電流検出回路を示す回路図である。また、
図2は電流検出回路の関連技術を示す回路図である。本実施の形態は、電流検出を行う回路に地絡検出を行う回路を追加し、電流検出結果と地絡検出結果とに基づいて、過電流を検出するものである。
図1及び
図2において同一の構成要素には同一符号を付し、同一構成については重複する説明を省略するものとする。
図1及び
図2の電流検出回路は、例えば、ハイサイドドライバを構成するものであってもよい。
【0010】
先ず、
図2を参照して電流検出回路の関連技術について説明する。N型MOSトランジスタM1は、出力端子VOUTに接続された図示しない負荷に、電流ILoadを供給する出力トランジスタである。トランジスタM1は、ドレインが電源端子VCC1に接続され、ソースが出力端子VOUTに接続され、ゲートにはゲート電圧制御回路1の出力が与えられる。トランジスタM1は、ゲート電圧制御回路1によって駆動されて、ゲート・ソース間電圧Vgsに応じた電流ILoadを出力端子VOUTに出力する。
【0011】
ゲート電圧制御回路1は、電源端子VCC2から電圧が与えられて動作し、出力端子VOUTに接続された負荷の変動に応じた電圧をトランジスタM1のゲートに供給することで、所定の電流ILoadが流れるように制御する。
【0012】
電流ILoadを検出するために、トランジスタM1とともにミラー回路を構成するN型MOSトランジスタM2が設けられる。即ち、トランジスタM2は、ゲートがトランジスタM1のゲートに接続され、ドレインが電源端子VCC1に接続される。なお、トランジスタM2のサイズは、トランジスタM1のサイズのα倍である。αは1未満の実数であり、非常に小さい値である。従って、トランジスタM1とトランジスタM2とのゲート、ドレイン、ソースの電位がそれぞれ同一ならば、トランジスタM2には、電流ILoadのα倍の電流が流れる。
【0013】
トランジスタM1,M2のソース電位を同一にするためにオペアンプAMP1が採用される。オペアンプAMP1は、正極性入力端がトランジスタM1のソースに接続され、負極性入力端がトランジスタM2のソースに接続される。オペアンプAMP1の出力端は、P型MOSトランジスタM3のゲートに接続される。トランジスタM3は、ソースがトランジスタM2のソースに接続され、ドレインがN型MOSトランジスタM4のドレイン・ソース路を介して基準電位点に接続される。
【0014】
オペアンプAMP1は、正極性入力端と負極性入力端を同電位とするように、トランジスタM3を制御する。これにより、電流α×ILoadが、トランジスタM2のソースから基準電位点に流れる。
【0015】
トランジスタM4は、ゲートがドレインに接続されると共に、カレントミラー回路を構成するN型MOSトランジスタM5のゲートにも接続される。トランジスタM5は、ドレインがP型MOSトランジスタM6のドレイン・ソース路を介して電源端子VCC3に接続され、ソースが基準電位点に接続される。
【0016】
トランジスタM6は、ゲートがドレインに接続されると共に、カレントミラー回路を構成するP型MOSトランジスタM7のゲートにも接続される。トランジスタM7は、ソースが電源端子VCC3に接続され、ドレインが抵抗R1を介して基準電位点に接続される。
【0017】
トランジスタM4,M5によるカレントミラー回路によって、トランジスタM4のドレイン・ソース路に流れる電流α×ILoadは、トランジスタM5及びトランジスタM6のソース・ドレイン路にも流れる。更に、トランジスタM6,M7によるカレントミラー回路によって、トランジスタM6のソース・ドレイン路に流れる電流α×ILoadは、トランジスタM7のソース・ドレイン路及び抵抗R1にも流れる。
【0018】
トランジスタM4,M5のサイズが1:1で、トランジスタM6,M7のサイズが1:1である場合には、抵抗値R1の抵抗R1による電圧降下は、R1×α×ILoadとなる。この電圧降下を、コンパレータCOMP1によって、過電流の閾値を与える基準電圧VREF1と比較することで、過電流の検出が可能となる。
【0019】
コンパレータCOMP1の正極性入力端は、抵抗R1とトランジスタM7のドレインとの接続点に接続されて、抵抗R1の電圧降下による電圧が与えられる。コンパレータCOMP1の負極性入力端は、基準電圧源VREF1を介して基準電位点に接続されて、基準電圧VREF1が与えられる。コンパレータCOMP1は、2入力を比較した結果を出力端から電流検出信号として出力する。比較結果は、R1×α×ILoad>VREF1の場合、ハイレベルとなる。比較結果がハイレベルとなることにより、ILoadがVREF1/(R1×α)よりも大きくなったこと(過電流)を検出することができる。即ち、VREF1/(R1×α)は、電流ILoadが過電流であるか否かを判定する過電流判定閾値である。
【0020】
図3はコンパレータCOMP1の動作を説明するための波形図である。横軸は電流ILoadをとり、縦軸はコンパレータCOMP1からの電流検出信号を示す。電流検出信号は、電流ILoadが過電流判定閾値以下の場合にはローレベル(LO)となり、過電流判定閾値を越すとハイレベル(HI)となる。
【0021】
ところで、出力端子VOUTが地絡することがある。そうすると、トランジスタM1のソースは0Vとなり、オペアンプAMP1の正極性入力端は0Vとなる。この状態において、電流ILoadを正確に検出するためには、トランジスタM2のソースも0Vにする必要がある。しかしながら、トランジスタM3は比較的小さい電圧Vsdでオンとなる一方、トランジスタM4をオンにするための電圧Vgsは比較的大きい。従って、トランジスタM3のソース電位(トランジスタM2のソース電位)は、トランジスタM4のVgsにより最低の電位が制限され、0Vまで低下させることはできない。この結果、トランジスタM2のソースに流れる電流は、ILoadのα倍とならず、電流ILoadを正確に検出することはできない。
【0022】
図4はこの課題を説明するためのタイミングチャートである。なお、以下の説明では、トランジスタのゲート・ソース間電圧をVgs、ドレイン・ソース間電圧をVds、ドレイン・ソース路に流れる電流をIds、閾値電圧をVthとし、トランジスタに付した符号を括弧で囲むことにより、いずれのトランジスタの特性値であるかを示すものとする。また、以下の説明では、地絡時は、出力端子VOUTに地絡が発生している場合のことであり、非地絡時は、出力端子VOUTに地絡が発生していない場合のことをいう。
図4において、横軸は時間を示し、上から順にILoad、ゲート・ソース電圧Vgs、抵抗Rの電圧降下VR1、COMP1の電流検出信号の時間変化を示す。
【0023】
非地絡時において、電流ILoadが変動している例を示している。電流ILoadが過電流判定閾値を超えると、コンパレータCOMP1の出力がローレベルからハイレベルに変化する。電流ILoadが過電流判定閾値以下の場合には、コンパレータCOMP1の出力はローレベルである。
【0024】
非地絡時は、電流ILoadが過電流判定閾値を超えると、コンパレータCOMP1はハイレベルの電流検出信号を出力する。非地絡時は、トランジスタM1のVgs(M1)とトランジスタM2のVgs(M2)とが一致している
【0025】
一方、出力端子VOUTに地絡が発生すると、トランジスタM1のソースが0Vになり、Vgs(M1)が大きくなって、電流ILoadが過電流判定閾値を超える。このとき、Vgs(M2)は、Vgs(M4)だけVgs(M1)よりも低い値となる(
図4の2段目)。この結果、トランジスタM2により検出されるべき電流が低下し、抵抗R1の電圧降下は、電圧VREF1以下となる(
図4の3段目)。即ち、地絡時には、コンパレータCOMP1の出力はローレベルのままであり、過電流を検出することができない(
図4の4段目)。
【0026】
そこで、本実施の形態においては、電流検出回路に地絡検出を行う回路2と、回路2とコンパレータCOMP1との出力の論理和を求めるオア回路OR1とを採用する。非地絡時には、コンパレータCOMP1の出力によって過電流を検出し、地絡時には、回路2の出力によって過電流を検出するのである。
【0027】
図1において、トランジスタM1のソースと出力端子VOUTとの接続点と、オペアンプAMP1の正極性入力端(以下、ノードNという)との間にはダイオードD1が設けられる。ダイオードD1のアノードは出力端子VOUTに、カソードはノードNに接続される。また、ノードNは、電流源IREF1を介して基準電位点に接続される。また、ダイオードD3のアノードはP型MOSトランジスタM8のソース・ドレイン路を介して電源端子VCC1に接続され、カソードはノードNに接続される。
【0028】
電流源IREF1、トランジスタM8及びダイオードD1は、地絡の発生を検知するために設けられる。地絡時において出力端子VOUTが0VになることによってダイオードD1はオフとなり、電流源IREF1により発生する電流、すなわち、電源端子VCC1-ノードN間の電流は、トランジスタM8のソース・ドレイン路、ダイオードD3を介して基準電位点に流れる。つまり、トランジスタM8に流れる電流によって地絡の発生を検知する。
【0029】
しかし、トランジスタM1に流れる電流ILoadの正確な検出のためには、トランジスタM8はオフであった方がよい。そこで、非地絡時における電流ILoadが過電流判定閾値以下の場合には、トランジスタM8がオフとなるように設定される。即ち、非地絡時において、電流ILoadが過電流判定閾値VREF1/(R1×α)である場合におけるトランジスタM1の最大のゲート・ソース間電圧(Vds(M1)_max)よりも、トランジスタM8のVth(M8)を大きな値に設定する。この条件を満足する場合には、過電流判定閾値以下の電流ILoadが供給される非地絡時には、トランジスタM8は必ずオフとなる。
【0030】
なお、
図1の例では、トランジスタM8のドレインとノードNとの間にはダイオードD3のみが接続されているが、Vds(M1)_max<Vth(M8)が成立しない場合には、m(mは1以上の整数)個のダイオードを追加接続し、Vds(M1)_max<Vth(M8)+VF(add)×mを成立させる。VF(add)は追加するダイオードの順方向電圧である。
【0031】
オペアンプAMP1は、正極性入力端と負極性入力端とが同電位となるように出力を制御する。トランジスタM1のソースとノードNとの間にダイオードD1を設けたので、トランジスタM2のソースとオペアンプAMP1の負極性入力端との間にもダイオードD2を設ける。
【0032】
なお、電流源IREF1の電流値は、IREF1≪ILoadに設定する。電流源IREF1の追加により、電流Ids(M1)は、ILoadとIREF1の和電流に変化するが、IREF1がILoadに比べて十分に小さいので、電圧Vds(M1)の変化は極めて小さく、電流ILoadの検出誤差は無視できる。
【0033】
更に、過電流の検出精度を高くするためには、電流ILoadが過電流判定閾値近傍となる場合において、トランジスタM1,M2のソース電位をオペアンプAMP1により一致させた方がよい。そこで、電流ILoadが過電流判定閾値となる場合のダイオードD1,D2の順方向電圧を一致させる。すなわち、電流IREF1を、過電流判定閾値の電流ILoadが供給される場合のトランジスタM2の電流Ids(M2)(=α×ILoad)とほぼ等しい値に設定する。
【0034】
トランジスタM8のゲートは、ドレインに接続されると共に、カレントミラー回路を構成するP型MOSトランジスタM9のゲートにも接続される。トランジスタM9は、ソースが電源端子VCC1に接続され、ドレインがP型MOSトランジスタM10のソース・ドレイン路、N型MOSトランジスタM11のドレイン・ソース路及び抵抗R2を介して基準電位点に接続される。
【0035】
トランジスタM10のゲートは、電圧VREF2が印加される。また、トランジスタM11のゲートは、電源端子VCC3に接続される。電源端子VCC3は、能動負荷を構成する電流源IREF2及びN型MOSトランジスタM12のドレイン・ソース路を介して基準電位点に接続される。トランジスタM12のゲートは、トランジスタM11のソースと抵抗R2の接続点に接続される。なお、電流源IREF2に代えて抵抗を採用してもよい。
【0036】
トランジスタM8,M9によるカレントミラー回路によって、トランジスタM8に流れる電流IREF1は、トランジスタM9からトランジスタM10,M11を介して抵抗R2に流れる。トランジスタM8,M9のサイズ比を1:1、抵抗R2の抵抗値をR2とすると、抵抗R2による電圧降下はIREF1×R2となる。トランジスタM12の閾値Vth(M12)がIERF1×R2>Vth(M12)となるように設定することで、トランジスタM12はオンとなる。
【0037】
トランジスタM12のドレインは、トランジスタM12のオフ時には電源電圧VCC3によってハイレベルであり、トランジスタM12がオンになるとローレベルに変化する。即ち、トランジスタM8がオフからオンになると、トランジスタM12のドレインはハイレベルからローレベルに変化する。トランジスタM12のドレイン電圧がインバータINV1に与えられる。インバータINV1は、トランジスタM12のドレイン電圧を反転させてオア回路OR1に出力する。抵抗R2、電流源IREF2、トランジスタM12及びインバータINV1によって、地絡検出結果出力回路が構成される。
【0038】
オア回路OR1は、コンパレータCOMP1とインバータINV1との出力論理和を電流検出信号として出力する。
【0039】
トランジスタM10は、トランジスタM9の耐圧保護用のクランプを構成する。即ち、トランジスタM10は、ゲートに電圧VREF2が与えられることで、トランジスタM9のドレインの電位を所定値に維持するものである。また、トランジスタM11は、トランジスタM12の耐圧保護用クランプである。即ち、トランジスタM11は、抵抗R2の電圧降下が大きくなりすぎるとオフとなって、Vgs(M12)を抑制するように作用する。なお、これらのトランジスタM10,M11は、トランジスタM9、M12の素子耐圧に問題ないならば省略可能である。
【0040】
また、
図2の関連技術では、オペアンプAMP1の正極性入力端には、電源電圧VCC1から0V(地絡時)までの大きな入力電圧が入力される。これに対し、本実施の形態においては、オペアンプAMP1の正極性入力端は、電源電圧VCC1からVCC1-(Vgs(M8)+VF(D3))までの入力電圧に制限される。VF(D3)は、ダイオードD3の順方向電圧である。従って、本実施の形態にいては、オペアンプAMP1の差動入力回路を低耐圧素子で構成することが可能であるという利点もある。
【0041】
なお、非地絡時においても、過電流判定閾値を超える電流ILoadが供給されると、トランジスタM8がオンとなる場合もある。このため、抵抗R2等の値、電流ILoadの大きさ等によって、トランジスタM12がオンとなり、インバータINV1の出力はハイレベルとなる。しかし、コンパレータCOMP1からも過電流を示すハイレベルが出力されるので、特に問題は無い。
【0042】
次に、このように構成された実施の形態の動作について
図5を参照して説明する。
図5は実施の形態の動作を説明するためのタイミングチャートである。横軸は時間を示し、上から順にILoad、COMP1出力、INV1出力、OR1出力の時間変化を示す。
【0043】
(非地絡時)
非地絡時において、ILoad≦VREF1/(R1×α)であるものとする。過電流判定閾値はVREF1/(R1×α)を示している。非地絡時において、電流ILoadが変動しており、ILoadが過電流判定閾値を超える期間もある(
図5の1段目)。
【0044】
電流ILoadが過電流判定閾値以下の場合には、トランジスタM8はオフである。従って、トランジスタM12のドレインはハイレベルであり、インバータINV1の出力はローレベルである。即ち、この場合には、回路2は電流検出信号に影響を与えない。
【0045】
オペアンプAMP1は、トランジスタM1,M2のソース電位を同一にするように作用する結果、Vds(M1)+VF(D1)=Vds(M2)+VF(D2)となる。VF(D1),VF(D2)は、それぞれダイオードD1,D2の順方向電圧である。Ids(M2)は、α×ILoadとなるため、抵抗R1にはILoad×R1×αの電圧降下が生じる。この電圧降下ILoad×R1×αはVREF1以下であり、コンパレータCOMP1の出力はローレベルである。
【0046】
一方、非地絡時において、電流ILoadが過電流判定式値を超えると、抵抗R1の電圧降下ILoad×R1×αがVREF1を超えて、コンパレータCOMP1の出力はハイレベルとなる。過電流判定閾値を超えた場合、電流検出信号はハイレベルとなる。
【0047】
(地絡時)
地絡時には、出力端子VOUTが0Vになり、ダイオードD1がオフとなって、Vgs(M1)が増大する。すると、電流ILoadは、過電流判定閾値を超える。ダイオードD1がオフとなる結果、電流IREF1はトランジスタM8を介して流れる。この電流IREF1のミラー電流がトランジスタM9からトランジスタM10,M11及び抵抗R2を介して基準電位点に流れる。抵抗R2にはIREF1×R2の電圧降下が生じ、トランジスタM12のドレインは、ハイレベルからローレベルに変化する。
【0048】
そうすると、インバータINV1の出力はローレベルからハイレベルに変化する(
図5の3段目)。こうして、オア回路OR1からの電流検出信号は、地絡時においてハイレベルとなる。
【0049】
このように本実施の形態においては、電流検出回路に地絡を検出する回路を追加し、地絡時には地絡検出回路の出力によって電流検出信号を得るようになっている。非地絡時には、コンパレータCOMP1の出力によって過電流が検出され、地絡時には、インバータINV1の出力によって過電流が検出される。これにより、非地絡時及び地絡時のいずれの場合にも、正確に電流検出信号を得ることができる。
【0050】
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【0051】
1…ゲート電圧制御回路、AMP1…オペアンプ、COMP1…コンパレータ、D1~D3…ダイオード、INV1…インバータ、IREF1,IREF2…電流源、M1~M11…トランジスタ、OR1…オア回路、R1,R2…抵抗、VREF1…基準電圧源。