(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-12-12
(45)【発行日】2022-12-20
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 21/52 20060101AFI20221213BHJP
H01L 29/861 20060101ALI20221213BHJP
H01L 29/868 20060101ALI20221213BHJP
H01L 29/739 20060101ALI20221213BHJP
H01L 29/78 20060101ALI20221213BHJP
H01L 29/06 20060101ALI20221213BHJP
H01L 29/12 20060101ALI20221213BHJP
H01L 23/48 20060101ALI20221213BHJP
【ＦＩ】
H01L21/52 A
H01L29/91 F
H01L29/91 D
H01L29/78 655F
H01L29/78 652P
H01L29/06 301G
H01L29/06 301V
H01L29/78 652T
H01L21/52 C
H01L23/48 N
【請求項の数】
9
(21)【出願番号】P 2018171823
(22)【出願日】2018-09-13
(65)【公開番号】P2020043308
(43)【公開日】2020-03-19
【審査請求日】2021-08-11
(73)【特許権者】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100099623
【弁理士】
【氏名又は名称】奥山 尚一
(74)【代理人】
【識別番号】100107319
【氏名又は名称】松島 鉄男
(74)【代理人】
【識別番号】100125380
【弁理士】
【氏名又は名称】中村 綾子
(74)【代理人】
【識別番号】100142996
【弁理士】
【氏名又は名称】森本 聡二
(74)【代理人】
【識別番号】100166268
【弁理士】
【氏名又は名称】田中 祐
(74)【代理人】
【識別番号】100170379
【弁理士】
【氏名又は名称】徳本 浩一
(74)【代理人】
【識別番号】100096769
【氏名又は名称】有原 幸一
(72)【発明者】
【氏名】▲高▼野 翔
【審査官】安田 雅彦
(56)【参考文献】
【文献】実公昭４７－０３２６０３（ＪＰ，Ｙ１）
【文献】特開平０４－３１６３６８（ＪＰ，Ａ）
【文献】特開２０１０－００３７６２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／５２
Ｈ０１Ｌ ２１／５８
Ｈ０１Ｌ ２３／０２－２３／１５
Ｈ０１Ｌ ２３／３４－２３／４７３
Ｈ０１Ｌ ２３／４８－２３／５０
Ｈ０１Ｌ ２５／００－２５／１８
Ｈ０１Ｌ ２９／０６
Ｈ０１Ｌ ２９／１２
Ｈ０１Ｌ ２９／６８－２９／９４
(57)【特許請求の範囲】
【請求項1】
半導体基板と、前記半導体基板の一方の主面であるおもて面に設けられる活性部と、前記活性部の周囲に設けられる電界緩和構造と、前記半導体基板の他方の主面に設けられる裏面電極とを備える半導体チップと、前記半導体チップの載置面と、該載置面から立ち上がり前記半導体チップの少なくとも一部の側面に対向する壁部構造とを備える導電性板と、
前記半導体チップの前記裏面電極及び前記側面の少なくとも一部と、前記導電性板の前記載置面及び前記壁部構造に接触し、前記半導体チップの前記おもて面に接触しないはんだ接合層と
を備える半導体装置。
【請求項2】
前記半導体チップの裏面電極の形状が長方形であり、前記壁部構造が前記半導体チップの少なくとも連続する２つの側面に対向して設けられ、前記はんだ接合層が前記連続する２つの側面を被覆する、請求項１に記載の半導体装置。
【請求項3】
前記半導体チップの少なくとも一部の側面が、前記はんだ接合層により被覆されず、前記はんだ接合層により被覆されない側面に部分的に接触する側面導体構造と、前記側面導体構造を前記導電性板の前記載置面に接続するはんだ接合層とをさらに含み、
前記半導体チップと、前記側面導体構造と、前記はんだ接合層とが空隙を形成する、請求項１に記載の半導体装置。
【請求項4】
前記電界緩和構造を被覆する絶縁性コーティング層をさらに備える、請求項１～３のいずれか１項に記載の半導体装置。
【請求項5】
前記活性部と、前記電界緩和構造と、前記側面導体構造とを被覆する絶縁性コーティング層を備える、請求項３に記載の半導体装置。
【請求項6】
請求項１～５のいずれか１項に記載の半導体装置を備える電子機器。
【請求項7】
請求項１に記載の半導体装置の製造方法であって、前記壁部構造を備える前記導電性板に、はんだ材及び前記半導体チップを載置する工程と、
前記はんだ材を溶融させて前記半導体チップを前記導電性板に接合する工程と
を含む、半導体装置の製造方法。
【請求項8】
請求項３に記載の半導体装置の製造方法であって、前記壁部構造を備える前記導電性板に、はんだ材及び前記半導体チップを位置決めする工程と、
前記半導体チップの少なくとも一部の側面に、前記側面導体構造を接触させる工程と、
前記はんだ材を溶融させて前記半導体チップ及び前記側面導体構造を前記導電性板に接合する工程と
を含む、半導体装置の製造方法。
【請求項9】
前記接合する工程の後に、前記電界緩和構造と、前記側面導体構造とを被覆する絶縁性コーティング層を設ける工程をさらに含む、請求項８に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。本発明は、特には、絶縁耐圧が大きく向上した半導体装置に関する。
【背景技術】
【0002】
パワー半導体は多くのパワエレ機器に用いられ、電力変換を必要とするモーター駆動や電源などの家庭から各種産業、電力用途に至る高効率の電力制御に必要不可欠となっている。ひとつひとつのパワー半導体は、各々スイッチや整流を行う役割を持ち、これらを複数まとめて制御を行うことで電力変換をなす。パワー半導体は、そのニーズに応じて高電圧用途での適用も増加してきており、６．５ｋＶ定格まで対応できるものが市販されている。
【0003】
また、パワー半導体は非常にコンパクトな構造体であり、パワー半導体のチップの内部はもとより、その周辺の封止構造であっても他の電力機器に比べても極めて高い電界で使用されている。例えば百ｋＶ超の高電圧を扱う電力機器であっても、扱う電界はせいぜい十ｋＶ／ｍｍ以下であるのに対し、パワー半導体ではその一桁上の電界となる。そのため、絶縁性および信頼性の確保は非常に難易度が高い。
【0004】
こうしたパワー半導体はチップの表裏に電圧が印加されるため、その端部にはチップ表裏の電圧に耐えるための構造が構成されている。図６に、従来技術に係る半導体装置の構成例を示す。図６に示す半導体装置は、半導体基板１０１と、半導体基板１０２の一方の主面に設けられた裏面電極１１１と、半導体基板１０１の他方の主面に設けられた活性部１０２及び電界緩和構造１０３とから構成される半導体チップを含み、この半導体チップが、はんだなどの導電性接合材１０５により導電性板１０６に接合されている。半導体チップの側面Ｓは、ダイシング面が露出した構造となっている。このような従来の半導体装置において、チップおもて面の端部構造である電界緩和構造１０３は、半導電層が段階的に形成されることによって、端部に局部的に電界が集中するのを回避している。電界緩和構造としては従来、接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造や、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）構造などが知られている。
【0005】
シリコン（Ｓｉ）のチップではこのような電界緩和のための領域を十分に確保することができたため、エッヂの電界緩和に必要な距離を確保する事によって絶縁性を保つことができた。一方、炭化ケイ素（ＳｉＣ）は、元来Ｓｉに比べて数桁高い内部の耐電界強度を備える特長を保有している。これを活かすためにチップ上面の封止構造などの周囲の絶縁構造も高電界に耐えることが求められる。さらにもうひとつのＳｉＣの特長として、高温で安定な特性を保有しているため、これを活かすためには従来のシリコーンゲル封止では困難な２００℃以上の高温条件下で高電界に耐えることが求められる。
【0006】
ＳｉＣは優れた特長を有しているにもかかわらず、内在する問題としてウエハの良品率確保が難しいため、活性面積を確保する必要性が高く、より小さな端部構造幅で絶縁性能を確保することが求められている。その幅はＳｉに比べても格段に狭い幅で高電界に耐える構造の確保が求められている。こうした状況から、各半導体メーカにおいても、そのチップ端部の電界緩和構造を最適化することによる、チップ耐電圧に関する検討がなされている（例えば、特許文献１を参照）。
【0007】
チップ端部の電界集中が厳しくなると、チップ内部は耐圧を十分確保していて問題ないが、チップ外部で絶縁破壊が発生するようになる。具体的には、チップおもて面を被覆しているコーティング材、例えばポリイミドの上面の封止材との界面、すなわち現行使われている封止材としてはシリコーンゲルやエポキシ樹脂とコーティング材であるポリイミド界面の耐圧が厳しく、絶縁破壊が生じることとなる。
【先行技術文献】
【特許文献】
【0008】
【文献】特開２０１０－３７６２号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
こうした状況下において、チップ表裏間に掛かる電圧に耐えるためには、チップの端部の電界緩和構造１０３にて非常に狭い幅で高電界に耐える必要がある。しかし現状では、チップの表裏面には電界を緩和する構造をパターンニングすることが出来るものの、チップの表裏の間の厚さ（図６のｈ）に相当する部位（図６のＳ、以下、側面とも指称する）はダイシング加工の結果として生成する面であるため、電界を緩和するパターンを形成することが難しい。仮にパターンを形成することができても、非常に加工が難しく、工程が煩雑になる場合がある。
【0010】
特に問題となるのは、このチップの表裏間の厚さに相当する部位はダイシング面Ｓが露出し、同部位は電位が不定の浮遊構造となっている点である。この浮き電位が存在すると、チップ端部に形成された電界緩和構造１０３の前段で印加される電圧の極性に応じて不定な電位を生じる部位が直列に存在することとなる。その結果、チップの側面が高電界を背負った場合にはチップのから絶縁破壊、すなわち部分放電破壊や全路破壊の起点が発生することとなる。電界緩和構造１０３のおもて面のエッヂ端部には電界が集中するため、同部位にはポリイミドや窒化膜などの封止材による絶縁性コーティング層１０４を簡便に施すことができる。しかし、通常、絶縁性コーティング層１０４を形成した後にダイシングを行うため、チップの表裏間の厚さに相当する部位Ｓは、封止材が施されておらず、ダイシング面が露出してしまっていた。
【0011】
よってこのチップ表裏間の厚さｈに相当する部位の浮き電位がチップの絶縁上の弱点となり、絶縁破壊の大きな要因のひとつとなり得るため、信頼性の高いチップを確保するためには、同部分に対する絶縁対策を施すことが課題となっている。
【課題を解決するための手段】
【0012】
本発明者は、半導体チップ表裏間の厚さに相当する部位が浮き電位を持つこと自体が弱点となると考えた。そして、これを取り除くため、浮き電位部の電位を半導体チップ裏面側の電位に固定することを考えた。すなわち、半導体チップの裏面電極の絶縁基板への接合において、浮き電位部である半導体チップの側面をもはんだ接合層で覆う構成とすることにより本発明を完成するに至った。
【0013】
すなわち、本発明は、一実施形態によれば、［１］半導体装置であって、半導体基板と、前記半導体基板の一方の主面に設けられる活性部と、前記活性部の周囲に設けられる電界緩和構造と、前記半導体基板の他方の主面に設けられる裏面電極とを備える半導体チップと、前記半導体チップの載置面と、該載置面から立ち上がり前記半導体チップの少なくとも一部の側面に対向する壁部構造とを備える導電性板と、前記半導体チップの前記裏面電極及び前記側面の少なくとも一部と、前記導電性板の前記載置面及び前記壁部構造に接触するはんだ接合層とを備える。
［２］ 前記［１］の半導体装置において、前記半導体チップの裏面電極の形状が長方形であり、前記壁部構造が前記半導体チップの少なくとも連続する２つの側面に対向して設けられ、前記はんだ接合層が前記連続する２つの側面を被覆することが好ましい。
［３］ 前記［１］の半導体装置において、前記半導体チップの少なくとも一部の側面が、前記はんだ接合層により被覆されず、前記はんだ接合層により被覆されない側面に部分的に接触する側面導体構造と、前記側面導体構造を前記導電性板の前記載置面に接続するはんだ接合層とをさらに含み、前記半導体チップと、前記側面導体構造と、前記はんだ接合層とが空隙を形成することが好ましい。
［４］ 前記［１］～［３］のいずれかの半導体装置において、前記電界緩和構造を被覆する絶縁性コーティング層をさらに備えることが好ましい。
［５］ 前記［１］の半導体装置において、前記活性部と、前記電界緩和構造と、前記側面導体構造とを被覆する絶縁性コーティング層を備えることが好ましい。
［６］ 本発明は別の実施形態によれば、電子機器であって、前記［１］～［５］のいずれかに記載の半導体装置を備える電子機器に関する。
［７］ 本発明はまた別の実施形態によれば、前記［１］に記載の半導体装置の製造方法であって、前記壁部構造を備える前記導電性板に、はんだ材及び前記半導体チップを載置する工程と、前記はんだ材を溶融させて前記半導体チップを前記導電性板に接合する工程とを含む。
［８］ 本発明はまた別の実施形態によれば、前記［３］に記載の半導体装置の製造方法であって、前記壁部構造を備える前記導電性板に、はんだ材及び前記半導体チップを位置決めする工程と、前記半導体チップの少なくとも一部の側面に、前記側面導体構造を接触させる工程と、前記はんだ材を溶融させて前記半導体チップ及び前記側面導体構造を前記導電性板に接合する工程とを含む。
［９］ 前記［８］の半導体装置の製造方法において、前記接合する工程の後に、前記電界緩和構造と、前記側面導体構造とを被覆する絶縁性コーティング層を設ける工程をさらに含むことが好ましい。
［２］ 前記［１］の半導体装置において、前記半導体チップの裏面電極の形状が長方形であり、前記壁部構造が前記半導体チップの少なくとも連続する２つの側面に対向して設けられ、前記はんだ接合層が前記連続する２つの側面を被覆することが好ましい。
［３］ 前記［１］の半導体装置において、前記半導体チップの少なくとも一部の側面が、前記はんだ接合層により被覆されず、前記はんだ接合層により被覆されない側面に部分的に接触する側面導体構造と、前記側面導体構造を前記導電性板の前記載置面に接続するはんだ接合層とをさらに含み、前記半導体チップと、前記側面導体構造と、前記はんだ接合層とが空隙を形成することが好ましい。
［４］ 前記［１］～［３］のいずれかの半導体装置において、前記電界緩和構造を被覆する絶縁性コーティング層をさらに備えることが好ましい。
［５］ 前記［１］の半導体装置において、前記活性部と、前記電界緩和構造と、前記側面導体構造とを被覆する絶縁性コーティング層を備えることが好ましい。
［６］ 本発明は別の実施形態によれば、電子機器であって、前記［１］～［５］のいずれかに記載の半導体装置を備える電子機器に関する。
［７］ 本発明はまた別の実施形態によれば、前記［１］に記載の半導体装置の製造方法であって、前記壁部構造を備える前記導電性板に、はんだ材及び前記半導体チップを載置する工程と、前記はんだ材を溶融させて前記半導体チップを前記導電性板に接合する工程とを含む。
［８］ 本発明はまた別の実施形態によれば、前記［３］に記載の半導体装置の製造方法であって、前記壁部構造を備える前記導電性板に、はんだ材及び前記半導体チップを位置決めする工程と、前記半導体チップの少なくとも一部の側面に、前記側面導体構造を接触させる工程と、前記はんだ材を溶融させて前記半導体チップ及び前記側面導体構造を前記導電性板に接合する工程とを含む。
［９］ 前記［８］の半導体装置の製造方法において、前記接合する工程の後に、前記電界緩和構造と、前記側面導体構造とを被覆する絶縁性コーティング層を設ける工程をさらに含むことが好ましい。
【発明の効果】
【0014】
本発明に係る半導体装置によれば、半導体チップ表裏間の厚さに相当する側面の浮き電位部位を無くし、浮遊電位の発生を回避できる。また、この部位に絶縁性コーティング層を設けることで、さらに半導体チップ表裏間の絶縁耐圧を大きく向上させることができる。さらに、本発明に係る半導体装置は、導電性板を上記の特定の構成とすることで、半導体チップ自体に特別な加工を必要とすることなく実施可能である点で、自由度と施工性に優れ、有利である。
【図面の簡単な説明】
【0015】
【発明を実施するための形態】
【0016】
以下に、図面を参照して本発明の実施の形態を説明する。ただし、本発明は、以下に説明する実施の形態によって限定されるものではない。添付の図面は概念図であり、各部材の相対的な寸法等は、本発明を限定するものではない。また、以下の明細書においては、発明の説明の目的で、図面の上下に基づいて、上面、下面と指称する場合があるが、本発明の半導体装置の使用態様等との関係で上下を限定するものではない。さらに、以下の明細書において、同じ部材には同じ符号を付して説明する。
【0017】
［第１実施形態：半導体装置］
本発明は第１実施形態によれば、半導体装置である。本実施形態に係る半導体装置は、半導体チップと、導電性板と、前記半導体チップと導電性板との間に半導体チップの裏面及び側面を覆うように設けられたはんだ接合層から主として構成される。
本発明は第１実施形態によれば、半導体装置である。本実施形態に係る半導体装置は、半導体チップと、導電性板と、前記半導体チップと導電性板との間に半導体チップの裏面及び側面を覆うように設けられたはんだ接合層から主として構成される。
【0018】
［第１態様］
図１は、本実施形態の第１態様による半導体装置の一方の端部を概念的に示す断面図である。図１に示す半導体装置は、半導体チップ１０と、はんだ接合層５と、導電性板６から構成される。図２は、第１態様による半導体装置の、活性部２及び電界緩和構造３が形成されたおもて面からの平面図である。図２においては、半導体チップ１０のおもて面の構造の明確化のために、絶縁性コーティング層４を表示していない。
図１は、本実施形態の第１態様による半導体装置の一方の端部を概念的に示す断面図である。図１に示す半導体装置は、半導体チップ１０と、はんだ接合層５と、導電性板６から構成される。図２は、第１態様による半導体装置の、活性部２及び電界緩和構造３が形成されたおもて面からの平面図である。図２においては、半導体チップ１０のおもて面の構造の明確化のために、絶縁性コーティング層４を表示していない。
【0019】
本実施形態において、半導体チップ１０は、半導体基板１と、活性部２と、電界緩和構造３とから主として構成され、任意選択的な構成要素である、おもて面の絶縁性コーティング層４をさらに含む。
【0020】
図示する半導体基板１は、対向する２つの主面と側面とから構成される直方体の半導体材料の積層体から構成される。半導体基板は、Ｓｉ（シリコン）半導体であってもよく、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）などのワイドギャップ半導体であってもよく、ダイオードとして構成することができる。特には、ＳｉＣ、ＧａＮ半導体であることが好ましい。半導体基板は、一般的に、ｎ型あるいはｎ＋型の基板の一方もしくは両方の主面に半導体堆積層が形成されたものであってもよい。半導体堆積層は、一般的に、ｎ型領域、ｐ型領域、あるいは、ｎ＋型領域、ｎ－型領域、ｐ＋型領域、ｐ－型領域等の１以上の積層構造あるいは部分的な積層構造や環状領域構造から構成されるが、本発明は、これらの構造については特に限定されず、任意の既知の構造であってよい。なお、ｎ型領域とは電子が多数キャリアである領域を、ｐ型領域とは正孔が多数キャリアである領域をいい、また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、本発明においては、半導体基板は直方体の半導体材料の積層体に限定されず、裏面電極側及びおもて面側から平面視した場合の形状が円形、楕円形、あるいは多角形状となる半導体基板であってもよい。
【0021】
半導体基板の一方の主面の実質的に全面には、裏面電極１１が設けられる。裏面電極１１は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）においては、コレクタ電極ともいう。なお、「裏面」とは、半導体チップにおいて、活性部２及び電界緩和構造３が設けられる面をおもて面と定義した場合の裏面である。裏面電極１１の表面は、はんだ接合層５と接触する面となるため、はんだ面と指称する場合もある。裏面電極１１の材料としては、アルミニウム（Ａｌ）等が挙げられるが、これらには限定されない一般的な材料から形成することができる。
【0022】
活性部２は、半導体基板１の他方の主面であって、裏面電極１１の対向面の一部、より詳細には、他方の主面の中央部に設けられる。活性部２は、電極を含むダイオードの素子構造を備えているが、特定の構造には限定されない。ＩＧＢＴにおいては、活性部に、エミッタ電極及びゲート電極が設けられる。活性部２の周囲には、電界緩和構造３が設けられる。電界緩和構造３としては、ＪＴＥ構造や、ガードリング構造が挙げられるが、これらには限定されない。特には、ＪＴＥ構造を設けることが好ましい。
【0023】
本実施形態による半導体チップ１０において、側面Ｓとは、活性部２及び電界緩和構造３が形成されたおもて面と、裏面電極１１が位置する裏面との間の厚さに相当する部位である。一般的に、図２に示すような直方体の半導体基板１には、４つの側面Ｓが形成される。これは、ダイシング加工の結果として生成するダイシング面ともいうことができる。
【0024】
導電性板６は、半導体チップ１０を載置する載置面６０と、載置面６０から立ち上がって半導体チップの側面に対向する壁部構造６１とを備えている。導電性板６は、例えば、Ｃｕ板またはＮｉめっきを施したＣｕ板等で構成されていることが好ましいが、特定の材料には限定されない。図１、２を参照すると、本態様においては、壁部構造６１は、半導体チップ１０の４つの側面Ｓに対向して設けられる。そして、４つの側面Ｓに対向する壁部構造６１と載置面６０とが、半導体チップ１０を収容する凹部空間を形成する。このような構造を備える導電性板６は、一般的に用いられている平板状の導電性板の一部が除去されて凹部が設けられたものであってよい。あるいは、導電性板６は、一般的に用いられている平板状の導電性板に、壁部構造に相当する部材が結合されたものであってもよい。
【0025】
導電性板６と半導体チップ１０との間隙には、はんだ接合層５が充填され、半導体チップ１０の裏面及び側面Ｓがはんだ接合層５で覆われる。導電性板６と半導体チップ１０との間隙の実質的に全体が、はんだ接合層５で実質的に隙間なく充填されていることが好ましい。はんだ接合層５は、一般的には、はんだ材を溶融して形成される接合層であってよい。例えば、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｓｂ系、Ｓｎ－Ｓｂ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ｓｂ－Ａｇ－Ｃｕ系、Ｓｎ－Ｃｕ－Ｎｉ系、Ｓｎ－Ａｇ系などを用いることができるが、これらには限定されない。
【0026】
はんだ接合層５による半導体チップ１０の被覆態様は、具体的には、半導体チップ１０の裏面電極１１と、導電性板６の載置面６０との間、並びに、半導体チップ１０の４つの側面Ｓと壁部構造６１の間隙にはんだ接合層５が設けられる態様であってよく、半導体チップ１０のおもて面以外の実質的に全面が、連続的なはんだ接合層５で覆われる態様であってよい。また、壁部構造６１の、半導体チップ１０の側面Ｓに対向する面並びに載置面６０の実質的に全面が、連続的なはんだ接合層５に接している態様であることが好ましい。しかし、半導体チップ１０の側面Ｓの一部にはんだ接合層５で覆われていない部分がある場合も、本発明の一部をなすものとする。一方、はんだ接合層５が、半導体チップ１０のおもて面に接触することは好ましくない。電界緩和構造３の幅を狭め、はんだ接合層５と活性部２とのあいだで絶縁破壊を生じるおそれがあるためである。導電性板６の壁部構造６１と、半導体チップの側面Ｓとのはんだ接合層５が充填される間隙、すなわち、壁部構造６１と側面Ｓとの距離は特に限定されず、はんだ接合層５を隙間なく充填させる観点や、施工性等の観点から、当業者が適宜決定することができる。
【0027】
本態様による半導体装置は、任意選択的な構成要素として、おもて面側の電界緩和構造３を被覆する絶縁性コーティング層４を備えていることが好ましい。絶縁性コーティング層４は、比誘電率が低い材料から形成することが好ましい。特には、絶縁性コーティング層４をさらに被覆する封止材（図示せず）よりも比誘電率が低いと、絶縁性を確保するうえで有効である。封止材としては、一般的にシリコーンゲルやエポキシ樹脂が用いられているため、絶縁性コーティング層４の材料としては、シリコーンゲルの比誘電率３．０前後、エポキシの比誘電率４．０前後よりも、比誘電率が低いポリイミドや窒化膜（窒化ホウ素など）を用いることが好ましい。また、用途に応じて、比誘電率が低く、高耐熱温度の材料を用いることができる。そのような材料としては、ガラス転移温度Ｔｇが、１４０℃以上の材料、例えば、ジシクロペンタジエン樹脂が挙げられるが、特定の樹脂には限定されない。絶縁性コーティング層４の厚みは、例えば、おもて面は上層界面間の絶縁耐圧に応じて、少なくとも数μｍ以上であることが好ましい。薄すぎると絶縁性確保の効果が十分ではなく、厚すぎると剥離しやすくなる場合がある。絶縁性コーティング層４を設けることにより絶縁破壊を抑制することが可能となる
【0028】
上記態様で設けたはんだ接合層５により、半導体チップ１０の側面Ｓと、半導体チップ１０の裏面とを同電位とすることができ、半導体チップ１０の側面Ｓの浮き電位部位を無くし、浮遊電位の発生を回避することができる。
【0029】
図示する実施形態においては、壁部構造６１が、載置面６０から実質的に垂直に立ち上がっており、かつ半導体チップ１０に対向する壁面が平坦であるが、本発明は図示する実施形態には限定されない。半導体チップ１０に対向する壁面と載置面６０とのなす角度が、鋭角であっても、鈍角であってもよく、部分的に異なっていてもよい。壁部構造６１と、載置面６０とで形成する凹部空間に半導体チップ１０を収容することができ、はんだ接合層５を実質的に隙間なく充填することができればよい。
【0030】
図示する形態においては、半導体チップ１０の４つの側面Ｓ、すなわち全側面に対向して、連続的に途切れることのない壁部構造６１が設けられている。つまり、半導体チップ１０の全周が壁部構造６１で囲まれている。しかし、本実施形態は図示する態様には限定されない。本発明によれば、少なくとも１つの側面あるいは少なくとも一部の側面、または当該側面の少なくとも一部に対向する壁部構造が設けられていればよく、壁部構造が途切れる箇所があってもよい。壁部構造が途切れる箇所とは、載置面からの立ち上がりが存在しない、あるいは側面に対向するのに十分な立ち上がりが存在しない箇所をいうことができる。そして、半導体チップの側面の少なくとも一部が、当該側面と対向する壁部構造との間に充填されるはんだ材により覆われていればよい。したがって、半導体チップの側面の少なくとも一部に対向する壁部構造が存在しても、それらの間にはんだ材が充填されず、当該部分において半導体チップの側面がはんだ材に覆われない場合があってもよい。このとき、はんだ材に覆われていない側面部分には別の方法にて浮遊電位対策を実施することもできる。具体的には、第３態様にて説明する。また、半導体チップの形状は、直方体形状には限定されず、例えばおもて面あるいは裏面から平面視した形状が、円形や楕円形の半導体チップであってもよい。その場合、壁部構造は、半導体チップの側面に沿って形成される円弧状の構造であってよく、連続的に半導体チップを囲む壁部構造であってもよく、断続的に設けられる壁部構造であってもよい。そして、円弧状の半導体チップの側面と円弧状の壁部構造とを対向させ、円弧状の半導体チップの少なくとも一部の側面において、はんだ接合層で被覆する構造とすることができる。
【0031】
次に、本態様による半導体装置の製造方法について説明する。本態様による半導体装置の製造方法は、以下の工程を含む。
（１） 壁部構造を備える前記導電性板に、はんだ材及び前記半導体チップを載置する第１工程
（２）前記はんだ材を溶融させて前記半導体チップを前記導電性板に接合する第２工程
また、任意選択的に、以下の工程をさらに含んでもよい。
（３） 前記接合する工程の後に、前記電界緩和構造を被覆する絶縁性コーティング層を設ける工程
（１） 壁部構造を備える前記導電性板に、はんだ材及び前記半導体チップを載置する第１工程
（２）前記はんだ材を溶融させて前記半導体チップを前記導電性板に接合する第２工程
また、任意選択的に、以下の工程をさらに含んでもよい。
（３） 前記接合する工程の後に、前記電界緩和構造を被覆する絶縁性コーティング層を設ける工程
【0032】
図示する構造を備える半導体チップ１０は、通常の方法により製造することができる。なお、任意選択的な実施形態において、ダイシング前に、半導体チップ１０のおもて面に、絶縁性コーティング４を設けておくことができる。一方、壁部構造６１と、載置面６０とで形成する凹部空間を備える導電性板６は、平板状の導電性板をエッチングすることにより、あるいは、３Ｄプリンタにより、半導体チップ１０の大きさ及び形状に適合する所望の形状に製造することができる。これらの製造方法によれば、同一の素材からなる一体化された導電性板６を製造することができる。しかし、本実施態様による導電性板６、壁部構造６１と載置面６０とを同電位とすることができれば、別個の金属部材を適当な金属接合方法により組み合わせて壁部構造６１と、載置面６０とで形成する凹部空間を備える導電性板６を製造することもできる。
【0033】
（１）第１工程
第１工程では、半導体チップ１０を上記導電性板６へ実装する。例えば壁部構造６１と、載置面６０とで形成する凹部空間表面に、所定量のペースト状のはんだ材を塗布し、はんだ材の上に半導体チップ１０を載置する。はんだ材の塗布量は、予備実験などにより求めることができる。載置後、加熱前の状態において、半導体チップ１０のおもて面、すなわち活性部２と電界緩和構造３の上面が、壁部構造６１の上面よりも高くなるような量及び配置ではんだ材を塗布することが好ましい。
第１工程では、半導体チップ１０を上記導電性板６へ実装する。例えば壁部構造６１と、載置面６０とで形成する凹部空間表面に、所定量のペースト状のはんだ材を塗布し、はんだ材の上に半導体チップ１０を載置する。はんだ材の塗布量は、予備実験などにより求めることができる。載置後、加熱前の状態において、半導体チップ１０のおもて面、すなわち活性部２と電界緩和構造３の上面が、壁部構造６１の上面よりも高くなるような量及び配置ではんだ材を塗布することが好ましい。
【0034】
（２）第２工程
第２工程では、所定の温度、雰囲気で加熱することにより、半導体チップを前記導電性板に接合する。これにより、半導体チップ１０の裏面と側面Ｓの実質的に全面をはんだ接合層５にて覆うことができる。また、はんだ接合層５が、電界緩和構造３のおもて面に接触することなく、半導体チップ１０の側面Ｓのみを覆うように構成することができる。
第２工程では、所定の温度、雰囲気で加熱することにより、半導体チップを前記導電性板に接合する。これにより、半導体チップ１０の裏面と側面Ｓの実質的に全面をはんだ接合層５にて覆うことができる。また、はんだ接合層５が、電界緩和構造３のおもて面に接触することなく、半導体チップ１０の側面Ｓのみを覆うように構成することができる。
【0035】
（３）第３工程
任意選択的な第３工程では、半導体チップ１０のおもて面の電界緩和構造３の上面に、絶縁性コーティング４を設けることができる。この工程は、ダイシング前に半導体チップ１０のおもて面に絶縁性コーティングが設けられない場合に実施することが好ましい。
任意選択的な第３工程では、半導体チップ１０のおもて面の電界緩和構造３の上面に、絶縁性コーティング４を設けることができる。この工程は、ダイシング前に半導体チップ１０のおもて面に絶縁性コーティングが設けられない場合に実施することが好ましい。
【0036】
本態様によれば、半導体チップ１０自体には特別な加工などを実施することなく、特定の構造を備える導電性板６を用いることで、半導体チップ１０の側面Ｓをはんだ接合層５で覆った構造とすることができ、半導体チップ１０の側面Ｓの浮遊電位を防止することができる。本態様の製造方法はまた、特別な装置等を使用せず、施工性に優れるため、より簡便に半導体チップ１０の側面Ｓの浮遊電位対策を実施することができる。
【0037】
［第２態様］
図３は、本実施形態の第２態様による半導体装置の一方の端部を概念的に示す断面図である。図３に示す半導体装置は、導電性板６の壁部構造６１が、平板上の導電性板から突出した部分として構成されている点において、第１態様と異なっている。本態様は、特に、一枚の平板状の導電性板上に、複数の半導体チップ１０を設ける態様において、好ましく用いることができる。例えば、図３に示す態様においては、壁部構造６１を介して区切られる複数の異なる凹部に、別個の半導体チップをそれぞれ収容することができる。
図３は、本実施形態の第２態様による半導体装置の一方の端部を概念的に示す断面図である。図３に示す半導体装置は、導電性板６の壁部構造６１が、平板上の導電性板から突出した部分として構成されている点において、第１態様と異なっている。本態様は、特に、一枚の平板状の導電性板上に、複数の半導体チップ１０を設ける態様において、好ましく用いることができる。例えば、図３に示す態様においては、壁部構造６１を介して区切られる複数の異なる凹部に、別個の半導体チップをそれぞれ収容することができる。
【0038】
［第３態様］
図４は、本実施形態の第３態様による半導体装置を概念的に示す断面図である。図４に示す半導体装置は、半導体チップ１０と、第１はんだ接合層５と、第２はんだ接合層７と、側面導体構造８と、導電性板６とから構成される。図５は、第３態様による半導体装置の、活性部２及び電界緩和構造３が形成されたおもて面からの平面図である。本実施形態においては、導電性板６が、半導体チップの隣り合う２つの側面Ｓ１、Ｓ２に対向する壁部構造６１ａ、６１ｂを備えているが、他の側面Ｓ３、Ｓ４には、それぞれ、側面導体構造８が接触している点で第１態様とは異なっている。
図４は、本実施形態の第３態様による半導体装置を概念的に示す断面図である。図４に示す半導体装置は、半導体チップ１０と、第１はんだ接合層５と、第２はんだ接合層７と、側面導体構造８と、導電性板６とから構成される。図５は、第３態様による半導体装置の、活性部２及び電界緩和構造３が形成されたおもて面からの平面図である。本実施形態においては、導電性板６が、半導体チップの隣り合う２つの側面Ｓ１、Ｓ２に対向する壁部構造６１ａ、６１ｂを備えているが、他の側面Ｓ３、Ｓ４には、それぞれ、側面導体構造８が接触している点で第１態様とは異なっている。
【0039】
半導体チップ１０の基本的な構成要素は、上記第１態様において説明したとおりであり、ここでは説明を省略する。また、導電性板６の壁部構造６１ａ、６１ｂの構成についても上記第１態様において説明したとおりである。
【0040】
第３態様においては、半導体基板１の連続する２つの側面Ｓ３、Ｓ４に少なくとも部分的に接触する側面導体構造８を備えている。側面導体構造８と半導体チップ１０の側面との間には、空隙１３ａが形成される。一方、側面導体構造８は、導電性板６の載置面６０に設けられる第２はんだ接合層７によって導電性板６に接合される。側面導体構造８に接合される第２はんだ接合層７と、裏面電極１１と接合される第１はんだ接合層５は、離間して配置される。そして、半導体チップ１０の側面Ｓ３と、第１はんだ接合層５と、第２はんだ接合層７と、側面導体構造８の間に空隙１３ｂを形成する。側面Ｓ３、Ｓ４は、実質的に第１はんだ接合層５に被覆されていない。なお、はんだ接合層５の端部が半導体チップ１０の側面Ｓ３、Ｓ４に一部接触している場合があるが、これは半導体チップ１０の側面が被覆されている態様とはいわないものとする。
【0041】
側面導体構造８は、導体材料であれば、特に限定されず、任意の材料であってよく、例えば、ＳＵＳ、アルミニウムおよびその合金、インジウムおよびその合金、ニッケルおよびその合金、銅および層の合金などを用いることができる。側面導体構造８は、好ましくは、五角柱状の材料である。詳細には、四角柱の材料のひとつの角を長手方向に沿って切り落としてできる、五角柱状部材であってよい。側面導体構造８、第１はんだ接合層５、第２はんだ接合層７により囲まれた空隙１３ｂを形成して自由度のある構造とすることで、リジッドな構造に起因しうる欠陥を防止し、長期間にわたる絶縁信頼性を得るためである。図５に示すように、五角柱状部材である側面導体構造８が、それぞれ、半導体チップ１０の２つの側面Ｓ３、Ｓ４に接触して配置されればよい。また、隣り合った側面導体構造８は、電気的に接続可能な程度に接触していればよい。側面導体構造８と、導電性板６の壁部構造６１ａ、６１ｂのそれぞれとは、電気的に接続可能な程度に接触していればよい。側面導体構造８の高さは、半導体チップ１０およびはんだ接合層５の総厚みと同程度であってよく、電界緩和構造３の上面（半導体チップ１０のおもて面）と、側面導体構造８の上面とが概ね同一平面を形成しうる程度の高さであることが好ましい。
【0042】
本実施態様においては、電界緩和構造３及び活性部２を覆い、かつ側面導体構造８を被覆する絶縁性コーティング層４をさらに設けることが好ましい。絶縁性コーティング層４は、電界緩和構造３から側面導体構造８にかけて、連続的に設けることが好ましい。絶縁性コーティング４の材料及び厚さは第１態様と同様とすることができる。特には、側面導体構造８を覆う部分における絶縁性コーティング層４の厚みは、施工性に応じて、おもて面を覆う部分の絶縁性コーティング層４の厚みよりも数桁大きいオーダのｍｍ単位であって良い。
【0043】
次に、本態様による半導体装置の製造方法について説明する。本態様による半導体装置の製造方法は、以下の工程を含む。
（１） 壁部構造を備える前記導電性板に、はんだ材及び前記半導体チップを位置決めする第１工程
（２）前記半導体チップの少なくとも一つの側面に、前記側面導体構造を接触させる第２工程
（３）前記はんだ材を溶融させて前記半導体チップ及び前記側面導体構造を前記導電性板に接合する第３工程
また、任意選択的に、以下の工程をさらに含んでもよい。
（４） 前記接合する工程の後に、前記活性部と、前記電界緩和構造と、前記側面導体構造とを被覆する絶縁性コーティング層を設ける工程
（１） 壁部構造を備える前記導電性板に、はんだ材及び前記半導体チップを位置決めする第１工程
（２）前記半導体チップの少なくとも一つの側面に、前記側面導体構造を接触させる第２工程
（３）前記はんだ材を溶融させて前記半導体チップ及び前記側面導体構造を前記導電性板に接合する第３工程
また、任意選択的に、以下の工程をさらに含んでもよい。
（４） 前記接合する工程の後に、前記活性部と、前記電界緩和構造と、前記側面導体構造とを被覆する絶縁性コーティング層を設ける工程
【0044】
（１）第１工程
本態様による製造方法では、半導体チップ１０の少なくとも一部の側面は、はんだ接合層により被覆しない態様とする。したがって、本態様による製造方法は、少なくとも一部の側面の近傍には壁部構造が存在しない導電性板６を用いて実施することができる。少なくとも一部の側面の近傍には壁部構造が存在しない導電性板６とは、少なくとも一部の側面に対向する壁部構造を持たない導電性板６や、少なくとも一部の側面に対向する壁部構造が存在するものの、壁部構造が、半導体チップ１０の側面に側面導体構造を設けることができる程度に半導体チップから離間して設けられた態様の導電性板６を含む。第１工程では、このような導電性板６に、はんだ材を予め塗布しておく。はんだ材は、溶融させてはんだ接合層５、７を形成するものであればよく、ペースト状のはんだ材を用いることが好ましい。次いで、当該導電性板６に、半導体チップ１０を位置決めする。図５に示すように、半導体チップ１０の連続する２つの側面に対向して、連続して設けられる壁部構造６１ａ、６１ｂが角部を構成する態様となる場合、半導体チップ１０を角部に位置決めしやすいため、施工上有利である。また、図５に示すように、半導体チップ１０の側面Ｓ３、Ｓ４の近傍には壁部構造が存在しない構成の導電性板６を用いることで、壁部構造が存在しない部位から、半導体チップ１０を供給しやすいため、施工上有利である。
本態様による製造方法では、半導体チップ１０の少なくとも一部の側面は、はんだ接合層により被覆しない態様とする。したがって、本態様による製造方法は、少なくとも一部の側面の近傍には壁部構造が存在しない導電性板６を用いて実施することができる。少なくとも一部の側面の近傍には壁部構造が存在しない導電性板６とは、少なくとも一部の側面に対向する壁部構造を持たない導電性板６や、少なくとも一部の側面に対向する壁部構造が存在するものの、壁部構造が、半導体チップ１０の側面に側面導体構造を設けることができる程度に半導体チップから離間して設けられた態様の導電性板６を含む。第１工程では、このような導電性板６に、はんだ材を予め塗布しておく。はんだ材は、溶融させてはんだ接合層５、７を形成するものであればよく、ペースト状のはんだ材を用いることが好ましい。次いで、当該導電性板６に、半導体チップ１０を位置決めする。図５に示すように、半導体チップ１０の連続する２つの側面に対向して、連続して設けられる壁部構造６１ａ、６１ｂが角部を構成する態様となる場合、半導体チップ１０を角部に位置決めしやすいため、施工上有利である。また、図５に示すように、半導体チップ１０の側面Ｓ３、Ｓ４の近傍には壁部構造が存在しない構成の導電性板６を用いることで、壁部構造が存在しない部位から、半導体チップ１０を供給しやすいため、施工上有利である。
【0045】
（２）第２工程
次いで、半導体チップ１０の側面Ｓ３、Ｓ４に側面導体構造８を接触させる。このとき、側面導体構造８はまた、溶融させて第２のはんだ接合層７を形成するはんだ材上に載置して、かつ半導体チップ１０の側面Ｓ３、Ｓ４に接触するように位置決めすることができる。
次いで、半導体チップ１０の側面Ｓ３、Ｓ４に側面導体構造８を接触させる。このとき、側面導体構造８はまた、溶融させて第２のはんだ接合層７を形成するはんだ材上に載置して、かつ半導体チップ１０の側面Ｓ３、Ｓ４に接触するように位置決めすることができる。
【0046】
（３）第３工程
半導体チップ１０及び側面導体構造８を位置決めした後、前記はんだ材を溶融させて半導体チップ１０及び側面導体構造８を前記導電性板６に接合する。接合は、リフロー炉等を用いて、使用するはんだ材の仕様に適合する適当な時間及び温度条件にて行うことができる。
半導体チップ１０及び側面導体構造８を位置決めした後、前記はんだ材を溶融させて半導体チップ１０及び側面導体構造８を前記導電性板６に接合する。接合は、リフロー炉等を用いて、使用するはんだ材の仕様に適合する適当な時間及び温度条件にて行うことができる。
【0047】
（４）第４工程
接合後に、任意選択的な工程として、半導体チップ１０の電界緩和構造３、及び側面導体構造８を覆うように、プリント印刷法、スクリーン印刷法などにより、絶縁性コーティング層４を形成する工程を実施することができる。絶縁性コーティング層４は、電界緩和構造３から側面導体構造８にかけて途切れる箇所が無いように連続的に設けることが好ましい。
接合後に、任意選択的な工程として、半導体チップ１０の電界緩和構造３、及び側面導体構造８を覆うように、プリント印刷法、スクリーン印刷法などにより、絶縁性コーティング層４を形成する工程を実施することができる。絶縁性コーティング層４は、電界緩和構造３から側面導体構造８にかけて途切れる箇所が無いように連続的に設けることが好ましい。
【0048】
本実施形態の第３態様によれば、第１、第２態様による利点に加え、側面導体構造８により半導体チップ１０の側面の電位を、裏面電極と同電位に固定することができる。また、同電位となる側面導体構造８、はんだ接合層５、７が形成する空隙１３ｂにより、自由度と絶縁性とを兼ね備えた構造とすることができる。
【0049】
なお、図５に示す形態においては、半導体チップ１０の２つの側面Ｓ３、Ｓ４は、はんだ接合層により覆わない構成とした。別の実施形態において、はんだ接合層により覆わない側面は１つもしくは３つであってもよい。本態様は、例えば、導電性板６の壁部構造６１と載置面６０により形成される凹部空間が、半導体チップ１０を複数収容可能な態様において好ましく用いられる。例えば、図５に示す態様は、１つの凹部空間の４隅に、４つの半導体チップ１０を配置したときの、ひとつの半導体チップ１０を示すものとして説明することができる。また、図示はしないが、同様にして、１つの凹部空間に、２つの半導体チップを載置する態様も可能であり、この場合、はんだ接合層により覆わずに側面導体構造８を設ける側面は、各半導体チップ１０につき、１つとなる。また別の実施形態において、半導体チップのおもて面あるいは裏面から平面視した形状が四角形以外の多角形の場合は、多角形を構成する連続する二辺に対応する側面を壁部構造に対向させてはんだ接合層により覆う構成とし、それ以外の辺に対応する側面ははんだ接合層により覆わない構成とすることもできる。
【0050】
本実施形態の第３態様は、半導体チップの少なくとも一部の側面を、壁部構造が対向しない、あるいははんだ接合層で覆われない構成とすることで、施工性に優れる点で特に有利である。
【0051】
［第２実施形態：電子機器］
本発明は、第２実施形態によれば、電子機器に関する。具体的には、第１実施形態による半導体装置を備える電子機器に関する。電子機器としては、インバータ、メガソーラー、燃料電池、エレベータ、冷却装置、車載用半導体装置などの電気・電力機器、特には電力変換装置が挙げられるが、これらには限定されない。
本発明は、第２実施形態によれば、電子機器に関する。具体的には、第１実施形態による半導体装置を備える電子機器に関する。電子機器としては、インバータ、メガソーラー、燃料電池、エレベータ、冷却装置、車載用半導体装置などの電気・電力機器、特には電力変換装置が挙げられるが、これらには限定されない。
【産業上の利用可能性】
【0052】
本発明による半導体装置は、半導体モジュールの構成要素として、電子機器に用いることができる。
【符号の説明】
【0053】
１ 半導体基板
２ 活性部
３ 電界緩和構造
４ 絶縁性コーティング層
５ はんだ接合層
６ 導電性板
６０ 載置面
６１ 壁部構造
７ はんだ接合層
８ 側面導体構造
１０ 半導体チップ
１１ 裏面電極
１３ 空隙
Ｓ 側面（ダイシング面）
２ 活性部
３ 電界緩和構造
４ 絶縁性コーティング層
５ はんだ接合層
６ 導電性板
６０ 載置面
６１ 壁部構造
７ はんだ接合層
８ 側面導体構造
１０ 半導体チップ
１１ 裏面電極
１３ 空隙
Ｓ 側面（ダイシング面）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
