特許 7192964 システム電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-12-12

(45)【発行日】2022-12-20

(54)【発明の名称】システム電源装置

(51)【国際特許分類】

   H02M 3/155 20060101AFI20221213BHJP

【ＦＩ】

H02M3/155 W

【請求項の数】 11

(21)【出願番号】P 2021505518

(86)(22)【出願日】2019-12-09

(86)【国際出願番号】 JP2019048098

(87)【国際公開番号】W WO2020183823

(87)【国際公開日】2020-09-17

【審査請求日】2021-07-14

(31)【優先権主張番号】P 2019046655

(32)【優先日】2019-03-14

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110000970

【氏名又は名称】弁理士法人 楓国際特許事務所

(72)【発明者】

【氏名】坂本 紀和

(72)【発明者】

【氏名】細谷 達也

【審査官】柳下 勝幸

(56)【参考文献】

【文献】米国特許出願公開第２００６／０２１２１３８（ＵＳ，Ａ１）

【文献】特開２０１７－１３５８１２（ＪＰ，Ａ）

【文献】特開２０１２－０８０７４４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

インダクタ、スイッチング回路、および個別アナログ制御部をそれぞれに備える複数の電力変換部と、
前記複数の電力変換部に対して制御信号を出力する共通制御部と、
前記複数の電力変換部の出力部が並列に接続される共通出力端子と、
前記複数の電力変換部の前記インダクタに流れる電流に基づく個別電流信号を用いて運転数信号を生成し、前記運転数信号を前記共通制御部に出力する運転数信号生成回路を備え、
前記運転数信号生成回路は、
前記複数の電力変換部の個別電流信号の比較結果または加算結果を用いて前記運転数信号を生成し、
前記共通制御部は、
前記運転数信号を用いて前記複数の電力変換部の前記個別アナログ制御部の動作を設定し、該個別アナログ制御部の動作モードの設定を含む前記制御信号を出力し、
前記共通出力端子に接続される負荷の動作モードや消費電力に応じて前記複数の電力変換部の運転数が切り替えられる、
システム電源装置。

【請求項2】

前記共通制御部は、
運転数の切り替え閾値を保持しており、
前記運転数信号と前記切り替え閾値とを比較して、前記複数の電力変換部の前記個別アナログ制御部の動作を設定する、
請求項１に記載のシステム電源装置。

【請求項3】

前記共通制御部は、
前記複数の電力変換部の前記個別アナログ制御部の動作として、動作の有効または無効を設定する、
請求項１または請求項２に記載のシステム電源装置。

【請求項4】

前記共通制御部は、
前記複数の電力変換部の前記個別アナログ制御部の動作として、前記スイッチング回路の動作モードを設定する、
請求項３に記載のシステム電源装置。

【請求項5】

前記運転数信号生成回路は、
前記比較結果を用いる場合として前記複数の電力変換部の個別電流信号の最大値を用いて前記運転数信号を生成する、
請求項１乃至請求項４のいずれかに記載のシステム電源装置。

【請求項6】

前記運転数信号生成回路は、
前記加算結果を用いる場合として前記複数の電力変換部の個別電流信号の平均値を用いて前記運転数信号を生成する、
請求項１乃至請求項４のいずれかに記載のシステム電源装置。

【請求項7】

前記複数の電力変換部の個別電流信号と、前記運転数信号の大きさの差から、前記複数の電力変換部にフィードバックする帰還信号を生成する帰還信号生成回路を備え、
前記運転数信号生成回路は、前記帰還信号生成回路の一部によって形成されている、
請求項１乃至請求項６のいずれかに記載のシステム電源装置。

【請求項8】

前記共通制御部は、
前記複数の電力変換部に対して互いにスイッチング周波数の位相をずらせたクロック発振制御信号を含む前記制御信号を出力する、
請求項１乃至請求項７のいずれかに記載のシステム電源装置。

【請求項9】

前記共通制御部は、
前記共通出力端子に接続される外部からの指令信号に応じて信号処理を実行し、前記複数の電力変換部の前記個別アナログ制御部の動作を設定する、
請求項１乃至請求項８のいずれかに記載のシステム電源装置。

【請求項10】

前記個別アナログ制御部は、ＰＷＭ制御ＩＣで構成されている、
請求項１乃至請求項９のいずれかに記載のシステム電源装置。

【請求項11】

前記共通制御部は、プログラマブルなマイクロプロセッサで構成されている、
請求項１乃至請求項１０のいずれかに記載のシステム電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数のスイッチング回路を含む複数の電力変換部を並列接続したシステム構成を備えるシステム電源装置に関する。

【背景技術】

【0002】

現在、低電圧且つ大電流の電源装置が求められている。これらを実現する電源装置として、例えば、特許文献１および特許文献２には、マルチフェーズコンバータが記載されている。

【0003】

マルチフェーズコンバータは、複数の電力変換部を有する。複数の電力変換部は、並列に接続されている。マルチフェーズコンバータは、複数の電力変換部の出力電流を加算して出力することで、大電流を実現している。また、マルチフェーズコンバータは、複数の電力変換部に対するスイッチング周波数の位相をずらすことによって、出力電流を安定化している。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１１－１４７２６９号公報

【文献】特開２０１３－９４０５８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

電源装置が接続される負荷の状態は、負荷回路の動作等により時間的に変化し、負荷電流や消費電力は、時間的に変化する。この場合、電源システムの高効率化を図るため、負荷の消費電力や動作モードに応じて、運転させる電力変換部の数（運転数）を変化させることが望ましい。

【0006】

しかしながら、従来の電源装置では、負荷の状態（消費電力や動作モード）に応じて運転数を切り替える制御を、簡素な回路構成で実現することはできなかった。

【0007】

したがって、本発明の目的は、負荷の状態に応じて運転数を切り替える制御を簡素な回路構成で実現する電源装置を提供することにある。

【課題を解決するための手段】

【0008】

この発明の電源装置は、複数の電力変換部、共通制御部、共通出力端子、および、運転数信号生成回路を備える。複数の電力変換部は、インダクタ、スイッチング回路、および個別アナログ制御部をそれぞれに備える。共通制御部は、複数の電力変換部に対して制御信号を出力する。共通出力端子には、複数の電力変換部の出力部が並列に接続されている。運転数信号生成回路は、複数の電力変換部のインダクタ電流に基づく個別電流信号を用いて運転数信号を生成し、運転数信号を共通制御部に出力する。共通制御部は、運転数信号を用いて複数の電力変換部の個別アナログ制御部の動作を設定し、個別アナログ制御部の動作の設定を含む制御信号を出力する。

【0009】

この構成では、複数の電力変換部のインダクタに流れる電流に応じて運転数信号が生成され、この運転数信号から、負荷に出力する負荷電流が算出される。このように負荷電流が算出されることによって、負荷の状態を判断し、負荷の状態に応じた運転数が設定される。

【発明の効果】

【0010】

この発明によれば、負荷回路の動作モードや消費電力によって変化する負荷の状態に応じて運転数を切り替えることができる簡素な回路を構成でき、複数の電力変換部を備えたシステム電源装置の高効率化、小型化、および、低ノイズ化を実現できる。

【図面の簡単な説明】

【0011】

【図1】図１は、第１の実施形態に係る電源装置１０の回路ブロック図である。

【図2】図２は、第１の実施形態に係る帰還信号生成回路５０の回路図である。

【図3】図３は、第１の実施形態に係るＭＰＵ２０の機能ブロック図である。

【図4】図４は、運転数の切り替えの概念を説明するための図である。

【図5】図５は、運転数の切り替え処理を示すフローチャートである。

【図6】図６は、第２の実施形態に係る電源装置１０Ａの回路ブロック図である。

【図7】図７は、第２の実施形態に係る帰還信号生成回路５０Ａの回路図である。

【図8】図８は、第２の実施形態に係るＭＰＵ２０Ａの機能ブロック図である。

【図9】図９は、第３の実施形態に係る電源装置１０Ｂの回路ブロック図である。

【図10】図１０は、第４の実施形態に係る電源装置の帰還信号生成回路５０Ｒの回路ブロック図である。

【発明を実施するための形態】

【0012】

（第１実施形態）
本発明の第１の実施形態に係る電源装置について、図を参照して説明する。図１は、第１の実施形態に係る電源装置１０の回路ブロック図である。

【0013】

図１に示すように、電源装置１０は、ＭＰＵ２０、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４を備える。本実施形態では、電力変換部の個数は、４個であるが、複数個であれば、本実施形態の構成を適用できる。また、電源装置１０は、入力端子Ｐｉｎ、および、出力端子Ｐｏｕｔを備える。出力端子Ｐｏｕｔが、本発明の「共通出力端子」に対応し、この出力端子Ｐｏｕｔの電圧が、出力電圧Ｖｏｕｔである。電源装置１０は、本発明の「システム電源装置」に対応する。システム電源装置とは、例えば、単に１個の電力変換部を備えたスイッチング電源とは異なり、複数の電力変換部を備え、負荷の状態に応じて複数の電力変換部の運転数、運転状態を適正に制御する電源装置を意味する。

【0014】

入力端子Ｐｉｎは、外部の直流電圧源に接続されている。電源装置１０は、入力端子Ｐｉｎから直流の入力電圧Ｖｉｎの供給を受けている。出力端子Ｐｏｕｔは、図示しない負荷に接続されている。

【0015】

ＭＰＵ２０は、入力端子Ｐｉｎに接続しており、入力端子Ｐｉｎを介して電源供給されている。なお、図示を省略しているが、ＭＰＵ２０と入力端子Ｐｉｎとの間には、降圧回路が備えられており、ＭＰＵ２０には、入力電圧Ｖｉｎを降圧した電圧が供給される。この電源供給ラインは、入力コンデンサＣｉ１を介してグランド基準電位に接続されている。

【0016】

ＭＰＵ２０は、プログラマブルなマイクロプロセッサ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）である。ＭＰＵ２０は、デジタル信号処理によって、動作モードの設定を含む制御信号を生成する。例えば、制御信号は、クロック発振制御信号やイネーブル信号等からなる。

【0017】

ＭＰＵ２０は、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４に接続している。ＭＰＵ２０は、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４のそれぞれに対して、生成した制御信号を出力する。

【0018】

例えば、ＭＰＵ２０は、複数の電力変換部の内、運転する電力変換部の個別アナログ制御部に、イネーブル（有効）信号を出力し、運転しない電力変換部の個別アナログ制御部に、ディスエーブル（無効）信号を出力する。これらの信号が、個別アナログ制御部の動作モードの設定信号となる。また、ＭＰＵ２０は、複数の電力変換部の個別アナログ制御部に対して、それぞれのスイッチ回路の動作モードを設定する。

【0019】

クロック発振制御信号は、各電力変換部が有するスイッチング回路のスイッチング周波数を与える。各クロック発振制御信号のクロック発振信号は位相差を有し、この位相差は、運転する電力変換部の個数によって設定されている。これにより、ＭＰＵ２０は、電源装置１０をマルチフェーズコンバータとして動作させる。

【0020】

この際、ＭＰＵ２０は、端子５０４からの運転数信号Ｓｏｐを用いて、運転する電力変換部の個数を決定する。端子５０４は、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４に共通の出力端である。また、ＭＰＵ２０は、この個数に応じて位相差を決定し、運転する電力変換部への制御信号を設定する。

【0021】

電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４は、入力端子Ｐｉｎに接続しており、入力端子Ｐｉｎを介して電源供給されている。電力変換部３１の電源供給ラインは、入力コンデンサＣｉ１を介してグランド基準電位に接続されている。電力変換部３２の電源供給ラインは、入力コンデンサＣｉ２を介してグランド基準電位に接続されている。電力変換部３３の電源供給ラインは、入力コンデンサＣｉ３を介してグランド基準電位に接続されている。電力変換部３４の電源供給ラインは、入力コンデンサＣｉ４を介してグランド基準電位に接続されている。

【0022】

電力変換部３１の出力端、電力変換部３２の出力端、電力変換部３３の出力端、および、電力変換部３４の出力端は、出力端子Ｐｏｕｔに対して並列に接続されている。

【0023】

電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４は、アナログ回路からなり、同じ回路構成を有する。したがって、以下では、電力変換部３１のみについて、回路構成を具体的に説明する。

【0024】

図１に示すように、電力変換部３１は、ＰＷＭ制御ＩＣ４０、スイッチング素子Ｑ１、スイッチング素子Ｑ２、インダクタＬ、出力コンデンサＣｏ１、抵抗ＲＬ、コンデンサＣＬ、および、帰還信号生成回路５０を備える。ＰＷＭ制御ＩＣ４０は、本発明の「個別アナログ制御部」に対応する。スイッチング素子Ｑ１とスイッチング素子Ｑ２とからなる回路は、本発明の「スイッチング回路」に対応する。

【0025】

ＰＷＭ制御ＩＣ４０は、入力端子Ｐｉｎに接続しており、入力端子Ｐｉｎを介して電源供給されている。ＰＷＭ制御ＩＣ４０には、ＭＰＵ２０から制御信号が入力される。ＰＷＭ制御ＩＣ４０には、電圧帰還信号と電流帰還信号との合成帰還信号が入力される。ＰＷＭ制御ＩＣ４０は、制御信号と合成帰還信号とから、スイッチング素子Ｑ１およびスイッチング素子Ｑ２に対して、ＰＷＭ（パルス幅変調）制御を用いたスイッチング制御信号を生成する。

【0026】

スイッチング素子Ｑ２のゲートは、ＰＷＭ制御ＩＣ４０に接続しており、ドレインは、入力端子Ｐｉｎに接続しており、ソースは、スイッチング素子Ｑ１のドレインに接続している。スイッチング素子Ｑ１のゲートは、ＰＷＭ制御ＩＣ４０に接続しており、ソースは、グランド基準電位に接続されている。

【0027】

スイッチング素子Ｑ２のゲートには、ＰＷＭ制御ＩＣ４０から、スイッチング素子Ｑ２用のスイッチング制御信号が入力される。スイッチング素子Ｑ１のゲートには、ＰＷＭ制御ＩＣ４０から、スイッチング素子Ｑ１用のスイッチング制御信号が入力される。

【0028】

インダクタＬの一方端は、スイッチング素子Ｑ２のソースとスイッチング素子Ｑ２のドレインとの接続点に接続している。

【0029】

インダクタＬの他方端は、出力端子Ｐｏｕｔに接続している。インダクタＬの他方端は、出力コンデンサＣｏ１を介して、グランド基準電位に接続されている。

【0030】

抵抗ＲＬとコンデンサＣＬとの直列回路は、インダクタＬに並列接続されている。この際、インダクタＬのインダクタンス、抵抗ＲＬの抵抗、および、コンデンサＣＬのキャパシタンスを特定の関係にすることで、インダクタＬに流れる電流に対応する電圧信号は、無損失で取得できる。

【0031】

帰還信号生成回路５０は、端子５０１、端子５０２、端子５０３、端子５０４を備える。端子５０１は、出力端子Ｐｏｕｔ、言い換えれば、電力変換部３１の出力端、電力変換部３２の出力端、電力変換部３３の出力端、および、電力変換部３４の出力端の並列接続部に接続している。端子５０２は、抵抗ＲＬとコンデンサＣＬとの接続点に接続している。端子５０３は、ＰＷＭ制御ＩＣ４０に接続している。

【0032】

端子５０４は、他の電力変換部の帰還信号生成回路５０の端子５０４と並列に接続されている。すなわち、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４の各帰還信号生成回路５０の端子５０４は、並列に接続されている。この並列に接続されたラインがＭＰＵ２０に接続している。

【0033】

図２は、第１の実施形態に係る帰還信号生成回路５０の回路図である。帰還信号生成回路５０は、増幅器Ｕ５１、増幅器Ｕ５２、増幅器Ｕ５３、増幅器Ｕ５４、トランジスタＴｒ５５、抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ５１、抵抗Ｒ５２、抵抗Ｒ５３、抵抗Ｒ５４、抵抗Ｒ５５、抵抗Ｒ５６、抵抗Ｒ５７、抵抗Ｒ５８、抵抗Ｒ５５１、抵抗Ｒ５５２、および、ダイオードＤ５２を備える。

【0034】

増幅器Ｕ５１の反転入力端子は、抵抗Ｒ５１を介して、端子５０１に接続している。増幅器Ｕ５１の非反転入力端子は、抵抗Ｒ５２を介して、端子５０２に接続している。抵抗Ｒ５１の抵抗値と抵抗Ｒ５２の抵抗値とは同じである。抵抗Ｒ５３は、非反転入力端子と基準電位との間に接続されている。増幅器Ｕ５１の出力端子は、抵抗Ｒ５４を介して、増幅器Ｕ５１の反転入力端子に接続している。抵抗Ｒ５３の抵抗値と抵抗Ｒ５４の抵抗値とは同じである。増幅器Ｕ５１には、駆動電源ＶＤＤが供給されている。

【0035】

この増幅器Ｕ５１、抵抗Ｒ５１、抵抗Ｒ５２、抵抗Ｒ５３、および、抵抗Ｒ５４からなる回路によって、端子５０１と端子５０２との電位差に基づく差動増幅回路が実現される。これにより、増幅器Ｕ５１の出力端子からは、インダクタＬに並列に接続された抵抗ＲＬとコンデンサＣＬとの接続点の電圧と、出力電圧Ｖｏｕｔとの差に基づく信号が、所定の増幅率で増幅されて出力される。すなわち、増幅器Ｕ５１の出力端子からは、インダクタＬに流れる電流ｉＬに基づく個別電流増幅信号が出力される。

【0036】

増幅器Ｕ５２の非反転入力端子は、増幅器Ｕ５１の出力端子に接続している。増幅器Ｕ５２の出力端子は、ダイオードＤ５２を介して、増幅器Ｕ５２の反転入力端子に接続している。この際、ダイオードＤ５２のアノードは、出力端子に接続され、ダイオードＤ５２のカソードは、反転入力端子に接続している。増幅器Ｕ５２には、駆動電源ＶＤＤが供給されている。

【0037】

この増幅器Ｕ５２とダイオードＤ５２とからなる回路によって、最大値保持回路が実現される。

【0038】

増幅器Ｕ５２の反転入力端子は、他の電力変換部における帰還信号生成回路５０の増幅器Ｕ５２の反転入力端子に接続している。これにより、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４のそれぞれの個別電流増幅信号の中で最大値が保持される。そして、この個別電流増幅信号の最大値が、運転数信号Ｓｏｐとして、端子５０４から出力される。

【0039】

このように、増幅器Ｕ５１、増幅器Ｕ５２、抵抗Ｒ５１、抵抗Ｒ５２、抵抗Ｒ５３、抵抗Ｒ５４、および、ダイオードＤ５２からなる回路が、運転数信号生成回路５１となる。そして、運転数信号生成回路５１は、帰還信号生成回路５０の一部によって形成されている。

【0040】

増幅器Ｕ５３の反転入力端子は、抵抗Ｒ５５を介して、増幅器Ｕ５１の出力端子に接続している。増幅器Ｕ５３の非反転入力端子は、抵抗Ｒ５６を介して、ダイオードＤ５２のカソード、および、端子５０４に接続している。抵抗Ｒ５５の抵抗値と抵抗Ｒ５６の抵抗値とは同じである。抵抗Ｒ５７は、増幅器Ｕ５３の非反転入力端子と基準電位との間に接続されている。増幅器Ｕ５３の出力端子は、抵抗Ｒ５８を介して、増幅器Ｕ５３の反転入力端子に接続している。抵抗Ｒ５７の抵抗値と抵抗Ｒ５８の抵抗値とは同じである。増幅器Ｕ５３には、駆動電源ＶＤＤが供給されている。

【0041】

この増幅器Ｕ５３、抵抗Ｒ５５、抵抗Ｒ５６、抵抗Ｒ５７、および、抵抗Ｒ５８からなる回路によって、個別電流増幅信号と運転数信号Ｓｏｐとの電位差に基づく差動増幅回路が実現される。これにより、増幅器Ｕ５３の出力端子からは、個別電流増幅信号と運転数信号Ｓｏｐ（最大値保持信号）との差分信号が出力される。

【0042】

増幅器Ｕ５４の非反転入力端子は、増幅器Ｕ５３の出力端子に接続している。増幅器Ｕ５４の出力端子は、ＮＰＮ型のトランジスタＴｒ５５のベースに接続している。トランジスタＴｒ５５のコレクタは、抵抗Ｒ５５１を介して、端子５０１に接続している。トランジスタＴｒ５５のエミッタは、抵抗Ｒ５５２を介してグランド基準電位に接続している。また、トランジスタＴｒ５５のエミッタは、増幅器Ｕ５４の反転入力端子に接続している。さらに、トランジスタＴｒ５５のコレクタと抵抗Ｒ５５１との接続点は、抵抗Ｒ１１と抵抗Ｒ１２直列回路を介して、グランド基準電位に接続している。抵抗Ｒ１１と抵抗Ｒ１２との接続点は、端子５０３に接続している。

【0043】

増幅器Ｕ５４、トランジスタＴｒ５５、および、抵抗Ｒ５５２からなる回路によって、電圧－電流変換回路が実現される。具体的には、この回路では、増幅器Ｕ５４の非反転入力端子に差分信号（差分電圧）が印加されると、トランジスタＴｒ５５のコレクタ－エミッタ間には、差分信号（差分電流Ｉａｄｊ）が流れる。この差分電流Ｉａｄｊが、個別電流帰還信号に相当する。

【0044】

差分電流Ｉａｄｊが流れることによって、抵抗Ｒ５５１と抵抗Ｒ１１との接続点（トランジスタＴｒ５５のコレクタ）の電圧は、Ｖｏｕｔ－（Ｒｒ５５１×Ｉａｄｊ）となる。Ｒｒ５５１は、抵抗Ｒ５５１の抵抗値である。

【0045】

この結果、端子５０３には、Ｖｏｕｔ－（Ｒｒ５５１×Ｉａｄｊ）の電圧を、抵抗Ｒ１１と抵抗Ｒ１２とで分圧した電圧が出力される。すなわち、端子５０３には、個別電流増幅信号と運転数信号Ｓｏｐ（最大値保持信号）との差分、および、出力電圧Ｖｏｕｔに応じた電圧が出力される。言い換えれば、個別電流帰還信号と、抵抗Ｒ５５１、抵抗Ｒ１１および抵抗Ｒ１２の抵抗値と出力電圧Ｖｏｕｔとに応じて決まる個別電圧帰還信号と、が合成され、合成帰還信号として、端子５０３に出力される。合成帰還信号は、ＰＷＭ制御ＩＣ４０にフィードバックされる。

【0046】

この構成によって、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４のそれぞれは、個別電流増幅信号と運転数信号Ｓｏｐ（最大値保持信号）との差分を小さくするように動作し、出力電流および出力電圧を所望値に安定させる。

【0047】

また、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４は、アナログ回路で構成されている。したがって、簡素な回路構成で、合成帰還信号はＰＷＭ制御ＩＣ４０に高速でフィードバックされる。

【0048】

運転数信号Ｓｏｐは、上述のように、ＭＰＵ２０に入力される。ＭＰＵ２０は、運転数信号Ｓｏｐを用いて、運転する電力変換部の個数を決定し、制御信号を生成する。

【0049】

図３は、第１の実施形態に係るＭＰＵ２０の機能ブロック図である。図３に示すように、ＭＰＵ２０は、ＡＤＣ２１、負荷電流算出部２２、運転制御信号生成部２３、および、記憶部２４を備える。

【0050】

記憶部２４には、運転数、運転状態、および、切り替え閾値が記憶されている。すなわち、ＭＰＵ２０は、運転数、運転状態、および、切り替え閾値を保持している。運転数ｎとは、現在運転中の電力変換部の個数である。運転状態とは、運転中の電力変換部に与えるクロック発振制御信号（発振信号）の位相、例えば、複数の電力変換部が運転中の場合に、複数の電力変換部のそれぞれに出力するクロック発振制御信号（発振信号）の位相、または、位相差を含む。切り替え閾値とは、運転数の切り替えの判定の基準となる負荷電流値Ｉｚである。

【0051】

ＡＤＣ２１は、アナログデジタル変換回路であり、アナログ信号からなる運転数信号Ｓｏｐを、デジタル信号に変換する。

【0052】

負荷電流算出部２２は、運転数信号Ｓｏｐから負荷電流値Ｉｚを算出する。具体的には、負荷電流算出部２２は、運転数ｎを記憶部２４から読み出す。負荷電流算出部２２は、運転数信号Ｓｏｐと運転数ｎとを乗算することで、負荷電流値Ｉｚを算出する。演算は、インダクタＬに流れる電流に応じた電圧への変換利得、および、運転数信号生成回路５１での電圧利得に基づく演算により可能となる。負荷電流算出部２２は、負荷電流値Ｉｚを、運転制御信号生成部２３に出力する。

【0053】

運転制御信号生成部２３は、切り替え閾値ＴＨを記憶部２４から読み出す。運転制御信号生成部２３は、負荷電流値Ｉｚと切り替え閾値ＴＨとを比較し、比較結果に応じて運転数ｎを決定する。

【0054】

具体的には、運転制御信号生成部２３は、次に示す原理に基づいて、運転数ｎを決定する。

【0055】

図４は、運転数の切り替えの概念を説明するための図である。図４は、複数の電力変換部を並列に接続した回路構成における出力電圧と出力電流との関係を示すグラフである。横軸は出力電流であり、縦軸は出力電圧である。

【0056】

並列接続された電力変換部の運転数ｎ、電力変換部の抵抗ｒ、入力電圧Ｖｉｎとして、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとは、次式の関係を有する。

【0057】

Ｖｏｕｔ＝Ｖｉｎ－（ｒ／ｎ）Ｉｏｕｔ －（式１）
入力電圧Ｖｉｎが一定である。この関係から、図４に示す点線で示した出力特性が得られる。各点線に示すように、運転数ｎが多くなるほど、出力電圧Ｖｏｕｔを低下させることなく、より大きな出力電流Ｉｏｕｔを得られる。すなわち、運転数ｎが多くなるほど、安定した所望の出力電圧Ｖｏｕｔに対して、低損失で、より大きな負荷電流を得られる。

【0058】

ここで、例えば、図４に示すように、入力電圧Ｖｉｎを１．８５［Ｖ］とし、出力電圧の最低値を１．８０［Ｖ］とする。

【0059】

運転制御信号生成部２３は、運転数ｎ毎の出力特性が１．８０［Ｖ］に達する時の出力電流（負荷電流）Ｉｏｕｔを切り替えの閾値とする。例えば、図４の例であれば、運転数ｎを１から２に切り替える時の切り替え閾値ＴＨ１２は、運転数ｎ＝１の出力特性において、出力電圧Ｖｏｕｔが１．８０［Ｖ］に達した出力電流Ｉｏｕｔによって設定される。同様に、運転数ｎを３から３に切り替える時の切り替え閾値ＴＨ２３は、運転数ｎ＝２の出力特性において、出力電圧Ｖｏｕｔが１．８０［Ｖ］に達した出力電流Ｉｏｕｔによって設定される。また、運転数ｎを３から４に切り替える時の切り替え閾値ＴＨ３４は、運転数ｎ＝３の出力特性において、出力電圧Ｖｏｕｔが１．８０［Ｖ］に達した出力電流Ｉｏｕｔによって設定される。

【0060】

運転制御信号生成部２３は、運転数ｎが「１」の時に、負荷電流値Ｉｚが切り替え閾値ＴＨ１２よりも大きければ、運転数ｎを「２」に切り替える。同様に、運転制御信号生成部２３は、運転数ｎが「２」の時に、負荷電流値Ｉｚが切り替え閾値ＴＨ２３よりも大きければ、運転数ｎを「３」に切り替える。また、同様に、運転制御信号生成部２３は、運転数ｎが「３」の時に、負荷電流値Ｉｚが切り替え閾値ＴＨ２３よりも大きければ、運転数ｎを「４」に切り替える。なお、例えば、負荷電流が急激に変動し、運転数ｎが「１」の時に、負荷電流値Ｉｚが切り替え閾値ＴＨ２３よりも大きくなれば、運転制御信号生成部２３は、運転数ｎを「１」から「３」に切り替えることも可能である。

【0061】

なお、運転数ｎを少なくしていく時の切り替え閾値、および、運転数ｎの切り替えの原理は、上述の運転数ｎを多くしていく時の原理と同じのものを用いることで実現が可能である。

【0062】

運転制御信号生成部２３は、運転数ｎを決定すると、運転数ｎに応じて、運転する電力変換部を設定する。この際、例えば、運転制御信号生成部２３は、記憶部２４から運転状態を読み出して参照し、運転する電力変換部を設定する。具体的な一例として、電力変換部３１の１台が運転中であり、他の電力変換部３２、電力変換部３３、および、電力変換部３４の３台が停止中（非運転中）の場合において、運転数ｎが「２」に変更されたとする。運転制御信号生成部２３は、運転状態から電力変換部３１が運転状態であることを読み出し、運転状態ではない電力変換部３２、電力変換部３３、および、電力変換部３４のいずれか１台を運転するように設定する。すなわち、現状、運転中の電力変換部３１を停止させることなく、継続的に運転させ、運転状態ではない電力変換部３２、電力変換部３３、および、電力変換部３４のいずれか１台の運転を開始する。

【0063】

運転制御信号生成部２３は、上述のクロック発振制御信号、および、イネーブル信号またはディスエーブル信号を含む制御信号を生成し、運転数ｎの切り替え後に運転する電力変換部のそれぞれに、制御信号を出力する。この際、運転制御信号生成部２３は、運転数ｎに応じて、各制御信号に含まれるクロック発振制御信号の位相差を決定する。

【0064】

このように、本実施形態の構成を用いることによって、電源装置１０は、負荷電流値Ｉｚ（出力電流Ｉｏｕｔ）を計測しながら、負荷電流値Ｉｚに応じて、運転数ｎを適正に変更できる。これにより、電源装置１０は、安定した出力電圧Ｖｏｕｔを維持しながら、所望の出力電流Ｉｏｕｔを出力できるように、自動的に制御することができる。

【0065】

さらに、電源装置１０は、個別の電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４において、帰還電圧信号および帰還電流信号を用いたＰＷＭ制御を行う。これにより、電源装置１０は、より精度が高く、安定した出力特性を得ることができる。

【0066】

また、電源装置１０は、デジタル信号処理を行うＭＰＵ２０を運転数ｎの切り替え処理に用いることによって、運転数ｎの切り替え処理を実行する回路を簡素な構成で実現できる。

【0067】

その一方で、電源装置１０は、帰還電流信号および帰還電圧信号を用いてＰＷＭ制御を行う回路を、アナログ回路で実現している。これにより、電源装置１０は、帰還電流信号および帰還電圧信号を、高速にフィードバックでき、負荷の状況に対してリアルタイム性が高く、精度の高いＰＷＭ制御が可能になる。

【0068】

すなわち、電源装置１０は、負荷の状況に応じた運転数ｎの切り替えと、負荷の状況に応じた安定した出力とを同時に実現する回路を、簡素な構成によって実現できる。

【0069】

なお、上述の説明では、ＭＰＵ２０を複数の機能ブロックに分けて処理を行う態様を示した。しかしながら、デジタル処理を行う演算装置を用いて図５に示す処理を行うことで、ＭＰＵ２０と同様の処理を行うことができる。

【0070】

図５は、運転数の切り替え処理を示すフローチャートである。なお、各処理の具体的な内容は上述しており、詳細な説明は省略する。また、図５は、運転数を多くする処理のフローチャートである。

【0071】

図５に示すように、演算装置は、運転数信号Ｓｏｐを取得する（Ｓ１１）。演算装置は、保持している運転数ｎを読み出す（Ｓ１２）。

【0072】

演算装置は、運転数信号Ｓｏｐと運転数ｎとを用いて、負荷電流値Ｉｚを算出する（Ｓ１３）。演算装置は、負荷電流値Ｉｚが切り替え閾値ＴＨよりも大きければ（Ｓ１４：ＹＥＳ）、運転数ｎを多くするように切り替える（Ｓ１５）。演算装置は、切り替え後の運転数ｎに応じて制御信号を変更する（Ｓ１６）。

【0073】

演算装置は、負荷電流値Ｉｚが切り替え閾値ＴＨ以下であれば（Ｓ１４：ＮＯ）、そのままの運転数ｎを継続し、制御信号もそのまま継続的に出力する。

【0074】

なお、運転数ｎを少なくする処理は、例えば、負荷電流値Ｉｚが切り替え閾値ＴＨよりも小さければ、運転数ｎを少なくするように切り替える等の処理によって実現が可能である。

【0075】

（第２実施形態）
本発明の第２の実施形態に係る電源装置について、図を参照して説明する。図６は、第２の実施形態に係る電源装置１０Ａの回路ブロック図である。

【0076】

図６に示すように、第２の実施形態に係る電源装置１０Ａは、第１の実施形態に係る電源装置１０に対して、ＭＰＵ２０Ａおよび帰還信号生成回路５０Ａの構成において異なる。電源装置１０Ａの他の構成は、電源装置１０と同様であり、同様の箇所の説明は省略する。

【0077】

電源装置１０Ａは、ＭＰＵ２０Ａ、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４を備える。電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４は、それぞれに、帰還信号生成回路５０Ａを備える。

【0078】

図７は、第２の実施形態に係る帰還信号生成回路５０Ａの回路図である。図７に示すように、帰還信号生成回路５０Ａは、第１の実施形態に係る帰還信号生成回路５０に対して、端子５０５を追加した点で異なる。帰還信号生成回路５０Ａの他の構成は、帰還信号生成回路５０と同様であり、同様の箇所の説明は省略する。

【0079】

端子５０５は、増幅器Ｕ５１の出力端子に接続している。これにより、端子５０５からは、個別電流増幅信号ＣＳＯが出力される。具体的に、電力変換部３１の帰還信号生成回路５０Ａの端子５０５からは、電力変換部３１の動作状態に応じた個別電流増幅信号ＣＳＯ１が出力される。電力変換部３２の帰還信号生成回路５０Ａの端子５０５からは、電力変換部３２の動作状態に応じた個別電流増幅信号ＣＳＯ２が出力される。電力変換部３３の帰還信号生成回路５０Ａの端子５０５からは、電力変換部３３の動作状態に応じた個別電流増幅信号ＣＳＯ３が出力される。電力変換部３４の帰還信号生成回路５０Ａの端子５０５からは、電力変換部３４の動作状態に応じた個別電流増幅信号ＣＳＯ４が出力される。

【0080】

電力変換部３１は、個別電流増幅信号ＣＳＯ１をＭＰＵ２０Ａに出力する。電力変換部３２は、個別電流増幅信号ＣＳＯ２をＭＰＵ２０Ａに出力する。電力変換部３３は、個別電流増幅信号ＣＳＯ３をＭＰＵ２０Ａに出力する。電力変換部３４は、個別電流増幅信号ＣＳＯ４をＭＰＵ２０Ａに出力する。

【0081】

図８は、第２の実施形態に係るＭＰＵ２０Ａの機能ブロック図である。図８に示すように、ＭＰＵ２０Ａは、第１の実施形態に係るＭＰＵ２０に対して、ＡＤＣ２６１、ＡＤＣ２６２、ＡＤＣ２６３、ＡＤＣ２６４、比較器２７１、比較器２７２、比較器２７３、比較器２７４、および、電流バランス判定部２８を備える。

【0082】

ＡＤＣ２６１、ＡＤＣ２６２、ＡＤＣ２６３、および、ＡＤＣ２６４は、アナログデジタル変換回路である。ＡＤＣ２６１は、アナログ信号の個別電流増幅信号ＣＳＯ１をデジタル信号に変換する。ＡＤＣ２６２は、アナログ信号の個別電流増幅信号ＣＳＯ２をデジタル信号に変換する。ＡＤＣ２６３は、アナログ信号の個別電流増幅信号ＣＳＯ３をデジタル信号に変換する。ＡＤＣ２６４は、アナログ信号の個別電流増幅信号ＣＳＯ４をデジタル信号に変換する。

【0083】

比較器２７１は、個別電流増幅信号ＣＳＯ１と運転数信号Ｓｏｐとを比較して、比較結果を出力する。比較器２７２は、個別電流増幅信号ＣＳＯ２と運転数信号Ｓｏｐとを比較して、比較結果を出力する。比較器２７３は、個別電流増幅信号ＣＳＯ３と運転数信号Ｓｏｐとを比較して、比較結果を出力する。比較器２７４は、個別電流増幅信号ＣＳＯ４と運転数信号Ｓｏｐとを比較して、比較結果を出力する。

【0084】

運転数信号Ｓｏｐは、上述のように、個別電流増幅信号の最大値を取る信号である。したがって、この処理によって、比較器２７１、比較器２７２、比較器２７３、および、比較器２７４は、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４の間での個別電流増幅信号のバラツキを得られる。

【0085】

電流バランス判定部２８は、比較器２７１、比較器２７２、比較器２７３、および、比較器２７４の比較結果から、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４の間での個別電流増幅信号のバランスを判定する。この際、電流バランス判定部２８は、記憶部２４から運転状態を読み出し、運転中の電力変換部に対する比較結果のみを用いて、バランスを判定する。

【0086】

電流バランス判定部２８は、例えば、比較器２７１の比較結果が、他の比較器２７２、比較器２７３、および、比較器２７４の比較結果と大きく異なっていれば、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４の間での個別電流増幅信号のバランスが崩れていると判定する。そして、電流バランス判定部２８は、例えば、電力変換部３１の動作が異常である可能性があると判定する。電流バランス判定部２８は、この判定結果に応じて、例えば、アラート信号を生成して出力する。

【0087】

この構成によって、電源装置１０Ａは、電源装置１０と同様の作用効果を得られるとともに、運転中の複数の電力変換部の動作状態を判定できる。

【0088】

（第３実施形態）
本発明の第３の実施形態に係る電源装置について、図を参照して説明する。図９は、第３の実施形態に係る電源装置１０Ｂの回路ブロック図である。

【0089】

図９に示すように、第３の実施形態に係る電源装置１０Ｂは、第１の実施形態に係る電源装置１０に対して、分圧回路６０を備える点で異なる。電源装置１０Ｂの他の構成は、電源装置１０と同様であり、同様の箇所の説明は省略する。

【0090】

分圧回路６０は、電力変換部３１の端子５０４、電力変換部３２の端子５０４、電力変換部３３の端子５０４、および、電力変換部３４の端子５０４の接続ラインとＭＰＵ２０との間に接続されている。

【0091】

分圧回路６０は、抵抗Ｒ６１と抵抗Ｒ６２とを備える。抵抗Ｒ６１と抵抗Ｒ６２とは、直列接続されており、この直列回路は、上記複数の端子５０４の接続ラインと基準電位との間に接続されている。抵抗Ｒ６１と抵抗Ｒ６２との接続点（分圧点）は、ＭＰＵ２０に接続している。

【0092】

分圧回路６０は、運転数信号Ｓｏｐを分圧して、分圧した運転数信号ＳｏｐをＭＰＵ２０に出力する。

【0093】

このような構成によって、ＭＰＵ２０への入力される時の運転数信号Ｓｏｐの電圧を低くできる。したがって、運転数信号Ｓｏｐの電圧が、ＭＰＵ２０の電源電圧を超えることを防止できる。これにより、上述のＭＰＵ２０の動作を確実に実現できる。

【0094】

なお、このような分圧回路６０は、第２の実施形態に係る電源装置１０Ａにおける、端子５０５に接続することもできる。これにより、個別電流増幅信号の電圧が、ＭＰＵ２０の電源電圧を超えることを防止できる。したがって、上述のＭＰＵ２０の動作を確実に実現できる。

【0095】

（第４実施形態）
本発明の第４の実施形態に係る電源装置について、図を参照して説明する。図１０は、第４の実施形態に係る電源装置の帰還信号生成回路５０Ｒの回路ブロック図である。

【0096】

図１０に示すように、第４の実施形態に係る電源装置の帰還信号生成回路５０Ｒは、第１の実施形態に係る電源装置１０の帰還信号生成回路５０に対して、ダイオードＤ５２に代えて抵抗Ｒ６０を用いる点で異なる。帰還信号生成回路５０Ｒの他の構成は、帰還信号生成回路５０と同様であり、同様の箇所の説明は省略する。

【0097】

帰還信号生成回路５０Ｒは、抵抗Ｒ６０を備える。抵抗Ｒ６０は、増幅器Ｕ５２の出力端子と反転入力端子との間に接続されている。この構成によって、増幅器Ｕ５２と抵抗Ｒ６０とを備える平均値算出回路が実現される。

【0098】

帰還信号生成回路５０Ｒは、この平均値信号を、運転数信号Ｓｏｐとして出力する。このように、運転数信号Ｓｏｐに平均値信号を用いても、上述の最大値信号と同様の処理を実現することが可能である。

【0099】

なお、上述の各実施形態の構成は、運転数信号Ｓｏｐのみを参照して、運転数の切り替え等を行う態様を示した。しかしながら、電源装置が接続し、電力を供給する負荷の装置から指令信号を受信して、当該指令信号も参照して、運転数の切り替え等を行うことも可能である。

【0100】

また、上述の各実施形態の構成は、適宜組合せが可能であり、それぞれの組合せに応じた作用効果を得ることができる。

【符号の説明】

【0101】

１０、１０Ａ、１０Ｂ：電源装置
２０、２０Ａ：ＭＰＵ
２１、２６１、２６２、２６３、２６４：ＡＤＣ
２２：負荷電流算出部
２３：運転制御信号生成部
２４：記憶部
２８：電流バランス判定部
３１、３２、３３、３４：電力変換部
４０：ＰＷＭ制御ＩＣ
５０、５０Ａ、５０Ｒ：帰還信号生成回路
５１：運転数信号生成回路
６０：分圧回路
２７１、２７２、２７３、２７４：比較器
５０１、５０２、５０３、５０４、５０５：端子
Ｃｉ１、Ｃｉ２、Ｃｉ３、Ｃｉ４：入力コンデンサ
ＣＬ：コンデンサ
Ｃｏ１：出力コンデンサ
Ｄ５２：ダイオード
Ｌ：インダクタ
Ｐｉｎ：入力端子
Ｐｏｕｔ：出力端子
Ｑ１、Ｑ２：スイッチング素子
Ｒ１１、Ｒ１２、Ｒ５１、Ｒ５２、Ｒ５３、Ｒ５４、Ｒ５５、Ｒ５６、Ｒ５７、Ｒ５８、Ｒ６０、Ｒ６１、Ｒ６２、Ｒ５５１、Ｒ５５２、ＲＬ：抵抗
Ｕ５１、Ｕ５２、Ｕ５３、Ｕ５４：増幅器
Ｔｒ５５：トランジスタ
Ｓｏｐ：運転数信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】