特許 7193226 レーストラック構成における複数のシリコン柱を含む高電圧縦型半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-12-12

(45)【発行日】2022-12-20

(54)【発明の名称】レーストラック構成における複数のシリコン柱を含む高電圧縦型半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20221213BHJP

   H01L 29/06 20060101ALI20221213BHJP

   H01L 21/76 20060101ALI20221213BHJP

   H01L 29/861 20060101ALI20221213BHJP

   H01L 29/868 20060101ALI20221213BHJP

【ＦＩ】

H01L29/78 652N

H01L29/06 301F

H01L29/06 301R

H01L29/06 301V

H01L29/78 652K

H01L29/78 652P

H01L29/78 652R

H01L29/78 652S

H01L29/78 653A

H01L29/78 657A

H01L29/91 C

H01L29/91 K

【請求項の数】 9

【外国語出願】

(21)【出願番号】P 2017159846

(22)【出願日】2017-08-23

(65)【公開番号】P2018037653

(43)【公開日】2018-03-08

【審査請求日】2020-08-21

(31)【優先権主張番号】62/381,447

(32)【優先日】2016-08-30

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】15/617,992

(32)【優先日】2017-06-08

(33)【優先権主張国・地域又は機関】US

【前置審査】

(73)【特許権者】

【識別番号】501315784

【氏名又は名称】パワー・インテグレーションズ・インコーポレーテッド

(74)【代理人】

【識別番号】100125818

【弁理士】

【氏名又は名称】立原 聡

(72)【発明者】

【氏名】アレクセイ アンクーディノフ

(72)【発明者】

【氏名】ソリン ジョージェスク

(72)【発明者】

【氏名】ヴィジェイ パルササラシィ

(72)【発明者】

【氏名】ケリー イー． マーカム

(72)【発明者】

【氏名】ジアンカン ブー

【審査官】恩田 和彦

(56)【参考文献】

【文献】特開２００６－２１６９２７（ＪＰ，Ａ）

【文献】特開２０１１－１３４９５１（ＪＰ，Ａ）

【文献】特表２００７－５３５８２２（ＪＰ，Ａ）

【文献】特開２００８－２０５４３９（ＪＰ，Ａ）

【文献】特開２００５－２８６０４２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２１／７６

Ｈ０１Ｌ ２９／８６１

(57)【特許請求の範囲】

【請求項1】

半導体装置であって、
前記半導体装置が、
第１の横方向に延びた半導体材料のダミー柱と、
前記ダミー柱を囲む前記半導体材料を含む複数の長尺のレーストラック柱と、
複数のスペーシング領域と、
を備え、
前記複数の長尺のレーストラック柱の各々が、閉ループレーストラック形状をもち、
前記複数の長尺のレーストラック柱の各々が、
ａ）第１の線形区域および第２の線形区域であって、前記第１の線形区域と前記第２の線形区域との各々が前記第１の横方向に延びた、前記第１の線形区域および前記第２の線形区域と、
ｂ）前記閉ループレーストラック形状を形成するための第１の丸みを帯びた区域および第２の丸みを帯びた区域であって、個々の前記長尺のレーストラック柱の各々における前記第１の丸みを帯びた区域と前記第２の丸みを帯びた区域とが個々のレーストラック柱内において実質的に同じ曲率半径をもち、異なる長尺レーストラック柱間で第１の丸みを帯びた区域および第２の丸みを帯びた区域の曲率半径が異なる、前記第１の丸みを帯びた区域および前記第２の丸みを帯びた区域と、
を含み、
前記複数の長尺のレーストラック柱が、
前記ダミー柱の近くに配置された第１のレーストラック柱と、
前記第１のレーストラック柱を囲む第２のレーストラック柱と、
を含み、
前記第１のレーストラック柱が、前記ダミー柱と前記第２のレーストラック柱との間に配置されており、
前記複数のスペーシング領域が、第１のスペーシング領域と第２のスペーシング領域とを含み、
前記第１のスペーシング領域が、前記ダミー柱を囲み、前記第１のレーストラック柱と前記ダミー柱との間に配置されており、
前記第２のスペーシング領域が、前記第１のレーストラック柱を囲み、前記第１のレーストラック柱と前記第２のレーストラック柱との間に配置された、
前記ダミー柱と前記第１のレーストラック柱との間の第１の距離が、一定であり、
前記第１の距離が、前記第１のスペーシング領域の第１の幅に等しく、
前記第１のレーストラック柱と前記第２のレーストラック柱との間の第２の距離が、一定であり、
前記第２の距離が、前記第２のスペーシング領域の第２の幅に等しく、
前記第１の幅が、前記第２の幅とは異なる、
半導体装置。

【請求項2】

前記第１のレーストラック柱の第１の内縁部と前記第２のレーストラック柱の第２の内縁部との間の距離が、複数の前記レーストラック柱のピッチに対応し、
前記第１のレーストラック柱の前記第１の丸みを帯びた区域が、前記ピッチを２で割って３倍したものに等しい最小曲率半径をもつ、
請求項１に記載の半導体装置。

【請求項3】

前記第１のレーストラック柱の前記最小曲率半径が、２１マイクロメートルである、
請求項２に記載の半導体装置。

【請求項4】

前記複数のスペーシング領域が、前記第２のレーストラック柱を囲む第３のスペーシング領域を含み、
前記第２のレーストラック柱が、前記第２のスペーシング領域と前記第３のスペーシング領域との間に配置された、
請求項１に記載の半導体装置。

【請求項5】

前記第１のスペーシング領域と前記第２のスペーシング領域と前記第３のスペーシング領域とが、誘電体材料を含み、
前記第１のスペーシング領域と前記第２のスペーシング領域とが、前記第１のレーストラック柱を電気的に絶縁するように配置されており、
前記第２のスペーシング領域と前記第３のスペーシング領域とが、前記第２のレーストラック柱を電気的に絶縁するように配置された、
請求項４に記載の半導体装置。

【請求項6】

前記半導体装置が、高電圧縦型トランジスタであり、
前記半導体装置が、
前記第２のレーストラック柱の第１の表面の近くで前記第２のレーストラック柱内に配置された第１の導電型のソース領域と、
前記第２のレーストラック柱内に配置された第２の導電型の本体領域と、
前記第２のレーストラック柱内に配置された前記第１の導電型のドレイン領域と、
前記第３のスペーシング領域内に配置されたゲート電極と、
を備え、
前記本体領域が、前記ソース領域と前記ドレイン領域との間に配置されており、
前記ゲート電極が、前記第２のレーストラック柱の近くで前記誘電体材料内に配置されており、
ゲート酸化物が、前記ゲート電極と前記本体領域との間に配置された、
請求項５に記載の半導体装置。

【請求項7】

前記半導体装置の絶縁破壊電圧が、前記第１のレーストラック柱の最小曲率半径により規定されるように、前記第１のレーストラック柱が、前記第２のレーストラック柱に電気的に結合された、
請求項６に記載の半導体装置。

【請求項8】

前記誘電体材料により囲まれた複数のフィールドプレートをさらに備え、
前記複数のフィールドプレートが、前記第３のスペーシング領域内に配置された第１のフィールドプレートを含み、
前記第１のフィールドプレートが、前記第２のレーストラック柱の近くで前記誘電体材料内に配置され、前記ゲート電極が、前記第１のフィールドプレートと前記本体領域との間に配置された、
請求項６に記載の半導体装置。

【請求項9】

複数の前記レーストラック柱が、第３のレーストラック柱と第４のレーストラック柱とを含み、
前記第３のレーストラック柱が、前記第２のレーストラック柱と前記第４のレーストラック柱との間に配置されており、
前記複数のスペーシング領域に含まれる第４のスペーシング領域が、前記第３のレーストラック柱を囲み、
前記第４のスペーシング領域が、前記第３のレーストラック柱と前記第４のレーストラック柱との間に配置された、
請求項１に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、２０１６年８月３０日に出願された米国仮特許出願第６２／３８１，４４７号の利益を主張する。

【0002】

本発明は、概して、半導体装置に関し、特に、限定するわけではないが、縦型半導体装置に関する。

【背景技術】

【0003】

モーター駆動装置、無停電電源、および、ソーラーインバーターなどの高電圧用途は、電力半導体装置を使用し得る、例えば、電力ダイオード、電力金属－酸化物－半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、バイポーラ接合トランジスタ（ＢＪＴ：ｂｉｐｏｌａｒ－ｊｕｎｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）、サイリスタなど、用途の特定の要求に応じて様々な電力半導体装置が利用可能である。

【0004】

電力半導体装置の性能の尺度は、動作電流および電圧、入力および出力インピーダンス、スイッチング速度、逆バイアス絶縁破壊電圧などを含み得る。使用される電力半導体装置の種類は、これらの性能の尺度に部分的に基づき得る。コストおよび装置面積などの別の因子も、使用される電力半導体装置の種類の決定に寄与し得る。

【0005】

以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態が説明され、異なる図の中の同様な参照符号は、別段の指定がない限り、同様な部分を示す。

【図面の簡単な説明】

【0006】

【図1】本発明の教示に従った、例示的な縦型高電圧電界効果トランジスタ（ＨＶＦＥＴ：ｈｉｇｈ－ｖｏｌｔａｇｅ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）の断面図である。

【図2A】本発明の教示に従った、例示的な半導体装置の上から見た図を示す。

【図2B】本発明の教示に従った、図２Ａに示す例示的な半導体装置の拡大された一部分を示す。

【図3】本発明の教示に従った、例示的な半導体装置の上から見た図を示す。

【図4A】本発明の教示に従った、例示的な半導体装置の上から見た図を示す。

【図4B】本発明の教示に従った、図４Ａに示す例示的な半導体装置の拡大された一部分を示す。

【発明を実施するための形態】

【0007】

図面中の複数の図にわたり、対応する参照符号が、対応する構成要素を示す。当業者は、図中の要素が簡潔かつ明確であるように描かれることと、必ずしも一定の縮尺で描かれないこととを理解すると考えられる。例えば、図中のいくつかの要素の寸法は、本発明の様々な実施形態をより理解しやすくするために、他の構成要素より誇張される場合があり得る。さらに、市販に適した実施形態において有用または必要な、一般的だがよく理解される要素は、多くの場合、本発明に係るこれらの様々な実施形態の図が見づらくなるのを防ぐために、描かれない。

【0008】

以下の説明では、本発明を十分に理解できるように、多くの特定の詳細事項を記載する。しかし、本発明を実施する際に特定の詳細事項を必ずしも使用する必要がないことが、当業者には明らかだと考えられる。他の例では、よく知られた材料または方法については、本発明が理解しにくくなるのを防ぐために、詳細には説明されない。

【0009】

本明細書中での、「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ ｅｘａｍｐｌｅ）」、または「一例（ａｎ ｅｘａｍｐｌｅ）」についての言及は、実施形態または例との関連で説明される特定の特徴、構造または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所で使用する「一実施形態において（ｉｎ ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態において（ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ ｅｘａｍｐｌｅ）」または「例（ａｎ ｅｘａｍｐｌｅ）」という語句は、必ずしもすべてが同じ実施形態または例に関するわけではない。さらに、特定の特徴、構造または特性は、１つまたは複数の実施形態または例において、任意の適切な組み合わせ、および／または部分的組み合わせで組み合わされ得る。特定の特徴、構造または特性は、説明される機能を提供する集積回路、電子回路、結合論理回路、または他の適切な構成要素に含まれ得る。加えて、本明細書と共に提供される図が当業者への説明を目的としていることと、図面が必ずしも一定の縮尺で描かれるわけではないこととが理解される。

【0010】

本明細書全体にわたって、いくつかの専門用語が使用される。これらの用語は、本明細書で特に規定されない限り、または、それらの使用される文脈がそうではないと明示的に示唆しない限り、それらが属する分野におけるそれらの通常の意味をもつ。本明細書を通して元素名と元素記号と（例えば、Ｓｉとシリコンと）が相互に置き換えて使用され得るが、両方が同じ意味をもつことが留意されなければならない。

【0011】

図１は、本発明の教示に従った、例示的な縦型高電圧電界効果トランジスタ（ＨＶＦＥＴ）１００の断面図である。ＨＶＦＥＴ１００は、基板１０２、レーストラック柱１０３（半導体材料を含む）、絶縁材料１２０、絶縁材料１３０、フィールドプレート１２２、フィールドプレート１３２、ゲート電極１２４、ゲート電極１３４、ゲート酸化物１１６、およびゲート酸化物１２６を含む。レーストラック柱１０３は、ソース領域１１２、ソース領域１１４、中央領域１１０、本体領域１０６、およびドレイン領域１０４を含む。

【0012】

ＨＶＦＥＴ１００は、装置が「オフ」状態にあるときに、印加される高電圧（例えば、数百ボルト）をサポートまたはブロックする縦型装置構造を利用する。レーストラック柱１０３は、基板１０２上または基板１０２内に配置された半導体材料のメサまたは柱であり得る。レーストラック柱１０３は、第１の導電型のソース領域１１２、第１の導電型のソース領域１１４、第２の導電型の中央領域１１０、第２の導電型の本体領域１０６、および、第１の導電型のドレイン領域１０４を含み得る。

【0013】

一例において、ドレイン領域１０４は、Ｎ＋ドープシリコン基板１０２上に形成されたＮ型ドープシリコンの拡張ドレインである。基板１０２は、高濃度にドープされて、完成した半導体装置１００における基板１０２の底部の近くに位置するドレイン電極（この例において、Ｎ－拡張ドレイン領域１０４）を通って流れる電流に対する抵抗を最小化し得る。本体領域１０６と中央領域１１０とは、Ｐ型ドープシリコンである。ソース領域１１２とソース領域１１４とは、Ｎ＋ドープシリコンである。ソース領域１１２とソース領域１１４とは、中央領域１１０により互いから横方向に分離される。ソース領域１１２、ソース領域１１４、および中央領域１１０は、レーストラック柱１０３の上面付近に形成される。図示されるように、本体領域１０６は、ドレイン領域１０４とソース領域１１２、ソース領域１１４、および中央領域１１０との間に配置され、ドレイン領域１０４とソース領域１１２、ソース領域１１４、および中央領域１１０とを縦方向に分離する。

【0014】

他の一例において、レーストラック柱１０３は、基板１０２からシリコンウエハの上面まで延びたエピタキシャル層であり得る。（ドレイン領域１０４を含む）レーストラック柱１０３の構成部分のドーピング濃度は、線形な勾配をもち得、実質的に一様な電界分布を示す拡張ドレイン領域を生成する。線形な勾配は、ドレイン領域１０４の上面の下方におけるいずれかの点、または、他の例において、レーストラック柱１０３において終了し得る。

【0015】

一例において、ドレイン領域１０４、本体領域１０６、ソース領域１１２、ソース領域１１４、および中央領域１１０は、集合的に、レーストラック柱１０３の断面を形成し、シリコン材料の柱またはメサ（本開示において両方の用語が同義語として使用される）を形成する。レーストラック柱１０３の両側１１８に縦溝が形成され得る。縦溝は、絶縁材料１２０と絶縁材料１３０とを形成する誘電体材料（例えば、酸化物）により充填され得る。レーストラック柱１０３の高さと幅とに加えて、隣接した縦溝の間隔が、半導体装置１００の絶縁破壊電圧要件により決定され得る。様々な例において、レーストラック柱１０３は、約３０マイクロメートルから１２０マイクロメートルの範囲内の縦方向高さ（厚さ）をもつ。他の一例において、ダイ上に約１マイクロメートル×１マイクロメートルで形成されたＨＶＦＥＴは、約６０マイクロメートルの縦方向厚さをもつレーストラック柱１０３を含み得る。さらなる例として、ダイ上において各側部に２～４ミリメートルで形成されたＨＶＦＥＴ構造は、約３０マイクロメートルの厚さのレーストラック柱構造物を含み得る。特定の例において、非常に高い絶縁破壊電圧（例えば、６００～８００Ｖ）を達成するために、レーストラック柱１０３の横幅は、確実に製造され得る程度に狭い（例えば、約０．４マイクロメートルから０．８マイクロメートルの幅）。

【0016】

他の一例において、（図１に示されるように）レーストラック柱１０３の横幅にわたってソース領域１１２とソース領域１１４との間に中央領域１１０を配置する代わりに、ソース領域１１２または本体領域が、レーストラック柱１０３の横方向長さにわたってレーストラック柱１０３の上部において交互に形成され得る。言い換えると、図１に示されるものなどの所与の断面は、どこで断面が形成されるかに応じて、レーストラック柱１０３の全横幅にわたって延びたＮ型ドープしたソース領域１１２とＰ型ドープした本体領域１０６とのいずれかを含む。このような例において、各ソース領域１１２は、両側において（レーストラック柱１０３の横方向長さに沿って）本体領域１０６に隣接する。同様に、各本体領域１０６は、両側において（レーストラック柱１０３の横方向長さに沿って）ソース領域１１２に隣接する。

【0017】

絶縁材料１２０と絶縁材料１３０とは、二酸化ケイ素、窒化ケイ素、または他の適切な誘電体材料を含み得る。絶縁材料１２０と絶縁材料１３０とは、熱成長および化学蒸着を含む様々なよく知られた方法を使用して形成され得る。フィールドプレート１２２およびフィールドプレート１３２は、それぞれ、絶縁材料１２０および絶縁材料１３０内に配置される。続いて、フィールドプレート１２２とフィールドプレート１３２とが、基板１０２とレーストラック柱１０３とから十分に絶縁される。フィールドプレート１２２とフィールドプレート１３２とは、高濃度にドープされた多結晶シリコン、金属（または、金属合金）、シリサイド、または他の適切な材料を含む伝導性材料により形成され得る。完成した半導体装置１００構造物において、フィールドプレート１２２とフィールドプレート１３２とは、通常、ＨＶＦＥＴ１００がオフ状態にあるとき（すなわち、ドレイン領域１０４が高電圧に高められたとき）、電荷に関してドレイン領域１０４を空乏化するために使用され得る容量性プレートとして機能する。一実施形態において、レーストラック柱１０３の側壁１１８からフィールドプレート１２２およびフィールドプレート１３２をそれぞれ分離する絶縁材料１２０および絶縁材料１３０の横方向厚さは、約４マイクロメートルである。

【0018】

ＨＶＦＥＴ１００の溝ゲート構造物は、ゲート電極１２４とゲート電極１３４とを含み、それぞれ、フィールドプレート１２２とフィールドプレート１３２との間で、レーストラック柱１０３の両側において、絶縁材料１２０および絶縁材料１３０内に配置される。ゲート酸化物１１６およびゲート酸化物１２６は、それぞれ、本体領域１０６に隣接したレーストラック柱１０３の側壁１１８からゲート電極１２４およびゲート電極１３４を分離し得る。ゲート酸化物１１６とゲート酸化物１２６とは、高品質の薄い（例えば、約５００オングストロームの厚さの）誘電体材料を含み得る。ゲート電極１２４とゲート電極１３４とは、多結晶シリコン、または任意の他の適切な材料を含み得る。一例において、ゲート電極１２４とゲート電極１３４とは、約１．５マイクロメートルの横幅と、約３．５マイクロメートルの深さとをもつ。

【0019】

一例において、ゲート電極１２４および／またはゲート電極１３４への適切な電圧の印加は、半導体材料を通して縦方向に、すなわち、（ソース領域１１２とソース領域１１４とに近い）本体領域１０６の上面と、（ドレイン領域１０４に近い）本体領域１０６の底面との間に電流が流れ得るように、本体領域１０６の縦側壁部１１８に沿って導電チャネルが形成されることをもたらす。

【0020】

図２Ａは、本発明の教示に従った、１つの例示的な半導体装置２００の上から見た図を示す。半導体装置２００は、ダミー柱２０４、（第１のレーストラック柱２１０、第２のレーストラック柱２１２、第３のレーストラック柱２１４、および第４のレーストラック柱２１６を含む）複数のレーストラック柱２０８、（第１のスペーシング領域２２０、第２のスペーシング領域２２２、第３のスペーシング領域２２４、第４のスペーシング領域２２６、および第５のスペーシング領域２２８を含む）複数のスペーシング領域２１８、および境界縁部２３０を含む。

【0021】

図示されるように、（半導体材料を含む）ダミー柱２０４は、第１の横方向に延びる。（半導体材料を含む）複数のレーストラック柱２０８は、ダミー柱２０４を囲む。第１のレーストラック柱２１０は、ダミー柱２０４の近くに配置され、ダミー柱２０４と第２のレーストラック柱２１２との間に配置され、第２のレーストラック柱２１２は、第１のレーストラック柱２１０とダミー柱２０４とを囲み、第３のレーストラック柱２１４は、第２のレーストラック柱２１２、第１のレーストラック柱２１０、およびダミー柱２０４を囲む、などとなっている。第２のレーストラック柱２１２は、第１のレーストラック柱２１０と第３のレーストラック柱２１４との間に配置される。第３のレーストラック柱２１４は、第２のレーストラック柱２１２と第４のレーストラック柱２１６との間に配置される。半導体装置２００では、４つのレーストラック柱（２１０、２１２、２１４、および２１６）のみが示されるが、任意の数のレーストラック柱が含まれ得ることが理解される。複数のレーストラック柱２０８における個々のレーストラック柱（２１０、２１２、２１４、および２１６）とダミー柱２０４とが、複数のスペーシング領域２１８に含まれるスペーシング領域により互いから分離される。第１のスペーシング領域２２０は、ダミー柱２０４を囲み、第１のレーストラック柱２１０とダミー柱２０４との間に配置され、第２のスペーシング領域２２２は、第１のレーストラック柱２１０を囲み、第１のレーストラック柱２１０と第２のレーストラック柱２１２との間に配置され、第３のスペーシング領域２２４は、第２のレーストラック柱２１２を囲み、第２のレーストラック柱２１２と第３のレーストラック柱２１４との間に配置され、第４のスペーシング領域２２６は、第３のレーストラック柱２１４を囲み、第３のレーストラック柱２１４と第４のレーストラック柱２１６との間に配置される、などとなっている。半導体装置２００は、半導体装置２００の外周を形成する境界縁部２３０を含み得る。

【0022】

一例において、ダミー柱２０４と第１のレーストラック柱２１０との間における第１の距離は、第１の距離が、第１のスペーシング領域２２０の第１の幅に等しくなるように一定である。第１のレーストラック柱２１０と第２のレーストラック柱２１２との間における第２の距離も、第２の距離が第２のスペーシング領域２２２の第２の幅に等しくなるように、一定であり得る。第１のスペーシング領域２２０の第１の幅は、第２のスペーシング領域２２２の第２の幅とは異なり得る。しかし、他の例において、第１の幅と第２の幅とは、同じであり得る。

【0023】

他の一例において、第１のスペーシング領域２２０、第２のスペーシング領域２２２、および第３のスペーシング領域２２４は、誘電体材料を含む。第１のスペーシング領域２２０と第２のスペーシング領域２２２とは、第１のレーストラック柱２１０を電気的に絶縁するように配置される。第２のスペーシング領域２２２と第３のスペーシング領域２２４とは、第２のレーストラック柱２１２を電気的に絶縁するように配置される。簡潔であるように、第１のスペーシング領域２２０、第２のスペーシング領域２２２、および第３のスペーシング領域２２４のみが説明される。しかし、複数のスペーシング領域２１８の各々が誘電体材料を含み得ることが理解される。２つの隣接したスペーシング領域がそれらの間に配置されたレーストラック柱を電気的に絶縁するように、２つの隣接したスペーシング領域はいずれも誘電体材料を含み得ることがさらに理解される。

【0024】

一例において、半導体装置２００は、図１に示されるＨＶＦＥＴ１００と同様の高電圧縦型トランジスタである。明確にするために、複数のレーストラック柱２０８および複数のスペーシング領域２１８内に配置された個々の構成要素は、図２Ａに示されない。いくつかの例において、複数のレーストラック柱２０８の各々が、第１の導電型のソース領域、第２の導電型の本体領域、第１の導電型のドレイン領域、第２の導電型の中央領域、および第１の導電型のドレイン領域を含み得る。さらに、本発明の教示に従って、複数のフィールドプレート、ゲート電極、およびゲート酸化物が、誘電体材料により囲まれ得、複数のスペーシング領域２１８の各々内に配置され得る。

【0025】

一例において、図１に示されるＨＶＦＥＴ１００は、第２のレーストラック柱２１２、第２のスペーシング領域２２２、および第３のスペーシング領域２２４の断面図を表し得る。第２のレーストラック柱２１２の上面は、ソース領域１１２とソース領域１１４との間に配置された中央領域１１０を含み得る。第２のレーストラック柱２１２は、ソース領域１１２／１１４とドレイン領域１０４との間に配置された本体領域１０６をさらに含み得る。中央領域１１０、ソース領域１１２、およびソース領域１１４は、第２のレーストラック柱２１２の第１の表面の近くに配置され得る。一例において、第２のレーストラック柱２１２の第１の表面は、基板１０２の反対側の上面である。絶縁材料１２０は、第２のスペーシング領域２２２内に配置された誘電体材料に対応し得る。同様に、絶縁材料１３０は、第３のスペーシング領域２２６内に配置された誘電体材料に対応し得る。ゲート電極１３４は、第２のレーストラック柱２１２の近くで絶縁材料１３０内において第３のスペーシング領域２２６の上面付近に配置され得る。ゲート酸化物１２６は、第２のレーストラック柱２１２の本体領域１０６とゲート電極１３４との間において第３のスペーシング領域２２４内に配置され得る。第１のフィールドプレート１３２は、第２のレーストラック柱２１２の近くで第３のスペーシング領域２２４の絶縁材料１３０内に配置され得る。ゲート電極１３４は、第１のフィールドプレート１３２と本体領域１０６との間に配置され得る。この例において、図１は、図２Ａに示す第２のレーストラック柱２１２、第２のスペーシング領域２２２、および第３のスペーシング領域２２６の構成部分を含む断面図を表す。しかし、図１は、複数のレーストラック柱２０８におけるレーストラック柱（２１０、２１２、２１４、２１６）の各々と、複数のスペーシング領域２１８における対応する隣接したスペーシング領域（２２０、２２２、２２４、２２６、２２８）との断面図を同様に表し得ることが理解される。さらに、個々の断面が示されるが、示される断面構造がダミー柱２０４の長さに直交する方向において繰り返されながら、半導体装置２００の構造物が半導体ダイにわたって広がり得ることが理解される。

【0026】

図２Ｂは、本発明の教示に従った、図２Ａに示される例示的な半導体装置２００の拡大された一部分２５０を示す。拡大された一部分２５０は、ダミー柱２０４、第１のレーストラック柱２１０、第２のレーストラック柱２１２、第３のレーストラック柱２１４、第４のレーストラック柱２１６、第１のスペーシング領域２２０、第２のスペーシング領域２２２、第３のスペーシング領域２２４、第４のスペーシング領域２２６、および第５のスペーシング領域２２８を含む。第１のレーストラック柱２１０は、第１の内縁部２０７、第１の外縁部２０９、第１の丸みを帯びた区域２７０、および第１の線形区域２７２を含む。第２のレーストラック柱２１２は、第２の内縁部２１１、第２の外縁部２１３、第１の丸みを帯びた区域２８０、および第１の線形区域２８２を含む。

【0027】

ダミー柱２０４は、横方向強度を提供することにより、半導体装置２００の屈曲を避けることに役立ち得る。ダミー柱２０４は、物理的な設計要求により規定される最小幅をもち得る。複数のレーストラック柱２０８は、ダミー柱２０４の面積を最小化することに役立ち得る。他の一例において、ダミー柱２０４は、複数のレーストラック柱２０８とは異なる組成物または材料を含み得る。ダミー柱２０４のために使用される材料は、複数のレーストラック柱２０８の側面にある絶縁材料により誘起される縦方向応力を緩和するために、シリコンの熱膨張係数に近い熱膨張係数をもたなければならないか、または、複数のスペーシング領域２１８内に配置された絶縁材料の熱膨張係数とは十分に異ならなければならない。

【0028】

図示されるように、複数のレーストラック柱２０８の各々が、第１の横方向に延びた第１の線形区域と第１の丸みを帯びた区域とを含み、レーストラック形状を形成する。例えば、第１のレーストラック柱２１０は、第１の線形区域２７２と第１の丸みを帯びた区域２７０とを含む。同様に、第２のレーストラック柱２１２は、第１の線形区域２８２と第１の丸みを帯びた区域２８２とを含む。第１の線形区域２７２と第１の線形区域２８２とは、第１の横方向に延びる。簡潔であるように、複数のレーストラック柱２０８における各レーストラック柱の第１の線形区域と第１の丸みを帯びた区域とが説明される。しかし、図２Ａに示されるように、各レーストラック柱のレーストラック形状は、閉ループを形成し、従って、各レーストラック柱（２１０、２１２、２１４、および２１６）は、第２の線形区域および第２の丸みを帯びた区域などの他のセグメントを含み得ることが理解される。

【0029】

図２Ｂを再度参照すると、複数のレーストラック柱２０８の各々の第１の丸みを帯びた区域は、曲率半径をもつ。レーストラック柱の第１の丸みを帯びた区域の曲率半径は、そのレーストラック柱の第１の丸みを帯びた区域に接する円の半径である。例えば、第１のレーストラック柱２１０の幅が、第１の内縁部２０７と第１の外縁部２０９とを形成する。内側曲率半径（Ｒ_{ＩＮＮＥＲ}）２６４は、第１の丸みを帯びた区域２７０の第１の内縁部２０７に接する円に基づく。同様に、外側曲率半径（Ｒ_{ＯＵＴＥＲ}）２６６は、第１の丸みを帯びた区域２７０の第１の外縁部２０９に接する円に基づく。Ｒ_{ＯＵＴＥＲ}２６６とＲ_{ＩＮＮＥＲ}２６４との平均は、平均曲率半径（Ｒ_ＭＥＡＮ）２６８である。幾何学的見地から、Ｒ_ＭＥＡＮ２６８は、第１のレーストラック柱２１０の第１の丸みを帯びた区域２７０の幅の中点に接する円の曲率半径に対応する。

【0030】

一例において、ダミー柱２０４は、第１の丸みを帯びた区域２６０をさらに含み得る。第１の丸みを帯びた区域２６０は、半円を形成し得、中心２６２をもつ第１の丸みを帯びた区域２６０に接する円により規定された曲率半径をもち得る。一例において、（第１のレーストラック柱２１０、第２のレーストラック柱２１２、第３のレーストラック柱２１４、および第４のレーストラック柱２１６を含む）複数のレーストラック柱の第１の丸みを帯びた区域は、中心２６２を共有する接する円により規定された曲率半径をもつ。

【0031】

第１のレーストラック柱２１０の第１の内縁部２０７と第２のレーストラック柱２１２の第２の内縁部２１１との間の距離２１５は、複数のレーストラック柱２０８のピッチに対応し得る。例えば、第１のレーストラック柱２１０のピッチは、約２１マイクロメートルであり得る。一例において、第１のレーストラック柱２１０の第１の丸みを帯びた区域２７０は、ピッチを２で割って３倍したものに等しい最小曲率半径をもつ。最小曲率半径は、第１の丸みを帯びた区域２７０の絶対最小値ではなく、第１のレーストラック柱２１０における第１の丸みを帯びた区域２７０の最小Ｒ_ＭＥＡＮ２６８であり得る。一例において、半導体装置２００の絶縁破壊電圧が第１のレーストラック柱２１０の最小半径により規定されるように、第１のレーストラック柱２１０は、第２のレーストラック柱２１２に電気的に結合される。他の例において、複数のレーストラック柱２０８が並列に電気的に結合されて、半導体装置２００の能力を担う全電流を増やし得る。一例において、第１のレーストラック柱２１０の曲率半径は、約７マイクロメートルであり、半導体装置２００は、約５５０Ｖの絶縁破壊電圧をもつ。他の一例において、複数のレーストラック柱２０８の丸みを帯びた区域の各々が、同一の曲率半径をもつ。レーストラック柱において実質的に同じ曲率半径をもつことは、絶縁破壊なだれ電流をより一様に分散することに役立ち得、半導体装置２００のより良好な信頼性を提供し得る。

【0032】

図３は、本発明の教示に従った、例示的な高電圧半導体装置システム３００の上から見た図を示す。高電圧システム３００は、（第１のスタジアム構造物３１０、第２のスタジアム構造物３２０、および第３のスタジアム構造物３３０を含む）、複数のスタジアム構造物を含む。複数のスタジアム構造物の各々（３１０、３２０、および３３０）は、上述の半導体装置２００と同一または類似の特徴を含む。

【0033】

示される例において、第１のスタジアム構造物３１０は、第２のスタジアム構造物３２０と平行である。さらに、第１のスタジアム構造物３１０と第２のスタジアム構造物３２０とは、第３のスタジアム構造物３３０に直交し得る。半導体材料のインターフェース柱３４０は、第１のスタジアム構造物３１０、第２のスタジアム構造物３２０、および第３のスタジアム構造物３３０の間に配置される。インターフェース柱３４０は、長尺レーストラック形トランジスタセグメント内に応力緩和をもたらし得る。２つ以上の区域への半導体装置システム３００のセグメント分けまたは分割は、ダイの長さにわたる機械的応力を緩和する。この応力は、複数のレーストラック柱の側面にある絶縁材料により誘起され、通常、複数のレーストラック柱の各々の丸みを帯びた区域に集中する。従って、半導体装置システム３００を２つ以上の区域にセグメント分けすることにより機械的応力を緩和することは、複数のレーストラック柱の望ましくないゆがみと、応力によりもたらされるシリコンへの損傷（例えば、転位）とを防ぐ。他の一例において、インターフェース柱３４０は、複数のレーストラック柱および／またはそれぞれのダミー柱とは異なる組成物または材料を含み得る。インターフェース柱３４０のために使用される材料は、複数のレーストラック柱の側面にある絶縁材料により誘起される縦方向応力を緩和するために、シリコンの熱膨張係数に近い熱膨張係数をもたなければないか、または、絶縁材料の熱膨張係数とは十分に異ならなければならない。

【0034】

一例において、第１のスタジアム構造物３１０の第１の面積は、境界縁部３１２により規定され得る。第２のスタジアム構造物３２０の第２の面積は、境界縁部３２２により規定され得る。スタジアム構造物３３０の第３の面積は、境界縁部３３２により規定され得る。第１のスタジアム構造物３１０の第１の面積は、第２のスタジアム構造物３２０の第２の面積と実質的に等しい値であり得、第３のスタジアム構造物３３０の第３の面積は、第１の面積および第２の面積と実質的に等しい値であり得る。

【0035】

他の一例において、複数のスタジアム構造物の各々（３１０、３２０、および３３０）は、独立した半導体装置を形成する。独立した半導体装置は、トランジスタまたはダイオードの少なくとも１つを含み得、例えば、ＩＧＢＴを含む。一例において、高電圧半導体装置システム３００内における複数のスタジアム構造物のうちの少なくとも１つが、約２１マイクロメートルの平均曲率半径をもち、６４０Ｖの絶縁破壊電圧をもつ。

【0036】

図４Ａは、本発明の教示に従った、例示的なシステム４００の上から見た図を示す。システム４００は、（第１のスタジアム構造物４１０、第２のスタジアム構造物４２０、第３のスタジアム構造物４３０、および第４のスタジアム構造物４４０を含む）複数のスタジアム構造物を含む。複数のスタジアム構造物の各々は、半導体材料のそれぞれのダミー柱を含む。例えば、第１のスタジアム構造物４１０はダミー柱４１２を含み、第２のスタジアム構造物４２０はダミー柱４２２を含み、第３のスタジアム構造物４３０はダミー柱４３２を含み、第４のスタジアム構造物４４０はダミー柱４４２を含む。複数のスタジアム構造物（４１０、４２０、４３０、および４４０）は、半導体材料のインターフェース柱４５０が複数のスタジアム構造物の各々（４１０、４２０、４３０、および４４０）の間に配置されるように、２×２の正方形マトリックスで構成され得る。

【0037】

システム４００は、図３に示す上述のシステム３００と同様である。例えば、システム３００およびシステム４００の複数のスタジアム構造物における各スタジアム構造物は、４か所で屈曲した回転対称なレーストラック形状をもつ。システム４００の複数のスタジアム構造物の各々は、半導体装置２００と同一または類似の特徴を含み得る。上述の半導体装置に対するシステム４００の１つの違いは、複数のレーストラック柱の構成および形状である。例えば、システム４００のレーストラック形状は、正方形に類似した形状を形成する、半導体装置２００のレーストラック形状は、長方形に類似した形状を形成する。さらに、レーストラック形状は、長方形または正方形に限定されないことが理解される。例えば、実質的に六角形のレーストラック形状が使用され得る。さらに、六角形のレーストラック柱は、６か所で屈曲した回転対称であり得る。

【0038】

示される例において、スタジアム構造物の各々（４１０、４２０、４３０、４４０）内における複数のレーストラック柱の各々が、第１の線形区域、第２の線形区域、第３の線形区域、および第４の線形区域を含む。第１の線形区域と第２の線形区域とは、第１の横方向に延び、第３の線形区域と第４の線形区域とは、第２の横方向に延びる。第１の横方向は、第２の横方向に直交する。図示されるように、複数のレーストラック柱の各々が、第１の丸みを帯びた区域、第２の丸みを帯びた区域、第３の丸みを帯びた区域、および第４の丸みを帯びた区域をさらに含む。

【0039】

図４Ｂは、本発明の教示に従った、第１のスタジアム構造物４１０と、図４Ａに示す例示的な半導体装置の第１のスタジアム構造物４１０の拡大された一部分４５０を示す。第１のスタジアム構造物４１０は、ダミー柱４１２と、複数のレーストラック柱（４７０、４７２、４７４、４７６、および４７８）とを含む一例において、第１のレーストラック柱４７０の第１の丸みを帯びた区域、第２の丸みを帯びた区域、第３の丸みを帯びた区域、および第４の丸みを帯びた区域は、同一のそれぞれの曲率半径をもつ。第１のスタジアム構造物４１０のセグメント４５０は、前述の半導体装置２００と同様の構造物を示す。例えば、第５のレーストラック柱４７８の丸みを帯びた区域は、内側曲率半径（Ｒ_{ＩＮＮＥＲ}）４６４、外側曲率半径（Ｒ_{ＯＵＴＥＲ}）４６６、および平均曲率半径（Ｒ_ＭＥＡＮ）４６８をもち、これらすべてが、共通の中心４６２を共有する接する円を形成する。第１のスタジアム構造物４１０の面積は、境界縁部４４４により規定され得る。（第２のスタジアム構造物４２０、第３のスタジアム構造物４３０、および第４のスタジアム構造物４４０を含む）スタジアム構造物は、境界縁部により規定された面積をさらに含み得る。第１のスタジアム構造物４１０、第２のスタジアム構造物４２０、第３のスタジアム構造物４３０、および第４のスタジアム構造物４４０の面積は、同じであり得るか、または、実質的に同様である。

【0040】

本発明に関して示される例についての上述の説明は、要約で説明される事項を含め、網羅的であることも、開示される形態そのものへの限定であることも意図されない。本発明の特定の実施形態および例が、本明細書において例示を目的として説明されるが、本発明のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、具体的で例示的な電圧、電流、周波数、出力範囲値、時間などが説明のために提示されることと、本発明の教示に従った他の実施形態および例において他の値も使用し得ることとが理解される。
［付記項１］
第１の横方向に延びた半導体材料のダミー柱と、
前記ダミー柱を囲む前記半導体材料を含む複数のレーストラック柱であって、
前記複数のレーストラック柱の各々が、前記第１の横方向に延びた第１の線形区域と第１の丸みを帯びた区域とを含み、レーストラック形状を形成し、
前記複数のレーストラック柱が、
前記ダミー柱の近くに配置された第１のレーストラック柱と、
前記第１のレーストラック柱を囲む第２のレーストラック柱であって、
前記第１のレーストラック柱が、前記ダミー柱と前記第２のレーストラック柱との間に配置された、
前記第２のレーストラック柱と、
を含む、
前記複数のレーストラック柱と、
第１のスペーシング領域と第２のスペーシング領域とを含む複数のスペーシング領域であって、
前記第１のスペーシング領域が、前記ダミー柱を囲み、前記第１のレーストラック柱と前記ダミー柱との間に配置され、
前記第２のスペーシング領域が、前記第１のレーストラック柱を囲み、前記第１のレーストラック柱と前記第２のレーストラック柱との間に配置された、
前記複数のスペーシング領域と、
を備える、半導体装置。
［付記項２］
前記第１のレーストラック柱の第１の内縁部と前記第２のレーストラック柱の第２の内縁部との間の距離が、前記複数のレーストラック柱のピッチに対応し、
前記第１のレーストラック柱の前記第１の丸みを帯びた区域が、前記ピッチを２で割って３倍したものに等しい最小曲率半径をもつ、
付記項１に記載の半導体装置。
［付記項３］
前記第１のレーストラック柱の前記最小曲率半径が、２１マイクロメートルである、
付記項２に記載の半導体装置。
［付記項４］
前記ダミー柱と前記第１のレーストラック柱との間の第１の距離が、一定であり、
前記第１の距離が、前記第１のスペーシング領域の第１の幅に等しい、
付記項１に記載の半導体装置。
［付記項５］
前記第１のレーストラック柱と前記第２のレーストラック柱との間の第２の距離が、一定であり、
前記第２の距離が、前記第２のスペーシング領域の第２の幅に等しく、
前記第１の幅が、前記第２の幅とは異なる、
付記項４に記載の半導体装置。
［付記項６］
前記複数のスペーシング領域が、前記第２のレーストラック柱を囲む第３のスペーシング領域を含み、
前記第２のレーストラック柱が、前記第２のスペーシング領域と前記第３のスペーシング領域との間に配置された、
付記項１に記載の半導体装置。
［付記項７］
前記第１のスペーシング領域と前記第２のスペーシング領域と前記第３のスペーシング領域とが、誘電体材料を含み、
前記第１のスペーシング領域と前記第２のスペーシング領域とが、前記第１のレーストラック柱を電気的に絶縁するように配置され、
前記第２のスペーシング領域と前記第３のスペーシング領域とが、前記第２のレーストラック柱を電気的に絶縁するように配置された、
付記項６に記載の半導体装置。
［付記項８］
前記半導体装置が、高電圧縦型トランジスタであり、
前記第２のレーストラック柱の第１の表面の近くで前記第２のレーストラック柱内に配置された第１の導電型のソース領域と、
前記第２のレーストラック柱内に配置された第２の導電型の本体領域と、
前記第２のレーストラック柱内に配置された前記第１の導電型のドレイン領域であって、
前記本体領域が、前記ソース領域と前記ドレイン領域との間に配置された、
前記ドレイン領域と、
前記第３のスペーシング領域内に配置されたゲート電極であって、
前記ゲート電極が、前記第２のレーストラック柱の近くで前記誘電体材料内に配置され、
ゲート酸化物が、前記ゲート電極と前記本体領域との間に配置された、
前記ゲート電極と、
を含む、
付記項７に記載の半導体装置。
［付記項９］
前記半導体装置の絶縁破壊電圧が、前記第１のレーストラック柱の最小曲率半径により規定されるように、前記第１のレーストラック柱が、前記第２のレーストラック柱に電気的に結合された、
付記項８に記載の半導体装置。
［付記項１０］
前記誘電体材料により囲まれた複数のフィールドプレートをさらに備え、
前記複数のフィールドプレートが、前記第３のスペーシング領域内に配置された第１のフィールドプレートを含み、
前記第１のフィールドプレートが、前記第２のレーストラック柱の近くで前記誘電体材料内に配置され、前記ゲート電極が、前記第１のフィールドプレートと前記本体領域との間に配置された、
付記項８に記載の半導体装置。
［付記項１１］
前記レーストラック形状が、４か所で屈曲した回転対称である、
付記項１に記載の半導体装置。
［付記項１２］
前記複数のレーストラック柱の各々が、第２の線形区域と第３の線形区域と第４の線形区域とをさらに含み、
前記第１の線形区域と前記第２の線形区域とが、前記第１の横方向に延び、
前記第３の線形区域と前記第４の線形区域とが、第２の横方向に延び、
前記第１の横方向が、前記第２の横方向に直交する、
付記項１０に記載の半導体装置。
［付記項１３］
前記複数のレーストラック柱の各々が、第２の丸みを帯びた区域と第３の丸みを帯びた区域と第４の丸みを帯びた区域とをさらに含み、
前記第１のレーストラック柱の前記第１の丸みを帯びた区域と前記第２の丸みを帯びた区域と前記第３の丸みを帯びた区域と前記第４の丸みを帯びた区域とが、同一のそれぞれの曲率半径をもつ、
付記項１１に記載の半導体装置。
［付記項１４］
前記複数のレーストラック柱が、第３のレーストラック柱と第４のレーストラック柱とを含み、
前記第３のレーストラック柱が、前記第２のレーストラック柱と前記第４のレーストラック柱との間に配置され、
前記複数のスペーシング領域に含まれる第４のスペーシング領域が、前記第３のレーストラック柱を囲み、
前記第４のスペーシング領域が、前記第３のレーストラック柱と前記第４のレーストラック柱との間に配置された、
付記項１に記載の半導体装置。
［付記項１５］
複数のスタジアム構造物を備え、
前記複数のスタジアム構造物における各スタジアム構造物が、
第１の横方向に延びた半導体材料のダミー柱と、
前記ダミー柱を囲む前記半導体材料を含む複数のレーストラック柱であって、
前記複数のレーストラック柱の各々が、
前記第１の横方向に延びた前記第１の線形区域と、
第１の丸みを帯びた区域と、
を含み、
レーストラック形状を形成し、
前記複数のレーストラック柱が、
前記ダミー柱の近くに配置された第１のレーストラック柱と、
前記第１のレーストラック柱を囲む第２のレーストラック柱であって、
前記第１のレーストラック柱が、前記ダミー柱と前記第２のレーストラック柱との間に配置された、
前記第２のレーストラック柱と、
を含む、
前記複数のレーストラック柱と、
第１のスペーシング領域と第２のスペーシング領域とを含む複数のスペーシング領域であって、
前記第１のスペーシング領域が、前記ダミー柱を囲み、前記第１のレーストラック柱と前記ダミー柱との間に配置され、
前記第２のスペーシング領域が、前記第１のレーストラック柱を囲み、前記第１のレーストラック柱と前記第２のレーストラック柱との間に配置された、
前記複数のスペーシング領域と、
を含む、
高電圧システム。
［付記項１６］
前記複数のスタジアム構造物が、第１のスタジアム構造物と第２のスタジアム構造物と第３のスタジアム構造物とを含み、
前記第１のスタジアム構造物が、前記第２のスタジアム構造物と平行であり、
前記第３のスタジアム構造物が、前記第１のスタジアム構造物に直交する、
付記項１５に記載の高電圧システム。
［付記項１７］
前記複数のスタジアム構造物が、第１のスタジアム構造物と第２のスタジアム構造物と第３のスタジアム構造物とを含み、
前記半導体材料のインターフェース柱が、前記第１のスタジアム構造物と前記第２のスタジアム構造物と前記第３のスタジアム構造物との間に配置された、
付記項１５に記載の高電圧システム。
［付記項１８］
前記複数のスタジアム構造物が、第１のスタジアム構造物と第２のスタジアム構造物と第３のスタジアム構造物とを含み、
前記第１のスタジアム構造物の第１の面積が、前記第２のスタジアム構造物の第２の面積に実質的に等しく、
前記第３のスタジアム構造物の第３の面積が、前記第１の面積と前記第２の面積とに実質的に等しい、
付記項１５に記載の高電圧システム。
［付記項１９］
前記複数のスタジアム構造物の各々が、独立した半導体装置を形成し、
前記独立した半導体装置が、トランジスタまたはダイオードのうちの少なくとも１つを含む、
付記項１５に記載の高電圧システム。
［付記項２０］
前記複数のスタジアム構造物が、第１のスタジアム構造物を含み、
前記第１のスタジアム構造物内における前記第１のレーストラック柱の第１の内縁部と、前記第１のスタジアム構造物内における前記第２のレーストラック柱の第２の内縁部と、の間の距離が、前記第１のスタジアム構造物の前記複数のレーストラック柱のピッチに対応し、
前記第１のスタジアム構造物内における前記第１のレーストラック柱の前記第１の丸みを帯びた区域が、前記ピッチを２で割って３倍したものに等しい最小曲率半径をもつ、
付記項１５に記載の高電圧システム。
［付記項２１］
前記複数のスタジアム構造物の各々に含まれる前記複数のレーストラック柱の各々が、
前記複数のレーストラック柱の各々内に配置された第１の導電型のソース領域と、
前記複数のレーストラック柱の各々内に配置された第２の導電型の本体領域と、
前記複数のレーストラック柱の各々内に配置された前記第１の導電型のドレイン領域であって、
前記本体領域が、前記ソース領域と前記ドレイン領域との間に配置された、
前記ドレイン領域と、
前記複数のスペーシング領域の各々内に配置された誘電体材料により囲まれたゲート電極と、
を含む、
付記項１５に記載の高電圧システム。

【図1】

【図2A】

【図2B】

【図3】

【図4A】

【図4B】