IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ FDK株式会社の特許一覧

<>
  • 特許-モジュール及びプリント基板 図1
  • 特許-モジュール及びプリント基板 図2
  • 特許-モジュール及びプリント基板 図3
  • 特許-モジュール及びプリント基板 図4
  • 特許-モジュール及びプリント基板 図5
  • 特許-モジュール及びプリント基板 図6
  • 特許-モジュール及びプリント基板 図7
  • 特許-モジュール及びプリント基板 図8
  • 特許-モジュール及びプリント基板 図9
  • 特許-モジュール及びプリント基板 図10
  • 特許-モジュール及びプリント基板 図11
  • 特許-モジュール及びプリント基板 図12
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-12-14
(45)【発行日】2022-12-22
(54)【発明の名称】モジュール及びプリント基板
(51)【国際特許分類】
   H05K 3/34 20060101AFI20221215BHJP
   H05K 1/02 20060101ALI20221215BHJP
   H01L 23/36 20060101ALI20221215BHJP
   H01L 25/07 20060101ALI20221215BHJP
   H01L 25/18 20060101ALI20221215BHJP
【FI】
H05K3/34 501E
H05K1/02 C
H05K1/02 Q
H05K1/02 F
H01L23/36 Z
H01L25/04 C
H01L23/36 C
【請求項の数】 4
(21)【出願番号】P 2018176557
(22)【出願日】2018-09-20
(65)【公開番号】P2020047867
(43)【公開日】2020-03-26
【審査請求日】2021-07-28
(73)【特許権者】
【識別番号】000237721
【氏名又は名称】FDK株式会社
(74)【代理人】
【識別番号】110002664
【氏名又は名称】弁理士法人相原国際知財事務所
(72)【発明者】
【氏名】大井川 昇
(72)【発明者】
【氏名】東海林 悟
(72)【発明者】
【氏名】大河原 一彦
【審査官】柴垣 宙央
(56)【参考文献】
【文献】特開2006-100483(JP,A)
【文献】国際公開第2017/094670(WO,A1)
【文献】特開平07-106721(JP,A)
【文献】特開2006-303392(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H05K 3/34
H05K 1/02
H01L 23/36
H01L 25/07
(57)【特許請求の範囲】
【請求項1】
半導体素子が実装された第1の領域と、前記第1の領域に隣接する第2の領域と、を有する第1の実装面と、
前記第1の実装面と反対側に位置する第2の実装面と、
前記第2の領域に配置され、前記第1の実装面から前記第2の実装面まで達する複数の貫通孔と、
前記第1の実装面において、前記第1の領域から前記第2の領域に渡って連続して延在するランドと、
前記複数の貫通孔のそれぞれの内壁面を覆い、前記ランドと接続された導電膜と、
前記複数の貫通孔の内部を充填する半田と、を備え、
前記半導体素子は、前記第1の領域で前記ランドと電気的に接続されており、
前記半田は、前記第2の実装面から外方に突出する部分を有し、当該突出する部分と接して前記第2の実装面を覆う放熱器を更に備えており、
前記第2の実装面に配置され、開口を有するソルダーレジストを更に備え、
前記ソルダーレジストの開口の領域内に、前記半田の前記突出する部分が位置しており、
前記ソルダーレジストの開口の領域内において、前記半田の前記突出する部分が複数あり、互いに隣接する前記突出する部分同士がつながっている、モジュール。
【請求項2】
前記第2の領域で、前記複数の貫通孔の内部を充填する前記半田と接し、前記第1の実装面を覆う放熱器を更に備える、請求項1に記載のモジュール。
【請求項3】
前記半導体素子はサーマルパッドを更に備え、当該サーマルパッドと前記第1の領域の前記ランドとが接続されている、請求項1または2に記載のモジュール。
【請求項4】
第1の領域と、前記第1の領域に隣接する第2の領域と、を有する第1の実装面と、
前記第1の実装面と反対側に位置する第2の実装面と、
前記第2の領域に配置され、前記第1の実装面から前記第2の実装面まで達する複数の貫通孔と、
前記第1の領域の一部を覆い、前記第1の領域から前記第2の領域に渡って連続して延在するランドと、
前記複数の貫通孔のそれぞれの内壁面を覆い、前記ランドと接続された導電膜と、
前記複数の貫通孔の各々の内部を、前記第1の実装面から前記第2の実装面に渡って充填する半田と、を備え、
前記半田は、前記第2の実装面から外方に突出する部分を有し、当該突出する部分と接して前記第2の実装面を覆う放熱器を更に備えており、
前記第2の実装面に配置され、開口を有するソルダーレジストを更に備え、
前記ソルダーレジストの開口の領域内に、前記半田の前記突出する部分が位置しており、
前記ソルダーレジストの開口の領域内において、前記半田の前記突出する部分が複数あり、互いに隣接する前記突出する部分同士がつながっている、プリント基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、サーマルスルーホールを有するプリント基板を含むモジュール及びこれに用いるプリント基板に関する。
【背景技術】
【0002】
近年、車載用電子機器において、モジュールを構成する電子部品のプリント基板への実装の高密度化が進展している。この中で、車両の動作を制御する、例えば、ポンプやモータなどの電装品を駆動するためには大きな電力が必要となる。これらの、大電力駆動用の電子部品として、例えば、数十ボルトの動作電圧において数十アンペアの電流駆動を有するパワートランジスタ等の半導体素子が使用されている。
【0003】
このような、大電力を供給する半導体素子においても、パッケージに小型化及び実装の高密度化への要求があり、それらに対応するために、PQFN、D2PAK、及びDPAK等の表面実装向けのパッケージで、より小型化されて供給されている。そして、それらの小型パッケージに封入された半導体素子は、両面実装のプリント基板上に搭載され、車両制御用のモジュールを構成している。
【先行技術文献】
【特許文献】
【0004】
【文献】特開2012-227349号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところが、半導体素子を小型パッケージに封入しても、大電力を供給する半導体素子はその動作時に、供給する電力量に応じて発熱量が大きくなるため、パッケージサイズに応じて単純に実装密度を高くすると、半導体素子が許容される動作温度範囲を超えるまで過熱して動作不良を生じる。従って、このような半導体素子の実装の高密度化を推進するにあたっては、加熱を回避できるような放熱経路を確保するモジュール設計が必須となる。従来のこの種の放熱技術としては、例えば、特許文献1に記載された技術がある。
【0006】
しかしながら、特許文献1に記載の技術は、放熱経路を半導体素子の搭載領域の直下に形成するため、半導体素子を封入するパッケージの小型化に伴い、放熱経路を形成するための面積が縮小し、加熱を抑制するための十分な放熱を達成することが難しくなる傾向がある。
【0007】
本発明は、このような状況を鑑みてなされたものであり、その目的とするところは、小型のパッケージに封入された、大電力を供給する半導体素子を搭載したモジュールにおいて、半導体素子からの発熱を放熱する経路を十分に確保し、且つ、両面実装基板に小型パッケージの半導体素子を高密度に実装したモジュール及びこれに用いるプリント基板を提供することにある。
【課題を解決するための手段】
【0008】
本発明の第1の態様のモジュールは、半導体素子が実装された第1の領域と、第1の領域に隣接する第2の領域と、を有する第1の実装面と、第1の実装面と反対側に位置する第2の実装面と、第2の領域に配置され、第1の実装面から第2の実装面まで達する複数の貫通孔と、第1の実装面において、第1の領域から第2の領域に渡って連続して延在するランドと、複数の貫通孔のそれぞれの内壁面を覆い、ランドと接続された導電膜と、複数の貫通孔の内部を充填する半田と、を備え、半導体素子は、第1の領域でランドと電気的に接続されている。
【0009】
本発明の第2の態様によれば、上記第1の態様において、半田は、第2の実装面から外方に突出する部分を有し、当該突出する部分と接して第2の実装面を覆う放熱器を更に備える。
【0010】
本発明の第3の態様によれば、上記第2の態様において、第2の実装面に配置され、開口を有するソルダーレジストを更に備え、ソルダーレジストの開口の領域内に、半田の突出する部分が位置する。
【0011】
本発明の第4の態様によれば、上記第3の態様において、ソルダーレジストの開口の領域内において、半田の突出する部分が複数あり、互いに隣接する突出する部分同士がつながっている。
【0012】
本発明の第5の態様によれば、上記第1の態様において、第2の領域で、複数の貫通孔の内部を充填する半田と接し、第1の実装面を覆う放熱器を更に備える。
【0013】
本発明の第6の態様によれば、上記第1乃至第5の態様のいずれか一つの態様において、半導体素子はサーマルパッドを更に備え、当該サーマルパッドと第1の領域のランドとが接続されている。
【0014】
本発明の第7の態様のプリント基板は、第1の領域と、第1の領域に隣接する第2の領域と、を有する第1の実装面と、第1の実装面と反対側に位置する第2の実装面と、第2の領域に配置され、第1の実装面から第2の実装面まで達する複数の貫通孔と、第1の領域の一部を覆い、第1の領域から第2の領域に渡って連続して延在するランドと、複数の貫通孔のそれぞれの内壁面を覆い、ランドと接続された導電膜と、複数の貫通孔の各々の内部を、第1の実装面から第2の実装面に渡って充填する半田と、を備える。
【発明の効果】
【0015】
本発明のモジュールによれば、プリント基板の第1の実装面に配置されたランド上の一部分に発熱体である半導体素子を表面実装し、その半導体素子と隣接するランドの他の部分に、プリント基板を貫通する複数の貫通孔を設け、その貫通孔を半田で充填することによって、半導体素子からの発熱を、ランドから貫通孔に充填された半田を経由して、裏面へ効率よく放出することが可能となる。
【0016】
このことにより、大電力を供給する半導体素子を搭載したモジュールにおいて、半導体素子からの発熱を放熱する経路を十分に確保し、且つ、両面実装基板に小型パッケージの半導体素子を高密度に実装したモジュールを提供することにある。
【図面の簡単な説明】
【0017】
図1】発熱体である半導体素子の斜視図である。
図2】(A)は本発明の第1の実施形態の平面図であり、(B)は平面図(A)の線分A-A´の断面図である。
図3】(A)は本発明の第1の実施形態の平面図であり、(B)は平面図(A)の線分A-A´の断面図である。
図4】(A)は本発明の第1の実施形態の平面図であり、(B)は平面図(A)の線分A-A´の断面図である。
図5】(A)は本発明の第1の実施形態の変形例の平面図であり、(B)は平面図(A)の線分A-A´の断面図である。
図6】(A)は本発明の第1の実施形態の変形例の平面図であり、(B)は平面図(A)の線分A-A´の断面図である。
図7】(A)は本発明の第1の実施形態の変形例の平面図であり、(B)は平面図(A)の線分A-A´の断面図である。
図8】(A)は本発明の第2の実施形態の平面図であり、(B)は平面図(A)の線分A-A´の断面図である。
図9】(A)は本発明の第2の実施形態の平面図であり、(B)は平面図(A)の線分A-A´の断面図である。
図10】(A)は本発明の第2の実施形態の平面図であり、(B)は平面図(A)の線分A-A´の断面図である。
図11】(A)は本発明の第2の実施形態の平面図であり、(B)は平面図(A)の線分A-A´の断面図である。
図12】(A)は本発明の第2の実施形態の平面図であり、(B)は平面図(A)の線分A-A´の断面図である。
【発明を実施するための形態】
【0018】
以下、図面に基づき本発明の一実施形態について説明する。
【0019】
図1は、PQFNパッケージ(Power Quad Flat No-Lead Package)に封入された大電力を供給する半導体素子1の斜視図である。パッケージ2の一表面には、8つの端子4a~4hが配置され、この一表面には、更に放熱用のサーマルパッド3を備えている。サーマルパッド3は、4つの端子4a~4dと、それらを短絡するように接続されている。8つの端子4a~4h及びサーマルパッド3のそれぞれは、プリント基板へ表面実装可能なように概ね同一平面上に位置する平坦面を有している。
【0020】
図2図4に、本発明のモジュールの第1の実施形態に関する製造工程ごとの平面図及び断面図を示す。モジュール10を構成する基板11は、第1の実装面12と、その反対側に位置する第2の実装面13と、を有する。第1の実装面12は、第1の領域15と、第1の領域15と隣接してその周囲を囲む第2に領域に大別される。この第1の領域15には、半導体素子等の部品が配置実装され、そのときに、部品により覆い隠される領域である。
【0021】
ここで、基板11は、第1の実装面12及び第2の実装面13の両面に、電子部品を表面実装が可能なプリント基板であり、第1の実装面12及び第2の実装面13のそれぞれにランドが配置されている。配線層は、第1の実装面12に配置された配線と第2の実装面13に配置された配線との少なくとも2層あり、更に、基板11は複数の絶縁層と複数の配線が積層された多層配線構造を有するプリント基板であってもよい。
【0022】
第1の実装面12には、ランド16a、ランド16bが配置されている。これらのランドのそれぞれは第1の領域15の少なくとも一部を覆い、そこから隣接する第2の領域15Aに渡って連続して延在する。その他に、第1の領域15の内部だけに位置するランド16cが配置されていてもよい。
【0023】
又、第2の領域15Aに延在したランド16aには、第1の実装面12から基板11を厚み方向に貫通して第2の実装面13に達する複数の貫通孔17aが設置されている。同様に、第2の領域15Aに延在したランド16bには、第1の実装面12から基板11を厚み方向に貫通して第2の実装面13に達する複数の貫通孔17bが設置されている。
【0024】
例えば、各ランド16a、16b及び16cのそれぞれは、銅を主成分とする薄層からなる。又、複数の貫通孔17aのそれぞれの内壁面は、銅を主成分とする薄層からなる導電膜16a1で覆われており、この導電膜16a1は、ランド16aから連続して延在するように接続されていることが好ましい。ランド16bに配置されている複数の貫通孔17bについても同様に、それぞれの内壁面は、銅を主成分とする薄層からなる導電膜16b1で覆われており、この導電膜16b1は、ランド16bから連続して延在するように接続されていることが好ましい。
【0025】
更に、第2の実装面13においても、第1の実装面12に配置されたランド16aと、基板11を挟んで対向する領域を覆うランド16a´が配置されていてよい。このランド16a´も、例えば銅を主成分とする薄層からなる。ここで、第1の実装面12のランド16a、複数の貫通孔17aの各々の内壁面を覆う導電膜16a1、及び第2の実装面13のランド16a´は、連続する導電膜として構成されることが好ましい。
【0026】
同様に、第2の実装面13においても、第1の実装面12に配置されたランド16bと、基板11を挟んで対向する領域を覆うランド16b´が配置されていてよい。このランド16b´も、例えば銅を主成分とする薄層からなる。ここで、第1の実装面12のランド16b、複数の貫通孔17bの各々の内壁面を覆う導電膜16b1、及び第2の実装面13のランド16b´は、連続する導電膜として構成されることが好ましい。
【0027】
図3は、第1の実装面12の、ランド16a、ランド16b及びランド16cのそれぞれに、半田クリーム18a、半田クリーム18b、及び半田クリーム18cが形成された平面図(A)及び断面図(B)である。
【0028】
これらは印刷技術により形成され、ランド16a、ランド16b及びランド16c上に半田クリームを形成する領域に、あらかじめ開口を設けたメタルマスクを、第1の実装面12上に設置し、メタルマスク上に供給された半田クリームを、メタルマスクのそれぞれの開口に、スキージを用いて流し込んで形成している。
【0029】
ここで、半田クリーム18a及び半田クリーム18bを、ランド16a及びランド16bのそれぞれを覆うように形成するときに、スキージの動きを制御して、第1の実装面12側から複数の貫通孔17a及び複数の貫通孔17bの内部へ、半田クリームを押し込んで充填することができる。これらの半田クリームは、各々の貫通孔17a、17bにおいて、第2の実装面13の表面上に突出して露出するまで充填されることが好ましい。
【0030】
次に、半導体素子1を第1の実装面12の半田クリーム上に載置する。半導体素子1の4つの端子4a~4dと放熱用のサーマルパッド3は、ランド16aに形成された半田クリーム18a上に載置され、3つの端子4f~4hは、ランド16bに形成された半田クリーム18b上に載置され、端子4eは、ランド16cに形成された半田クリーム18c上に載置される(図4)。
【0031】
そして、モジュール10を所定の温度シーケンスで加熱することによって、半田クリームがリフローされて、半導体素子1の各端子及びサーマルパッドが、それぞれ載置されたランドに半田付けされ、電気的に接続される。
【0032】
このリフローにより、複数の貫通孔17a及び複数の貫通孔17bの内部へ充填された半田クリームも半田となり、それぞれの内壁面を覆うランド16a及びランド16bと接続される。このとき、半田の流動により、複数の貫通孔17a及び複数の貫通孔17bから第2の実装面13から外方に突出した半田19a及び半田19bが形成されることが好ましい。
【0033】
このような本発明の第1の実施形態のモジュール10では、自己発熱部品である大電力を供給する半導体素子1の動作時に発生する熱が、各端子4a~4h及びサーマルパッド3から半田18a、半田18b、及び半田18c、並びにランド16a、ランド16b、及びランド16cに伝搬する。
【0034】
特に、端子4a~4d及びサーマルパッド3からの熱は、半田18a及びランド16aへ伝搬して第1の実装面12の第2の領域15Aの半田18aから放熱されると共に、複数の貫通孔17aに充填された半田18aを伝搬して、第2の実装面13の外方に突出した半田19a部分及び第2の実装面13上へ延伸したランド16aからも放熱される。
【0035】
又、端子4e~4gからの熱は、半田18b及びランド16bへ伝搬し、第1の実装面12の第2の領域15Aから放熱されると共に、複数の貫通孔17bに充填された半田18bを伝搬して、第2の実装面13の外方に突出した半田19b部分及び第2の実装面13上へ延伸したランド16bからも放熱される。
【0036】
これらの放熱特性は、第2の領域15Aへ延在するランド16a及びランド16bの面積、及び複数の貫通孔17a及び複数の貫通孔17bの個数や貫通孔サイズによって調整可能である。加えて、ランド16a及びランド16bの形状は、図示した長方形に限らず、更に複雑な形状であってもよいし、複数の貫通孔17a及び複数の貫通孔17bの配置も図示した規則的なアレイ配置に限定されず、不規則な配置であってもよい。
【0037】
このように、第1の実装面12及び第2の実装面13のそれぞれに実装される様々な部品の配置位置や部品間隔と整合させながら、放熱用のランドの形状や貫通孔の配置、個数等を調整して、放熱特性を最適化することができる。従って、あらかじめ放熱特性を確保するための領域を確保した上で、部品の配置位置を決定することが可能であるから、所定の放熱特性を確保と、部品の実装の高密度化とを高いレベルで両立することができる。
【0038】
このように、本発明の第1の実施形態のモジュール10では、大電力を供給する半導体素子1を搭載するときに、半導体素子1からの発熱の放熱経路を確保した上で、基板の両側の表面に各半導体部品を高密度に実装したモジュール10を提供することが可能となる。
【0039】
次に、図5図7に示した本発明の第1の実施形態の変形例について説明する。図5は、図2において、第2の実装面13にあらかじめ所定の開口を有するソルダーレジスト20を配置しておき、それから、メタルマスクを用いた印刷技術により、半田クリーム18a、半田クリーム18b、及び半田クリーム18cを形成したものである。
【0040】
この変形例においても、半田クリーム18a及び半田クリーム18bを形成すると同時に、複数の貫通孔17a及び複数の貫通孔17bの内部へ半田クリームを充填し、これらの半田クリームが、各々の貫通孔において、第2の実装面13の表面上から突出するまで充填されることが好ましい。
【0041】
このソルダーレジスト20は、第2の実装面13上の領域の全体を覆い、いくつかの開口が配置されてる。
【0042】
これらの開口は、複数の貫通孔17a及び複数の貫通孔17bのいくつかをまとめられる位置に合わせて配置されている(図5)。例えば、複数の貫通孔17aは2行×3列ごとにまとめた6つの開口で区画することができる。又、複数の貫通孔17bは、2行×3列ごとにまとめた3つの開口と2行×4列ごとにまとめた2つの開口で区画してもよい。
【0043】
そして、半導体素子1を各半田クリーム上に載置し、モジュール10を所定の温度シーケンスで加熱することによって、半田クリームがリフローされて、半導体素子1の各端子及びサーマルパッドが、それぞれ載置されたランドに半田付けされる(図6)。このとき、複数の貫通孔17a及び複数の貫通孔17bに充填されていた半田クリームが半田リフロー時の流動により、第2の実装面13から外方に突出した半田19a及び半田19bを形成することが好ましい。
【0044】
ここで、突出した半田19aは複数個所で、第2の実装面13の表面に沿って横方向に広がるように形成される。互いに隣接する半田19aの突出した部分同士がつながってもよい。半田19bについても同様である。本変形例では、第2の実装面13から外方に突出した半田19a及び半田19bが形成されるときに、第2の実装面13の表面に沿って横方向に広がるように半田が流れたとしても、半田の流れはソルダーレジスト20の各開口パターン内に収めることができるため、大規模な半田の変型を抑制することができる。
【0045】
又、ソルダーレジストの開口を概ね規格化した形状とすることにより、それぞれの開口内で流動した半田19a及び半田19bの外方への突出高さが、ほぼ一定となるように制御することができる。
【0046】
突出高さが揃っていれば、第2の実装面13からの放熱量を大きくするために第2の実装面13を覆う放熱器21を設置するとき(図7参照)に、放熱器21と半田19a及び半田19bとの接触点を多くすることができる。これらの接触点が多い方が半田19a及び半田19bから放熱器21への熱伝導がより速やかになり、放熱特性を向上する点で、より好適である。
【0047】
次に、図8図12に示、本発明のモジュール110の第2の実施形態の工程ごとの平面図(A)及び断面図(B)を示す。モジュール110を構成する基板111は、第1の実装面112と、その反対側に位置する第2の実装面113と、を有する。第1の実装面112は、第1の領域115と、第1の領域115と隣接してその周囲を囲む第2に領域に大別される。この第1の領域115には、半導体素子等の部品が配置実装され、そのときに、部品により覆い隠される領域である。
【0048】
ここで、基板111は、第1の実装面112及び第2の実装面113の両面に、電子部品を表面実装が可能なプリント基板であり、第1の実装面112及び第2の実装面113のそれぞれにランドが配置されている。配線層は、第1の実装面112に配置された配線と第2の実装面113に配置された配線との少なくとも2層あり、更に、基板111は複数の絶縁層と複数の配線が積層された、多層配線構造を有するプリント基板であってもよい。
【0049】
第1の実装面112には、ランド116a、ランド116bが配置されている。これらのランドのそれぞれは第1の領域115の少なくとも一部を覆い、そこから隣接する第2の領域115Aに渡って連続して延在する。その他に、第1の領域115の内部だけに位置するランド116cが配置されていてもよい。
【0050】
又、第2の領域115Aに延在したランド116aには、第1の実装面112から基板111を厚み方向に貫通して第2の実装面113に達する複数の貫通孔117aが設置されている。同様に、第2の領域115Aに延在したランド116bには、第1の実装面112から基板111を厚み方向に貫通して第2の実装面113に達する複数の貫通孔117bが設置されている。
【0051】
例えば、各ランド116a、116b及び116cのそれぞれは、銅を主成分とする薄層からなる。又、複数の貫通孔117aのそれぞれの内壁面は、銅を主成分とする薄層からなる導電膜116a1で覆われており、この導電膜116a1は、ランド116aから連続して延在するように接続されていることが好ましい。ランド116bに配置されている複数の貫通孔117bについても同様に、それぞれの内壁面は、銅を主成分とする薄層からなる導電膜116b1で覆われており、この導電膜116b1は、ランド116bから連続して延在するように接続されていることが好ましい。
【0052】
更に、第2の実装面113においても、第1の実装面112に配置されたランド116aと、基板111を挟んで対向する領域を覆うランド116a´が配置されていてよい。このランド116a´も、例えば銅を主成分とする薄層からなる。ここで、第1の実装面112のランド116a、複数の貫通孔117aの各々の内壁面を覆う導電膜116a1、及び第2の実装面113のランド116a´は、連続する導電膜として構成されることが好ましい。
【0053】
同様に、第2の実装面113においても、第1の実装面112に配置されたランド116bと、基板111を挟んで対向する領域を覆うランド116b´が配置されていてよい。このランド116b´も、例えば銅を主成分とする薄層からなる。ここで、第1の実装面112のランド116b、複数の貫通孔117bの各々の内壁面を覆う導電膜116b1、及び第2の実装面113のランド116b´は、連続する導電膜として構成されることが好ましい。
【0054】
次に、メタルマスクを用いて、第1の実装面112の第1の領域115に、半田クリームを配置する。このとき、ランド116a上では第1の領域内115内のみに、半田クリーム118aが配置される。ランド116b上には、半導体素子1の端子4f~4hが半田付けされる位置に合わせて、3つの半田クリーム118b1、118b2、及び118b3が配置され、ランド116c上には半導体素子1の端子4eが半田付けされる位置に半田クリーム118cが配置される。
【0055】
ここで、半導体素子1を第1の実装面112の半田クリーム上に載置する。図9に図示したとおり、半導体素子1の4つの端子4a~4dと放熱用のサーマルパッド3は、ランド116aに形成された半田クリーム118a上に載置され、3つの端子4f~4hは、ランド16bに形成されたそれぞれの端子に対応する半田クリーム118b1、118b2、及び118b3上に載置され、端子4eは、ランド116cに形成された半田クリーム118c上に載置される。
【0056】
そして、モジュール10を所定の温度シーケンスで加熱することによって、半田クリームがリフローされて、半導体素子1の各端子及びサーマルパッドが、それぞれ載置されたランドに半田付けされる。
【0057】
次に、第2の実装面113にソルダーレジスト120を配置する。このソルダーレジスト120には、複数の貫通孔117a及び複数の貫通孔117bの一つ一つに対応する開口が設けられている。
【0058】
ここで、第2の実装面113側から、半田クリームを供給する。この半田クリームは、ソルダーレジスト120の開口の各々を通して、複数の貫通孔117a及び複数の貫通孔117bの各々に充填された半田クリーム122となる。各々の充填された半田クリーム122は、第1の実装面112側のランド116a及びランド116bの表面上から突出することが好ましい。
【0059】
このとき、(図示しないが)第2の実装面113上には、他の電子部品を実装するためのランドが配置され、そのランド上に半田クリームが一緒に形成されてもよい。そして、その半田クリーム上に第2の実装面113上に実装する他の電子部品が載置されていてよい。
【0060】
そして、モジュール10を再度所定の温度シーケンスで加熱することによって、半田クリーム122がリフローされ、複数の貫通孔117a及び複数の貫通孔117bが半田で充填され、更に、第1の実装面112側に突出した半田122aが形成される。このとき、第2の実装面113の半田クリーム上に載置されていた電子部品は、第2の実装面113上で半田付けされる。
【0061】
これらの半田122aの各々に接して、第1の実装面112上を覆う放熱器121を設置することができる。この第2の実施形態によるモジュール110では、自己発熱部品である半導体素子1を実装する第1の実装面112と同じ面上に放熱器121を設置することが可能となる。
【0062】
本実施形態では、半導体素子1と同じ実装面上に第1の実装面112上に放熱器を設置できる。第1の実施形態と組み合わせることにより、発熱部品である半導体素子1からの放熱経路を、第1の実装面112及び第2の実装面113の双方に形成して、それらを貫通孔で接続することにより、放熱経路をより自由な形状で構成することができる。
【符号の説明】
【0063】
1 半導体素子
2 パッケージ
3 サーマルパッド
4a~4h 端子
10、110 モジュール
11、111 基板
12、112 第1の実装面
13、113 第2の実装面
15、115 第1の領域
15A、115A 第2の領域
16a、16b、16c、16a´、16b´ ランド
16a1、16b1 導電膜
116a、116b、116c、116a´、116b´ ランド
116a1、116b1 導電膜
17a、17b、117a、117b 貫通孔
18a、18b、18c 半田
118a、118b1、118b2、118b3、118c、122 半田
19a、19b、119a、122a 半田の突出する部分
20、120 ソルダーレジスト
21、121 放熱器
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12