(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-12-16
(45)【発行日】2022-12-26
(54)【発明の名称】半導体装置、パワーデバイスおよび制御用電子装置
(51)【国際特許分類】
H01L 21/338 20060101AFI20221219BHJP
H01L 29/812 20060101ALI20221219BHJP
H01L 51/05 20060101ALI20221219BHJP
H01L 51/30 20060101ALI20221219BHJP
【ＦＩ】
H01L29/80 M
H01L29/28 100A
H01L29/28 250E
【請求項の数】
12
(21)【出願番号】P 2019057963
(22)【出願日】2019-03-26
(65)【公開番号】P2020161587
(43)【公開日】2020-10-01
【審査請求日】2021-11-17
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度、文部科学省、エネルギー対策特別会計委託事業、産業技術力強化法第１９条の適用を受ける特許出願
(73)【特許権者】
【識別番号】301023238
【氏名又は名称】国立研究開発法人物質・材料研究機構
(72)【発明者】
【氏名】リャオ メイヨン
(72)【発明者】
【氏名】サン リウエン
(72)【発明者】
【氏名】小泉 聡
(72)【発明者】
【氏名】小出 康夫
【審査官】杉山 芳弘
(56)【参考文献】
【文献】特開２０１０－０６７８１６（ＪＰ，Ａ）
【文献】特開２００８－０５３３１２（ＪＰ，Ａ）
【文献】特開２００６－３１０６４４（ＪＰ，Ａ）
【文献】中国特許出願公開第１０９２８５８９４（ＣＮ，Ａ）
【文献】特開平０８－１３９１０９（ＪＰ，Ａ）
【文献】特開２００８－２５８５５８（ＪＰ，Ａ）
【文献】中国特許出願公開第１０８２０６２１８（ＣＮ，Ａ）
【文献】特開２０１２－０４９１６９（ＪＰ，Ａ）
【文献】特開２０１２－０１５４８１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７７８
Ｈ０１Ｌ ２９／８１２
Ｈ０１Ｌ ２１／３３８
Ｈ０１Ｌ ５１／０５
(57)【特許請求の範囲】
【請求項1】
第１の主表面に１原子層以上５００ｎｍ以下の厚さのチャネルが形成されている半導体層、前記第１の主表面に接して前記半導体層とショットキー接合をなすショットキー金属層、およびインピーダンスを有する緩衝膜を介して前記ショットキー金属層と少なくとも一部に対向して配置されるゲート電極を有し、前記ショットキー金属層が電気的に浮遊しており、
かつ前記半導体層は酸化グラフェンからなる、半導体装置。
【請求項2】
前記緩衝膜は絶縁体膜である、請求項１記載の半導体装置。
【請求項3】
前記緩衝膜は、Ａｌ２Ｏ３，ＳｉＯ２，ＨｆＯ２，ＡｌＮ，ＢＮ，Ｓｉ３Ｎ４，ＳｉＯＮ，Ｔａ２Ｏ５，ＴｉＯ２，ＷＯ３，ＬａＦ３，ＣａＦ２およびＭｇＦ２からなる群より選ばれる１以上からなる、請求項１または２記載の半導体装置。
【請求項4】
前記チャネルは二次元ホールガス層を有する、請求項１から３の何れか１記載の半導体装置。
【請求項5】
前記チャネルの表面は平滑な面である、請求項１から４の何れか１記載の半導体装置。
【請求項6】
前記ショットキー金属層は、Ａｌ、ＴｉまたはＣｏからなる、請求項１から５の何れか１記載の半導体装置。
【請求項7】
前記ゲート電極は金属元素、合金、金属化合物およびドープドポリシリコンからなる群より選ばれる１以上からなる、請求項１から６の何れか１記載の半導体装置。
【請求項8】
ソース電極とドレイン電極を有する、請求項１から７の何れか１記載の半導体装置。
【請求項9】
前記チャネルの厚さが１原子層以上２０ｎｍ以下である、請求項１から８の何れか１記載の半導体装置。
【請求項10】
前記チャネルの厚さが１原子層以上５ｎｍ以下である、請求項１から８の何れか１記載の半導体装置。
【請求項11】
請求項１から１０の何れか１記載の半導体装置を有する、パワーデバイス。
【請求項12】
請求項１から１０の何れか１記載の半導体装置を備える、制御用電子装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置、パワーデバイスおよび制御用電子装置に係り、特にゲートリーク電流が少なく、ノーマリーオフ動作用途に好適な半導体装置、パワーデバイスおよび制御用電子装置に関する。
【背景技術】
【0002】
半導体装置は、民生用途にも産業用途にも広く使われ、現代社会を支える主要デバイスの１つになっており、その影響の大きさから、半導体装置の低消費電力化、スイッチング特性の向上が強く望まれている。すなわち、半導体装置の低消費電力化が進むと社会全体として低消費電力化がなされ、その分より多くの利益を生活、産業に与えることが可能になって、社会全体が豊かなものになる。また、スイッチング特性等半導体装置の電気特性が向上すると、人々は、例えば５Ｇ（第５世代移動通信システム）のような、より高度で便利な社会を享受することが可能になる。
【0003】
金属ショットキー電界効果トランジスタ（ＭＥＳＦＥＴ）は、高いキャリア移動度（モビリィティ）を得やすい構造のトランジスタである。そのため、ＭＥＳＦＥＴは、急峻なオン／オフ特性などの高いスイッチング特性を得るのに好適な半導体装置で、高機能用途に広く用いられている。
そして、ＭＥＳＦＥＴの性能をより高めるために、ＭＥＳＦＥＴの半導体層をシリコン系やＧａＡｓ系から、例えば特許文献１に開示があるように、窒化ガリウム、酸化ガリウムなどのバンドギャップの広い材料系とした研究が鋭意進められている。
そして、ＭＥＳＦＥＴの性能をより高めるために、ＭＥＳＦＥＴの半導体層をシリコン系やＧａＡｓ系から、例えば特許文献１に開示があるように、窒化ガリウム、酸化ガリウムなどのバンドギャップの広い材料系とした研究が鋭意進められている。
【0004】
キャリア移動度等の材料基礎特性が際立っている半導体としては、ダイヤモンドが知られている。
半導体ダイヤモンドは、広いバンドギャップエネルギー（５．４７ｅＶ）、低い比誘電率（５．７）、高い絶縁破壊電界強度（１０ＭＶ／ｃｍ）、高いキャリア飽和速度（電子および正孔についてそれぞれ１．５～２．７×１０７ｃｍ／ｓおよび０．８５～１．２×１０７ｃｍ／ｓ）、高い熱伝導率（２２Ｗ／ｃｍ・Ｋ）および高いキャリア移動度（電子および正孔についてそれぞれ４５００ｃｍ２／Ｖ・ｓおよび３８００ｃｍ２／Ｖ・ｓ）といったいくつかの際立った物理的特性を有している。ここで、上記の特性値は室温での値である。
このため、半導体としてダイヤモンドを用いた電子デバイスは、大電力動作、高速・高周波動作、高い熱限界を示すとして期待されている。
半導体ダイヤモンドは、広いバンドギャップエネルギー（５．４７ｅＶ）、低い比誘電率（５．７）、高い絶縁破壊電界強度（１０ＭＶ／ｃｍ）、高いキャリア飽和速度（電子および正孔についてそれぞれ１．５～２．７×１０７ｃｍ／ｓおよび０．８５～１．２×１０７ｃｍ／ｓ）、高い熱伝導率（２２Ｗ／ｃｍ・Ｋ）および高いキャリア移動度（電子および正孔についてそれぞれ４５００ｃｍ２／Ｖ・ｓおよび３８００ｃｍ２／Ｖ・ｓ）といったいくつかの際立った物理的特性を有している。ここで、上記の特性値は室温での値である。
このため、半導体としてダイヤモンドを用いた電子デバイスは、大電力動作、高速・高周波動作、高い熱限界を示すとして期待されている。
【0005】
ダイヤモンド半導体は、現在のパワーデバイス用材料の主流として用いられているシリコン（Ｓｉ）やシリコンカーバイド（ＳｉＣ）に比べてキャリアの移動度が高い。この高移動度のため、ダイヤモンドを半導体として用いたＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、オン抵抗が低くなって損失が抑えられ、またスイッチング時間が短くなって素子を高速に動作させるポテンシャルをもつ。
【0006】
省電力、低消費電力に目を向けると、ゲートに電圧を印加しないときに電流をシャットアウトするノーマリーオフ型の半導体装置が好適であり、盛んに開発が進められている。この例としては、半導体層をダイヤモンドとしたノーマリーオフ型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）があり、特許文献２に開示されている。
【先行技術文献】
【特許文献】
【0007】
【文献】国際公開ＷＯ２００４／０６６３９３
【文献】特開２０１８－６５７２号公報
【文献】特開２００８－５３３１２号公報
【文献】特開２０１２－４９１６９号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
上記のように、ＭＥＳＦＥＴは、高いキャリア移動度をもち、窒化ガリウム、酸化ガリウムおよびダイヤモンドなどのワイドバンドギャップ半導体は、電子デバイスの半導体として優れた物性を有し、ノーマリーオフ型の半導体装置は、省電力、低消費電力に適する。
【0009】
しかしながら、それらを組み合わせてより性能を高めた半導体装置を得ることは難しいという問題があった。
例えば、ノーマリーオフ型のＭＥＳＦＥＴは、ゲートに電圧を印加してソースとドレイン間に電流を流した際、ソースとゲート間にもリーク電流が流れて低消費電力化の阻害になる。また、ヘテロ接合による２次電子ガス層を用いた窒化ガリウム半導体層を用いたＭＥＳＦＥＴは、ヘテロ構造の製造ばらつき、およびドーピング制御の難しさにより、所望の性能を得にくい、という問題があった。
例えば、ノーマリーオフ型のＭＥＳＦＥＴは、ゲートに電圧を印加してソースとドレイン間に電流を流した際、ソースとゲート間にもリーク電流が流れて低消費電力化の阻害になる。また、ヘテロ接合による２次電子ガス層を用いた窒化ガリウム半導体層を用いたＭＥＳＦＥＴは、ヘテロ構造の製造ばらつき、およびドーピング制御の難しさにより、所望の性能を得にくい、という問題があった。
【0010】
本発明が解決しようとする課題は、キャリア移動度が高く、急峻なオン／オフ特性などスイッチング特性が優れ、かつゲートリーク電流が少ない半導体装置、およびそれらの諸特性に加えてノーマリーオフ動作に好適な半導体装置を提供することである。
また、キャリア移動度が高く、急峻なオン／オフ特性などスイッチング特性が優れ、ゲートリーク電流が少なく、ノーマリーオフ動作に好適なパワーデバイスおよび制御用電子装置を提供することである。
また、キャリア移動度が高く、急峻なオン／オフ特性などスイッチング特性が優れ、ゲートリーク電流が少なく、ノーマリーオフ動作に好適なパワーデバイスおよび制御用電子装置を提供することである。
【課題を解決するための手段】
【0011】
本発明の構成を下記に示す。
（構成１）
第１の主表面にチャネルが形成されている半導体層、前記第１の主表面に接して前記半導体層とショットキー接合をなすショットキー金属層、およびインピーダンスを有する緩衝膜を介して前記ショットキー金属層と少なくとも一部に対向して配置されるゲート電極を有し、
前記ショットキー金属層が電気的に浮遊している、半導体装置。
（構成２）
前記緩衝膜は絶縁体膜である、構成１記載の半導体装置。
（構成３）
前記緩衝膜は、Ａｌ２Ｏ３，ＳｉＯ２，ＨｆＯ２，ＡｌＮ，ＢＮ，Ｓｉ３Ｎ４，ＳｉＯＮ，Ｔａ２Ｏ５，ＴｉＯ２，ＷＯ３，ＬａＦ３，ＣａＦ２およびＭｇＦ２からなる群より選ばれる１以上からなる、構成１または２記載の半導体装置。
（構成４）
前記半導体層は炭素を含む、構成１から３の何れか１記載の半導体装置。
（構成５）
前記半導体層はダイヤモンドからなる、構成１から４の何れか１記載の半導体装置。
（構成６）
前記ダイヤモンドは水素終端されている、構成５記載の半導体装置。
（構成７）
前記チャネルは二次元ホールガス層を有する、構成１から６の何れか１記載の半導体装置。
（構成８）
前記半導体層は酸化グラフェンからなる、構成１から４の何れか１記載の半導体装置。
（構成９）
前記半導体層はカーボンナノチューブからなる、構成１から４の何れか１記載の半導体装置。
（構成１０）
前記半導体層はＭｏＳ２からなる、構成１から３の何れか１記載の半導体装置。
（構成１１）
前記チャネルの表面は平滑な面である、構成１から１０の何れか１記載の半導体装置。
（構成１２）
前記ショットキー金属層は、Ａｌ、ＴｉまたはＣｏからなる、構成１から１１の何れか１記載の半導体装置。
（構成１３）
前記ゲート電極は金属元素、合金、金属化合物およびドープドポリシリコンからなる群より選ばれる１以上からなる、構成１から１２の何れか１記載の半導体装置。
（構成１４）
ソース電極とドレイン電極を有する、構成１から１３の何れか１記載の半導体装置。
（構成１５）
構成１から１４の何れか１記載の半導体装置を有する、パワーデバイス。
（構成１６）
構成１から１４の何れか１記載の半導体装置を備える、制御用電子装置。
（構成１）
第１の主表面にチャネルが形成されている半導体層、前記第１の主表面に接して前記半導体層とショットキー接合をなすショットキー金属層、およびインピーダンスを有する緩衝膜を介して前記ショットキー金属層と少なくとも一部に対向して配置されるゲート電極を有し、
前記ショットキー金属層が電気的に浮遊している、半導体装置。
（構成２）
前記緩衝膜は絶縁体膜である、構成１記載の半導体装置。
（構成３）
前記緩衝膜は、Ａｌ２Ｏ３，ＳｉＯ２，ＨｆＯ２，ＡｌＮ，ＢＮ，Ｓｉ３Ｎ４，ＳｉＯＮ，Ｔａ２Ｏ５，ＴｉＯ２，ＷＯ３，ＬａＦ３，ＣａＦ２およびＭｇＦ２からなる群より選ばれる１以上からなる、構成１または２記載の半導体装置。
（構成４）
前記半導体層は炭素を含む、構成１から３の何れか１記載の半導体装置。
（構成５）
前記半導体層はダイヤモンドからなる、構成１から４の何れか１記載の半導体装置。
（構成６）
前記ダイヤモンドは水素終端されている、構成５記載の半導体装置。
（構成７）
前記チャネルは二次元ホールガス層を有する、構成１から６の何れか１記載の半導体装置。
（構成８）
前記半導体層は酸化グラフェンからなる、構成１から４の何れか１記載の半導体装置。
（構成９）
前記半導体層はカーボンナノチューブからなる、構成１から４の何れか１記載の半導体装置。
（構成１０）
前記半導体層はＭｏＳ２からなる、構成１から３の何れか１記載の半導体装置。
（構成１１）
前記チャネルの表面は平滑な面である、構成１から１０の何れか１記載の半導体装置。
（構成１２）
前記ショットキー金属層は、Ａｌ、ＴｉまたはＣｏからなる、構成１から１１の何れか１記載の半導体装置。
（構成１３）
前記ゲート電極は金属元素、合金、金属化合物およびドープドポリシリコンからなる群より選ばれる１以上からなる、構成１から１２の何れか１記載の半導体装置。
（構成１４）
ソース電極とドレイン電極を有する、構成１から１３の何れか１記載の半導体装置。
（構成１５）
構成１から１４の何れか１記載の半導体装置を有する、パワーデバイス。
（構成１６）
構成１から１４の何れか１記載の半導体装置を備える、制御用電子装置。
【発明の効果】
【0012】
本発明によれば、キャリア移動度が高く、急峻なオン／オフ特性などスイッチング特性が優れ、かつゲートリーク電流が少ない半導体装置、またそれらの諸特性に加えてノーマリーオフ動作に好適な半導体装置を提供することが可能になる。
また、キャリア移動度が高く、急峻なオン／オフ特性などスイッチング特性が優れ、ゲートリーク電流が少なく、ノーマリーオフ動作に好適なパワーデバイスおよび制御用電子装置を提供することが可能になる。
また、キャリア移動度が高く、急峻なオン／オフ特性などスイッチング特性が優れ、ゲートリーク電流が少なく、ノーマリーオフ動作に好適なパワーデバイスおよび制御用電子装置を提供することが可能になる。
【図面の簡単な説明】
【0013】
【図1】本発明の半導体装置の構造を示す概要図で、（ａ）は断面図、（ｂ）は平面視図。
【図2】本発明の半導体装置のエネルギー状態を説明する状態図。
【図3】本発明の半導体装置の製造工程を断面図にて示した製造工程図。
【図4】本発明の第２の実施の形態の半導体装置の構造を示す断面図。
【図5】本発明の第２の実施の形態の半導体装置の製造工程を断面図にて示した製造工程図。
【図6】本発明の第３の実施の形態の半導体装置の構造を示す鳥瞰図。
【図7】本発明の第４の実施の形態の半導体装置の構造を示す鳥瞰図。
【図8】実施例１の半導体装置の製造工程を断面図にて示した製造工程図。
【図9】実施例１で作製した半導体装置の電気特性を示す特性図。
【図10】実施例１で作製した半導体装置の電気特性を示す特性図。
【図11】実施例１で作製した半導体装置の電気特性を示す特性図。
【図12】実施例１で作製した半導体装置の電気特性を示す特性図。
【図13】実施例１で作製した半導体装置の電気特性を示す特性図。
【図14】実施例１で作製した半導体装置の電気特性を示す特性図。
【図15】本発明の半導体装置で、ショットキー金属層をＴｉとしたときの電気特性を示す特性図。
【図16】本発明の半導体装置で、ショットキー金属層をＣｏとしたときの電気特性を示す特性図。
【発明を実施するための形態】
【0014】
以下本発明を実施するための形態について図面を参照しながら説明する。
【0015】
（第１の実施の形態）
＜素子の構造＞
本発明の半導体装置１０１は、図１に示すように、半導体の第１主表面がチャネル（チャネル層１２）になっている半導体層１１、チャネル層１２に接して形成されたショットキー金属層１３、ショットキー金属層１３上に形成された緩衝膜１４、緩衝膜１４上に形成されたゲート電極１５、チャネル層１２に接して形成されてチャネル層１２とオーミックコンタクトするソース電極１６およびドレイン電極１７を有する。ここで、アクティブ領域以外の半導体層１１の第１主表面は酸化膜や酸化物層などの絶縁体層１８で覆われていることが好ましい。なお、図１は、断面図（ａ）と平面視図（ｂ）からなる。断面図（ａ）は、図１（ｂ）のＡとＡ′を結ぶ線で切断したときの断面を示す。ここで、図１（ａ）では、両端に形成されている絶縁体層１８は省略されて描かれている。
＜素子の構造＞
本発明の半導体装置１０１は、図１に示すように、半導体の第１主表面がチャネル（チャネル層１２）になっている半導体層１１、チャネル層１２に接して形成されたショットキー金属層１３、ショットキー金属層１３上に形成された緩衝膜１４、緩衝膜１４上に形成されたゲート電極１５、チャネル層１２に接して形成されてチャネル層１２とオーミックコンタクトするソース電極１６およびドレイン電極１７を有する。ここで、アクティブ領域以外の半導体層１１の第１主表面は酸化膜や酸化物層などの絶縁体層１８で覆われていることが好ましい。なお、図１は、断面図（ａ）と平面視図（ｂ）からなる。断面図（ａ）は、図１（ｂ）のＡとＡ′を結ぶ線で切断したときの断面を示す。ここで、図１（ａ）では、両端に形成されている絶縁体層１８は省略されて描かれている。
【0016】
半導体層１１は、第１主表面にチャネル層１２を形成できる半導体であれば特に限定はない。例えば、半導体層１１として、ダイヤモンド、ＭｏＳ２、ＺｎＯ、Ｇａ２Ｏ３、グラフェン酸化物およびカーボンナノチューブを挙げることができる。
【0017】
この中でも、単結晶ダイヤモンドが特に好ましい。単結晶ダイヤモンドは、ワイドバンドギャップで絶縁耐圧が高く、耐熱性や熱伝導性に優れる。
ダイヤモンドは、ワイドバンドギャップ（５．４７ｅＶ）であるから、高温動作に向いている。ダイヤモンドは高い熱伝導率（室温で２２Ｗ／ｃｍ・Ｋ）をもつことから、チャネル部分からの優れた放熱性を有する。さらに、ダイヤモンドの比誘電率は５．７と低く、高速・高周波動作に好ましい特性も有するという特徴がある。
ダイヤモンドは、ワイドバンドギャップ（５．４７ｅＶ）であるから、高温動作に向いている。ダイヤモンドは高い熱伝導率（室温で２２Ｗ／ｃｍ・Ｋ）をもつことから、チャネル部分からの優れた放熱性を有する。さらに、ダイヤモンドの比誘電率は５．７と低く、高速・高周波動作に好ましい特性も有するという特徴がある。
【0018】
また、単結晶ダイヤモンドは、その表面を水素終端処理することにより、その表層部に極めて薄くかつ極めて高いキャリア移動層（２次元ホールガス層）を形成することができて、この層を後述のチャネル層１２として好適に使用できるという特徴を有する。
【0019】
ダイヤモンドは各炭素原子が周りの４つの原子と共有結合で結び付いた結晶からなる。ダイヤモンドの表面では、結合手が余る。この未結合手は不安定で、表面準位として振る舞う。未結合手は水素と結合させ安定化することができる。この状態を水素終端と呼ぶ。例えば、化学気相合成したダイヤモンドの表面は、合成中に水素プラズマに晒されるため水素終端となる。このような水素終端ダイヤモンド表面は、キャリアの散乱やトラップの源となる表面準位密度が低く、キャリア移動度の高いチャネルとして好適である。
また、水素終端のダイヤモンドを用いた場合は、シリコンなどを用いた場合とは異なり、チャネルとなる水素終端表面がたとえ大気中であっても酸化されずに非常に安定であるため、安定した特性の半導体装置１０１を供給する上で大きな長所となる。
また、水素終端のダイヤモンドを用いた場合は、シリコンなどを用いた場合とは異なり、チャネルとなる水素終端表面がたとえ大気中であっても酸化されずに非常に安定であるため、安定した特性の半導体装置１０１を供給する上で大きな長所となる。
【0020】
半導体層１１の形状形態は特に限定はなく、平面状（板状）でも球状でも円柱状でも構わず、ナノワイヤーやナノベルトでも構わない。
半導体層１１の第１主表面、すなわちチャネル層１２の表面は、表面粗さの少ない平滑な面であることが好ましい。表面が粗い凹凸のある面であるとキャリアが散乱され、キャリア移動度が低下する。
平滑な面は表面粗さＲａによって定量化されるが、半導体層１１の第１主表面の表面粗さＲａは、１０μｍ四方内において、０ｎｍ以上３ｎｍ以下が好ましく、０ｎｍ以上１ｎｍ以下が特に好ましい。なお、表面粗さＲａは、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）によって測定できる。
半導体層１１の第１主表面、すなわちチャネル層１２の表面は、表面粗さの少ない平滑な面であることが好ましい。表面が粗い凹凸のある面であるとキャリアが散乱され、キャリア移動度が低下する。
平滑な面は表面粗さＲａによって定量化されるが、半導体層１１の第１主表面の表面粗さＲａは、１０μｍ四方内において、０ｎｍ以上３ｎｍ以下が好ましく、０ｎｍ以上１ｎｍ以下が特に好ましい。なお、表面粗さＲａは、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）によって測定できる。
【0021】
チャネル層１２は、ホールや電子などのキャリアの移動が行われる半導体からなる層で、外部から電界が印加されていない状態で、チャネル層１２に接して形成されるショットキー金属層１３のポテンシャルにより空乏層が形成され、電界の印加によりキャリアのパスが形成される層である。
したがって、半導体装置１０１をノーマリーオフ動作させる場合は、ショットキー金属層１３のポテンシャルが及ぶ範囲で、チャネル層１２は空乏層となる厚さである必要がある。
チャネル層１２の厚さは、１原子層以上５００ｎｍ以下が許容されるが、半導体装置１０１をノーマリーオフ動作させる場合は、チャネル層１２の厚さは、１原子層以上２０ｎｍ以下が好ましく、１原子層以上５ｎｍ以下がより好ましい。
チャネル層１２としては、具体的には、表層が水素終端された単結晶ダイヤモンドの水素終端層、数原子層の厚さからなるグラフェン酸化物層、表層が活性にδドーピングされた半導体のδドーピング部、数原子層の厚さからなるＭｏＳ２、ＺｎＯおよびＧａ２Ｏ３を挙げることができる。
この中でも、特に単結晶ダイヤモンドの水素終端層は、上述のように、化学的にも安定していて、かつ厚さも一定であるため、安定した特性の半導体装置１０１を提供する上で好ましい。
したがって、半導体装置１０１をノーマリーオフ動作させる場合は、ショットキー金属層１３のポテンシャルが及ぶ範囲で、チャネル層１２は空乏層となる厚さである必要がある。
チャネル層１２の厚さは、１原子層以上５００ｎｍ以下が許容されるが、半導体装置１０１をノーマリーオフ動作させる場合は、チャネル層１２の厚さは、１原子層以上２０ｎｍ以下が好ましく、１原子層以上５ｎｍ以下がより好ましい。
チャネル層１２としては、具体的には、表層が水素終端された単結晶ダイヤモンドの水素終端層、数原子層の厚さからなるグラフェン酸化物層、表層が活性にδドーピングされた半導体のδドーピング部、数原子層の厚さからなるＭｏＳ２、ＺｎＯおよびＧａ２Ｏ３を挙げることができる。
この中でも、特に単結晶ダイヤモンドの水素終端層は、上述のように、化学的にも安定していて、かつ厚さも一定であるため、安定した特性の半導体装置１０１を提供する上で好ましい。
【0022】
なお、上記説明では、半導体層１１とチャネル層１２の２つの層に分けて述べているが、例えば半導体層１１が１原子層以上１０原子層以下の厚さの場合には、半導体層１１がチャネル層１２を兼ねるケースも含まれる。すなわち、半導体層１１のショットキー金属層１３と接する面にチャネルが形成されていることが本質で、半導体層１１の厚さによって半導体層１１上にチャネル層１２が形成される場合と、半導体層１１自体がチャネル層１２を兼ねる２つの形態がある。
【0023】
ショットキー金属層１３は、チャネル層１２とショットキーコンタクトする金属、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、それらの金属を含む合金、またはそれらの金属を含む化合物からなり、電気的に浮遊した金属層である。
ここで、電気的に浮遊するとは、ゲート電極１５とは、静的な観点、すなわち直流の観点で電気的に直接接触することはなく、またこの半導体装置１０１を含む電気回路を通してもゲート電極１５とは電気的に繋がっていないことを意味する。但し、緩衝膜１４が完全な絶縁体膜ではなく電気抵抗の高い高抵抗体膜の場合、ゲート電極１５とショットキー金属層１３は高抵抗な緩衝膜１４を介して厳密な意味では電気的に繋がっているが、流れる電流が極めて少ないために、ここでは「電気的浮遊」として扱うこととする。
ここで、電気的に浮遊するとは、ゲート電極１５とは、静的な観点、すなわち直流の観点で電気的に直接接触することはなく、またこの半導体装置１０１を含む電気回路を通してもゲート電極１５とは電気的に繋がっていないことを意味する。但し、緩衝膜１４が完全な絶縁体膜ではなく電気抵抗の高い高抵抗体膜の場合、ゲート電極１５とショットキー金属層１３は高抵抗な緩衝膜１４を介して厳密な意味では電気的に繋がっているが、流れる電流が極めて少ないために、ここでは「電気的浮遊」として扱うこととする。
【0024】
ショットキー金属層１３の厚さは特に限定はないが、２ｎｍ以上１００ｎｍ以下が好ましい。ショットキー金属層１３の厚さが薄すぎるとピンホールなどの欠陥が発生しやすく、厚すぎるとショットキー金属層１３の加工精度が低下しやすくなり、またショットキー金属層１３を加工した後のトポグラフィが大きくなって、その後のリソグラフィやエッチングが難しくなるという問題が発生する。上述の厚さの範囲は、このような問題を起こしにくく、好ましい。
【0025】
緩衝膜１４は、インピーダンスの高い膜であり、具体的には、絶縁体膜および高抵抗体膜を挙げることができる。ここで、インピーダンスの高い膜とは、１０６Ω・ｃｍ以上１０２０Ω・ｃｍ以下のインピーダンスをもつ膜のことをいう。
絶縁体膜は電気的絶縁性の膜である。
絶縁体膜は、具体的には、Ａｌ２Ｏ３，ＳｉＯ２，ＨｆＯ２，ＡｌＮ，ＢＮ，Ｓｉ３Ｎ４，ＳｉＯＮ，Ｔａ２Ｏ５，ＴｉＯ２，ＷＯ３，ＬａＦ３，ＣａＦ２およびＭｇＦ２からなる群より選ばれる１以上、すなわち、これらの材料のいずれかからなる単層膜、またはこれらの材料の膜が複数積層された積層膜を挙げることができる。
また、空間（空気層、真空層、エアギャップ）も絶縁体膜の１つとみなす。したがって、ショットキー金属層１３とゲート電極１５が緩衝膜１４とみなされる空間を介して対向していてもよい。
高抵抗体膜は、１０６Ω・ｃｍ以上１０１０Ω・ｃｍ以下の電気抵抗をもつ膜をいい、具体的にはノンドープのポリシリコン、酸素欠損を僅かに有するＷＯｘ、ＴｉＯｘおよびＴａＯｘ等の金属酸化物を挙げることができる。
絶縁体膜は電気的絶縁性の膜である。
絶縁体膜は、具体的には、Ａｌ２Ｏ３，ＳｉＯ２，ＨｆＯ２，ＡｌＮ，ＢＮ，Ｓｉ３Ｎ４，ＳｉＯＮ，Ｔａ２Ｏ５，ＴｉＯ２，ＷＯ３，ＬａＦ３，ＣａＦ２およびＭｇＦ２からなる群より選ばれる１以上、すなわち、これらの材料のいずれかからなる単層膜、またはこれらの材料の膜が複数積層された積層膜を挙げることができる。
また、空間（空気層、真空層、エアギャップ）も絶縁体膜の１つとみなす。したがって、ショットキー金属層１３とゲート電極１５が緩衝膜１４とみなされる空間を介して対向していてもよい。
高抵抗体膜は、１０６Ω・ｃｍ以上１０１０Ω・ｃｍ以下の電気抵抗をもつ膜をいい、具体的にはノンドープのポリシリコン、酸素欠損を僅かに有するＷＯｘ、ＴｉＯｘおよびＴａＯｘ等の金属酸化物を挙げることができる。
【0026】
ここで、絶縁体膜は、半導体装置１０１をオン状態で待機する時間が長い場合、ゲート電極１５とソース電極１６間に流れるリーク電流が大幅に少ないという特徴がある。
また、絶縁体膜は、半導体装置１０１を高周波数でスイッチング動作させるときの応答性に優れるという特徴がある。
また、高抵抗体膜は、半導体装置１０１を高周波数でスイッチング動作させるときの位相遅れが絶縁体膜を用いたときと異なり、その位相の違いを利用することが可能となる特徴を有する。
なお、緩衝膜１４の膜厚は、８ｎｍ以上２００ｎｍ以下を好んで使用することができるが、この膜厚範囲に限定されるものではない。
また、絶縁体膜は、半導体装置１０１を高周波数でスイッチング動作させるときの応答性に優れるという特徴がある。
また、高抵抗体膜は、半導体装置１０１を高周波数でスイッチング動作させるときの位相遅れが絶縁体膜を用いたときと異なり、その位相の違いを利用することが可能となる特徴を有する。
なお、緩衝膜１４の膜厚は、８ｎｍ以上２００ｎｍ以下を好んで使用することができるが、この膜厚範囲に限定されるものではない。
【0027】
ゲート電極１５は、金属、あるいはドーパントが添加されたポリシリコンなどの導電膜からなる。金属としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）およびタンタル（Ｔａ）などを挙げることができる。また、ＡｌＣｕ、ＣｕＮｉＦｅ、ＮｉＣｒなどの合金、ＷＳｉ、ＴｉＳｉなどのシリサイドおよびポリサイド、ＷＮ、ＴｉＮ、ＣｒＮおよびＴａＮなどの金属化合物も用いることができる。ゲート電極１５は、このような材料の中から導電率、加工性などを適宜勘案して適当な材料を選択すればよい。なお、集積回路として本発明の半導体装置を用いる場合は、インテグレーションとしての各種熱処理が加わることから、それらの熱処理も勘案した材料の拡散を考慮の上、材料を選択する。
【0028】
ソース電極１６およびドレイン電極１７は、金属あるいはドーパントが添加されたポリシリコンなどの導電膜からなる。金属としては、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄ、Ｗ、Ｔｉ、Ａｌ、ＣｒおよびＴａなどを挙げることができる。また、ＡｌＣｕ、ＣｕＮｉＦｅ、ＮｉＣｒなどの合金、ＷやＴｉなどを用いたポリサイド、ＷＮ、ＴｉＮ、ＣｒＮおよびＴａＮなどの金属化合物も用いることができる。
これらの導電膜は、チャネル層１２と接する部分でオーミックコンタクトが取れるように、少なくともチャネル層１２と直接接触する部分はＰｄやＴｉなどのオーミックコンタクトがとれて接着力にも優れる材料を用いるのが好ましい。なお、Ｔｉは酸化されやすいので、Ｔｉを用いる場合は、チャネル層１２側からＴｉ、その上にＰｔ、ＡｕやＷといった材料が積層された導電膜構造とすることが好ましい。
これらの導電膜は、チャネル層１２と接する部分でオーミックコンタクトが取れるように、少なくともチャネル層１２と直接接触する部分はＰｄやＴｉなどのオーミックコンタクトがとれて接着力にも優れる材料を用いるのが好ましい。なお、Ｔｉは酸化されやすいので、Ｔｉを用いる場合は、チャネル層１２側からＴｉ、その上にＰｔ、ＡｕやＷといった材料が積層された導電膜構造とすることが好ましい。
【0029】
なお、緩衝膜が絶縁体膜からできている場合を代表として、金属－絶縁体膜－（ショットキー）金属－半導体のゲート構造をもつ本発明の半導体装置を、ＭＩＭＳ－ＦＥＴ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ－ＦＥＴ）とも呼ぶこととする。
【0030】
＜素子の動作＞
ここでは、ポテンシャル状態を模式的に示した図２を参照しながら、半導体装置１０１の素子動作を説明する。なお、同図のＶｇはゲート電極１５に印加する電圧（ソース電極１６に対してゲート電極１５に印加する電圧）、Ｅｃはコンダクションバンド、ＥＦはフェルミレベルおよびＥＶはバレンスバンドを示す。また、同図は、緩衝膜１４として絶縁体膜を用い、キャリアをホールとした場合を例示している。
ここでは、ポテンシャル状態を模式的に示した図２を参照しながら、半導体装置１０１の素子動作を説明する。なお、同図のＶｇはゲート電極１５に印加する電圧（ソース電極１６に対してゲート電極１５に印加する電圧）、Ｅｃはコンダクションバンド、ＥＦはフェルミレベルおよびＥＶはバレンスバンドを示す。また、同図は、緩衝膜１４として絶縁体膜を用い、キャリアをホールとした場合を例示している。
【0031】
ゲート電極１５に電圧が印加されていない状態（Ｖｇ＝０）の場合、図２（ａ）に示すように、チャネル層１２（半導体）上に接して形成されたショットキー金属層１３によるポテンシャルが働いてチャネル層１２に空乏層が形成される。空乏層がチャネル層１２全体に及ぶように、ショットキー金属層１３の材料選択によるショットキーポテンシャルの調整、およびチャネル層１２の厚さ設定が行われていると、半導体装置１０１はノーマリーオフの状態になる。Ｖｇ＝０でノーマリーオフ動作の場合は、当然のことながらゲート電極１５とソース電極１６の間にはリーク電流は流れない省電力状態になっている。
【0032】
ゲート電極１５に負の電圧が印加された状態（Ｖｇ＜０）の場合、図２（ｂ）に示すように、緩衝膜１４による高インピーダンス接合によりショットキー金属層１３の電位がＶｇ＝０の場合から変化する。すなわち、緩衝膜１４が絶縁体膜の場合は、静電容量カップリングによりショットキー金属層１３の電位がＶｇ＝０の場合から変化し、緩衝膜１４が高抵抗体膜の場合は、高抵抗体接合によりショットキー金属層１３の電位がＶｇ＝０の場合から変化する。
その結果、チャネル層１２に形成された空乏層は薄くなり、電圧によっては空乏層が消失する。この状態ではソース電極１６とドレイン電極１７はチャネル１２を通じて導通状態になる。すなわち、半導体装置１０１はオン状態になる。
この状態で、ゲート電極１５とソース電極１６の間を流れる電流であるリーク電流は、緩衝膜１４により少ないものとなって、省電力が達成される。
その結果、チャネル層１２に形成された空乏層は薄くなり、電圧によっては空乏層が消失する。この状態ではソース電極１６とドレイン電極１７はチャネル１２を通じて導通状態になる。すなわち、半導体装置１０１はオン状態になる。
この状態で、ゲート電極１５とソース電極１６の間を流れる電流であるリーク電流は、緩衝膜１４により少ないものとなって、省電力が達成される。
【0033】
緩衝膜１４が絶縁体膜の場合は、直流が遮断される。このため、半導体装置１０１がオン状態で維持されているときなど静的な状態にあるときは、半導体装置１０１のリーク電流は極めて少ないものとなる。スイッチング時などゲート電極１５に印加される電圧が変動しているときは、ゲート電極１５とソース電極１６の間に電流が流れるが、インピーダンスの高い緩衝膜１４を介して流れるため、その電流は小さく、省電力になる。
【0034】
緩衝膜１４が高抵抗体膜の場合は、ゲート電極１５に印加される電圧が静的な状態でも動的な状態でもゲート電極１５とソース電極１６の間に電流が流れるが、インピーダンスの高い緩衝膜１４を介して流れるため、その電流は小さく、省電力になる。
【0035】
ゲート電極１５に正の電圧が印加された状態（Ｖｇ＞０）の場合、図２（ｃ）に示すように、緩衝膜１４による高インピーダンス接合によりショットキー金属層１３の電位がＶｇ＝０の場合から変化する。この場合、チャネル１２（半導体）の空乏層が維持され、半導体装置１０１はオフ状態を示す。
この状態で、ゲート電極１５とソース電極１６の間を流れる電流であるリーク電流は、Ｖｇ＜０の場合と同様に、緩衝膜１４により少ないものとなって、省電力が達成される。
この状態で、ゲート電極１５とソース電極１６の間を流れる電流であるリーク電流は、Ｖｇ＜０の場合と同様に、緩衝膜１４により少ないものとなって、省電力が達成される。
【0036】
半導体層上に浮遊ショットキー電極、絶縁体膜およびゲート電極が順次形成された半導体装置は、特許文献３および４に開示がある。
本発明と、特許文献３および４に開示された発明（公知例）との、根本かつ本質的な違いはチャネル層の位置である。すなわち、本発明では、上述のように、チャネル層１２は半導体層１１の第１主表面上に、ショットキー金属層１３と接して形成される。一方、特許文献３および４では、ヘテロ接合の半導体を用いてそのヘテロ接合面に形成される２次元電子ガス層をチャネル層として用いている。したがって、チャネル層はショットキー金属層から離れた位置に形成されている。
このため、これらの公知例には、半導体層の厚さなど製造上のばらつきにより、ショットキー電極によるショットキーポテンシャルの影響がばらつき、空乏層の程度に影響を与えて、電気特性が不安定になるという問題がある。また、チャネル層がショットキー金属層から離散しているため、このチャネル層に対するショットキーポテンシャルの影響が少なくなって十分な余裕をもってノーマリーオフ動作を行うことが難しいという問題がある。
そこで、特許文献３では、ノーマリーオフ動作とする場合は、半導体層中に凹部を形成したり、凸部を形成したりしてチャネル層をショットキー金属層に近づける構造としている。しかし、この方法では、凹部や凸部の形成精度により電気特性がばらつき、また凹部や凸部の形成に伴い欠陥や準位等による半導体の品質低下が起こりやすいという問題が生じる。なお、特許文献４は、ノーマリーオフ動作を目的としているが、同特許文献の図３に示すように、ゲート電圧が０Ｖでもドレイン電流は流れており、完全なノーマリーオフ動作ではない。また、この方式は、ヘテロ構造半導体層の膜厚ばらつきなどで特性が変化しやすく、安定したノーマリーオフ動作を行うのが難しいという問題がある。
本発明と、特許文献３および４に開示された発明（公知例）との、根本かつ本質的な違いはチャネル層の位置である。すなわち、本発明では、上述のように、チャネル層１２は半導体層１１の第１主表面上に、ショットキー金属層１３と接して形成される。一方、特許文献３および４では、ヘテロ接合の半導体を用いてそのヘテロ接合面に形成される２次元電子ガス層をチャネル層として用いている。したがって、チャネル層はショットキー金属層から離れた位置に形成されている。
このため、これらの公知例には、半導体層の厚さなど製造上のばらつきにより、ショットキー電極によるショットキーポテンシャルの影響がばらつき、空乏層の程度に影響を与えて、電気特性が不安定になるという問題がある。また、チャネル層がショットキー金属層から離散しているため、このチャネル層に対するショットキーポテンシャルの影響が少なくなって十分な余裕をもってノーマリーオフ動作を行うことが難しいという問題がある。
そこで、特許文献３では、ノーマリーオフ動作とする場合は、半導体層中に凹部を形成したり、凸部を形成したりしてチャネル層をショットキー金属層に近づける構造としている。しかし、この方法では、凹部や凸部の形成精度により電気特性がばらつき、また凹部や凸部の形成に伴い欠陥や準位等による半導体の品質低下が起こりやすいという問題が生じる。なお、特許文献４は、ノーマリーオフ動作を目的としているが、同特許文献の図３に示すように、ゲート電圧が０Ｖでもドレイン電流は流れており、完全なノーマリーオフ動作ではない。また、この方式は、ヘテロ構造半導体層の膜厚ばらつきなどで特性が変化しやすく、安定したノーマリーオフ動作を行うのが難しいという問題がある。
【0037】
本発明では、チャネル層１２がショットキー金属層１３と接しているため、チャネル層１２にショットキー金属層１３によるショットキーポテンシャルが直に影響し、かつ特性バラツキ要因が少ない。このため、精度よく、かつ余裕をもってノーマリーオフ動作を行うことが可能になる。また、製造ばらつきの影響を受けにくく、安定した電気特性の半導体装置１０１を提供することが可能になる。
【0038】
本発明では、チャネル層１２にショットキー金属層１３を直付けしている。この場合、ショットキー金属層１３の金属がチャネル層１２に拡散して、電気特性が劣化する懸念がある。半導体装置はインテグレーションする際に各種の熱処理が欠かせない。熱処理は拡散を助長する。しかも、一般に、金属はチャネルに準位を作り、キャリアの散乱源になりやすい。
【0039】
このような背景がある中で、発明者が詳細な検討を行った結果、チャネル層１２にショットキー金属層１３を直付けしても、安定して十分な電気特性が得られる半導体装置が供給できることを見出した。
このことは、半導体からなるチャネル層一般、例えばＭｏＳ２半導体からなるチャネル層一般にいえることであった。
特に、水素終端層をチャネルとしたダイヤモンド半導体は、ショットキーポテンシャルが約―０．６４Ｖと大きいが拡散もしやすいアルミニウム（Ａｌ）をショットキー金属層１３としても、厚さが原子層レベルの水素終端ダイヤモンドによるチャネル層１２に悪影響を与えずに、安定して十分な電気特性が得られる半導体装置が供給できることを見出した。しかも、この半導体装置１０１は、実施例のところで述べるように、３５０℃（６２３Ｋ）というような高温の環境下でも安定して十分な電気特性を示していた。
なお、高温下でも常温下と同様に安定した電気特性が得られるということは、経時変化特性にも優れるということを意味する。
このことは、半導体からなるチャネル層一般、例えばＭｏＳ２半導体からなるチャネル層一般にいえることであった。
特に、水素終端層をチャネルとしたダイヤモンド半導体は、ショットキーポテンシャルが約―０．６４Ｖと大きいが拡散もしやすいアルミニウム（Ａｌ）をショットキー金属層１３としても、厚さが原子層レベルの水素終端ダイヤモンドによるチャネル層１２に悪影響を与えずに、安定して十分な電気特性が得られる半導体装置が供給できることを見出した。しかも、この半導体装置１０１は、実施例のところで述べるように、３５０℃（６２３Ｋ）というような高温の環境下でも安定して十分な電気特性を示していた。
なお、高温下でも常温下と同様に安定した電気特性が得られるということは、経時変化特性にも優れるということを意味する。
【0040】
＜素子の製造方法＞
次に、半導体装置１０１の製造方法を、図３を用いて説明する。
まず、図３（ａ）に示すように、チャネル層１２が第１主表面に形成された半導体層１１（半導体基板）、例えば水素化終端処理したダイヤモンド基板を準備する。
水素化終端処理したダイヤモンド基板を用いる場合は、例えば、ＩｂタイプあるいはＩＩａタイプで、結晶面が１００あるいは１１１のダイヤモンドを基板として好んで用いることができる。ここで、ダイヤモンドの第１主表面は、高いキャリア移動度を確保するために、平坦で原子レベルの平滑な面であることが好ましい。その後、水素終端とした薄膜ダイヤモンド半導体層１１を、例えば、ＣＨ４ガスとＨ２ガスを用いたマイクロ波プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜する。この場合は、水素終端層がチャネル層１２になる。
次に、半導体装置１０１の製造方法を、図３を用いて説明する。
まず、図３（ａ）に示すように、チャネル層１２が第１主表面に形成された半導体層１１（半導体基板）、例えば水素化終端処理したダイヤモンド基板を準備する。
水素化終端処理したダイヤモンド基板を用いる場合は、例えば、ＩｂタイプあるいはＩＩａタイプで、結晶面が１００あるいは１１１のダイヤモンドを基板として好んで用いることができる。ここで、ダイヤモンドの第１主表面は、高いキャリア移動度を確保するために、平坦で原子レベルの平滑な面であることが好ましい。その後、水素終端とした薄膜ダイヤモンド半導体層１１を、例えば、ＣＨ４ガスとＨ２ガスを用いたマイクロ波プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜する。この場合は、水素終端層がチャネル層１２になる。
【0041】
その後、図３（ｂ）に示すように、チャネル層１２の上に直付けでショットキー金属層１３ａを被着する。ここで、ショットキー金属層１３ａの成膜法は特に限定されるものではないが、例えば、スパッタリング法、蒸着法などの物理堆積法、ＣＶＤ、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などの化学堆積法、および貼り合わせ法を挙げることができる。
ここで、ショットキー金属層１３ａは、水、炭化水素やレジスト残渣などの異物を挟まないようにして形成する。このような異物を挟むと、界面準位が発生しやすいためである。
ここで、ショットキー金属層１３ａは、水、炭化水素やレジスト残渣などの異物を挟まないようにして形成する。このような異物を挟むと、界面準位が発生しやすいためである。
【0042】
次に、図３（ｃ）に示すように、ショットキー金属層１３ａの上に緩衝膜１４ａを被着する。緩衝膜１４ａの成膜法は特に限定されるものではないが、例えば、スパッタリング法、蒸着法などの物理堆積法、ＣＶＤ、ＭＯＣＶＤなどの化学堆積法、および貼り合わせ法を挙げることができる。
【0043】
その後、ゲート電極膜１５を形成する。
このゲート電極膜１５の形成法は、リフトオフ法でも、金属膜の成膜、リソグラフィおよびエッチングによるエッチング法でもよい。ゲート電極を構成する金属膜の成膜法としては、スパッタリング法、蒸着法などの物理堆積法、ＣＶＤ、ＭＯＣＶＤなどの化学堆積法、および貼り合わせ法などを挙げることができる。
ここで、スパッタリング法としては、ＤＣスパッタリング法、ＲＦスパッタリング法などを挙げることができるが、スループットの観点からはＲＦスパッタリング法がより好ましい。蒸着法としては、加熱蒸着法や電子線蒸着法などを挙げることができる。ゲート電極１５の材料としてポリシリコンを用いるときは、ポリシリコンの成膜法としてＣＶＤ法を好んで用いることができる。この際、リン（Ｐ）などのドーパントを添加して、低抵抗化しておくことが好ましい。
このゲート電極膜１５の形成法は、リフトオフ法でも、金属膜の成膜、リソグラフィおよびエッチングによるエッチング法でもよい。ゲート電極を構成する金属膜の成膜法としては、スパッタリング法、蒸着法などの物理堆積法、ＣＶＤ、ＭＯＣＶＤなどの化学堆積法、および貼り合わせ法などを挙げることができる。
ここで、スパッタリング法としては、ＤＣスパッタリング法、ＲＦスパッタリング法などを挙げることができるが、スループットの観点からはＲＦスパッタリング法がより好ましい。蒸着法としては、加熱蒸着法や電子線蒸着法などを挙げることができる。ゲート電極１５の材料としてポリシリコンを用いるときは、ポリシリコンの成膜法としてＣＶＤ法を好んで用いることができる。この際、リン（Ｐ）などのドーパントを添加して、低抵抗化しておくことが好ましい。
【0044】
しかる後、緩衝膜１４ａおよびショットキー金属層１３ａを加工して、それぞれ緩衝膜１４およびショットキー金属層１３とする（図３（ｄ））。
なお、上記方法に代えて、チャネル層１２の上に、リフトオフ法で、ショットキー金属層１３、緩衝膜１４およびゲート電極１５を順次形成してもよい。
なお、上記方法に代えて、チャネル層１２の上に、リフトオフ法で、ショットキー金属層１３、緩衝膜１４およびゲート電極１５を順次形成してもよい。
【0045】
その後、図３（ｅ）に示すように、ソース電極１６およびドレイン電極１７を形成する。
ソース電極１６およびドレイン電極１７の形成法は、リフトオフ法でも、金属膜の成膜、リソグラフィおよびエッチングによるエッチング法でもよい。ゲート電極を構成する金属膜の成膜法としては、スパッタリング法、蒸着法などの物理堆積法、ＣＶＤ、ＭＯＣＶＤなどの化学堆積法、および貼り合わせ法などを挙げることができる。
以上の工程により、半導体装置１０１は製造される。
なお、上記では、ゲート電極１５をソース電極１６およびドレイン電極１７より先に形成する方法を説明したが、ソース電極１６およびドレイン電極１７を形成してからゲート電極１５を形成してもよい。
ソース電極１６およびドレイン電極１７の形成法は、リフトオフ法でも、金属膜の成膜、リソグラフィおよびエッチングによるエッチング法でもよい。ゲート電極を構成する金属膜の成膜法としては、スパッタリング法、蒸着法などの物理堆積法、ＣＶＤ、ＭＯＣＶＤなどの化学堆積法、および貼り合わせ法などを挙げることができる。
以上の工程により、半導体装置１０１は製造される。
なお、上記では、ゲート電極１５をソース電極１６およびドレイン電極１７より先に形成する方法を説明したが、ソース電極１６およびドレイン電極１７を形成してからゲート電極１５を形成してもよい。
【0046】
本発明の半導体装置１０１は、半導体の表層部に形成されて散乱や準位の少ない２次元キャリアガス層などのチャネル層１２のキャリアを直付けのショットキー金属層１３と緩衝膜１４を介してゲート電極１５により制御されるため、急峻なオン／オフ特性などスイッチング特性が得られる。その上で、ゲートリーク電流が少なく、ノーマリーオフ動作に好適な半導体装置となる。
特に、水素終端されたダイヤモンドを用い、半導体層１１をダイヤモンド、チャネル層１２を水素終端されたダイヤモンドの表層部とすると、キャリア移動度は特段に高くなり、急峻なオン／オフ特性などスイッチング特性が得られる。加えて、ダイヤモンド半導体層１１は、高い熱伝導率と耐熱性を有し、絶縁破壊電界強度も高く、半導体装置１０１は、それらの良好な特性を備えたものとなる。
特に、水素終端されたダイヤモンドを用い、半導体層１１をダイヤモンド、チャネル層１２を水素終端されたダイヤモンドの表層部とすると、キャリア移動度は特段に高くなり、急峻なオン／オフ特性などスイッチング特性が得られる。加えて、ダイヤモンド半導体層１１は、高い熱伝導率と耐熱性を有し、絶縁破壊電界強度も高く、半導体装置１０１は、それらの良好な特性を備えたものとなる。
【0047】
また、半導体装置１０１を有したパワーデバイスは、キャリア移動度が高く、急峻なオン／オフ特性などスイッチング特性が優れ、かつ、ゲートリーク電流が少なく、ノーマリーオフ動作に好適な省電力型のパワーデバイスになる。
また、半導体装置１０１を有した制御用電子装置は、急峻なオン／オフ特性などスイッチング特性が優れ、リーク電流が少なく、ノーマリーオフ動作に好適な省電力型の制御用電子装置になる。
また、半導体装置１０１を有した制御用電子装置は、急峻なオン／オフ特性などスイッチング特性が優れ、リーク電流が少なく、ノーマリーオフ動作に好適な省電力型の制御用電子装置になる。
【0048】
（第２の実施の形態）
＜素子の構造と特徴＞
実施の形態１では、ショットキー金属層１３とゲート電極１５のゲート長が等しくオンザライン状に形成された場合を示したが、ショットキー金属層１３とゲート電極１５の大きさの関係は等しい場合に限らない。
実施の形態２では、図４に示すように、ゲート電極２５の大きさ（ゲート長）がショットキー金属層２３のそれより大きく、ゲート電極２５がショットキー金属層２３を覆いかぶさる構造（オーバーハング構造）の半導体装置２０１について説明する。
＜素子の構造と特徴＞
実施の形態１では、ショットキー金属層１３とゲート電極１５のゲート長が等しくオンザライン状に形成された場合を示したが、ショットキー金属層１３とゲート電極１５の大きさの関係は等しい場合に限らない。
実施の形態２では、図４に示すように、ゲート電極２５の大きさ（ゲート長）がショットキー金属層２３のそれより大きく、ゲート電極２５がショットキー金属層２３を覆いかぶさる構造（オーバーハング構造）の半導体装置２０１について説明する。
【0049】
半導体装置２０１は、半導体の第１主表面がチャネル層２２になっている半導体層２１、チャネル層２２に接して形成されたショットキー金属層２３、ショットキー金属層２３上にオーバーハングして形成された緩衝膜２４、緩衝膜２４上に形成されたゲート電極２５、チャネル層２２に接して形成されてチャネル層２２とオーミックコンタクトするソース電極２６およびドレイン電極２７を有する。ここで、各パーツ、すなわち、半導体層２１、チャネル層２２、ショットキー金属層２３、緩衝膜２４、ゲート電極２５、ソース電極２６およびドレイン電極２７は実施の形態１と同様のものである。
【0050】
ゲート電極２５は、絶縁膜２９によりソース電極２６およびドレイン電極２７とは電気的に絶縁されている。
絶縁膜２９は、製造方法のところで述べるように、絶縁体膜のコンフォーマル形成と異方性エッチングを組み合わせた側壁形成法による絶縁膜であることが好ましい。この方法によると、ゲート電極２５－ソース電極２６間およびゲート電極２５－ドレイン電極２７間を自己整合的かつ極めて高い精度で形成することが可能になり、距離ｄも極めて小さくすることができる。例えば、距離ｄを２ｎｍとすることも可能である。距離ｄが小さくなると、キャリアは高速に移動し、半導体装置２０１のスイッチング速度（オン／オフ速度）を高めることができる。また、距離ｄの精度が高まると、スイッチング速度のばらつきも少ないものとなるという効果が得られる。
絶縁膜２９は、製造方法のところで述べるように、絶縁体膜のコンフォーマル形成と異方性エッチングを組み合わせた側壁形成法による絶縁膜であることが好ましい。この方法によると、ゲート電極２５－ソース電極２６間およびゲート電極２５－ドレイン電極２７間を自己整合的かつ極めて高い精度で形成することが可能になり、距離ｄも極めて小さくすることができる。例えば、距離ｄを２ｎｍとすることも可能である。距離ｄが小さくなると、キャリアは高速に移動し、半導体装置２０１のスイッチング速度（オン／オフ速度）を高めることができる。また、距離ｄの精度が高まると、スイッチング速度のばらつきも少ないものとなるという効果が得られる。
【0051】
半導体装置２０１では、ゲート電極２５がショットキー金属層２３に対してオーバーハングし、かつオーバーハング領域Ｒにおいてゲート電極２５がチャネル層２２に対してショットキー金属層２３を介さずに直接対向するため、チャネル層２２に形成される空乏層やキャリアに対してゲート長方向に分布をもたせることが可能になる。この分布の調整により、半導体装置２０１のスイッチング速度を高めることが可能になる。
【0052】
＜素子の製造方法＞
次に、半導体装置２０１の製造方法を、図５を用いて説明する。
まず、図５（ａ）に示すように、チャネル層２２が第１主表面に形成された半導体層２１（半導体基板）、例えば水素化終端処理したダイヤモンド基板を準備する。
水素化終端処理したダイヤモンド基板を用いる場合は、例えば、ＩｂタイプあるいはＩＩａタイプで、結晶面が１００あるいは１１１のダイヤモンドを基板として好んで用いることができる。ここで、ダイヤモンドの第１主表面は、高いキャリア移動度を確保するために、平坦で原子レベルの平滑な面であることが好ましい。その後、水素終端とした薄膜ダイヤモンド半導体層２１を、例えば、ＣＨ４ガスとＨ２ガスを用いたマイクロ波プラズマＣＶＤにより成膜する。この場合は、水素終端層がチャネル層２２になる。
次に、半導体装置２０１の製造方法を、図５を用いて説明する。
まず、図５（ａ）に示すように、チャネル層２２が第１主表面に形成された半導体層２１（半導体基板）、例えば水素化終端処理したダイヤモンド基板を準備する。
水素化終端処理したダイヤモンド基板を用いる場合は、例えば、ＩｂタイプあるいはＩＩａタイプで、結晶面が１００あるいは１１１のダイヤモンドを基板として好んで用いることができる。ここで、ダイヤモンドの第１主表面は、高いキャリア移動度を確保するために、平坦で原子レベルの平滑な面であることが好ましい。その後、水素終端とした薄膜ダイヤモンド半導体層２１を、例えば、ＣＨ４ガスとＨ２ガスを用いたマイクロ波プラズマＣＶＤにより成膜する。この場合は、水素終端層がチャネル層２２になる。
【0053】
その後、図５（ｂ）に示すように、リフトオフ法、または成膜とエッチングによりチャネル層２２の上に直付けでショットキー金属層２３を形成する。
【0054】
次に、図５（ｃ）に示すように、ショットキー金属層２３の上に緩衝膜２４ａを被着する。緩衝膜２４ａの成膜法は特に限定されるものではないが、例えば、スパッタリング法、蒸着法などの物理堆積法、およびＣＶＤ、ＭＯＣＶＤなどの化学堆積法を挙げることができる。
【0055】
その後、ショットキー金属層２３よりサイズの大きなゲート電極膜２５を形成する。
このゲート電極膜２５の形成法は、リフトオフ法でも、金属膜の成膜、リソグラフィおよびエッチングによるエッチング法でもよい。この際、緩衝膜２４ａも加工して、緩衝膜２４とする（図５（ｄ））。
このゲート電極膜２５の形成法は、リフトオフ法でも、金属膜の成膜、リソグラフィおよびエッチングによるエッチング法でもよい。この際、緩衝膜２４ａも加工して、緩衝膜２４とする（図５（ｄ））。
【0056】
しかる後、絶縁膜をコンフォーマルに形成し、異方性エッチングを行って、少なくともゲート電極２５の側壁に絶縁膜２９を形成する（図５（ｅ））。ここで、絶縁膜としては、例えば、ＳｉＯｘ、ＳｉＯＮ、ＳｉＮｘ、Ａｌ２Ｏ３およびＨｆＯｘなどを用いることができる。
【0057】
その後、図５（ｆ）に示すように、ソース電極２６およびドレイン電極２７を形成する。
ソース電極２６およびドレイン電極２７の形成法は、リフトオフ法でも、金属膜の成膜、リソグラフィおよびエッチングによるエッチング法でもよい。ゲート電極を構成する金属膜の成膜法としては、スパッタリング法、蒸着法などの物理堆積法、およびＣＶＤ、ＭＯＣＶＤなどの化学堆積法などを挙げることができる。
以上の工程により、半導体装置２０１は製造される。
ソース電極２６およびドレイン電極２７の形成法は、リフトオフ法でも、金属膜の成膜、リソグラフィおよびエッチングによるエッチング法でもよい。ゲート電極を構成する金属膜の成膜法としては、スパッタリング法、蒸着法などの物理堆積法、およびＣＶＤ、ＭＯＣＶＤなどの化学堆積法などを挙げることができる。
以上の工程により、半導体装置２０１は製造される。
【0058】
半導体装置２０１は、半導体の表層部に形成されて散乱や準位の少ないチャネル層２２のキャリアを直付けのショットキー金属２３と緩衝膜２４を介してゲート電極２５により制御され、かつゲート電極２５－ソース電極２６間およびゲート電極２５－ドレイン電極２７間の距離ｄを自己整合的かつ極めて高い精度で形成することが可能になり、距離ｄも極めて小さくすることができる。さらに、チャネル層２２に形成される空乏層やキャリアに対してゲート長方向に分布をもたせることが可能になる。
このため、半導体装置２０１は、急峻なオン／オフ特性などスイッチング特性が得られ、かつゲートリーク電流が少なく、ノーマリーオフ動作に好適な半導体装置となる。
このため、半導体装置２０１は、急峻なオン／オフ特性などスイッチング特性が得られ、かつゲートリーク電流が少なく、ノーマリーオフ動作に好適な半導体装置となる。
【0059】
（第３の実施の形態）
第３の実施の形態は、カーボンナノチューブを半導体層とし、カーボンナノチューブの表面層をチャネル層３２とした場合であり、その半導体装置３０１の構成を図６に示す。
半導体装置３０１は、チャネル層３２に接して形成されたショットキー金属層３３、ショットキー金属層３３上に形成された緩衝膜３４、緩衝膜３４上に形成されたゲート電極３５、チャネル層３２に接して形成されてチャネル層３２とオーミックコンタクトするソース電極３６およびドレイン電極３７を有する。ここで、ショットキー金属層３３、緩衝膜３４、ゲート電極３５、ソース電極３６およびドレイン電極３７は実施の形態１と同様のものである。
半導体装置３０１は、カーボンナノチューブからなる半導体の表層部に形成されて散乱や準位の少ないチャネル層３２のキャリアを、チャネル層３２に直付けのショットキー金属３３と緩衝膜３４を介してゲート電極３５により制御される。このため、半導体装置３０１は、急峻なオン／オフ特性などスイッチング特性が得られ、かつゲートリーク電流が少なく、ノーマリーオフ動作に好適な半導体装置となる。
第３の実施の形態は、カーボンナノチューブを半導体層とし、カーボンナノチューブの表面層をチャネル層３２とした場合であり、その半導体装置３０１の構成を図６に示す。
半導体装置３０１は、チャネル層３２に接して形成されたショットキー金属層３３、ショットキー金属層３３上に形成された緩衝膜３４、緩衝膜３４上に形成されたゲート電極３５、チャネル層３２に接して形成されてチャネル層３２とオーミックコンタクトするソース電極３６およびドレイン電極３７を有する。ここで、ショットキー金属層３３、緩衝膜３４、ゲート電極３５、ソース電極３６およびドレイン電極３７は実施の形態１と同様のものである。
半導体装置３０１は、カーボンナノチューブからなる半導体の表層部に形成されて散乱や準位の少ないチャネル層３２のキャリアを、チャネル層３２に直付けのショットキー金属３３と緩衝膜３４を介してゲート電極３５により制御される。このため、半導体装置３０１は、急峻なオン／オフ特性などスイッチング特性が得られ、かつゲートリーク電流が少なく、ノーマリーオフ動作に好適な半導体装置となる。
【0060】
（第４の実施の形態）
第４の実施の形態は、図７に示すように、第３の実施の形態で説明した半導体装置３０１を多数用いた半導体装置３０２である。
半導体装置３０２は、半導体装置３０１を多数並列に並べ、各半導体装置３０１のゲート電極３５、ソース電極３６よびドレイン電極３７をそれぞれ電気的に繋いだゲート集電局４５、ソース集電極４６よびドレイン集電極４７を備える。
半導体装置３０２は、多数のトランジスタが並列に配置されることにより大電流対応となるため、特にパワー用途に適する半導体装置である。
第４の実施の形態は、図７に示すように、第３の実施の形態で説明した半導体装置３０１を多数用いた半導体装置３０２である。
半導体装置３０２は、半導体装置３０１を多数並列に並べ、各半導体装置３０１のゲート電極３５、ソース電極３６よびドレイン電極３７をそれぞれ電気的に繋いだゲート集電局４５、ソース集電極４６よびドレイン集電極４７を備える。
半導体装置３０２は、多数のトランジスタが並列に配置されることにより大電流対応となるため、特にパワー用途に適する半導体装置である。
【実施例】
【0061】
以下では実施例により本発明をさらに詳細に説明するが、この実施例はあくまで本発明の理解を助けるためここに挙げたものであり、本発明をこれに限定するものではない。
【0062】
（実施例１）
実施例１では、ショットキー金属層５３として厚さ２０ｎｍのアルミニウム（Ａｌ）を用いた半導体装置５０１試料を作製した。ここでは、その試料の作製方法と、電気特性を評価した結果について述べる。
実施例１では、ショットキー金属層５３として厚さ２０ｎｍのアルミニウム（Ａｌ）を用いた半導体装置５０１試料を作製した。ここでは、その試料の作製方法と、電気特性を評価した結果について述べる。
【0063】
＜試料の作製＞
以下、試料の作製工程を断面図である図８を参照しながら説明する。
最初に、基板としてＩｂ型絶縁性（１００）面方位ダイヤモンド基板（高圧高温製）を用い、その上に半導体層５１として、マイクロ波プラズマ気相成長（ＭＰＣＶＤ）法を用いてダイヤモンドエピタキシャル層を形成した。
以下、試料の作製工程を断面図である図８を参照しながら説明する。
最初に、基板としてＩｂ型絶縁性（１００）面方位ダイヤモンド基板（高圧高温製）を用い、その上に半導体層５１として、マイクロ波プラズマ気相成長（ＭＰＣＶＤ）法を用いてダイヤモンドエピタキシャル層を形成した。
【0064】
ダイヤモンドエピタキシャル層の形成条件は以下の通りである。
原料ガス： メタン（ＣＨ４），流量０．５ｓｃｃｍ
キャリア（希釈）ガス： 水素（Ｈ２），流量５００ｓｃｃｍ
ＣＨ４／Ｈ２比： ０．１％
成長中圧力： ８０Ｔｏｒｒ（１０．７ＫＰａ）
マイクロ波パワー： ８００－９５０Ｗ
基板温度： ８００－９５０℃
成長時間： ２－５時間
エピタキシャル層の厚さ：１００－２５０ｎｍ
エピタキシャル層成膜後、メタンガスの供給を止め、エピタキシャル層を３０分間水素雰囲気下で基板温度に保って、ダイヤモンド層の表面を水素終端して、チャネル層５２ａを形成した（図８（ａ））。そして、試料を３日間大気中で保管した。
原料ガス： メタン（ＣＨ４），流量０．５ｓｃｃｍ
キャリア（希釈）ガス： 水素（Ｈ２），流量５００ｓｃｃｍ
ＣＨ４／Ｈ２比： ０．１％
成長中圧力： ８０Ｔｏｒｒ（１０．７ＫＰａ）
マイクロ波パワー： ８００－９５０Ｗ
基板温度： ８００－９５０℃
成長時間： ２－５時間
エピタキシャル層の厚さ：１００－２５０ｎｍ
エピタキシャル層成膜後、メタンガスの供給を止め、エピタキシャル層を３０分間水素雰囲気下で基板温度に保って、ダイヤモンド層の表面を水素終端して、チャネル層５２ａを形成した（図８（ａ））。そして、試料を３日間大気中で保管した。
【0065】
次に、図８（ｂ）に示すように、レーザー露光機（ナノシステムソリューションズ社製）を用いたリフトオフ法によりオーミックコンタクトのソース電極５６およびドレイン電極５７を水素終端ダイヤモンド表面であるチャネル層５２ａ上に直接接触させて形成した。ここで、ソース電極５６およびドレイン電極５７は、厚さ１０ｎｍのパラジウム（Ｐｄ）、厚さ１０ｎｍのチタン（Ｔｉ）および厚さ１００ｎｍの金（Ａｕ）を順次積層したものとし、電子ビーム蒸発器（アールデック製）を使用して堆積させた。なお、Ｐｄはオーミックコンタクト、Ｔｉは密着層の機能をもつ。
【0066】
その後、図８（ｃ）に示すように、酸素プラズマを使用してメサ構造によってデバイスを分離した。ここで、同図中の５９は、酸素プラズマによる電気的不伝導層（絶縁体層）を示し、チャネル層５２は絶縁体層５９により電気的に隔離される。
【0067】
しかる後、図８（ｄ）に示すように、Ｈ終端ダイヤモンドへのショットキー金属層５３として、厚さ２０ｎｍのＡｌ薄膜を電子ビーム蒸発器（アールデック製）を用いて堆積させた。ここで、電子ビーム蒸発器のベース圧力は１０－７Ｐａ未満とした。
次に、図８（ｅ）に示すように、緩衝膜（絶縁体膜）５４として、厚さ２５ｎｍのＡｌ２Ｏ３をショットキー金属層５３上に原子層堆積（ＡＬＤ）によって形成した。ＡＬＤ装置としては、ＳＵＮＡＬＥ Ｒ－１００Ｂ（Ｐｉｃｏｓｕｎ社）を用いた。
ここで、形成温度は３９３Ｋとした。また、ＭＩＭＳ－ＦＥＴの高温電気的挙動を調べる実験用に、厚さ２５ｎｍのＡＬＤ－Ａｌ２Ｏ３を５７３Ｋで堆積させた試料も作製した。
その後、図８（ｆ）に示すように、Ａｌ２Ｏ３からなる緩衝膜５４上に厚さ１０ｎｍのＴｉおよび厚さ１００ｎｍのＡｕを順次堆積させてＴｉ／Ａｕからなるゲート電極５５を形成して、特性を評価するための半導体装置５０１を得た。
次に、図８（ｅ）に示すように、緩衝膜（絶縁体膜）５４として、厚さ２５ｎｍのＡｌ２Ｏ３をショットキー金属層５３上に原子層堆積（ＡＬＤ）によって形成した。ＡＬＤ装置としては、ＳＵＮＡＬＥ Ｒ－１００Ｂ（Ｐｉｃｏｓｕｎ社）を用いた。
ここで、形成温度は３９３Ｋとした。また、ＭＩＭＳ－ＦＥＴの高温電気的挙動を調べる実験用に、厚さ２５ｎｍのＡＬＤ－Ａｌ２Ｏ３を５７３Ｋで堆積させた試料も作製した。
その後、図８（ｆ）に示すように、Ａｌ２Ｏ３からなる緩衝膜５４上に厚さ１０ｎｍのＴｉおよび厚さ１００ｎｍのＡｕを順次堆積させてＴｉ／Ａｕからなるゲート電極５５を形成して、特性を評価するための半導体装置５０１を得た。
【0068】
＜特性評価＞
図９は、上記方法によって作製した、ゲート長（Ｌｇ）５μｍ、ゲート幅（Ｗｇ）１００μｍ、ソース―ゲート間距離（Ｌｓｇ）５μｍ、およびゲート―ドレイン間距離（Ｌｇｄ）５μｍのＭＩＭＳ－ＦＥＴのトランジスタ特性の一例を示す。電気特性の評価には、２６００Ｂ（ケースレー製）を用いた。
図９（ａ）は、ゲート電圧Ｖｇを０Ｖから－６Ｖまで－０．５Ｖのステップで変化させたときのドレイン電圧に対するドレイン電流依存性を示す。良好なトランジスタ特性が得られている。
図９（ｂ）は、ドレイン電圧（ドレイン－ソース間電圧）－８ＶにおけるＭＩＭＳ－ＦＥＴの伝達曲線である。この図の中に挿入した図は、図９（ｂ）の測定データを基にして縦軸を｜－Ｉｄｓ｜０．５に換えてリプロットしたものであるが、そこからしきい値電圧Ｖｔｈは－０．６４Ｖと計算され、ノーマリーオフの動作をしていることがわかる。
図９（ｃ）は、Ｖｇ＝０Ｖとし、ドレインに最大－２００Ｖを印加したときのドレイン電圧に対するドレインリーク電流の依存性を示す。ドレインに－２００Ｖまで電圧をかけてもドレインリーク電流は絶対値で１６ｎＡ以下という低い値に収まっていることがわかる。
図９は、上記方法によって作製した、ゲート長（Ｌｇ）５μｍ、ゲート幅（Ｗｇ）１００μｍ、ソース―ゲート間距離（Ｌｓｇ）５μｍ、およびゲート―ドレイン間距離（Ｌｇｄ）５μｍのＭＩＭＳ－ＦＥＴのトランジスタ特性の一例を示す。電気特性の評価には、２６００Ｂ（ケースレー製）を用いた。
図９（ａ）は、ゲート電圧Ｖｇを０Ｖから－６Ｖまで－０．５Ｖのステップで変化させたときのドレイン電圧に対するドレイン電流依存性を示す。良好なトランジスタ特性が得られている。
図９（ｂ）は、ドレイン電圧（ドレイン－ソース間電圧）－８ＶにおけるＭＩＭＳ－ＦＥＴの伝達曲線である。この図の中に挿入した図は、図９（ｂ）の測定データを基にして縦軸を｜－Ｉｄｓ｜０．５に換えてリプロットしたものであるが、そこからしきい値電圧Ｖｔｈは－０．６４Ｖと計算され、ノーマリーオフの動作をしていることがわかる。
図９（ｃ）は、Ｖｇ＝０Ｖとし、ドレインに最大－２００Ｖを印加したときのドレイン電圧に対するドレインリーク電流の依存性を示す。ドレインに－２００Ｖまで電圧をかけてもドレインリーク電流は絶対値で１６ｎＡ以下という低い値に収まっていることがわかる。
【0069】
図１０は、比較例としてのＭＥＳＦＥＴおよびＭＯＳＦＥＴと、本発明のＭＩＭＳ－ＦＥＴとの電気特性の比較を示す。
ここで、ＭＥＳＦＥＴは緩衝膜５４を、ＭＯＳＦＥＴはショットキー金属層５３を省いた以外、実施例１の半導体装置５０１と同様の構造を、同様の方法で作製した試料である。
図１０（ａ）から（ｃ）は電気伝達曲線を示し、（ａ）はＭＥＳＦＥＴ、（ｂ）はＭＯＳＦＥＴおよび（ｃ）はＭＩＭＳ－ＦＥＴの場合である。この図から、ＭＩＭＳ－ＦＥＴは、ＭＥＳＦＥＴと同様に、ノーマリーオフ動作をしていることがわかる。一方、ＭＯＳＦＥＴはノーマリーオン動作である。
図１０（ｄ）から（ｆ）は、ドレイン電圧Ｖｄを－８Ｖに固定したときのゲートリーク電流特性、すなわちゲート電極とソース電極の間に流れる電流｜ＩＧ｜を示し、（ｄ）はＭＥＳＦＥＴ、（ｅ）はＭＯＳＦＥＴおよび（ｆ）はＭＩＭＳ－ＦＥＴの場合である。ＭＩＭＳ－ＦＥＴは、ＭＯＳＦＥＴと同様にゲートリーク電流は極めて少ない。一方、ＭＥＳＦＥＴはゲートリーク｜ＩＧ｜が大きく、例えばゲート電圧Ｖｇが‐２Ｖのときには１０－５Ａに近いリーク電流が流れる。ＭＩＭＳ－ＦＥＴのリーク電流｜ＩＧ｜は、同様の条件で約５×１０－１２Ａである。
この結果から、ＭＩＭＳ－ＦＥＴのみ、ノーマリーオフ動作と低リーク電流を両立して達成できることが実証された。
ここで、ＭＥＳＦＥＴは緩衝膜５４を、ＭＯＳＦＥＴはショットキー金属層５３を省いた以外、実施例１の半導体装置５０１と同様の構造を、同様の方法で作製した試料である。
図１０（ａ）から（ｃ）は電気伝達曲線を示し、（ａ）はＭＥＳＦＥＴ、（ｂ）はＭＯＳＦＥＴおよび（ｃ）はＭＩＭＳ－ＦＥＴの場合である。この図から、ＭＩＭＳ－ＦＥＴは、ＭＥＳＦＥＴと同様に、ノーマリーオフ動作をしていることがわかる。一方、ＭＯＳＦＥＴはノーマリーオン動作である。
図１０（ｄ）から（ｆ）は、ドレイン電圧Ｖｄを－８Ｖに固定したときのゲートリーク電流特性、すなわちゲート電極とソース電極の間に流れる電流｜ＩＧ｜を示し、（ｄ）はＭＥＳＦＥＴ、（ｅ）はＭＯＳＦＥＴおよび（ｆ）はＭＩＭＳ－ＦＥＴの場合である。ＭＩＭＳ－ＦＥＴは、ＭＯＳＦＥＴと同様にゲートリーク電流は極めて少ない。一方、ＭＥＳＦＥＴはゲートリーク｜ＩＧ｜が大きく、例えばゲート電圧Ｖｇが‐２Ｖのときには１０－５Ａに近いリーク電流が流れる。ＭＩＭＳ－ＦＥＴのリーク電流｜ＩＧ｜は、同様の条件で約５×１０－１２Ａである。
この結果から、ＭＩＭＳ－ＦＥＴのみ、ノーマリーオフ動作と低リーク電流を両立して達成できることが実証された。
【0070】
図１１および図１２は、半導体装置５０１のＭＩＭＳ－ＦＥＴ試料の電気伝達曲線の使用環境温度依存性を示す。すなわち、図１１（ａ）は使用環境（測定環境）を３００Ｋ、図１１（ｂ）は４２３Ｋ、図１２（ａ）は５２３Ｋ、そして図１２（ｂ）は６２３Ｋとしたときの電気伝達曲線を示す。ここで、半導体装置５０１の緩衝膜５４は５７３Ｋで成膜したＡＬＤ－Ａｌ２Ｏ３とした。ＭＩＭＳ－ＦＥＴの寸法は、Ｌｇ＝６μｍ、Ｗｇ＝５０μｍ、Ｌｓｇ＝４μｍおよびＬｇｄ＝２２μｍである。
その結果、ＭＩＭＳ－ＦＥＴ試料は、少なくとも６２３Ｋまでノーマリーオフ動作を示すことが確認された。
その結果、ＭＩＭＳ－ＦＥＴ試料は、少なくとも６２３Ｋまでノーマリーオフ動作を示すことが確認された。
【0071】
図１３および１４は、半導体装置５０１のＭＩＭＳ－ＦＥＴ試料の電気的パラメータの熱安定性を示す。すなわち、図１３（ａ）はＶｇ＝－３Ｖおよび－４Ｖにおける最大ドレイン電流、図１３（ｂ）はＳＳ値、図１４（ａ）はＶｇ＝－５Ｖにおけるドレイン電流とＶｇ＝０Ｖにおけるドレイン電流（オン/オフ）比、そして図１４（ｂ）はしきい値電圧の環境温度依存性を示す。ここで、半導体装置５０１の緩衝膜５４は５７３Ｋで成膜したＡＬＤ－Ａｌ２Ｏ３とした。ＭＩＭＳ－ ＦＥＴの寸法は、Ｌｇ＝６μｍ、Ｗｇ＝５０μｍ、Ｌｓｇ＝４μｍおよびＬｇｄ＝２２μｍである。
【0072】
最大ドレイン電流（Ｉｄｍａｘ）は、図１３（ａ）に示すように、Ｖｇ＝－４Ｖ、３００Ｋで１３．５ｍＡ／ｍｍである。測定温度が上昇すると、最大ドレイン電流Ｉｄｍａｘは、４７３Ｋで約１１．５ｍＡ／ｍｍ、６２３Ｋで４．７ｍＡ／ｍｍに低下するが、６２３Ｋでも十分大きな最大ドレイン電流Ｉｄｍａｘが得られることが確認された。
【0073】
ＳＳ（Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｌｏｐｅ）は、下記式（Ａ１）によって与えられ、Ｃｄｅｐを半導体のデプリーション容量、Ｃｉｔを（欠陥による）界面容量、Ｃｉを絶縁体容量、Ｔを温度、ｑを電子の電荷およびκをボルツマン定数とすると、下記式（Ａ２）によって関連づけられるパラメータである。
【0074】
ＳＳ＝ｄＶｇ／ｄ（ｌｏｇ１０（Ｉｄ）） ・・・（Ａ１）
ＳＳ＝（κＴ／ｑ）・ｌｏｇ１０〔１＋（Ｃｄｅｐ＋Ｃｉｔ）／Ｃｉ〕 ・・・（Ａ２）
ＳＳ＝（κＴ／ｑ）・ｌｏｇ１０〔１＋（Ｃｄｅｐ＋Ｃｉｔ）／Ｃｉ〕 ・・・（Ａ２）
【0075】
ＳＳ値は、図１３（ｂ）に示されるように、３００Ｋでは７６ｍＶ／ｄｅｃと低い値であった。これは、アルミニウム／水素終端ダイヤモンドの界面密度が低いことを示唆している。本発明のＭＩＳ－ＦＥＴのＳＳ値は、ＭＯＳＦＥＴのそれ（１２０ｍＶ／ｄｅｃ）よりはるかに低い値である。
【0076】
また、ドレイン電流（オン/オフ）比は、図１４（ａ）に示されるように、高温環境ほど低下する傾向にあるが、６２３Ｋでも１０６以上という十分大きなオン/オフ比が得られた。
また、図１４（ｂ）に示されるように、しきい値電圧も３００Ｋから６２３Ｋに亘って－０．５Ｖ～－０．２Ｖの範囲に収まっており、全ての温度域でノーマリーオフの動作になっていることが確認された。
また、図１４（ｂ）に示されるように、しきい値電圧も３００Ｋから６２３Ｋに亘って－０．５Ｖ～－０．２Ｖの範囲に収まっており、全ての温度域でノーマリーオフの動作になっていることが確認された。
【0077】
（実施例２）
実施例２は、ショットキー金属層５３として厚さ２０ｎｍのチタン（Ｔｉ）を用いた場合で、ショットキー金属層５３の材料以外は実施例１と同様の条件で作製した試料を用いて、その電気特性を評価した。
その結果を図１５に示す。ここで、トランジスタの 寸法は、Ｌｇ＝１０μｍ、Ｗｇ＝１００μｍ、Ｌｓｇ＝Ｌｇｄ＝５μｍである。
図１５（ａ）は、ゲート電圧Ｖｇを０Ｖから－５Ｖまで－０．５Ｖのステップで変化させたときのドレイン電圧に対するドレイン電流依存性を示す。良好なトランジスタ特性が得られている。
図１５（ｂ）は、ドレイン電圧－８ＶにおけるＭＩＭＳ－ＦＥＴの伝達曲線である。
図１５（ｃ）は、図１５（ｂ）の測定データを基にして縦軸を｜－Ｉｄｓ｜０．５に換えてリプロットしたものであるが、そこからしきい値電圧Ｖｔｈは‐０．０４Ｖと計算され、ノーマリーオフの動作をすることがわかった。ＭＩＭＳ－ＦＥＴのしきい値電圧Ｖｔｈは、ショットキー金属層５３の材料の選択によって調整できることが確認された。
実施例２は、ショットキー金属層５３として厚さ２０ｎｍのチタン（Ｔｉ）を用いた場合で、ショットキー金属層５３の材料以外は実施例１と同様の条件で作製した試料を用いて、その電気特性を評価した。
その結果を図１５に示す。ここで、トランジスタの 寸法は、Ｌｇ＝１０μｍ、Ｗｇ＝１００μｍ、Ｌｓｇ＝Ｌｇｄ＝５μｍである。
図１５（ａ）は、ゲート電圧Ｖｇを０Ｖから－５Ｖまで－０．５Ｖのステップで変化させたときのドレイン電圧に対するドレイン電流依存性を示す。良好なトランジスタ特性が得られている。
図１５（ｂ）は、ドレイン電圧－８ＶにおけるＭＩＭＳ－ＦＥＴの伝達曲線である。
図１５（ｃ）は、図１５（ｂ）の測定データを基にして縦軸を｜－Ｉｄｓ｜０．５に換えてリプロットしたものであるが、そこからしきい値電圧Ｖｔｈは‐０．０４Ｖと計算され、ノーマリーオフの動作をすることがわかった。ＭＩＭＳ－ＦＥＴのしきい値電圧Ｖｔｈは、ショットキー金属層５３の材料の選択によって調整できることが確認された。
【0078】
（実施例３）
実施例３は、ショットキー金属層５３として厚さ２０ｎｍのコバルト（Ｃｏ）を用いた場合で、ショットキー金属層５３の材料以外は実施例１と同様の条件で作製した試料を用いて、その電気特性を評価した。
その結果を図１６に示す。ここで、トランジスタの 寸法は、Ｌｇ＝１０μｍ、Ｗｇ＝１００μｍ、Ｌｓｇ＝Ｌｇｄ＝５μｍである。
図１６（ａ）は、ゲート電圧Ｖｇを０Ｖから－４Ｖまで－０．５Ｖのステップで変化させたときのドレイン電圧に対するドレイン電流依存性を示す。良好なトランジスタ特性が得られている。
図１６（ｂ）は、ドレイン電圧－８ＶにおけるＭＩＭＳ－ＦＥＴの伝達曲線である。
図１６（ｃ）は、図１６（ｂ）の測定データを基にして縦軸を｜－Ｉｄｓ｜０．５に換えてリプロットしたものであるが、そこからしきい値電圧Ｖｔｈは約０Ｖと計算された。ＭＩＭＳ－ＦＥＴのしきい値電圧Ｖｔｈは、ショットキー金属層５３の材料の選択によって調整できることが実施例３においても確認された。
実施例３は、ショットキー金属層５３として厚さ２０ｎｍのコバルト（Ｃｏ）を用いた場合で、ショットキー金属層５３の材料以外は実施例１と同様の条件で作製した試料を用いて、その電気特性を評価した。
その結果を図１６に示す。ここで、トランジスタの 寸法は、Ｌｇ＝１０μｍ、Ｗｇ＝１００μｍ、Ｌｓｇ＝Ｌｇｄ＝５μｍである。
図１６（ａ）は、ゲート電圧Ｖｇを０Ｖから－４Ｖまで－０．５Ｖのステップで変化させたときのドレイン電圧に対するドレイン電流依存性を示す。良好なトランジスタ特性が得られている。
図１６（ｂ）は、ドレイン電圧－８ＶにおけるＭＩＭＳ－ＦＥＴの伝達曲線である。
図１６（ｃ）は、図１６（ｂ）の測定データを基にして縦軸を｜－Ｉｄｓ｜０．５に換えてリプロットしたものであるが、そこからしきい値電圧Ｖｔｈは約０Ｖと計算された。ＭＩＭＳ－ＦＥＴのしきい値電圧Ｖｔｈは、ショットキー金属層５３の材料の選択によって調整できることが実施例３においても確認された。
【産業上の利用可能性】
【0079】
本発明により、キャリア移動度が高く、急峻なオン／オフ特性などスイッチング特性が優れ、かつゲートリーク電流が少ない半導体装置、またそれらの諸特性に加えてノーマリーオフ動作に好適な半導体装置、パワーデバイスおよび制御用電子装置を提供することが可能になる。
このため、本発明は、低消費電力、省エネルギーでかつ高性能なスイッチング半導体装置の道を切り開くものとなっており、民生用途および産業用途のいずれにも上大いに利用されることが期待される。
また、半導体層としてダイヤモンドを用いた場合には、３５０℃というような高温でも低リーク電流でスイッチング特性が優れるので、過酷環境を含めた広い応用が期待される。
このため、本発明は、低消費電力、省エネルギーでかつ高性能なスイッチング半導体装置の道を切り開くものとなっており、民生用途および産業用途のいずれにも上大いに利用されることが期待される。
また、半導体層としてダイヤモンドを用いた場合には、３５０℃というような高温でも低リーク電流でスイッチング特性が優れるので、過酷環境を含めた広い応用が期待される。
【符号の説明】
【0080】
１１：半導体層
１２：チャネル層
１３，１３ａ：ショットキー金属層
１４，１４ａ：緩衝膜（インピーダンス膜、絶縁体膜）
１５：ゲート電極
１６：ソース電極
１７： ドレイン電極
１８：絶縁体層
２１：半導体層
２２：チャネル層
２３：ショットキー金属層
２４，２４ａ：緩衝膜（インピーダンス膜、絶縁体膜）
２５：ゲート電極
２６：ソース電極
２７：ドレイン電極
２９：絶縁膜
３２：チャネル層（カーボンナノチューブ）
３３：ショットキー金属層
３４：緩衝膜
３５：ゲート電極
３６：ソース電極
３７：ドレイン電極
４５：ゲート集電極
４６：ソース集電極
４７：ドレイン集電極
５１：半導体層
５２，５２ａ：チャネル層
５３：ショットキー金属層
５４：緩衝膜（絶縁体膜）
５５：ゲート電極
５６：ソース電極
５７：ドレイン電極
５９：電気的不導体層（絶縁体層）
１０１：半導体装置（ＭＩＭＳ－ＦＥＴ）
２０１：半導体装置
３０１：半導体装置
３０２：半導体装置
５０１：半導体装置（ＭＩＭＳ－ＦＥＴ）
１２：チャネル層
１３，１３ａ：ショットキー金属層
１４，１４ａ：緩衝膜（インピーダンス膜、絶縁体膜）
１５：ゲート電極
１６：ソース電極
１７： ドレイン電極
１８：絶縁体層
２１：半導体層
２２：チャネル層
２３：ショットキー金属層
２４，２４ａ：緩衝膜（インピーダンス膜、絶縁体膜）
２５：ゲート電極
２６：ソース電極
２７：ドレイン電極
２９：絶縁膜
３２：チャネル層（カーボンナノチューブ）
３３：ショットキー金属層
３４：緩衝膜
３５：ゲート電極
３６：ソース電極
３７：ドレイン電極
４５：ゲート集電極
４６：ソース集電極
４７：ドレイン集電極
５１：半導体層
５２，５２ａ：チャネル層
５３：ショットキー金属層
５４：緩衝膜（絶縁体膜）
５５：ゲート電極
５６：ソース電極
５７：ドレイン電極
５９：電気的不導体層（絶縁体層）
１０１：半導体装置（ＭＩＭＳ－ＦＥＴ）
２０１：半導体装置
３０１：半導体装置
３０２：半導体装置
５０１：半導体装置（ＭＩＭＳ－ＦＥＴ）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
