特許 7196041 スイッチング電源回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-12-16

(45)【発行日】2022-12-26

(54)【発明の名称】スイッチング電源回路

(51)【国際特許分類】

   H02M 3/155 20060101AFI20221219BHJP

【ＦＩ】

H02M3/155 C

【請求項の数】 3

(21)【出願番号】P 2019161370

(22)【出願日】2019-09-04

(65)【公開番号】P2021040445

(43)【公開日】2021-03-11

【審査請求日】2021-08-24

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】行川 敏正

(72)【発明者】

【氏名】松尾 竜馬

(72)【発明者】

【氏名】田中 克征

【審査官】佐藤 匡

(56)【参考文献】

【文献】特開昭６２－０１６０６６（ＪＰ，Ａ）

【文献】特開２０１８－０７８６８７（ＪＰ，Ａ）

【文献】特開２０１９－０５６９８２（ＪＰ，Ａ）

【文献】特開２０１１－０３０３７６（ＪＰ，Ａ）

【文献】特開２００７－３３６７４８（ＪＰ，Ａ）

【文献】特開２０１８－１３３９１５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

参照電圧と出力電圧の帰還電圧を比較して、前記出力電圧を前記参照電圧に応じて制御するスイッチング電源回路において、
出力電流が所定の設定電流を超えた場合に前記参照電圧の電位を低下させ、
前記出力電流が前記所定の設定電流を超えた場合に、前記参照電圧を固定電圧から前記出力電流に応じて変化する電圧に切換え、
前記スイッチング電源回路は、
前記出力電流が前記所定の設定電流を超えた回数に応じて充放電が制御される容量を有し、前記出力電流に応じて変化する電圧を生成する積分器、をさらに備えることを特徴とするスイッチング電源回路。

【請求項2】

前記参照電圧と前記帰還電圧を比較して、その差電圧に応じた制御電圧を出力する差動増幅回路を備え、
前記出力電流に応じて変化する電圧は、第１の補償回路を介して前記差動増幅回路の第１の入力端に供給され、
前記帰還電圧は第２の補償回路を介して前記差動増幅回路の第２の入力端に供給されることを特徴とする請求項１に記載のスイッチング電源回路。

【請求項3】

直流入力電圧が印加される入力端子と前記出力電圧を供給する出力端子間に主電流路が接続されるスイッチングトランジスタと、
前記スイッチングトランジスタと前記出力端子間に接続されるインダクタと、
前記差動増幅回路が出力する制御電圧に応じてデューティ比が変化するＰＷＭ信号を生成するＰＷＭ信号生成回路と
を備え、
前記ＰＷＭ信号生成回路が生成する前記ＰＷＭ信号によって前記スイッチングトランジスタのオン／オフが制御され、
前記出力電流は、前記スイッチングトランジスタから前記インダクタに供給されるインダクタ電流であることを特徴とする請求項２に記載のスイッチング電源回路。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、スイッチング電源回路に関する。

【背景技術】

【0002】

従来、帰還電圧が参照電圧に等しくなるように電圧フィードバック制御を行うスイッチング電源回路において、過電流保護機能を備えた構成が知られている。過電流保護は、例えば、過負荷状態において過電流を検出した時に、電圧フィードバック制御によりスイッチングトランジスタをオフさせる。しかしながら、過電流保護時に電圧フィードバック制御を停止させた場合には出力電圧が不安定になる為、その出力電圧が供給される機器の動作も不安定になる。この為、過電流保護動作中においても安定した出力電圧を供給することができ、また、過負荷状態が解消された時には、定常状態に瞬時に復帰できるスイッチング電源回路が望まれる。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１８－１２９９０９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

一つの実施形態は、過負荷状態において安定した出力電圧を供給することができると共に、過負荷状態が解消した時に出力電圧を定常状態に瞬時に復帰させることができる過電流保護機能を備えたスイッチング電源回路を提供することを目的とする。

【課題を解決するための手段】

【0005】

一つの実施形態によれば、スイッチング電源回路は、参照電圧と出力電圧の帰還電圧を比較して前記出力電圧を前記参照電圧に応じて制御し、出力電流が所定の設定電流を超えた場合に前記参照電圧の電位を低下させ、前記出力電流が前記所定の設定電流を超えた場合に、前記参照電圧を固定電圧から前記出力電流に応じて変化する電圧に切換え、前記スイッチング電源回路は、前記出力電流が前記所定の設定電流を超えた回数に応じて充放電が制御される容量を有し、前記出力電流に応じて変化する電圧を生成する積分器、をさらに備える。

【図面の簡単な説明】

【0006】

【図1】第１の実施形態のスイッチング電源回路の構成を示す図。

【図2】第１の実施形態のスイッチング電源回路の動作を概略的に示す波形図。

【図3】第２の実施形態のスイッチング電源回路の構成を示す図。

【図4】第２の実施形態の電流帰還ループの伝達特性を示す図。

【図5】第３の実施形態のスイッチング電源回路の構成を示す図。

【図6】デジタルフィルタの一つの例を示す図。

【図7】第４の実施形態のスイッチング電源回路の構成を示す図。

【図8】第４の実施形態のスイッチング電源回路の動作を概略的に示す波形図。

【発明を実施するための形態】

【0007】

以下に添付図面を参照して、実施形態にかかるスイッチング電源回路を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

【0008】

（第１の実施形態）
図１は、第１の実施形態のスイッチング電源回路の構成を示す図である。本実施形態のスイッチング電源回路は、過電流保護機能を備える降圧型スイッチング電源回路である。直流の入力電圧Ｖ_ＩＮが入力端子２０に供給され、直流の出力電圧Ｖ_ＯＵＴが出力端子２１から出力される。

【0009】

エラーアンプ１は、反転入力端（－）に帰還電圧Ｖ_ＦＢが電圧ループ位相補償器６を介して供給され、非反転入力端（＋）に参照電圧信号Ｖ_ＲＥＦＸが供給される。エラーアンプ１は、帰還電圧Ｖ_ＦＢを参照電圧信号Ｖ_ＲＥＦＸに追随させる電圧フィードバック制御を行う。エラーアンプ１は、参照電圧信号Ｖ_ＲＥＦＸと帰還電圧Ｖ_ＦＢとの差電圧に応じた指示電圧Ｖ_Ｄをパルス幅変調器２に出力する。

【0010】

パルス幅変調器２は、所定周波数のクロック信号ＣＬＫｐに応答して鋸波信号を生成し、鋸波信号と指示電圧Ｖ_Ｄを比較してパルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）により駆動信号ＤＲＶｐを生成する。駆動信号ＤＲＶｐは、ドライバ回路３に供給される。駆動信号ＤＲＶｐのデユーティ比は、指示電圧Ｖ_Ｄに応じて変化する。例えば、指示電圧Ｖ_Ｄの値が大きくなると、駆動信号ＤＲＶｐのＨｉ期間が短くなる。

【0011】

ドライバ回路３は、入力電圧Ｖ_ＩＮが印加される入力端子２０と接地ＧＮＤ間に接続され、ノードＳＷを介して電流をローパスフィルタ４に供給する。ドライバ回路３は、駆動信号ＤＲＶｐによってオン／オフが制御されるスイッチングトランジスタ（図示せず）とダイオード（図示せず）の直列回路を有する。

【0012】

ローパスフィルタ４は、ノードＳＷと接地ＧＮＤ間に直列に接続されるインダクタＬｏと出力容量Ｃｏを有する。インダクタＬｏと出力容量Ｃｏの接続点は出力端子２１に接続される。インダクタＬｏには、インダクタ電流Ｉ_Ｌが流れる。ドライバ回路３から出力される電流は、インダクタ電流Ｉ_Ｌが平滑されて、出力端子２１から負荷電流Ｉ_ｌｏａｄとして出力される。便宜的に、ドライバ回路３が出力する電流、インダクタ電流Ｉ_Ｌ、および負荷電流Ｉ_ｌｏａｄの総称として出力電流の用語を用いる場合がある。

【0013】

抵抗分圧器５は、出力電圧Ｖ_ＯＵＴの出力端子２１と接地ＧＮＤ間に接続され、抵抗Ｒｆｂ１と抵抗Ｒｆｂ２の直列回路を有する。抵抗分圧器５は、抵抗Ｒｆｂ１、Ｒｆｂ２によって出力電圧Ｖ_ＯＵＴが分圧された帰還電圧Ｖ_ＦＢを生成し、電圧ループ位相補償器６に供給する。帰還電圧Ｖ_ＦＢは、出力電圧Ｖ_ＯＵＴと、抵抗Ｒｆｂ１、Ｒｆｂ２の抵抗比で定まる。

【0014】

負荷７は、一端が出力端子２１に接続され、他端が接地ＧＮＤに接続される。負荷７には、負荷電流Ｉ_ｌｏａｄが供給される。例えば、負荷７の抵抗値の変化により負荷電流Ｉ_ｌｏａｄが変化する。

【0015】

本実施形態は、ドライバ回路３に流れる電流を検知する過電流検知器８を有する。ドライバ回路３に流れる電流を検知することで、負荷電流Ｉ_ｌｏａｄの状態を検知することができる。過電流検知器８は、ドライバ回路３に流れる電流を検知する電流センサ１８からの出力信号と所定の設定電流値を比較して、電流センサ１８からの出力信号が設定電流値を超えた時に過電流状態であることを示すＨｉの過電流検知信号ＯＣＤｐを過電流保護回路９に出力する。

【0016】

過電流保護回路９は、クロック信号ＣＬＫｐと過電流検知信号ＯＣＤｐが供給される積分器１０と、差動増幅器１１と、電流ループ位相補償器１２と、比較回路１３と、ラッチ回路１４と、選択スイッチ１５とを有する。

【0017】

積分器１０は、クロック信号ＣＬＫｐと過電流検知信号ＯＣＤｐが供給され、過電流検知信号ＯＣＤｐの所定期間でのクロック信号ＣＬＫｐの個数に応じて変化する積分信号Ｖ_ＩＮＴを生成する。積分器１０は、例えば、過電流検知信号ＯＣＤｐがＨｉ期間のクロック信号ＣＬＫｐの個数に応じて電圧が低下し、Ｌｏｗ期間のクロック信号ＣＬＫｐの個数に応じて電圧が上昇する積分信号Ｖ_ＩＮＴを出力する。

【0018】

差動増幅器１１は、積分信号Ｖ_ＩＮＴと固定参照電圧Ｖ_ＲＥＦの電位差を増幅して保護電圧Ｖ_ＬＭＴを出力する。保護電圧Ｖ_ＬＭＴは、電流ループ位相補償器１２、比較回路１３、および、選択スイッチ１５に供給される。保護電圧Ｖ_ＬＭＴを、電流ループ位相補償器１２を介して差動増幅器１１の反転入力端（－）に帰還させることにより、差動増幅器１１は、保護電圧Ｖ_ＬＭＴが積分信号Ｖ_ＩＮＴに等しくなる様に動作する。

【0019】

比較回路1３は、非反転入力端(＋)に保護電圧Ｖ_ＬＭＴが印加され、反転入力端（－）に固定参照電圧Ｖ_ＲＥＦが供給される。比較回路1３は、保護電圧Ｖ_ＬＭＴが固定参照電圧Ｖ_ＲＥＦよりも高くなるとリセット信号ＲＳＴｐを出力する。

【0020】

ラッチ回路１４は、リセット端子Ｒにリセット信号ＲＳＴｐが供給され、セット端子Ｓに過電流検知信号ＯＣＤｐが供給される。ラッチ回路１４は、過電流検知信号ＯＣＤｐによってセットされてＨｉとなり、リセット信号ＲＳＴｐによってリセットされＬｏｗとなる過電流保護信号ＯＣＬｐを選択スイッチ１５に出力する。

【0021】

選択スイッチ１５は、過電流保護信号ＯＣＬｐがＨｉのとき保護電圧Ｖ_ＬＭＴを選択し、過電流保護信号ＯＣＬｐがＬｏｗのとき固定参照電圧Ｖ_ＲＥＦを選択して、参照電圧信号Ｖ_ＲＥＦＸとして出力する。参照電圧信号Ｖ_ＲＥＦＸは、エラーアンプ１の非反転入力端（＋）に供給される。

【0022】

図２は、第１の実施形態のスイッチング電源回路の動作波形を概略的に示す図である。横軸を時間とし、夫々、以下の動作波形を示す。

【0023】

最上段は、負荷７（＝１／Ｒ_Ｌ）を示す。便宜的に、負荷７が抵抗負荷である場合を示す。負荷７は、比較的軽い状態から時間の経過と共に重くなり、重い状態を一定時間保ったのち、同じ速度で再び軽い状態に戻る。

【0024】

次段に、負荷電流Ｉ_ｌｏａｄの増減の様子を示す。負荷電流Ｉ_ｌｏａｄは、負荷７が重くなるのに従い増加する。ところが、予め設定される制限電流Ｉ_ＬＭＴに達すると、負荷電流Ｉ_ｌｏａｄは制限電流Ｉ_ＬＭＴを超えないように制御される。その後、負荷７が軽くなると負荷電流Ｉ_ｌｏａｄが減少する。

【0025】

次段に、過電流検知信号ＯＣＤｐを示す。過電流検知信号ＯＣＤｐは負荷電流Ｉ_ｌｏａｄが予め設定された制限電流Ｉ_ＬＭＴより大きくなるとＨｉになるロジック信号である。過電流検知信号ＯＣＤｐは、ドライバ回路３のスイッチングトランジスタ（図示せず）のスイッチングサイクル毎にＨｉまたはＬｏｗとなるパルス信号である。スイッチングトランジスタのスイッチングサイクルは、クロック信号ＣＬＫｐの周波数によって制御される。

【0026】

次段に、参照電圧信号Ｖ_ＲＥＦＸを示す。参照電圧信号Ｖ_ＲＥＦＸは、定常状態の固定参照電圧Ｖ_ＲＥＦ（一点鎖線）から、過電流状態の時に負荷電流Ｉ_ｌｏａｄに応じて変化する保護電圧Ｖ_ＬＭＴ（実線）に切換えられる。保護電圧Ｖ_ＬＭＴは、出力電流が設定値を超える回数に応じて低下する。過電流検知信号ＯＣＤｐがＨｉとなる頻度は負荷の増減速度に比例し、負荷が増加するときＨｉとなる頻度が高くなり、負荷が減少するときＨｉとなる頻度が低くなる。その頻度に応じて、保護電圧Ｖ_ＬＭＴの電位が変化する為、参照電圧信号Ｖ_ＲＥＦＸの電位が変化する。

【0027】

次段に、過電流保護信号ＯＣＬｐを示す。過電流保護信号ＯＣＬｐは、過電流検知信号ＯＣＤｐがＨｉになるとＨｉにセットされ、保護電圧Ｖ_ＬＭＴが固定参照電圧Ｖ_ＲＥＦより高くなるとＬｏｗにリセットされる。
最下段に出力電圧Ｖ_ＯＵＴを示す。出力電圧Ｖ_ＯＵＴは、電圧フィードバック制御により、参照電圧信号Ｖ_ＲＥＦＸに追随して変化する。

【0028】

本実施形態によれば、過電流保護信号ＯＣＬｐがＨｉの時、すなわち、ドライバ回路３を流れる電流が過電流状態の場合には、エラーアンプ１の非反転入力端（＋）に供給される電圧は、固定参照電圧Ｖ_ＲＥＦから保護電圧Ｖ_ＬＭＴに切換えられる。この為、エラーアンプ１を含む電圧帰還制御ループは、帰還電圧Ｖ_ＦＢを参照電圧信号Ｖ_ＲＥＦＸに追随させて低下させる制御を行う。すなわち、出力電圧Ｖ_ＯＵＴを低下させる制御が行われる。この制御により出力電流が抑制される為、過電流状態が継続する状態を回避することができる。

【0029】

過電流保護は、過電流保護信号ＯＣＬｐがＨｉになるタイミングで開始し、Ｌｏｗになるタイミングまで継続する。が、保護期間においても電圧フィードバック制御は常に動作している為、出力電圧Ｖ_ＯＵＴが安定する。これにより、出力電圧Ｖ_ＯＵＴが供給される機器の動作が安定する。また、過電流状態が解消した場合には、参照電圧信号Ｖ_ＲＥＦＸは固定参照電圧Ｖ_ＲＥＦに瞬時に切り替わる為、出力電圧Ｖ_ＯＵＴが固定参照電圧Ｖ_ＲＥＦを超えて異常に高くなるオーバーシュートを生じさせるような不具合は発生しない。

【0030】

本実施形態のスイッチング電源回路は、負荷電流Ｉ_ｌｏａｄが予め設定される制限電流を超えないように、過電流制御が作用して出力電圧Ｖ_ＯＵＴを低下させるように制御する。保護電圧Ｖ_ＬＭＴに追随させる電圧制御を行うことにより出力電流を抑制することができる為、過電流保護機能を持たせることができる。また、この過電流保護において電圧フィードバック制御が継続して動作するため、出力電圧Ｖ_ＯＵＴが安定すし、また、オーバーシュートすることがない。

【0031】

また、過電流検知信号ＯＣＤｐは、二値のデジタル信号である。積分器１０により、デジタル信号の過電流検知信号ＯＣＤｐをアナログ信号の積分信号Ｖ_ＩＮＴに変換する構成とすることにより、アナログフィルタで構成される電流ループ位相補償器１２および差動増幅器１１を備えることができる。

【0032】

（第２の実施形態）
図３は、第２の実施形態のスイッチング電源回路を示す図である。第１の実施形態に対応する構成には、同一符号を付し、重複した記載は必要な場合にのみ行う。以降、同様である。本実施形態のスイッチング電源回路は、電圧ループ位相補償器６と積分器１０と電流ループ位相補償器１２のより詳細な構成を示す。

【0033】

帰還電圧Ｖ_ＦＢは、電圧ループ位相補償器６を介してエラーアンプ１の反転入力端（－）に供給される。電圧ループ位相補償器６は、３つの抵抗Ｒ_Ｖ１、Ｒ_Ｖ２、Ｒ_Ｖ３と２つの容量ＣＶ１、Ｃ_Ｖ２により構成される２ポール２ゼロ型のアナログフィルタである。

【0034】

積分器１０は、過電流保護信号ＯＣＬｐの反転信号ＯＣＬｎを生成するインバータ１０－１を有する。反転信号ＯＣＬｎは、ＮＭＯＳトランジスタ１０－３のゲートに供給される。ＮＭＯＳトランジスタ１０－３は、ソースに電圧源１０－２が接続され、ドレインに容量１０－４の一端が接続される。容量１０－４の他端は接地ＧＮＤされる。ＮＭＯＳトランジスタ１０－３は、固定参照電圧Ｖ_ＲＥＦに対してヒステリシス電圧Ｖｈｙｓだけ低い電圧を、反転信号ＯＣＬｎに応答して出力する。積分器１０の積分信号Ｖ_ＩＮＴは、差動増幅器１１の非反転入力端（＋）に供給される。

【0035】

フリップフロップ１０－６は、セット端子Ｓに過電流検知信号ＯＣＤｐが供給され、データ入力端子Ｄは接地ＧＮＤされ、クロック端子にクロック信号ＣＬＫｐが遅延回路１０－５を介して供給される。遅延回路１０－５は、短時間の遅延をクロック信号ＣＬＫｐに付加して遅延クロック信号ＣＬＫｐｘを出力する。フリップフロップ１０－６は、過電流検知信号ＯＣＤｐ及び遅延クロック信号ＣＬＫｐｘに基づいて、出力端子Ｑから過電流検出同期信号ＯＣＤｐｘを出力する。過電流検出同期信号ＯＣＤｐｘは、遅延クロック信号ＣＬＫｐｘがＨｉのときにデータ入力端子Ｄの接地ＧＮＤの電位に応じてＬｏｗとなり、セット端子Ｓに供給される過電流検知信号ＯＣＤｐがＨｉになるとＨｉとなる。

【0036】

積分器１０は、充電パルス生成器１０－７を有する。充電パルス生成器１０－７は、過電流検出同期信号ＯＣＤｐｘがＬｏｗのとき、クロック信号ＣＬＫｐがＨｉに遷移するタイミングでＨｉとなり、遅延クロック信号ＣＬＫｐｘがＨｉに遷移するタイミングでＬｏｗとなる充電パルス信号ＵＰｎを生成する。

【0037】

充電パルス信号ＵＰｎは、ＰＭＯＳトランジスタ１０－１０のゲートに供給される。ＰＭＯＳトランジスタ１０－１０は、ソースに充電定電流源１０－９の出力が接続され、ドレインに容量１０－４が接続される。充電定電流源１０－９の他端は、電源ライン１０－１４に接続される。

【0038】

積分器１０は、放電パルス生成器１０－８を有する。放電パルス生成器１０－８は、過電流検出同期信号ＯＣＤｐｘがＨｉのとき、クロック信号ＣＬＫｐがＨｉに遷移するタイミングでＨｉとなり、遅延クロック信号ＣＬＫｐｘがＨｉに遷移するタイミングでＬｏｗとなる放電パルス信号ＤＮｐを生成する。すなわち、放電パルス信号ＤＮｐは、過電流状態が検知され、過電流検知信号ＯＣＤｐがＨｉの時にＨｉとなる。

【0039】

放電パルス信号ＤＮｐは、ＮＭＯＳトランジスタ１０－１２のゲートに供給される。ＮＭＯＳトランジスタ１０－１２は、ドレインに容量１０－４が接続され、ソースに放電定電流源１０－１１の出力が接続される。放電定電流源１０－１１の他端は、接地ＧＮＤされる。

【0040】

ＰＭＯＳトランジスタ１０－１０がオンの時、容量１０－４は充電定電流源１０－９によって充電され、ＮＭＯＳトランジスタ１０－１２がオンの時、容量１０－４の電荷が放電定電流源１０－１１によって放電される。放電パルス信号ＤＮｐがＨｉになる頻度は、過電流検知信号ＯＣＤｐがＨｉになる頻度に比例する。積分器１０は、過電流検知信号ＯＣＤｐがＨｉになる回数を積分し、その結果に応じて変化する積分信号Ｖ_ＩＮＴを生成して出力する。積分信号Ｖ_ＩＮＴは、容量１０－４が充電されることによって上昇し、放電されることによって低下する。従って、既述した実施形態に限らず、過電流状態において過電流検知信号ＯＣＤｐのカウント数に応じて参照電圧信号Ｖ_ＲＥＦＸを変化させる種々の構成とすることができる。

【0041】

電流ループ位相補償器１２は、３つの抵抗Ｒ_Ａ０、Ｒ_Ａ１、Ｒ_Ａ２と２つの容量Ｃ_Ａ１、Ｃ_Ａ２により構成される２ポール１ゼロ型のアナログフィルタである。電流ループ位相補償器１２は、積分器１０と合わせて、３ポール１ゼロ型のフィルタを構成する。

【0042】

図４に、過電流制御システムのオープンループ伝達周波数特性を表すＢｏｄｅ線図を示す。左側上段は参照電圧信号Ｖ_ＲＥＦＸから過電流検知信号ＯＣＤｐに至る電流出力段の伝達特性を示す。左側下段は、電流ループ位相補償器１２を含む過電流検知信号ＯＣＤｐから参照電圧信号Ｖ_ＲＥＦＸに至る電流制御段の伝達特性である。左側上段および左側下段に示す伝達特性を合成して、同図右側に示される電流制御オープンループ伝達特性を得ることが、ここでの設計目標である。

【0043】

右側の実線で設計目標となる過電流制御システムのオープンループ伝達関数のゲイン特性を示し、破線でその位相特性を示す。過電流制御時の出力電圧を安定させるため、このオープンループ伝達特性がユニティゲイン周波数ｆ_Ａｕでゲインが０ｄＢとなる一次ローパス増幅器に見えるように電流ループ位相補償器１２と積分器１０を設計する。

【0044】

まず、メインポール周波数ｆ_ＡｐとＤＣゲインＧ_ＡＤＣの積は、ユニティゲイン周波数ｆ_Ａｕと等しくなるように設定する（式（１））。
ｆ_Ａｕ＝Ｇ_ＡＤＣ・ｆ_Ａｐ ・・・・ （１）

【0045】

ここで、過電流状態を検知した際、制限電流Ｉ_ＬＭＴを超えないようにインダクタ電流Ｉ_Ｌを瞬時に制御する必要がある。そのため、ユニティゲイン周波数ｆ_Ａｕを電圧制御ユニティゲイン周波数ｆ_Ｖｕとほぼ同じか、やや大きい値に設定することを目指す。ただし、スイッチング動作に伴うサンプリング効果による位相遅れの影響により制御が不安定にならないように、ユニティゲイン周波数ｆ_Ａｕをスイッチング周波数ｆ_ＳＷより充分に低く設定しなければならない。また、位相余裕ｑ_Ａｍがあらゆる動作条件において４５度以上で１００度以下の範囲に収まるように、位相余裕ｑ_Ａｍのターゲットを７２度とする。

【0046】

左側上段の実線で出力段のゲイン特性を示し、破線で出力段の位相特性を示す。ここで、出力段の伝達特性を得るため、過電流検知器８を仮にアナログ電流電圧増幅器とみなし、そのゲインをＶ_ＲＥＦ／Ｉ_ＬＭＴに設定する。

【0047】

過電流制御効果を含む参照電圧信号Ｖ_ＲＥＦＸから過電流検知信号ＯＣＤｐに至る出力段の伝達特性には、出力容量Ｃｏと負荷抵抗Ｒ_Ｌによるゼロと電圧制御段のポールが現れる。その出力段のゼロ周波数ｆ_Ａｚ０は出力容量Ｃｏと負荷抵抗Ｒ_Ｌで表される（式（２））。それより低い周波数における出力段の低周波ゲインＧ_Ａ０は抵抗分圧器５の分圧比βと負荷抵抗Ｒ_Ｌと過電流検知器８のゲイン（＝Ｖ_ＲＥＦ／Ｉ_ＬＭＴ）で表される（式（３））。
ｆ_Ａｚ０＝１／２π・Ｃｏ・Ｒ_Ｌ ・・・ （２）

【数1】

【0048】

たとえば、出力容量Ｃｏ＝２２０μＦと分圧比β＝１／３の抵抗分圧器５を接続し、Ｖ_ＲＥＦ＝１．１Ｖの参照電圧を印加して出力電圧Ｖ_ＯＵＴ＝３．３Ｖの電圧の出力電圧Ｖ_ＯＵＴを得るとき、制限電流Ｉ_ＬＭＴ＝５Ａを超えるような負荷抵抗Ｒ_Ｌ（＝Ｖ_ＯＵＴ／５Ａ＝６６０ｍΩ）を接続すると、出力段のゼロ周波数ｆ_Ａｚ０は１．１ｋＨｚとなり、低周波ゲインＧ_Ａ０は１、すなわち０ｄＢとなる。また、出力段の伝達特性に現れるポールは電圧フィードバック制御によるもので、その電圧制御ユニティゲイン周波数ｆ_Ｖｕは１８ｋＨｚとなる。

【0049】

左側下段に、実線で電流制御段のゲイン特性を示し、破線で電流制御段の位相特性を示す。この図を用いて、電流制御段の設計手順を説明する。まず、メインポールを設ける。ユニティゲイン周波数ｆ_Ａｕが電圧制御ユニティゲイン周波数ｆ_Ｖｕとほぼ等しくなるように、メインポール周波数ｆ_ＡｐにおけるゲインＧ_Ａｐを定める。ここで、電流制御段のメインポール周波数ｆ_Ａｐから第一ポール周波数ｆ_Ａｐ１までの利得帯域幅積は一定となるため、電流制御段のメインポール周波数ｆ_ＡｐとそこでのゲインＧ_Ａｐを定める代わりに、第一ポール周波数ｆ_Ａｐ１とそこでのゲインＧ_Ａｐ１を定める（式（４））。

【数2】

【0050】

たとえば、降圧型スイッチング電源回路において、出力段のゼロと同じ周波数に制御段の第一ポール周波数ｆ_Ａｐ１を出力段のゼロ周波数ｆ_Ａｚ０に等しい１．１ＫＨｚのように設定し、制御段のポール周波数におけるゲインＧ_Ａｐ１をｆ_Ａｕ／ｆ_Ａｐ１／Ｇ_Ａ０＝１８ｋＨｚ／１．１ｋＨｚ／１＝１６．４＝２４．３ｄＢに設定する。

【0051】

このように、ユニティゲイン周波数ｆ_Ａｕが電圧制御ユニティゲイン周波数ｆ_Ｖｕとほぼ等しくなるよう設定することにより、急激な負荷変動に対して、瞬時に反応し、過負荷状態が継続した場合においても安定して動作し、通常状態に復帰した場合においても出力電圧がオーバーシュートすることがない安全な過電流保護機能を構成することができる。

【0052】

ところで、過電流検知器８の出力である過電流検知信号ＯＣＤｐは、スイッチング周波数ｆ_ＳＷでサンプリングされ、過電流状態のときＨｉとなり、それ以外のときＬｏｗとなる二値のデジタル信号である。このようなデジタル信号をアナログフィルタである電流ループ位相補償器１２および差動増幅器１１は扱うことはできない。

【0053】

そこで、積分器１０により、デジタル信号の過電流検知信号ＯＣＤｐをアナログ信号の積分信号Ｖ_ＩＮＴに変換する。その際、遅延回路１０－５のクロック遅延時間ｔ_ＣＫＤと充電定電流源１０－９の充電電流Ｉ_ｕｐと放電定電流源１０－１１の放電電流Ｉ_ｄｎと容量１０－４の容量値Ｃ_ｉｎｔにより、積分器１０の利得帯域幅ＧＢ_ｉｎｔを設定する（式（５））。

【数3】

【0054】

たとえば、降圧型スイッチング電源回路において、スイッチング周波数ｆ_ＳＷを５００ｋＨｚ、クロック遅延時間ｔ_ＣＫＤを１．１ｎＳ、充電電流Ｉ_ｕｐと放電電流Ｉ_ｄｎを１μＡ、 容量値Ｃ_ｉｎｔを０ｐＦで構成すると、積分器１０の利得帯域幅ＧＢ_ｉｎｔは５０Ｈｚとなる。

【0055】

次に、電流制御段を構成する電流ループ位相補償器１２にポールとゼロを設けて、出力段のゼロとポールをそれぞれ相殺する。電流制御段の第一ポール周波数ｆ_Ａｐ１を出力段のゼロ周波数ｆ_Ａｚ０とほぼ同じ値に設定し（式（６））、電流制御段の第一ゼロ周波数ｆ_Ａｚ１を出力段の電圧制御ユニティゲイン周波数ｆ_Ｖｕとほぼ同じ値に設定する（式（７））。
ｆ_Ａｐ１＝ｆ_Ａｚ０ ・・・ （６）
ｆ_Ａｚ１＝ｆ_Ｖｕ ・・・ （７）

【0056】

さらに、電流フィードバック制御がスイッチング動作に伴うノイズにより不安定にならないように、第二ポール周波数ｆ_Ａｐ２を、電流フィードバック制御ループのユニティゲイン周波数ｆ_Ａｕより高く、スイッチング周波数ｆ_ＳＷより低い値に設定する（式（８））。
ｆ_Ａｕ＜ｆ_Ａｐ２＜ｆ_ＳＷ ・・・ （８）

【0057】

ここまで準備ができたところで、電流ループ位相補償器１２を構成する３つの抵抗Ｒ_Ａ０、Ｒ_Ａ１、Ｒ_Ａ２と２つの容量Ｃ_Ａ１、Ｃ_Ａ２を定める。抵抗Ｒ_Ａ１と容量Ｃ_Ａ１の積により、制御段の第一ポール周波数ｆ_Ａｐ１を設定する（式（９））。
１／２πＲ_Ａ１・Ｃ_Ａ１＝ｆ_Ａｐ１ ・・・ （９）

【0058】

また、制御段の第一ポール周波数ｆ_Ａｐ１でのゲインＧ_Ａｐ１、第一ポール周波数ｆ_Ａｐ１と積分器１０の利得帯域幅ＧＢ_ｉｎｔおよび出力段の低周波ゲインＧ_Ａ０により、二つの抵抗の比（Ｒ_Ａ１／Ｒ_Ａ０）が定まる（式（１０））。

【数4】

【0059】

そして、抵抗Ｒ_Ａ２と容量Ｃ_Ａ２により、制御段の第一ゼロ周波数ｆ_Ａｚ１を設定する（式（１１））。
１／２π・Ｒ_Ａ２・Ｃ_Ａ２ ＝ ｆ_Ａｚ１ ・・・ （１１）

【0060】

最後に、２つの抵抗Ｒ_Ａ１、Ｒ_Ａ２と容量Ｃ_Ａ２により、第二ポール周波数ｆ_Ａｐ２を設定する（式（１２））。

【数5】

【0061】

５つのパラメータ（Ｒ_Ａ０、Ｒ_Ａ１、Ｒ_Ａ２、Ｃ_Ａ１、Ｃ_Ａ２)に対して、関係式が４であるため、自由度が一つ余る。そこで、集積回路に実装することを想定して、例えば、容量Ｃ_Ａ１を０ｐＦに定める。これにより、式（９）から、抵抗Ｒ_Ａ１の抵抗値（便宜的にＲ_Ａ１を用いる）はＲ_Ａ１＝１／(2π×５０ｐＦ×１．１ｋＨｚ)＝３ＭΩのように定まる。

【0062】

また、式（１０）から、抵抗Ｒ_Ａ０の抵抗値（便宜的にＲ_Ａ０を用いる）はＲ_Ａ０＝３ＭΩ×１×５０Ｈｚ／１８ｋＨｚ＝８．３ｋΩとなる。そして、式（１１）から、３つ目の抵抗値Ｒ_Ａ３がＲ_Ａ３＝１／（２π・５０ｐＦ×１８ｋＨｚ）＝１８０ｋΩとなり、最後に、式（１２）により、第二ポール周波数ｆ_Ａｐ２を１００ｋＨｚとするならば、二つ目の容量Ｃ_Ａ２がＣ_Ａ２＝１／（２π×１００ｋＨｚ×（３ＭΩ｜｜１８０ｋΩ）＝９．４ｐＦに定まる。

【0063】

このように、電流フィードバック制御ループにおいて、積分器１０と電流ループ位相補償器１２を構成する素子の最適な定数を計算により求めることができる。

【0064】

例えば、過電流保護動作において電圧制御ループをオフにする制御の場合、過電流保護機能が動作したときの出力電源電圧の振舞を予測することが困難であった。それに対して、本実施形態では、過負荷状態のときの出力電圧Ｖ_ＯＵＴは安定であり、その電圧は負荷に応じて定まるため、その値を予測することが可能である。また、負荷が通常の状態に戻ったとき、出力電源電圧は予め設定された電圧に速やかに復帰し、復帰後オーバーシュートすることもない。尚、電圧フィードバック制御ループについても同様に、電圧ループ位相補償器６を構成する素子の最適な値を計算により求めることができる。

【0065】

（第３の実施形態）
図５は、第３の実施形態のスイッチング電源回路を示す図である。過電流保護回路９は、位相補償デジタルフィルタ１６とＤ／Ａ変換器１７を有する。

【0066】

位相補償デジタルフィルタ１６は、過電流検知器８が出力する１ビットのデジタル信号である過電流検知信号ＯＣＤｐを受け、クロック信号ＣＬＫｐのタイミングで内部のレジスタを更新する。位相補償デジタルフィルタ１６は、１２ビットから１６ビット程度の参照電位デジタル信号をＤ／Ａ変換器１７に出力する。

【0067】

位相補償デジタルフィルタ１６は、ＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ)デジタルフィルタと呼ばれるものであり、その構成例を図６に示す。図６は三次のフィルタであり、１ビットの過電流検知信号ＯＣＤｐからＮビットのデジタル信号Ｖ_ＬＭＴｐ［Ｎ］を積和演算により求めて、出力する。

【0068】

位相補償デジタルフィルタ１６は、加算器６０－１～６０－６と、係数ａ１～ａ３を有する積算器７０－１～７０－３と、レジスタ８０－１～８０－３と、係数ｂ０～ｂ３を有する積算器９０－１～９０－４を有する。レジスタ８０－１～８０－３は、クロック信号ＣＬＫｐの立上のタイミングでデータを取り込み、出力する。係数ａ１～ａ３、ｂ０～ｂ３の値を設定することにより、様々な特性のフィルタを実現することができる。

【0069】

ここで、第２の実施形態の積分器１０と電流ループ位相補償器１２で構成される過電流保護回路９の伝達関数Ｇ_Ａ（ｓ）は式（１３）のように表される。

【数6】

ここで、ω_Ａｐ はメインポール周波数ｆ_Ａｐの角度周波数であり、ω_Ａｐ＝２π・ｆ_Ａｐとなる。同様に、ω_Ａｐ１＝２π・ｆ_Ａｐ１であり、ω_Ａｐ２＝２π・ｆ_Ａｐ２であり、ω_Ａｚ１＝２π・ｆ_Ａｚ１である。また、Ｔ_ＳＷはクロック信号ＣＬＫｐのスイッチング周期であり、Ｔ_ＳＷ＝１／ｆ_ＳＷである。

【0070】

つぎに、双一次変換を適用して、ｓをｚで置き換える（式（１４））。

【数7】

【0071】

すると、第２の実施形態の過電流保護回路９の伝達関数Ｇ_Ａ（ｓ）と等価な特性となる係数ａ１、ａ２、ａ３、ｂ０、ｂ１、ｂ２、ｂ３の値を求めることができる（式（１５））。

【数8】

【0072】

このように、出力容量Ｃｏ、制限電流Ｉ_ＬＭＴ、出力電圧Ｖ_ＯＵＴ、固定参照電圧Ｖ_ＲＥＦ、電圧制御ユニティゲイン周波数ｆ_Ｖｕおよびスイッチング周波数ｆ_ＳＷが定まるならば、それに最適な位相補償デジタルフィルタ１６を設計することができる。

【0073】

条件によっては第一ポール周波数ｆ_Ａｐ１が１ｋＨｚを下回ることがある。この場合、アナログ回路では電流ループ位相補償器１２を構成する容量と抵抗が大きくなる為、集積回路の実装面積が大きくなりコストの増加を招く。位相補償デジタルフィルタ１６ならば、演算器のビット数を増やすことにより対応が可能であり、アナログフィルタを用いる場合に比べて、コストの増加を抑制することができる。

【0074】

本実施形態によれば、過電流検知信号ＯＣＤｐに応じて変化する保護電圧Ｖ_ＬＭＴを位相補償デジタルフィルタ１６とＤ／Ａ変換器１７により生成し、過電流保護機能を備えたスイッチング電源回路を、コストを抑制して構成することができる。尚、ＩＩＲ型デジタルフィルタに限らず、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）型デジタルフィルタにより電流ループ位相補償器１２を構成しても良い。

【0075】

（第４の実施形態）
図７は、第４の実施形態のスイッチング電源回路を示す図である。本実施形態は、昇降圧型スイッチング電源回路である。本実施形態は、入力電圧Ｖ_ＩＮが印加される入力端子２０と接地ＧＮＤ間にＰＭＯＳトランジスタ３－１と整流ダイオード３－２が直列に接続された降圧用ドライバ回路３１を有する。降圧用ドライバ回路３１の構成は、既述した降圧型スイッチング電源回路のドライバ回路３の構成として用いることができる。

【0076】

ＰＭＯＳトランジスタ３－１は、ソースに入力端子２０が接続され、ドレインにノードＳＷが接続される。また、ＰＭＯＳトランジスタ３－１は、ゲートに降圧用パルス幅変調器２－１からの降圧ドライブ信号ＤＲＶＢＫｎが印加され、オン／オフが制御される。降圧用パルス幅変調器２－１は、クロック信号ＣＬＫｐと降圧指示電圧Ｖ_ＤＢＫに応答して降圧ドライブ信号ＤＲＶＢＫｎを生成する。

【0077】

昇圧用のドライバ回路３２は、出力端子２１と接地ＧＮＤ間に直列に接続された整流ダイオード３－４とＮＭＯＳトランジスタ３－３で構成される。ＮＭＯＳトランジスタ３－３は、ソースが接地ＧＮＤされ、ドレインにインダクタＬｏの一端が接続される。また、ＮＭＯＳトランジスタ３－３は、ゲートに昇圧用パルス幅変調器２－２からの昇圧ドライブ信号ＤＲＶＢＴｐが印加され、オン／オフが制御される。昇圧用パルス幅変調器２－２は、クロック信号ＣＬＫｐと降圧指示電圧Ｖ_ＤＢＫからギャップ電圧源２－３を介して供給された昇圧指示電圧Ｖ_ＤＢＴに応答して昇圧ドライブ信号ＤＲＶＢＴｐを生成する。整流ダイオード３－４は、アノードにインダクタＬｏの一端が接続され、カソードに出力端子２１が接続される。

【0078】

ＰＭＯＳトランジスタ３－１の主電流路であるソース・ドレイン路は、インダクタＬｏ、整流ダイオード３－４を介して、入力端子２０と出力端子２１間に直列に接続される。

【0079】

検知回路８１は、ＰＭＯＳトランジスタ３－１のソース・ドレイン電圧を検知して、過電流状態を検知する。ＰＭＯＳトランジスタ３－１のソース・ドレイン電圧は、オン抵抗によりドレイン電流に比例した電圧となる。検知回路８１は、ＰＭＯＳトランジスタ３－１のソース・ドレイン間電圧が所定の閾値を超えた時にＨｉの過電流検知信号ＯＣＤｐを出力する。

【0080】

ラッチ回路１４は、過電流検知信号ＯＣＤｐに応答して過電流保護信号ＯＣＬｐをＨｉにセットし、保護電圧Ｖ_ＬＭＴが固定参照電圧Ｖ_ＲＥＦを超えるとＬｏｗにリセットする。過電流保護信号ＯＣＬｐがＨｉになると、選択スイッチ１５は過電流検知信号ＯＣＤｐの回数に応じて電圧が変化する積分器１０の保護電圧Ｖ_ＬＭＴを選択してエラーアンプ１に供給する。これにより、保護電圧Ｖ_ＬＭＴに応じてエラーアンプ１が出力する降圧指示電圧Ｖ_ＤＢＫの電位が低下する為、昇圧指示電圧Ｖ_ＤＢＴの電位も低下し、出力電圧Ｖｏｕｔが低下する。これにより、スイッチング電源回路は出力電圧Ｖ_ＯＵＴを低下させ、定電流動作に入る。過電流保護信号ＯＣＬｐがＬｏｗの場合は、選択スイッチ１５は固定参照電圧Ｖ_ＲＥＦを選択してエラーアンプ１に供給する。この選択動作により、スイッチング電源回路は、定電圧動作となる。

【0081】

図８は、第４の実施形態の動作を説明する概略波形を示す図である。最上段に負荷（１／Ｒ_Ｌ）を示す。便宜的に、通常負荷状態から、ある時点で突然に過負荷状態になり、その後、通常負荷状態に戻る場合を示す。

【0082】

次段にスイッチング動作の元となるクロック信号ＣＬＫｐを示す。次段に降圧指示電圧Ｖ_ＤＢＫ（実線）、および、それよりＶ_ｇａｐだけ電位が低い昇圧指示電圧Ｖ_ＤＢＴ（破線）を示す。また、クロック信号ＣＬＫｐの立上のタイミングに同期する鋸波信号（点線）示す。降圧指示電圧Ｖ_ＤＢＫと昇圧指示電圧Ｖ_ＤＢＴの電位は、電圧フィードバック制御ループの作用により、通常負荷時には鋸波信号の振幅範囲に保たれる。しかし、過負荷状態になると、出力電圧Ｖ_ＯＵＴの電位が若干下がることを検知して、降圧指示電圧Ｖ_ＤＢＫと昇圧指示電圧Ｖ_ＤＢＴの電位は僅かに上昇する。過負荷状態が検知された後にインダクタ電流Ｉ_Ｌが減少すると、インダクタ電流Ｉ_Ｌの値が制限電流Ｉ_ＬＭＴに保たれるように、降圧指示電圧Ｖ_ＤＢＫと昇圧指示電圧Ｖ_ＤＢＴの電位は安定する。

【0083】

次段に、降圧ドライブ信号ＤＲＶＢＫｎを示し、さらに次段に昇圧ドライブ信号ＤＲＶＢＴｐを示す。降圧ドライブ信号ＤＲＶＢＫｎのデューティ比は降圧指示電圧Ｖ_ＤＢＫの制御を受け、昇圧ドライブ信号ＤＲＶＢＴｐのデューティ比は昇圧指示電圧Ｖ_ＤＢＴの制御を受けて、スムーズに変化する。降圧指示電圧Ｖ_ＤＢＫと昇圧指示電圧Ｖ_ＤＢＴの電位が上昇することにより、降圧ドライブ信号ＤＲＶＢＫｎのＨｉ期間が短くなり、Ｌｏｗ期間が長くなる。この為、ＰＭＯＳトランジスタ３－１のオン時間が長くなり、インダクタ電流Ｉ_Ｌが増加する。昇圧指示電圧Ｖ_ＤＢＴの電位が、鋸波信号のボトム電位より低くなると、降圧ドライブ信号ＤＲＶＢＫｎによる降圧スイッチング動作のみとなる。

【0084】

次段に、実線でインダクタ電流Ｉ_Ｌを示し、その平均値を破線で示す。インダクタ電流Ｉ_Ｌはスイッチング動作に伴い増減するが、その平均値は負荷の大きさに応じて常に安定している。また、過負荷状態のときは、電流フィードバック制御ループの作用により、インダクタ電流Ｉ_Ｌを制限電流Ｉ_ＬＭＴに制限する制御が行われる。

【0085】

次段に、過電流検知信号ＯＣＤｐを示す。過電流検知信号ＯＣＤｐはスイッチング動作中にインダクタ電流Ｉ_Ｌが制限電流Ｉ_ＬＭＴを超えるとＨｉになるパルス信号である。その発生頻度は、電流フィードバック制御ループの作用によるスイッチング動作の僅かな揺らぎに反応し、インダクタ電流Ｉ_Ｌが制限電流Ｉ_ＬＭＴを超える度にＨｉとなる。従って、過電流検知信号ＯＣＤｐは、インダクタ電流Ｉ_Ｌが増加し制限電流Ｉ_ＬＭＴに近い値になると多くなり、インダクタ電流Ｉ_Ｌが減少し制限電流Ｉ_ＬＭＴに対して余裕がある場合には少なくなる。

【0086】

次段に、過電流保護信号ＯＣＬｐを示す。過電流保護信号ＯＣＬｐは過電流検知信号ＯＣＤｐがＨｉになるとＨｉにセットされ、保護電圧Ｖ_ＬＭＴが固定参照電圧Ｖ_ＲＥＦを超えるとＬｏｗにリセットされる。

【0087】

次段に、参照電圧信号Ｖ_ＲＥＦＸを示す。参照電圧信号Ｖ_ＲＥＦＸは、インダクタ電流Ｉ_Ｌが制限電流Ｉ_ＬＭＴを超え過電流状態となると固定参照電圧Ｖ_ＲＥＦから負荷電流Ｉ_ｌｏａｄに応じて変化する保護電圧Ｖ_ＬＭＴに切換えられ、インダクタ電流Ｉ_Ｌが減少して通常負荷状態になると固定参照電圧Ｖ_ＲＥＦに復帰する。

【0088】

最下段に入力電圧Ｖ_ＩＮを破線で示し、出力電圧Ｖ_ＯＵＴを実線で示す。昇降圧型スイッチング電源回路は入力電圧Ｖ_ＩＮの電位に対して、出力電圧Ｖ_ＯＵＴの電位は若干高く設定されている。通常負荷状態では、出力電圧Ｖ_ＯＵＴはその設定値に保たれる。

【0089】

過負荷状態になると、過電流検知信号ＯＣＤｐの検出回数に応じてエラーアンプ１に印加される参照電圧信号Ｖ_ＲＥＦＸが低下する電圧フィードバック制御により、数回のスイッチング動作の後、出力電圧Ｖ_ＯＵＴの電位は降下しはじめる。出力電圧Ｖ_ＯＵＴの低下によりインダクタＬｏに流れるインダクタ電流Ｉ_Ｌが減少する。インダクタ電流Ｉ_Ｌと制限電流Ｉ_ＬＭＴとの比較動作に基づく電圧フィードバック制御により、過負荷状態における出力電圧を保護電圧Ｖ_ＬＭＴに等しくする制御が行われ、出力電圧Ｖ_ＯＵＴは一定に保たれる。その後、負荷が軽くなり、通常負荷状態になると、過電流保護動作は終了して出力電圧Ｖ_ＯＵＴは上昇し、帰還電圧Ｖ_ＦＢを固定参照電圧Ｖ_ＲＥＦに等しくする電圧フィードバック制御が行われる。

【0090】

本実施形態によれば、過負荷状態になり出力電圧Ｖ_ＯＵＴが低下すると、エラーアンプ１が応答して、出力電圧Ｖ_ＯＵＴを上げようと降圧指示電圧Ｖ_ＤＢＫおよび昇圧指示電圧Ｖ_ＤＢＴの電位が上昇する。その後に、過電流検知器８が過電流状態を検知すると、電流フィードバック制御により、参照電圧信号Ｖ_ＲＥＦＸの電位が降下する。参照電圧信号Ｖ_ＲＥＦＸの電位の降下にエラーアンプ１が応答して、降圧指示電圧Ｖ_ＤＢＫおよび昇圧指示電圧Ｖ_ＤＢＴの電位が降下する。

【0091】

出力電圧Ｖ_ＯＵＴが低下することにより負荷電流Ｉ_ｌｏａｄが減少する。そして、インダクタ電流Ｉ_Ｌのピーク値が制限電流Ｉ_ＬＭＴと等しくなる状態で電流フィードバック制御ループは安定する。このとき、電圧フィードバック制御ループも動作しており、出力電圧Ｖ_ＯＵＴも安定する。その後、負荷が通常状態に戻ると、出力電圧Ｖ_ＯＵＴの制御は、保護電圧Ｖ_ＬＭＴに基づく制御から固定参照電圧Ｖ_ＲＥＦに基づく制御に切り替わり、出力電圧Ｖ_ＯＵＴは上昇する。その際にも、電流フィードバック制御ループの作用により上昇速度は安定している。さらに、出力電圧Ｖ_ＯＵＴが設定値に達すると、速やかに定電圧動作に切り替わり、設定値を大きく超えることはない。これは、過電流保護動作時においても出力電圧Ｖ_ＯＵＴを参照電圧信号Ｖ_ＲＥＦＸにより制御する電圧フィードバック制御ループが常に動作しているため、過電流保護の状態から通常動作に切り替わる際に電圧制御ループを復帰させる制御が必要ないためである。

【0092】

また、本実施形態では、過負荷状態になると、前述のように、電流フィードバック制御ループの作用により、インダクタ電流Ｉ_Ｌのピーク値が制限電流Ｉ_ＬＭＴと等しくなるように出力電圧Ｖ_ＯＵＴが制御され、安定する。この際、電圧フィードバック制御ループの作用により、出力電圧Ｖ_ＯＵＴが安定するように降圧ドライブ信号ＤＲＶＢＫｎと昇圧ドライブ信号ＤＲＶＢＴｐのデューティ比が制御される。

【0093】

昇降圧型スイッチング電源回路の場合、出力電圧Ｖ_ＯＵＴと入力電圧Ｖ_ＩＮの電位関係に応じて、昇圧動作から昇降圧動作へ、さらには、降圧動作へとスイッチング動作が変化する。本実施形態の昇降圧型スイッチング電源回路は、過負荷状態のとき出力電圧Ｖ_ＯＵＴの電位変化に応じて、昇圧動作または昇降圧動作または降圧動作に適切に移行する。したがって、負荷が極端に重い場合、出力電圧Ｖ_ＯＵＴは入力電圧Ｖ_ＩＮより低くなり、降圧動作となる。このとき、負荷電流Ｉ_ｌｏａｄは制限電流Ｉ_ＬＭＴとほぼ等しくなる。負荷が通常状態に戻り出力電圧Ｖ_ＯＵＴを固定参照電圧Ｖ_ＲＥＦに追随させる制御に移行する際、インダクタ電流Ｉ_Ｌのピーク値は、電流フィードバック制御ループの作用により制限電流Ｉ_ＬＭＴと等しくなるように制御される。この時、本実施形態の電源回路のスイッチング動作は、電圧フィードバック制御ループの作用により出力電圧Ｖ_ＯＵＴに応じて制御され、最大の電流効率が得られるように保たれる。また、電圧フィードバック制御ループが常に動作する為、負荷が通常状態に戻ったときに出力電圧Ｖ_ＯＵＴがオーバーシュートしない上、通常状態に瞬時に復帰する。また、本実施形態では、インダクタ電流Ｉ_Ｌは各スイッチングサイクルで増減するが、そのリップル電流は小さく抑えられ、安定している。

【0094】

この様に、本実施形態によれば、過負荷状態のときも安定して動作し、通常負荷状態への復帰動作も最適に制御される安全な昇降圧型スイッチング電源回路を提供することができる。

【0095】

なお、以下の付記に記載されているようなスイッチング電源回路が考えられる。
（付記１）
前記出力電流に応じて変化する電圧が前記固定電圧よりも高くなった場合に、前記参照電圧を前記固定電圧に切換えることを特徴とする請求項２に記載のスイッチング電源回路。

【0096】

（付記２）
前記出力電流が前記所定の設定電流を超えたことを示す検知信号に応答するデジタルフィルタと、前記デジタルフィルタの出力をアナログ信号に変換するＤ／Ａ変換回路を備え、前記Ｄ／Ａ変換器は前記出力電流に応じて変化する電圧を出力することを特徴とする請求項２または３に記載のスイッチング電源回路。

【0097】

（付記３）
前記スイッチングトランジスタのソース・ドレイン間の電圧降下が所定の閾値を超えた時に前記参照電圧の値を低下させる請求項５に記載のスイッチング電源回路。

【0098】

（付記４）
前記インダクタから前記出力端子に向けて順方向に接続される第２の整流ダイオードと、
前記第２の整流ダイオードのアノードと接地間に接続される第２のスイッチングトランジスタと、
前記第２のスイッチングトランジスタのゲートに、前記差動増幅回路が出力する制御電圧に応じてデューティ比が変化する第２のＰＷＭ信号を生成する第２のＰＷＭ信号生成回路と
を具備することを特徴とする請求項５に記載のスイッチング電源回路。

【0099】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0100】

１ エラーアンプ、２ パルス幅変調器、３ ドライバ回路、４ ローパスフィルタ、５ 抵抗分圧器、６ 電圧ループ位相補償器、７ 負荷、８ 過電流検知器、９ 過電流保護回路、１０ 積分器、１１ 差動増幅器、１２ 電流ループ位相補償器、１３ 比較回路、１５ 選択スイッチ、１６ 位相補償デジタルフィルタ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】