(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-12-19
(45)【発行日】2022-12-27
(54)【発明の名称】ゲート駆動装置
(51)【国際特許分類】
H03K 17/14 20060101AFI20221220BHJP
H02M 1/00 20070101ALI20221220BHJP
H03K 17/08 20060101ALI20221220BHJP
H03K 17/082 20060101ALI20221220BHJP
【ＦＩ】
H03K17/14
H02M1/00 R
H02M1/00 E
H03K17/08 C
H03K17/082
【請求項の数】
8
(21)【出願番号】P 2019002597
(22)【出願日】2019-01-10
(65)【公開番号】P2020113867
(43)【公開日】2020-07-27
【審査請求日】2021-06-25
(73)【特許権者】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(74)【代理人】
【識別番号】110000567
【氏名又は名称】弁理士法人サトー
(72)【発明者】
【氏名】秋山 博則
(72)【発明者】
【氏名】丹羽 章雅
(72)【発明者】
【氏名】山本 昌弘
【審査官】志津木 康
(56)【参考文献】
【文献】特開２００８－１９９８２１（ＪＰ，Ａ）
【文献】特開２０１７－１１２８２３（ＪＰ，Ａ）
【文献】特開２０１７－０９２８７１（ＪＰ，Ａ）
【文献】特開２０１３－２１９９１０（ＪＰ，Ａ）
【文献】特開２００８－１７８２００（ＪＰ，Ａ）
【文献】特開２０１６－１７１５１５（ＪＰ，Ａ）
【文献】特開２０１２－０３４０７９（ＪＰ，Ａ）
【文献】特開２００９－２２５６３１（ＪＰ，Ａ）
【文献】特開２００７－０８９３２５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ１／００－１／４４
Ｈ０２Ｍ７／４２－７／９８
Ｈ０３Ｋ１７／００－１７／７０
(57)【特許請求の範囲】
【請求項1】
スイッチング素子のゲートを駆動する駆動部（４、４８、９２、１１３）と、前記スイッチング素子のオフ時に主端子に印加される電圧を検出し、その検出値に基づいて電源電圧を間接的に検出する電圧検出部（５、４０、６２）と、
前記電圧検出部の検出値と、予め取得された前記スイッチング素子のゲート電圧および主端子の電圧と飽和電流との関係を表すマップと、に基づいて前記スイッチング素子の飽和電流を推定する飽和電流推定部（６、７３）と、
前記電圧検出部の検出値と、予め取得された前記スイッチング素子の短絡時の許容エネルギーと、に基づいて前記飽和電流の許容値を算出する許容値算出部（７、７４）と、
前記飽和電流推定部により推定される飽和電流が前記許容値算出部により算出される許容値を超えることが無い範囲で、オン時における前記スイッチング素子のゲート電圧の値を演算して選択するとともに、その選択結果に基づいてオン時における前記スイッチング素子のゲート電圧を変更するゲート電圧制御部（８、８２）と、
を備えるゲート駆動装置。
【請求項2】
前記ゲート電圧制御部は、前記スイッチング素子の駆動周期毎に前記ゲート電圧の値の演算を行い、その演算後の次の前記駆動周期における前記スイッチング素子のオン開始時点までに前記ゲート電圧の変更を行う請求項１に記載のゲート駆動装置。
【請求項3】
前記ゲート電圧制御部は、前記スイッチング素子の駆動周期よりも長い周期毎に前記ゲート電圧の値の演算および前記ゲート電圧の変更を行う請求項１に記載のゲート駆動装置。
【請求項4】
前記電圧検出部は、前記スイッチング素子の主端子の電圧を分圧する分圧回路（１８）を備え、前記分圧回路は、前記スイッチング素子の主端子間の容量成分より小さい容量（Ｃ１、Ｃ２）が直列接続された容量分圧の構成となっている請求項１から３のいずれか一項に記載のゲート駆動装置。
【請求項5】
前記駆動部（４、９２、１１３）は、電源電圧が与えられる電源端子から前記スイッチング素子のゲートへと至る経路に直列に介在する出力トランジスタ（２２）を備え、前記ゲート電圧制御部は、前記出力トランジスタのオン状態におけるオン抵抗を制御することにより前記ゲート電圧の変更を行う請求項１から４のいずれか一項に記載のゲート駆動装置。
【請求項6】
前記駆動部（４８）は、前記スイッチング素子のオン時、半導体スイッチング素子（４９）を介して、そのゲートに一定の電圧を与える構成であり、前記ゲート電圧制御部は、トランジスタ（５１）を介して前記スイッチング素子のゲートから電流を引き抜くことにより前記ゲート電圧の変更を行う請求項１から４のいずれか一項に記載のゲート駆動装置。
【請求項7】
さらに、前記スイッチング素子の温度を検出する温度検出部（７２）を備え、
前記ゲート電圧制御部は、前記温度検出部により検出された温度である検出温度に基づいて前記ゲート電圧の値の選択結果を補正する請求項１から６のいずれか一項に記載のゲート駆動装置。
【請求項8】
さらに、前記スイッチング素子の温度を検出する温度検出部（７２）を備え、
前記ゲート電圧制御部（８２）は、前記温度検出部により検出された温度である検出温度が所定の閾値温度未満である場合には前記ゲート電圧の値の選択および前記ゲート電圧の変更を実施し、前記検出温度が前記閾値温度以上である場合には前記ゲート電圧の値の選択および前記ゲート電圧の変更を実施しない請求項１から６のいずれか一項に記載のゲート駆動装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチング素子のゲートを駆動するゲート駆動装置に関する。
【背景技術】
【0002】
特許文献１には、駆動対象のスイッチング素子であるＩＧＢＴのコレクタ・エミッタ間電圧と主電流をモニタしながら、それらに応じてゲート電流を調整することにより、サージ電圧を抑制しつつ素子損失の増大を抑制するゲート駆動装置が開示されている。このように、従来、スイッチング素子の保護と、スイッチング素子における損失の低減と、の両立を図るための技術が考えられている。スイッチング素子の保護としては、上述したサージ電圧からの保護だけではなく、次のような短絡電流からの保護も必要となる。
【0003】
すなわち、ＩＧＢＴ、ＭＯＳトランジスタなどのスイッチング素子が直列接続された構成のハーフブリッジ回路において、一方のスイッチング素子が短絡故障している状態で他方のスイッチング素子がオンされた場合、これらスイッチング素子に短絡電流が流れる。上記短絡電流は、ハーフブリッジ回路に供給される電源電圧、つまりスイッチング素子のオフ時に主端子に印加される電圧およびスイッチング素子のゲート電圧などに応じて定まる飽和電流に到達するまで上昇する。なお、上記ゲート電圧とは、スイッチング素子がＭＯＳトランジスタである場合にはゲート・ソース間電圧に相当し、スイッチング素子がＩＧＢＴである場合にはゲート・エミッタ間電圧に相当する。
【0004】
上記したように短絡電流が流れることにより、その短絡電流とスイッチング素子の主端子間電圧との積を積分した値に相当する短絡エネルギーが発生し、その短絡エネルギーにより発生する熱でスイッチング素子が故障に至る可能性がある。なお、上記主端子間電圧とは、スイッチング素子がＭＯＳトランジスタである場合にはドレイン・ソース間電圧に相当し、スイッチング素子がＩＧＢＴである場合にはコレクタ・エミッタ間電圧に相当する。従来、スイッチング素子のゲートを駆動するゲート駆動装置として、このような短絡電流が流れる状態である短絡異常を検知すると、スイッチング素子を強制的にオフする短絡保護機能が搭載されたモジュールが存在する。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２００７－２２１８６３号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかし、上記したような機能が搭載されたモジュールにおいて、短絡異常の検知後、実際にスイッチング素子がオフされるまでの応答性には限界があり、飽和電流の大きさによっては、短絡エネルギーが過大な値となり、このような短絡保護が成立しなくなるおそれがある。上記飽和電流は、スイッチング素子のゲート電圧が高いほど大きくなる。短絡保護を成立させるという観点でみると、飽和電流が小さいほうがよいことから、オン時におけるスイッチング素子のゲート電圧は低い値に設定されることが望ましい。例えば、最も飽和電流が大きくなると考えられるワースト条件、つまり高電圧の領域を考慮してオン時におけるゲート電圧の値を決定し、その決定したゲート電圧の値でもって全ての動作条件における駆動を行うようにすることが考えられる。このようにすれば、全ての動作条件において短絡保護を成立させることができる。
【0007】
ただし、ゲート電圧が高くなるほど、スイッチング素子がオン駆動された際、つまりスイッチング素子に電流が流れる際におけるオン抵抗が小さくなる。スイッチング素子の導通損失を低減するという観点でみると、オン抵抗が小さいほうがよいことから、オン時におけるスイッチング素子のゲート電圧は高い値に設定されることが望ましい。そのため、上記したようにワースト条件を考慮してオン時におけるゲート電圧の値を決定すると、飽和電流が小さくなる動作条件である低電圧の領域では、ゲート電圧の値が低く抑えられたことによる導通損失の増加が問題となる。このように、短絡保護と導通損失の低減とはトレードオフの関係にあり、従来の技術では、短絡保護と導通損失の低減との双方を十分に達成することが難しいという課題があった。
【0008】
本発明は上記事情に鑑みてなされたものであり、その目的は、短絡保護および導通損失の低減を両立することができるゲート駆動装置を提供することにある。
【課題を解決するための手段】
【0009】
請求項１に記載のゲート駆動装置は、スイッチング素子のゲートを駆動する駆動部（４、４８、９２、１１３）と、スイッチング素子のオフ時に主端子に印加される電圧を検出し、その検出値に基づいて電源電圧を間接的に検出する電圧検出部（５、４０、６２）と、ゲート電圧制御部（８、８２）と、を備える。ゲート電圧制御部は、電圧検出部の検出値に応じて、オン時におけるスイッチング素子のゲート電圧の値を選択するとともに、その選択結果に基づいてオン時におけるスイッチング素子のゲート電圧を変更する。上記構成によれば、オン時におけるスイッチング素子のゲート電圧の値が最適化され、その結果、短絡保護および導通損失の低減を両立することができるという優れた効果が得られる。
【0010】
この場合、電圧検出部は、スイッチング素子のオフ時に主端子に印加される電圧を検出し、その検出値に基づいて電源電圧を間接的に検出する構成となっている。
【0011】
請求項１に記載のゲート駆動装置は、さらに、飽和電流推定部（６、７３）および許容値算出部（７、７４）を備える。飽和電流推定部は、電圧検出部の検出値と、予め取得されたスイッチング素子のゲート電圧および主端子の電圧と飽和電流との関係を表すマップと、に基づいてスイッチング素子の飽和電流を推定する。前述したように、飽和電流は、スイッチング素子のオフ時に主端子に印加される電圧およびスッチング素子のゲート電圧に応じて定まる。したがって、駆動対象とするスイッチング素子が用いられるシステムの仕様に応じて、上記マップを予め作成しておくことが可能であり、そうすることにより、飽和電流推定部は、上記したようにして飽和電流を推定することができる。
【0012】
前述したように、短絡エネルギーは、短絡電流とスイッチング素子の主端子間電圧との積を積分した値に相当する。許容値算出部は、このような関係を考慮し、電圧検出部の検出値と、予め取得されたスイッチング素子の短絡時の許容エネルギーと、に基づいて飽和電流の許容値を算出する。なお、短絡時の許容エネルギーとは、短絡エネルギーの許容値に相当するものであり、その値の短絡エネルギーが発生したとしても短絡保護が成立しなくなる可能性はないものの、その値を超える短絡エネルギーが発生すると短絡保護が成立しなくなる可能性があるような値に設定される。また、飽和電流の許容値は、スイッチング素子のオンの開始時点から短絡保護が実施される時点までの期間中、その値の短絡電流が流れたとしても上記許容エネルギー以上の短絡エネルギーが発生することがないものの、その値を超える短絡電流が流れると上記許容エネルギー以上の短絡エネルギーが発生する可能性があるような値に設定される。
【0013】
ゲート電圧制御部は、飽和電流推定部により推定される飽和電流が許容値算出部により算出される許容値を超えることが無い範囲で、オン時におけるスイッチング素子のゲート電圧の値を演算して選択するとともに、その選択結果に基づいてオン時におけるスイッチング素子のゲート電圧を変更する。このようにすれば、オン時におけるスイッチング素子のゲート電圧の値は、飽和電流および許容値に基づいて最適化される。このようにゲート電圧の値の最適化が行われることにより、どのような動作条件であっても、飽和電流が許容値を超えること、つまり許容エネルギー以上の短絡エネルギーが発生することが防止される。また、上記最適化が行われることにより、どのような動作条件であっても、飽和電流が許容値に近いぎりぎりの値となるまでゲート電圧の値を高めることが可能となり、その結果、スイッチング素子の導通損失が低減される。したがって、上記構成によれば、短絡保護および導通損失の低減を両立することができるという優れた効果が得られる。
【図面の簡単な説明】
【0014】
【図1】第１実施形態に係るゲート駆動装置の概略構成を模式的に示す図
【図2】第１実施形態に係るスイッチング素子の電圧Ｖｇｓおよび電圧Ｖｄｓと飽和電流との関係を表すマップの具体的な一例を示す図
【図3】第１実施形態に係るゲート電圧の演算および変更に関する処理の概要を示す図
【図4】第１実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図
【図5】第１実施形態に係る駆動部のオン側の具体的な構成例を模式的に示す図
【図6】第１実施形態に係るゲート駆動装置による各制御のタイミングを説明するためのタイミングチャート
【図7】第２実施形態に係る第１制御手法による各制御のタイミングを説明するためのタイミングチャート
【図8】第２実施形態に係る第２制御手法による各制御のタイミングを説明するためのタイミングチャート
【図9】第３実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図
【図10】第４実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図
【図11】第５実施形態に係るゲート駆動装置の概略構成を模式的に示す図
【図12】第６実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図
【図13】第７実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図
【図14】第８実施形態に係るゲート駆動装置の概略構成を模式的に示す図
【図15】第９実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図
【発明を実施するための形態】
【0015】
以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１～図６を参照して説明する。
（第１実施形態）
以下、第１実施形態について図１～図６を参照して説明する。
【0016】
＜ゲート駆動装置の概略構成＞
図１に示す本実施形態のゲート駆動装置１は、半導体集積回路、つまりＩＣとして構成されており、一対の直流電源線間に接続されたハーフブリッジ回路の下アームを構成するスイッチング素子２のゲートを駆動する。スイッチング素子２は、例えばモータを駆動するためのインバータに用いられるものである。なお、図１などでは、ハーフブリッジ回路の上アームを構成するスイッチング素子、および、それに関連する構成の図示は省略されている。
図１に示す本実施形態のゲート駆動装置１は、半導体集積回路、つまりＩＣとして構成されており、一対の直流電源線間に接続されたハーフブリッジ回路の下アームを構成するスイッチング素子２のゲートを駆動する。スイッチング素子２は、例えばモータを駆動するためのインバータに用いられるものである。なお、図１などでは、ハーフブリッジ回路の上アームを構成するスイッチング素子、および、それに関連する構成の図示は省略されている。
【0017】
スイッチング素子２は、パワー素子であり、この場合、Ｎチャネル型のＭＯＳトランジスタと、そのＭＯＳトランジスタのドレイン・ソース間にソース側をアノードとして接続された、つまりＭＯＳトランジスタに対して逆並列に接続された還流用のダイオードと、を含む構成となっている。なお、この場合、ＭＯＳトランジスタとは別の素子として還流用のダイオードが設けられているが、ＭＯＳトランジスタのボディダイオードを還流用のダイオードとして利用してもよい。
【0018】
図示しない高電位側の直流電源線および低電位側の直流電源線３には、例えば数百Ｖといった比較的高い電圧の電源電圧が供給されている。この場合、電源電圧は、例えば電池などの直流電源から出力される電圧を昇圧電源により昇圧して得られる昇圧電圧であり、その電圧値は一定ではなく変動する可能性がある。スイッチング素子２のドレインは、ノードＮ１に接続され、そのソースは直流電源線３に接続されている。ノードＮ１は、図示しないハイサイド側のスイッチング素子とスイッチング素子２との相互接続ノードに相当する。図示は省略するが、ノードＮ１には、例えばインダクタ、モータの巻線などの負荷が接続される。
【0019】
ゲート駆動装置１は、外部から与えられる駆動信号Ｓａに基づいて、スイッチング素子２の駆動をＰＷＭ制御するものであり、駆動部４、電圧検出部５、飽和電流推定部６、許容値算出部７およびゲート電圧制御部８を備えている。駆動信号Ｓａは、２値の信号であり、例えばハイレベルのときにスイッチング素子２のオンを指令するとともにロウレベルのときにスイッチング素子２のオフを指令する指令信号となっている。
【0020】
駆動部４は、スイッチング素子２のゲートを駆動するものであり、オンを指令する駆動信号Ｓａが与えられると、スイッチング素子２をオンする。また、駆動部４は、オフを指令する駆動信号Ｓａが与えられると、スイッチング素子２をオフする。詳細は後述するが、駆動部４は、スイッチング素子２のオン時におけるゲート駆動電圧、つまりスイッチング素子２をオンしている期間におけるゲート電圧を変更することができる構成となっている。この場合、ゲート電圧とは、スイッチング素子２のゲート・ソース間電圧Ｖｇｓに相当する。以下、ゲート電圧のことを電圧Ｖｇｓとも呼ぶこととする。電圧Ｖｇｓは、ゲート電圧制御部８から出力される電圧指令信号Ｓｂに応じた値に設定される。
【0021】
電圧検出部５は、スイッチング素子２のオフ時に主端子に印加される印加電圧を検出する。この検出される電圧は、直流電源線３の電位を基準とした場合におけるスイッチング素子２のドレイン電圧、つまりスイッチング素子２のドレイン・ソース間電圧Ｖｄｓに相当する。以下、本電圧のことを電圧Ｖｄｓとも呼ぶこととする。電圧Ｖｄｓは、前述した電源電圧に応じた電圧となる。したがって、電圧検出部５は、電圧Ｖｄｓの検出値に基づいて上記電源電圧を間接的に検出するようになっている。また、電圧Ｖｄｓは、電源電圧と同様に、その電圧値は一定ではなく変動する可能性がある。電圧検出部５は、電圧Ｖｄｓの検出値Ｖａを飽和電流推定部６および許容値算出部７へと出力する。
【0022】
飽和電流推定部６は、スイッチング素子２の飽和電流を推定する。飽和電流は、スイッチング素子２のゲート電圧である電圧Ｖｇｓと、スイッチング素子２の主端子の電圧である電圧Ｖｄｓと、に基づいて定まる。そこで、本実施形態では、駆動対象となるスイッチング素子２に係る電圧Ｖｇｓおよび電圧Ｖｄｓと飽和電流との関係が、例えば実験やシミュレーションなどによって事前に取得されている。そして、飽和電流推定部６には、上記関係を表すマップが記憶されている。上記マップとしては、具体的には、例えば図２に示すようなものを採用することができる。
【0023】
また、飽和電流推定部６には、ゲート電圧制御部８から出力される電圧指令信号Ｓｂが与えられている。飽和電流推定部６は、この電圧指令信号Ｓｂに基づいて、設定されている電圧Ｖｇｓの値を取得することができる。なお、スイッチング素子２のゲートの電圧を直接モニタする構成を設ければ、飽和電流推定部６は、その構成によりモニタした電圧に基づいて電圧Ｖｇｓの値を取得することも可能である。ただし、この場合、モニタした電圧は、スイッチング素子２の駆動状態、つまりスイッチング素子２がオン状態であるかオフ状態であるかにより変化する。したがって、上記構成では、スイッチング素子２のオン時におけるゲートの電圧を保持するためのサンプルホールド回路が別途必要となる。
【0024】
飽和電流推定部６は、電圧検出部５から出力される検出値Ｖａ、つまり電圧Ｖｄｓの値、電圧Ｖｇｓの値および予め取得されたマップに基づいてスイッチング素子２の飽和電流を推定する。例えば、電圧Ｖｄｓの値が２００［Ｖ］であるとともに、電圧Ｖｇｓの値が１５［Ｖ］である場合、それらの値をマップに照らし合わせることにより、飽和電流は５００［Ａ］であると推定することができる。
【0025】
このようにして飽和電流推定部６により推定される飽和電流の推定値である飽和電流推定値Ｉｓｅは、下記（１）式に示すように、電圧Ｖｇｓおよび電圧Ｖｄｓを変数とする関数として表すことができる。
Ｉｓｅ＝ｆ（Ｖｇｓ，Ｖｄｓ） …（１）
飽和電流推定部６は、上述したようにして推定した飽和電流推定値Ｉｓｅを、ゲート電圧制御部８へと出力する。
Ｉｓｅ＝ｆ（Ｖｇｓ，Ｖｄｓ） …（１）
飽和電流推定部６は、上述したようにして推定した飽和電流推定値Ｉｓｅを、ゲート電圧制御部８へと出力する。
【0026】
許容値算出部７は、電圧検出部５の検出値Ｖａと、予め取得されたスイッチング素子２の短絡時の許容エネルギーＥｔと、に基づいて飽和電流指令値Ｉｓｃを算出する。許容エネルギーＥｔは、短絡エネルギーＥｓの許容値に相当する。短絡エネルギーＥｓは、下記（２）式に示すように、上アームを構成するスイッチング素子が短絡故障している状態でスイッチング素子２がオンされた場合に各スイッチング素子に流れる短絡電流Ｉｄと電圧Ｖｄｓとの積を積分した値に相当する。ただし、積分期間は、スイッチング素子２のオンの開始時点から、短絡保護が実施される時点までの時間ｔｄとする。なお、時間ｔｄは、ゲート駆動装置１が適用されるシステムの仕様に応じて定まっている。
【0027】
【数1】
【0028】
許容エネルギーＥｔは、その値の短絡エネルギーＥｓが発生したとしても短絡保護が成立しなくなる可能性はないものの、その値を超える短絡エネルギーＥｓが発生すると短絡保護が成立しなくなる可能性があるような値に設定される。なお、許容エネルギーＥｔは、スイッチング素子２の仕様に応じて定まるものであり、その値は予め取得することができる。
【0029】
飽和電流指令値Ｉｓｃは、飽和電流の許容値よりも所定のマージン分だけ低い値に設定される。飽和電流の許容値は、スイッチング素子２のオンの開始時点から短絡保護が実施される時点までの期間中、その値の短絡電流Ｉｄが流れたとしても許容エネルギーＥｔ以上の短絡エネルギーＥｓが発生することがないものの、その値を超える短絡電流Ｉｄが流れると許容エネルギーＥｔ以上の短絡エネルギーＥｓが発生する可能性があるような値に設定されている。許容値算出部７は、下記（３）式を満たすように、飽和電流指令値Ｉｓｃを算出する。
Ｅｓ＜Ｅｔ …（３）
Ｅｓ＜Ｅｔ …（３）
【0030】
具体的には、許容値算出部７は、飽和電流指令値Ｉｓｃを次のようにして算出する。すなわち、検出値Ｖａに基づいて取得することができるスイッチング素子２のオフ時の電圧Ｖｄｓに基づいて、積分期間中の電圧Ｖｄｓを求めることができる。上記したように上アーム側のスイッチング素子が短絡故障している状態でスイッチング素子２がオンされた場合、そのオン期間のほぼ全域にわたって、短絡電流Ｉｄが飽和電流に等しい値となる。そこで、許容値算出部７は、下記（４）式に基づいて、飽和電流指令値Ｉｓｃを算出する。ただし、電圧Ｖｄｓの平均値をＶｄｓ＿ａｖｅとする。
Ｉｓｃ＜Ｅｓ÷ｔｄ÷Ｖｄｓ＿ａｖｅ …（４）
許容値算出部７は、上述したようにして算出した飽和電流指令値Ｉｓｃを、ゲート電圧制御部８へと出力する。
Ｉｓｃ＜Ｅｓ÷ｔｄ÷Ｖｄｓ＿ａｖｅ …（４）
許容値算出部７は、上述したようにして算出した飽和電流指令値Ｉｓｃを、ゲート電圧制御部８へと出力する。
【0031】
ゲート電圧制御部８は、電圧検出部５の検出値に応じて、オン時におけるスイッチング素子２の電圧Ｖｇｓの値を選択するとともに、その選択結果に基づいてオン時におけるスイッチング素子２の電圧Ｖｇｓを変更する。具体的には、ゲート電圧制御部８は、飽和電流推定値Ｉｓｅが飽和電流指令値Ｉｓｃを超えることが無い範囲で電圧Ｖｇｓの値を演算して選択する。また、ゲート電圧制御部８は、その演算結果、ひいては選択結果に基づいて電圧Ｖｇｓを変更するための電圧指令信号Ｓｂを生成し、その電圧指令信号Ｓｂを駆動部４へと出力する。ゲート電圧制御部８は、飽和電流推定値Ｉｓｅが飽和電流指令値Ｉｓｃに一致するように上記電圧Ｖｇｓの演算および変更を実行するようになっている。
【0032】
ゲート電圧制御部８は、スイッチング素子２の駆動周期毎に上記電圧Ｖｇｓの値の演算を行うようになっている。そのため、電圧検出部５は、スイッチング素子２の駆動周期毎にオフ時における電圧Ｖｄｓを検出するようになっている。なお、本実施形態では、スイッチング素子２の駆動周期は、ＰＷＭ制御の１周期となる。また、ゲート電圧制御部８は、電圧Ｖｇｓの値の演算後の次の駆動周期におけるスイッチング素子２のオン開始時点までに電圧Ｖｇｓの変更を行うようになっている。
【0033】
＜駆動能力の演算および変更に関する処理の概要＞
続いて、上記構成のゲート電圧制御部８による電圧Ｖｇｓの演算および変更に関する処理の概要について図３を参照して説明する。処理開始後、最初に実行されるステップＳ１００では、駆動部４のオン時における電圧Ｖｇｓが初期値に設定される。この場合、初期値は、発生する可能性がある短絡エネルギーＥｓが許容エネルギーＥｔよりも十分に低いものとなるような比較的低い値に設定されている。
続いて、上記構成のゲート電圧制御部８による電圧Ｖｇｓの演算および変更に関する処理の概要について図３を参照して説明する。処理開始後、最初に実行されるステップＳ１００では、駆動部４のオン時における電圧Ｖｇｓが初期値に設定される。この場合、初期値は、発生する可能性がある短絡エネルギーＥｓが許容エネルギーＥｔよりも十分に低いものとなるような比較的低い値に設定されている。
【0034】
ステップＳ２００では、電圧Ｖｄｓなどに基づいて飽和電流推定値Ｉｓｅが推定されるとともに、電圧Ｖｄｓなどに基づいて飽和電流指令値Ｉｓｃが算出される。ステップＳ３００では、飽和電流推定値Ｉｓｅが飽和電流指令値Ｉｓｃ未満であるか否かが判断される。ここで、飽和電流推定値Ｉｓｅが飽和電流指令値Ｉｓｃ未満である場合、ステップＳ２００で「ＹＥＳ」となり、ステップＳ４００に進む。ステップＳ４００では、電圧Ｖｇｓが現状よりも高い値に変更される。
【0035】
一方、飽和電流推定値Ｉｓｅが飽和電流指令値Ｉｓｃ以上である場合、ステップＳ３００で「ＮＯ」となり、ステップＳ５００に進む。ステップＳ５００では、電圧Ｖｇｓが現状よりも低い値に変更される。ステップＳ４００またはステップＳ５００の実行後は、ステップＳ６００に進む。ステップＳ６００では、終了指令が与えられたか否かが判断される。
【0036】
上記した終了指令は、装置の電源オフ時、何らかの異常が検出されたことに伴うシステム停止時などにゲート駆動装置１の上位の制御装置から与えられるものである。ここで、終了指令が与えられた場合、ステップＳ６００で「ＹＥＳ」となり、本処理が終了となる。一方、終了指令が与えられていない場合、ステップＳ６００で「ＮＯ」となり、ステップＳ２００に戻ってステップＳ２００以降の処理が繰り返される。
【0037】
＜ゲート駆動装置の具体的構成＞
ゲート駆動装置１の具体的な構成としては、例えば図４に示すような構成を採用することができる。駆動部４は、スイッチング素子２のゲートを定電圧駆動する構成となっている。すなわち、駆動部４は、スイッチ１１、１２、オン駆動電圧電源１３およびゲート駆動ロジック１４を備えている。スイッチ１１は、例えばＰチャネル型ＭＯＳトランジスタなどの半導体スイッチング素子により構成されており、電源線１５とスイッチング素子２のゲートとの間を開閉する。スイッチ１２は、例えばＮチャネル型ＭＯＳトランジスタなどの半導体スイッチング素子により構成されており、スイッチング素子２のゲートと、直流電源線３に接続される電源線１６との間を開閉する。
ゲート駆動装置１の具体的な構成としては、例えば図４に示すような構成を採用することができる。駆動部４は、スイッチング素子２のゲートを定電圧駆動する構成となっている。すなわち、駆動部４は、スイッチ１１、１２、オン駆動電圧電源１３およびゲート駆動ロジック１４を備えている。スイッチ１１は、例えばＰチャネル型ＭＯＳトランジスタなどの半導体スイッチング素子により構成されており、電源線１５とスイッチング素子２のゲートとの間を開閉する。スイッチ１２は、例えばＮチャネル型ＭＯＳトランジスタなどの半導体スイッチング素子により構成されており、スイッチング素子２のゲートと、直流電源線３に接続される電源線１６との間を開閉する。
【0038】
電源線１５は、オン駆動電圧電源１３を介して、電源電圧Ｖｂが与えられる電源端子１７に接続されている。電源電圧Ｖｂは、電源線１６の電位を基準とした電圧であり、スイッチング素子２のゲート閾値電圧よりも十分に高い電圧となっている。オン駆動電圧電源１３は、電源端子１７から与えられる電源電圧Ｖｂを降圧し、その降圧した電圧を、電源線１５を通じて出力する。オン駆動電圧電源１３の出力電圧は、電圧指令信号Ｓｂに応じた電圧値に設定される。
【0039】
ゲート駆動ロジック１４は、駆動信号Ｓａに基づいてスイッチ１１、１２を相補的にオンオフする。ただし、この場合、スイッチ１１、１２の双方がオフする期間、いわゆるデッドタイムが設けられる。上記構成によれば、スイッチ１１がオンされることによりスイッチング素子２がオンされるとともに、スイッチ１２がオンされることによりスイッチング素子２がオフされる。また、上記構成では、電圧指令信号Ｓｂに応じてオン駆動電圧電源１３の出力電圧の値、つまりスイッチング素子２のオン時においてゲートに与えられる電圧Ｖｇｓが変更される。
【0040】
電圧検出部５は、分圧回路１８およびＯＰアンプ１９を備えている。分圧回路１８は、２つのキャパシタＣ１、Ｃ２を備えている。キャパシタＣ１、Ｃ２は、スイッチング素子２の主端子間に発生する比較的高い電圧が印加されても故障することがないような高い耐圧を有する構成となっている。キャパシタＣ１、Ｃ２の容量値は、スイッチング素子２のドレイン・ソース間の容量成分、具体的にはスイッチング素子２のドレイン・ソース間の寄生容量よりも小さい値となっている。例えば、キャパシタＣ１、Ｃ２の容量値は、スイッチング素子２のドレイン・ソース間の容量の値の１／１０未満の値となっている。
【0041】
キャパシタＣ１、Ｃ２は、例えばＭＩＭ構造のキャパシタとして同一の半導体チップ上に形成されている。キャパシタＣ１の一方の端子は、ノードＮ１に接続され、その他方の端子はキャパシタＣ２を介して電源線１６に接続されている。つまり、分圧回路１８は、スイッチング素子２の主端子間の容量成分より小さい容量が直列接続された容量分圧の構成となっている。上記構成により、分圧回路１８は、直流電源線３の電位を基準とした場合におけるスイッチング素子２のドレイン電圧、つまりスイッチング素子２のドレイン・ソース間電圧ＶｄｓをキャパシタＣ１、Ｃ２の容量比で分圧し、キャパシタＣ１、Ｃ２の相互接続ノードから出力する。
【0042】
ＯＰアンプ１９は、反転入力端子と出力端子とが接続されており、ボルテージフォロワとして機能する。ＯＰアンプ１９の非反転入力端子には、分圧回路３０による分圧電圧Ｖｄが入力されている。このような構成のＯＰアンプ１９から出力される信号は、前述した電圧Ｖｄｓの検出値Ｖａに相当する。ＯＰアンプ１９の出力信号である検出値Ｖａは、飽和電流推定部６および許容値算出部７へと出力される。
【0043】
ゲート電圧制御部８は、減算器２０およびコントローラ２１を備えている。減算器２０は、飽和電流指令値Ｉｓｃから飽和電流推定値Ｉｓｅを減算することにより偏差ΔＩｓを求め、コントローラ２１に出力する。コントローラ２１は、偏差ΔＩｓに対するＰＩ演算などを実行して電圧指令信号Ｓｂを生成する。電圧指令信号Ｓｂは、駆動部４へと出力されるようになっており、これにより、オン時にスイッチング素子２のゲートに与えられる電圧Ｖｇｓが設定される。このような構成により、ゲート電圧制御部８は、飽和電流指令値Ｉｓｃと飽和電流推定値Ｉｓｅとの差に相当する偏差ΔＩｓを求め、その偏差ΔＩｓが次第に小さくなるようにオン時にスイッチング素子２のゲートに与えられる電圧Ｖｇｓを変更するようになっている。
【0044】
＜駆動部のオン側の具体的構成＞
駆動部４のオン側の具体的な構成としては、例えば図５に示すような構成を採用することができる。図５に示すように、この場合、オン駆動電圧電源１３は、シリーズレギュレータとして構成されており、トランジスタ２２、スイッチ２３、２４、ＯＰアンプ２５などを備えている。トランジスタ２２は、Ｐチャネル型のＭＯＳトランジスタであり、そのソースは、電源端子１７に接続される。トランジスタ２２のドレインは、スイッチング素子２のゲートに接続される。つまり、トランジスタ２２は、電源端子１７からスイッチング素子２のゲートへと至る経路に直列に介在するものであり、シリーズレギュレータにおける出力トランジスタに相当する。
駆動部４のオン側の具体的な構成としては、例えば図５に示すような構成を採用することができる。図５に示すように、この場合、オン駆動電圧電源１３は、シリーズレギュレータとして構成されており、トランジスタ２２、スイッチ２３、２４、ＯＰアンプ２５などを備えている。トランジスタ２２は、Ｐチャネル型のＭＯＳトランジスタであり、そのソースは、電源端子１７に接続される。トランジスタ２２のドレインは、スイッチング素子２のゲートに接続される。つまり、トランジスタ２２は、電源端子１７からスイッチング素子２のゲートへと至る経路に直列に介在するものであり、シリーズレギュレータにおける出力トランジスタに相当する。
【0045】
トランジスタ２２のソース・ゲート間には、スイッチ２３が接続されている。スイッチ２３は、スイッチ１１と同様の機能を果たすものであるが、そのオンオフの関係がスイッチ１１とは逆になっている。ＯＰアンプ２５の非反転入力端子には、電圧指令信号Ｓｂが与えられている。ＯＰアンプ２５の反転入力端子は、トランジスタ２２のドレインに接続されている。ＯＰアンプ２５の出力信号は、スイッチ２４を介してトランジスタ２２のゲートに与えられる。
【0046】
この場合、ゲート駆動ロジック１４は、スイッチ２３、２４を相補的にオンオフするようになっている。上記構成において、スイッチ２３がオンされると、トランジスタ２２がオフ固定となり、スイッチング素子２をオンすることができなくなる。したがって、スイッチング素子２のオフ時、ゲート駆動ロジック１４からスイッチ２３をオンするための信号が与えられる。
【0047】
また、上記構成において、スイッチ２３がオフされるとともにスイッチ２４がオンされると、トランジスタ２２のゲートにＯＰアンプ２５の出力信号が与えられてトランジスタ２２がオン駆動される。したがって、スイッチング素子２のオン時、ゲート駆動ロジック１４からスイッチ２４をオンするための信号が与えられる。これにより、トランジスタ２２のゲート電圧が電圧指令信号Ｓｂに応じた電圧に制御され、スイッチング素子２のオン時にゲートに与えられる電圧Ｖｇｓが所望する電圧値に制御される。このように、上記構成のゲート電圧制御部８は、トランジスタ２２のオン状態におけるオン抵抗を制御することにより電圧Ｖｇｓの変更を行うようになっている。
【0048】
次に、上記構成による各制御のタイミングについて図６に示すタイミングチャートを参照して説明する。なお、図６における時刻ｔ１～ｔ５までの期間は、スイッチング素子２の駆動周期に相当する。この場合、駆動信号Ｓａがオンを指令するレベルからオフを指令するレベルに転じる時点、つまりスイッチング素子２のオフの開始時点である時刻ｔ１以前では、電圧指令信号Ｓｂが表す電圧Ｖｇｓの電圧値は、第１電圧値Ｖｇｓ（１）となっており、それにより実際の電圧Ｖｇｓの電圧値も第１電圧値Ｖｇｓ（１）となっている。時刻ｔ１においてスイッチング素子２がオフされると、電圧Ｖｄｓが０Ｖ付近から第１電圧値Ｖｄｓ（１）に転じる。
【0049】
この場合、飽和電流推定部６は、時刻ｔ１から時間ｔｄ１だけ経過した時刻ｔ２における電圧Ｖｄｓの検出値Ｖａおよび電圧指令信号Ｓｂに基づいて飽和電流推定値Ｉｓｅを推定する。時間ｔｄ１は、時刻ｔ２における検出値Ｖａが、スイッチング素子２のターンオフ時に生じるリンギングなどによる電圧Ｖｄｓの変動の影響を受けることがないような値となるようにするために予め設定された遅延時間である。これにより、飽和電流推定値Ｉｓｅは、第１電圧値Ｖｇｓ（１）および第１電圧値Ｖｄｓ（１）を変数とする関数ｆ（Ｖｇｓ（１），Ｖｄｓ（１））により表される値となる。
【0050】
ゲート電圧制御部８は、このように推定された飽和電流推定値Ｉｓｅなどに基づいて電圧Ｖｇｓの演算を行い、その演算結果に基づいて電圧指令信号Ｓｂが表す電圧Ｖｇｓの電圧値を変更する。この場合、時刻ｔ２から時間ｔｄ２だけ経過した時点ｔ３において、電圧指令信号Ｓｂが表す電圧Ｖｇｓの電圧が、第２電圧値Ｖｇｓ（２）へと変更される。時間ｔｄ２は、各回路の応答性などに依存する遅延時間である。その後、駆動信号Ｓａがオフを指令するレベルからオンを指令するレベルに転じる時点ｔ４において、スイッチング素子２がターンオンされる。この場合、スイッチング素子２のゲートに与えられる電圧Ｖｇｓの電圧値は、第２電圧値Ｖｇｓ（２）となる。
【0051】
その後、駆動信号Ｓａが再びオフを指令するレベルからオンを指令するレベルに転じる時刻ｔ５以降には、時刻ｔ１～ｔ４と同様の動作が繰り返される。すなわち、時刻ｔ５においてスイッチング素子２がオフされると、電圧Ｖｄｓが０Ｖ付近から第２電圧値Ｖｄｓ（２）に転じる。飽和電流推定部６は、時刻ｔ５から時間ｔｄ１が経過した時刻ｔ６における検出値Ｖａおよび電圧指令信号Ｓｂに基づいて飽和電流推定値Ｉｓｅを推定する。これにより、飽和電流推定値Ｉｓｅは、第２電圧値Ｖｇｓ（２）および第２電圧値Ｖｄｓ（２）を変数とする関数ｆ（Ｖｇｓ（２），Ｖｄｓ（２））により表される値となる。
【0052】
この場合、時刻ｔ６から時間ｔｄ２だけ経過した時点ｔ７において、電圧指令信号Ｓｂが表す電圧Ｖｇｓの電圧が、第３電圧値Ｖｇｓ（３）へと変更される。その後、駆動信号Ｓａがオフを指令するレベルからオンを指令するレベルに転じる時点ｔ８において、スイッチング素子２がターンオンされる。この場合、スイッチング素子２のゲートに与えられる電圧Ｖｇｓの電圧値は、第３電圧値Ｖｇｓ（３）となる。
【0053】
以上説明した本実施形態のゲート駆動装置１によれば、オン時におけるスイッチング素子２のゲートに与えられる電圧Ｖｇｓの値は、飽和電流推定値Ｉｓｅおよび飽和電流指令値Ｉｓｃに基づいて最適化される。このように電圧Ｖｇｓの値の最適化が行われることにより、どのような動作条件であっても、飽和電流がその許容値を超えること、つまり許容エネルギー以上の短絡エネルギーが発生することが防止される。また、上記最適化が行われることにより、どのような動作条件であっても、飽和電流がその許容値に近いぎりぎりの値となるまで電圧Ｖｇｓの値を高めることが可能となり、その結果、スイッチング素子２の導通損失が低減される。したがって、本実施形態によれば、短絡保護および導通損失の低減を両立することができるという優れた効果が得られる。
【0054】
本実施形態では、スイッチング素子２の駆動周期毎に電圧Ｖｇｓの値が演算され、その演算後の次の駆動周期におけるスイッチング素子２のオン開始時点までに、その演算された電圧Ｖｇｓの値が実際の電圧Ｖｇｓに反映される制御となっている。このような制御によれば、電圧Ｖｇｓの最適化がより確実に且つより素早く実現される、つまり上述した効果を最大限得ることができる。また、このような制御によれば、スイッチング素子２の駆動周期が一定ではなく変化するようなシステムであっても適用することができる。ただし、このような制御を確実に実現するためには、時間ｔｄ１と時間ｔｄ２とを足し合わせた時間が、スイッチング素子２の駆動周期の１／２未満となるように、時間ｔｄ１の設定および時間ｔｄ２に影響を及ぼす各回路の設計を行う必要がある。
【0055】
ゲート駆動装置１により駆動されるスイッチング素子２が構成するハーフブリッジ回路に供給される電源電圧は、電池電圧などを昇圧して得られる昇圧電圧であり、その電圧値は変動する可能性がある。そのため、スイッチング素子２のオフ時における電圧Ｖｄｓの電圧値も変動する可能性がある。スイッチング素子２の飽和電流は、電圧Ｖｇｓおよび電圧Ｖｄｓに基づいて定まるため、上記構成では、一定の値ではなく変動する可能性がある。しかし、本実施形態によれば、前述したように電圧Ｖｇｓの最適化がスイッチング素子２の駆動周期毎に行われるようになっているため、このような飽和電流の変動があった場合でも、その変動に追従するように電圧Ｖｇｓの最適化を実現することができる。
【0056】
電圧検出部５は、スイッチング素子２の電圧Ｖｄｓを分圧する分圧回路１８を備え、その分圧回路１８による分圧電圧Ｖｄに基づいてオフ時にスイッチング素子２の主端子に印加される電圧を検出する構成となっている。このような構成によれば、検出対象となる電圧Ｖｄｓをより直接的に検出する構成となっていることから、その検出精度を高めることができる。また、分圧回路１８は、スイッチング素子２の主端子間の容量成分より小さい容量値を有するキャパシタＣ１、Ｃ２が直列接続された容量分圧の構成となっている。
【0057】
上記構成の分圧回路１８によれば、分圧回路１８を構成するキャパシタＣ１、Ｃ２がスイッチング素子２のスイッチング特性に及ぼす影響を極力小さく抑えることができる。また、上記構成の分圧回路１８によれば、例えば抵抗分圧の構成に比べ、その応答性を向上させることができる。また、２つのキャパシタＣ１、Ｃ２は、同一の半導体チップ上に形成されている。このようにすれば、キャパシタＣ１、Ｃ２の容量の比精度、ひいては分圧回路１８における分圧比の精度を高めることができる。
【0058】
駆動部４は、電源電圧Ｖｂが与えられる電源端子１７からスイッチング素子２のゲートへと至る経路に直列に介在するトランジスタ２２などからなるシリーズレギュレータとした構成されたオン駆動電圧電源１３を備える。ゲート電圧制御部８は、オン駆動電圧電源１３のトランジスタ２２のオン状態におけるオン抵抗を制御することにより電圧Ｖｇｓの変更を行うようになっている。このような構成によれば、スイッチング素子２のオン時にゲートに与えられる電圧Ｖｇｓの変更を精度良く実現することが可能となり、ひいては、上述した短絡保護および導通損失の低減を実現するための制御の高精度化を図ることができる。
【0059】
（第２実施形態）
以下、第２実施形態について図７および図８を参照して説明する。
第２実施形態では、各制御のタイミングが第１実施形態と異なっている。なお、構成については第１実施形態と共通するので、図１なども参照しながら説明する。本実施形態では、ゲート電圧制御部８は、スイッチング素子２の駆動周期よりも長い周期毎に電圧Ｖｇｓの演算および変更を行うようになっている。この場合、具体的な制御として、次のような２つの制御手法のいずれかを採用することができる。
以下、第２実施形態について図７および図８を参照して説明する。
第２実施形態では、各制御のタイミングが第１実施形態と異なっている。なお、構成については第１実施形態と共通するので、図１なども参照しながら説明する。本実施形態では、ゲート電圧制御部８は、スイッチング素子２の駆動周期よりも長い周期毎に電圧Ｖｇｓの演算および変更を行うようになっている。この場合、具体的な制御として、次のような２つの制御手法のいずれかを採用することができる。
【0060】
［１］第１制御手法
第１制御手法における各制御のタイミングについて図７に示すタイミングチャートを参照して説明する。なお、図７および後述する図８では、スイッチング素子２の駆動周期の７倍の期間が図示されており、図示されている各駆動周期をそれぞれ周期Ｔ１～Ｔ７としている。また、図７および後述する図８では、周期Ｔ１における電圧Ｖｇｓの電圧値をＶｇｓ（１）とし、周期Ｔ２における電圧Ｖｇｓおよび電圧Ｖｄｓの電圧値をそれぞれＶｇｓ（２）およびＶｄｓ（１）とし、周期Ｔ３における電圧Ｖｇｓおよび電圧Ｖｄｓの電圧値をそれぞれＶｇｓ（３）およびＶｄｓ（２）とし、周期Ｔ４における電圧Ｖｇｓおよび電圧Ｖｄｓの電圧値をそれぞれＶｇｓ（４）およびＶｄｓ（３）とし、周期Ｔ５における電圧Ｖｇｓおよび電圧Ｖｄｓの電圧値をそれぞれＶｇｓ（５）およびＶｄｓ（４）とし、周期Ｔ６における電圧Ｖｇｓおよび電圧Ｖｄｓの電圧値をそれぞれＶｇｓ（６）およびＶｄｓ（５）とし、周期Ｔ７における電圧Ｖｇｓおよび電圧Ｖｄｓの電圧値をそれぞれＶｇｓ（７）およびＶｄｓ（６）としている。
第１制御手法における各制御のタイミングについて図７に示すタイミングチャートを参照して説明する。なお、図７および後述する図８では、スイッチング素子２の駆動周期の７倍の期間が図示されており、図示されている各駆動周期をそれぞれ周期Ｔ１～Ｔ７としている。また、図７および後述する図８では、周期Ｔ１における電圧Ｖｇｓの電圧値をＶｇｓ（１）とし、周期Ｔ２における電圧Ｖｇｓおよび電圧Ｖｄｓの電圧値をそれぞれＶｇｓ（２）およびＶｄｓ（１）とし、周期Ｔ３における電圧Ｖｇｓおよび電圧Ｖｄｓの電圧値をそれぞれＶｇｓ（３）およびＶｄｓ（２）とし、周期Ｔ４における電圧Ｖｇｓおよび電圧Ｖｄｓの電圧値をそれぞれＶｇｓ（４）およびＶｄｓ（３）とし、周期Ｔ５における電圧Ｖｇｓおよび電圧Ｖｄｓの電圧値をそれぞれＶｇｓ（５）およびＶｄｓ（４）とし、周期Ｔ６における電圧Ｖｇｓおよび電圧Ｖｄｓの電圧値をそれぞれＶｇｓ（６）およびＶｄｓ（５）とし、周期Ｔ７における電圧Ｖｇｓおよび電圧Ｖｄｓの電圧値をそれぞれＶｇｓ（７）およびＶｄｓ（６）としている。
【0061】
この場合、周期Ｔ２におけるオフの開始時点から時間ｔｄ１だけ経過した時点における検出値Ｖａおよび電圧指令信号Ｓｂに基づいて飽和電流推定値Ｉｓｅが推定される。これにより、飽和電流推定値Ｉｓｅは、電圧値Ｖｇｓ（１）および電圧値Ｖｄｓ（１）を変数とする関数ｆ（Ｖｇｓ（１），Ｖｄｓ（１））により表される値となる。
【0062】
この場合も、上記推定が行われた時点から時間ｔｄ２だけ経過した時点において、電圧指令信号Ｓｂが表す電圧Ｖｇｓの電圧が変更されるが、時間ｔｄ２は、スイッチング素子２の駆動周期よりも長い時間であり、第１実施形態に比べて大幅に長くなっている。そのため、電圧Ｖｇｓの電圧が変更される時点は、周期Ｔ２より２つ後の周期Ｔ４における時刻となっている。つまり、第１制御手法では、駆動周期の３周期毎に、電圧Ｖｇｓの演算および変更が実施される。
【0063】
したがって、この場合、上記時点において、電圧指令信号Ｓｂが表す電圧Ｖｇｓの電圧が、電圧値Ｖｇｓ（４）へと変更される。また、この場合、周期Ｔ４の次の周期Ｔ５の開始時点から時間ｔｄ１だけ経過した時点における検出値Ｖａおよび電圧指令信号Ｓｂに基づいて飽和電流推定値Ｉｓｅが推定される。これにより、飽和電流推定値Ｉｓｅは、電圧値Ｖｇｓ（４）および電圧値Ｖｄｓ（４）を変数とする関数ｆ（Ｖｇｓ（４），Ｖｄｓ（４））により表される値となる。また、この場合、上記推定が行われた時点から時間ｔｄ２だけ経過した時点において、電圧指令信号Ｓｂが表す電圧Ｖｇｓの電圧が、電圧値Ｖｇｓ（７）へと変更される。
【0064】
なお、ここでは、駆動周期の３周期毎に電圧Ｖｇｓの演算および変更が実施される例を示したが、電圧Ｖｇｓの演算および変更を、２周期毎、４周期以上毎に実施するようにしてもよい。
【0065】
［２］第２制御手法
第２制御手法における各制御のタイミングについて図８に示すタイミングチャートを参照して説明する。第２制御手法は、第１制御手法に対し、飽和電流推定値Ｉｓｅの演算、ひいては電圧Ｖｇｓの演算および変更を３並列で且つ１周期ずつずらして、行うようになっている点が異なる。なお、この場合も、図８に示すように、上記した３並列の演算のそれぞれは、第１制御手法と同様、３周期毎に実施されるようになっている。しかし、このような第２制御手法によれば、図８に示すように、駆動周期毎に、電圧Ｖｇｓの変更が実施されることになる。
第２制御手法における各制御のタイミングについて図８に示すタイミングチャートを参照して説明する。第２制御手法は、第１制御手法に対し、飽和電流推定値Ｉｓｅの演算、ひいては電圧Ｖｇｓの演算および変更を３並列で且つ１周期ずつずらして、行うようになっている点が異なる。なお、この場合も、図８に示すように、上記した３並列の演算のそれぞれは、第１制御手法と同様、３周期毎に実施されるようになっている。しかし、このような第２制御手法によれば、図８に示すように、駆動周期毎に、電圧Ｖｇｓの変更が実施されることになる。
【0066】
なお、ここでは、電圧Ｖｇｓの演算および変更を３並列で且つ１周期ずつずらして行う例を示したが、電圧Ｖｇｓの演算および変更を、２並列で且つ１周期ずつずらして行うようにしてもよいし、４並列以上且つ１周期ずつずらして行うようにしてもよい。ただし、この場合、並列数と同数の演算器を用意する必要がある。
【0067】
以上説明したように、本実施形態では、スイッチング素子２の駆動周期よりも長い周期毎に電圧Ｖｇｓの値が演算されるとともに、その演算された電圧Ｖｇｓの値が実際の電圧Ｖｇｓに反映される制御となっている。このような制御が行われる本実施形態によっても、第１実施形態と同様の効果、つまり短絡保護および導通損失の低減を両立することができるという優れた効果が得られる。また、このような制御は、第１実施形態の制御に比べ、時間ｔｄ２の長さを長くすることが可能である。したがって、本実施形態によれば、時間ｔｄ２に影響を及ぼす各回路の応答性が良くない装置にも適用することができることから、汎用性が高くなるというメリットがある。
【0068】
（第３実施形態）
以下、第３実施形態について図９を参照して説明する。
＜ゲート駆動装置の具体的構成＞
本実施形態では、ゲート駆動装置の具体的な構成が第１実施形態と異なっている。すなわち、図９に示すように、本実施形態のゲート駆動装置３１は、第１実施形態のゲート駆動装置１に対し、その具体的な構成の一部が変更されている。この場合、ゲート駆動装置３１の駆動対象となるスイッチング素子３２は、一対の直流電源線３３、３４間に接続されたハーフブリッジ回路３５の上アームを構成する。なお、ハーフブリッジ回路３５の下アームを構成するスイッチング素子３６は、ゲート駆動装置３１と同様の構成を有するゲート駆動装置３７により駆動される。
以下、第３実施形態について図９を参照して説明する。
＜ゲート駆動装置の具体的構成＞
本実施形態では、ゲート駆動装置の具体的な構成が第１実施形態と異なっている。すなわち、図９に示すように、本実施形態のゲート駆動装置３１は、第１実施形態のゲート駆動装置１に対し、その具体的な構成の一部が変更されている。この場合、ゲート駆動装置３１の駆動対象となるスイッチング素子３２は、一対の直流電源線３３、３４間に接続されたハーフブリッジ回路３５の上アームを構成する。なお、ハーフブリッジ回路３５の下アームを構成するスイッチング素子３６は、ゲート駆動装置３１と同様の構成を有するゲート駆動装置３７により駆動される。
【0069】
スイッチング素子３２、３６は、スイッチング素子２と同様、Ｎチャネル型のＭＯＳトランジスタと、そのＭＯＳトランジスタに対して逆並列に接続された還流用のダイオードと、を含む構成となっている。直流電源線３３、３４間には、直流電源３８により生成される電源電圧Ｖｃが供給されている。電源電圧Ｖｃは、第１実施形態で説明した電源電圧と同様の電圧であり、例えば数百Ｖ程度の比較的高い電圧である。また、直流電源線３３、３４間には、電源電圧Ｖｃを平滑するためのキャパシタ３９が接続されている。
【0070】
電圧検出部４０は、電源電圧Ｖｃと同等の電圧が常時印加される箇所の電圧を検出し、その検出値に基づいて電源電圧Ｖｃを推定する構成となっている。上記構成において、電圧検出部４０は、キャパシタ３９の各端子間の直近の電圧を検出し、その検出値に基づいて電源電圧Ｖｃを推定する。
【0071】
電圧検出部４０は、分圧回路４１、変換部４２、伝達部４３、変換部４４およびＯＰアンプ４５を備えている。分圧回路４１は、２つのキャパシタ４６、４７を備えている。キャパシタ４６、４７は、電源電圧Ｖｃが印加されても故障することがないような高い耐圧を有する構成となっている。この場合、キャパシタ４６、４７の直列回路がキャパシタ３９の端子間に接続されている。上記構成により、分圧回路４１は、キャパシタ３９の端子間電圧、つまり電源電圧Ｖｃを、キャパシタ４６、４７の容量比で分圧し、キャパシタ４６、４７の相互接続ノードから出力する。
【0072】
この場合、ゲート駆動装置３１において、分圧回路４１および変換部４２を除く各構成はＩＣとして構成されている。言い換えると、分圧回路４１および変換部４２は、ＩＣの外部に設けられている。変換部４２は、アナログ信号である分圧回路４１による分圧電圧を入力し、その信号値に対応したパルス幅、つまりデューティ比のパルス信号を出力するアナログ／ＤＵＴＹ変換器として構成されている。この場合、変換部４２は、分圧回路４１による分圧電圧の電圧値に対応したデューティのパルス信号を伝達部４３へと出力する。
【0073】
上記構成では、検出対象となる電源電圧Ｖｃが高電圧のため、ＩＣの内部回路との間での絶縁が必要となる。そこで、伝達部４３は、磁気カプラを含む構成であり、変換部４２から出力されるパルス信号を変換部４４へと絶縁伝送する。なお、伝達部４３は、分圧回路４１および変換部４２と同様、ＩＣの外部に設けてもよい。変換部４４は、パルス信号を入力し、そのパルス幅、つまりデューティ比に対応した信号値のアナログ信号を出力するＤＵＴＹ／アナログ変換器として構成されている。
【0074】
この場合、変換部４４は、変換部４２から伝達部４３を介して与えられるパルス信号を入力し、そのパルス信号のデューティ比に対応した電圧値の電圧を出力する。変換部４４から出力される電圧は、分圧回路４１から出力される分圧電圧と同様の電圧となる。ＯＰアンプ４５は、ＯＰアンプ１９と同様、ボルテージフォロワとして機能する。ＯＰアンプ４５の非反転入力端子には、変換部４４から出力される電圧が入力されている。このような構成のＯＰアンプ４５から出力される信号は、前述した電圧Ｖｄｓの検出値Ｖａに相当する。
【0075】
駆動部４８は、駆動部４と同様、スイッチング素子３２のゲートを定電圧駆動する構成となっている。すなわち、駆動部４８は、スイッチング素子３２のオン時、そのゲートに一定の電圧を与える構成となっている。駆動部４８は、スイッチ４９、５０、トランジスタ５１、ＯＰアンプ５２およびゲート駆動ロジック５３を備えている。スイッチ４９、５０は、スイッチ１１、１２と同様、半導体スイッチング素子により構成されている。
【0076】
スイッチ４９は、電源電圧Ｖｅが与えられる電源線５４とスイッチング素子３２のゲートとの間を開閉する。電源電圧Ｖｅは、電源線５５の電位を基準とした電圧であり、スイッチング素子３２のゲート閾値電圧よりも十分に高い電圧となっている。スイッチ５０は、スイッチング素子３２のゲートと電源線５５との間を開閉する。電源線５５は、スイッチング素子３２のソース、つまりスイッチング素子３２、３６の相互接続ノードであるノードＮ３１に接続されている。
【0077】
トランジスタ５１は、Ｎチャネル型のＭＯＳトランジスタであり、そのドレインはスイッチング素子３２のゲートに接続されている。トランジスタ５１のソースは、電源線５５に接続されている。ＯＰアンプ５２の非反転入力端子には、電圧指令信号Ｓｂが与えられている。ＯＰアンプ５２の反転入力端子は、トランジスタ５１のドレインに接続されている。ＯＰアンプ５２の出力信号は、トランジスタ５１のゲートに与えられる。
【0078】
ゲート駆動ロジック５３は、ゲート駆動ロジック１４と同様、駆動信号Ｓａに基づいてスイッチ４９、５０を相補的にオンオフするようになっている。上記構成によれば、スイッチ４９がオンされることによりスイッチング素子３２がオンされるとともに、スイッチ５０がオンされることによりスイッチング素子３２がオフされる。上記構成において、スイッチング素子３２のオン時、トランジスタ５１がオンされると、そのオン状態に応じた電流がスイッチング素子３２のゲートから引き抜かれ、それに伴い、電圧Ｖｇｓが低下する。
【0079】
そこで、上記構成では、スイッチング素子３２のオン時、ゲート電圧制御部８から出力される電圧指令信号Ｓｂに応じてトランジスタ５１のオン状態におけるオン抵抗が制御され、電圧Ｖｇｓが所望する電圧値に制御されるようになっている。このように、上記構成では、ゲート電圧制御部８は、スイッチング素子３２のゲートから電流を引き抜くことにより電圧Ｖｇｓの変更を行うようになっている。
【0080】
以上説明した本実施形態の構成によっても、第１実施形態と同様に、オン時におけるスイッチング素子３２に与えられる電圧Ｖｇｓの値を最適化することができるため、短絡保護および導通損失の低減を両立することができる。また、本実施形態の電圧検出部４０は、キャパシタ３９の各端子間の直近の電圧を検出する構成となっている。電圧Ｖｄｓは、ターンオフ時に生じるリンギングに起因して変動する可能性があり、電圧Ｖｄｓを検出する構成では、このような変動を考慮して遅延時間を設けるなど、検出タイミングなどに工夫が必要であった。一方、キャパシタ３９の各端子間の直近の電圧は、電圧Ｖｄｓに比べて変動が少なく安定している。したがって、本実施形態のように、電源電圧Ｖｃと同等の電圧が常時印加される箇所の電圧を検出する構成によれば、その検出タイミングに工夫を加える必要がないため、電源電圧Ｖｃを容易に推定することができる。
【0081】
また、本実施形態の駆動部４８は、スイッチング素子３２のオン時、そのゲートに一定の電圧を与える構成であり、ゲート電圧制御部８は、スイッチング素子３２のゲートから電流を引き抜くことにより電圧Ｖｇｓの変更を行うようになっている。このような構成によれば、例えば第１実施形態におけるオン駆動電圧電源１３のような電圧可変の機能を有する高性能な電源を必要とすることなく、電圧Ｖｇｓの最適化を実現することができる。
【0082】
（第４実施形態）
以下、第４実施形態について図１０を参照して説明する。
図１０に示すように、本実施形態のゲート駆動装置６１は、第３実施形態のゲート駆動装置３１に対し、電圧検出部４０に代えて電圧検出部６２を備えている点などが異なっている。電圧検出部６２は、電圧検出部４０と同様の構成を備えている。
以下、第４実施形態について図１０を参照して説明する。
図１０に示すように、本実施形態のゲート駆動装置６１は、第３実施形態のゲート駆動装置３１に対し、電圧検出部４０に代えて電圧検出部６２を備えている点などが異なっている。電圧検出部６２は、電圧検出部４０と同様の構成を備えている。
【0083】
ただし、電圧検出部６２は、ハーフブリッジ回路３５の両端間の直近の電圧を検出し、その検出値に基づいて電源電圧Ｖｃを推定する。具体的には、この場合、分圧回路４１を構成するキャパシタ４６、４７の直列回路は、スイッチング素子３２のドレインとスイッチング素子３６のソースとの間に接続されている。このような構成によっても、第３実施形態と同様に電源電圧Ｖｃを推定することができるため、第３実施形態と同様の効果が得られる。
【0084】
（第５実施形態）
以下、第５実施形態について図１１を参照して説明する。
一般に、スイッチング素子の飽和電流は、そのスイッチング素子の温度である素子温度に依存する。具体的には、素子温度が高くなるほど飽和電流は小さくなり、素子温度が低くなるほど飽和電流は大きくなる。また、スイッチング素子の許容エネルギーについても同様に温度依存性がある。具体的には、素子温度が高くなるほど許容エネルギーは低くなり、素子温度が低くなるほど許容エネルギーは高くなる。
以下、第５実施形態について図１１を参照して説明する。
一般に、スイッチング素子の飽和電流は、そのスイッチング素子の温度である素子温度に依存する。具体的には、素子温度が高くなるほど飽和電流は小さくなり、素子温度が低くなるほど飽和電流は大きくなる。また、スイッチング素子の許容エネルギーについても同様に温度依存性がある。具体的には、素子温度が高くなるほど許容エネルギーは低くなり、素子温度が低くなるほど許容エネルギーは高くなる。
【0085】
そのため、所定の素子温度のときに電圧Ｖｇｓが最適化された状態において素子温度が上昇する方向に変化すると、短絡保護が成立しなくなるおそれがある。また、所定の素子温度のときに電圧Ｖｇｓが最適化された状態において素子温度が低下する方向に変化すると、電圧Ｖｇｓの最適化により本来低減できていた導通損失を低減することができなくなるおそれがある。
【0086】
本実施形態では、上述したような素子温度の変動に起因する問題への対策が施されている。図１１に示すように、本実施形態のゲート駆動装置７１は、第１実施形態のゲート駆動装置１に対し、温度検出部７２が追加されている点、飽和電流推定部６に代えて飽和電流推定部７３を備えている点、許容値算出部７に代えて許容値算出部７４を備えている点などが異なる。
【0087】
温度検出部７２は、ゲート駆動回路７１の内部に設けられており、例えばスイッチング素子２の近傍に設けられたダイオードなどからなる感温素子７５の端子電圧の変化に基づいて、スイッチング素子２の素子温度を検出する。温度検出部７２は、その検出した温度である検出温度を表す検出信号Ｓｃを飽和電流推定部７３および許容値算出部７４へと出力する。飽和電流推定部７３は、飽和電流推定部６と同様にして飽和電流推定値Ｉｓｅを推定する。また、飽和電流推定部７３は、検出信号Ｓｃに基づいて検出温度を取得し、その検出温度に基づいて飽和電流推定値Ｉｓｅを補正して出力する。なお、この補正は、上述した飽和電流の温度依存性を考慮して行えばよい。
【0088】
許容値算出部７４は、許容値算出部７と同様にして飽和電流指令値Ｉｓｃを算出する。また、許容値算出部７４は、検出信号Ｓｃに基づいて検出温度を取得し、その検出温度に基づいて飽和電流指令値Ｉｓｃを補正して出力する。なお、この補正は、上述した許容エネルギーの温度依存性を考慮して行えばよい。ゲート電圧制御部８は、飽和電流推定部７３から与えられる飽和電流推定値Ｉｓｅと、許容値算出部７４から与えられる飽和電流指令値Ｉｓｃとに基づいて、電圧Ｖｇｓの値を演算するとともに、その演算結果に基づいて電圧指令信号Ｓｂを生成して出力する。
【0089】
つまり、この場合、ゲート電圧制御部８は、電圧Ｖｇｓの演算結果または選択結果を、温度検出部７２により検出された検出温度に基づいて間接的に補正していると言える。なお、飽和電流推定部７３および許容値算出部７４において上記補正を行うことなく、ゲート電圧制御部８が、温度検出部７２により検出された検出温度に基づいて直接的に電圧Ｖｇｓの演算結果を補正するようにしてもよい。
【0090】
以上説明したように、本実施形態のゲート駆動装置７１が備えるゲート電圧制御部８は、スイッチング素子２の検出温度に基づいて電圧Ｖｇｓの値の演算結果、ひいては選択結果を補正するようになっている。そのため、上記構成では、スイッチング素子２の温度が変動した場合でも、その変動をも考慮したうえで電圧Ｖｇｓの最適化が図られる。したがって、本実施形態によれば、スイッチング素子２の素子温度の変動にかかわらず、短絡保護および導通損失の低減を両立することができる。
【0091】
さらに、本実施形態によれば、飽和電流の推定精度を向上させることが可能となるため、スイッチング素子２の特性を最大限に生かすように電圧Ｖｇｓの最適化を図ることが可能となり、導通損失の低減効果を高めることができる。また、本実施形態によれば、例えば高温時以外は、飽和電流指令値Ｉｓｃの値を高くすることができ、その結果、導通損失の低減効果をさらに高めることができる。
【0092】
（第６実施形態）
以下、第６実施形態について図１２を参照して説明する。
図１２に示すように、本実施形態のゲート駆動回路８１は、第５実施形態のゲート駆動回路７１に対し、ゲート電圧制御部８に代えてゲート電圧制御部８２を備えている点などが異なっている。
以下、第６実施形態について図１２を参照して説明する。
図１２に示すように、本実施形態のゲート駆動回路８１は、第５実施形態のゲート駆動回路７１に対し、ゲート電圧制御部８に代えてゲート電圧制御部８２を備えている点などが異なっている。
【0093】
ゲート電圧制御部８２は、減算器８３、コントローラ８４およびコンパレータ８５を備えている。減算器８３およびコントローラ８４は、ゲート電圧制御部８が備える減算器２０およびコントローラ２１と同様の機能を有する。コンパレータ８５の反転入力端子には、検出信号Ｓｃが入力されており、その非反転入力端子には閾値信号Ｓｄが入力されている。
【0094】
閾値信号Ｓｄは、スイッチング素子２の温度が高温であるか否かを判定するための閾値温度Ｔｊｔｈに対応したレベルを有する信号である。一般に、スイッチング素子は、そのゲートに印加される電圧が常時高い値に維持されると、そのゲート酸化膜の寿命が短くなることが知られている。そして、このようなゲート酸化膜の寿命の問題は、特に高温時に顕著になる。上述した高温とは、ゲート酸化膜の寿命の問題が顕著になる温度のことを意味している。
【0095】
コンパレータ８５は、検出温度が閾値温度Ｔｊｔｈ未満である場合にはハイレベルの信号を出力し、検出温度が閾値温度Ｔｊｔｈ以上である場合にはロウレベルの信号を出力する。コンパレータ８５から出力される信号Ｓｅは、コントローラ８４に与えられている。コントローラ８４は、信号Ｓｅに基づいて、次のような制御を行う。すなわち、コントローラ８４は、ハイレベルの信号Ｓｅが与えられる場合、前述した電圧Ｖｇｓの演算、選択および変更を実施する。また、コントローラ８４は、ロウレベルの信号Ｓｅが与えられる場合、前述した電圧Ｖｇｓの演算、選択および変更を実施しない。
【0096】
以上説明したように、本実施形態のゲート駆動装置８１が備えるゲート電圧制御部８２は、スイッチング素子２の検出温度が閾値温度Ｔｊｔｈ未満である場合には電圧Ｖｇｓの演算、選択および変更を実施し、スイッチング素子２の検出温度が閾値温度Ｔｊｔｈ以上である場合には電圧Ｖｇｓの演算、選択および変更を実施しないようになっている。このようにすれば、高温時に電圧Ｖｇｓが高くなることが抑制され、その結果、ゲート酸化膜へのダメージも抑制される。したがって、本実施形態によれば、ゲート酸化膜の寿命が短くなることを抑制しつつ、短絡保護および導通損失の低減を両立することができる。
【0097】
（第７実施形態）
以下、第７実施形態について図１３を参照して説明する。
図１３に示すように、本実施形態のゲート駆動装置９１は、第１実施形態のゲート駆動装置１に対し、駆動部４に代えて駆動部９２を備えている点などが異なっている。駆動部９２は、駆動部４に対し、オン側の構成に変更が加えられている。
以下、第７実施形態について図１３を参照して説明する。
図１３に示すように、本実施形態のゲート駆動装置９１は、第１実施形態のゲート駆動装置１に対し、駆動部４に代えて駆動部９２を備えている点などが異なっている。駆動部９２は、駆動部４に対し、オン側の構成に変更が加えられている。
【0098】
この場合、駆動部９２は、スイッチ１１に代えて一定の電流を出力する電流源９３を備えている。すなわち、駆動部９２は、オン時、スイッチング素子２のゲートを定電流駆動する構成となっている。電流源９３の動作は、ゲート駆動ロジック１４により制御される。具体的には、ゲート駆動ロジック１４は、駆動部４におけるスイッチ１１がオンされる期間と同様の期間に電流の出力動作を実行するとともに、駆動部４におけるスイッチ１１がオフされる期間と同様の期間に電流の出力動作を停止する。
【0099】
このようにオン時にスイッチング素子２のゲートを定電流駆動する構成であっても、第１実施形態のようにオン時にスイッチング素子２のゲートを定電圧駆動する構成と同様、スイッチング素子２のオン時にゲートに与えられる電圧Ｖｇｓを変更することができる。したがって、本実施形態によっても、第１実施形態と同様の効果を得ることができる。
【0100】
（第８実施形態）
以下、第８実施形態について図１４を参照して説明する。
図１４に示すように、本実施形態のゲート駆動装置１０１は、同じ種類の２つの素子が並列接続された構成のスイッチング素子１０２を駆動する。なお、スイッチング素子１０２は、同じ種類の複数の素子が並列接続された構成であればよく、例えば同じ種類の３つ以上の素子が並列接続された構成であってもよい。
以下、第８実施形態について図１４を参照して説明する。
図１４に示すように、本実施形態のゲート駆動装置１０１は、同じ種類の２つの素子が並列接続された構成のスイッチング素子１０２を駆動する。なお、スイッチング素子１０２は、同じ種類の複数の素子が並列接続された構成であればよく、例えば同じ種類の３つ以上の素子が並列接続された構成であってもよい。
【0101】
具体的には、スイッチング素子１０２は、２つのパワー素子１０２ａ、１０２ｂが並列接続された構成となっている。パワー素子１０２ａ、１０２ｂは、いずれも図１などに示した構成におけるスイッチング素子２と同様の構成、つまりＭＯＳトランジスタを含む構成となっている。ゲート駆動装置１０１は、ゲート駆動装置１と同様の構成を有している。この場合、駆動部４の出力端子は、パワー素子１０２ａ、１０２ｂの各ゲートに共通接続されている。つまり、この場合、駆動部４から出力される同じゲート信号が、パワー素子１０２ａ、１０２ｂの各ゲートに与えられる構成となっている。
【0102】
この場合、電圧検出部５には、パワー素子１０２ａ、１０２ｂのドレインの合流点であるノードＮ２よりも上流側、つまり高電位側のノードであるノードＮ１の電圧が入力されている。つまり、電圧検出部５は、ノードＮ２よりも上流側のノードＮ１の電圧に基づいて、オフ時にパワー素子１０２ａ、１０２ｂの各主端子に印加される電圧を検出する構成となっている。なお、電圧検出部５は、ノードＮ２よりも下流側、つまり低電位側の任意のノードの電圧に基づいて上記電圧を検出する構成としてもよい。例えば、電圧検出部５は、パワー素子１０２ａ直近のドレイン電位、パワー素子１０２ｂ直近のドレイン電位などに基づいて上記電圧を検出する構成としてもよい。
【0103】
以上説明した本実施形態の構成によれば、スイッチング素子１０２のオン時に２つのパワー素子１０２ａ、１０２ｂのゲートに与えられる電圧Ｖｇｓの最適化を行うことができる。そのため、本実施形態のゲート駆動装置１０１のように、同じ種類の複数の素子が並列接続された構成であるスイッチング素子１０２を駆動する構成であっても、第１実施形態と同様の効果、つまり短絡保護および導通損失の低減を両立することができるという優れた効果が得られる。
【0104】
（第９実施形態）
以下、第９実施形態について図１５を参照して説明する。
図１５に示すように、本実施形態のゲート駆動装置１１１は、互いに異なる種類の２つの素子が並列接続された構成のスイッチング素子１１２を駆動する。なお、スイッチング素子１１２は、互いに異なる種類の複数の素子が並列接続された構成であればよく、例えば互いに異なる種類の３つ以上の素子が並列接続された構成であってもよい。
以下、第９実施形態について図１５を参照して説明する。
図１５に示すように、本実施形態のゲート駆動装置１１１は、互いに異なる種類の２つの素子が並列接続された構成のスイッチング素子１１２を駆動する。なお、スイッチング素子１１２は、互いに異なる種類の複数の素子が並列接続された構成であればよく、例えば互いに異なる種類の３つ以上の素子が並列接続された構成であってもよい。
【0105】
具体的には、スイッチング素子１１２は、２つのパワー素子１１２ａ、１１２ｂが並列接続された構成となっている。パワー素子１１２ａは、図１などに示した構成におけるスイッチング素子２と同様の構成、つまりＭＯＳトランジスタを含む構成となっている。パワー素子１１２ｂは、ＩＧＢＴと、そのＩＧＢＴのコレクタ・エミッタ間にエミッタ側をアノードとして接続された、つまりＩＧＢＴに対して逆並列に接続された還流用のダイオードと、を含む構成となっている。
【0106】
ゲート駆動装置１１１は、第８実施形態のゲート駆動装置１０１に対し、駆動部４に代えて駆動部１１３を備えている点などが異なっている。駆動部１１３は、図４に示した駆動部４と同様、スイッチング素子１１２のゲートを定電圧駆動する構成となっている。ただし、この場合、スイッチング素子１１２の各パワー素子１１２ａ、１１２ｂのゲートを別々に駆動する構成となっている。
【0107】
すなわち、駆動部１１３は、図４に示した駆動部４が備えるスイッチ１１、１２およびオン駆動電圧電源１３を、パワー素子１１２ａおよび１１２ｂのそれぞれに対応して２系統分備えている。図１５および以下の説明では、スイッチ１１、１２およびオン駆動電圧電源１３について、パワー素子１１２ａに対応する構成の符号の末尾には「ａ」を付すとともに、パワー素子１１２ｂに対応する構成の符号の末尾には「ｂ」を付すこととする。
【0108】
オン駆動電圧電源１３ａ、１３ｂの出力電圧は、いずれも電圧指令信号Ｓｂに応じた電圧値に設定される。また、オン駆動電圧電源１３ａ、１３ｂの電圧値は、同じタイミングで変更されるようになっている。ただし、パワー素子１１２ａとパワー素子１１２ｂでは最適なゲート電圧が異なることから、オン駆動電圧電源１３ａ、１３ｂは、それらの出力電圧の値が互いに別の値となるように設定することができるようになっている。
【0109】
以上説明した本実施形態の構成によれば、スイッチング素子１１２のオン時に２つのパワー素子１１２ａ、１１２ｂのゲートに与えられる電圧Ｖｇｓ、Ｖｇｅの最適化を行うことができる。そのため、本実施形態のゲート駆動装置１１１のように、互いに種類の異なる複数の素子が並列接続された構成であるスイッチング素子１１２を駆動する構成であっても、第１実施形態と同様の効果、つまり短絡保護および導通損失の低減を両立することができるという優れた効果が得られる。
【0110】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。
飽和電流推定部６、７３および許容値算出部７、７４は、省くことも可能である。その場合、ゲート電圧制御部８、８２は、電圧検出部５、４０、６２の検出値に応じて、予め設計された複数の電圧Ｖｇｓの値のうちのいずれかを選択し、その選択結果に基づいてオン時におけるスイッチング素子２の電圧Ｖｇｓを変更する構成とすればよい。
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。
飽和電流推定部６、７３および許容値算出部７、７４は、省くことも可能である。その場合、ゲート電圧制御部８、８２は、電圧検出部５、４０、６２の検出値に応じて、予め設計された複数の電圧Ｖｇｓの値のうちのいずれかを選択し、その選択結果に基づいてオン時におけるスイッチング素子２の電圧Ｖｇｓを変更する構成とすればよい。
【0111】
第３実施形態では、分圧回路４１による分圧電圧をデューティに変換してＩＣ側へと送信する構成であったが、これに代えて、他のデジタル送信を採用してもよい。また、アナログ値である分圧電圧を、そのままＩＣ側へと送信する構成としてもよい。また、この場合、例えばトランスなどによるアナログ絶縁の構成を採用すればよい。
分圧回路１８を構成するキャパシタＣ１、Ｃ２は、所望する比精度が得られるようであれば、同一の半導体チップ上に形成されていなくともよい。
分圧回路１８を構成するキャパシタＣ１、Ｃ２は、所望する比精度が得られるようであれば、同一の半導体チップ上に形成されていなくともよい。
【0112】
上記各実施形態において説明したゲート駆動装置は、図１に示したＮチャネル型のＭＯＳトランジスタに限らず、種々のパワー素子を駆動対象とすることができる。例えば、ゲート駆動装置は、ＩＧＢＴと、そのＩＧＢＴのコレクタ・エミッタ間にエミッタ側をアノードとして接続された、つまりＩＧＢＴに対して逆並列に接続された還流用のダイオードと、を含む構成のスイッチング素子を駆動対象とすることができる。なお、この場合、ＩＧＢＴとは別の素子として還流用のダイオードを設けてもよいし、スイッチング素子としてＲＣ－ＩＧＢＴを用いて上記ダイオードを省いてもよい。
【0113】
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【0114】
１、３１、３７、６１、７１、８１、９１、１０１、１１１…ゲート駆動装置、２、３２、３６、１０２、１１２…スイッチング素子、４、４８、９２、１１３…駆動部、５、４０、６２…電圧検出部、６、７３…飽和電流推定部、７、７４…許容値算出部、８、８２…ゲート電圧制御部、１８…分圧回路、２２…トランジスタ、７２…温度検出部、Ｃ１、Ｃ２…キャパシタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】