特許 7198335 クロック切替え装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-12-20

(45)【発行日】2022-12-28

(54)【発明の名称】クロック切替え装置

(51)【国際特許分類】

   H03L 7/14 20060101AFI20221221BHJP

   H03L 7/08 20060101ALI20221221BHJP

【ＦＩ】

H03L7/14 130

H03L7/08 210

【請求項の数】 1

(21)【出願番号】P 2021199376

(22)【出願日】2021-12-08

(62)【分割の表示】P 2018000732の分割

【原出願日】2018-01-05

(65)【公開番号】P2022031885

(43)【公開日】2022-02-22

【審査請求日】2021-12-08

(73)【特許権者】

【識別番号】000232483

【氏名又は名称】日本電波工業株式会社

(74)【代理人】

【識別番号】110002756

【氏名又は名称】弁理士法人弥生特許事務所

(74)【代理人】

【識別番号】100091513

【弁理士】

【氏名又は名称】井上 俊夫

(72)【発明者】

【氏名】小林 薫

【審査官】志津木 康

(56)【参考文献】

【文献】特開平０４－１１３７１８（ＪＰ，Ａ）

【文献】特開昭６３－２８７２０６（ＪＰ，Ａ）

【文献】特開平０９－０６４７３１（ＪＰ，Ａ）

【文献】特開平０９－０１８３０６（ＪＰ，Ａ）

【文献】特開２００６－２８７７３６（ＪＰ，Ａ）

【文献】特開平０４－０４３７１７（ＪＰ，Ａ）

【文献】特開平１０－０１３２２６（ＪＰ，Ａ）

【文献】特開昭６３－１４２７１５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ１／０４－１／１４

Ｈ０３Ｋ５／００－Ｈ０３Ｋ５／２６

Ｈ０３Ｌ１／００－９／００

Ｈ０４Ｌ７／００－７／１０

(57)【特許請求の範囲】

【請求項1】

第１のクロックをｎ（ｎは偶数）逓倍する第１の逓倍回路と、
前記第１のクロックが途絶えたときに切り替えて使用される第２のクロックを逓倍する第２の逓倍回路と、
前記ｎ逓倍された後の第１のクロックの周波数と同じ周波数である検出用のクロックを動作クロックとして、前記第１のクロックの有無を検出する検出回路と、
前記検出回路により第１のクロックが途絶えたことを検出したときに出力される検出信号により、第１のクロックが途絶えた後も自走する前記第１の逓倍回路の出力から第２の逓倍回路の出力に切り替える選択回路と、
前記選択回路の後段に配置され、当該選択回路から出力されるパルスをカウントするカウンタを含み、カウントしたカウンタ値に基づいて、前記選択回路から出力されるクロックを１／ｎに分周する分周回路と、を備え、
前記第１の逓倍回路から出力される第１のクロックの周波数と第２の逓倍回路から出力される第２のクロックの周波数とが同じであり、
前記検出回路は、前記第１のクロックの有無を検出することに加えて、前記第２のクロックの有無を検出するように構成され、
前記検出用のクロックは、前記選択回路に入力され、
前記選択回路は、前記検出回路が前記第１のクロック及び第２のクロックが途絶えていることを検出したときに出力される検出信号により、前記検出用のクロックを選択して前記分周回路に出力することを特徴とするクロック切替え装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、第１のクロック及び第２のクロックの一方が断になったときに他方に切り替える装置に関する。

【背景技術】

【0002】

例えば放送電波を発する基地局では、クロック（クロック信号）により例えばＤＤＳ（Direct Digital Synthesizer）を介して搬送波を生成し、例えばＯＦＤＭ（Orthogonal Frequency Division Multiplexing）などのベースバンド信号により変調を行って情報を送信している。このシステムに用いられるクロックとしては、基地局内の上位システムに設けられている、例えばＶＣＸＯ（Voltage Controlled Crystal Oscillator：電圧制御発振器）から配信されるクロックを参照クロックとするＰＬＬ（Phase Locked Loop）回路の出力信号が用いられる。

【0003】

またＶＣＸＯの出力周波数が環境温度により変化すると、送信する映像や音声が歪むなどの不具合が生じるため、基地局の外から配信される極めて周波数が安定しているクロック、例えばＲｂ（ルビジウム）発振器から出力されるクロック（高安定クロック）の周波数とＶＣＸＯから出力されるクロックの周波数とを比較し、その周波数差をベースバンド変調部に送信している。ベースバンド変調部では、前記周波数差によりＤＤＳの読み出しクロックを補正し、ＶＣＸＯの出力周波数の変動の影響を抑えるようにしている。
そしてＶＣＸＯから配信される第１のクロックと既述の高安定クロックである第２のクロックとをセレクタ（選択回路）に入力し、第１のクロックが途絶えたとき（断の状態になったとき）には、セレクタにより第２のクロックに切り替えて運用が停止しないようにしている。

【0004】

また前記ＰＬＬ回路やセレクタなどを含むユニットには、第１のクロック供給用の信号ケーブル及び第２のクロック供給用の信号ケーブルを介して夫々第１のクロック及び第２のクロックが供給される。このためユニットの設置場所を変更するときなどにおいて例えば両ケーブルが抜かれることがあり、その場合には、ＰＬＬ回路中のＶＣＸＯの制御電圧を所定値に固定して、クロックが途絶えないようにしている。なお、ユニットの位置を変更しない場合であっても、オペレータが誤って例えば第１のクロック供給用の信号ケーブルをユニットから抜くと、第１のクロックが途絶えた状態になる。

【0005】

以上述べたシステムにおいては、次のような課題がある。
第１のクロックが途絶えて第２のクロックに切り替わるまでの一瞬の間、ＰＬＬ回路への参照クロックの供給が停止し、このためＰＬＬ回路の位相比較回路において位相の不一致が発生し、ＶＣＸＯへ供給する周波数制御信号が大きく変動してしまう。この結果、ＰＬＬ回路の出力信号である、ベースバンド変調部に供給する動作クロックの周波数も大きく変動し、画像信号や音声信号が著しく劣化してしまう。
また両クロックが途絶えたときに、ＰＬＬ回路を固定値制御として動作させた場合、どちらかのクロックが復帰してＰＬＬ回路がオープンループからクローズループに戻ったときに、固定値とされている電圧値から再度周波数の引き込みが始まる。このためＰＬＬ回路の出力周波数が一時的に大きく変動し、同様の問題が起こる。

【0006】

特許文献１には、ＰＬＬ回路の参照クロックである基準クロックが断になったときに、予備の発振器からのクロック信号ＢＣをＭ分周したクロック信号ＭＣに切り替える技術が記載されている。この技術においては、クロック信号ＭＣは、ＰＬＬ回路のＮ分周回路によってＮ分周されたクロック信号ＮＣに位相制御されている。
しかしながら特許文献１の技術においては、基準クロック信号ＲＣが断になったときに位相比較回路１５へのクロック信号の入力が一瞬途絶えるため、Ｎ分周されたパルス信号の位相が本来の位相とずれ、結局ＰＬＬ回路の出力信号の周波数が大きく変動する。

【先行技術文献】

【特許文献】

【0007】

【文献】特開平６－１７７７５４号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明はこのような事情に基づいてなされたものであり、その目的は、第１のクロックの入力が途絶えたことにより第２のクロックに切替えるときに、クロックの変動を抑えることのできる技術を提供することにある。

【課題を解決するための手段】

【0009】

本発明のクロック切替え装置は、第１のクロックをｎ（ｎは偶数）逓倍する第１の逓倍回路と、
前記第１のクロックが途絶えたときに切り替えて使用される第２のクロックを逓倍する第２の逓倍回路と、
前記ｎ逓倍された後の第１のクロックの周波数と同じ周波数である検出用のクロックを動作クロックとして、前記第１のクロックの有無を検出する検出回路と、
前記検出回路により第１のクロックが途絶えたことを検出したときに出力される検出信号により、第１のクロックが途絶えた後も自走する前記第１の逓倍回路の出力から第２の逓倍回路の出力に切り替える選択回路と、
前記選択回路の後段に配置され、当該選択回路から出力されるパルスをカウントするカウンタを含み、カウントしたカウンタ値に基づいて、前記選択回路から出力されるクロックを１／ｎに分周する分周回路と、を備え、
前記第１の逓倍回路から出力される第１のクロックの周波数と第２の逓倍回路から出力される第２のクロックの周波数とが同じであり、
前記検出回路は、前記第１のクロックの有無を検出することに加えて、前記第２のクロックの有無を検出するように構成され、
前記検出用のクロックは、前記選択回路に入力され、
前記選択回路は、前記検出回路が前記第１のクロック及び第２のクロックが途絶えていることを検出したときに出力される検出信号により、前記検出用のクロックを選択して前記分周回路に出力することを特徴とする。

【発明の効果】

【0010】

本発明は、第１のクロックをｎ逓倍する第１の逓倍回路及び第２のクロックを逓倍する第２の逓倍回路を設け、検出回路が第１のクロックの断を検出したときに選択回路により第１の逓倍回路の出力から第２の逓倍回路の出力に切替えるようにしている。第１の逓倍回路は、入力信号である第１のクロックが途絶えた後も自走する（逓倍されたクロックがしばらくの間出力される）ため、自走している間に第２のクロックに切替えることで、クロックが消失することがない。そして選択回路の後段に、カウンタを含むと共にカウントしたカウンタ値に基づいて、選択回路から出力されるクロックを１／ｎに分周する分周回路を設けているため、クロックの切替え前後のクロックの位相差は、選択回路に入力されたクロックの１周期分よりも小さく抑えられる。従って第１のクロックが途絶えてクロックが切り替わるときのクロックの変動を抑えることができる。

【図面の簡単な説明】

【0011】

【図1】本発明のクロック切替え装置の実施形態の全体構成を示すブロック図である。

【図2】セレクタに入力されるクロックの有無とセレクタにより選択されるクロックとの関係を示す説明図である。

【図3】図１に示すクロック切替え装置の各部のタイムチャートである。

【図4】図３に示すタイムチャートの一部を拡大して示すタイムチャートである。

【発明を実施するための形態】

【0012】

図１は、本発明の実施形態に係るクロック切替え装置を含む放送機器を示すブロック図であり、放送機器は例えば放送用の基地局に設けられている。クロック切替え装置は、第１のクロックをｎ（ｎは偶数）逓倍する逓倍器を構成する第１の逓倍回路１と、前記第１のクロックが途絶えたときに切り替えて使用される第２のクロックをｎ逓倍する逓倍器を構成する第２の逓倍回路２と、を備えている。この実施形態においては各逓倍回路１、２はクロックを８逓倍するように構成されている。
第１のクロックは、放送機器の上位装置に設けられているＶＣＸＯから出力される信号であり、信号ケーブルを介して放送機器に送られる。第２のクロックは、第１のクロックよりも周波数安定性が高いクロック、例えば基地局の外部に設けられているＲｂ発振器から配信される信号であり、信号ケーブルを介して放送機器に送られる。なお、第１のクロックは以後の説明では、従属同期クロックと呼ぶ場合もある。

【0013】

図１中の３１はＴＣＸＯであり、第１のクロック及び第２のクロックが途絶えたことを検出する、即ちクロックの断を検出するための検出用のクロックを出力する。この例では、第１のクロック及び第２のクロックのいずれもが途絶えたときにＴＣＸＯ３１のクロックを後述のＰＬＬ回路の参照クロックとして使用することから、ＴＣＸＯ３１のクロックは第２のクロックと同じ周波数に設定されている。またこの例では、ＴＣＸＯ３１のクロックの環境温度に対する周波数安定性は、第１のクロックの周波数安定性よりも劣っている。
３は、逓倍器を構成する第３の逓倍回路であり、検出用のクロックの周波数を少なくとも第１のクロックの周波数の２倍以上の周波数とするためのものである。この例では、第３の逓倍回路３は、検出用のクロックを８逓倍するように構成されている。なおＴＣＸＯ３１から出力されたクロックは、逓倍前後のいずれにおいても検出用のクロックと呼ぶものとする。

【0014】

４は、クロック断検出回路であり、第１の逓倍回路１に入力される第１のクロック及び第２の逓倍回路２に入力される第２のクロックを取り込み、これらのクロックの断を検出する（クロックが途絶えているか否かを判定する）ために設けられている。クロック断検出回路４は、第３の逓倍回路３により８逓倍された検出用のクロックを動作クロックとし、第１のクロック及び第２のクロックの断の有無を判定している。具体的には、動作クロックの５クロック以上の間、第１のクロック（第２のクロック）の「Ｌ」レベルが続いた場合、あるいは第１のクロック（第２のクロック）が「Ｌ」レベルから「Ｈ」レベルに移行した後、動作クロックの４クロック以内に、第１のクロック（第２のクロック）が「Ｈ」レベルから「Ｌ」レベルに移行した場合にクロック断と判定する。

【0015】

クロック断検出回路４は、例えば各々ロジック回路からなる第１のクロックの断検出部、第２のクロックの断検出部を備えており、各断検出部はクロックが有るときには「０」がクロック切替え信号として出力され、クロックが無いとき（断であるとき）には「１」がクロック切替え信号として出力されるように構成されている。従ってクロック断検出回路４からは２ビットの信号線をなす２本のビット線を介して「０、０」（第１のクロック及び第２のクロックのいずれもが入力されているとき）、「１、０」（第１のクロックが断であるとき）、「０、１」（第２のクロックが断であるとき）、「１、１」（第１のクロック及び第２のクロックのいずれもが入力されているとき）のいずれかの信号がクロック切替え信号として出力される。

【0016】

５は選択回路（セレクタ）、６は分周回路である。選択回路５は、第１の逓倍回路１～第３の逓倍回路３の各出力信号路の中から一つを選択して分周回路６の入力端に接続するように、言い換えれば各逓倍回路１～３から送られる、逓倍された各クロック（第１のクロック、第２のクロック、ＴＣＸＯ３１からのクロック）のいずれかを選択して分周回路６に送るように構成されている。選択回路５における前記出力信号路の選択は、クロック断検出回路４から出力される既述のクロック切替え信号に基づいて行われる。

【0017】

選択回路５は、第１のクロックが第１の逓倍回路１に入力されている場合、即ちクロック切替え信号が「０、０」あるいは「０、１」であるときには、第１の逓倍回路１の出力端が選択され、第１のクロックが断かつ第２のクロックが第２の逓倍回路２に入力されている場合、即ちクロック切替え信号が「１、０」であるときには、第２の逓倍回路２が選択され、両クロックが断である場合、即ちクロック切替え信号が「１、１」であるときには、第３の逓倍回路３が選択されるように構成されている。
図２は、第１のクロック及び第２のクロックの有無と選択回路５で選択されたクロックとの関係を示している。

【0018】

分周回路６は、この例では選択回路５により選択されたクロックをカウントする３ビットのカウンタを備えており、カウンタのカウンタ値のＭＳＢ（最上位ビット）を出力するように構成されている。カウンタは、十進法で０から７までの値を出力することから、ＭＳＢはカウント値が０～３までは「０」、カウント値が４～７までは「１」であり、従ってＭＳＢは、分周回路６に入力されたクロックを１／８に分周されたクロックに相当する。なお、分周回路６においては、カウンタ値のＭＳＢをそのまま出力させてもよいが、反転させて出力させてもよい。反転の有無については、本実施形態の作用、効果に何ら影響を与えるものではないが、後述の図３のタイムチャートでは、ＭＳＢを反転させた信号をＰＬＬ回路の参照クロックとしている。
分周回路６は、このような構成に限られるものではなく、選択回路５から出力されるクロックの周波数を逓倍前の周波数に、即ち１／ｎ（この例では１／８）に分周する構成であれば、上述の構成に限られるものではない。

【0019】

分周回路６の後段には、ＰＬＬ回路７が設けられている。ＰＬＬ回路７は、分周回路６から出力されるクロックを参照クロックとして、ＶＣＸＯ７１の出力信号の周波数を分周回路７２にて１／Ｎに分周した信号と参照クロック（参照信号）との位相を位相比較部７３にて比較し、その比較量に応じた制御電圧によりＶＣＸＯ７１の出力周波数を制御するように構成されている。

【0020】

８１は、ベースバンド変調部であり、ＰＬＬ回路７から出力される出力信号をクロックとして、このクロックに対応する搬送波にベースバンド送信信号を載せて高周波変調部８２を介して送信するための回路部である。ベースバンド変調部８１には、クロックをアナログ波として出力するために例えば「背景技術」の項目にて述べたようにＤＤＳが設けられている。
第１のクロックに説明を戻すと、第１のクロックは第２のクロックに比べて周波数の安定性が低いことから、例えば環境温度により周波数が変動することから、補正値算出回路８３にて第１のクロックと第２のクロックとの周波数差を検出し、検出した周波数差を用いてＤＤＳの動作を補正している。具体的には、ＰＬＬ回路７から出力されたクロックの周波数を前記周波数差に対応する補正値により補正して、即ち第１のクロックの周波数が第２のクロックの周波数よりも高い場合（低い場合）には補正値だけ差し引いて（加算して）、ＤＤＳの動作を安定化させ、送信信号の劣化を抑えている。
またこの例では、第１のクロック及び第２のクロックが断になったときに（途絶えたときに）、ＴＣＸＯ３１の出力信号をクロックとして使用することから、ＴＣＸＯ３１の出力信号を第１のクロックに同期させるための周波数同期回路３２が設けられている。周波数同期回路３２は、例えばＴＣＸＯ３１と共にＰＬＬ回路を構成するように、ＴＣＸＯ３１の出力を分周する分周器、当該分周器からの周波数信号と第１のクロックとの位相を比較する位相比較器などを備えている。なお、周波数同期回路３２は、設けなくともよい。

【0021】

次に上述の実施形態の作用について説明する。今、例えば基地局内の上位装置に設けられたＶＣＸＯから送られる第１のクロック（従属同期クロック）、Ｒｂ発振器から送られる第２のクロック、及び図１に示す放送機器の近くに設置されているＴＣＸＯ３１から送られる第３のクロックが夫々逓倍回路１～３に入力されているものとする。この場合には、クロック断検出回路４の２ビットのクロック切替え信号は、「０、０」であることから、選択回路５では、第１の逓倍回路１にて８逓倍された第１のクロックが選択されている。そして第１のクロックが分周回路６に送られ、８分周されて逓倍前の元の周波数に戻り、ＰＬＬ回路７の位相比較器７３に参照クロックとして入力される。
そしてＰＬＬ回路７から出力された周波数信号がクロックとしてベースバンド変調部８１に入力され、このクロックの周波数が補正値算出回路８３から得られる補正値により補正され、補正後のクロックに基づいて生成された搬送波にベースバンド送信信号が載せられて送信される。

【0022】

続いて第１のクロックが断になったときのクロックの切替えの様子を図３及び図４を参照しながら説明する。図３において、各信号のタイムチャートごとに付した符号（ａ）、（ｂ）等は、図１に示した符号（ａ）、（ｂ）等に対応しており、また図３の下部に信号の説明を記載している。図４は、クロックの切替わりのタイミング付近を拡大して示したタイムチャートである。
時刻ｔ０にて第１のクロックが断になったとすると、クロック断検出回路４では、例えば第１のクロックを８逓倍した周波数に相当する第３の逓倍回路３からの検出用クロックの５個分に対応する時間以上の間、第１のクロックの信号ラインのレベルが「Ｌ」レベルとなっているため、第１のクロックが断になったと判断する。なお、図３の例では、クロック断の検出に対してマージンをとっており、検出用クロックが９個入力される間、第１のクロックの信号ラインのレベルが「Ｌ」レベルとなっていることにより、時刻ｔ１にてクロック切替え信号が「１、０」に切り替わる。なお、図３の（ｅ）では便宜上、切り替え前を「Ｌ」レベル、切り替え後を「Ｈ」レベルで表している。
一方、第１の逓倍回路１はクロックの入力が途絶えた後、しばらく自走しており（８逓倍のクロックが出力され）、従ってクロック切替え信号が「１、０」に切り替わるタイミング（時刻ｔ１）の直前においても、選択回路５には、第１の逓倍回路１にて８逓倍された第１のクロックが入力されている。既述のように分周回路６内のカウンタのカウンタ値が「０」または「７」になったときに分周回路６の出力信号のレベルが「Ｌ」レベルから「Ｈ」レベルに変わるため、図３の例において、カウンタ値が「５」のときに、クロック切替え信号が「１、０」に切り替わったとすると、このタイミングでは、（ｉ）に示すようにＰＬＬ回路７に入力される参照クロックのレベルは「Ｌ」である。
そして時刻ｔ１にて選択回路５にて選択されるクロックは、第１のクロックから第２のクロックに切り替わり、時刻ｔ１以降に初めて分周回路６に入力されたクロックにより、分周回路６内のカウンタのカウンタ値が「５」から「６」にカウントアップされ、続く第２のクロックによりカウンタ値が、「７」になって、分周回路６の出力信号のレベルが「Ｌ」レベルから「Ｈ」レベルに変わる。

【0023】

従って、各々８逓倍された第１のクロックと第２のクロックとの位相差の分だけ、カウント値が「５」を維持する時間がこの例では短くなる。このため本来の参照クロック（第１のクロックの断がない場合の参照クロック）と実際の参照クロック（第１のクロックの断が発生して第２のクロックに切り替わった場合の参照クロック）との間で位相差Δｔが生じる。しかしながらこの位相差Δｔは、逓倍前の第２のクロックの１／８の位相差以内に抑えられ、従ってＰＬＬ回路７の出力周波数の変動が抑えられる。

【0024】

また、第２のクロックに切り替わって運用している間であって、第１のクロックが未だ復帰していないときに、第２のクロックの断が発生すると、クロック断検出回路４から出力されるクロック切替え信号は「１、１」となるので、選択回路５は、ＴＣＸＯ３１から出力される検出用クロックであって、第３の逓倍回路３にて８逓倍されたクロックが選択される。この場合においても第２のクロックが断になった後も第２の逓倍回路２が自走することから、同様にして分配回路６のカウントの対象となるクロックが第２のクロックから検出用のクロックに切り替わり、分周回路６の出力レベルがカウンタ値に応じて「Ｈ」レベルまたは「Ｌ」となる。従って同様にＰＬＬ回路７の出力周波数の変動が抑えられ、第１のクロック及び第２のクロックのいずれもが断になったときにＰＬＬ回路７を「背景技術」の項目にて述べた固定電圧制御モードとする場合に比べて、格段に有利である。
なお第３の逓倍回路３はの逓倍数は「８」に限られるものではなく、２倍以上の周波数に逓倍するものであればよい。

【0025】

以上述べたように上述実施の形態によれば、第１のクロック及び第２のクロックを夫々ｎ逓倍すると共に、逓倍回路１（２）の入力が途絶えた後も自走することを利用し、分周回路６のカウンタ値に基づいて選択回路５から出力されるクロックを１／ｎに分周しているため、クロックの切替え前後のクロックの位相差を小さく抑えられる。クロックが切り替わるときのクロックの変動を極力抑えることが要請されている、例えば放送電波を発する基地局におけるベースバンド変調を行う場合に使用するクロックの切替えにあたって本発明を適用することは極めて有用である。

【符号の説明】

【0026】

１～３ 逓倍回路
３１ ＴＣＸＯ
４ クロック断検出回路
５ 選択回路
６ 分周回路
７ ＰＬＬ回路
７１ ＶＣＸＯ
７３ 位相比較器
８１ ベースバンド変調部

【図1】

【図2】

【図3】

【図4】