特許 7200442 小型ピクセル高ダイナミックレンジピクセルセンサー

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-12-23

(45)【発行日】2023-01-06

(54)【発明の名称】小型ピクセル高ダイナミックレンジピクセルセンサー

(51)【国際特許分類】

   H04N 25/771 20230101AFI20221226BHJP

   H04N 25/581 20230101ALI20221226BHJP

【ＦＩ】

H04N5/3745 200

H04N5/355 450

【請求項の数】 12

(21)【出願番号】P 2022535185

(86)(22)【出願日】2020-12-07

(65)【公表番号】

(43)【公表日】2022-12-15

(86)【国際出願番号】 US2020063557

(87)【国際公開番号】W WO2021118912

(87)【国際公開日】2021-06-17

【審査請求日】2022-07-19

(31)【優先権主張番号】16/708,111

(32)【優先日】2019-12-09

(33)【優先権主張国・地域又は機関】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】518332608

【氏名又は名称】ビーエイイー・システムズ・イメージング・ソリューションズ・インコーポレイテッド

(74)【代理人】

【識別番号】100108855

【弁理士】

【氏名又は名称】蔵田 昌俊

(74)【代理人】

【識別番号】100179062

【弁理士】

【氏名又は名称】井上 正

(74)【代理人】

【識別番号】100199565

【弁理士】

【氏名又は名称】飯野 茂

(74)【代理人】

【識別番号】100212705

【弁理士】

【氏名又は名称】矢頭 尚之

(74)【代理人】

【識別番号】100219542

【弁理士】

【氏名又は名称】大宅 郁治

(74)【代理人】

【識別番号】100153051

【弁理士】

【氏名又は名称】河野 直樹

(74)【代理人】

【識別番号】100162570

【弁理士】

【氏名又は名称】金子 早苗

(72)【発明者】

【氏名】ドゥー、ハン・ティー．

(72)【発明者】

【氏名】ゴン、チェングワン

(72)【発明者】

【氏名】リム、ポール・ジー．

(72)【発明者】

【氏名】マグナニ、アルバート・エム．

【審査官】豊田 好一

(56)【参考文献】

【文献】米国特許出願公開第２０１７／０１８６８０６（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１９／０２９７２９２（ＵＳ，Ａ１）

【文献】特開２０１７－１０３７２７（ＪＰ，Ａ）

【文献】国際公開第２００７／０８８７１０（ＷＯ，Ａ１）

【文献】国際公開第２０１９／１０８６３２（ＷＯ，Ａ１）

【文献】国際公開第２０２０／０８６２８７（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ５／３０－３７８

Ｈ０４Ｎ ３／００－１４

Ｈ０１Ｌ ２７／１４ー１４８

(57)【特許請求の範囲】

【請求項1】

ビット線に接続された複数のピクセルセンサーを備える装置であって、前記ピクセルセンサーのうちの少なくとも１つは、
電子蓄積ノードに接続されたカソードおよびホール蓄積ノードに接続されたアノードを有するフォトダイオードと、
前記電子蓄積ノードがリーク電位よりも小さい電位を有する場合、電子が前記電子蓄積ノードからオーバーフロー経路に漏洩することを可能にするオーバーフローゲートによって前記電子蓄積ノードに接続された前記オーバーフロー経路と、
転送ゲートによって前記電子蓄積ノードに接続された浮動拡散ノードと、
前記オーバーフロー経路を前記浮動拡散ノードに接続するオーバーフロー経路ゲートと、
前記ホール蓄積ノードを接地に接続するホール蓄積ノードリセットゲートと、
前記ホール蓄積ノードに接続された端子および接地に接続された別の端子を有するホール蓄積キャパシタと、
前記ホール蓄積ノードを前記オーバーフロー経路に接続するオーバーフロー経路結合キャパシタと
を備える、装置。

【請求項2】

前記ピクセルセンサーのうちの前記１つが、
前記浮動拡散ノードをリセットバスに接続するリセットゲートと、
前記浮動拡散ノード上の電位を示す出力電位を生成する緩衝増幅器と、
行選択信号に応答して、前記出力電位を前記ビット線に結合する選択ゲートと
を備える、請求項１に記載の装置。

【請求項3】

前記フォトダイオードが、基板中に作製され、前記ホール蓄積キャパシタが、前記基板中の前記フォトダイオードを囲むトレンチを備え、前記トレンチが、絶縁体に沿って並べられ、導体で充填され、前記導体が、接地に接続され、前記トレンチが、前記フォトダイオードを前記複数のピクセルセンサーのうちの他のものから絶縁する、請求項１に記載の装置。

【請求項4】

前記電子蓄積ノード、前記オーバーフロー経路、および前記浮動拡散ノードをリセット電位のリセットバスに接続し、前記ホール蓄積ノードを接地に接続することによって、前記ピクセルセンサーのうちの前記１つを初期化し、次いで、前記オーバーフロー経路が前記浮動拡散ノードに接続されたままにしながら、前記電子蓄積ノードおよび前記浮動拡散ノードを前記リセットバスから絶縁する、コントローラをさらに備える、請求項１に記載の装置。

【請求項5】

前記コントローラが、前記フォトダイオードの前の露光中に前記電子蓄積ノードから漏洩したオーバーフロー電荷を測定する、請求項４に記載の装置。

【請求項6】

前記コントローラが、２つのステップで露光後に前記オーバーフロー電荷を測定し、第１のステップが、前記露光後に前記浮動拡散ノード上の電圧を測定することを備える、請求項５に記載の装置。

【請求項7】

第２のステップが、前記浮動拡散ノードを前記リセット電位にリセットすることと、前記リセット電位を測定することと、前記ホール蓄積ノードを接地にリセットすることと、次いで、前記浮動拡散ノードの前記電位を測定することとを備える、請求項６に記載の装置。

【請求項8】

前記コントローラは、前記オーバーフロー電荷を測定した後に、以前の露光から前記フォトダイオードに蓄積されたフォトダイオード電荷を測定する、請求項５に記載の装置。

【請求項9】

前記フォトダイオード電荷が、相関二重サンプリングを使用して測定される、請求項８に記載の装置。

【請求項10】

電子蓄積ノードに接続されたカソードおよびホール蓄積ノードに接続されたアノードを有するフォトダイオードと、
前記電子蓄積ノードがリーク電位よりも小さい電位を有する場合、電子が前記電子蓄積ノードからオーバーフロー経路に漏洩することを可能にするオーバーフローゲートによって前記電子蓄積ノードに接続された前記オーバーフロー経路と、
転送ゲートによって前記電子蓄積ノードに接続された浮動拡散ノードと、
前記オーバーフロー経路を前記浮動拡散ノードに接続するオーバーフロー経路ゲートと、
前記ホール蓄積ノードを接地に接続するホール蓄積ノードリセットゲートと、
前記ホール蓄積ノードに接続された端子および接地に接続された別の端子を有するホール蓄積キャパシタと、
前記ホール蓄積ノードを前記オーバーフロー経路に接続するオーバーフロー経路結合キャパシタと
を備える、ピクセルセンサー。

【請求項11】

前記浮動拡散ノードをリセットバスに接続するリセットゲートと、
前記浮動拡散ノード上の電位を示す出力電位を生成する緩衝増幅器と、
行選択信号に応答して、前記出力電位をビット線に結合する選択ゲートと
をさらに備える、請求項１０に記載のピクセルセンサー。

【請求項12】

前記フォトダイオードが、基板中に作製され、前記ホール蓄積キャパシタが、前記基板中の前記フォトダイオードを囲むトレンチを備え、前記トレンチが、絶縁体に沿って並べられ、導体で充填され、前記導体が、接地に接続され、前記トレンチが、前記フォトダイオードを、前記基板中に構築された他の回路から絶縁する、請求項１０に記載のピクセルセンサー。

【発明の詳細な説明】

【背景技術】

【0001】

[0001]デジタルカメラは、記録されているシーン中の対応する点において光強度を測定するピクセルセンサーから構築された撮像アレイに依存する。ピクセルセンサーのダイナミックレンジは、所与の露光について、ピクセルセンサーが測定できる最大強度が、ピクセルセンサーが測定できる最小強度で除算された比であるように定義される。ノイズレベルの改善は、今や、ショットノイズによって決定された信号となるような最も小さい信号を低減してきた。検出され得る最も小さい信号のさらなる改善は、ピクセルセンサーのダイナミックレンジを著しく変化させることが予想されない。したがって、ダイナミックレンジの改善は、センサーが飽和または非線形になることなしにピクセルセンサーによって測定され得る最大強度のサイズを増加させることに向けられている。

【0002】

[0002]従来技術のピクセルセンサーのうちの１つの種類は、キャパシタ上でフォトダイオードからオーバーフローする電荷をキャプチャすることによって、単一のフォトダイオードのダイナミックレンジを拡張する。露光の終了時に、フォトダイオード上に残っている電荷と、キャパシタ上に蓄積された電荷とは、読み出され、当該のピクセルセンサーの最終的な振幅を提供するために使用される。この種類の解決策は、ピクセルセンサーごとに１つのキャパシタを必要とする。より小さいカメラの必要に応じてピクセルセンサーのサイズが減少するにつれて、キャパシタのために利用可能な空間が減少し、したがって、蓄積され得るオーバーフロー電荷の最大量が低減される。

【発明の概要】

【0003】

[0003]本開示では、撮像アレイと、撮像アレイにおいて使用するためのピクセルセンサーとについて説明する。撮像アレイは、ビット線に接続された複数のピクセルセンサーを含む。ピクセルセンサーのうちの少なくとも１つは、電子蓄積ノードに接続されたカソードおよびホール蓄積ノードに接続されたアノードを有するフォトダイオードを含む。電子蓄積ノードがリーク電位よりも小さい電位を有する場合、オーバーフロー経路は、電子が電子蓄積ノードからオーバーフロー経路に漏洩することを可能にするオーバーフローゲートを介して、電子蓄積ノードに接続する。浮動拡散ノードは、転送ゲートによって電子蓄積ノードに接続される。オーバーフロー経路ゲートは、オーバーフロー経路を浮動拡散ノードに接続する。ホール蓄積ノードリセットゲートは、ホール蓄積ノードを接地に接続する。ピクセルセンサーはまた、ホール蓄積ノードに接続された端子および接地に接続された別の端子を有するホール蓄積キャパシタと、ホール蓄積ノードをオーバーフロー経路に接続するオーバーフロー経路結合キャパシタとを含む。

【0004】

[0004]一態様では、ピクセルセンサーのうちの少なくとも１つは、浮動拡散ノードをリセットバスに接続するリセットゲートと、浮動拡散ノード上の電位を示す出力電位上の電位を生成する緩衝増幅器と、行選択信号に応答して、出力電位をビット線に結合する選択ゲートとを含む。

【0005】

[0005]別の態様では、ピクセルセンサーのうちの少なくとも１つ中のフォトダイオードは、基板中に作製され、ホール蓄積キャパシタは、基板中のフォトダイオードを囲んでいるトレンチを含み、トレンチは、絶縁体に沿って並べられ、導体で充填され、導体は、接地に接続され、トレンチは、フォトダイオードを近隣のピクセルセンサーから絶縁する。

【0006】

[0006]別の態様では、撮像アレイは、電子蓄積ノード、オーバーフロー経路、および浮動拡散ノードをリセット電位のリセットバスに接続し、ホール蓄積ノードを接地に接続することによって、ピクセルセンサーを初期化し、次いで、オーバーフロー経路が浮動拡散ノードに接続されたままにしながら、電子蓄積ノードおよび浮動拡散ノードをリセットバスから絶縁する、コントローラを含む。

【0007】

[0007]別の態様では、コントローラは、ピクセルセンサーのうちの少なくとも１つ中のフォトダイオードの前の露光中に電子蓄積ノードから漏洩したオーバーフロー電荷を測定する。

【0008】

[0008]別の態様では、コントローラは、２つのステップで以前の露光からのオーバーフロー電荷を測定し、第１のステップは、露光後に浮動拡散ノード上の電圧を測定することを含む。

【0009】

[0009]別の態様では、第２のステップは、浮動拡散ノードを、ピクセルセンサーのうちの少なくとも１つにおけるリセット電位にリセットすること、リセット電位を測定することと、ホールノードを接地にリセットすることと、次いで、浮動拡散ノードの電位を測定することとを含む。

【0010】

[0010]別の態様では、コントローラは、オーバーフロー電荷を測定した後に、以前の露光からピクセルセンサーのうちの少なくとも１つ中のフォトダイオードに蓄積されたフォトダイオード電荷を測定する。

【0011】

[0011]別の態様では、ピクセルセンサーのうちの少なくとも１つ中のフォトダイオード電荷は、相関二重サンプリングを使用して測定される。

【図面の簡単な説明】

【0012】

【図1】[0012]ＣＭＯＳ撮像アレイの一実施形態の概略図。

【図2】[0013]ピクセルセンサーのダイナミックレンジのレンジを拡張するために、各ピクセルセンサー中の単一のフォトダイオードとオーバーフローキャパシタとを利用する従来技術のピクセルセンサーを示す図。

【図3】[0014]従来のピクセルセンサーの断面図。

【図4】[0015]従来のピクセルセンサーの等価回路の図。

【図5】[0016]本開示によるピクセルセンサーの一実施形態を示す図。

【図6】[0017]露光を測定するためにピクセルセンサーが使用されるときに行われる様々な動作のタイミングを示す図。

【発明を実施するための形態】

【0013】

[0018]次に、ＣＭＯＳ撮像アレイの一実施形態の概略図である図１を参照されたい。撮像アレイ４０は、この例では矩形であるピクセルセンサー４１のアレイから構築される。各ピクセルセンサーは、フォトダイオード４６と、インターフェース回路４７とを含む。インターフェース回路の詳細は、特定のピクセル設計に依存する。しかしながら、ピクセルセンサーのすべては、そのピクセルセンサーをビット線４３に接続するために使用される行線４２に接続されたゲートを含む。任意の時間に可能にされる特定の行は、行デコーダ４５に入力される行アドレスによって決定される。行選択線は、フォトダイオードとインターフェース回路とが構築された基板上で、金属層において水平方向に流れる導体の並列アレイである。

【0014】

[0019]ビット線の各々は、典型的にはセンス増幅器と列デコーダとを含む列処理回路４４において終端する。ビット線は、フォトダイオードとインターフェース回路とが構築された基板上で、金属層において垂直方向に流れる導体の並列アレイである。各センス増幅器は、そのセンス増幅器によって処理されるビット線に現在接続されているピクセルセンサーによって生成された信号を読み取る。センス増幅器は、アナログデジタル変換器（ＡＤＣ）を利用することによってデジタル出力信号を生成し得る。任意の所与の時間に、単一のピクセルセンサーは、撮像アレイから読み出される。読み出される特定の列は、その列からのセンス増幅器／ＡＤＣ出力を撮像アレイの外部にある回路に接続するために列デコーダによって利用される列アドレスによって決定される。制御信号の順序付けと他の機能とは、コントローラ３０によって実施される。図面を簡略化するために、コントローラ３０と様々な制御線との間の接続は図面から省略されている。

【0015】

[0020]次に、ピクセルセンサーのダイナミックレンジのレンジを拡張するために、各ピクセルセンサー中の単一のフォトダイオードとオーバーフローキャパシタとを利用する従来技術のピクセルセンサーを示す図２を参照されたい。

【0016】

[0021]以下の議論を簡略化するために、７０に示されているピクセルセンサー６０の部分は、容量性オーバーフローピクセルセンサーと呼ばれる。容量性オーバーフローピクセルセンサーはフォトダイオード１１を含み、そのオーバーフローキャパシタ６１は、第１および第２のキャパシタ端子によって特徴づけられる。フォトダイオード１１は、フォトダイオード転送ゲート１２によって浮動拡散ノード１３に接続される。フォトダイオード１１はまた、オーバーフローゲート１５によってオーバーフローキャパシタ６１の第１の容量性端子に接続される。オーバーフローキャパシタ６１の第１の容量性端子はまた、オーバーフローキャパシタゲート６２によって浮動拡散ノード１３に接続される。浮動拡散ノード１３は、１４に示されている寄生キャパシタンスによって特徴づけられる。浮動拡散ノード１３上の電圧は、ゲート１６を導通状態に入れることによって電圧Ｖｒに設定され得る。

【0017】

[0022]再びピクセルセンサー６０を参照すると、浮動拡散ノード１３は、浮動拡散ノード１３上の電位を示す出力電圧を生成するソースフォロワ１７に接続される。ソースフォロワ１７の出力は、ゲート１８によってビット線１９に結合され得る。オーバーフローキャパシタ６１の第２の容量性端子は、ピクセルセンサー６０中の接地に接続される。

【0018】

[0023]ビット線１９は、列処理回路５５において終端する。列処理回路５５は、ビット線増幅器５０と、以下でより詳細にそれらの機能について説明される２つのサンプルアンドホールド回路とを含む。第１のサンプルアンドホールド回路は、ゲート２２とキャパシタ２３とを備え、第２のサンプルアンドホールド回路は、ゲート２４とキャパシタ２５とを備える。これらのサンプルアンドホールド回路の出力は、ビット線１９に現在接続されているピクセルセンサーの出力値を提供するためにＡＤＣ５１によって処理される。サンプルアンドホールド回路が使用される様式については、以下でより詳細に論じられる。

【0019】

[0024]オーバーフローキャパシタ６１は、ノード６７における電位が、ノード６７上の電圧とＴＸ２の電圧とによって決定される電位に露光中に達した後に、フォトダイオード１１によって生成された光電荷を収集する。露光の最初に、フォトダイオード１１とオーバーフローキャパシタ６１とは、Ｖｒによって決定されるリセット電圧に設定される。光電荷がフォトダイオード１１に蓄積するにつれて、フォトダイオード１１上の電圧は減少する。オーバーフローゲート１５上のゲート電圧によって決定された電圧において、過剰な電荷は、オーバーフローゲート１５中を流れ、露光全体にわたって導通状態のままであるオーバーフローキャパシタ６１とキャパシタ１４とオーバーフローキャパシタゲート６２の寄生キャパシタンスとの組合せに流れる。

【0020】

[0025]ノード６７またはオーバーフローキャパシタ６１のいずれかに蓄積した電荷は、露光の終了時に読み取られる。一実施形態では、オーバーフローキャパシタ６１が最初に読み取られる。露光中に、ＴＸ３は高であり、したがって、オーバーフローキャパシタ６１は浮動拡散ノード１３に接続される。浮動拡散ノード１３上の電位は、浮動拡散ノード１３に印加されたリセット電位と、次の露光の開始の直前のオーバーフローキャパシタ６１との間の差である。浮動拡散ノード１３上の電位は、キャパシタ２３に蓄積される。次いで、浮動拡散ノード１３とノード６６とはリセットされ、リセット電位はキャパシタ２５に蓄積される。キャパシタ２３および２５上の電位の差は、次いで、ＡＤＣ５１によってデジタル化される。

【0021】

[0026]次いで、フォトダイオード１１上の電位が読み取られる。最初に、オーバーフローキャパシタ６１は、オーバーフローキャパシタゲート６２を非導通状態に入れることによって絶縁され、浮動拡散ノード１３は、再びＶｒにリセットされる。次いで、浮動拡散ノード１３上の実際の電位がキャパシタ２３に蓄積される。ゲート１２は、次いで、導通状態に入れられ、それにより、フォトダイオード１１上の電荷を浮動拡散ノード１３に転送する。浮動拡散ノード１３上の電位は、キャパシタ２５に蓄積される。キャパシタ２３および２５上の電位の差は、次いで、ＡＤＣ５１によってデジタル化される。

【0022】

[0027]オーバーフローキャパシタ６１に蓄積され得る最大光電荷は、ピクセルセンサー６０が露光前にリセットされた後のノード６６上の電圧によって決定される。ピクセルセンサー６０は、ゲート１６、１２、および６２を導通状態に入れ、次いで、ゲート１６および１２を非導通状態に入れることによってフォトダイオード１１とオーバーフローキャパシタ６１とを絶縁することによって、リセットされる。これは、ノード６６、６７および１３をＶｒの電位のままにする。露光が進むにつれて、フォトダイオード１１において生成された電子は、ノード６７上の電位を減少させる。ノード６７上の電位が、オーバーフローゲート１５上の電圧によって決定される値に降下したとき、光電子は、オーバーフローキャパシタ６１上にオーバーフローする。オーバーフローキャパシタ６１に蓄積される各光電子は、ノード６６における電位を低下させる。ノード６６または１３上の電位が、ビット線１９が8段階中に飽和する電位に達したとき、最大フルウェル容量または最大光電荷に達する。ビット線は、それの電圧が浮動拡散ノード１３上の電圧に線形的に従わないときに飽和する。

【0023】

[0028]ピクセルセンサー６０のダイナミックレンジは、読出し回路によって検出され得る最小光電荷に対する、ピクセルセンサーに蓄積され得る最大光電荷の比である。最大光電荷は、オーバーフローキャパシタ６１に蓄積された電荷と、読出しにおいてフォトダイオード１１に蓄積された電荷との和である。したがって、図２に示されているピクセルのダイナミックレンジを増加させるために、オーバーフローキャパシタ６１のキャパシタンスは増加される必要があろう。しかしながら、上述されたように、オーバーフローキャパシタのサイズは、ピクセルセンサーごとに１つのそのようなキャパシタが存在しなければならないので、限界がある。典型的には、オーバーフローキャパシタは、フォトダイオードが構築された基板上で、金属層において構築される。

【0024】

[0029]次に、増加した蓄積キャパシタンスを提供する別の従来技術のオーバーフローキャパシタピクセル設計を示す図３および図４を参照されたい。図３は、ピクセルセンサー７１の断面図であり、図４は、ピクセルセンサー７１の等価回路である。ピクセルセンサー７１は裏側センサーである。すなわち、光は、ゲートおよびフォトダイオードが構築された表面の反対側のウエハの表面からピクセルセンサー７１に入る。入射光は、マイクロレンズ７７によってピクセルセンサー上に撮像され、所望の色帯で信号を提供するようにカラーフィルタ７６によってフィルタ処理される。浮動拡散ノード９３上の電圧は、ゲート８９上の行読取り信号に応答して電圧をビット線９１に接続するソースフォロワ８８によって読み取られる。

【0025】

[0030]ピクセルセンサー７１はまた、フォトダイオードが構築されたｐ基板がディープトレンチによって近隣のフォトセンサーから絶縁されるという点で、上記で論じられた他の従来技術のピクセルセンサーとは異なる。このトレンチは、基板を完全に通過し、絶縁性酸化物７５に沿って並べられる。トレンチの本体は、ポリシリコンなどの導体７３で充填される。ポリシリコンは、キャパシタ８１の一方のプレートを形成する。ｐ基板は、キャパシタ８１の他方のプレートを形成する。キャパシタ８１は、従来技術の容量性オーバーフローセンサーにおいて使用されるキャパシタよりも著しく多くのキャパシタンスを有し、したがって、この設計は、ピクセルセンサーのダイナミックレンジを増加させるための電位を有する。

【0026】

[0031]ピクセルセンサー７１はまた、オーバーフロー電子の代わりに、電子への光子の変換によって生成されたホールが蓄積されるという点で、上記で論じられたオーバーフローピクセルセンサーとは異なる。ホールは、キャパシタ７８の助けをかりて読み出される。ホールと電子の両方のための読出し回路は、領域７４において構築される。

【0027】

[0032]フォトダイオード８３が飽和に達すると、ホール電子対への光子の変換によって生成されたホールは、ホール蓄積サブユニット９２の一部であるキャパシタ８１に蓄積される。初めに、ノード７２は、ゲート８２を介して接地にリセットされる。ノード７２は、次いで、絶縁され、浮動する。ノード８４は、初めにＶＲＴにリセットされる。光電子がノード８４に蓄積されるにつれて、ノード８４における電位は減少する。ノード８４が十分に低い電位に達したとき、過剰な電子は、ゲート８５を通って流れ出る。これらの過剰な電子に対応するホールは、キャパシタ８１に蓄積する。集積期間の終了時に、ノード８４に蓄積された電子と、キャパシタ８１に蓄積されたホールとは、ゲート８６および８７の助けをかりて読み出される。小さい光信号の場合、電子が、露光測定値を提供する。より大きい光信号の場合、ホール信号が、露光測定値を提供するために使用される。

【0028】

[0033]ホールがキャパシタ８１に移動するにつれて、ノード７２における電圧は増加する。電圧が、ノード８４における電圧によって決定されるしきい値に達したとき、ホール電流は、フォトダイオード８３を通って流れ出る。この時点で、ピクセルセンサーは、飽和されており、このしきい値を超えさせるものを越える光レベルで露光を測定することができない。このデバイスにおいてより高いダイナミックレンジを提供するために、キャパシタ８１のキャパシタンスは増加される必要があろう。

【0029】

[0034]撮像アレイのコストは、ピクセルセンサーのサイズに直接関係する。したがって、撮像アレイのコストを低減するために、ピクセルセンサーのサイズは低減されなければならない。残念ながら、そのようなサイズ低減は、キャパシタ８１のキャパシタンスの減少をもたらす。キャパシタ８１のキャパシタンスは、トレンチスルー基板７２の表面積に比例する。

【0030】

[0035]本開示によるピクセルセンサーは、ホールの蓄積に関連する基板電圧立上りの一部分をオフセットするためにオーバーフロー電子を使用することによって、ダイナミックレンジの改善を取得する。加えて、本開示によるピクセルセンサーは、正電荷の測定値がオーバーフロー電荷に達することを要求しない。

【0031】

[0036]次に、本開示によるピクセルセンサー１００の一実施形態を示す図５を参照されたい。この例では、ピクセルセンサーは、ピクセルセンサーの行と列との矩形アレイに編成され、これにおいて、所与の列中の各ピクセルセンサーは、ビット線１９などの共通ビット線に接続される。ビット線１９に接続される特定のピクセルセンサーは、ピクセルセンサー内のゲート１８によって決定される。図面を簡略化するために、１つの列中のただ１つのピクセルセンサーが示されている。ビット線１９上の信号は、ピクセルセンサー１００によって測定された露光の読出し中に列処理回路１２０によって処理される。

【0032】

[0037]ピクセルセンサー１００は、電子を収集するために使用されるＮ形フォトダイオード１１と、ホールを収集するためキャパシタＣ１１８をもつ電気的に絶縁された基板とを含む。電気的に絶縁された基板は、基板の周りに絶縁性トレンチをエッチングすることによって、上記で論じられたものと類似の様式で作成される。トレンチは、キャパシタ１１８の１つのプレートを形成するポリシリコンで充填される。信号Ｒｐｓによって制御されるゲート１１２は、Ｈノード１２７を接地にリセットするために使用される。ＴＸ１によって制御される転送ゲート１２は、フォトダイオード１１を浮動拡散ノード１３に接続する。浮動拡散ノード１３が十分に高い電位にあるときは、ソースフォロワ１７がゲート１８によってビット線１９に接続されたとき、Ｅノード１１７上の何らかの電子は、フォトダイオード１１から転送され、ソースフォロワ１７を介して浮動拡散ノード１３上の電圧の変化に留意することによって測定され得る。

【0033】

[0038]オーバーフローゲート１５は、オーバーフロー電子が、フォトダイオード１１から、フォトダイオード１１からのオーバーフロー電子を収集するために使用されるキャパシタ１１１に転送されることを可能にする。信号ＶＣＴによって制御されるゲート１１９は、浮動拡散ノード１３に対してノード１１６を接続または切断する。信号Ｒｐによって制御されるゲート１６は、浮動拡散１３を電圧Ｖｒにリセットするために使用される。

【0034】

[0039]この例示的な実施形態では、ビット線１９上の電圧は、列ビット線増幅器１２３と、相関二重サンプリング（ＣＤＳ）のためのアナログメモリとして使用される２つのサンプリングキャパシタ２３および２５とを含む、列読出し回路１２０によって処理される。本開示の目的で、ＣＤＳは、読み出されるべきである電荷が、ビット線１９上の２つの電圧の差を取ることによって決定される任意の適用例を含む。キャパシタ２３および２５上の電圧は、それぞれ制御信号Ｓ１およびＳ２に応答して、それぞれゲート２２および２４によって制御される。ＡＤＣ１２１は、キャパシタ２３および２５に蓄積された電圧の差をデジタル化する。電流源１２４は、読出しプロセス中にビット線１９をバイアスするために使用される。

【0035】

[0040]次に、露光を測定するためにピクセルセンサー１００などのピクセルセンサーが使用されるときに行われる様々な動作のタイミングを示す図６を参照されたい。ピクセルセンサー１００の動作は、３つの段階に分割され得る。第１の段階では、ピクセルセンサー１００はリセットされ、電荷が露光期間にわたって集積される。第２の段階では、フォトダイオード１１をオーバーフローした電荷が読み出され、第３の段階では、フォトダイオード自体に蓄積されている電荷が読み出される。以下の議論を簡略化するために、ゲート１６、１２、１１９、および１１２は、理想的なスイッチであると仮定される。すなわち、これらのゲートが導通状態にあるとき、ゲート上に実質的な電位降下はない。実際には、小さい電圧降下がある場合、リセット電位Ｖｒは、この降下を相殺するために、わずかに増加され得る。

【0036】

[0041]ピクセルセンサー１００は、ゲート１２、１６、１１９、および１１２を導通状態に入れることによってリセットされる。リセットの終了時に、ノード１１７は、実質的にＶｒの電位にあり、浮動拡散ノード１３およびノード１１６も、Ｖｒにある。Ｈノード１２７は、接地にリセットされる。集積期間中に、ゲート１１９は導通状態のままであり、ゲート１２および１１２は非導通状態に設定される。したがって、ノード１１６は、集積中に浮動拡散ノード１３上の電圧を追跡する。信号ＴＸ２は、ノード１１７における電位が所定のしきい値を下回って減少したとき、光電子がオーバーフローゲート１５を通ってノード１１７から漏洩するように設定される。

【0037】

[0042]ピクセルセンサー１００がそれの利点を提供する様式は、測定される最大光レベルが、フォトダイオード１１によって適応され得るものよりも大きい露光の場合を考慮することによって、より容易に理解され得る。露光の早期では、Ｅノード１１７における電位は、電子がＥノード１１７から漏洩するしきい値よりも大きい。露光のこの部分中に生成された光電子は、Ｅノード１１７に蓄積し、これらの光電子に対応するホールは、それらの電子カウンターパートを平衡させるために、ピニング接合部に蓄積される。Ｅノード１１７における電圧が、上記で論じられたしきい値を下回って減少すると、電子はＥノード１１７から漏洩し、ノード１１６における電圧は、Ｖｒのそれのリセット値から減少し始める。ゲート１１９は導通状態であるので、浮動拡散ノード１３上の電圧も減少する。同時に、漏洩する光電子に対応するホールは、Ｈノード１２７に移行し、キャパシタ１１８に蓄積される。したがって、基板がゲート１１２によって接地から絶縁されるので、Ｈノード１２７における電圧は増加する。しかしながら、キャパシタ１１１上の電圧の変化は、電子がキャパシタ１１１からＨノード１２７に移動することをもたらし、それにより、この増加の一部を打ち消す。したがって、Ｈノード１２７に蓄積し得るホールの数は、上記で論じられた従来技術の方式に対して増加される。

【0038】

[0043]次の蓄積段階の開始より前に、最後の集積段階中に蓄積された電荷は、読み出される。このオーバーフロー電荷は、電荷の２つの割振りからなると見なされ得る。第１は、浮動拡散ノード１３に関連付けられたキャパシタ１４に蓄積されたオーバーフロー電荷である。これは、電荷集積期間中にフォトダイオードから漏洩し、浮動拡散ノード１３上の電位を低減させた電荷である。この電荷は、リセット電圧からの浮動拡散ノード１３上の電圧降下を観測することによって測定され得る。

【0039】

[0044]オーバーフロー電荷の第２の割振りは、キャパシタ１１８へのホールの移行から生じるＨノード１２７上の陽電位を平衡させるための、キャパシタ１１１に蓄積された電荷である。この電荷は、浮動拡散ノードをＶｒにリセットし、次いで、ゲート１１２を使用してＨノード１２７が接地にリセットされたとき、浮動拡散ノード１３における電圧の降下を測定することによって測定され得る。総オーバーフロー電荷は、浮動拡散ノード１３上の電圧を測定する前にＨノード１２７を接地することによって測定され得ないことに留意されたい。より高い露光では、これらの２つの電荷の和は、浮動拡散ノード１３をＶｒにリセットし、次いで、電子を浮動拡散ノード１３に転送することによって測定され得る総電荷を超え得る。

【0040】

[0045]オーバーフロー電荷読出し中に、ビット線１９が列ビット線増幅器１２３の正端子に接続される、図５および図６を参照されたい。フォトダイオード電荷読出し中に、ビット線１９は、列ビット線増幅器１２３の負端子に接続される。これは、キャパシタ２５上の電圧がキャパシタ２３上の電圧以上になることを保証する。図面を簡略化するために、端子切替え回路は図から省略されている。この構成は、ＡＤＣ１２１が、以下で論じられる読出しの各々における２つの電圧間の差をデジタル化することを可能にする。

【0041】

[0046]図６のタイミング記述では、読出し方式は、ソースフォロワ１７の優勢フリッカーノイズを低減するために、オーバーフロー電荷読出しとフォトダイオード電荷読出しの両方に対して常に相関二重サンプリング（ＣＤＳ）を使用する。しかしながら、オーバーフロー電荷読出しでは、ＣＤＳは、リセットノイズを除去することができない。しかしながら、リセットノイズは、高い露光に対応する、オーバーフロー電荷の場合におけるショットノイズよりもはるかに小さく、したがって、リセットノイズの補正は、オーバーフロー電荷の測定値を著しく改善しない。フォトダイオード電荷読出しでは、ＣＤＳは、リセットノイズを除去する。

【0042】

[0047]したがって、この実施形態では、ＣＤＳは、オーバーフロー電荷読出しとフォトダイオード電荷読出しの両方のために使用される。また、ＡＤＣ１２１は、オーバーフロー電荷読出しとフォトダイオード電荷読出しの両方に対して同時にキャパシタ２３および２５上の２つの蓄積された電圧間の差を常にデジタル化する。

【0043】

[0048]本開示のピクセルセンサーは、同じサイズのホール蓄積キャパシタでは、図４に示されている従来技術のピクセルセンサーよりも実質的に大きいフルウェル容量を有することに留意されたい。ホール蓄積キャパシタ８１によって適応され得る最大ホール蓄積電荷は、キャパシタ８１のキャパシタンス×ノード７２における最大電圧立上りである。ノード７２は、接地において開始し、リセット電圧の最大値に上昇することができる。次に、図５に示されているキャパシタ１１８を考察されたい。初めに、ノード１２７は接地にあり、ノード１１６はＶｒにある。したがって、キャパシタ１１１上の電圧差だけ、そのキャパシタに蓄積された電子の過剰がある。ホールがノード１２７に蓄積するにつれて、対応する電子はノード１１６に流れ、それにより、ノード１１６における電位が減少する。電位のこの減少は、キャパシタ１１１上に保持された電子を解放して、ノード１２７上の電荷の一部を打ち消す。したがって、ノード１２７における電圧が、本開示によるピクセルセンサーにおいてそれの最大値に達する前に、より多くのホールがノード１２７に蓄積し得る。

【0044】

[0049]上記で説明された実施形態は、改善されたピクセルセンサーの様々な態様を示すために提供されてきた。しかしながら、異なる特定の実施形態に示されている本開示で提供される異なる態様は、他の実施形態を提供するために組み合わされ得ることを理解されたい。加えて、ここで説明されたピクセルセンサーに対する様々な修正は、上記の説明および添付の図面から明らかになろう。したがって、ここで説明されたピクセルセンサーは、以下の特許請求の範囲のみによって限定されるものである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】