特許 7201005 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-12-26

(45)【発行日】2023-01-10

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/06 20060101AFI20221227BHJP

   H01L 29/78 20060101ALI20221227BHJP

   H01L 29/739 20060101ALI20221227BHJP

【ＦＩ】

H01L29/06 301M

H01L29/06 301F

H01L29/06 301V

H01L29/78 652P

H01L29/78 655F

H01L29/78 652A

【請求項の数】 4

(21)【出願番号】P 2020559662

(86)(22)【出願日】2018-12-14

(86)【国際出願番号】 JP2018046035

(87)【国際公開番号】W WO2020121508

(87)【国際公開日】2020-06-18

【審査請求日】2021-05-27

(73)【特許権者】

【識別番号】000106276

【氏名又は名称】サンケン電気株式会社

(72)【発明者】

【氏名】小川 嘉寿子

【審査官】岩本 勉

(56)【参考文献】

【文献】特開２００９－０３２７２８（ＪＰ，Ａ）

【文献】特開２００８－０８５０８６（ＪＰ，Ａ）

【文献】特開２００７－１２３５７０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２９／７３９

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

素子領域と前記素子領域の周囲を囲む周辺領域が上面に定義された半導体基体を備え、
前記半導体基体の上面から膜厚方向に延伸する溝の内壁面に配置された絶縁膜、及び前記溝の内部で前記絶縁膜の上に配置された導電体膜をそれぞれ有する複数のトレンチが、前記素子領域の周囲を囲んで前記周辺領域に多重に配置され、
前記周辺領域は、
前記素子領域に近い内側領域と、
前記内側領域の周囲に位置する外側領域を有し、
隣接する前記トレンチに挟まれた前記半導体基体の幅は、前記外側領域よりも前記内側領域の方が広く、
隣接する前記トレンチの配置間隔をトレンチピッチＰ１、隣接する前記トレンチ間の前記半導体基体の上面が露出した領域の幅をトレンチピラーＰ２として、トレンチ比Ｐ１／Ｐ２が１．５より小さい領域が前記内側領域であり、
前記半導体基体が、第１導電型の第１半導体層の上に第２導電型の第２半導体層が積層された構造であり、
前記トレンチが、前記第２半導体層の上面から延伸して前記第１半導体層に達して形成され、
前記内側領域の前記トレンチの底部から前記第１半導体層と前記第２半導体層とのＰＮ接合面までの距離が、前記外側領域の前記トレンチの底部から前記第１半導体層と前記第２半導体層とのＰＮ接合面までの距離よりも小さいことを特徴とする半導体装置。

【請求項2】

素子領域と前記素子領域の周囲を囲む周辺領域が上面に定義された半導体基体を備え、
前記半導体基体の上面から膜厚方向に延伸する溝の内壁面に配置された絶縁膜、及び前記溝の内部で前記絶縁膜の上に配置された導電体膜をそれぞれ有する複数のトレンチが、前記素子領域の周囲を囲んで前記周辺領域に多重に配置され、
前記周辺領域は、
前記素子領域に近い内側領域と、
前記内側領域の周囲に位置する外側領域を有し、
隣接する前記トレンチに挟まれた前記半導体基体の幅は、前記外側領域よりも前記内側領域の方が広く、
隣接する前記トレンチの配置間隔をトレンチピッチＰ１、隣接する前記トレンチ間の前記半導体基体の上面が露出した領域の幅をトレンチピラーＰ２として、トレンチ比Ｐ１／Ｐ２が１．５より小さい領域が前記内側領域であり、
前記内側領域に、前記トレンチの前記導電体膜と電気的に接続し、前記トレンチの開口部から前記素子領域に向かう延在部が前記半導体基体の上面の上に配置され、
前記外側領域には、前記トレンチの開口部から前記素子領域に向かう前記延在部が配置されていない、若しくは前記外側領域に配置された前記延在部の前記半導体基体の上面に沿った距離が前記内側領域に配置された前記延在部よりも短いことを特徴とする半導体装置。

【請求項3】

前記内側領域に前記トレンチが複数配置され、
前記内側領域において、前記素子領域に近い前記トレンチほど、前記延在部の前記半導体基体の上面に沿った距離が長いことを特徴とする請求項２に記載の半導体装置。

【請求項4】

前記外側領域において、前記半導体基体の上面の上に前記延在部が配置されていないことを特徴とする請求項２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、耐圧向上のための構造が形成される半導体装置に関する。

【背景技術】

【0002】

半導体装置の耐圧を向上させるために、半導体素子が形成される素子領域の周囲の周辺領域に耐圧を向上するための構造が形成されている。例えば、内壁面に絶縁膜を形成した溝の内部に電極が埋め込まれたトレンチを周辺領域に配置して電界の集中を緩和することにより、半導体装置の耐圧の向上が図られている（特許文献１参照。）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１３－５５３４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

大電流のスイッチング動作を行うパワー半導体素子などには、更なる耐圧の向上が望まれている。しかしながら、電極を埋め込んだトレンチを素子領域の周囲に配置する構造によって更に耐圧を向上させるためには、素子領域の周囲を囲むトレンチの囲み数を増やすために周辺領域の幅を広げる必要がある。このため、チップサイズが増大する問題があった。

【0005】

上記問題点に鑑み、本発明は、チップサイズの増大を抑制しつつ、耐圧が向上された半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様によれば、素子領域と前記素子領域の周囲を囲む周辺領域が上面に定義された半導体基体を備え、半導体基体の上面から膜厚方向に延伸する溝の内壁面に配置された絶縁膜、及び溝の内部で絶縁膜の上に配置された導電体膜をそれぞれ有する複数のトレンチが、素子領域の周囲を囲んで周辺領域に多重に配置され、周辺領域は、素子領域に近い内側領域と、内側領域の周囲に位置する外側領域を有し、隣接するトレンチに挟まれた半導体基体の幅は、外側領域よりも内側領域の方が広く、隣接するトレンチの配置間隔をトレンチピッチＰ１、隣接するトレンチ間の半導体基体の上面が露出した領域の幅をトレンチピラーＰ２として、トレンチ比Ｐ１／Ｐ２が１．５より小さい領域が前記内側領域であり、半導体基体が、第１導電型の第１半導体層の上に第２導電型の第２半導体層が積層された構造であり、トレンチが、第２半導体層の上面から延伸して第１半導体層に達して形成され、内側領域のトレンチの底部から第１半導体層と第２半導体層とのＰＮ接合面までの距離が、外側領域のトレンチの底部から第１半導体層と第２半導体層とのＰＮ接合面までの距離よりも小さい半導体装置が提供される。

【発明の効果】

【0007】

本発明によれば、チップサイズの増大を抑制しつつ、耐圧が向上された半導体装置を提供できる。

【図面の簡単な説明】

【0008】

【図1】本発明の第１の実施形態に係る半導体装置の構成を示す模式的な断面図である。

【図2】半導体基体の等電位面と空乏層の広がりを示す模式図である。

【図3】比較例の等電位面と空乏層の広がりの例を示す模式図である。

【図4】本発明の第１の実施形態に係る半導体装置の等電位面の例を示す模式図である。

【図5】トレンチ比と半導体装置の耐圧の関係を示すグラフである。

【図6】本発明の第１の実施形態の変形例に係る半導体装置のトレンチの構成を示す模式的な断面図である。

【図7】本発明の第１の実施形態の変形例に係る半導体装置のトレンチの他の構成を示す模式的な断面図である。

【図8】本発明の第２の実施形態に係る半導体装置の構成を示す模式的な断面図である。

【発明を実施するための形態】

【0009】

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

【0010】

また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものである。この発明の技術的思想は、構成部品の形状、構造、配置などを下記のものに特定するものでない。

【0011】

（第１の実施形態）
本発明の第１の実施形態に係る半導体装置は、図１に示すように、素子領域１１０と素子領域１１０の周囲を囲む周辺領域１２０が上面に定義された半導体基体１０を備える。半導体基体１０は、第１導電型の第１半導体層１１の上に第２導電型の第２半導体層１２が積層された構成である。半導体基体１０の上面には、保護膜３０が形成されている。

【0012】

第１導電型と第２導電型とは互いに反対導電型である。即ち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以下では、第１導電型がｎ型、第２導電型がｐ型の場合を説明する。つまり、半導体基体１０の第１半導体層１１はｎ型であり、第２半導体層１２はｐ型である。

【0013】

周辺領域１２０には、素子領域１１０の周囲を囲んで複数のトレンチ２０が互いに離間して多重に配置されている。即ち、平面視で、複数の環状のトレンチ２０が素子領域１１０の周囲に配置されている。トレンチ２０は、半導体基体１０の上面から膜厚方向に延伸する溝の内壁面に配置された絶縁膜２１、及び溝の内部で絶縁膜２１の上に配置された導電体膜２２を有する。トレンチ２０の溝は、第２半導体層１２の上面から延伸して第１半導体層１１に達する。トレンチ２０の底面及び側面では、絶縁膜２１を介して導電体膜２２と半導体基体１０が対向し、絶縁膜２１の底部は、溝の側面と接する第１半導体層１１と第２半導体層１２との接合部よりも下側に位置する。トレンチ２０の内部に配置された導電体膜２２は、電気的にフローティング状態である。素子領域１１０の第２半導体層１２は、半導体装置の表面電極（不図示）と電気的に接続している。周辺領域１２０の第２半導体層１２は、電気的にフローティング状態である。半導体基体１０の上面の外縁に沿って配置されたチャネルストッパ領域４０を介して、半導体基体１０の端部側の上面に形成されたチャネルストッパ電極５０が裏面電極６０と電気的に接続している。

【0014】

図１に示すように、周辺領域１２０のうち素子領域１１０に近い一定の範囲の内側領域１２１においては、トレンチ２０の導電体膜２２の上部の一部が、絶縁膜を介して半導体基体１０のトレンチ２０の配置されていない領域の上面に延在する。図１では、半導体基体１０の上面に延在する導電体膜２２の部分を延在部２２１として示している（以下において同様。）。延在部２２１は導電体膜２２と電気的に接続している。一方、周辺領域１２０のうち内側領域１２１の周囲を囲む外側領域１２２においては、トレンチ２０の導電体膜２２は半導体基体１０の上面に延在していなくてもよい。なお、延在部２２１の半導体基体１０の上面に沿った距離（図１の長さＬ）を、外側領域１２２において内側領域１２１よりも短くしてもよい。

【0015】

図示を省略するが、素子領域１１０には、例えばゲートトレンチ構造のＭＯＳＦＥＴやＩＧＢＴなどの縦型スイッチング素子が形成される。縦型スイッチング素子が素子領域１１０に形成された場合、半導体基体１０の裏面に裏面電極が形成される。

【0016】

半導体装置をオフ又は逆バイアス状態にした場合に、図２に等電位面Ｓで示すような電位分布が周辺領域１２０に生じる。トレンチ２０の側面及び底面から空乏層が伸びることにより、周辺領域１２０において空乏層が横方向・下方向に広がり、電界の集中が緩和される。これにより、半導体装置の耐圧を向上させることができる。なお、素子領域１１０に近いほど電界が集中する。このため、内側領域１２１のトレンチ２０間の距離（隣り合うトレンチ２０で挟まれた領域の半導体基体１０の平面視の幅）は、外側領域１２２のトレンチ２０間の距離よりも長くなっている。更に内側領域１２１において、トレンチ２０間の距離が素子領域１１０に近いほど広く設定されている。ちなみに、トレンチ２０間の距離は素子領域１１０に近い程広くしてもよいし、一定であってもよい。

【0017】

トレンチ２０は、例えば、以下のように形成される。即ち、周辺領域１２０にトレンチ２０の溝を形成した後に、熱酸化法などを用いて溝の内壁面に絶縁膜２１を形成する。次いで、溝の内部に導電体膜２２を形成する。導電体膜２２は、不純物がドープされたポリシリコン膜などである。例えば、溝が導電体膜２２で埋め込まれるように、半導体基体１０の上面の全面に導電体膜２２を形成する。そして、フォトリソグラフィ技術などを用いて、延在部２２１が半導体基体１０の上面に残るように、内側領域１２１のトレンチ２０の導電体膜２２をパターニングする。従来構造のような延在部２２１を有しない構造の場合、導電体膜２２を平坦化する際、導電体膜２２の上面を半導体基体１０の上面より低くすることがあり、低くするほど耐圧が下がるという問題がある。第１の実施形態のように、延在部２２１が半導体基体１０の上面に残る構造とすることで、エッチングバラツキに影響されず安定した耐圧を得られるという利点を有する。一方、外側領域１２２については、トレンチ２０の導電体膜２２の上面の位置が、半導体基体１０の上面の位置よりも下方又は半導体基体１０の上面とほぼ同じになるように、半導体基体１０の上面の上の導電体膜２２が除去される。

【0018】

なお、素子領域１１０にゲートトレンチ構造の半導体素子を形成する場合に、ゲートトレンチの形成と同時にトレンチ２０の溝を形成してもよい。そして、ゲートトレンチの内壁面にゲート絶縁膜を形成するのと同時にトレンチ２０の絶縁膜２１を形成し、ゲート電極の形成と同時に導電体膜２２を形成する。このとき、トレンチ２０の溝の幅は、周辺領域１２０の全域で同一にしてもよい。

【0019】

図１に示した半導体装置では、トレンチ２０の底部の素子領域１１０に対向するコーナー部Ｃに、電界が集中する。特に、素子領域１１０に近いトレンチ２０の底部の素子領域１１０に対向するコーナー部Ｃほど電界が集中する。図１に示した半導体装置では、素子領域１１０に近い内側領域１２１において、トレンチ２０の延在部２２１が、トレンチ２０の開口部から半導体基体１０の上面の上に絶縁膜を介して素子領域１１０側へ延在している。これにより、以下に説明するように、コーナー部Ｃでの電界の集中を緩和できる。

【0020】

半導体装置をオフ状態又は逆バイアス状態にした場合に、トレンチ２０の側面及び底面に空乏層が生じる。ここで、トレンチ２０の素子領域側の側面はトレンチ２０の外側の側面よりも電界集中が生じやすい。特に、外側領域１２２よりも内側領域１２１のトレンチ２０で電界集中が生じやすい。内側領域１２１では、延在部２２１の下方の半導体基体１０内にも空乏層が生じるので、内側領域１２１においてトレンチ２０の素子領域１１０側の側面側における等電位面の間隔が広くなり、コーナー部Ｃでの電界の集中が緩和される。

【0021】

図３及び図４に、半導体基体１０の電位分布と空乏層の状況をシミュレーションした結果の例を示す。図３は、延在部２２１が形成されない比較例のトレンチ２０の等電位面Ｓ１～Ｓ４と空乏層の状況を示している。図４は、延在部２２１を形成したトレンチ２０の等電位面Ｓ１～Ｓ４と空乏層の状況の例を示している。等電位面Ｓ１は、素子領域１１０に近い側の等電位面であり、等電位面Ｓ２～Ｓ４は等電位面Ｓ１よりも外側の等電位面である。図３と図４を比較して明らかなように、延在部２２１を形成したトレンチ２０では、等電位面の間隔がより広くなり、電界の集中がより緩和され、トレンチ２０の側面及び延在部２２１下方の半導体基体１０の上面付近で空乏層がより広がっている。その結果、半導体装置の耐圧が向上する。

【0022】

なお、素子領域１１０に近いトレンチ２０ほど、電界が集中しやすい。このため、素子領域１１０に向かう方向に延在させる延在部２２１の長さＬを、素子領域１１０に近いトレンチ２０ほど長くしてもよい。また、素子領域１１０に近いトレンチ２０から延在する延在部２２１の長さＬが、外側領域１２２に近いトレンチ２０から延在する延在部２２１よりも長くなっていればよい。その中間の残りのトレンチ２０から延在する延在部２２１の長さＬは、例えば４μｍ、４μｍ、３．５μｍ、３μｍ、２．５μｍ、２μｍと、単数又は複数のトレンチ２０毎に段階的に素子領域１１０側のトレンチ２０から順に短くなっていてもよい。また、残りのトレンチ２０から延在する延在部２２１は一定の長さとしてもよい。

【0023】

ところで、空乏層が半導体基体１０の外縁まで延伸すると、リーク電流が発生したり耐圧が低下したりするなどの問題が生じる。このため、図１に示した半導体装置では、周辺領域１２０の外側領域１２２に配置されたトレンチ２０については、導電体膜２２が半導体基体１０の上面に配置されていないことが望ましい。これにより、外側領域１２２では内側領域１２１のようには等電位面の間隔が広くなることがない。このため、空乏層が半導体基体１０の外縁まで延伸することが抑制される。

【0024】

上記のように、素子領域１１０に近いために電界が集中しやすい内側領域１２１においてのみ、トレンチ２０の延在部２２１を形成することが好ましい。なお、周辺領域１２０の内側領域１２１と外側領域１２２の境界の位置は、半導体装置に要求される耐圧などに応じて設定することができる。延在部２２１を形成するトレンチ２０の本数が増えて内側領域１２１が外側に広がるほど、等電位面の間隔が広い領域が外側に延伸する。それにより、リーク電流が発生したり耐圧が低下したりするなどの信頼性の問題が生じる可能性がある。

【0025】

ここで、図１に示すように、隣接するトレンチ２０の配置間隔をトレンチピッチＰ１、隣接するトレンチ２０間の半導体基体１０の上面が露出した領域の幅をトレンチピラーＰ２と定義する。図５に、本発明者らがトレンチ比Ｐ１／Ｐ２と半導体装置の耐圧との関係を調査した結果を示す。図５に示すように、トレンチ比Ｐ１／Ｐ２が１．５を超える場合に耐圧が安定する。このため、トレンチ比Ｐ１／Ｐ２が１．５より小さい領域を内側領域１２１とする。これにより、内側領域１２１を広げすぎることなく半導体装置の耐圧を効果的に向上させることができる。

【0026】

以上に説明したように、図１に示した半導体装置では、素子領域１１０に近い内側領域１２１に配置されたトレンチ２０において、導電体膜２２の一部である延在部２２１が半導体基体１０の上面の上に絶縁膜を介して延在する。これにより、半導体基体１０の等電位面の間隔を広げて空乏層の伸びを制御して、周辺領域１２０における電界の集中が緩和される。その結果、第１の実施形態に係る半導体装置によれば、素子領域１１０の周囲を囲むトレンチ２０の囲み数を増大させることなく、耐圧を向上できる。したがって、チップサイズの増大を抑制しつつ耐圧を向上した半導体装置を実現できる。また、内側領域１２１では、延在部２２１と延在部２２１下方の半導体基体１０との間に容量が生じ、延在部２２１がない時よりもトレンチ２０の内側に生じる容量が大きくなる。その結果、トレンチ２０の絶縁膜２１にかかる電圧を低下させることができる。これにより、半導体装置の信頼性も向上する。

【0027】

＜変形例＞
図１に示した半導体装置では、トレンチ２０の導電体膜２２の延在部２２１が、トレンチ２０の開口部から素子領域１１０に近い領域に向かって延在している。しかし、例えば、図６に示すように、トレンチ２０の開口部から素子領域１１０に近い領域に向かって延在した部分とトレンチ２０の開口部から半導体基体１０の外縁に近い領域に向かって延在した部分に延在部２２１を配置してもよい。或いは、図７に示すように、トレンチ２０の開口部から半導体基体１０の外縁に近い領域に向かって延在した部分のみに延在部２２１を配置してもよい。

【0028】

（第２の実施形態）
本発明の第２の実施形態に係る半導体装置は、図８に示すように、外側領域１２２よりも内側領域１２１において、トレンチ２０の溝の深さが浅い。つまり、内側領域１２１と外側領域１２２とでトレンチ２０の溝の深さが異なることが第１の実施形態と異なる点である。その他の構成については、図１に示す第１の実施形態と同様である。

【0029】

図８に示した半導体装置によれば、内側領域１２１において、トレンチ２０の溝の底部から、トレンチ２０の溝と接する第１半導体層１１と第２半導体層１２とのＰＮ接合面までの距離Ｔを短くできる。その結果、内側領域１２１のトレンチ２０の底部における等電位面の間隔が広がり、電界の集中を緩和できる。このため、半導体装置の耐圧を向上できる。

【0030】

内側領域１２１のトレンチ２０の溝の深さは、例えば４．０μｍ程度であり、トレンチ２０の溝の底部から溝の側面と接する第１半導体層１１と第２半導体層１２とのＰＮ接合面までの距離Ｔは０μｍから０．５μｍである。一方、外側領域１２２のトレンチ２０の溝の深さは、例えば４．５μｍ程度であり、トレンチ２０の溝の底部から溝の側面と接する第１半導体層１１と第２半導体層１２とのＰＮ接合面までの距離Ｔは０．５μｍから１．５μｍである。内側領域１２１と外側領域１２２とでトレンチ２０の溝の深さを異なるようにするためには、種々の方法を使用可能である。例えば、内側領域１２１のトレンチ２０の溝の幅を、外側領域１２２のトレンチ２０の溝の幅よりも狭くする。このような溝を形成するマスクを半導体基体１０上に設けて、内側領域１２１と外側領域１２２のトレンチ２０の溝を同じプロセス条件で同時に形成して、外側領域１２２よりも内側領域１２１においてトレンチ２０の溝を浅く形成することができる。なお、内側領域１２１のトレンチ２０の溝と外側領域１２２のトレンチ２０の溝を、プロセス条件の異なる別々の工程で形成してもよい。

【0031】

また、ＦＥＴやＩＧＢＴなどを形成した素子領域１１０の半導体基体１０の上面側に形成されるベース領域などの第２導電型（ｐ型）の半導体領域の深さと第２半導体層１２の深さは、同じ深さとしてもよいし、異なる深さとしてもよい。例えば、素子領域１１０のベース領域などの第２導電型の半導体領域の深さがトレンチ２０の深さよりも浅い場合、素子領域１１０のベース領域などの第２導電型の半導体領域の深さよりも第２半導体層１２の深さを深くしてもよい。これにより、素子領域１１０の第２導電型の半導体領域の深さに依存せず、距離Ｔを適宜調整することができる。

【0032】

また、内側領域１２１のトレンチ２０の溝の深さと外側領域１２２のトレンチ２０の溝の深さをほぼ同じ深さとし、内側領域１２１の第２半導体層１２の深さを外側領域１２２の第２半導体層１２の深さよりも深くしてもよい。これにより、内側領域１２１のトレンチ２０の溝の深さと外側領域１２２のトレンチ２０の溝の深さがほぼ同じであっても、距離Ｔを適宜調整することができる。

【0033】

本発明の第２の実施形態に係る半導体装置によれば、チップサイズの増大を抑制しつつ耐圧を更に向上することができる。他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。なお、より好ましい例として、第２の実施形態においても、第１の実施形態と同様に延在部２２１を有する構成で説明したが、第２の実施形態においては、延在部２２１を有さなくても電界の集中を緩和でき、半導体装置の耐圧を向上できる。

【0034】

上記のように本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

【産業上の利用可能性】

【0035】

本発明の半導体装置は、高い耐圧が要求される半導体装置を製造する製造業を含む電子機器産業に利用可能である。

【符号の説明】

【0036】

１０…半導体基体
１１…第１半導体層
１２…第２半導体層
２０…トレンチ
２１…絶縁膜
２２…導電体膜
２２１…延在部
３０…保護膜
１１０…素子領域
１２０…周辺領域
１２１…内側領域
１２２…外側領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】