(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-01-05
(45)【発行日】2023-01-16
(54)【発明の名称】表示装置及びその製造方法
(51)【国際特許分類】
G09F 9/33 20060101AFI20230106BHJP
G09F 9/30 20060101ALI20230106BHJP
G09F 9/00 20060101ALI20230106BHJP
H01L 33/20 20100101ALI20230106BHJP
【ＦＩ】
G09F9/33
G09F9/30 348A
G09F9/30 338
G09F9/30 349C
G09F9/30 349A
G09F9/00 338
H01L33/20
【請求項の数】
20
(21)【出願番号】P 2021515219
(86)(22)【出願日】2019-03-21
(65)【公表番号】
(43)【公表日】2022-01-11
(86)【国際出願番号】 KR2019003331
(87)【国際公開番号】W WO2020059990
(87)【国際公開日】2020-03-26
【審査請求日】2021-03-18
(31)【優先権主張番号】10-2018-0114339
(32)【優先日】2018-09-21
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】512187343
【氏名又は名称】三星ディスプレイ株式會社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１， Ｓａｍｓｕｎｇ－ｒｏ， Ｇｉｈｅｕｎｇ－ｇｕ， Ｙｏｎｇｉｎ－ｓｉ， Ｇｙｅｏｎｇｇｉ－ｄｏ， Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110002619
【氏名又は名称】弁理士法人ＰＯＲＴ
(72)【発明者】
【氏名】キム デヒョン
(72)【発明者】
【氏名】バスル ヴェイデス
(72)【発明者】
【氏名】イ シンシン
(72)【発明者】
【氏名】コン テジン
(72)【発明者】
【氏名】イ ヒクン
(72)【発明者】
【氏名】チョ ヒョンミン
(72)【発明者】
【氏名】ソン クンキュ
(72)【発明者】
【氏名】カク ジンオ
【審査官】中村 直行
(56)【参考文献】
【文献】米国特許出願公開第２０１８／０１７５００９（ＵＳ，Ａ１）
【文献】韓国公開特許第１０－２０１６－００９２８２６（ＫＲ，Ａ）
【文献】米国特許出願公開第２０１８／００１９３６９（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｆ ９／００ － ９／４６
Ｇ０９Ｇ ３／００ － ５／４２
Ｈ０１Ｌ ５１／５０
Ｈ０１Ｌ ２７／３２
Ｈ０５Ｂ ３３／００ － ３３／２８
Ｈ０１Ｌ ３３／２０
(57)【特許請求の範囲】
【請求項1】
表示領域及び非表示領域を含むベース層と、前記表示領域に提供され、複数のサブ画素をそれぞれ備えた複数の画素と、を含み、
各サブ画素は、画素回路部と、光を放出する発光領域及び前記発光領域の周辺に提供される非発光領域を含む表示素子層と、を含み、
前記表示素子層は、
各サブ画素の発光領域に提供された隔壁と、
前記各サブ画素の非発光領域に提供され、前記隔壁と同じ面上に位置するバンクと、
前記隔壁上に提供され、互いに離隔された第１電極及び第２電極と、
前記第１電極の上面の一部及び第２電極の上面の一部を覆い、前記第１電極と第２電極との間に提供される第１絶縁層と、
前記各サブ画素の発光領域において前記第１及び第２電極の間における前記第１絶縁層上に提供され、前記光を放出する少なくとも１つの発光素子と、を含むことを特徴とする表示装置。
【請求項2】
前記隔壁と前記バンクは同じ物質を含み、一体で提供されることを特徴とする請求項１に記載の表示装置。
【請求項3】
前記表示装置は、前記第１電極と前記発光素子の両側端部のうち１つの端部とを接続する第１コンタクト電極と、
前記第２電極と前記発光素子の両側端部のうち残りの端部を接続する第２コンタクト電極と、をさらに含むことを特徴とする請求項２に記載の表示装置。
【請求項4】
前記表示素子層は、
前記発光素子の上面の一部上に提供された第２絶縁層をさらに含むことを特徴とする請求項３に記載の表示装置。
【請求項5】
前記第１コンタクト電極及び前記第２コンタクト電極は同じ層上に提供され、前記第２絶縁層上において離隔されて電気的に互いに絶縁されていることを特徴とする請求項４に記載の表示装置。
【請求項6】
前記画素回路部は、前記ベース層上に提供された少なくとも１つのトランジスタと、
前記トランジスタ上に提供された保護層と、を含むことを特徴とする請求項５に記載の表示装置。
【請求項7】
前記保護層は前記隔壁及び前記バンクと同じ面上に提供されることを特徴とする請求項６に記載の表示装置。
【請求項8】
前記保護層は前記隔壁及び前記バンクと一体で提供され、同じ物質を含むことを特徴とする請求項７に記載の表示装置。
【請求項9】
前記ベース層と前記トランジスタとの間に提供された導電パターンをさらに含むことを特徴とする請求項８に記載の表示装置。
【請求項10】
前記導電パターンは前記ベース層の背面に流入される光を遮断する光遮断パターンを含むことを特徴とする請求項９に記載の表示装置。
【請求項11】
前記表示素子層上に提供され、前記光を特定色の光に変換するカラー変換粒子を含むカラー変換層と、前記カラー変換層上に提供される基板と、をさらに含むことを特徴とする請求項６に記載の表示装置。
【請求項12】
前記表示素子層上に提供される基板と、前記表示素子層と前記基板との間に提供される中間層と、をさらに含むことを特徴とする請求項６に記載の表示装置。
【請求項13】
前記中間層は前記表示素子層と前記基板を接着する接着性物質を含むことを特徴とする請求項１２に記載の表示装置。
【請求項14】
前記第１電極と前記第２電極とは電気的に分離され、前記第１及び第２電極のうち１つの電極は他の１つの電極の周辺を取り囲む形状を有することを特徴とする請求項１に記載の表示装置。
【請求項15】
前記発光素子は、マイクロスケールまたはナノスケールを有する、円柱状あるいは多角柱状の超小型発光ダイオードを含むことを特徴とする請求項１に記載の表示装置。
【請求項16】
発光領域及び非発光領域を有する複数のサブ画素を含むベース層を提供する段階と、前記ベース層上に前記サブ画素のそれぞれの発光領域から光を放出する表示素子層を形成する段階と、を含み、
前記表示素子層を形成する段階は、
各サブ画素の発光領域に隔壁を形成するとともに、前記各サブ画素の非発光領域にバンクを形成する段階と、
前記隔壁上に互いに離隔された第１及び第２電極を形成する段階と、
前記第１電極の上面の一部上、第２電極の上面の一部上、及び前記第１電極と第２電極との間に第１絶縁層を形成する段階と、
前記第１及び第２電極のそれぞれに対応する整列電圧を印加して前記第１及び第２電極の間に複数の発光素子を整列する段階と、
前記発光素子上に前記発光素子のそれぞれの両側端部を外部に露出する第２絶縁層を形成する段階と、
前記第２絶縁層上に第１及び第２コンタクト電極を形成する段階と、を含むことを特徴とする表示装置の製造方法。
【請求項17】
前記第１コンタクト電極と前記第２コンタクト電極は同じ層上に提供され、前記第２絶縁層上において離隔されて電気的に互いに絶縁されたことを特徴とする請求項１６に記載の表示装置の製造方法。
【請求項18】
前記ベース層を提供する段階は、前記ベース層上に少なくとも１つ以上のトランジスタを形成する段階と、
前記トランジスタ上に保護層を形成する段階と、を含むことを特徴とする請求項１６に記載の表示装置の製造方法。
【請求項19】
前記保護層は前記隔壁及び前記バンクと一体で提供され、同じ物質を含むことを特徴とする請求項１８に記載の表示装置の製造方法。
【請求項20】
前記第１電極と前記第２電極は電気的に分離され、前記第１及び第２電極のうち１つの電極は他の１つの電極の周辺を取り囲む形状で提供されることを特徴とする請求項１９に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は表示装置に関し、より詳細には、超小型発光素子を含む表示装置及びその製造方法に関する。
【背景技術】
【0002】
発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）は、劣悪な環境条件下でも比較的良好な耐久性を示し、寿命及び輝度の側面でも優れた性能を有する。最近では、このような発光ダイオードを様々な表示装置に適用するための研究が活発に行われている。
【0003】
このような研究の一環として、無機結晶構造、例えば、窒化物系半導体を成長させた構造を利用してマイクロスケールまたはナノスケール程度に小さい超小型発光ダイオードを製作する技術が開発されている。
【0004】
発光ダイオードは、表示パネルの画素などを構成することができる程度に小さいサイズに製作されることができる。発光ダイオードは、基板において別途で独立成長させた後、成長した発光ダイオードを分離して表示パネルの製作などに使用することができる。発光ダイオードを表示パネルの光源として使用する場合、複数個の発光ダイオードが表示パネルの各画素内に配置されることができる。このとき、複数の発光ダイオードが密接に配置される場合、隣接する発光ダイオードの間で所望しない短絡が生じて上記発光ダイオードが損傷することがある。これにより、発光ダイオードの不良が発生することがある。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする課題は、マスク数を減らして単純な製造工程で形成された表示装置及びその製造方法を提供することである。
【課題を解決するための手段】
【0006】
本発明の一実施例による表示装置は、表示領域及び非表示領域を含むベース層と、上記表示領域に提供され、複数のサブ画素をそれぞれ備えた複数の画素と、を含んでもよい。本発明の一実施例において、各サブ画素は、画素回路部と、光を放出する発光領域及び上記発光領域の周辺に提供される非発光領域を含む表示素子層と、を含んでもよい。上記表示素子層は、各サブ画素の発光領域に提供された隔壁と、上記各サブ画素の非発光領域に提供され、上記隔壁と同じ面上に位置するバンクと、上記隔壁上に提供され、互いに離隔された第１電極及び第２電極と、上記各サブ画素の発光領域において上記第１及び第２電極の間に提供され、上記光を放出する少なくとも１つの発光素子と、を含んでもよい。
【0007】
本発明の一実施例において、上記隔壁と上記バンクは同じ物質を含み、一体で提供されてもよい。
【0008】
本発明の一実施例において、上記表示素子層は、上記第１電極と上記発光素子の両側端部のうち１つの端部を接続する第１コンタクト電極と、上記第２電極と上記発光素子の両側端部のうち残りの端部を接続する第２コンタクト電極と、をさらに含んでもよい。
【0009】
本発明の一実施例において、上記表示素子層は、上記発光素子と上記画素回路部との間に提供された第１絶縁層と、上記発光素子の上面の一部上に提供された第２絶縁層と、をさらに含んでもよい。
【0010】
本発明の一実施例において、上記第１コンタクト電極及び上記第２コンタクト電極は同じ層上に提供され、上記第２絶縁層上において離隔されて電気的に互いに絶縁されてもよい。
【0011】
本発明の一実施例において、上記画素回路部は、上記ベース層上に提供された少なくとも１つのトランジスタと、上記トランジスタ上に提供された保護層と、を含んでもよい。
【0012】
本発明の一実施例において、上記保護層は上記隔壁及び上記バンクと同じ面上に提供されてもよい。
【0013】
本発明の一実施例において、上記保護層は上記隔壁及び上記バンクと一体で提供され、同じ物質を含んでもよい。
【0014】
本発明の一実施例において、上記表示装置は、上記ベース層と上記トランジスタとの間に提供された導電パターンをさらに含んでもよい。
【0015】
本発明の一実施例において、上記導電パターンは上記ベース層の背面に流入される光を遮断する光遮断パターンを含んでもよい。
【0016】
本発明の一実施例において、上記表示装置は、上記表示素子層上に提供され、上記光を特定色の光に変換するカラー変換粒子を含むカラー変換層と、上記カラー変換層上に提供される基板と、をさらに含んでもよい。
【0017】
本発明の一実施例において、上記表示装置は、上記表示素子層上に提供される基板と、上記表示素子層と上記基板との間に提供される中間層と、をさらに含んでもよい。
【0018】
本発明の一実施例において、上記中間層は上記表示素子層と上記基板を接着する接着性物質を含んでもよい。
【0019】
本発明の一実施例において、上記第１電極と上記第２電極とは電気的に分離され、上記第１及び第２電極のうち１つの電極は他の１つの電極の周辺を取り囲む形状を有してもよい。
【0020】
本発明の一実施例において、上記発光素子は、マイクロスケールまたはナノスケールを有する、円柱状あるいは多角柱状の超小型発光ダイオードを含んでもよい。
【0021】
上述した実施例による表示装置は、発光領域及び非発光領域を有する複数のサブ画素を含むベース層を提供する段階と、上記ベース層上に上記サブ画素のそれぞれの発光領域から光を放出する表示素子層を形成する段階と、を含んで製造されてもよい。上記表示素子層を形成する段階は、各サブ画素の発光領域に隔壁を形成するとともに、上記各サブ画素の非発光領域にバンクを形成する段階と、上記隔壁上に互いに離隔された第１及び第２電極を形成する段階と、上記第１及び第２電極上に、それぞれ対応する電極の上面の一部を露出する第１絶縁層を形成する段階と、上記第１及び第２電極のそれぞれに対応する整列電圧を印加して上記第１及び第２電極の間に複数の発光素子を整列する段階と、上記発光素子上に上記発光素子のそれぞれの両側端部を外部に露出する第２絶縁層を形成する段階と、上記第２絶縁層上に第１及び第２コンタクト電極を形成する段階と、を含んでもよい。
【0022】
本発明の一実施例において、上記第１コンタクト電極と上記第２コンタクト電極は同じ層上に提供され、上記第２絶縁層上において離隔されて電気的に互いに絶縁されてもよい。
【0023】
本発明の一実施例において、上記ベース層を提供する段階は、上記ベース層上に少なくとも１つ以上のトランジスタを形成する段階と、上記トランジスタ上に保護層を形成する段階と、を含んでもよい。上記保護層は上記隔壁及び上記バンクと一体で提供され、同じ物質を含んでもよい。
【0024】
本発明の一実施例において、上記第１電極と上記第２電極は電気的に分離され、上記第１及び第２電極のうち１つの電極は他の１つの電極の周辺を取り囲む形状で提供されてもよい。
【発明の効果】
【0025】
本発明の一実施例によると、マスク数を減らして比較的単純な製造工程を有する表示装置及びその製造方法を提供することができる。
【0026】
本発明の実施例による効果は以上で例示された内容によって制限されず、更に様々な効果が本明細書内に含まれている。
【図面の簡単な説明】
【0027】
【発明を実施するための形態】
【0028】
本発明は多様に変更を加えることができ、様々な形態を有することができるため、特定の実施例を図面に例示し、本文に詳細に説明する。しかし、これは本発明を特定の開示形態に限定するものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物ないし代替物を含むと理解すべきである。
【0029】
各図面を説明するにあたり、類似する構成要素には類似する参照符号を使用した。添付の図面における構造物の寸法は、本発明を明確にするために実際より拡大して示した。第１、第２などの用語は様々な構成要素を説明するために用いられてもよいが、上記構成要素は上記用語により限定されてはならない。上記用語は一つの構成要素を他の構成要素と区別するためだけに用いられる。例えば、本発明の権利範囲から外れない範囲内で、第１構成要素は第２構成要素に命名されてもよく、類似するように第２構成要素も第１構成要素に命名されてもよい。単数の表現は文脈上明らかに違う意味を持たない限り、複数の表現を含む。
【0030】
本出願において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせものが存在することを示すためのものであり、１つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものの存在または付加可能性を事前に排除するものではないと理解すべきである。また、層、膜、領域、板などの部分が他の部分「上に」あるというときは、他の部分の「真上に」ある場合のみならず、その中間に他の部分がある場合も含む。また、本明細書において、ある層、膜、領域、板などの部分が他の部分上（ｏｎ）に形成されたというときは、上記形成された方向は上部方向のみに限らず、側面や下部方向に形成されたものを含む。逆に、層、膜、領域、板などの部分が他の部分の「下に」あるというときは、他の部分の「真下に」ある場合のみならず、その中間にさらに他の部分がある場合も含む。
【0031】
以下、添付の図面を参照して本発明の好ましい実施例及びその他に当業者が本発明の内容を理解しやすくするための必要な事項について詳細に説明する。以下の説明において、単数の表現は文脈上明らかに単数のみを含まない限り、複数の表現も含む。
【0032】
【0033】
図１ａ及び図１ｂを参照すると、本発明の一実施例による発光素子ＬＤは、第１半導体層(また導電性半導体層)１１と、第２半導体層(また導電性半導体層)１３と、上記第１及び第２導電性半導体層１１、１３の間に介在された活性層１２と、を含んでもよい。例えば、発光素子ＬＤは、第１導電性半導体層１１、活性層１２、及び第２導電性半導体層１３が順に積層された積層体で具現されてもよい。
【0034】
本発明の一実施例によると、発光素子ＬＤは一方向に延長された棒状で提供されてもよい。発光素子ＬＤの延長方向を長さ方向とすると、上記発光素子ＬＤは上記延長方向に沿って一側端部と他側端部を有することができる。一側端部には第１及び第２導電性半導体層１１、１３のうち何れか１つが、他側端部には第１及び第２導電性半導体層１１、１３のうち残り１つが配置されてもよい。
【0035】
発光素子ＬＤは円柱状で提供されてもよいが、これに限定されるものではない。発光素子ＬＤは長さ方向に長い（即ち、縦横比が１より大きい）ロット状（ｒｏｄ－ｌｉｋｅ ｓｈａｐｅ）、或いはバー状（ｂａｒ－ｌｉｋｅ ｓｈａｐｅ）を含んでもよい。例えば、長さ方向への発光素子ＬＤの長さＬはその直径より大きくてもよい。このような発光素子ＬＤは、例えば、マイクロスケールまたはナノスケール程度の直径及び／または長さを有する程度に超小型に製作された発光ダイオードを含んでもよい。
【0036】
但し、発光素子ＬＤのサイズはこれに限定されず、発光素子ＬＤが適用される照明装置または自発光表示装置の要求条件に符合するように発光素子ＬＤのサイズが変更されてもよい。
【0037】
第１導電性半導体層１１は、例えば、少なくとも１つのｎ型半導体層を含んでもよい。例えば、第１導電性半導体層１１は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうち何れか１つの半導体材料を含み、Ｓｉ、Ｇｅ、Ｓｎなどの第１導電性ドーパントがドープされた半導体層を含んでもよい。第１導電性半導体層１１を構成する物質はこれに限定されず、その他にも様々な物質で第１導電性半導体層１１を構成することができる。
【0038】
活性層１２は第１導電性半導体層１１上に形成され、単一または多重量子井戸構造で形成されてもよい。本発明の一実施例によると、活性層１２の上部及び／または下部には導電性ドーパントがドープされたクラッド層（不図示）が形成されてもよい。例えば、クラッド層はＡｌＧａＮ層またはＩｎＡｌＧａＮ層で具現されてもよい。その他にＡｌＧａＮ、ＡｌＩｎＧａＮなどの物質も活性層１２として利用されることができる。
【0039】
発光素子ＬＤの両端部に所定電圧以上の電界を印加すると、活性層１２で電子－正孔対が結合して発光素子ＬＤが発光するようになる。
【0040】
第２導電性半導体層１３は活性層１２上に提供され、第１導電性半導体層１１と異なるタイプの半導体層を含んでもよい。例えば、第２導電性半導体層１３は少なくとも１つのｐ型半導体層を含んでもよい。例えば、第２導電性半導体層１３はＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうち少なくとも１つの半導体材料を含み、Ｍｇなどの第２導電性ドーパントがドープされた半導体層を含んでもよい。第２導電性半導体層１３を構成する物質はこれに限定されず、その他にも様々な物質が第２導電性半導体層１３を構成することができる。
【0041】
本発明の一実施例によると、発光素子ＬＤは、上述した第１導電性半導体層１１、活性層１２、及び第２導電性半導体層１３の他にも、図１ａに示したように第２導電性半導体層１３の上部に配置される１つの電極層１５をさらに含んでもよい。また、実施例に応じて発光素子ＬＤは、電極層１５の他にも、図１ｂに示したように第１導電性半導体層１１の一端に配置される１つの他の電極層１６をさらに含んでもよい。
【0042】
電極層１５、１６はオーミック（Ｏｈｍｉｃ）コンタクト電極であってもよいが、これに限定されるものではない。電極層１５、１６は金属または金属酸化物を含んでもよく、例えば、クロム（Ｃｒ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）、ニッケル（Ｎｉ）、ＩＴＯ及びこれらの酸化物または合金などを単独または混合して使用することができるが、これに限定されない。
【0043】
電極層１５、１６のそれぞれに含まれた物質は互いに同一または異なってもよい。電極層１５、１６は実質的に透明または半透明であってもよい。これにより、発光素子ＬＤで生成された光は電極層１５、１６を透過して発光素子ＬＤの外部に放出されることができる。
【0044】
本発明の一実施例において、発光素子ＬＤは絶縁性被膜１４をさらに含んでもよい。但し、実施例に応じて、絶縁性被膜１４は省略されてもよく、第１導電性半導体層１１、活性層１２、及び第２導電性半導体層１３のうち一部のみを覆うように提供されてもよい。
【0045】
絶縁性被膜１４は、図１ａに示したように発光素子ＬＤの両端部のうち１つの端部を除いた部分に提供されてもよい。このような場合、絶縁性被膜１４は発光素子ＬＤの第２導電性半導体層１３の一端側に配置された１つの電極層１５だけを露出し、上記１つの電極層１５を除いた残りの構成の側面を全体的に取り囲むことができる。但し、絶縁性被膜１４は少なくとも発光素子ＬＤの両端部を露出し、例えば、第２導電性半導体層１３の一端側に配置された１つの電極層１５とともに、第１導電性半導体層１１の一端部を露出することができる。
【0046】
また、実施例に応じて、図１ｂに示したように発光素子ＬＤの両端部に電極層１５、１６が配置される場合、絶縁性被膜１４は電極層１５、１６のそれぞれの少なくとも一領域を露出することができる。また、さらに他の実施例では絶縁性被膜１４が提供されなくてもよい。
【0047】
本発明の一実施例によると、絶縁性被膜１４は透明な絶縁物質を含んでもよい。例えば、絶縁性被膜１４は、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３及びＴｉＯ２からなる群より選択された１つ以上の絶縁物質を含んでもよいが、これに限定されず、絶縁性を有する様々な材料が使用されてもよい。
【0048】
絶縁性被膜１４が上記発光素子ＬＤに提供されると、活性層１２が図示されていない第１電極及び／または第２電極と短絡することを防止することができる。また、絶縁性被膜１４を形成することにより、発光素子ＬＤの表面欠陥を最小化して寿命と効率を向上させることができる。また、複数の発光素子ＬＤが密接に配置される場合、絶縁性被膜１４は発光素子ＬＤの間で発生し得る所望しない短絡を防止することができる。
【0049】
上述した発光素子ＬＤは様々な表示装置の発光源として用いられてもよい。発光素子ＬＤは表面処理過程を経て製造されることができる。
【0050】
【0051】
図２では、便宜上、映像が表示される表示領域を中心として上記表示装置の構造を簡単に示した。但し、実施例に応じては図示されていない少なくとも１つの駆動回路部（例えば、走査駆動部及びデータ駆動部）、及び／または複数の信号配線が上記表示装置にさらに配置されてもよい。
【0052】
図１ａ及び図２を参照すると、本発明の一実施例による表示装置は、ベース層ＢＳＬと、ベース層ＢＳＬ上に提供され、少なくとも１つの発光素子ＬＤを含む複数の画素ＰＸＬと、ベース層ＢＳＬ上に提供され、画素ＰＸＬを駆動する駆動部（不図示）と、画素ＰＸＬと駆動部を接続する配線部（不図示）と、を含んでもよい。
【0053】
表示装置は、発光素子ＬＤを駆動する方式によってパッシブマトリクス型表示装置とアクティブマトリクス型表示装置に分類することができる。例えば、表示装置がアクティブマトリクス型で具現される場合、画素ＰＸＬのそれぞれは、発光素子ＬＤに供給される電流量を制御する駆動トランジスタと駆動トランジスタにデータ信号を伝達するスイッチングトランジスタなどを含んでもよい。
【0054】
最近では、解像度、コントラスト、動作速度の観点から画素ＰＸＬ毎に選択して点灯するアクティブマトリクス型表示装置が主流となっているが、本発明はこれに限定されず、画素ＰＸＬグループ別に点灯するパッシブマトリックス型表示装置も発光素子ＬＤを駆動するための構成要素（例えば、第１及び第２電極など）を使用することができる。
【0055】
ベース層ＢＳＬは表示領域ＤＡ及び非表示領域ＮＤＡを含んでもよい。
【0056】
実施例に応じて、表示領域ＤＡは表示装置の中央領域に配置され、非表示領域ＮＤＡは表示領域ＤＡを取り囲むように表示装置の端領域に配置されてもよい。但し、表示領域ＤＡ及び非表示領域ＮＤＡの位置はこれに限定されず、これらの位置は変更されてもよい。
【0057】
表示領域ＤＡは、映像を表示する画素ＰＸＬが提供される領域であってもよい。非表示領域ＮＤＡは、画素ＰＸＬを駆動するための駆動部、及び画素ＰＸＬと駆動部を接続する配線部の一部が提供される領域であってもよい。
【0058】
表示領域ＤＡは様々な形状を有することができる。例えば、表示領域ＤＡは直線からなる辺を含む閉じた形状である、多角形、曲線からなる辺を含む円、楕円など、直線と曲線からなる辺を含む半円、半楕円などの様々な形状で提供されてもよい。
【0059】
非表示領域ＮＤＡは表示領域ＤＡの少なくとも一側に提供されてもよい。本発明の一実施例において、非表示領域ＮＤＡは表示領域ＤＡの周りを取り囲んでもよい。
【0060】
ベース層ＢＳＬは硬性基板または可撓性基板であってもよく、その材料や物性は特に限定されない。例えば、ベース層ＢＳＬは、ガラスまたは強化ガラスからなる硬性基板、またはプラスチックまたは金属材質の薄膜フィルムからなる可撓性基板であってもよい。また、ベース層ＢＳＬは透明基板であってもよいが、これに限定されない。例えば、ベース層ＢＳＬは、半透明基板、不透明基板、または反射性基板であってもよい。
【0061】
画素ＰＸＬのそれぞれはベース層ＢＳＬ上の表示領域ＤＡ内に提供されてもよい。画素ＰＸＬのそれぞれは映像を表示する最小単位であり、複数個で提供されてもよい。
【0062】
画素ＰＸＬのそれぞれは、対応する走査信号及びデータ信号によって駆動される発光素子ＬＤを含んでもよい。発光素子ＬＤは、マイクロスケールまたはナノスケール程度に小さなサイズを有し、隣接して配置された発光素子と互いに並列に接続されてもよい。発光素子ＬＤは各画素ＰＸＬの光源を構成することができる。
【0063】
また、画素ＰＸＬのそれぞれは複数のサブ画素を含んでもよい。例えば、各画素ＰＸＬは、第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３を含んでもよい。実施例に応じて、第１、第２及び第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３は、互いに異なる色の光を放出することができる。例えば、第１サブ画素ＳＰ１は赤色の光を放出する赤色サブ画素で、第２サブ画素ＳＰ２は緑色の光を放出する緑色サブ画素で、第３サブ画素ＳＰ３は青色の光を放出する青色サブ画素であってもよい。但し、各画素ＰＸＬを構成するサブ画素の色、種類、及び／または個数などは特に限定されず、例えば、各サブ画素が放出する光の色は多様に変更されてもよい。また、図２には、表示領域ＤＡに画素ＰＸＬがストライプ状に配列されている実施例を示したが、本発明はこれに限定されない。例えば、表示領域ＤＡは現在公知の様々な画素配列の形態であってもよい。
【0064】
駆動部は配線部を介して各画素ＰＸＬに信号を提供し、これにより、各画素ＰＸＬの駆動を制御することができる。図２では、説明の便宜上、配線部は省略されている。
【0065】
駆動部は、走査線を介して画素ＰＸＬに走査信号を提供する走査駆動部と、発光制御線を介して画素ＰＸＬに発光制御信号を提供する発光駆動部と、データ線を介して画素ＰＸＬにデータ信号を提供するデータ駆動部と、タイミング制御部と、を含んでもよい。タイミング制御部は、走査駆動部、発光駆動部、及びデータ駆動部を制御することができる。
【0066】
【0067】
図３ａ～図３ｄにおいて、第１～第３サブ画素のそれぞれは能動型画素からなってもよい。但し、第１～第３サブ画素のそれぞれの種類、構造、及び／または駆動方式は特に限定されない。例えば、第１～第３サブ画素のそれぞれは、現在公知の多様な構造の受動型または能動型表示装置の画素で構成されてもよい。
【0068】
【0069】
まず、図１ａ、図２、及び図３ａを参照すると、第１サブ画素ＳＰ１は、データ信号に対応する輝度の光を生成する発光部（また発光領域）ＥＭＣと、上記発光部ＥＭＣを駆動するための画素駆動回路１４４と、を含んでもよい。
【0070】
実施例に応じて、発光部ＥＭＣは、第１駆動電源ＶＤＤと第２駆動電源ＶＳＳとの間に並列に接続された複数の発光素子ＬＤを含んでもよい。ここで、第１駆動電源ＶＤＤと第２駆動電源ＶＳＳとは異なる電位を有することができる。例えば、第１駆動電源ＶＤＤは高電位電源に設定され、第２駆動電源ＶＳＳは低電位電源に設定されてもよい。このとき、第１及び第２駆動電源ＶＤＤ、ＶＳＳの電位差は、第１サブ画素ＳＰ１の発光期間の間発光素子ＬＤのしきい値電圧以上に設定されてもよい。発光素子ＬＤのそれぞれの第１電極（例えば、アノード電極）は、画素駆動回路１４４を経由して第１駆動電源ＶＤＤに接続され、発光素子ＬＤのそれぞれの第２電極（例えば、カソード電極）は第２駆動電源ＶＳＳに接続される。
【0071】
発光素子ＬＤのそれぞれは、画素駆動回路１４４によって制御される駆動電流に対応する輝度で発光することができる。
【0072】
一方、図３ａ～図３ｃには、発光素子ＬＤが第１及び第２駆動電源ＶＤＤ、ＶＳＳの間で互いに同じ方向（例えば、順方向）に並列接続された実施例を示したが、本発明はこれに限定されない。例えば、他の実施例では、発光素子ＬＤのうち一部は第１及び第２駆動電源ＶＤＤ、ＶＳＳの間に順方向に接続され、他の一部は逆方向に接続されてもよい。第１及び第２駆動電源ＶＤＤ、ＶＳＳのうち１つは交流電圧の形態で供給されてもよい。この場合、発光素子ＬＤは接続方向が同じグループ別に交互に発光することができる。または、さらに他の実施例では、第１サブ画素ＳＰ１が単一の発光素子ＬＤだけを含んでもよい。
【0073】
本発明の一実施例によると、画素駆動回路１４４は、第１及び第２トランジスタＴ１、Ｔ２とストレージキャパシタＣｓｔとを含んでもよい。但し、画素駆動回路１４４の構造は、図３ａに示された実施例に限定されない。
【0074】
第１トランジスタＴ１（スイッチングトランジスタ）の第１電極はデータ線Ｄｊに接続され、第２電極は第１ノードＮ１に接続される。ここで、第１トランジスタＴ１の第１電極と第２電極とは互いに異なる電極であり、例えば、第１電極がソース電極であれば、第２電極はドレイン電極であってもよい。そして、第１トランジスタＴ１のゲート電極は走査線Ｓｉに接続される。
【0075】
このような第１トランジスタＴ１は、走査線Ｓｉから第１トランジスタＴ１がターンオンできる電圧（例えば、ロー電圧）の走査信号が供給されるときターンオンされて、データ線Ｄｊと第１ノードＮ１を電気的に接続する。このとき、データ線Ｄｊには該当フレームのデータ信号が供給され、これにより、第１ノードＮ１にデータ信号が伝達される。第１ノードＮ１に伝達されたデータ信号はストレージキャパシタＣｓｔに充電される。
【0076】
第２トランジスタＴ２（駆動トランジスタ）の第１電極は第１駆動電源ＶＤＤに接続され、第２電極は発光素子ＬＤのそれぞれの第１電極に電気的に接続される。第２トランジスタＴ２のゲート電極は第１ノードＮ１に接続される。このような第２トランジスタＴ２は、第１ノードＮ１の電圧に対応して発光素子ＬＤに供給される駆動電流の量を制御する。
【0077】
ストレージキャパシタＣｓｔの一方の電極は第１駆動電源ＶＤＤに接続され、他方の電極は第１ノードＮ１に接続される。このようなストレージキャパシタＣｓｔは第１ノードＮ１に供給されるデータ信号に対応する電圧を充電し、次のフレームのデータ信号が供給されるまで充電された電圧を保持する。
【0078】
便宜上、図３ａでは、データ信号を第１サブ画素ＳＰ１の内部に伝達するための第１トランジスタＴ１と、データ信号を保存するためのストレージキャパシタＣｓｔと、上記データ信号に対応する駆動電流を発光素子ＬＤに供給するための第２トランジスタＴ２と、を含む比較的単純な構造の画素駆動回路１４４を示した。
【0079】
しかし、本発明はこれに限定されるものではなく、画素駆動回路１４４の構造は多様に変更実施されてもよい。例えば、画素駆動回路１４４は、第２トランジスタＴ２のしきい値電圧を補償するためのトランジスタ素子、第１ノードＮ１を初期化するためのトランジスタ素子、及び／または発光素子ＬＤの発光時間を制御するためのトランジスタ素子などのような少なくとも１つのトランジスタ素子や、第１ノードＮ１の電圧をブーストするためのブーストキャパシタなどのような他の回路素子を追加的にさらに含んでもよい。
【0080】
また、図３ａでは、画素駆動回路１４４に含まれるトランジスタ、例えば、第１及び第２トランジスタＴ１、Ｔ２の全てをＰ型トランジスタで示したが、本発明はこれに限定されない。即ち、画素駆動回路１４４に含まれる第１及び第２トランジスタＴ１、Ｔ２のうち少なくとも１つは、Ｎ型トランジスタに変更されてもよい。
【0081】
次に、図１ａ、図２、及び図３ｂを参照すると、本発明の一実施例によると、第１及び第２トランジスタＴ１、Ｔ２はＮ型トランジスタで具現されてもよい。図３ｂに示された画素駆動回路１４４はトランジスタタイプの変更による一部の構成要素の接続位置の変更を除き、その構成や動作が図３ａの画素駆動回路１４４と類似する。従って、それに対する詳細な説明は省略する。
【0082】
【0083】
図１ａ、図２、及び図３ｃを参照すると、画素駆動回路１４４は、第１サブ画素ＳＰ１の走査線Ｓｉ及びデータ線Ｄｊに接続されることができる。例えば、第１サブ画素ＳＰ１が表示領域ＤＡのｉ番目の行及びｊ番目の列に配置される場合、第１サブ画素ＳＰ１の画素駆動回路１４４は、表示領域ＤＡのｉ番目の走査線Ｓｉ及びｊ番目のデータ線Ｄｊに接続されることができる。
【0084】
また、実施例に応じて、画素駆動回路１４４は少なくとも１つの他の走査線にさらに接続されてもよい。例えば、表示領域ＤＡのｉ番目の行に配置された第１サブ画素ＳＰ１は、ｉ－１番目の走査線Ｓｉ－１及び／またはｉ＋１番目の走査線Ｓｉ＋１にさらに接続されてもよい。
【0085】
また、実施例に応じて、画素駆動回路１４４は、第１及び第２駆動電源ＶＤＤ、ＶＳＳの他にも第３の電源にさらに接続されてもよい。例えば、画素駆動回路１４４は初期化電源Ｖｉｎｔにも接続されることができる。
【0086】
画素駆動回路１４４は、第１～第７トランジスタＴ１～Ｔ７とストレージキャパシタＣｓｔを含んでもよい。
【0087】
第１トランジスタＴ１（駆動トランジスタ）の一方の電極、例えば、ソース電極は第５トランジスタＴ５を経由して第１駆動電源ＶＤＤに接続され、他方の電極、例えば、ドレイン電極は第６トランジスタＴ６を経由して発光素子ＬＤの一側端部に接続されることができる。そして、第１トランジスタＴ１のゲート電極は第１ノードＮ１に接続されることができる。このような第１トランジスタＴ１は、第１ノードＮ１の電圧に対応して、発光素子ＬＤを経由して第１駆動電源ＶＤＤと第２駆動電源ＶＳＳとの間に流れる駆動電流を制御する。
【0088】
第２トランジスタＴ２（スイッチングトランジスタ）は、第１サブ画素ＳＰ１に接続されたｊ番目のデータ線Ｄｊと第１トランジスタＴ１のソース電極との間に接続される。また、上記第２トランジスタＴ２のゲート電極は、第１サブ画素ＳＰ１に接続されたｉ番目の走査線Ｓｉに接続される。このような第２トランジスタＴ２は、ｉ番目の走査線Ｓｉからゲートオン電圧（例えば、ロー電圧）の走査信号が供給されるときターンオンされてｊ番目のデータ線Ｄｊを第１トランジスタＴ１のソース電極に電気的に接続する。従って、第２トランジスタＴ２がターンオンされると、ｊ番目のデータ線Ｄｊから供給されるデータ信号が第１トランジスタＴ１に伝達される。
【0089】
第３トランジスタＴ３は、第１トランジスタＴ１のドレイン電極と第１ノードＮ１との間に接続される。そして、第３トランジスタＴ３のゲート電極はｉ番目の走査線Ｓｉに接続される。このような第３トランジスタＴ３は、ｉ番目の走査線Ｓｉからゲートオン電圧の走査信号が供給されるときターンオンされて第１トランジスタＴ１のドレイン電極と第１ノードＮ１を電気的に接続する。従って、第３トランジスタＴ３がターンオンされるとき、第１トランジスタＴ１はダイオード状に接続される。
【0090】
第４トランジスタＴ４は第１ノードＮ１と初期化電源Ｖｉｎｔとの間に接続される。そして、第４トランジスタＴ４のゲート電極は以前の走査線、例えば、ｉ－１番目の走査線Ｓｉ－１に接続される。このような第４トランジスタＴ４は、ｉ－１番目の走査線Ｓｉ－１にゲートオン電圧の走査信号が供給されるときターンオンされて初期化電源Ｖｉｎｔの電圧を第１ノードＮ１に伝達する。ここで、初期化電源Ｖｉｎｔはデータ信号の最低電圧以下の電圧を有することができる。
【0091】
第５トランジスタＴ５は第１駆動電源ＶＤＤと第１トランジスタＴ１との間に接続される。そして、第５トランジスタＴ５のゲート電極は対応する発光制御線、例えば、ｉ番目の発光制御線Ｅｉに接続される。このような第５トランジスタＴ５は、ｉ番目の発光制御線Ｅｉにゲートオフ電圧の発光制御信号が供給される場合にターンオフされ、それ以外の場合にターンオンされる。
【0092】
第６トランジスタＴ６は第１トランジスタＴ１と発光素子ＬＤの一端部との間に接続される。そして、第６トランジスタＴ６のゲート電極はｉ番目の発光制御線Ｅｉに接続される。このような第６トランジスタＴ６はｉ番目の発光制御線Ｅｉにゲートオフ電圧の発光制御信号が供給される場合にターンオフされ、それ以外の場合にターンオンされる。
【0093】
第７トランジスタＴ７は発光素子ＬＤの一端部と初期化電源Ｖｉｎｔとの間に接続される。そして、第７トランジスタＴ７のゲート電極は次の段の走査線のうち何れか１つ、例えば、ｉ＋１番目の走査線Ｓｉ＋１に接続される。このような第７トランジスタＴ７は、ｉ＋１番目の走査線Ｓｉ＋１にゲートオン電圧の走査信号が供給されるときターンオンされて初期化電源Ｖｉｎｔの電圧を発光素子ＬＤの一端部に供給する。
【0094】
ストレージキャパシタＣｓｔは第１駆動電源ＶＤＤと第１ノードＮ１との間に接続される。このようなストレージキャパシタＣｓｔは、各フレーム期間に第１ノードＮ１に供給されるデータ信号及び第１トランジスタＴ１のしきい値電圧に対応する電圧を保持する。
【0095】
便宜上、図３ｃでは、第１～第７トランジスタＴ１～Ｔ７の全てをＰ型トランジスタで示したが、本発明はこれに限定されない。例えば、画素駆動回路１４４に含まれる第１～第７トランジスタＴ１～Ｔ７のうち少なくとも１つがＮ型トランジスタに変更されてもよく、上記第１～第７トランジスタＴ１～Ｔ７の全てがＮ型トランジスタに変更されてもよい。
【0096】
実施例に応じて、画素駆動回路１４４は、図３ｄに示したように第１及び第２トランジスタＴ１、Ｔ２の他に第３トランジスタＴ３をさらに含んでもよい。第３トランジスタＴ３はｊ番目のデータ線Ｄｊと発光素子ＬＤのそれぞれのアノード電極との間に接続されることができる。第３トランジスタＴ３のゲート電極は制御線ＣＬｉに接続されて、上記制御線ＣＬｉに制御信号が供給される場合にターンオンされ、それ以外の場合にはターンオフされることができる。
【0097】
便宜上、図３ｄには、第１～第３トランジスタＴ１～Ｔ３の全てをＰ型トランジスタで図示したが、本発明はこれに限定されない。例えば、画素駆動回路１４４に含まれる第１～第３トランジスタＴ１～Ｔ３のうち少なくとも１つがＮ型トランジスタに変更されてもよく、上記第１～第３トランジスタＴ１～Ｔ３の全てがＮ型トランジスタに変更されてもよい。
【0098】
【0099】
図４において、便宜上、それぞれのサブ画素内に提供された複数の発光素子が水平方向に整列されたものを示したが、上記発光素子の配列はこれに限定されない。例えば、上記発光素子のうち少なくとも一部は上記水平方向と交差する方向に整列されてもよい。
【0100】
また、図４では、便宜上、上記発光素子に接続されるトランジスタ及び上記トランジスタに接続された信号配線の図示を省略した。
【0101】
【0102】
【0103】
画素ＰＸＬのそれぞれは、ベース層ＢＳＬ上に提供された第１サブ画素ＳＰ１、第２サブ画素ＳＰ２、及び第３サブ画素ＳＰ３を含んでもよい。本発明の一実施例において、第１サブ画素ＳＰ１は赤色サブ画素で、第２サブ画素ＳＰ２は緑色サブ画素で、第３サブ画素ＳＰ３は青色サブ画素であってもよい。
【0104】
第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれは、光を放出する発光領域ＥＭＡと発光領域ＥＭＡの周辺に位置する非発光領域ＰＰＡとを含んでもよい。本発明の一実施例において、第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの画素領域は、該当サブ画素の発光領域ＥＭＡと非発光領域ＰＰＡとを含んでもよい。
【0105】
第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの画素領域には、ベース層ＢＳＬ、画素回路部ＰＣＬ、及び表示素子層ＤＰＬが提供されてもよい。
【0106】
第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの画素回路部ＰＣＬは、ベース層ＢＳＬ上に配置されたバッファ層ＢＦＬと、バッファ層ＢＦＬ上に配置された第１及び第２トランジスタＴ１、Ｔ２と、駆動電圧配線ＤＶＬと、を含んでもよい。また、第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの画素回路部ＰＣＬは、第１及び第２トランジスタＴ１、Ｔ２と駆動電圧配線ＤＶＬ上に提供された保護層ＰＳＶをさらに含んでもよい。
【0107】
ベース層ＢＳＬはガラス、有機高分子、水晶などの絶縁性材料を含んでもよい。また、ベース層ＢＳＬは曲がる又は折り曲げられるように可撓性（ｆｌｅｘｉｂｉｌｉｔｙ）を有する材料であってもよく、単層構造または多層構造であってもよい。
【0108】
バッファ層ＢＦＬはベース層ＢＳＬ上に提供され、第１及び第２トランジスタＴ１、Ｔ２に不純物が拡散するのを防止することができる。バッファ層ＢＦＬはベース層ＢＳＬの材料及び工程条件に応じて省略されてもよい。
【0109】
ベース層ＢＳＬとバッファ層ＢＦＬとの間には遮光パターンＳＤＬが提供されてもよい。
【0110】
遮光パターンＳＤＬは導電性物質、絶縁物質などから構成されてもよく、ベース層ＢＳＬの背面に流入された光を遮断して第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれの画素回路部ＰＣＬに上記光が入射されることを遮断する光遮断膜であってもよい。実施例に応じて、遮光パターンＳＤＬはブラックマトリックスを含んでもよい。遮光パターンＳＤＬは、第１及び第２トランジスタＴ１、Ｔ２のそれぞれの半導体層ＳＣＬの下部に対応するようにベース層ＢＳＬ上に提供されてもよい。実施例に応じて、遮光パターンＳＤＬは導電性物質である金属からなってもよい。このような場合、遮光パターンＳＤＬは、第１及び第２トランジスタＴ１、Ｔ２のうち何れか１つのトランジスタの一部構成に電気的に接続されてもよい。
【0111】
第１トランジスタＴ１は、対応するサブ画素の表示素子層ＤＰＬに備えられた発光素子ＬＤのうち一部に電気的に接続されて発光素子ＬＤを駆動する駆動トランジスタであり、第２トランジスタＴ２は、第１トランジスタＴ１をスイッチングするスイッチングトランジスタであってもよい。
【0112】
第１及び第２トランジスタＴ１、Ｔ２のそれぞれは、半導体層ＳＣＬ、ゲート電極ＧＥ、ソース及びドレイン電極ＳＥ、ＤＥを含んでもよい。
【0113】
半導体層ＳＣＬはバッファ層ＢＦＬ上に配置されてもよい。半導体層ＳＣＬはソース電極ＳＥに接触されるソース領域とドレイン電極ＤＥに接触されるドレイン領域とを含んでもよい。ソース領域とドレイン領域との間の領域はチャネル領域であってもよい。
【0114】
半導体層ＳＣＬは、ポリシリコン、アモルファスシリコン、酸化物半導体などからなる半導体パターンであってもよい。チャネル領域は不純物でドープされない半導体パターンで、真性半導体であってもよい。ソース領域及びドレイン領域は不純物がドープされた半導体パターンであってもよい。
【0115】
ゲート電極ＧＥは、ゲート絶縁層ＧＩを介して半導体層ＳＣＬ上に提供されてもよい。
【0116】
ソース電極ＳＥとドレイン電極ＤＥのそれぞれは、層間絶縁層ＩＬＤとゲート絶縁層ＧＩを貫通するコンタクトホールを介して半導体層ＳＣＬのソース領域及びドレイン領域に接触することができる。
【0117】
本発明の一実施例において、各サブ画素に提供された画素回路部ＰＣＬに含まれた第１及び第２トランジスタＴ１、Ｔ２はＬＴＰＳ薄膜トランジスタからなってもよいが、これに限定されず、実施例に応じて酸化物半導体薄膜トランジスタからなってもよい。
【0118】
第１及び第２トランジスタＴ１、Ｔ２のそれぞれのドレイン電極ＤＥは、ベース層ＢＳＬ上に提供された遮光パターンＳＤＬと電気的に接続されることができる。具体的には、第１及び第２トランジスタＴ１、Ｔ２のそれぞれのドレイン電極ＤＥは、層間絶縁層ＩＬＤ、ゲート絶縁層ＧＩ、及びバッファ層ＢＦＬを順に貫通するコンタクトホールを介して対応する遮光パターンＳＤＬに電気的に接続されることができる。
【0119】
駆動電圧配線ＤＶＬは層間絶縁層ＩＬＤ上に提供されることができるが、本発明はこれに限定されず、実施例に応じて画素回路部ＰＣＬ内に含まれた絶縁層のうち何れか１つの絶縁層上に提供されてもよい。駆動電圧配線ＤＶＬには第２駆動電源（図３ａのＶＳＳを参照）が印加されることができる。
【0120】
保護層ＰＳＶは、第１トランジスタＴ１のドレイン電極ＤＥの一部を露出する第１コンタクトホールＣＨ１と駆動電圧配線ＤＶＬの一部を露出する第２コンタクトホールＣＨ２を含んでもよい。
【0121】
第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの表示素子層ＤＰＬは、保護層ＰＳＶ上に提供された壁（また隔壁）ＰＷと、第１及び第２電極ＲＥＬ１、ＲＥＬ２と、第１及び第２接続配線ＣＮＬ１、ＣＮＬ２と、複数の発光素子ＬＤと、第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２と、を含んでもよい。
【0122】
隔壁ＰＷは、第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの発光領域ＥＭＡ内の保護層ＰＳＶ上に提供されてもよい。隔壁ＰＷと同じ物質からなるバンクＢＮＫは、隣接するサブ画素の間の非発光領域ＰＰＡに形成及び／または提供されて各サブ画素の発光領域ＥＭＡを定義することができる。
【0123】
本発明の一実施例において、隔壁ＰＷとバンクＢＮＫは同じ面上に提供され、同じ工程により形成及び／または提供されてもよい。隔壁ＰＷとバンクＢＮＫは一体で提供されてもよく、同じ物質を含んでもよい。第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの発光領域ＥＭＡに提供された隔壁ＰＷと、第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの非発光領域ＰＰＡに提供されたバンクＢＮＫが同じ工程により形成及び／または提供される場合、上記隔壁ＰＷと上記バンクＢＮＫをそれぞれ別に形成する場合に比べて、マスク工程数が減少することができる。これに対する詳細な説明は、図８ｂを参照して後述する。
【0124】
隔壁ＰＷは保護層ＰＳＶ上において隣接して配置された隔壁ＰＷと一定間隔離隔されてもよい。隣接する２つの隔壁ＰＷは１つの発光素子ＬＤの長さＬ以上に保護層ＰＳＶにおいて離隔されることができる。隔壁ＰＷは、図５に示したように保護層ＰＳＶの一面から上部に向かうほど幅が狭くなる台形の断面を有してもよいが、本発明はこれに限定されない。
【0125】
実施例に応じて、隔壁ＰＷは保護層ＰＳＶの一面から上部に向かうほど幅が狭くなる半円、半楕円などの断面を有する曲面を含んでもよい。断面上で見たとき、隔壁ＰＷの形状は上述した実施例に限定されず、発光素子ＬＤのそれぞれから出射された光の効率を向上させることができる範囲内で多様に変更されてもよい。隣接する２つの隔壁ＰＷは保護層ＰＳＶ上の同じ平面上に配置されてもよく、同じ高さであってもよい。
【0126】
第１接続配線ＣＮＬ１は、上記第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれから第１方向ＤＲ１に延長されてもよい。第１接続配線ＣＮＬ１は、第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれを独立して駆動するために対応する１つのサブ画素内にのみ提供されることができる。
【0127】
第２接続配線ＣＮＬ２は第１接続配線ＣＮＬ１の延長方向と平行に延長されてもよい。第２接続配線ＣＮＬ２は第１～第３サブ画素ＳＰ１～ＳＰ３に共通して提供されてもよい。これにより、第１～第３サブ画素ＳＰ１～ＳＰ３は上記第２接続配線ＣＮＬ２に共通して接続されることができる。
【0128】
第１及び第２電極ＲＥＬ１、ＲＥＬ２のそれぞれは、第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの発光領域ＥＭＡに提供され、第１方向ＤＲ１と交差する第２方向ＤＲ２に沿って延長されてもよい。第１及び第２電極ＲＥＬ１、ＲＥＬ２は同じ平面上に提供され、一定間隔離隔されることができる。
【0129】
第１電極ＲＥＬ１は第１接続配線ＣＮＬ１に接続されてもよい。例えば、第１電極ＲＥＬ１は第１接続配線ＣＮＬ１と一体で接続されることができる。例えば、第１電極ＲＥＬ１は、第１方向ＤＲ１に延長された第１接続配線ＣＮＬ１から第２方向ＤＲ２に沿って分岐された第１－１電極ＲＥＬ１＿１と第１－２電極ＲＥＬ１＿２を含んでもよい。第１－１電極ＲＥＬ１＿１と、第１－２電極ＲＥＬ１＿２と、第１接続配線ＣＮＬ１は一体で提供されて電気的及び／または物理的に互いに接続されてもよい。第１電極ＲＥＬ１と第１接続配線ＣＮＬ１が一体で形成及び／または提供される場合、第１接続配線ＣＮＬ１を第１電極ＲＥＬ１の一領域としてみなすこともできる。但し、本発明はこれに限定されない。例えば、実施例に応じて、第１電極ＲＥＬ１と第１接続配線ＣＮＬ１が互いに別々に形成され、図示されていないコンタクトホールまたはビアホールなどを介して互いに電気的に接続されてもよい。
【0130】
第２電極ＲＥＬ２は第２方向ＤＲ２に沿って延長され、第２接続配線ＣＮＬ２と電気的に接続されてもよい。本発明の一実施例において、第２電極ＲＥＬ２は、第２接続配線ＣＮＬ２から第２方向ＤＲ２に沿って分岐されることができる。これにより、第２電極ＲＥＬ２及び第２接続配線ＣＮＬ２は一体で提供されて、電気的及び／または物理的に互いに接続されることができる。第２電極ＲＥＬ２及び第２接続配線ＣＮＬ２が一体で形成及び／または提供される場合、第２接続配線ＣＮＬ２を第２電極ＲＥＬ２の一領域としてみなすこともできる。但し、本発明はこれに限定されない。例えば、実施例に応じて、第２電極ＲＥＬ２と第２接続配線ＣＮＬ２とが互いに別々に形成され、図示されていないコンタクトホールまたはビアホールなどを介して互いに電気的に接続されてもよい。
【0131】
第１及び第２電極ＲＥＬ１、ＲＥＬ２のそれぞれは、第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの発光領域ＥＭＡに発光素子ＬＤを整列するための整列電極として機能することができる。
【0132】
第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの発光領域ＥＭＡに発光素子ＬＤが整列される前に、第１電極ＲＥＬ１には第１接続配線ＣＮＬ１を介して第１整列電圧が印加され、第２電極ＲＥＬ２には第２接続配線ＣＮＬ２を介して第２整列電圧が印加されることができる。第１整列電圧と第２整列電圧とは互いに異なる電圧レベルを有することができる。第１電極ＲＥＬ１及び第２電極ＲＥＬ２のそれぞれに互いに異なる電圧レベルを有する所定の整列電圧が印加されることによって、第１電極ＲＥＬ１と第２電極ＲＥＬ２との間に電界が形成されることができる。電界により第１電極ＲＥＬ１と第２電極ＲＥＬ２との間に発光素子ＬＤが整列されることができる。
【0133】
平面上で見たとき、第２電極ＲＥＬ２は第１－１電極ＲＥＬ１＿１と第１－２電極ＲＥＬ１＿２との間に提供され、第１－１及び第１－２電極ＲＥＬ１＿１、ＲＥＬ１＿２と一定間隔離隔されてもよい。第１－１電極ＲＥＬ１＿１、第１－２電極ＲＥＬ１＿２及び第２電極ＲＥＬ２は保護層ＰＳＶ上において交互に配置されることができる。
【0134】
第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの発光領域ＥＭＡ内に発光素子ＬＤが整列された後、第１及び第２電極ＲＥＬ１、ＲＥＬ２のそれぞれは発光素子ＬＤを駆動するための駆動電極として機能することができる。
【0135】
第１及び第２電極ＲＥＬ１、ＲＥＬ２は、発光素子ＬＤのそれぞれの両端部ＥＰ１、ＥＰ２から出射される光を表示装置の画像が表示される方向（例えば、正面方向）に進行されるように一定の反射率を有する材料からなってもよい。
【0136】
本発明の一実施例において、第１及び第２電極ＲＥＬ１、ＲＥＬ２と、第１接続配線ＣＮＬ１と、第２接続配線ＣＮＬ２は同じ層に提供され、同じ物質からなってもよい。
【0137】
第１及び第２電極ＲＥＬ１、ＲＥＬ２と、第１接続配線ＣＮＬ１と、第２接続配線ＣＮＬ２とは、一定の反射率を有する導電性材料からなってもよい。導電性材料としては、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、Ｔｉ、これらの合金のような金属、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）のような導電性酸化物、ＰＥＤＯＴのような導電性高分子などが含まれてもよい。
【0138】
第１及び第２電極ＲＥＬ１、ＲＥＬ２と、第１接続配線ＣＮＬ１と、第２接続配線ＣＮＬ２の材料とは、上述した材料に限定されない。
【0139】
また、第１及び第２電極ＲＥＬ１、ＲＥＬ２と、第１接続配線ＣＮＬ１と、第２接続配線ＣＮＬ２とは単一膜で形成されることができるが、本発明はこれに限定されず、金属、合金、導電性酸化物、導電性高分子のうち２以上の物質が積層された多重膜で形成されてもよい。
【0140】
第１及び第２電極ＲＥＬ１、ＲＥＬ２と、第１接続配線ＣＮＬ１と、第２接続配線ＣＮＬ２のそれぞれは、発光素子ＬＤのそれぞれの両端部ＥＰ１、ＥＰ２に信号を伝達するとき、信号遅延による電圧降下を最小化するために少なくとも２重層以上の多重層で形成されてもよい。
【0141】
第１及び第２電極ＲＥＬ１、ＲＥＬ２は隔壁ＰＷの形状に対応する形状を有するため、発光素子ＬＤのそれぞれの両端部ＥＰ１、ＥＰ２から出射された光は、第１及び第２電極ＲＥＬ１、ＲＥＬ２によって反射されて表示装置の正面方向にさらに進行することができる。従って、発光素子ＬＤのそれぞれから出射された光の効率が向上することができる。
【0142】
本発明の一実施例において、隔壁ＰＷと、第１及び第２電極ＲＥＬ１、ＲＥＬ２は発光素子ＬＤのそれぞれから出射された光を表示装置の正面方向に進行させて発光素子ＬＤの出光効率を向上させる反射部材として機能することができる。
【0143】
第１及び第２電極ＲＥＬ１、ＲＥＬ２のうち何れか１つの電極はアノード電極で、残り１つの電極はカソード電極であってもよい。本発明の一実施例において、第１電極ＲＥＬ１はアノード電極で、第２電極ＲＥＬ２はカソード電極であってもよい。
【0144】
発光素子ＬＤのそれぞれは無機結晶構造の材料を用いた超小型の、例えば、ナノまたはマイクロスケール程度に小さいサイズの、発光ダイオードであってもよい。
【0145】
第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれの発光領域ＥＭＡには少なくとも２個～数十個の発光素子ＬＤが提供されてもよいが、本発明はこれに限定されない。実施例に応じて、各サブ画素に提供される発光素子ＬＤの個数は多様に変更できることは言うまでもない。
【0146】
発光素子ＬＤのそれぞれは、各発光素子ＬＤの長さＬ方向に沿って第１導電性半導体層１１、活性層１２、第２導電性半導体層１３、及び電極層１５が順に積層された発光積層パターンを含んでもよい。また、発光素子ＬＤのそれぞれは、発光積層パターンの外周面を取り囲む絶縁性被膜１４をさらに含んでもよい。本発明の一実施例において、発光素子ＬＤのそれぞれは円柱状であってもよい。このような場合、各発光素子ＬＤは、円柱の下部及び円柱の上部のうち何れか１つに対応する第１端部ＥＰ１と、上記円柱の下部及び上記円柱の上部のうち残りに対応する第２端部ＥＰ２と、を含んでもよい。各発光素子ＬＤの第１端部ＥＰ１には、第１導電性半導体層１１及び電極層１５のうち何れか１つが配置され、第２端部ＥＰ２には第１導電性半導体層１１及び電極層１５のうち残り１つが配置されてもよい。
【0147】
本発明の一実施例において、発光素子ＬＤは第１－１電極ＲＥＬ１＿１と第２電極ＲＥＬ２との間に整列された複数の第１発光素子ＬＤ１と、第２電極ＲＥＬ２と第１－２電極ＲＥＬ１＿２との間に整列された複数の第２発光素子ＬＤ２と、に区分されることができる。
【0148】
発光素子ＬＤ上に、発光素子ＬＤのそれぞれの上面の一部をカバーする第２絶縁層ＩＮＳ２が提供されてもよい。発光素子ＬＤのそれぞれと保護層ＰＳＶとの間には第１絶縁層ＩＮＳ１が提供されてもよい。
【0149】
第１絶縁層ＩＮＳ１は発光素子ＬＤのそれぞれと保護層ＰＳＶとの間の空間を埋めて上記発光素子ＬＤを安定的に支持し、上記保護層ＰＳＶからの上記発光素子ＬＤの離脱を防止することができる。第１絶縁層ＩＮＳ１は無機材料からなる無機絶縁膜または有機材料からなる有機絶縁膜を含んでもよい。本発明の一実施例において、第１絶縁層ＩＮＳ１は画素回路部ＰＣＬから発光素子ＬＤを保護するのに有利な無機絶縁膜からなってもよいが、本発明はこれに限定されない。実施例に応じて、第１絶縁層ＩＮＳ１は、発光素子ＬＤの支持面を平坦化させるのに有利な有機絶縁膜からなってもよい。
【0150】
第２絶縁層ＩＮＳ２は有機材料を含む有機絶縁膜からなってもよい。本発明の一実施例において、第２絶縁層ＩＮＳ２は発光素子ＬＤのそれぞれの上面の一部上に提供されて、各発光素子ＬＤの両端部ＥＰ１、ＥＰ２を外部に露出することができる。
【0151】
本発明の一実施例において、第１接続配線ＣＮＬ１は、保護層ＰＳＶの第１コンタクトホールＣＨ１を介して第１トランジスタＴ１のドレイン電極ＤＥに電気的に接続されてもよい。第１接続配線ＣＮＬ１は第１電極ＲＥＬ１と一体で提供されるため、上記第１接続配線ＣＮＬ１に印加された第１トランジスタＴ１の信号は第１電極ＲＥＬ１に伝達されることができる。
【0152】
第１電極ＲＥＬ１は、発光素子ＬＤのそれぞれの両端部ＥＰ１、ＥＰ２のうち１つの端部に隣接して配置され、第１コンタクト電極ＣＮＥ１を介して発光素子ＬＤのそれぞれに電気的に接続されることができる。これにより、第１電極ＲＥＬ１に印加された第１トランジスタＴ１の信号が第１コンタクト電極ＣＮＥ１を介して発光素子ＬＤのそれぞれに伝達されることができる。
【0153】
本発明の一実施例において、第２接続配線ＣＮＬ２は、保護層ＰＳＶの第２コンタクトホールＣＨ２を介して駆動電圧配線ＤＶＬに電気的に接続されることができる。第２接続配線ＣＮＬ２は第２電極ＲＥＬ２と一体で提供されるため、上記第２接続配線ＣＮＬ２に印加された駆動電圧配線ＤＶＬの第２駆動電源ＶＳＳが第２電極ＲＥＬ２に伝達されることができる。
【0154】
第２電極ＲＥＬ２は、発光素子ＬＤのそれぞれの両端部ＥＰ１、ＥＰ２のうち残りの端部に隣接して配置され、第２コンタクト電極ＣＮＥ２を介して発光素子ＬＤのそれぞれに電気的に接続されることができる。これにより、第２電極ＲＥＬ２に印加された第２駆動電源ＶＳＳが発光素子ＬＤのそれぞれに伝達されることができる。
【0155】
第１電極ＲＥＬ１上には、第１電極ＲＥＬ１及び発光素子ＬＤのそれぞれの両端部ＥＰ１、ＥＰ２のうち１つの端部を電気的及び／または物理的に安定的に接続する第１コンタクト電極ＣＮＥ１が提供されることができる。第１コンタクト電極ＣＮＥ１は、発光素子ＬＤのそれぞれから出射され第１電極ＲＥＬ１によって表示装置の正面方向に反射された光が損失なく上記正面方向に進行できるように透明な導電性材料からなってもよい。
【0156】
第１コンタクト電極ＣＮＥ１は、平面上で見たとき、第１電極ＲＥＬ１をカバーし、第１電極ＲＥＬ１に重畳されてもよい。また、第１コンタクト電極ＣＮＥ１は、発光素子ＬＤのそれぞれの両端部ＥＰ１、ＥＰ２のうち１つの端部に部分的に重畳されてもよい。第１コンタクト電極ＣＮＥ１は、第１－１電極ＲＥＬ１＿１上に提供された第１－１コンタクト電極ＣＮＥ１＿１と、第１－２電極ＲＥＬ１＿２上に提供された第１－２コンタクト電極ＣＮＥ１＿２と、を含んでもよい。
【0157】
第２電極ＲＥＬ２上には第２コンタクト電極ＣＮＥ２が提供されてもよい。第２コンタクト電極ＣＮＥ２は、平面上で見たとき、第２電極ＲＥＬ２をカバーし、第２電極ＲＥＬ２に重畳されてもよい。また、第２コンタクト電極ＣＮＥ２は、第１発光素子ＬＤ１のそれぞれの第２端部ＥＰ２及び第２発光素子ＬＤ２のそれぞれの第１端部ＥＰ１にそれぞれ重畳されてもよい。第２コンタクト電極ＣＮＥ２は第１コンタクト電極ＣＮＥ１と同じ物質からなってもよいが、本発明はこれに限定されない。
【0158】
本発明の一実施例において、第１コンタクト電極ＣＮＥ１と第２コンタクト電極ＣＮＥ２とは同じ平面上に提供され、第２絶縁層ＩＮＳ２上に一定間隔離隔されて電気的及び／または物理的に分離されることができる。即ち、第１コンタクト電極ＣＮＥ１と第２コンタクト電極ＣＮＥ２とは同じ層に提供され、同じ製造工程により形成されることができる。
【0159】
第１コンタクト電極及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２上には、第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２をカバーする第３絶縁層ＩＮＳ３が提供されてもよい。第３絶縁層ＩＮＳ３は第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２が外部に露出されないようにして、第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２の腐食を防止することができる。
【0160】
第３絶縁層ＩＮＳ３は、無機材料からなる無機絶縁膜または有機材料からなる有機絶縁膜を含んでもよい。第３絶縁層ＩＮＳ３は、図面に示されたように単一層からなってもよいが、本発明はこれに限定されない。例えば、第３絶縁層ＩＮＳ３は多重層からなってもよい。第３絶縁層ＩＮＳ３が多重層からなる場合、第３絶縁層ＩＮＳ３は、複数の無機絶縁膜または複数の有機絶縁膜が交互に積層された構造を有することができる。例えば、第３絶縁層ＩＮＳ３は、第１無機絶縁膜、有機絶縁膜、及び第２無機絶縁膜が順に積層された構造であってもよい。
【0161】
第３絶縁層ＩＮＳ３上にはオーバーコート層（不図示）が提供されてもよい。オーバーコート層は、その下部に配置された隔壁ＰＷ、第１及び第２電極ＲＥＬ１、ＲＥＬ２、第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２などにより生じた段差を緩和させる平坦化層であってもよい。オーバーコート層は発光素子ＬＤに酸素及び水分などが浸透することを防止する封止層であってもよい。
【0162】
発光素子ＬＤのそれぞれの両端部ＥＰ１、ＥＰ２には、第１電極ＲＥＬ１と第２電極ＲＥＬ２とを介して所定の電圧が印加されることができる。これにより、発光素子ＬＤのそれぞれの活性層１２で電子－正孔対が結合されながら発光素子ＬＤのそれぞれは光を放出することができる。ここで、活性層１２は４００ｎｍ～９００ｎｍ波長帯の光を放出することができる。
【0163】
【0164】
【0165】
そこで、図６の第１サブ画素に関連して、重複する説明を避けるために、上述した実施例と異なる点を中心として説明する。本実施例において特に説明しない部分は上述した一実施例に従い、同じ番号は同じ構成要素を、類似する番号は類似する構成要素を示す。
【0166】
【0167】
第１サブ画素ＳＰ１の表示素子層（図５のＤＰＬを参照）は、回路素子層（図５のＰＣＬを参照）上に提供された隔壁ＰＷと、第１及び第２電極ＲＥＬ１、ＲＥＬ２と、第１及び第２接続配線ＣＮＬ１、ＣＮＬ２と、複数の発光素子ＬＤと、第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２と、を含んでもよい。
【0168】
発光素子ＬＤは第１発光素子ＬＤ１及び第２発光素子ＬＤ２を含んでもよい。第１発光素子ＬＤ１は第１方向ＤＲ１に第１及び第２端部ＥＰ１、ＥＰ２を含んでもよい。ここで、第１方向ＤＲ１は、平面上で見たとき、水平方向を意味することができる。第２発光素子ＬＤ２は第１方向ＤＲ１と交差する第２方向ＤＲ２に第１及び第２端部ＥＰ１、ＥＰ２を含んでもよい。ここで、第２方向ＤＲ２は、平面上で見たとき、垂直方向を意味することができる。第１発光素子ＬＤ１は水平方向に整列され、第２発光素子ＬＤ２は垂直方向に整列されることができる。
【0169】
本発明の一実施例において、第１サブ画素ＳＰ１の発光領域ＥＭＡは、第１発光素子ＬＤ１が提供される第１サブ発光領域ＳＥＭＡ１と、第２発光素子ＬＤ２が提供される第２サブ発光領域ＳＥＭＡ２と、を含んでもよい。
【0170】
本発明の一実施例において、第１電極ＲＥＬ１は第１－１電極ＲＥＬ１＿１と第１－２電極ＲＥＬ１＿２を含み、第２電極ＲＥＬ２は第２－１電極ＲＥＬ２＿１と第２－２電極ＲＥＬ２＿２を含んでもよい。
【0171】
平面上で見たとき、第１電極ＲＥＬ１の一部及び第２電極ＲＥＬ２の一部は、第１サブ発光領域ＳＥＭＡ１内において第１方向ＤＲ１に沿って交互に提供されることができる。例えば、第１電極ＲＥＬ１の第１－１電極ＲＥＬ１＿１と第２電極ＲＥＬ２の第２－１電極ＲＥＬ２＿１は、第１サブ発光領域ＳＥＭＡ１内において第１方向ＤＲ１に沿って交互に提供されてもよい。
【0172】
また、平面上で見たとき、第１電極ＲＥＬ１の残り及び第２電極ＲＥＬ２の残りは、第２サブ発光領域ＳＥＭＡ２内において第２方向ＤＲ２に沿って交互に提供されることができる。例えば、第１電極ＲＥＬ１の第１－２電極ＲＥＬ１＿２及び第２電極ＲＥＬ２の第２－２電極ＲＥＬ２＿２は、第２サブ発光領域ＳＥＭＡ２内において第２方向ＤＲ２に沿って交互に提供されてもよい。
【0173】
本発明の一実施例において、第１コンタクト電極ＣＮＥ１は、第１－１電極ＲＥＬ１＿１上に提供され、平面上で見たとき、上記第１－１電極ＲＥＬ１＿１に重畳する第１－１コンタクト電極ＣＮＥ１＿１と、第１－２電極ＲＥＬ１＿２上に提供され、平面上で見たとき、上記第１－２電極ＲＥＬ１＿２に重畳する第１－２コンタクト電極ＣＮＥ１＿２と、を含んでもよい。
【0174】
また、第２コンタクト電極ＣＮＥ２は、第２－１電極ＲＥＬ２＿１上に提供され、平面上で見たとき、上記第２－１電極ＲＥＬ２＿１に重畳する第２－１コンタクト電極ＣＮＥ２＿１と、第２－２電極ＲＥＬ２＿２上に提供され、平面上で見たとき、上記第２－２電極ＲＥＬ２＿２に重畳する第２－２コンタクト電極ＣＮＥ２＿２と、を含んでもよい。
【0175】
第１サブ発光領域ＳＥＭＡ１における第１－１及び第２－１電極ＲＥＬ１＿１、ＲＥＬ２＿１の間の間隔と、第２サブ発光領域ＳＥＭＡ２における第１－２及び第２－２電極ＲＥＬ１＿２、ＲＥＬ２＿２の間の間隔は同一に設計されてもよい。これは、第１サブ発光領域ＳＥＭＡ１に整列される第１発光素子ＬＤ１の整列面積と、第２サブ発光領域ＳＥＭＡ２に整列される第２発光素子ＬＤ２の整列面積とを等しくするためである。第１及び第２サブ発光領域ＳＥＭＡ１、ＳＥＭＡ２のそれぞれにおける整列面積が同じである場合、第１及び第２発光素子ＬＤ１、ＬＤ２が一部領域に偏ることを防止することができる。
【0176】
第１サブ画素ＳＰ１の非発光領域ＰＰＡには隔壁ＰＷと同じ平面上に配置されるバンクＢＮＫが提供されてもよい。バンクＢＮＫは、第１サブ画素ＳＰ１と上記第１サブ画素ＳＰ１に隣接するサブ画素との間の非発光領域ＰＰＡに形成及び／または提供されて、各サブ画素の発光領域ＥＭＡを定義することができる。
【0177】
本発明の一実施例において、隔壁ＰＷ及びバンクＢＮＫは有機材料を含む有機絶縁物質からなってもよいが、これに必ずしも限定されない。実施例に応じて、隔壁ＰＷ及びバンクＢＮＫは無機材料を含む無機絶縁物質または導電性物質などからなってもよい。
【0178】
本発明の一実施例において、便宜上、第１サブ画素ＳＰ１の非発光領域ＰＰＡに提供されるバンクＢＮＫは、第１及び第２サブ発光領域ＳＥＭＡ１、ＳＥＭＡ２のそれぞれに提供された隔壁ＰＷと一体で提供されて上記隔壁ＰＷに物理的に接続されたものを図示した。しかし、本発明はこれに限定されない。実施例に応じて、バンクＢＮＫは隔壁ＰＷと同じ平面上において一定間隔離隔されるように第１サブ画素ＳＰ１の非発光領域ＰＰＡに提供されてもよい。
【0179】
第１サブ画素ＳＰ１の非発光領域ＰＰＡにおいて、第１及び第２接続配線ＣＮＬ１、ＣＮＬ２は対応するバンクＢＮＫ上に提供され、平面上で見たとき、上記対応するバンクＢＮＫに重畳することができる。
【0180】
【0181】
図７の第１サブ画素と関連して、重複する説明を避けるために上述した実施例と異なる点を中心に説明する。本実施例において特に説明しない部分は上述した一実施例に従い、同じ番号は同じ構成要素を、類似する番号は類似する構成要素を示す。
【0182】
図７では、図示の便宜上、第１及び第２電極、上記第１及び第２電極の間に提供される発光素子、及び上記第２電極に接続された第２接続配線だけを示した。
【0183】
【0184】
第１サブ画素ＳＰ１の表示素子層（図５のＤＰＬを参照）は、回路素子層（図５のＰＣＬを参照）上に提供された第１及び第２電極ＲＥＬ１、ＲＥＬ２と、第２接続配線ＣＮＬ２と、複数の発光素子ＬＤと、を含んでもよい。
【0185】
本発明の一実施例において、第１及び第２電極ＲＥＬ１、ＲＥＬ２は保護層ＰＳＶ上の同じ平面上に提供され、発光素子ＬＤと電気的に接続されることができる。第１及び第２電極ＲＥＬ１、ＲＥＬ２のそれぞれは円形であってもよい。このような場合、第１及び第２電極ＲＥＬ１、ＲＥＬ２のそれぞれに対応する整列電圧が印加されると、上記第１及び第２電極ＲＥＬ１、ＲＥＬ２の間に放射状の電界が形成されることができる。これにより、発光素子ＬＤは、第１電極ＲＥＬ１の円周（円の周囲）に沿って様々な方向に整列されることができる。
【0186】
発光素子ＬＤのそれぞれは図１ａに示したように円柱状であってもよい。特に、発光素子ＬＤのそれぞれは長さＬ方向に第１及び第２端部ＥＰ１、ＥＰ２を含んでもよい。発光素子ＬＤのそれぞれの第１及び第２端部ＥＰ１、ＥＰ２のうち何れか１つの端部に第１導電性半導体層１１が配置され、上記発光素子ＬＤのそれぞれの第１及び第２端部ＥＰ１、ＥＰ２のうち残り１つの端部に電極層１５が配置されてもよい。
【0187】
第１及び第２電極ＲＥＬ１、ＲＥＬ２のそれぞれは図示されたように円形であってもよいが、本発明はこれに限定されず、楕円形、四角形、多角形などの様々な形状であってもよい。
【0188】
第１電極ＲＥＬ１及び第２電極ＲＥＬ２は第１サブ画素ＳＰ１の発光領域ＥＭＡに提供されることができる。第２電極ＲＥＬ２は第１電極ＲＥＬ１の周辺を取り囲む形態で提供されることができる。特に、第２電極ＲＥＬ２は第１電極ＲＥＬ１を中心として円周方向に沿って延長されてもよい。本発明の一実施例において、第２電極ＲＥＬ２は第２－１電極ＲＥＬ２－１及び第２－２電極ＲＥＬ２＿２を含んでもよい。第２－１電極ＲＥＬ２＿１及び第２－２電極ＲＥＬ２＿２は所定の間隔を置いて互いに離隔されるように配置されてもよい。
【0189】
第２－１電極ＲＥＬ２＿１は、第２－１接続配線ＣＮＬ２＿１を介して第２方向ＤＲ２に沿って同じ列に配置された第２－１電極ＲＥＬ２＿１に電気的に接続されることができる。第２－２電極ＲＥＬ２＿２は、第２－２接続配線ＣＮＬ２＿２を介して第２方向ＤＲ２に沿って同じ列に配置された第２－２電極ＲＥＬ２＿２に電気的に接続されることができる。
【0190】
【0191】
図１ａ～図８ａを参照すると、第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれのベース層ＢＳＬ上に画素回路部ＰＣＬを形成する。画素回路部ＰＣＬは、遮光パターンＳＤＬ、第１及び第２トランジスタＴ１、Ｔ２、駆動電圧配線ＤＶＬ、及び保護層ＰＳＶを含んでもよい。
【0192】
このとき、保護層ＰＳＶは、第１トランジスタＴ１のドレイン電極ＤＥを露出する第１コンタクトホールＣＨ１と、駆動電圧配線ＤＶＬを露出する第２コンタクトホールＣＨ２と、を含んでもよい。
【0193】
図１ａ～図８ｂを参照すると、保護層ＰＳＶ上に絶縁物質層（不図示）を塗布した後、マスク（不図示）を利用して上記絶縁物質層をパターニングし、第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれの発光領域ＥＭＡに隔壁ＰＷを形成するとともに、第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３の非発光領域ＰＰＡにバンクＢＮＫを形成する。上述した製造工程で使用されるマスクはハーフトーンマスクであってもよい。
【0194】
本発明の一実施例において、隔壁ＰＷ及びバンクＢＮＫは同じ面上に提供され、同じ物質を含んでもよい。例えば、隔壁ＰＷ及びバンクＢＮＫは有機材料を含む有機絶縁膜であってもよい。
【0195】
上述したように、保護層ＰＳＶと隔壁ＰＷを同じ工程で形成すると、保護層ＰＳＶ及び隔壁ＰＷをそれぞれ別の工程で形成する場合に比べて、マスク数が減って表示装置の製造工程がさらに単純になることができる。
【0196】
【0197】
第１及び第２電極ＲＥＬ１、ＲＥＬ２のそれぞれは、各サブ画素の発光領域ＥＭＡ内において対応する隔壁ＰＷ上に提供及び／または形成されることができる。第１及び第２接続配線ＣＮＬ１、ＣＮＬ２のそれぞれは、各サブ画素の非発光領域ＰＰＡに提供及び／または形成されることができる。
【0198】
本発明の一実施例において、第１接続配線ＣＮＬ１は、保護層ＰＳＶの第１コンタクトホールＣＨ１を介して画素回路部ＰＣＬの第１トランジスタＴ１に電気的に接続されることができる。第１接続配線ＣＮＬ１は第１電極ＲＥＬ１と一体で提供され、上記第１電極ＲＥＬ１に電気的及び／または物理的に接続されることができる。これにより、第１トランジスタＴ１に印加された信号（あるいは電圧）は第１接続配線ＣＮＬ１を介して第１電極ＲＥＬ１に伝達されることができる。
【0199】
第２接続配線ＣＮＬ２は、保護層ＰＳＶの第２コンタクトホールＣＨ２を介して画素回路部ＰＣＬの駆動電圧配線ＤＶＬに電気的に接続されることができる。第２接続配線ＣＮＬ２は第２電極ＲＥＬ２と一体で提供され、上記第２電極ＲＥＬ２に電気的及び／または物理的に接続されることができる。これにより、駆動電圧配線ＤＶＬの第２駆動電源ＶＳＳが第２接続配線ＣＮＬ２を介して第２電極ＲＥＬ２に伝達されることができる。
【0200】
図１ａ～図８ｄを参照すると、第１及び第２電極ＲＥＬ１、ＲＥＬ２などが形成された保護層ＰＳＶ上に絶縁物質層（不図示）を蒸着した後、マスク（不図示）を利用し上記絶縁物質層をパターニングして第１絶縁層ＩＮＳ１を形成する。
【0201】
第１絶縁層ＩＮＳ１は、各サブ画素の発光領域ＥＭＡにおいて第１電極ＲＥＬ１と第２電極ＲＥＬ２との間に形成及び／または提供されてもよく、各サブ画素の非発光領域ＰＰＡにおいて第１及び第２接続配線ＣＮＬ１、ＣＮＬ２上にそれぞれ形成及び／または提供されてもよい。
【0202】
図１ａ～図８ｅを参照すると、第１及び第２接続配線ＣＮＬ１、ＣＮＬ２を介して各サブ画素の第１及び第２電極ＲＥＬ１、ＲＥＬ２のそれぞれに対応する整列電圧を印加して、第１電極ＲＥＬ１と第２電極ＲＥＬ２の間に電界を形成する。第１及び第２接続配線ＣＮＬ１、ＣＮＬ２を介して第１及び第２電極ＲＥＬ１、ＲＥＬ２のそれぞれに所定の電圧と周期を具備する交流電源または直流電源を数回繰り返して印加すると、上記第１及び第２電極ＲＥＬ１、ＲＥＬ２の間には上記第１及び第２電極ＲＥＬ１、ＲＥＬ２の電位差による電界が形成されることができる。
【0203】
各サブ画素の発光領域ＥＭＡ内に形成された第１電極ＲＥＬ１と第２電極ＲＥＬ２との間に電界が形成された状態で、インクジェットプリント方式などを利用して発光素子ＬＤを投入する。例えば、保護層ＰＳＶ上にノズルを配置し、ノズルを介して発光素子ＬＤを含む溶媒を投下して発光素子ＬＤを各サブ画素の発光領域ＥＭＡの保護層ＰＳＶ上に投入することができる。溶媒はアセトン、水、アルコール、及びトルエンのうち何れか１つ以上であってもよいが、これに本発明が限定されるものではない。例えば、溶媒は常温または熱によって気化する物質を含んでもよい。また、溶剤はインクまたはペースト状であってもよい。発光素子ＬＤを投入する方式はこれに限定されず、発光素子ＬＤを投入する方式は変更されることができる。その後、溶媒は除去されることができる。
【0204】
発光素子ＬＤを保護層ＰＳＶ上に投入する場合、第１電極ＲＥＬ１と第２電極ＲＥＬ２との間に形成された電界により発光素子ＬＤの自己整列が誘導されることができる。これにより、第１電極ＲＥＬ１と第２電極ＲＥＬ２との間に発光素子ＬＤが整列されることができる。即ち、発光素子ＬＤが目的とする領域、例えば、各サブ画素の発光領域ＥＭＡ内に集中的に整列されることができる。
【0205】
図１ａ～図８ｆを参照すると、発光素子ＬＤの整列後、保護層ＰＳＶ上に絶縁物質層（不図示）を塗布した後、マスク（不図示）を利用し上記絶縁物質層をパターニングして、各発光素子ＬＤの上面の一部をカバーする第２絶縁層ＩＮＳ２を形成する。これにより、各発光素子ＬＤの両端部ＥＰ１、ＥＰ２は外部に露出されることができる。
【0206】
図１ａ～図８ｇを参照すると、第２絶縁層ＩＮＳ２上に導電層（不図示）を保護層ＰＳＶの全面に形成した後、マスク（不図示）を利用し上記導電層をパターニングして第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２を形成する。
【0207】
第１コンタクト電極ＣＮＥ１と第２コンタクト電極ＣＮＥ２とは、第２絶縁層ＩＮＳ２上において所定間隔離隔されて電気的及び／または物理的に分離されることができる。
【0208】
上述したマスク工程により、各サブ画素が隣接するサブ画素から独立して駆動されるように、サブ画素に共通して接続及び／または提供された第１接続配線ＣＮＬ１の一部が除去されることができる。これにより、各サブ画素の個別駆動が可能となり、本発明の一実施例による表示装置がアクティブマトリクス型表示装置として具現されることができる。
【0209】
【0210】
上述した製造工程により最終的に製造された表示装置は、表示素子層ＤＰＬの製造工程時に各サブ画素の発光領域ＥＭＡに隔壁ＰＷを形成し、これと同時に各サブ画素の非発光領域ＰＰＡにバンクＢＮＫを形成することにより、マスク工程数を減らすことができる。
【0211】
【0212】
図９には、便宜上、表示装置に含まれた複数の画素のうち１つの画素の画素領域を概略的に示した。
【0213】
【0214】
図１ａ～図９を参照すると、本発明の一実施例による表示装置は、第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３を含む少なくとも１つ以上の画素ＰＸＬ（以下「画素」という）が提供された第１基板ＳＵＢ１と上記第１基板ＳＵＢ１と結合する第２基板ＳＵＢ２とを含む表示パネルＤＰを含んでもよい。
【0215】
本発明の一実施例において、画素ＰＸＬは第１基板ＳＵＢ１上に規定された画素領域ＰＸＡに形成及び／または提供される。画素領域ＰＸＡは、第１サブ画素ＳＰ１が形成及び／または提供される第１サブ画素領域ＳＰＡ１と、第２サブ画素ＳＰ２が形成及び／または提供される第２サブ画素領域ＳＰＡ２と、第３サブ画素ＳＰ３が形成及び／または提供される第３サブ画素領域ＳＰＡ３と、を含んでもよい。
【0216】
本発明の一実施例において、第１基板ＳＵＢ１は、ベース層ＢＳＬと、上記ベース層ＢＳＬ上に提供された画素回路部ＰＣＬと、を含んでもよい。第１基板ＳＵＢ１上には表示素子層ＤＰＬが提供されてもよい。
【0217】
表示素子層ＤＰＬは、第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれの発光領域ＥＭＡの画素回路部ＰＣＬ上に提供された隔壁ＰＷと、第１及び第２電極ＲＥＬ１、ＲＥＬ２と、複数の発光素子ＬＤと、第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２と、を含んでもよい。また、表示素子層ＤＰＬは、第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれの非発光領域ＰＰＡに提供されたバンクＢＮＫを含んでもよい。
【0218】
本発明の一実施例において、隔壁ＰＷ及びバンクＢＮＫは同じ面上に提供され、同じ工程により形成されてもよい。また、本発明の一実施例において、第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２は同じ面上に提供され、同じ工程により形成されてもよい。
【0219】
発光素子ＬＤのそれぞれは長さＬ方向に両端部ＥＰ１、ＥＰ２を有することができる。
【0220】
第２基板ＳＵＢ２は、第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３が配置された表示領域ＤＡをカバーするように第１基板ＳＵＢ１上に配置されてもよい。このような第２基板ＳＵＢ２は、表示パネルＤＰの上部基板（例えば、封止基板または薄膜封止層）及び／またはウィンドウ部材を構成することができる。実施例に応じて、第２基板ＳＵＢ２は硬性基板または可撓性基板であってもよく、その材料や物性は特に限定されない。また、第２基板ＳＵＢ２は第１基板ＳＵＢ１と同じ物質からなるか、または上記第１基板ＳＵＢ１と異なる物質からなってもよい。
【0221】
また、表示パネルＤＰは、第１基板ＳＵＢ１の第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３と対向するように第２基板ＳＵＢ２の一面上に配置される光変換パターン層ＬＣＰを含んでもよい。
【0222】
実施例に応じて、光変換パターン層ＬＣＰは、第１サブ画素ＳＰ１と対向するように配置される第１光変換パターン層ＬＣＰ１と、第２サブ画素ＳＰ２と対向するように配置される第２光変換パターン層ＬＣＰ２と、第３サブ画素ＳＰ３と対向するように配置される第３光変換パターン層ＬＣＰ３と、を含んでもよい。実施例に応じて、第１、第２及び第３光変換パターン層ＬＣＰ１、ＬＣＰ２、ＬＣＰ３のうち少なくとも一部は、所定の色に対応するカラー変換層ＣＣＬ及び／またはカラーフィルタＣＦを含んでもよい。
【0223】
例えば、第１光変換パターン層ＬＣＰ１は、第１色に対応する第１色変換粒子を含む第１カラー変換層ＣＣＬ１と、上記第１色の光を選択的に透過させる第１カラーフィルタＣＦ１と、を含んでもよい。類似して、第２光変換パターン層ＬＣＰ２は、第２色に対応する第２色変換粒子を含む第２カラー変換層ＣＣＬ２と、上記第２色の光を選択的に透過させる第２カラーフィルタＣＦ２と、を含んでもよい。一方、第３光変換パターン層ＬＣＰ３は、光散乱粒子ＳＣＴを含む光散乱層ＬＳＬと、第３色の光を選択的に透過させる第３カラーフィルタＣＦ３のうち少なくとも１つを含んでもよい。
【0224】
本発明の一実施例において、第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの発光領域ＥＭＡ内に整列された発光素子ＬＤは全て同じ色の光を放出することができる。そして、第１、第２及び第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３のうち少なくとも一部の上部にはカラー変換層ＣＣＬが配置されることができる。例えば、第１及び第２サブ画素ＳＰ１、ＳＰ２の上部にはそれぞれ第１及び第２カラー変換層ＣＣＬ１、ＣＣＬ２が配置されてもよい。これにより、本発明の実施例による表示装置はフルカラーの画像を表示することができる。
【0225】
実施例に応じて、第１カラー変換層ＣＣＬ１は第１サブ画素ＳＰ１と対向するように第２基板ＳＵＢ２の一面上に配置され、対応するサブ画素に提供された発光素子ＬＤ（以下「第１発光素子」という）から放出される色の光を第１色の光に変換する第１色変換粒子を含んでもよい。例えば、第１サブ画素ＳＰ１が赤色サブ画素である場合、第１カラー変換層ＣＣＬ１は第１発光素子ＬＤから放出される青色の光を赤色の光に変換する赤色量子ドットＱＤｒを含むことができる。
【0226】
第１カラーフィルタＣＦ１は第１カラー変換層ＣＣＬ１と第２基板ＳＵＢ２との間に配置され、第１カラー変換層ＣＣＬ１で変換された第１色の光を選択的に透過させるカラーフィルタ物質を含んでもよい。例えば、第１カラーフィルタＣＦ１は赤色カラーフィルタであってもよい。
【0227】
実施例に応じて、第２カラー変換層ＣＣＬ２は、第２サブ画素ＳＰ２と対向するように第２基板ＳＵＢ２の一面上に配置され、対応するサブ画素に提供された発光素子ＬＤ（以下「第２発光素子」という）から放出される色の光を第２色の光に変換する第２色変換粒子を含んでもよい。例えば、第２発光素子ＬＤが青色の光を放出する青色発光素子で、第２サブ画素ＳＰ２が緑色サブ画素である場合、第２カラー変換層ＣＣＬ２は第２発光素子ＬＤから放出される青色の光を緑色の光に変換する緑色量子ドットＱＤｇを含んでもよい。
【0228】
第２カラーフィルタＣＦ２は第２カラー変換層ＣＣＬ２と第２基板ＳＵＢ２との間に配置され、第２カラー変換層ＣＣＬ２で変換された第２色の光を選択的に透過させるカラーフィルタ物質を含んでもよい。例えば、第２カラーフィルタＣＦ２は緑色カラーフィルタであってもよい。
【0229】
光散乱層ＬＳＬは第３サブ画素ＳＰ３と対向するように第２基板ＳＵＢ２の一面上に配置されることができる。例えば、光散乱層ＬＳＬは第３サブ画素ＳＰ３と第３カラーフィルタＣＦ３との間に配置されてもよい。
【0230】
第３カラーフィルタＣＦ３は、第３サブ画素ＳＰ３と対向するように第２基板ＳＵＢ２の一面上に配置され、対応するサブ画素に形成された発光素子ＬＤから放出される色の光を選択的に透過させるカラーフィルタ物質を含んでもよい。例えば、第３カラーフィルタＣＦ３は青色カラーフィルタであってもよい。
【0231】
一方、実施例に応じて、第１、第２及び第３カラーフィルタＣＦ１、ＣＦ２、ＣＦ３の間にはブラックマトリックスＢＭが配置されてもよい。例えば、ブラックマトリックスＢＭは、第１基板ＳＵＢ１上のバンクＢＮＫと重畳するように第２基板ＳＵＢ２上に配置されてもよい。
【0232】
上述したように、本発明の一実施例によると、単一色の発光素子ＬＤを利用してそれぞれの画素ＰＸＬ及びこれを備えた表示装置を容易に製造しながらも、少なくとも一部のサブ画素上にカラー変換層ＣＣＬを配置することで、フルカラーの画素ＰＸＬ及びこれを備えた表示装置を製造することができる。
【0233】
また、本発明の一実施例によると、表示素子層ＤＰＬの一部構成を同じ工程により形成してマスク数を減らし、その製造工程を単純化することができる。
【0234】
【0235】
【0236】
そこで、図１０の表示装置に関連して、重複する説明を避けるために上述した実施例と異なる点を中心として説明する。本実施例において特に説明しない部分は上述した一実施例に従い、同じ番号は同じ構成要素を、類似する番号は類似する構成要素を示す。
【0237】
【0238】
画素ＰＸＬのそれぞれは、ベース層ＢＳＬ上に提供された第１サブ画素ＳＰ１、第２サブ画素ＳＰ２、及び第３サブ画素ＳＰ３を含んでもよい。
【0239】
第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの画素領域には、ベース層ＢＳＬ、画素回路部ＰＣＬ、及び表示素子層ＤＰＬが提供されてもよい。
【0240】
画素回路部ＰＣＬは、ベース層ＢＳＬ上に提供された遮光パターンＳＤＬと、第１及び第２トランジスタＴ１、Ｔ２と、駆動電圧配線ＤＶＬと、保護層ＰＳＶと、を含んでもよい。
【0241】
表示素子層ＤＰＬは、隔壁ＰＷと、バンクＢＮＫと、第１及び第２電極ＲＥＬ１、ＲＥＬ２と、第１及び第２接続配線ＣＮＬ１、ＣＮＬ２と、複数の発光素子ＬＤと、第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２と、を含んでもよい。
【0242】
本発明の一実施例において、画素回路部ＰＣＬの保護層ＰＳＶと表示素子層ＤＰＬの隔壁ＰＷ及びバンクＢＮＫは同じ層に提供され、同じ物質を含んでもよい。即ち、保護層ＰＳＶ、隔壁ＰＷ、及びバンクＢＮＫは同じ工程により一体で提供されることができる。
【0243】
保護層ＰＳＶ、隔壁ＰＷ、及びバンクＢＮＫは、第１及び第２トランジスタＴ１、Ｔ２が形成されたベース層ＢＳＬ上に有機絶縁物質層（不図示）を塗布した後、ハーフトーンマスク（不図示）などを利用し上記有機絶縁物質層をパターニングして、各サブ画素で目的とする領域に形成及び／または提供されることができる。例えば、保護層ＰＳＶは各サブ画素において第１及び第２トランジスタＴ１、Ｔ２上に形成及び／または提供され、上記隔壁ＰＷは各サブ画素の発光領域ＥＭＡ内に形成及び／または提供され、上記バンクＢＮＫは各サブ画素の非発光領域ＰＰＡ内に形成及び／または提供されてもよい。
【0244】
【0245】
図１ａ、図２、図３ａ、図３ｂ、図３ｃ、図３ｄ、図４、図１０及び図１１ａを参照すると、第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれのベース層ＢＳＬ上に画素回路部ＰＣＬを形成する。画素回路部ＰＣＬは、遮光パターンＳＤＬと、第１及び第２トランジスタＴ１、Ｔ２と、駆動電圧配線ＤＶＬと、を含んでもよい。
【0246】
次いで、駆動電圧配線ＤＶＬなどが形成及び／または提供された層間絶縁層ＩＬＤ上に有機絶縁物質層（不図示）を塗布した後、ハーフトーンマスク（不図示）を利用したマスク工程を行って上記有機絶縁物質層をパターニングする。上述したマスク工程により、第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの発光領域ＥＭＡに隔壁ＰＷを形成するとともに、第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの非発光領域ＰＰＡにバンクＢＮＫを形成し、同時に駆動電圧配線ＤＶＬ上に保護層ＰＳＶを形成する。
【0247】
また、上述したマスク工程により、保護層ＰＳＶは画素回路部ＰＣＬの第１トランジスタＴ１のドレイン電極ＤＥの一部を露出する第１コンタクトホールＣＨ１と、駆動電圧配線ＤＶＬの一部を露出する第２コンタクトホールＣＨ２と、を含むことができる。
【0248】
本発明の一実施例において、保護層ＰＳＶ、隔壁ＰＷ、及びバンクＢＮＫは同じ工程により形成され一体で提供されることができる。保護層ＰＳＶ、隔壁ＰＷ、及びバンクＢＮＫが一体で形成及び／または提供される場合、隔壁ＰＷ及びバンクＢＮＫは保護層ＰＳＶの一領域としてみなされることもできる。
【0249】
【0250】
第１接続配線ＣＮＬ１は、保護層ＰＳＶの第１コンタクトホールＣＨ１を介して画素回路部ＰＣＬの第１トランジスタＴ１に電気的に接続されることができる。第２接続配線ＣＮＬ２は、保護層ＰＳＶの第２コンタクトホールＣＨ２を介して駆動電圧配線ＤＶＬに電気的に接続されることができる。
【0251】
【0252】
図１ａ、図２、図３ａ、図３ｂ、図３ｃ、図３ｄ、図４、図１０、及び図１１ａ～図１１ｄを参照すると、第１及び第２接続配線ＣＮＬ１、ＣＮＬ２を介して各サブ画素の第１及び第２電極ＲＥＬ１、ＲＥＬ２のそれぞれに対応する整列電圧を印加して第１電極ＲＥＬ１と第２電極ＲＥＬ２の間に電界を形成する。
【0253】
発光素子ＬＤを保護層ＰＳＶ上に投入する場合、第１電極ＲＥＬ１と第２電極ＲＥＬ２との間に形成された電界により発光素子ＬＤの自己整列が誘導されることができる。これにより、第１電極ＲＥＬ１と第２電極ＲＥＬ２との間に発光素子ＬＤが整列されることができる。即ち、発光素子ＬＤが目的とする領域、例えば、各サブ画素の発光領域ＥＭＡ内に集中的に整列されることができる。
【0254】
図１ａ、図２、図３ａ、図３ｂ、図３ｃ、図３ｄ、図４、図１０、及び図１１ａ～図１１ｅを参照すると、発光素子ＬＤの整列後、各発光素子ＬＤの上面の一部上に第２絶縁層ＩＮＳ２を形成する。本発明の一実施例において、第２絶縁層ＩＮＳ２は有機材料を含む有機絶縁膜からなってもよい。
【0255】
図１ａ、図２、図３ａ、図３ｂ、図３ｃ、図３ｄ、図４、図１０、及び図１１ａ～図１１ｆを参照すると、第２絶縁層ＩＮＳ２が形成された画素回路部ＰＣＬ上に第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２を形成する。第１コンタクト電極ＣＮＥ１と第２コンタクト電極ＣＮＥ２とは、第２絶縁層ＩＮＳ２において所定間隔離隔されて電気的及び／または物理的に分離されることができる。
【0256】
上述したマスク工程により、各サブ画素が隣接するサブ画素から独立して駆動されるようにサブ画素に共通して接続及び／または提供された第１接続配線ＣＮＬ１の一部が除去されることができる。これにより、各サブ画素の個別駆動が可能となり、本発明の一実施例による表示装置がアクティブマトリクス型表示装置で具現されることができる。
【0257】
実施例に応じて、第１～第３サブ画素ＳＰ１～ＳＰ３のそれぞれの発光領域ＥＭＡに発光素子ＬＤを整列するとき、第１及び第２接続配線ＣＮＬ１、ＣＮＬ２に整列電圧を印加せずに画素回路部ＰＣＬに含まれた一部構成を利用して第１及び第２電極ＲＥＬ１、ＲＥＬ２の間に上記発光素子ＬＤを整列することができる。
【0258】
例えば、図３ｄに示したように、第１サブ画素ＳＰ１において第１電極ＲＥＬ１（例えば、アノード電極）が第３トランジスタＴ３に接続され、第２電極ＲＥＬ２（例えば、カソード電極）が第２駆動電源ＶＳＳに接続される場合、制御線ＣＬｉを介して上記第３トランジスタＴ３をターンオンさせてｊ番目のデータ線Ｄｊを介して整列電圧が第１電極ＲＥＬ１に伝達されることができる。このとき、第２電極ＲＥＬ２に第２駆動電源ＶＳＳが印加されることにより、第１及び第２電極ＲＥＬ１、ＲＥＬ２の間に所定の電界が形成されることができる。第１サブ画素ＳＰ１に発光素子ＬＤを含む溶媒を投下する場合、第１及び第２電極ＲＥＬ１、ＲＥＬ２の間に形成された電界によって上記発光素子ＬＤが上記第１サブ画素ＳＰ１の発光領域ＥＭＡに整列されることができる。
【0259】
このように、画素回路部ＰＣＬの一部構成を利用して該当サブ画素の発光領域ＥＭＡに発光素子ＬＤの整列が可能になるため、該当サブ画素は個別で駆動されることができる。従って、各サブ画素の発光領域ＥＭＡに発光素子ＬＤを整列するための整列配線などを形成する工程及び各サブ画素の個別駆動のために上記整列配線を除去する工程などが省略されることができる。
【0260】
従って、各サブ画素の発光領域ＥＭＡに発光素子ＬＤを整列するための配線の形成工程及び上記配線の除去工程などが省略され、本発明の一実施例による表示装置はマスク工程数をさらに減らすことができる。
【0261】
【0262】
上述した製造工程により最終的に製造された表示装置は、保護層ＰＳＶを形成する際に各サブ画素の発光領域ＥＭＡに隔壁ＰＷを形成するとともに各サブ画素の非発光領域ＰＰＡにバンクＢＮＫを形成することにより、マスク工程数を減らすことができる。
【0263】
【0264】
図１２には、便宜上、表示装置に含まれた複数の画素のうち１つの画素の画素領域を概略的に示した。
【0265】
【0266】
図１ａ、図２、図１０、及び図１２を参照すると、本発明の一実施例による表示装置は、第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３を含む少なくとも１つ以上の画素ＰＸＬ（以下「画素」という）が提供された第１基板ＳＵＢ１と上記第１基板ＳＵＢ１と結合する第２基板ＳＵＢ２とを含む表示パネルＤＰを含んでもよい。
【0267】
本発明の一実施例において、画素ＰＸＬは第１基板ＳＵＢ１上に規定された画素領域ＰＸＡに形成及び／または提供される。画素領域ＰＸＡは、第１サブ画素ＳＰ１が形成及び／または提供される第１サブ画素領域ＳＰＡ１と、第２サブ画素ＳＰ２が形成及び／または提供される第２サブ画素領域ＳＰＡ２と、第３サブ画素ＳＰ３が形成及び／または提供される第３サブ画素領域ＳＰＡ３と、を含んでもよい。
【0268】
本発明の一実施例において、第１基板ＳＵＢ１は、ベース層ＢＳＬと、上記ベース層ＢＳＬ上に提供された画素回路部ＰＣＬと、を含んでもよい。第１基板ＳＵＢ１上には表示素子層ＤＰＬが提供されてもよい。
【0269】
表示素子層ＤＰＬは、第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれの発光領域ＥＭＡの画素回路部ＰＣＬ上に提供された隔壁ＰＷと、第１及び第２電極ＲＥＬ１、ＲＥＬ２と、複数の発光素子ＬＤと、第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２と、を含んでもよい。また、表示素子層ＤＰＬは、第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれの非発光領域ＰＰＡに提供されたバンクＢＮＫを含んでもよい。
【0270】
本発明の一実施例において、隔壁ＰＷ及びバンクＢＮＫは同じ面上に提供され、同じ工程により形成されてもよい。また、本発明の一実施例において、第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２は同じ面上に提供され、同じ工程により形成されてもよい。
【0271】
発光素子ＬＤのそれぞれは長さＬ方向に両端部ＥＰ１、ＥＰ２を有することができる。発光素子ＬＤは、第１サブ画素ＳＰ１に位置する第１発光素子ＬＤ１と、第２サブ画素ＳＰ２に位置する第２発光素子ＬＤ２と、第３サブ画素ＳＰ３に位置する第３発光素子ＬＤ３と、を含んでもよい。
【0272】
本発明の一実施例において、第１～第３発光素子ＬＤ１～ＬＤ３のそれぞれは、互いに異なる色の光を放出することができる。例えば、第１発光素子ＬＤ１は赤色Ｒの光を放出し、第２発光素子ＬＤ２は緑色Ｇの光を放出し、第３発光素子ＬＤ３は青色Ｂの光を放出することができる。これにより、第１サブ画素ＳＰ１では赤色のＲ光が放出され、第２サブ画素ＳＰ２では緑色Ｇの光が放出され、第３サブ画素ＳＰ３では青色Ｂの光が放出されることができる。
【0273】
このような場合、表示素子層ＤＰＬから放出される光を特定色の光に変換する光変換パターン層（図９のＬＣＰを参照）を省略することができる。
【0274】
第２基板ＳＵＢ２は、第１～第３サブ画素ＳＰ１、ＳＰ２、ＳＰ３が配置された表示領域ＤＡをカバーするように第１基板ＳＵＢ１上に配置されてもよい。このような第２基板ＳＵＢ２は、表示パネルＤＰの上部基板（例えば、封止基板または薄膜封止層）及び／またはウィンドウ部材を構成することができる。実施例に応じて、第２基板ＳＵＢ２は硬性基板または可撓性基板であってもよく、その材料や物性は特に限定されない。また、第２基板ＳＵＢ２は第１基板ＳＵＢ１と同じ物質からなるか、または上記第１基板ＳＵＢ１と異なる物質からなってもよい。
【0275】
第２基板ＳＵＢ２は、光変換パターン層ＬＣＰが省略される場合、中間層ＣＴＬを介して第１基板ＳＵＢ１に結合することができる。
【0276】
中間層ＣＴＬは第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に提供されることができる。中間層ＣＴＬは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間で表示素子層ＤＰＬを保護し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着させることができる。中間層ＣＴＬは接着機能を遂行するために粘着性または接着性を有することができる。また、中間層ＣＴＬは第２基板ＳＵＢ２に映像が透過されるように透明な材料からなってもよい。また、中間層ＣＴＬは絶縁性材料からなってもよく、可撓性を有することもできる。
【0277】
中間層ＣＴＬの材料としては、第１基板ＳＵＢ１上の表示素子層ＤＰＬを保護し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着させる役割をすることができるものを使用するのであれば、その種類は限定されない。例えば、中間層ＣＴＬは有機物質からなってもよい。
【0278】
以上では、本発明の好ましい実施例を参照して説明したが、該当技術分野の熟練された当業者または該当技術分野に通常の知識を有する者であれば、添付の特許請求の範囲に記載された本発明の思想及び技術領域から外れない範囲内で本発明を多様に修正及び変更できることが理解できるだろう。
【0279】
従って、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるのではなく、特許請求の範囲によって定められるべきである。
【図1a】
【図1b】
【図2】
【図3a】
【図3b】
【図3c】
【図3d】
【図4】
【図5】
【図6】
【図7】
【図8a】
【図8b】
【図8c】
【図8d】
【図8e】
【図8f】
【図8g】
【図8h】
【図9】
【図10】
【図11a】
【図11b】
【図11c】
【図11d】
【図11e】
【図11f】
【図11g】
【図12】