知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-01-10
(45)【発行日】2023-01-18
(54)【発明の名称】歪補償装置および歪補償方法
(51)【国際特許分類】
H03F 1/32 20060101AFI20230111BHJP
H04B 1/04 20060101ALI20230111BHJP
【ＦＩ】
H03F1/32 158
H04B1/04 R
【請求項の数】
9
(21)【出願番号】P 2018170216
(22)【出願日】2018-09-12
(65)【公開番号】P2019083510
(43)【公開日】2019-05-30
【審査請求日】2021-06-10
(31)【優先権主張番号】P 2017211099
(32)【優先日】2017-10-31
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】ロズキン アレクサンダー ニコラビッチ
(72)【発明者】
【氏名】石川 広吉
【審査官】及川 尚人
(56)【参考文献】
【文献】米国特許出願公開第２００９／０１２９２５７（ＵＳ，Ａ１）
【文献】特開２００５－０８６４４０（ＪＰ，Ａ）
【文献】中国特許出願公開第１０１５４７１７８（ＣＮ，Ａ）
【文献】特開２００８－２５８７１３（ＪＰ，Ａ）
【文献】特表２０１２－５３１０９５（ＪＰ，Ａ）
【文献】特開２００１－２１１１３５（ＪＰ，Ａ）
【文献】特開２０１１－１８８０９３（ＪＰ，Ａ）
【文献】特開２００６－１５７２５６（ＪＰ，Ａ）
【文献】中国特許出願公開第１０５２０７６２８（ＣＮ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｆ １／３２
Ｈ０４Ｂ １／０４
(57)【特許請求の範囲】
【請求項1】
送信信号に対して周波数毎に割り当てられた複数のサブキャリア信号を入力し、前記複数のサブキャリア信号にそれぞれ複数のフィルタ係数を重畳するフィルタ部と、前記複数のフィルタ係数がそれぞれ重畳された前記複数のサブキャリア信号を周波数領域から時間領域に変換し、入力信号として出力する第１信号変換部と、
前記入力信号に歪補償係数を重畳して出力信号として出力する歪補償部と、
前記出力信号を増幅して出力する電力増幅器と、
前記入力信号又は前記複数のサブキャリア信号と前記電力増幅器からのフィードバック信号との差分をそれぞれ複数の誤差信号として生成する誤差信号生成部と、前記複数の誤差信号と前記複数のサブキャリア信号とを用いた演算式により前記複数のフィルタ係数を生成するフィルタ係数生成部とを有し、前記複数のフィルタ係数を前記フィルタ部に出力し、且つ、前記入力信号と前記複数の誤差信号の合計値とを用いた演算式により前記歪補償係数を生成して前記歪補償部に出力する制御部と、
を有することを特徴とする歪補償装置。
【請求項2】
前記制御部は、前記フィードバック信号を時間領域から周波数領域に変換する第２信号変換部をさらに有し、
前記誤差信号生成部は、前記複数のサブキャリア信号と前記周波数領域に変換された信号との差分をそれぞれ前記複数の誤差信号として生成する、
ことを特徴とする請求項１に記載の歪補償装置。
【請求項3】
前記制御部は、前記フィードバック信号に対して特定の周波数帯域の信号を通過させる帯域制限部と、
前記帯域制限部を通過した前記フィードバック信号に対して間引きを行ない、前記間引きが行なわれた前記フィードバック信号を前記第２信号変換部に出力するデシメーション部と、
を有することを特徴とする請求項２に記載の歪補償装置。
【請求項4】
前記誤差信号生成部は、前記入力信号と前記フィードバック信号との差分を示す誤差信号を生成し、
前記制御部は、
前記誤差信号を時間領域から周波数領域に変換して、複数の誤差信号を生成する第２信号変換部をさらに有する
ことを特徴とする請求項１に記載の歪補償装置。
【請求項5】
前記入力信号のピーク電力を抑圧する抑圧部をさらに有し、前記制御部は、前記抑圧部によってピーク電力が抑圧された入力信号と前記複数の誤差信号の合計値とを用いた演算式により前記歪補償係数を生成する、
ことを特徴とする請求項１に記載の歪補償装置。
【請求項6】
前記複数のサブキャリア信号であるＮ個のサブキャリア信号は、隣接するＸ個のサブキャリア毎にＭグループに分けられ（Ｎ、Ｘ、Ｍは、Ｍ＝Ｎ／Ｘを満たす整数）、前記制御部は、
Ｍを用いた演算式により、前記複数の誤差信号として、各グループにおいて前記隣接するＸ個のサブキャリア毎に同じ値に設定されたＭ個の誤差信号を生成し、
前記Ｍ個の誤差信号と前記Ｍグループのサブキャリア信号とを用いた演算式により、前記複数のフィルタ係数としてＭ個のフィルタ係数を生成し、
前記フィルタ部は、前記Ｍグループのサブキャリア信号にそれぞれ前記Ｍ個のフィルタ係数を重畳する、
ことを特徴とする請求項１から５のいずれか一項に記載の歪補償装置。
【請求項7】
前記フィルタ部は、各グループ内の乗算積がマッピングされたＭ個のテーブル、
を有し、
前記制御部は、前記Ｍ個のフィルタ係数をそれぞれ前記Ｍ個のテーブルに格納し、
前記フィルタ部は、前記制御部により更新された前記Ｍ個のテーブルを参照して、前記Ｍグループのサブキャリア信号にそれぞれ前記Ｍ個のフィルタ係数を重畳する、
ことを特徴とする請求項６に記載の歪補償装置。
【請求項8】
前記フィルタ部は、サブキャリア信号の振幅に対応するフィルタ係数を記憶し、前記複数のサブキャリア信号それぞれの振幅に対応して記憶されたフィルタ係数を出力する記憶部を含み、
前記複数のサブキャリア信号にそれぞれ前記記憶部から出力されるフィルタ係数を重畳する
ことを特徴とする請求項１に記載の歪補償装置。
【請求項9】
フィルタ機構に、送信信号に対して周波数毎に割り当てられた複数のサブキャリア信号を入力し、前記複数のサブキャリア信号にそれぞれ複数のフィルタ係数を重畳させ、
前記複数のフィルタ係数がそれぞれ重畳された前記複数のサブキャリア信号を周波数領域から時間領域に変換し、
前記時間領域に変換された信号に対してオーバーサンプリングを行ない、入力信号として出力し、
歪補償機構に、前記入力信号に歪補償係数を重畳して出力信号として電力増幅器に出力する処理を行わせ、
前記入力信号又は前記複数のサブキャリア信号と前記電力増幅器からのフィードバック信号との差分をそれぞれ複数の誤差信号として生成する誤差信号生成部と、前記複数の誤差信号と前記複数のサブキャリア信号とを用いた演算式により前記複数のフィルタ係数を生成し、
前記複数のフィルタ係数を前記フィルタ機構に出力し、且つ、前記入力信号と前記複数の誤差信号の合計値とを用いた演算式により前記歪補償係数を生成して前記歪補償機構に出力する、
処理を実行することを特徴とする歪補償方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、歪補償装置および歪補償方法に関する。
【背景技術】
【0002】
近年、マルチメディアサービス等の需要により、ネットワークを介して伝送される情報量が増大しているため、大容量の伝送方式が求められている。そして、伝送容量を大きくするための技術の１つとして、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）を用いる無線通信システムが実用化されている。ＯＦＤＭを用いる無線通信システムは、例えば、第４世代の移動通信システム、または、４Ｇシステムとも呼ばれる。４Ｇシステムの標準規格としては、ＬＴＥ（Long Term Evolution）やＬＴＥ－Ａｄｖａｎｃｅｄ（ＬＴＥ－Ａ）などが挙げられる。ＯＦＤＭを用いる無線通信システムでは、互いに直交するサブキャリアに対して用途に応じた様々な多値変調方式の信号を重畳して伝送する。
【0003】
上記無線通信システムにおいて、信号を送信する送信側には電力増幅器が使用される。電力増幅器の入出力特性は、出力が小さい場合は線形性を有し、出力が大きくなると飽和して非線形性を有する。例えば、電力増幅器を飽和領域近くの高効率で動作させる場合、電力増幅器の入出力特性は非線形性を有する。この非線形性により、相互変調歪（ＩＭＤ：InterModulation Distortion）が生じる。ＩＭＤは、振幅変調－振幅変調（ＡＭ－ＡＭ）型の歪（すなわち、「振幅歪」）、および、振幅変調－位相変調（ＡＭ－ＰＭ）型の歪（すなわち、「位相歪」）で規定される。ＩＭＤが生じると、隣接チャネルへ不要な歪成分が漏洩し、送信信号の周波数帯域内および帯域外に歪が発生する（以後、送信信号の周波数帯域内を「帯域内」、送信信号の周波数帯域外を「帯域外」と記載する）。その結果、混信の原因になる。
【0004】
そこで、電力増幅器のＩＭＤを補償する手法として、ディジタルプリディストーション（ＤＰＤ；Digital Pre-Distortion）が挙げられる。ＤＰＤとは、電力増幅器に入力される前の信号に対して、電力増幅器の非線形性の歪特性とは逆特性の歪成分として、歪補償係数を重畳する処理である。歪補償係数は、電力増幅器に入力される信号の瞬時電力に基づいて、ＬＵＴ（Look Up Table）から参照される。
【先行技術文献】
【非特許文献】
【0005】
【文献】L. Ding et al, “A Robust Digital Baseband Predistorter Constructed Using Memory Polynomials,” IEEE TRANSACTIONS ON COMMUNICATIONS, VOL. 52, NO. 1, pp. 159-165, January 2004.
【文献】L. Ding et al, “A MEMORY POLYNOMIAL PREDISTORTER IMPLEMENTED USING TMS320C67XX,” Proceedings of Texas Instruments Developer Conference, 2004.
【文献】O. Hammi et al, “Digital Sub-band Filtering Predistorter Architecture for Wireless Transmitters,” IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL. 53, NO. 5, pp. 1643-1652, MAY 2005.
【文献】Hsin-Hung Chen et al, “Joint Polynomial and Look-Up-Table Predistortion Power Amplifier Linearization,” IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-II: EXPRESS BRIEFS, VOL. 53, NO. 8, 612-616, AUGUST 2006.
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、電力増幅器のＩＭＤには、瞬時電力に基づいた帯域内および帯域外のＩＭＤだけでなく、メモリ効果から生じる帯域内のＩＭＤが存在する。これは、電力増幅器の出力が、電力増幅器に現在入力される信号（瞬時電力）の値だけでなく、電力増幅器に過去に入力された信号の値（履歴）に依存することにより生じる歪である。そこで、メモリ効果から生じる歪も補償するために、ＤＰＤにメモリ多項式を採用する場合がある（非特許文献１～４を参照）。しかし、ＤＰＤにメモリ多項式を採用する場合、歪を補償するときの演算量が膨大になり、演算等の信号処理による消費電力が増大する。
【0007】
本願に開示の技術は、歪を補償するときの信号処理による消費電力の増大を抑制する。
【課題を解決するための手段】
【0008】
１つの態様では、歪補償装置は、フィルタ部と、第１信号変換部と、オーバーサンプリング部と、歪補償部と、電力増幅器と、制御部と、を有する。フィルタ部は、送信信号に対して周波数毎に割り当てられた複数のサブキャリア信号を入力し、複数のサブキャリア信号にそれぞれ複数のフィルタ係数を重畳する。第１信号変換部は、複数のフィルタ係数がそれぞれ重畳された複数のサブキャリア信号を周波数領域から時間領域に変換する。オーバーサンプリング部は、時間領域に変換された信号に対してオーバーサンプリングを行ない、入力信号として出力する。歪補償部は、入力信号に歪補償係数を重畳して出力信号として出力する。電力増幅器は、出力信号を増幅して出力する。制御部は、入力信号又は複数のサブキャリア信号と電力増幅器からのフィードバック信号との差分をそれぞれ複数の誤差信号として生成する誤差信号生成部と、複数の誤差信号と複数のサブキャリア信号とを用いた演算式により複数のフィルタ係数を生成するフィルタ係数生成部とを有し、複数のフィルタ係数をフィルタ部に出力し、且つ、入力信号と複数の誤差信号の合計値とを用いた演算式により歪補償係数を生成して歪補償部に出力する。
【発明の効果】
【0009】
１つの側面では、歪を補償するときの信号処理による消費電力の増大を抑制することができる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
以下に、本願の開示する歪補償装置および歪補償方法の実施例を、図面に基づいて詳細に説明する。なお、以下の実施例は開示の技術を限定するものではない。
【0012】
ここで、本実施例に係る歪補償装置について説明する前に、参考例における歪補償装置について説明する。
【0013】
［参考例］
図１９は、参考例における送信装置３００の構成の一例を示すブロック図である。送信装置３００は、送信信号に発生するＩＭＤを補償する歪補償装置を備える。
図１９は、参考例における送信装置３００の構成の一例を示すブロック図である。送信装置３００は、送信信号に発生するＩＭＤを補償する歪補償装置を備える。
【0014】
図１９に示すように、送信装置３００は、逆フーリエ変換（ＩＦＦＴ：Inverse Fast Fourier Transform）部３０１、および、オーバーサンプリング部３０２を有する。更に、送信装置３００は、メモリ多項式を用いたディジタルプリディストーション（ＤＰＤ）部３０３を有する。以下、メモリ多項式を用いたＤＰＤ部３０３を「Ｍ－Ｐ ＤＰＤ部３０３」と記載する。
【0015】
更に、送信装置３００は、デジタルアナログ変換器（ＤＡＣ）３０４、アップコンバータ３０５、高電力増幅器（ＨＰＡ）３０６、方向性結合器３０７、ダウンコンバータ３０８、アナログデジタル変換器（ＡＤＣ）３０９、および、制御部３１０を有する。
【0016】
ＩＦＦＴ部３０１は、マッピングされた送信信号（ベクトル）ｄを入力する。送信信号ｄは、デジタル信号であり、かつ、周波数の異なるＮ個のサブキャリアに割り当てられた信号（以下、「サブキャリア信号」と記載する）である。ここで、Ｎ個のサブキャリア信号ｄをサブキャリア信号ｄ０～ｄＮ－１と記載する。
【0017】
ＩＦＦＴ部３０１は、Ｎ個のサブキャリア信号ｄ０～ｄＮ－１の変調シンボルに対して、ＩＦＦＴを行なう。これにより、Ｎ個のサブキャリア信号のシンボルが、周波数領域の変調シンボルから、時間領域の有効シンボルに変換される。ＩＦＦＴ部３０１は、ＩＦＦＴが行なわれた信号をＯＦＤＭ信号としてオーバーサンプリング部３０２に出力する。
【0018】
オーバーサンプリング部３０２は、ＩＦＦＴ部３０１から出力されたＯＦＤＭ信号を入力し、入力したＯＦＤＭ信号に対して係数Ｌ（例えばＬ＝４）でオーバーサンプリングを行なう。オーバーサンプリング部３０２は、オーバーサンプリングを行なったＯＦＤＭ信号を入力信号ｘ（ｎ）としてＭ－Ｐ ＤＰＤ部３０３および制御部３１０に出力する。
【0019】
ここで、入力信号ｘ（ｎ）は、式（１）により表される。式（１）において、ｊは、虚数単位を表す。Δｆは、サブキャリア間隔であり、１／ＮＴを表す。ＮＴは、シンボル長を表す。
【0020】
【数1】
【0021】
Ｍ－Ｐ ＤＰＤ部３０３は、オーバーサンプリング部３０２から出力された入力信号ｘ（ｎ）を入力し、入力した入力信号ｘ（ｎ）に対して、メモリ多項式を用いたＤＰＤを行なう（非特許文献１～４を参照）。
【0022】
具体的には、Ｍ－Ｐ ＤＰＤ部３０３は、制御部３１０から出力された歪補償係数ａｋｑを受け取る。そして、Ｍ－Ｐ ＤＰＤ部３０３は、入力信号ｘ（ｎ）に歪補償係数ａｋｑを重畳（乗算）する。歪補償係数ａｋｑは、ＨＰＡ３０６の非線形性の歪特性とは逆特性の歪成分に相当する。Ｍ－Ｐ ＤＰＤ部３０３は、歪補償係数ａｋｑが重畳された入力信号ｘ（ｎ）を出力信号ｚ（ｎ）としてＤＡＣ３０４に出力する。
【0023】
ここで、出力信号ｚ（ｎ）は、式（２）により表される。式（２）において、ａｋｑは、上述の歪補償係数である。Ｋは、仮定する非線形歪の最高次の次数であり、Ｑは、メモリの深さ（時間軸方向）を表す。メモリ多項式を用いたＤＰＤにおいて、例えば、Ｑ＝２、Ｋ＝５である（非特許文献１）。
【0024】
【数2】
【0025】
また、式（２）を展開した場合、出力信号ｚ（ｎ）は、式（３）により表される。
【0026】
【数3】
【0027】
ＤＡＣ３０４は、Ｍ－Ｐ ＤＰＤ部３０３から出力されたデジタル信号である出力信号ｚ（ｎ）を入力する。ＤＡＣ３０４は、入力した出力信号ｚ（ｎ）をアナログ信号に変換し、アップコンバータ３０５に出力する。
【0028】
アップコンバータ３０５は、ＤＡＣ３０４から出力された信号を入力する。アップコンバータ３０５は、入力した信号をアップコンバートすることにより、無線周波数（ＲＦ）の信号に変換し、ＨＰＡ３０６に出力する。
【0029】
ＨＰＡ３０６は、アップコンバータ３０５から出力された信号の電力を増幅し、方向性結合器３０７に出力する。ここで、ＨＰＡ３０６では相互変調歪（ＩＭＤ）が発生するが、Ｍ－Ｐ ＤＰＤ部３０３（Ｑ＝２）が、オーバーサンプリング後の入力信号ｘ（ｎ）に歪補償係数ａｋｑを重畳している。このため、ＨＰＡ３０６から出力される信号は、瞬時電力に基づいた帯域内および帯域外のＩＭＤと、メモリ効果から生じる帯域内のＩＭＤとが補償された信号となる。
【0030】
方向性結合器３０７は、ＨＰＡ３０６から出力された信号をアンテナに出力する。アンテナは、方向性結合器３０７から出力された信号を送信する。また、方向性結合器３０７は、ＨＰＡ３０６から出力された信号を分配し、ダウンコンバータ３０８に出力する。
【0031】
ダウンコンバータ３０８は、方向性結合器３０７から出力された信号を入力する。ダウンコンバータ３０８は、入力した信号をダウンコンバートし、ＡＤＣ３０９に出力する。
【0032】
ＡＤＣ３０９は、ダウンコンバータ３０８から出力された信号を入力する。ＡＤＣ３０９は、入力した信号をデジタル信号に変換し、フィードバック信号ｙ（ｎ）として制御部３１０に出力する。
【0033】
制御部３１０は、オーバーサンプリング部３０２から出力された入力信号ｘ（ｎ）を入力し、ＡＤＣ３０９から出力されたフィードバック信号ｙ（ｎ）を入力する。制御部３１０は、入力した入力信号ｘ（ｎ）とフィードバック信号ｙ（ｎ）との差分を算出し、誤差信号ε（ｎ）として生成する。
【0034】
ここで、誤差信号ε（ｎ）は、式（４）により表される。
【0035】
【数4】
【0036】
制御部３１０は、ＬＭＳ（Least Mean Square）アルゴリズム等を用いた適応信号処理によって誤差信号ε（ｎ）が最小となるように、歪補償係数ａｋｑを算出する。制御部３１０は、算出した歪補償係数ａｋｑをＭ－Ｐ ＤＰＤ部３０３に出力する。
【0037】
ここで、歪補償係数ａｋｑは、式（５）により表される。式（５）において、＊は、複素共役であり、μｋは、アルゴリズムの収束速度と残留誤差との間のトレードオフを制御するために用いられるステップサイズパラメータである。
【0038】
【数5】
【0039】
このように、Ｍ－Ｐ ＤＰＤ部３０３および制御部３１０は、送信装置３００の送信信号に発生するＩＭＤを補償する。すなわち、参考例における歪補償装置は、少なくともＭ－Ｐ ＤＰＤ部３０３および制御部３１０を含む。ここで、ＨＰＡ３０６のような電力増幅器のＩＭＤには、瞬時電力に基づいた帯域内および帯域外のＩＭＤだけでなく、メモリ効果から生じる帯域内のＩＭＤが存在する。これは、電力増幅器の出力が、電力増幅器に現在入力される信号（瞬時電力）の値だけでなく、電力増幅器に過去に入力された信号の値（履歴）に依存することにより生じる歪である。そこで、メモリ効果から生じる歪も補償するために、参考例における歪補償装置のように、ＤＰＤにメモリ多項式を採用する場合がある。しかし、ＤＰＤにメモリ多項式を採用する場合、歪を補償するときの演算量が膨大になり、演算等の信号処理による消費電力が増大する。
【0040】
そこで、本実施例に係る歪補償装置では、帯域内のＩＭＤが高域側と低域側とでインバランスであることに着目し、送信信号に対して周波数毎に重みを重畳する。例えば、後述のサブバンド有限インパルス応答（ＦＩＲ）フィルタが、送信信号に対して周波数毎に割り当てられた複数のサブキャリア信号を入力し、複数のサブキャリア信号に対して、重みとしてフィルタ係数を重畳する。これにより、結果的に、メモリ効果から生じる帯域内のＩＭＤを補償することができる。
【0041】
また、本実施例に係る歪補償装置では、メモリ効果から生じる帯域内のＩＭＤを後述のサブバンドＦＩＲフィルタが補償することにより、歪を補償するときの演算量が低減される。これにより、本実施例に係る歪補償装置では、参考例における歪補償装置と比べて、すなわち、ＤＰＤにメモリ多項式を採用する場合と比べて、演算等の信号処理による消費電力を低減することが可能である。
【0042】
また、本実施例に係る歪補償装置では、後述のメモリレス（すなわち、メモリ効果レス）のＤＰＤ部が入力信号ｘ（ｎ）に歪補償係数ａｋｑを重畳することにより、瞬時電力に基づいた帯域内および帯域外のＩＭＤを補償する。これにより、本実施例に係る歪補償装置では、参考例における歪補償装置と同レベルのエラーベクトル振幅（ＥＶＭ）および隣接チャネル漏洩電力比（ＡＣＬＲ：Adjacent Channel Leakage Ratio）を維持することができる。
【実施例1】
【0043】
図１は、実施例１に係る送信装置１００の構成の一例を示すブロック図である。
【0044】
図１に示すように、送信装置１００は、サブバンドＦＩＲフィルタ１０１、ＩＦＦＴ部１０２、オーバーサンプリング部１０３、および、ＣＦＲ（Crest Factor Reduction）部１０４を有する。サブバンドＦＩＲフィルタ１０１は、「フィルタ部」の一例である。ＩＦＦＴ部１０２は、「第１信号変換部」の一例である。
【0045】
更に、送信装置１００は、メモリレスのＤＰＤ部１０５を有する。メモリレスのＤＰＤ部１０５は、メモリ効果の影響を補償しない通常のＤＰＤを行なう。以下、メモリレスのＤＰＤ部１０５を「Ｍ－Ｌ ＤＰＤ部１０５」と記載する。Ｍ－Ｌ ＤＰＤ部１０５は、「歪補償部」の一例である。
【0046】
更に、送信装置１００は、ＤＡＣ１０６、アップコンバータ１０７、ＨＰＡ１０８、方向性結合器１０９、ダウンコンバータ１１０、ＡＤＣ１１１、および、制御部１１２を有する。この送信装置１００は、送信信号に発生するＩＭＤを補償する歪補償装置を備える。すなわち、送信装置１００は、少なくともサブバンドＦＩＲフィルタ１０１、Ｍ－Ｌ ＤＰＤ部１０５および制御部１１２を含む歪補償装置を備える。
【0047】
サブバンドＦＩＲフィルタ１０１は、マッピングされた送信信号（ベクトル）ｄを入力する。マッピングされた送信信号ｄは、デジタル信号であり、かつ、周波数の異なるＮ個のサブキャリアに割り当てられた信号（以下、「サブキャリア信号」と記載する）である。ここで、Ｎ個のサブキャリア信号ｄをサブキャリア信号ｄ０～ｄＮ－１と記載し、ｋ番目のサブキャリア信号ｄをサブキャリア信号ｄｋと記載する。
【0048】
また、サブバンドＦＩＲフィルタ１０１は、制御部１１２から出力された重みであるＮ個のフィルタ係数ｗを入力する。ここで、Ｎ個のフィルタ係数ｗをフィルタ係数ｗ０～ｗＮ－１と記載し、ｋ番目のフィルタ係数ｗをフィルタ係数ｗｋと記載する。
【0049】
サブバンドＦＩＲフィルタ１０１は、Ｎ個のサブキャリア信号ｄ０～ｄＮ－１にそれぞれＮ個のフィルタ係数ｗ０～ｗＮ－１を重畳（乗算）する。
【0050】
【0051】
サブバンドＦＩＲフィルタ１０１は、図２に示すような１タップ構成である。この場合、サブバンドＦＩＲフィルタ１０１は、Ｎ個の乗算器１２０を有する。例えば、Ｎ個の乗算器１２０のうちのｋ番目の乗算器１２０は、Ｎ個のサブキャリア信号ｄ０～ｄＮ－１のうちのｋ番目のサブキャリア信号ｄｋと、Ｎ個のフィルタ係数ｗ０～ｗＮ－１のうちのｋ番目のフィルタ係数ｗｋとを入力する。そして、ｋ番目の乗算器１２０は、ｋ番目のサブキャリア信号ｄｋにｋ番目のフィルタ係数ｗｋを乗算する。
【0052】
または、サブバンドＦＩＲフィルタ１０１は、図３に示すようなｍタップ構成でもよい。この場合、サブバンドＦＩＲフィルタ１０１は、ｍタップの乗算器１２１、（ｍ－１）個の遅延器１２２、および、（ｍ－１）個の加算器１２３を有している。ｍタップの乗算器１２１は、０番目から（ｍ－１）番目まで並列に設けられている。（ｍ－１）個の遅延器１２２は、直列に接続され、信号を時間τで遅延する。（ｍ－１）個の遅延器１２２の出力は、それぞれ、ｍタップの乗算器１２１のうちの１番目から（ｍ－１）番目までの乗算器１２１の入力に接続されている。（ｍ－１）個の加算器１２３は直列に接続されている。ｋ番目のサブキャリア信号ｄｋには、ｍ個の乗算器１２１によりフィルタ係数ｗｋとしてフィルタ係数ｗｋ（０）～ｗｋ（ｍ－１）が乗算され、ｍ個の乗算器１２１の出力は（ｍ－１）個の加算器１２３により合成される。
【0053】
図１において、サブバンドＦＩＲフィルタ１０１は、Ｎ個のフィルタ係数ｗ０～ｗＮ－１がそれぞれ重畳されたＮ個のサブキャリア信号ｄ０～ｄＮ－１をＩＦＦＴ部１０２に出力する。
【0054】
ＩＦＦＴ部１０２は、サブバンドＦＩＲフィルタ１０１から出力されたＮ個のサブキャリア信号を入力する。ＩＦＦＴ部１０２は、Ｎ個のサブキャリア信号の変調シンボルに対して、ＩＦＦＴを行なう。これにより、Ｎ個のサブキャリア信号のシンボルが、周波数領域の変調シンボルから、時間領域の有効シンボルに変換される。ＩＦＦＴ部１０２は、ＩＦＦＴが行なわれた信号をＯＦＤＭ信号としてオーバーサンプリング部１０３に出力する。
【0055】
オーバーサンプリング部１０３は、ＩＦＦＴ部１０２から出力されたＯＦＤＭ信号を入力し、入力したＯＦＤＭ信号に対して係数Ｌでオーバーサンプリングを行なう。オーバーサンプリング部１０３は、オーバーサンプリングを行なったＯＦＤＭ信号を入力信号ｘ（ｎ）として、ＣＦＲ部１０４を介してＭ－Ｌ ＤＰＤ部１０５および制御部１１２に出力する。入力信号ｘ（ｎ）がＣＦＲ部１０４を通過することにより、入力信号ｘ（ｎ）のピーク電力がクリッピング等により抑圧される。
【0056】
Ｍ－Ｌ ＤＰＤ部１０５は、オーバーサンプリング部１０３からＣＦＲ部１０４を介して出力された入力信号ｘ（ｎ）を入力し、入力した入力信号ｘ（ｎ）に歪補償係数ａｋを重畳する。
【0057】
具体的には、Ｍ－Ｌ ＤＰＤ部１０５は、制御部１１２から出力された歪補償係数ａｋを受け取る。そして、Ｍ－Ｌ ＤＰＤ部１０５は、入力信号ｘ（ｎ）に歪補償係数ａｋを重畳（乗算）する。歪補償係数ａｋは、ＨＰＡ１０８の非線形性の歪特性とは逆特性の歪成分に相当する。Ｍ－Ｌ ＤＰＤ部１０５は、歪補償係数ａｋが重畳された入力信号ｘ（ｎ）を出力信号ｚ（ｎ）としてＤＡＣ１０６に出力する。
【0058】
ここで、メモリレスのＤＰＤでは、上述の式（２）のＱは０となるため（Ｑ＝０）、本実施例では、上述の式（２）、（３）の歪補償係数ａｋｑを歪補償係数ａｋと記載する。
【0059】
ＤＡＣ１０６は、Ｍ－Ｌ ＤＰＤ部１０５から出力されたデジタル信号である出力信号ｚ（ｎ）を入力する。ＤＡＣ１０６は、入力した出力信号ｚ（ｎ）をアナログ信号に変換し、アップコンバータ１０７に出力する。
【0060】
アップコンバータ１０７は、ＤＡＣ１０６から出力された信号を入力する。アップコンバータ１０７は、入力した信号をアップコンバートすることにより、無線周波数（ＲＦ）の信号に変換し、ＨＰＡ１０８に出力する。
【0061】
ＨＰＡ１０８は、アップコンバータ１０７から出力された信号の電力を増幅し、方向性結合器１０９に出力する。ここで、ＨＰＡ１０８では相互変調歪（ＩＭＤ）が発生するが、サブバンドＦＩＲフィルタ１０１が、Ｎ個のサブキャリア信号ｄ０～ｄＮ－１にそれぞれＮ個のフィルタ係数ｗ０～ｗＮ－１を重畳している。このため、ＨＰＡ１０８から出力される信号は、結果的に、メモリ効果から生じる帯域内のＩＭＤが補償された信号となる。また、Ｍ－Ｌ ＤＰＤ部１０５（Ｑ＝０）が、オーバーサンプリング後の入力信号ｘ（ｎ）に歪補償係数ａｋを重畳している。このため、ＨＰＡ１０８から出力される信号は、瞬時電力に基づいた帯域内および帯域外のＩＭＤが補償された信号となる。
【0062】
方向性結合器１０９は、ＨＰＡ１０８から出力された信号をアンテナに出力する。アンテナは、方向性結合器１０９から出力された信号を送信する。また、方向性結合器１０９は、ＨＰＡ１０８から出力された信号を分配し、ダウンコンバータ１１０に出力する。
【0063】
ダウンコンバータ１１０は、方向性結合器１０９から出力された信号を入力する。ダウンコンバータ１１０は、入力した信号をダウンコンバートし、ＡＤＣ１１１に出力する。
【0064】
ＡＤＣ１１１は、ダウンコンバータ１１０から出力された信号を入力する。ＡＤＣ１１１は、入力した信号をデジタル信号に変換し、フィードバック信号ｙ（ｎ）として制御部１１２に出力する。
【0065】
制御部１１２は、ＣＦＲ部１０４から出力された入力信号ｘ（ｎ）を入力する。また、制御部１１２は、ＡＤＣ１１１から出力されたフィードバック信号ｙ（ｎ）を入力する。制御部１１２は、上述の式（４）を用いて、入力信号ｘ（ｎ）とフィードバック信号ｙ（ｎ）との差分を算出し、誤差信号ε（ｎ）として生成する。そして、制御部１１２は、ＬＭＳアルゴリズム等を用いた適応信号処理によって誤差信号ε（ｎ）が最小となるように、上述の式（５）を用いて、歪補償係数ａｋを算出する。制御部１１２は、算出した歪補償係数ａｋをＭ－Ｌ ＤＰＤ部１０５に出力する。
【0066】
ここで、メモリレスのＤＰＤでは、上述の式（２）のＱは０となるため（Ｑ＝０）、本実施例では、上述の式（５）の歪補償係数ａｋｑを歪補償係数ａｋと記載する。
【0067】
また、制御部１１２は、マッピングされた送信信号（ベクトル）ｄを入力する。上述のように、送信信号ｄは、周波数の異なるＮ個のサブキャリアに割り当てられたサブキャリア信号ｄ０～ｄＮ－１である。そして、制御部１１２は、送信信号ｄであるＮ個のサブキャリア信号ｄ０～ｄＮ－１と、フィードバック信号ｙ（ｎ）とを用いた演算式（後述の式（６）、式（７））により、Ｎ個のフィルタ係数ｗ０～ｗＮ－１を生成する。
【0068】
制御部１１２は、例えば、図４に示す構成により、Ｎ個のフィルタ係数ｗ０～ｗＮ－１を生成する。
【0069】
図４は、実施例１に係る歪補償装置の制御部１１２の構成の一例を示す図である。図４に示すように、制御部１１２は、フーリエ変換（ＦＦＴ：Fast Fourier Transform）部１３１、誤差信号生成部１３２、および、フィルタ係数生成部１３３を有する。ＦＦＴ部１３１は、「第２信号変換部」の一例である。
【0070】
ＦＦＴ部１３１は、ＡＤＣ１１１から出力されたフィードバック信号ｙ（ｎ）を入力する。そして、ＦＦＴ部１３１は、フィードバック信号ｙ（ｎ）を時間領域から周波数領域に変換し、周波数領域に変換された信号ｄ＾
０～ｄ＾
Ｎ－１を誤差信号生成部１３２に出力する。
【0071】
誤差信号生成部１３２は、送信信号ｄであるＮ個のサブキャリア信号ｄ０～ｄＮ－１を入力する。また、誤差信号生成部１３２は、ＦＦＴ部１３１から出力された信号ｄ＾
０～ｄ＾
Ｎ－１を入力する。この誤差信号生成部１３２は、Ｎ個の減算器を有する。Ｎ個の減算器は、Ｎ個のサブキャリア信号ｄ０～ｄＮ－１と信号ｄ＾
０～ｄ＾
Ｎ－１との差分を算出し、それぞれＮ個の誤差信号ε０（ｎ）～εＮ－１（ｎ）として出力する。
【0072】
ここで、Ｎ個の誤差信号ε０（ｎ）～εＮ－１（ｎ）のうちのｋ番目の誤差信号εｋ（ｎ）は、式（６）により表される。
【0073】
【数6】
【0074】
フィルタ係数生成部１３３は、送信信号ｄであるＮ個のサブキャリア信号ｄ０～ｄＮ－１を入力する。また、フィルタ係数生成部１３３は、誤差信号生成部１３２から出力されたＮ個の誤差信号ε０（ｎ）～εＮ－１（ｎ）を入力する。フィルタ係数生成部１３３は、Ｎ個の誤差信号ε０（ｎ）～εＮ－１（ｎ）とＮ個のサブキャリア信号ｄ０～ｄＮ－１とを用いた演算式により、Ｎ個のフィルタ係数ｗ０～ｗＮ－１を生成する。フィルタ係数生成部１３３は、生成したＮ個のフィルタ係数ｗ０～ｗＮ－１をサブバンドＦＩＲフィルタ１０１に出力する。
【0075】
ここで、Ｎ個のフィルタ係数ｗ０～ｗＮ－１のうちのｋ番目のフィルタ係数ｗｋは、式（７）により表される。式（７）において、＊は、複素共役であり、μｋは、アルゴリズムの収束速度と残留誤差との間のトレードオフを制御するために用いられるステップサイズパラメータである。
【0076】
【数7】
【0077】
図５は、実施例１に係る歪補償装置の処理（歪補償方法）の一例を示すフローチャートである。
【0078】
まず、ＦＩＲフィルタ処理（ステップＳ１０１）が行なわれる。この処理において、サブバンドＦＩＲフィルタ１０１は、送信信号ｄに対して周波数毎に割り当てられたＮ個のサブキャリア信号ｄ０～ｄＮ－１を入力し、Ｎ個のサブキャリア信号ｄ０～ｄＮ－１にそれぞれＮ個のフィルタ係数ｗ０～ｗＮ－１を重畳する。
【0079】
次に、ＩＦＦＴ処理（ステップＳ１０２）が行なわれる。この処理において、ＩＦＦＴ部１０２は、Ｎ個のフィルタ係数ｗ０～ｗＮ－１がそれぞれ重畳されたＮ個のサブキャリア信号ｄ０～ｄＮ－１を周波数領域から時間領域に変換する。
【0080】
次に、オーバーサンプリング処理（ステップＳ１０３）が行なわれる。この処理において、オーバーサンプリング部１０３は、時間領域に変換された信号に対してオーバーサンプリングを行ない、入力信号ｘ（ｎ）として、ＣＦＲ部１０４を介してＭ－Ｌ ＤＰＤ部１０５および制御部１１２に出力する。
【0081】
次に、ＤＰＤ処理（ステップＳ１０４）が行なわれる。この処理において、Ｍ－Ｌ ＤＰＤ部１０５は、入力信号ｘ（ｎ）に歪補償係数ａｋを重畳して出力信号ｚ（ｎ）としてＤＡＣ１０６に出力する。
【0082】
次に、増幅出力処理（ステップＳ１０５）が行なわれる。この処理において、ＤＡＣ１０６は、出力信号ｚ（ｎ）をアナログ信号に変換し、アップコンバータ１０７を介してＨＰＡ１０８に出力する。ＨＰＡ１０８は、アップコンバータ１０７から出力された信号の電力を増幅して出力する。方向性結合器１０９は、ＨＰＡ１０８から出力された信号をアンテナに出力すると共に、ダウンコンバータ１１０を介してＡＤＣ１１１に出力する。ＡＤＣ１１１は、ダウンコンバータ１１０から出力された信号をデジタル信号に変換し、フィードバック信号ｙ（ｎ）として制御部１１２に出力する。
【0083】
次に、係数生成処理（ステップＳ１０６）が行なわれる。この処理において、制御部１１２は、Ｎ個のサブキャリア信号ｄ０～ｄＮ－１とフィードバック信号ｙ（ｎ）とを用いた演算式（上述の式（６）、式（７）を参照）により、Ｎ個のフィルタ係数ｗ０～ｗＮ－１を生成して、サブバンドＦＩＲフィルタ１０１に出力する。制御部１１２は、入力信号ｘ（ｎ）とフィードバック信号ｙ（ｎ）とを用いた演算式（上述の式（４）、式（５）を参照）により歪補償係数ａｋを生成してＭ－Ｌ ＤＰＤ部１０５に出力する。
【0084】
以上の説明により、実施例１に係る歪補償装置では、サブバンドＦＩＲフィルタ１０１が、送信信号ｄに対して周波数毎に割り当てられたＮ個のサブキャリア信号ｄ０～ｄＮ－１を入力し、Ｎ個のサブキャリア信号ｄ０～ｄＮ－１にそれぞれフィルタ係数ｗ０～ｗＮ－１を重畳する。これにより、結果的に、メモリ効果から生じる帯域内のＩＭＤを補償することができる。
【0085】
また、実施例１に係る歪補償装置では、メモリ効果から生じる帯域内のＩＭＤをサブバンドＦＩＲフィルタ１０１が補償することにより、歪を補償するときの演算量が低減される。これにより、実施例１に係る歪補償装置では、参考例における歪補償装置３００と比べて、すなわち、ＤＰＤにメモリ多項式を採用する場合と比べて、演算等の信号処理による消費電力を低減することができる。
【0086】
また、実施例１に係る歪補償装置では、Ｍ－Ｌ ＤＰＤ部１０５が、オーバーサンプリング後の入力信号ｘ（ｎ）に歪補償係数ａｋを重畳することにより、瞬時電力に基づいた帯域内および帯域外のＩＭＤを補償する。これにより、実施例１に係る歪補償装置では、参考例における歪補償装置と同レベルのＥＶＭおよびＡＣＬＲを維持することができる。
【実施例2】
【0087】
実施例１に係る歪補償装置では、制御部１１２は、図４に示す構成により、Ｎ個のフィルタ係数ｗ０～ｗＮ－１を生成しているが、これに限定されない。例えば、実施例２に係る歪補償装置では、制御部１１２は、以下の構成により、Ｎ個のフィルタ係数ｗ０～ｗＮ－１を生成してもよい。実施例２では、実施例１と同じ部分には同じ符号を付し、その説明を省略する。
【0088】
図６は、実施例２に係る歪補償装置の制御部１１２の構成の一例を示す図である。図６に示すように、制御部１１２は、図４の構成に対して、更に、バンドパスフィルタ（ＢＰＦ）１３４、および、デシメーション部１３５を有する。ＢＰＦ１３４は、「帯域制限部」の一例である。
【0089】
ＢＰＦ１３４は、ＡＤＣ１１１から出力されたフィードバック信号ｙ（ｎ）を入力する。そして、ＢＰＦ１３４は、フィードバック信号ｙ（ｎ）に対して特定の周波数帯域の信号を通過させ、それ以外の周波数帯域の信号を減衰させる。
【0090】
デシメーション部１３５は、ＢＰＦ１３４を通過したフィードバック信号ｙ（ｎ）に対して間引きを行なう。そして、デシメーション部１３５は、間引きが行なわれたフィードバック信号ｙ（ｎ）をＦＦＴ部１３１に出力する。
【0091】
ＦＦＴ部１３１は、デシメーション部１３５から出力されたフィードバック信号ｙ（ｎ）を入力する。そして、ＦＦＴ部１３１は、フィードバック信号ｙ（ｎ）を時間領域から周波数領域に変換し、周波数領域に変換された信号ｄ＾
０～ｄ＾
Ｎ－１を誤差信号生成部１３２に出力する。誤差信号生成部１３２は、送信信号ｄであるＮ個のサブキャリア信号ｄ０～ｄＮ－１と、ＦＦＴ部１３１から出力された信号ｄ＾
０～ｄ＾
Ｎ－１との差分を算出し、それぞれＮ個の誤差信号ε０（ｎ）～εＮ－１（ｎ）として出力する。フィルタ係数生成部１３３は、送信信号ｄであるＮ個のサブキャリア信号ｄ０～ｄＮ－１と、誤差信号生成部１３２から出力されたＮ個の誤差信号ε０（ｎ）～εＮ－１（ｎ）とを用いた演算式（上述の式（７））により、Ｎ個のフィルタ係数ｗ０～ｗＮ－１を生成する。フィルタ係数生成部１３３は、生成したＮ個のフィルタ係数ｗ０～ｗＮ－１をサブバンドＦＩＲフィルタ１０１に出力する。
【0092】
信号がオーバーサンプリングされたままである場合、サンプリング周波数が高く、その後の信号処理の規模がオーバーサンプリングしない場合よりも大きくなる。このため、ＢＰＦ１３４を通過したフィードバック信号ｙ（ｎ）に対して間引きが行なわれる。これにより、図６に示す制御部１１２は、図４の構成に対して、ＦＦＴ部１３１のサイズを低減することができる。
【実施例3】
【0093】
実施例１、２に係る歪補償装置では、制御部１１２は、図４、６に示す構成により、Ｎ個のフィルタ係数ｗ０～ｗＮ－１を生成しているが、これに限定されない。例えば、実施例３に係る歪補償装置では、制御部１１２は、以下の構成により、Ｎ個のフィルタ係数ｗ０～ｗＮ－１を生成してもよい。実施例３では、実施例１、２と同じ部分には同じ符号を付し、その説明を省略する。
【0094】
図７は、実施例３に係る歪補償装置の制御部１１２の構成の一例を示す図である。図７に示すように、制御部１１２は、誤差信号生成部１４１、ＦＦＴ部１４２、および、フィルタ係数生成部１４３を有する。ＦＦＴ部１４２は、「第２信号変換部」の一例である。
【0095】
誤差信号生成部１４１は、オーバーサンプリング部１０３から出力された入力信号ｘ（ｎ）を入力する。また、誤差信号生成部１４１は、ＡＤＣ１１１から出力されたフィードバック信号ｙ（ｎ）を入力する。この誤差信号生成部１４１は、減算器である。誤差信号生成部１４１は、入力信号ｘ（ｎ）とフィードバック信号ｙ（ｎ）との差分を算出し、誤差信号εとして出力する。
【0096】
ＦＦＴ部１４２は、誤差信号生成部１４１から出力された誤差信号εを入力する。そして、ＦＦＴ部１４２は、誤差信号εを時間領域から周波数領域に変換し、周波数領域に変換されたＮ個の信号ε０（ｎ）～εＮ－１（ｎ）を誤差信号としてフィルタ係数生成部１４３に出力する。
【0097】
フィルタ係数生成部１４３は、送信信号ｄであるＮ個のサブキャリア信号ｄ０～ｄＮ－１を入力する。また、フィルタ係数生成部１４３は、ＦＦＴ部１４２から出力されたＮ個の誤差信号ε０（ｎ）～εＮ－１（ｎ）を入力する。フィルタ係数生成部１４３は、Ｎ個の誤差信号ε０（ｎ）～εＮ－１（ｎ）とＮ個のサブキャリア信号ｄ０～ｄＮ－１とを用いた演算式（上述の式（７）を参照）により、Ｎ個のフィルタ係数ｗ０～ｗＮ－１を生成する。フィルタ係数生成部１４３は、生成したＮ個のフィルタ係数ｗ０～ｗＮ－１をサブバンドＦＩＲフィルタ１０１に出力する。
【実施例4】
【0098】
実施例１～３に係る歪補償装置では、制御部１１２は、入力信号ｘ（ｎ）とフィードバック信号ｙ（ｎ）とを用いた演算式（上述の式（４）、式（５））により、歪補償係数ａｋを生成しているが、これに限定されない。例えば、実施例４に係る歪補償装置では、制御部１１２は、実施例１～３に示したＮ個の誤差信号ε０（ｎ）～εＮ－１（ｎ）を用いて、歪補償係数ａｋを生成してもよい。実施例４では、実施例１～３と同じ部分には同じ符号を付し、その説明を省略する。
【0099】
【0100】
ここで、誤差信号ε（ｎ）は、上述の式（４）に代えて、式（８）により表される。
【0101】
【数8】
【0102】
そして、制御部１１２は、ＬＭＳアルゴリズム等を用いた適応信号処理によって誤差信号ε（ｎ）が最小となるように、上述の式（５）を用いて、歪補償係数ａｋを算出する。
【実施例5】
【0103】
実施例１～４に係る歪補償装置では、サブバンドＦＩＲフィルタ１０１は、例えば１タップ構成である場合、Ｎ個の乗算器１２０を有している。この場合、乗算器１２０の数Ｎが多ければ多いほど、制御部１１２からＮ個の乗算器１２０にＮ個のフィルタ係数ｗ０～ｗＮ－１を供給する信号の数も多くなり、サブバンドＦＩＲフィルタ１０１の回路規模が増大する。実施例５に係る歪補償装置では、サブバンドＦＩＲフィルタ１０１の回路規模を削減する方法について説明する。
【0104】
まず、実施例５に係る歪補償装置では、サブバンドＦＩＲフィルタ１０１の回路規模を削減するために、フィルタ係数の数を削減する。
【0105】
図８および図９は、実施例５に係る歪補償装置において、グループ分けされたサブキャリア信号の一例を示す図である。図８および図９において、横軸は、周波数ｆであり、サブキャリアの数Ｎを表す。縦軸は、サブキャリア信号を表す。
【0106】
一般的に、各サブキャリアには、すなわち、各サブキャリア信号ｄ０～ｄＮ－１には、独自のフィルタ係数が割り当てられる。しかしながら、サブキャリア間の周波数間隔（サブキャリア間隔）は比較的小さい。例えば、ＬＴＥ信号におけるサブキャリア間隔は１５ｋＨｚである。したがって、隣接サブキャリアの重みには相関性があり、隣接サブキャリアに同じ値のフィルタ係数を割り当て可能であることは想定できる。
【0107】
そこで、実施例５に係る歪補償装置では、図８に示すように、Ｎ個のサブキャリア、すなわち、Ｎ個のサブキャリア信号ｄ０～ｄＮ－１を、隣接するＸ個のサブキャリア毎にＭグループに分ける。この場合、Ｎ、Ｘ、Ｍは、Ｍ＝Ｎ／Ｘを満たす整数である。そして、実施例５に係る歪補償装置では、Ｍグループの各々において隣接するＸ個のサブキャリア毎に同じ値に設定されたＭ個のフィルタ係数ｗ［０］～ｗ［Ｍ－１］を生成する。
【0108】
例えば、ＬＴＥ信号が２０ＭＨｚの信号である場合、図９に示すように、Ｎ、Ｘ、Ｍは、それぞれ、１２００、１５０、８である。すなわち、１２００個のサブキャリア信号ｄ０～ｄＮ－１は、隣接する１５０個のサブキャリア毎に８グループに分けられる。この場合、各グループにおいて隣接する１５０個のサブキャリア毎に同じ値に設定された８個のフィルタ係数ｗ［０］～ｗ［７］が生成される。
【0109】
そこで、制御部１１２が実施例１、２に示す構成である場合を想定する。この場合、誤差信号生成部１３２は、上記Ｍと、Ｍグループのサブキャリア信号ｄｋと、Ｍグループ毎にＦＦＴ部１３１により周波数領域に変換された信号ｄ＾
ｋとを用いた演算式により、Ｍ個の誤差信号εｋ（ｎ）を生成する。
【0110】
ここで、Ｍ個の誤差信号εｋ（ｎ）は、式（９）により表される。式（９）において、誤差信号εｋ（ｎ）は、Ｘ隣接サブキャリア（－Ｘ／２からＸ／２までのサブキャリアインデックス）毎に同じ重み（同じ値）となる。
【0111】
【数9】
【0112】
フィルタ係数生成部１３３は、Ｍ個の誤差信号εｋ（ｎ）とＭグループのサブキャリア信号ｄｋとを用いた演算式（上述の式（７））により、上述のＮ個のフィルタ係数ｗ０～ｗＮ－１として、Ｍ個のフィルタ係数ｗ［０］～ｗ［Ｍ－１］を生成する。フィルタ係数生成部１３３は、生成したＭ個のフィルタ係数ｗ［０］～ｗ［Ｍ－１］をサブバンドＦＩＲフィルタ１０１に出力する。
【0113】
サブバンドＦＩＲフィルタ１０１は、送信信号ｄに対して周波数毎に割り当てられたＮ個のサブキャリア信号ｄ０～ｄＮ－１を入力する。Ｎ個のサブキャリア信号ｄ０～ｄＮ－１は、隣接するＸ個のサブキャリア毎にＭグループに分けられている。また、サブバンドＦＩＲフィルタ１０１は、制御部１１２から出力されたＭ個のフィルタ係数ｗ［０］～ｗ［Ｍ－１］を入力する。そして、サブバンドＦＩＲフィルタ１０１は、Ｍグループのサブキャリア信号ｄｋにそれぞれＭ個のフィルタ係数ｗ［０］～ｗ［Ｍ－１］を重畳（乗算）する。
【0114】
図１０は、実施例５に係る歪補償装置のサブバンドＦＩＲフィルタ１０１の構成の一例を示す図である。図１０に示すように、Ｘ＝２とした場合、サブバンドＦＩＲフィルタ１０１は、グループ内のサブキャリア信号ｄｋ－１、ｄｋ、ｄｋ＋１に同じ値のフィルタ係数ｗｋを重畳（乗算）する。
【0115】
以上の説明により、実施例５に係る歪補償装置では、フィルタ係数の数をＮ個からＭ個に減らすことにより、フィルタ係数の数をＸ倍削減することができる。例えば、フィルタ係数の数が１２００個から８個に減るため、フィルタ係数の数が１５０倍削減される。このため、実施例５に係る歪補償装置では、サブバンドＦＩＲフィルタ１０１の回路規模を削減することができる。
【実施例6】
【0116】
実施例６に係る歪補償装置では、実施例５に示すサブバンドＦＩＲフィルタ１０１における各グループの乗算器１２０をＬＵＴに置き換えることにより、サブバンドＦＩＲフィルタ１０１の回路規模を更に削減する。
【0117】
送信信号ｄ、すなわち、サブキャリア信号ｄｋは、振幅を有する。その振幅値は、変調に依存する。ＱＰＳＫ（Quadrature Phase Shift Keying）変調用のサブキャリア信号ｄｋ、および、１６ＱＡＭ（Quadrature Amplitude Modulation）変調用のサブキャリア信号ｄｋをそれぞれ図１１および図１２に示す。
【0118】
図１１は、ＱＰＳＫコンスタレーションの一例を示す図である。図１１において、横軸は、サブキャリア信号ｄｋのＩ成分であり、縦軸は、サブキャリア信号ｄｋのＱ成分である。図１１に示すように、ＱＰＳＫ変調においては、サブキャリア信号ｄｋは、ｄｋ＝｛Ｉ，Ｑ｝＝｛±１，±１｝により、合計４個の組み合わせが可能である。
【0119】
図１２は、１６ＱＡＭコンスタレーションの一例を示す図である。図１２において、横軸は、サブキャリア信号ｄｋのＩ成分であり、縦軸は、サブキャリア信号ｄｋのＱ成分である。図１２に示すように、１６ＱＡＭ変調においては、サブキャリア信号ｄｋは、ｄｋ＝｛Ｉ，Ｑ｝＝｛±３，±３｝で、合計１６個の組み合わせが可能である。
【0120】
したがって、実施例６に係る歪補償装置では、Ｍグループの各々の乗算積について、全ての組み合わせ（ＱＰＳＫ変調では４個、１６ＱＡＭ変調では１６個）を事前に算出しておき、その後、サブキャリア信号ｄｋに適用することができる。
【0121】
例えば、各グループＭｘにおいて隣接する１５０個のサブキャリア（Ｘ＝１５０）のフィルタ係数をｗ［Ｍｘ］とし、送信信号ｄとしてＱＰＳＫ変調用のサブキャリア信号ｄｋを仮定する。この場合、乗算積ｄｋ・ｗ［Ｍｘ］は、以下の４つの乗算積により表すことができる。
Ｐ１＝ｄｋ・ｗ＝｛＋１，＋１｝・ｗ
Ｐ２＝ｄｋ・ｗ＝｛＋１，－１｝・ｗ
Ｐ３＝ｄｋ・ｗ＝｛－１，＋１｝・ｗ
Ｐ４＝ｄｋ・ｗ＝｛－１，－１｝・ｗ
Ｐ１＝ｄｋ・ｗ＝｛＋１，＋１｝・ｗ
Ｐ２＝ｄｋ・ｗ＝｛＋１，－１｝・ｗ
Ｐ３＝ｄｋ・ｗ＝｛－１，＋１｝・ｗ
Ｐ４＝ｄｋ・ｗ＝｛－１，－１｝・ｗ
【0122】
グループＭｘ内の１５０個のサブキャリアの乗算積ｄｋ・ｗ［Ｍｘ］は、事前に算出された４個の信号Ｐ＝｛Ｐ１、Ｐ２、Ｐ３、Ｐ４｝を用いて、サブキャリア信号ｄｋにより選択可能である。４個の信号Ｐは、ＬＵＴに書き込み可能である。この場合、ＬＵＴのアドレスＡｄｄｒは、以下の式により算出することができる。
Ａｄｄｒ＝（（２・Ｉ＋Ｑ）＋３）／２
Ａｄｄｒ＝（（２・Ｉ＋Ｑ）＋３）／２
【0123】
図１３は、実施例６に係るＬＵＴのアドレスの一例を示す図である。上式により、送信信号ｄ、すなわち、サブキャリア信号ｄｋのＩ成分、Ｑ成分がそれぞれ－１、－１である場合、ＬＵＴのアドレスＡｄｄｒは「０」となる。同様に、Ｉ成分、Ｑ成分がそれぞれ－１、＋１である場合、ＬＵＴのアドレスＡｄｄｒは「１」となる。Ｉ成分、Ｑ成分がそれぞれ＋１、－１である場合、ＬＵＴのアドレスＡｄｄｒは「２」となる。Ｉ成分、Ｑ成分がそれぞれ＋１、＋１である場合、ＬＵＴのアドレスＡｄｄｒは「３」となる。
【0124】
したがって、実施例６に係る歪補償装置では、サブバンドＦＩＲフィルタ１０１における各グループＭｘの乗算器１２０をＬＵＴに置き換えることができる。グループＭｘ毎の乗算数は、ＱＰＳＫ変調では４個であり、１６ＱＡＭ変調では１６個であり、６４ＱＡＭ変調では６４個である。
【0125】
図１４は、実施例６に係る歪補償装置のサブバンドＦＩＲフィルタ１０１の構成の一例を示す図である。サブバンドＦＩＲフィルタ１０１は、Ｍ個のＬＵＴ１５０を有する。Ｍ個のＬＵＴ１５０の各々には、各グループＭｘ内の乗算積ｄｋ・ｗ［Ｍｘ］がマッピングされている。
【0126】
ここで、各グループＭｘにおいて、新たにフィルタ係数ｗ［Ｍｘ］が得られた場合、ＬＵＴ１５０の内容が更新される。
【0127】
そこで、制御部１１２が実施例１、２に示す構成である場合を想定する。この場合、誤差信号生成部１３２は、上記Ｍと、Ｍグループのサブキャリア信号ｄｋと、Ｍグループ毎にＦＦＴ部１３１により周波数領域に変換された信号ｄ＾
ｋとを用いた演算式（上述の式（９））により、Ｍ個の誤差信号εｋ（ｎ）を生成する。
【0128】
フィルタ係数生成部１３３は、Ｍ個の誤差信号εｋ（ｎ）とＭグループのサブキャリア信号ｄｋとを用いた演算式（上述の式（７））により、Ｍ個のフィルタ係数ｗ［Ｍｘ］を生成する。フィルタ係数生成部１３３は、生成したＭ個のフィルタ係数ｗ［Ｍｘ］をそれぞれサブバンドＦＩＲフィルタ１０１のＭ個のＬＵＴ１５０に格納する。これにより、ＬＵＴ１５０の内容が更新される。
【0129】
サブバンドＦＩＲフィルタ１０１は、制御部１１２により更新されたＭ個のテーブル１５０を参照して、Ｍグループのサブキャリア信号ｄｋにそれぞれＭ個のフィルタ係数ｗ［Ｍｘ］を重畳（乗算）する。
【0130】
以上の説明により、実施例６に係る歪補償装置では、サブバンドＦＩＲフィルタ１０１における各グループの乗算器１２０をＬＵＴに置き換えることにより、サブバンドＦＩＲフィルタ１０１の回路規模を更に削減することができる。
【実施例7】
【0131】
実施例１～５に係る歪補償装置では、サブバンドＦＩＲフィルタ１０１は、サブキャリア信号の振幅に関わらず、Ｎ個のサブキャリア信号ｄ０～ｄＮ－１にそれぞれフィルタ係数ｗ０～ｗＮ－１を重畳しているが、これに限定されない。実施例７に係る歪補償装置では、サブバンドＦＩＲフィルタ１０１は、Ｎ個のサブキャリア信号ｄ０～ｄＮ－１に、それぞれのサブキャリア信号の振幅に応じたフィルタ係数ｗ０，ｉ～ｗＮ－１，ｉを重畳する。
【0132】
【0133】
実施例７では、サブバンドＦＩＲフィルタ１０１がＬＵＴ１６０を有する。ＬＵＴ１６０は、サブキャリア信号ｄｋの振幅に対応付けてフィルタ係数ｗｋ，ｉを記憶する。そして、ＬＵＴ１６０は、サブバンドＦＩＲフィルタ１０１へＮ個のサブキャリア信号ｄ０～ｄＮ－１が入力されると、それぞれの振幅に対応するフィルタ係数ｗ０，ｉ～ｗＮ－１，ｉを対応する乗算器１２０へ出力する。
【0134】
サブキャリア信号ｄｋの変調方式がＢＰＳＫ（Binary Phase Shift Keying）又はＱＰＳＫである場合にはサブキャリア信号ｄｋの振幅は不変であるが、１６ＱＡＭ及び６４ＱＡＭなどの変調多値数が大きい変調方式が用いられる場合、サブキャリア信号ｄｋの振幅は常に同じではない。
【0135】
具体的には、例えば図１６に示すように、変調方式が１６ＱＡＭの場合、変調によって得られるシンボルの振幅は｜ｄｋ｜０、｜ｄｋ｜１、｜ｄｋ｜２の３通りである。同様に、変調方式が例えば６４ＱＡＭの場合、変調によって得られるシンボルの振幅は１０通りである。このように、変調方式によっては、サブキャリア信号ｄｋの振幅が変化するため、ＬＵＴ１６０は、それぞれの振幅に対応するフィルタ係数を記憶する。
【0136】
図１７は、ＬＵＴ１６０の一例を示す図である。図１７は、サブキャリア信号ｄｋの変調方式が１６ＱＡＭである場合のＬＵＴ１６０の一例を示す。上述したように、変調方式が１６ＱＡＭである場合には、変調により得られるシンボルの振幅は３通りであるため、３つの異なる振幅｜ｄｋ｜０、｜ｄｋ｜１、｜ｄｋ｜２にそれぞれフィルタ係数ｗｋ，０、ｗｋ，１、ｗｋ，２が対応付けて記憶されている。そして、ＬＵＴ１６０は、入力されたサブキャリア信号ｄｋの振幅に応じたフィルタ係数を乗算器１２０へ出力する。
【0137】
また、実施例７に係る制御部１１２は、入力されたサブキャリア信号ｄ０～ｄＮ－１それぞれの振幅に対応するフィルタ係数ｗ０，ｉ～ＷＮ－１，ｉを生成し、サブキャリア信号ｄ０～ｄＮ－１それぞれの振幅に対応付けてＬＵＴ１６０に格納する。制御部１１２がフィルタ係数ｗ０，ｉ～ＷＮ－１，ｉを生成する方法は、実施例１～６と同様である。
【0138】
以上の説明により、実施例７に係る歪補償装置では、サブキャリア信号の振幅ごとにフィルタ係数を記憶しており、サブキャリア信号の振幅に応じたフィルタ係数をサブキャリア信号に重畳する。このため、サブキャリア信号の特性に応じて歪補償をすることができ、変調多値数が大きい変調方式が用いられる場合の歪補償性能を向上することができる。すなわち、例えば１６ＱＡＭ、６４ＱＡＭ又は２５６ＱＡＭなどの変調方式が用いられる場合に、ＥＶＭ及びＡＣＬＲを改善することができる。
【0139】
［他の実施例］
本実施例で図示した各部の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各部の分散・統合の具体的形態は図示のものに限られず、その全部又は一部を、各種の負荷や使用状況等に応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。
本実施例で図示した各部の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各部の分散・統合の具体的形態は図示のものに限られず、その全部又は一部を、各種の負荷や使用状況等に応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。
【0140】
さらに、各装置で行われる各種処理は、ＣＰＵ（Central Processing Unit）（又はＭＰＵ（Micro Processing Unit）、ＭＣＵ（Micro Controller Unit）等のマイクロ・コンピュータ）上で、その全部又は任意の一部を実行するようにしてもよい。また、各種処理は、ＣＰＵ（又はＭＰＵ、ＭＣＵ等のマイクロ・コンピュータ）で解析実行するプログラム上、又はワイヤードロジックによるハードウェア上で、その全部又は任意の一部を実行するようにしてもよい。
【0141】
本実施例の歪補償装置を備える送信装置は、例えば、次のようなハードウェア構成により実現することができる。
【0142】
図１８は、歪補償装置を備える送信装置のハードウェア構成の一例を示す図である。図１８に示すように、送信装置２００は、プロセッサ２０１と、メモリ２０２と、アナログ回路２０３とを有している。プロセッサ２０１の一例としては、ＣＰＵ、ＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field Programmable Gate Array）等が挙げられる。また、メモリ２０２の一例としては、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等のＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、フラッシュメモリ等が挙げられる。
【0143】
そして、実施例の送信装置１００で行われる各種処理は、不揮発性記憶媒体等の各種メモリに格納されたプログラムをプロセッサで実行することによって実現されてもよい。すなわち、送信装置１００のデジタル処理部によって実行される各処理に対応するプログラムがメモリ２０２に記録され、各プログラムがプロセッサ２０１で実行されてもよい。送信装置１００のデジタル処理部は、例えば、サブバンドＦＩＲフィルタ１０１、ＩＦＦＴ部１０２、オーバーサンプリング部１０３、ＣＦＲ部１０４、Ｍ－Ｌ ＤＰＤ部１０５、および、制御部１１２を含む。この場合、送信装置１００のＤＡＣ１０６、アップコンバータ１０７、ＨＰＡ１０８、方向性結合器１０９、ダウンコンバータ１１０、および、ＡＤＣ１１１は、アナログ回路２０３によって実現される。
【0144】
なお、ここでは、実施例の送信装置１００で行われる各種処理がプロセッサ２０１によって実行されるものとしたが、これに限定されるものではなく、複数のプロセッサによって実行されてもよい。
【符号の説明】
【0145】
１００ 送信装置
１０１ サブバンドＦＩＲフィルタ
１０２ ＩＦＦＴ部
１０３ オーバーサンプリング部
１０４ ＣＦＲ部
１０５ Ｍ－Ｌ ＤＰＤ部
１０６ ＤＡＣ
１０７ アップコンバータ
１０８ ＨＰＡ
１０９ 方向性結合器
１１０ ダウンコンバータ
１１１ ＡＤＣ
１１２ 制御部
１２０ 乗算器
１２１ 乗算器
１２２ 遅延器
１２３ 加算器
１３１ ＦＦＴ部
１３２ 誤差信号生成部
１３３ フィルタ係数生成部
１３４ ＢＰＦ
１３５ デシメーション部
１４１ 誤差信号生成部
１４２ ＦＦＴ部
１４３ フィルタ係数生成部
１５０ ＬＵＴ
１６０ ＬＵＴ
２００ 送信装置
２０１ プロセッサ
２０２ メモリ
２０３ アナログ回路
３００ 送信装置
３０１ ＩＦＦＴ部
３０２ オーバーサンプリング部
３０３ Ｍ－Ｐ ＤＰＤ部
３０４ ＤＡＣ
３０５ アップコンバータ
３０６ ＨＰＡ
３０７ 方向性結合器
３０８ ダウンコンバータ
３０９ ＡＤＣ
３１０ 制御部
１０１ サブバンドＦＩＲフィルタ
１０２ ＩＦＦＴ部
１０３ オーバーサンプリング部
１０４ ＣＦＲ部
１０５ Ｍ－Ｌ ＤＰＤ部
１０６ ＤＡＣ
１０７ アップコンバータ
１０８ ＨＰＡ
１０９ 方向性結合器
１１０ ダウンコンバータ
１１１ ＡＤＣ
１１２ 制御部
１２０ 乗算器
１２１ 乗算器
１２２ 遅延器
１２３ 加算器
１３１ ＦＦＴ部
１３２ 誤差信号生成部
１３３ フィルタ係数生成部
１３４ ＢＰＦ
１３５ デシメーション部
１４１ 誤差信号生成部
１４２ ＦＦＴ部
１４３ フィルタ係数生成部
１５０ ＬＵＴ
１６０ ＬＵＴ
２００ 送信装置
２０１ プロセッサ
２０２ メモリ
２０３ アナログ回路
３００ 送信装置
３０１ ＩＦＦＴ部
３０２ オーバーサンプリング部
３０３ Ｍ－Ｐ ＤＰＤ部
３０４ ＤＡＣ
３０５ アップコンバータ
３０６ ＨＰＡ
３０７ 方向性結合器
３０８ ダウンコンバータ
３０９ ＡＤＣ
３１０ 制御部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】