(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-01-17
(45)【発行日】2023-01-25
(54)【発明の名称】スイッチング電源装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20230118BHJP
【ＦＩ】
H02M3/28 H
H02M3/28 F
【請求項の数】
7
(21)【出願番号】P 2019060417
(22)【出願日】2019-03-27
(65)【公開番号】P2020162325
(43)【公開日】2020-10-01
【審査請求日】2022-02-15
(73)【特許権者】
【識別番号】000006220
【氏名又は名称】ミツミ電機株式会社
(74)【代理人】
【識別番号】100090033
【弁理士】
【氏名又は名称】荒船 博司
(74)【代理人】
【識別番号】100093045
【弁理士】
【氏名又は名称】荒船 良男
(72)【発明者】
【氏名】日向寺 拓未
(72)【発明者】
【氏名】佐藤 武史
(72)【発明者】
【氏名】加戸 稔
【審査官】遠藤 尊志
(56)【参考文献】
【文献】特開２００９－２７３３２９（ＪＰ，Ａ）
【文献】特表２００９－５１３１００（ＪＰ，Ａ）
【文献】特開２００８－２７６７４２（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１４／０１９２５７５（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／００－３／４４
(57)【特許請求の範囲】
【請求項1】
電圧変換用のトランスと、該トランスの二次側コイルと直列形態に接続された同期整流用ＭＯＳトランジスタと、前記同期整流用ＭＯＳトランジスタのドレイン電圧に基づいて該同期整流用ＭＯＳトランジスタをオン、オフ制御する二次側制御回路と、を有するスイッチング電源装置であって、前記二次側制御回路により検出されたピーク期間及びボトム期間に基づいて、前記同期整流用ＭＯＳトランジスタのターンオン時の最小オン時間を設定する最小オン時間設定回路を備えていることを特徴とするスイッチング電源装置。
【請求項2】
前記二次側制御回路は、前記同期整流用ＭＯＳトランジスタのドレイン電圧のピーク期間を検出するピーク期間検出回路と、
前記同期整流用ＭＯＳトランジスタのドレイン電圧のボトム期間を検出するボトム期間検出回路と、を備え、
前記最小オン時間設定回路は、前記ピーク期間検出回路により検出されたピーク期間と前記ボトム期間検出回路により検出されたボトム期間に基づいて、前記同期整流用ＭＯＳトランジスタのターンオン時の最小オン時間を設定することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項3】
前記最小オン時間設定回路は、検出された前記ピーク期間および前記ボトム期間に応じた設定基準電圧を生成する最小オン時間設定基準電圧生成回路と、
検出された前記ピーク期間と前記ボトム期間の比率に応じた調整信号を生成する調整信号生成回路と、
前記最小オン時間設定基準電圧生成回路により生成された基準電圧と前記調整信号生成回路により生成された調整信号に応じて最小オン時間に相当する最小オン時間信号を生成する最小オン時間信号生成回路と、
を備えていることを特徴とする請求項１または２に記載のスイッチング電源装置。
【請求項4】
前記最小オン時間設定基準電圧生成回路と前記調整信号生成回路と前記最小オン時間信号生成回路は、それぞれ前記同期整流用ＭＯＳトランジスタのスイッチングサイクルごとに、設定基準電圧と調整信号と最小オン時間信号を生成するように構成されていることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項5】
前記調整信号生成回路は、検出された前記ピーク期間と前記ボトム期間の比率が所定値以上の場合に前記調整信号を生成し、前記最小オン時間信号生成回路は前記調整信号を受けると前記最小オン時間を短くする方向へ調整した最小オン時間信号を生成するように構成されていることを特徴とする請求項３または４に記載のスイッチング電源装置。
【請求項6】
前記基準電圧をスイッチングサイクルごとに取り込んで保持するサンプルホールド回路と、１サイクル前の基準電圧との差を判定する電圧差判定回路とを備え、１サイクル前の基準電圧との差が所定値より大きい場合に、前記最小オン時間信号生成回路は前記最小オン時間を短くする方向へ調整最小オン時間信号を生成するように構成されていることを特徴とする請求項５に記載のスイッチング電源装置。
【請求項7】
ソース側スイッチとシンク側のスイッチを備え、前記同期整流用ＭＯＳトランジスタをオン、オフ制御するゲート駆動電圧を生成するゲートドライバ回路と、前記同期整流用ＭＯＳトランジスタのドレイン電圧に基づいて該同期整流用ＭＯＳトランジスタをオフさせるタイミングを検出するオフタイミング検出回路と、
前記ドレイン電圧に基づいて前記同期整流用ＭＯＳトランジスタをオンさせるタイミングを検出するオンタイミング検出回路と、
前記オフタイミング検出回路の検出信号と前記オンタイミング検出回路の検出信号と前記最小オン時間信号に基づいて前記同期整流用ＭＯＳトランジスタをオン、オフ制御する制御信号を生成するオン、オフ制御回路と、を備え、
前記オン、オフ制御回路は、前記最小オン時間信号が示す最小オン時間の経過に伴い、前記ゲートドライバ回路のソース側スイッチをオフさせるように構成されていることを特徴とする請求項３～６のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電圧変換用のトランスを備えたスイッチング制御方式の直流電源装置に関し、例えばトランスの二次側に同期整流スイッチを設けた絶縁型ＤＣ－ＤＣコンバータに利用して有効な技術に関する。
【背景技術】
【0002】
従来、スイッチング電源装置の１つとして、トランスの一次側コイルに間欠的に電流を流すためのスイッチング素子としてのＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）および該素子をオン、オフ制御する制御回路（ＩＣ）を備え、一次側コイルに電流を流すことで二次側コイルに誘起された電流をダイオードにより整流し、コンデンサで平滑して出力するスイッチング電源装置（絶縁型ＤＣ－ＤＣコンバータ）がある。
【0003】
しかしながら、二次側回路に整流用ダイオードを用いた絶縁型ＤＣ－ＤＣコンバータにおいては、整流用ダイオードにおける損失が大きく効率を低下させる原因となる。そこで、二次側回路の整流用ダイオードの代わりに同期整流用のスイッチング素子（ＭＯＳトランジスタ）を設けるとともに、二次側制御回路によって二次側スイッチング素子の端子電圧（ソース・ドレイン間電圧）を検出して、ボディダイオードに順方向電流が流れるタイミングで二次側スイッチング素子をターンオン制御することによって、整流素子における損失を減らし高効率化を図るようにした技術がある（例えば特許文献１）。
【0004】
また、二次側同期整流方式のスイッチング電源装置においては、一般に、同期整流用ＭＯＳトランジスタのドレイン電圧が所定の判定しきい値以下になったことを検出してターンオン信号を立ち上げるようにしているが、図９（Ａ），（Ｂ）に示すように、ソース・ドレイン電圧ＶDSが立下り同期整流用ＭＯＳトランジスタがオンした直後にリンギングＲＧが生じるため、このリンギングによりターンオフタイミングの誤検出を起こすことがある。そこで、かかるターンオフ誤検出を防止するため、最小オン時間を設定する技術が知られている（例えば特許文献２）。なお、同期整流用ＭＯＳトランジスタのソース端子は、一般に二次側の接地点に接続されるので、以下の説明では、ソース・ドレイン間電圧を単にドレイン電圧と称する。
【0005】
最小オン時間を設定する技術には、最小オン時間を所定の値にする固定方式と最小オン時間を変化させる可変方式があるが、ターンオン直後におけるドレイン電圧ＶDSのリンギングの長さは、負荷の大きさによって変わるため、固定最小オン時間方式の場合、図９（Ｂ）に示すように、重負荷時に最小オン時間が不足してターンオフ誤検出を起こしたり、図９（Ｃ）に示すように、軽負荷時には最小オン時間が長すぎてターンオフの直前に逆流が流れたりするおそれがある。なお、図９（Ｂ），（Ｃ）において、ｔ21，ｔ22は望ましいターンオフのタイミングである。
そこで、特許文献２に記載されている発明においては、二次側導通期間をもとに最小オン時間を設定している。
そこで、特許文献２に記載されている発明においては、二次側導通期間をもとに最小オン時間を設定している。
【先行技術文献】
【特許文献】
【0006】
【文献】特許第４８６２４３２号公報
【文献】米国特許第９８２５５４８号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかし、特許文献２に記載されている発明のように、二次側導通期間をもとに最小オン時間を設定する方式においては、ノイズの影響などで一次側が突然オフしてトランスに蓄積されるエネルギーが減少すると、この影響で二次側導通期間が短くなり、最小オン時間が二次側導通期間よりも長いゲート駆動パルスが生成されて逆流が流れるおそれがある。また、一次側の制御方式がＰＷＭ（パルス幅変調）方式の場合やＱＲ（フライバック擬似共振）方式の場合、一次側オン→二次側オン→一次側オン→二次側オン・・・の繰り返し制御であるため、現サイクルの最小オン時間は一つ前のサイクルの二次側導通期間を元にして決定することとなる。そのため、一次側の挙動が急に大きく変わったような場合に、二次側の最小オン時間が適切な値から大きくかけ離れてしまうといった問題点がある。
【0008】
一方、同期整流用ＭＯＳトランジスタのドレイン電圧のピーク期間はほぼ一次側の導通期間とみなせるため、ドレイン電圧のピーク期間を元に最小オン時間を決定する方式も考えられる。この方式は、実質的な負荷の大きさに合わせて最小オン時間を決定できるが、一次側の制御方式がＰＷＭ方式の場合やＱＲ方式の場合、ドレイン電圧のピーク値とピーク幅は入力電圧に比例する。そのため、ドレイン電圧のピーク幅のみを基準にすると、最小オン時間が入力電圧の影響を受けてしまうので、入力電圧の影響を受けずに負荷の大きさに合わせて最小オン時間を決定することができないという問題点がある。
また、入力電圧低下時にスイッチングを停止しない制御の場合、特に影響が大きく、二次側導通期間に対して最小オン時間が長くなり過ぎ、大きな逆流が発生する恐れがある。
また、入力電圧低下時にスイッチングを停止しない制御の場合、特に影響が大きく、二次側導通期間に対して最小オン時間が長くなり過ぎ、大きな逆流が発生する恐れがある。
【0009】
そこで、ドレイン電圧のピーク幅とピーク値の積を利用して最小オン時間を決定することで入力電圧依存をなくすことも考えられるが、かかる機能を有する回路を構成する上ではドレイン電圧をリニアに検出する機能が必要であるとともに、ドレイン電圧は１０Ｖ～２００Ｖ程度の広い電圧範囲（条件次第ではもっと広い）を持つため、高い耐圧を有しかつ電圧をリニアに検出する高い性能を持つ回路を設計しなければならず、回路実現の難度が高くなる。
また、ＰＷＭ方式におけるサブハーモニック発振時には、ドレイン電圧のピーク期間＞＞二次側導通期間の関係となるため、ドレイン電圧のピーク幅とピーク値の積を元に最小オン時間を決定しても、二次側導通期間に対して最小オン時間が長くなり過ぎ、逆流が流れるおそれがあるという問題点がある。
また、ＰＷＭ方式におけるサブハーモニック発振時には、ドレイン電圧のピーク期間＞＞二次側導通期間の関係となるため、ドレイン電圧のピーク幅とピーク値の積を元に最小オン時間を決定しても、二次側導通期間に対して最小オン時間が長くなり過ぎ、逆流が流れるおそれがあるという問題点がある。
【0010】
この発明は上記のような問題点を解決するためになされたもので、その目的とするところは、電圧変換用のトランスおよび二次側同期整流用スイッチング素子を備えたスイッチング電源装置において、ドレイン電圧のピーク値およびピーク幅が入力電圧の変化に応じて変化したとしても、入力電圧の影響を抑えて負荷の大きさに合わせて最小オン時間を決定できるようにすることにある。
本発明の他の目的は、一次側の挙動が急に大きく変わったような場合に、二次側の最小オン時間が最適な値から大きくかけ離れてしまうことがないようにすることにある。
本発明のさらに他の目的は、ドレイン電圧をリニアに検出する回路が不要つまり回路実現の難度が低いとともに、二次側導通期間に対して最小オン時間が長くなり過ぎて逆流が流れるのを防止できるようにすることにある。
本発明の他の目的は、一次側の挙動が急に大きく変わったような場合に、二次側の最小オン時間が最適な値から大きくかけ離れてしまうことがないようにすることにある。
本発明のさらに他の目的は、ドレイン電圧をリニアに検出する回路が不要つまり回路実現の難度が低いとともに、二次側導通期間に対して最小オン時間が長くなり過ぎて逆流が流れるのを防止できるようにすることにある。
【課題を解決するための手段】
【0011】
上記目的を達成するため、この発明は、
電圧変換用のトランスと、該トランスの二次側コイルと直列形態に接続された同期整流用ＭＯＳトランジスタと、前記同期整流用ＭＯＳトランジスタのドレイン電圧に基づいて該同期整流用ＭＯＳトランジスタをオン、オフ制御する二次側制御回路と、を有するスイッチング電源装置において、
前記二次側制御回路により検出されたピーク期間及びボトム期間に基づいて、前記同期整流用ＭＯＳトランジスタのターンオン時の最小オン時間を設定する最小オン時間設定回路を備えるように構成したものである。
ここで、前記二次側制御回路は、例えば、
前記同期整流用ＭＯＳトランジスタのドレイン電圧のピーク期間を検出するピーク期間検出回路と、
前記同期整流用ＭＯＳトランジスタのドレイン電圧のボトム期間を検出するボトム期間検出回路と、を備え、
前記最小オン時間設定回路は、前記ピーク期間検出回路により検出されたピーク期間と前記ボトム期間検出回路により検出されたボトム期間に基づいて、前記同期整流用ＭＯＳトランジスタのターンオン時の最小オン時間を設定するように構成する。
電圧変換用のトランスと、該トランスの二次側コイルと直列形態に接続された同期整流用ＭＯＳトランジスタと、前記同期整流用ＭＯＳトランジスタのドレイン電圧に基づいて該同期整流用ＭＯＳトランジスタをオン、オフ制御する二次側制御回路と、を有するスイッチング電源装置において、
前記二次側制御回路により検出されたピーク期間及びボトム期間に基づいて、前記同期整流用ＭＯＳトランジスタのターンオン時の最小オン時間を設定する最小オン時間設定回路を備えるように構成したものである。
ここで、前記二次側制御回路は、例えば、
前記同期整流用ＭＯＳトランジスタのドレイン電圧のピーク期間を検出するピーク期間検出回路と、
前記同期整流用ＭＯＳトランジスタのドレイン電圧のボトム期間を検出するボトム期間検出回路と、を備え、
前記最小オン時間設定回路は、前記ピーク期間検出回路により検出されたピーク期間と前記ボトム期間検出回路により検出されたボトム期間に基づいて、前記同期整流用ＭＯＳトランジスタのターンオン時の最小オン時間を設定するように構成する。
【0012】
上記のように構成されたスイッチング電源装置によれば、ピーク期間とボトム期間に基づいて最小オン時間を設定するので、ドレイン電圧のピーク値とピーク幅が入力電圧の増減に応じて変化したとしても、入力電圧の影響を抑えて負荷の大きさに合わせて最小オン時間を決定することができる。また、二次側導通期間をもとに最小オン時間を設定する方式のように、ノイズの影響などで突然一次側がオフして一次側の導通期間が短くなり、併せて二次側導通期間が短くなっても、最小オン時間が二次側導通期間よりも長くなって逆流が流れることがない。さらに、ドレイン電圧のピーク幅とピーク値の積を利用して最小オン時間を決定する方式におけるようなドレイン電圧をリニアに検出する機能が不要であるため、回路実現の難度が高くなるのを回避することができるとともに、二次側導通期間に対して最小オン時間が長くなり過ぎ、逆流が流れるおそれもない。
【0013】
ここで、前記最小オン時間設定回路は、
検出された前記ピーク期間および前記ボトム期間に応じた設定基準電圧を生成する最小オン時間設定基準電圧生成回路と、
検出された前記ピーク期間と前記ボトム期間の比率に応じた調整信号を生成する調整信号生成回路と、
前記最小オン時間設定基準電圧生成回路により生成された基準電圧と前記調整信号生成回路により生成された調整信号に応じて最小オン時間に相当する最小オン時間信号を生成する最小オン時間信号生成回路と、
を備えるように構成することで、実現することができる。
検出された前記ピーク期間および前記ボトム期間に応じた設定基準電圧を生成する最小オン時間設定基準電圧生成回路と、
検出された前記ピーク期間と前記ボトム期間の比率に応じた調整信号を生成する調整信号生成回路と、
前記最小オン時間設定基準電圧生成回路により生成された基準電圧と前記調整信号生成回路により生成された調整信号に応じて最小オン時間に相当する最小オン時間信号を生成する最小オン時間信号生成回路と、
を備えるように構成することで、実現することができる。
【0014】
また、望ましくは、前記最小オン時間設定基準電圧生成回路と前記調整信号生成回路と前記最小オン時間信号生成回路は、それぞれ前記同期整流用ＭＯＳトランジスタのスイッチングサイクルごとに、設定基準電圧と調整信号と最小オン時間信号を生成するように構成する。
かかる構成によれば、サイクル毎に設定基準電圧と調整信号と最小オン時間信号を生成するので、一次側の挙動が急に大きく変わったような場合に、二次側の最小オン時間が最適な値から大きくかけ離れてしまうことがないようにすることができる。
かかる構成によれば、サイクル毎に設定基準電圧と調整信号と最小オン時間信号を生成するので、一次側の挙動が急に大きく変わったような場合に、二次側の最小オン時間が最適な値から大きくかけ離れてしまうことがないようにすることができる。
【0015】
さらに、望ましくは、前記調整信号生成回路は、検出された前記ピーク期間と前記ボトム期間の比率が所定値以上の場合に前記調整信号を生成し、前記最小オン時間信号生成回路は前記調整信号を受けると前記最小オン時間を短くする方向へ調整した最小オン時間信号を生成するように構成する。
かかる構成によれば、調整信号を受けると最小オン時間を短くする方向へ調整するので、一次側と二次側のオンデューティが大きくなるような、通常の動作から外れた領域の動作や、負荷が不安定になったり負荷が急に軽くなったりする動作に対して、最小オン時間が長くなって逆流が流れるのを防止することができる。
かかる構成によれば、調整信号を受けると最小オン時間を短くする方向へ調整するので、一次側と二次側のオンデューティが大きくなるような、通常の動作から外れた領域の動作や、負荷が不安定になったり負荷が急に軽くなったりする動作に対して、最小オン時間が長くなって逆流が流れるのを防止することができる。
【0016】
さらに、望ましくは、前記基準電圧をスイッチングサイクルごとに取り込んで保持するサンプルホールド回路と、１サイクル前の基準電圧との差を判定する電圧差判定回路とを備え、１サイクル前の基準電圧との差が所定値より大きい場合に、前記最小オン時間信号生成回路は前記最小オン時間を短くする方向へ調整最小オン時間信号を生成するように構成する。
かかる構成によれば、一次側の挙動が急に大きく変わったような場合に、二次側の最小オン時間が最適な値から大きくかけ離れてしまうことがないようにすることができる。また、最小オン時間を短くするように調整するので、異常な動作で最小オン時間が長くなって逆流が流れるのを防止することができる。
かかる構成によれば、一次側の挙動が急に大きく変わったような場合に、二次側の最小オン時間が最適な値から大きくかけ離れてしまうことがないようにすることができる。また、最小オン時間を短くするように調整するので、異常な動作で最小オン時間が長くなって逆流が流れるのを防止することができる。
【0017】
また、望ましくは、ソース側スイッチとシンク側のスイッチを備え、前記同期整流用ＭＯＳトランジスタをオン、オフ制御するゲート駆動電圧を生成するゲートドライバ回路と、
前記同期整流用ＭＯＳトランジスタのドレイン電圧に基づいて該同期整流用ＭＯＳトランジスタをオフさせるタイミングを検出するオフタイミング検出回路と、
前記ドレイン電圧に基づいて前記同期整流用ＭＯＳトランジスタをオンさせるタイミングを検出するオンタイミング検出回路と、
前記オフタイミング検出回路の検出信号と前記オンタイミング検出回路の検出信号と前記最小オン時間信号に基づいて前記同期整流用ＭＯＳトランジスタをオン、オフ制御する制御信号を生成するオン、オフ制御回路と、を備え、
前記オン、オフ制御回路は、前記最小オン時間信号が示す最小オン時間の経過に伴い、前記ゲートドライバ回路のソース側スイッチをオフさせるように構成する。
かかる構成によれば、最小オン時間経過で先にソース側のスイッチをオフしておくことで、ソース側スイッチとシンク側スイッチの同時オン防止のためのデッドタイム分の待ち時間が短くなり、同期整流用ＭＯＳトランジスタのターンオフを高速化することができる。
前記同期整流用ＭＯＳトランジスタのドレイン電圧に基づいて該同期整流用ＭＯＳトランジスタをオフさせるタイミングを検出するオフタイミング検出回路と、
前記ドレイン電圧に基づいて前記同期整流用ＭＯＳトランジスタをオンさせるタイミングを検出するオンタイミング検出回路と、
前記オフタイミング検出回路の検出信号と前記オンタイミング検出回路の検出信号と前記最小オン時間信号に基づいて前記同期整流用ＭＯＳトランジスタをオン、オフ制御する制御信号を生成するオン、オフ制御回路と、を備え、
前記オン、オフ制御回路は、前記最小オン時間信号が示す最小オン時間の経過に伴い、前記ゲートドライバ回路のソース側スイッチをオフさせるように構成する。
かかる構成によれば、最小オン時間経過で先にソース側のスイッチをオフしておくことで、ソース側スイッチとシンク側スイッチの同時オン防止のためのデッドタイム分の待ち時間が短くなり、同期整流用ＭＯＳトランジスタのターンオフを高速化することができる。
【発明の効果】
【0018】
本発明によると、二次側同期整流用スイッチング素子を備えたスイッチング電源装置において、ドレイン電圧のピーク値およびピーク幅が入力電圧の変化に応じて変化したとしても、入力電圧の影響を抑制して負荷の大きさに合わせて最小オン時間を決定できるようにすることができる。また、一次側の挙動が急に大きく変わったような場合に、二次側の最小オン時間が最適な値から大きくかけ離れてしまうことがないようにすることができる。さらに、ドレイン電圧をリニアに検出する回路が不要つまり回路実現の難度が低いとともに、二次側導通期間に対して最小オン時間が長くなり過ぎて逆流が流れるのを防止することができるという効果がある。
【図面の簡単な説明】
【0019】
【図1】本発明を適用して有効な二次側同期整流方式のスイッチング電源装置の構成例を示す回路構成図である。
【図2】実施形態のスイッチング電源装置を構成する二次側制御回路の構成例を示すブロック図である。
【図3】実施形態の二次側制御回路におけるタイマー値－電圧変換回路及びＭＯＴ（最小オン時間）タイマーの機能を説明するための波形図である。
【図4】実施形態の二次側制御回路におけるサンプルホールド＆電圧比較回路及びＭＯＴタイマーの機能を説明するための波形図である。
【図5】実施形態の二次側制御回路におけるピーク・ボトム比計算回路の機能を説明するための波形図である。
【図6】実施形態の二次側制御回路を構成するピーク期間とボトム期間の検出タイマー、タイマー値－電圧変換回路、サンプルホールド＆電圧比較回路およびピーク・ボトム比計算回路の具体例を示す回路構成図である。
【図7】実施形態の二次側制御回路を構成するＭＯＴタイマーの具体例を示す回路構成図である。
【図8】（Ａ），（Ｂ）は実施形態の二次側制御回路を構成するオン・オフ制御回路の具体例を示す回路構成図である。
【図9】従来の同期整流方式の二次側制御回路におけるＭＯＳトランジスタがターンオフタイミングと固定最小オン時間信号との関係を示す波形図である。
【発明を実施するための形態】
【0020】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用した同期整流方式のスイッチング電源装置の一実施形態を示す。
この実施形態におけるスイッチング電源装置は、一次側コイルＬｐと二次側コイルＬｓおよび補助巻線Ｌａを有する電圧変換用のトランス１０を備え、該トランス１０の一次側にＮチャネルＭＯＳトランジスタからなるスイッチング素子ＳＷおよびその制御回路（一次側制御回路）１１を設け、二次側に同期整流素子としてのＭＯＳトランジスタＳ０およびその制御回路（二次側制御回路）２０を設けた絶縁型ＤＣ－ＤＣコンバータとして構成されている。この実施形態では、トランス１０に、二次側コイルＬｓの極性が一次側コイルＬｐと逆極性のものが使用されており、フライバックコンバータとして動作するように構成されている。
図１は、本発明を適用した同期整流方式のスイッチング電源装置の一実施形態を示す。
この実施形態におけるスイッチング電源装置は、一次側コイルＬｐと二次側コイルＬｓおよび補助巻線Ｌａを有する電圧変換用のトランス１０を備え、該トランス１０の一次側にＮチャネルＭＯＳトランジスタからなるスイッチング素子ＳＷおよびその制御回路（一次側制御回路）１１を設け、二次側に同期整流素子としてのＭＯＳトランジスタＳ０およびその制御回路（二次側制御回路）２０を設けた絶縁型ＤＣ－ＤＣコンバータとして構成されている。この実施形態では、トランス１０に、二次側コイルＬｓの極性が一次側コイルＬｐと逆極性のものが使用されており、フライバックコンバータとして動作するように構成されている。
【0021】
一次側のスイッチング素子ＳＷはトランス１０の一次側コイルＬｐと直列に接続されている。一次側制御回路１１および二次側制御回路２０は、各々１個の半導体チップ上に半導体集積回路（ＩＣ）として、または１つのパッケージ内に実装された半導体装置として構成されている。トランス１０の補助巻線Ｌａの端子間にはダイオードＤ１とコンデンサＣ１とが直列に接続され、補助巻線Ｌａに誘起された電圧をダイオードＤ１で整流しコンデンサＣ１で平滑することで、一次側制御回路１１の電源電圧Ｖcc1を生成して一次側制御回路１１の電源端子に供給する。
また、この実施例のＤＣ－ＤＣコンバータは、一次側制御回路１１に接続され二次側の回路からのフィードバック信号を受ける受光用のフォトトランジスタＰＴを備え、一次側制御回路１１はフィードバック信号に応じてスイッチング素子ＳＷのスイッチング周波数またはデューティ比を変化させて、負荷や入力電圧の変動に対応するように構成されている。
また、この実施例のＤＣ－ＤＣコンバータは、一次側制御回路１１に接続され二次側の回路からのフィードバック信号を受ける受光用のフォトトランジスタＰＴを備え、一次側制御回路１１はフィードバック信号に応じてスイッチング素子ＳＷのスイッチング周波数またはデューティ比を変化させて、負荷や入力電圧の変動に対応するように構成されている。
【0022】
一方、トランス１０の二次側には、二次側コイルＬｓの一方の端子と出力端子ＯＵＴ２との間に接続された同期整流用ＭＯＳトランジスタＳ０と、二次側で生成された電圧を電源電圧とし同期整流用ＭＯＳトランジスタＳ０のドレイン電圧を検出してトランジスタＳ０のオン、オフ制御信号を生成する二次側制御回路２０と、出力端子ＯＵＴ１－ＯＵＴ２間に接続され出力電圧ＶＯＵＴを安定化させる平滑コンデンサＣ２と、を備える。同期整流用ＭＯＳトランジスタＳ０と二次側制御回路２０を、１つのパッケージに集積化してもよい。なお、出力端子ＯＵＴ１－ＯＵＴ２間に接続された可変抵抗ＬＤは、負荷の一例もしくは負荷を等価的に記載したものを表わしている。
【0023】
出力端子ＯＵＴ１には二次側制御回路２０の電源端子ＶＣＣが接続されており、出力電圧ＶＯＵＴが二次側制御回路２０に電源電圧Ｖcc2として供給される。また、二次側制御回路２０の電源電圧は、トランス１０の補助巻線に誘起された電圧を整流して供給するように構成しても良い。
また、トランス１０の二次側には、出力端子ＯＵＴ１－ＯＵＴ２間に、フィードバック用のフォトダイオードＰＤおよび誤差アンプＥ-ＡＭＰが接続されている。誤差アンプＥ-ＡＭＰは出力電圧ＶＯＵＴのレベルに比例した電流をフォトダイオードＰＤに流すように構成されている。
また、トランス１０の二次側には、出力端子ＯＵＴ１－ＯＵＴ２間に、フィードバック用のフォトダイオードＰＤおよび誤差アンプＥ-ＡＭＰが接続されている。誤差アンプＥ-ＡＭＰは出力電圧ＶＯＵＴのレベルに比例した電流をフォトダイオードＰＤに流すように構成されている。
【0024】
また、二次側のフォトダイオードＰＤと一次側のフォトトランジスタＰＴは、絶縁型信号伝達手段としてのフォトインタラプタを構成しており、二次側のフォトダイオードＰＤから発せられた光が一次側のフォトトランジスタＰＴにより受光されて光の強度に応じたフィードバック信号が生成され、一次側制御回路１１はこのフィードバック信号に応じてスイッチング素子ＳＷを制御する。
【0025】
二次側制御回路２０は、二次側スイッチング素子としての同期整流用ＭＯＳトランジスタＳ０のドレイン端子に配線を介して接続される外部端子（ドレイン電圧検出端子）Ｐ１の電圧ＶDSを監視し、所定のタイミングで同期整流用ＭＯＳトランジスタＳ０をオンまたはオフさせる制御信号（ゲート駆動電圧）ＶＧを生成して、外部端子Ｐ２を介してトランジスタＳ０のゲート端子へ出力する。
【0026】
図２には、上記二次側制御回路２０の構成例が示されている。
図２に示されているように、二次側制御回路２０は、同期整流用ＭＯＳトランジスタＳ０のドレイン端子が接続されるドレイン電圧検出端子Ｐ１の電圧ＶDSと所定のしきい値電圧Ｖth_on（例えば-200mV）とを比較するコンパレータなどからなるオンタイミング検出回路２１、ドレイン電圧検出端子Ｐ１の電圧ＶDSと所定のしきい値電圧Ｖth_off（例えば0～-150mV）とを比較するコンパレータなどからなるオフタイミング検出回路２２を備える。
ここで、オンタイミング検出回路２１の判定しきい値Ｖth_onは、同期整流用ＭＯＳトランジスタＳ０のボディダイオードに電流が流れ始めたことを確実に検出できるように、ボディダイオードの順方向電圧を考慮した電圧に設定される。
図２に示されているように、二次側制御回路２０は、同期整流用ＭＯＳトランジスタＳ０のドレイン端子が接続されるドレイン電圧検出端子Ｐ１の電圧ＶDSと所定のしきい値電圧Ｖth_on（例えば-200mV）とを比較するコンパレータなどからなるオンタイミング検出回路２１、ドレイン電圧検出端子Ｐ１の電圧ＶDSと所定のしきい値電圧Ｖth_off（例えば0～-150mV）とを比較するコンパレータなどからなるオフタイミング検出回路２２を備える。
ここで、オンタイミング検出回路２１の判定しきい値Ｖth_onは、同期整流用ＭＯＳトランジスタＳ０のボディダイオードに電流が流れ始めたことを確実に検出できるように、ボディダイオードの順方向電圧を考慮した電圧に設定される。
【0027】
また、二次側制御回路２０は、ドレイン電圧ＶDSのピーク期間Ｔｐ（図３参照）を検出するピーク期間検出タイマー回路２３、ドレイン電圧ＶDSのボトム期間Ｔｂを検出するボトム期間検出タイマー回路２４、これらのタイマー回路２３，２４が検出したタイマー値を電圧（ＭＯＴ判定基準電圧）に変換するタイマー値－電圧変換回路２５を備える。なお、タイマー回路２３，２４に、例えば定電流源とコンデンサとからなる電荷充電方式のアナログタイマーを使用することで、タイマー回路２３，２４とタイマー値－電圧変換回路２５を一体の回路として構成することも可能である。
【0028】
さらに、二次側制御回路２０は、１サイクル前のタイマー値－電圧変換回路２５の出力電圧（最小オン時間設定基準電圧：ＭＯＴしきい値Ｖmot1）を取り込んで保持し現サイクルのタイマー値－電圧変換回路２５の出力電圧（ＭＯＴしきい値Ｖmot2）と比較するサンプルホールド＆電圧比較回路２６、ドレインピーク期間Ｔｐとドレインボトム期間Ｔｂの比を算出するピーク・ボトム比計算回路２７、上記ピーク・ボトム比計算回路２７の出力等に基づいて最小オン時間を計時するＭＯＴタイマー２８を備える。
【0029】
サンプルホールド＆電圧比較回路２６は、一つ前のサイクルのＭＯＴしきい値と現サイクルのＭＯＴしきい値との差が所定以上大きいとき、ＭＯＴタイマー２８の出力のパルス幅を短縮させる信号ＴＧ１を生成し出力する。また、サンプルホールド＆電圧比較回路２６は、ドレインピーク期間Ｔｐとドレインボトム期間Ｔｂに応じた電圧（ＭＯＴしきい値）Ｖmotを生成してＭＯＴタイマー２８へ供給し、ＭＯＴタイマー２８はこのＭＯＴしきい値Ｖmotに応じた時間を計時することでＴｐとＴｂに応じたパルス幅を有する最小オン時間信号（パルス）ＭＯＴを出力する。具体的には、ＴｐとＴｂの数値が大きいほど最小オン時間信号ＭＯＴのパルス幅は広くなり、ＴｐとＴｂの数値が小さいほど最小オン時間信号ＭＯＴのパルス幅は狭くなる。
【0030】
さらに、二次側制御回路２０は、オンタイミング検出回路２１の出力ON_SIGとオフタイミング検出回路２２の出力OFF_SIGとＭＯＴタイマー２８の出力ＭＯＴに基づいて同期整流用ＭＯＳトランジスタＳ０をオン、オフ制御する信号を生成するオン・オフ制御回路２９と、生成されたオン、オフ制御信号を受けてゲート駆動電圧ＶＧを外部端子Ｐ２より出力するゲートドライバ回路３０を備えている。
【0031】
オン・オフ制御回路２９は、ＭＯＴタイマー２８の出力ＭＯＴによってオフタイミング検出信号OFF_SIGをマスクする論理回路（例えばＡＮＤゲート）とＲＳフリップフロップなどにより構成され、オンタイミング検出回路２１の出力信号ON_SIGが立ち上がるとゲート駆動電圧ＶＧをハイレベルに変化させて同期整流用のＭＯＳトランジスタＳ０をオンさせ、オフタイミング検出回路２２の出力信号OFF_SIGのタイミングでゲート駆動電圧ＶＧをローレベルに変化させてＳ０をオフさせる制御信号を生成する。このとき、ＭＯＴタイマー２８から出力される最小オン時間信号ＭＯＴによってOFF_SIG信号をマスクしてオン・オフ制御回路２９への入力を禁止して、ＭＯＴ期間内にターンオフして効率が低下することを防ぐように構成されている。
【0032】
次に、図３～図５を用いて、二次側制御回路２０の動作について説明する。このうち、図３はタイマー値－電圧変換回路２５及びＭＯＴタイマー２８の機能を説明するための波形図、図４はサンプルホールド＆電圧比較回路２６及びＭＯＴタイマー２８の機能を説明するための波形図である。
図３および図４において、（ａ）は同期整流用ＭＯＳトランジスタＳ０のドレイン電圧ＶDS、（ｂ）はドレイン電圧ＶDSのピーク期間Ｔｐとボトム期間Ｔｂを表わすタイマー値を変換した電圧として生成されるＭＯＴしきい値Ｖmot、（ｃ）はＭＯＴタイマー２８のタイマー値、（ｄ）はＭＯＴタイマー２８の出力（最小オン時間信号）ＭＯＴの変化をそれぞれ示す。図３（ｂ）において、実線Ｄはタイマーの値を、破線Ｓは実線Ｄを特定のタイミングでサンプリングして生成される電圧であり、この電圧がＭＯＴタイマー２８へＭＯＴしきい値Ｖmotとして供給される。
図３および図４において、（ａ）は同期整流用ＭＯＳトランジスタＳ０のドレイン電圧ＶDS、（ｂ）はドレイン電圧ＶDSのピーク期間Ｔｐとボトム期間Ｔｂを表わすタイマー値を変換した電圧として生成されるＭＯＴしきい値Ｖmot、（ｃ）はＭＯＴタイマー２８のタイマー値、（ｄ）はＭＯＴタイマー２８の出力（最小オン時間信号）ＭＯＴの変化をそれぞれ示す。図３（ｂ）において、実線Ｄはタイマーの値を、破線Ｓは実線Ｄを特定のタイミングでサンプリングして生成される電圧であり、この電圧がＭＯＴタイマー２８へＭＯＴしきい値Ｖmotとして供給される。
【0033】
図３（ｂ）に示されているように、タイマー値（実線Ｄ）は、（ａ）に示すドレイン電圧ＶDSのピーク期間Ｔｐが終了するターンオンタイミングｔ１で立ち下り（リセット）、ＶDSのボトム期間Ｔｂの間（ｔ1～ｔ2）上昇し、電流不連続期間など、ＶＤＳがピークでもボトムでもない期間は同一値を維持し、その後次のターンオンタイミングｔ4まで上昇するという変化を繰り返す。この過程で、ピーク期間Ｔｐとボトム期間Ｔｂの和が小さくなると、図３（ｂ）の破線Ｓのようにタイマーのピーク値Ｖmotは低くなる。
【0034】
そして、ＭＯＴしきい値Ｖmotが低くなると、図３（ｃ）に示すようにＭＯＴタイマー２８のタイマー値がしきい値Ｖmotに到達するまでの時間が短くなり、図３（ｄ）に示すようにＭＯＴタイマー２８から出力される最小オン時間信号ＭＯＴのパルス幅は狭くなる。
上記のように、ドレイン電圧ＶDSのピーク期間Ｔｐの大きさとボトム期間Ｔｂの大きさの両方に応じて最小オン時間信号ＭＯＴのパルス幅を調整することで、ドレイン電圧のピーク値とピーク幅が入力電圧に比例して変化したとしても、入力電圧の影響を抑制して負荷の大きさに合わせて適切な最小オン時間を決定し、最小オン時間が長すぎて逆流が流れる現象が生じるのを防止することができる。なお、図３および図４において、（ａ）のドレイン電圧ＶDSのｔ2～ｔ3期間の波形は、軽負荷時の電流不連続モードで現れる共振による波形である。
上記のように、ドレイン電圧ＶDSのピーク期間Ｔｐの大きさとボトム期間Ｔｂの大きさの両方に応じて最小オン時間信号ＭＯＴのパルス幅を調整することで、ドレイン電圧のピーク値とピーク幅が入力電圧に比例して変化したとしても、入力電圧の影響を抑制して負荷の大きさに合わせて適切な最小オン時間を決定し、最小オン時間が長すぎて逆流が流れる現象が生じるのを防止することができる。なお、図３および図４において、（ａ）のドレイン電圧ＶDSのｔ2～ｔ3期間の波形は、軽負荷時の電流不連続モードで現れる共振による波形である。
【0035】
本実施例の二次側制御回路２０においては、図４に示されているように、サンプルホールド＆電圧比較回路２６でサンプリングした一つ前のサイクルのＭＯＴしきい値Ｖmot1と現サイクルのＭＯＴしきい値Ｖmot2との差が所定以上大きいときは、サンプルホールド＆電圧比較回路２６からＭＯＴタイマー２８へ短縮トリガパルスＴＧ１を出力して最小オン時間信号ＭＯＴのパルス幅を短縮させる。
すると、ＭＯＴタイマー２８から出力される最小オン時間信号ＭＯＴは、図４（ｄ）においてもともとは点線で示すように、ＭＯＴタイマー２８のタイマー値がしきい値Ｖmotに到達した時点でローレベルに変化する最小オン時間信号ＭＯＴが実線で示すように、立下りが早められるようになる。
上記のような最小オン時間信号ＭＯＴのパルス幅調整を行うことで、一次側の挙動が急に大きく変わったような場合に、二次側の最小オン時間が最適な値から大きくかけ離れてしまうことがないようにすることができる。
すると、ＭＯＴタイマー２８から出力される最小オン時間信号ＭＯＴは、図４（ｄ）においてもともとは点線で示すように、ＭＯＴタイマー２８のタイマー値がしきい値Ｖmotに到達した時点でローレベルに変化する最小オン時間信号ＭＯＴが実線で示すように、立下りが早められるようになる。
上記のような最小オン時間信号ＭＯＴのパルス幅調整を行うことで、一次側の挙動が急に大きく変わったような場合に、二次側の最小オン時間が最適な値から大きくかけ離れてしまうことがないようにすることができる。
【0036】
次に、図５を用いてピーク・ボトム比計算回路２７及びＭＯＴタイマー２８の機能を説明する。図５において、（ａ）は同期整流用ＭＯＳトランジスタＳ０のドレイン電圧ＶDSを単純化した波形、（ｂ）はピーク・ボトム比計算回路２７におけるドレイン電圧ＶDSのピーク期間Ｔｐを検出するタイマーの値（点線）およびピーク期間Ｔｐとボトム期間ＴｂすなわちＴｐ＋Ｔｂを検出するタイマーの値（実線）の変化の様子、（ｃ）はピーク・ボトム比計算回路２７から出力される信号（パルス）をそれぞれ示す。図５（ｃ）の信号（パルス）がＭＯＴタイマー２８へ短縮トリガパルスＴＧ２として供給される。なお、図５において、（ｄ）は短縮トリガパルスＴＧ２が供給されたときの、ＭＯＴタイマー２８の動作を示す。
【0037】
ピーク・ボトム比計算回路２７おいては、Ｔｐ＋Ｔｂを検出するタイマーとは別にピーク期間Ｔｐを検出するタイマーを設け、タイマー値の傾きを変えることで時間に重みを付けている。例えばタイマーを定電流源とコンデンサにより構成した場合には、定電流源の電流値を異ならせることでタイマー値の傾きを変えることができる。そして、ドレイン電圧ＶDSのピーク期間Ｔｐの終了のタイミング（図５のｔ11，ｔ12，ｔ13）で両タイマー値の比較を行い、
Ｔｐのタイマー値＞（Ｔｐ＋Ｔｂ）のタイマー値
の時に、次のサイクルの最小オン時間信号ＭＯＴを短縮させるトリガパルスＴＧ２（図５(ｃ)）を生成し、出力する。
Ｔｐのタイマー値＞（Ｔｐ＋Ｔｂ）のタイマー値
の時に、次のサイクルの最小オン時間信号ＭＯＴを短縮させるトリガパルスＴＧ２（図５(ｃ)）を生成し、出力する。
【0038】
このようにすることにより、ドレイン電圧ＶDSのピーク期間Ｔｐのタイマー値とボトム期間Ｔｂのタイマー値の比率を算出し、ピーク期間Ｔｐのタイマー値がボトム期間Ｔｂのタイマー値より所定以上大きい場合に、短縮トリガパルスＴＧ２を出力することができる。
そして、上記のような最小オン時間信号ＭＯＴのパルス幅調整を行うことで、例えば二次側の負荷が大きく変化するなどしてピーク期間Ｔｐとボトム期間Ｔｂの比率が大きく変わったような場合に、二次側の最小オン時間が最適な値からかけ離れてしまうことがないようにすることができる。
そして、上記のような最小オン時間信号ＭＯＴのパルス幅調整を行うことで、例えば二次側の負荷が大きく変化するなどしてピーク期間Ｔｐとボトム期間Ｔｂの比率が大きく変わったような場合に、二次側の最小オン時間が最適な値からかけ離れてしまうことがないようにすることができる。
【0039】
図６には、上記二次側制御回路２０を構成するピーク期間検出タイマー回路２３、ボトム期間検出タイマー回路２４、タイマー値－電圧変換回路２５、サンプルホールド＆電圧比較回路２６およびピーク・ボトム比計算回路２７の具体的な回路例が示されている。
このうちピーク期間検出タイマー回路２３は、図６に示されているように、ドレイン電圧ＶDSと所定のしきい値電圧Ｖt1とを比較してピーク期間の開始点を検出するコンパレータＣＭＰ１と、電源電圧端子ＶＣＣと接地点との間に直列に接続された定電流源ＣＣ１、スイッチＳ１及びコンデンサＣ０とから構成され、ボトム期間検出タイマー回路２４は、ドレイン電圧ＶDSと所定のしきい値電圧Ｖt2とを比較してボトム期間の開始点を検出するコンパレータＣＭＰ２と、電源電圧端子ＶＣＣと接地点との間に直列に接続された定電流源ＣＣ２、スイッチＳ２及びコンデンサＣ０とから構成されている。そして、コンデンサＣ０がタイマー値－電圧変換回路２５として機能する。また、コンデンサＣ０と並列に、コンデンサＣ０の充電電荷を放電させるリセット用スイッチＳｒが接続されているとともに、コンパレータＣＭＰ２の出力信号の立下りに同期してスイッチＳｒをオンさせてコンデンサＣ０の充電電荷を放電させるリセットパルスＲＰを生成するワンショットパルス生成回路ＯＳＰが設けられている。
上記のように本実施例では、ピーク期間検出タイマー回路２３とボトム期間検出タイマー回路２４及びタイマー値－電圧変換回路２５は、コンデンサ（Ｃ０）を共通にした一体の回路として構成されている。
このうちピーク期間検出タイマー回路２３は、図６に示されているように、ドレイン電圧ＶDSと所定のしきい値電圧Ｖt1とを比較してピーク期間の開始点を検出するコンパレータＣＭＰ１と、電源電圧端子ＶＣＣと接地点との間に直列に接続された定電流源ＣＣ１、スイッチＳ１及びコンデンサＣ０とから構成され、ボトム期間検出タイマー回路２４は、ドレイン電圧ＶDSと所定のしきい値電圧Ｖt2とを比較してボトム期間の開始点を検出するコンパレータＣＭＰ２と、電源電圧端子ＶＣＣと接地点との間に直列に接続された定電流源ＣＣ２、スイッチＳ２及びコンデンサＣ０とから構成されている。そして、コンデンサＣ０がタイマー値－電圧変換回路２５として機能する。また、コンデンサＣ０と並列に、コンデンサＣ０の充電電荷を放電させるリセット用スイッチＳｒが接続されているとともに、コンパレータＣＭＰ２の出力信号の立下りに同期してスイッチＳｒをオンさせてコンデンサＣ０の充電電荷を放電させるリセットパルスＲＰを生成するワンショットパルス生成回路ＯＳＰが設けられている。
上記のように本実施例では、ピーク期間検出タイマー回路２３とボトム期間検出タイマー回路２４及びタイマー値－電圧変換回路２５は、コンデンサ（Ｃ０）を共通にした一体の回路として構成されている。
【0040】
サンプルホールド＆電圧比較回路２６は、コンデンサＣｓ１と、該コンデンサＣｓ１の充電ノードＮ１と上記コンデンサＣ０の充電ノードＮ０との間に接続されたサンプリング用のスイッチＳ３と、コンデンサＣｓ１の充電電圧をインピーダンス変換して後段へ伝達するバッファＢＦＦと、伝達された電圧を保持するためのコンデンサＣｓ２と、バッファＢＦＦとコンデンサＣｓ２の充電ノードＮ２との間に接続されたホールド用のスイッチＳ４と、上記スイッチＳ３，Ｓ４をオン、オフする信号を生成するサンプルホールド制御回路ＳＨＣを備える。
【0041】
さらに、サンプルホールド＆電圧比較回路２６は、上記コンデンサＣｓ２の保持電圧が一方の入力端子（+）に入力されたコンパレータＣＭＰ３と、コンデンサＣｓ１の充電電圧に所定のオフセットを付与した電圧をコンパレータＣＭＰ３の他方の入力端子（-）へ入力するオフセット付与手段ＯＳＧとを備えており、コンパレータＣＭＰ３は、コンデンサＣｓ２に保持されている１つ前のサイクルの電圧とコンデンサＣｓ１に取り込んだ現サイクルの電圧との差が上記オフセット分以上あると、ＭＯＴタイマー２８へ短縮トリガパルスＴＧ１を出力する。また、上記コンデンサＣｓ１の保持電圧が、ＭＯＴしきい値Ｖmotとして、ＭＯＴタイマー２８へ供給される。
【0042】
ピーク・ボトム比計算回路２７は、電源電圧端子ＶＣＣと接地点との間に直列に接続された定電流源ＣＣ３及びコンデンサＣ３、コンデンサＣ３と並列に接続されたリセット用のスイッチＳ５、コンデンサＣ３の充電電圧とタイマー値－電圧変換回路２５のコンデンサＣ０の充電電圧とを比較するコンパレータＣＭＰ４、ＣＭＰ４の出力をＭＯＴタイマー２８への入力信号（パルス）に変換するトリガパルス生成回路ＴＲＧ２とから構成されている。
定電流源ＣＣ３の電流値は定電流源ＣＣ１，ＣＣ２の電流値よりも大きな値に設定され、スイッチＳ５はピーク期間検出タイマー回路２３のコンパレータＣＭＰ１の出力を反転した信号により制御される。これにより、コンデンサＣ３はドレイン電圧ＶDSのピーク期間Ｔｐだけ定電流源ＣＣ３の電流により充電される。
定電流源ＣＣ３の電流値は定電流源ＣＣ１，ＣＣ２の電流値よりも大きな値に設定され、スイッチＳ５はピーク期間検出タイマー回路２３のコンパレータＣＭＰ１の出力を反転した信号により制御される。これにより、コンデンサＣ３はドレイン電圧ＶDSのピーク期間Ｔｐだけ定電流源ＣＣ３の電流により充電される。
【0043】
一方、タイマー値－電圧変換回路２５のコンデンサＣ０は、ドレイン電圧ＶDSのピーク期間Ｔｐとボトム期間Ｔｂを合わせた（Ｔｐ＋Ｔｂ）の間ずっと充電される。
そのため、ピーク・ボトム比計算回路２７のコンパレータＣＭＰ４は、
Ｔｐのタイマー値＞（Ｔｐ＋Ｔｂ）のタイマー値
の関係が成立しているか判定することができる。
そして、上記不等式の関係が成立したときに、コンパレータＣＭＰ４はＭＯＴタイマー２８へ、トリガパルス生成回路ＴＲＧ２を介して短縮トリガパルスＴＧ２を出力する。トリガパルス生成回路ＴＲＧ２は、コンパレータＣＭＰ４の出力を判断し、ＭＯＴタイマー２８が動作するタイミングに合わせて短縮トリガパルスＴＧ２を生成する。なお、コンパレータＣＭＰ４の反転入力端子に、所定のオフセットを付与する手段を設けることで、ピーク期間Ｔｐがボトム期間Ｔｂに比べて所定以上大きいときに短縮トリガパルスＴＧ２を出力するように構成しても良い。
そのため、ピーク・ボトム比計算回路２７のコンパレータＣＭＰ４は、
Ｔｐのタイマー値＞（Ｔｐ＋Ｔｂ）のタイマー値
の関係が成立しているか判定することができる。
そして、上記不等式の関係が成立したときに、コンパレータＣＭＰ４はＭＯＴタイマー２８へ、トリガパルス生成回路ＴＲＧ２を介して短縮トリガパルスＴＧ２を出力する。トリガパルス生成回路ＴＲＧ２は、コンパレータＣＭＰ４の出力を判断し、ＭＯＴタイマー２８が動作するタイミングに合わせて短縮トリガパルスＴＧ２を生成する。なお、コンパレータＣＭＰ４の反転入力端子に、所定のオフセットを付与する手段を設けることで、ピーク期間Ｔｐがボトム期間Ｔｂに比べて所定以上大きいときに短縮トリガパルスＴＧ２を出力するように構成しても良い。
【0044】
図７には、上記二次側制御回路２０を構成するＭＯＴタイマー２８の具体的な回路例が示されている。
図７に示されているように、ＭＯＴタイマー２８は、電源電圧端子ＶＣＣと接地点との間に直列に接続された定電流源ＣＣ４及びコンデンサＣ４、コンデンサＣ４と並列に接続されたリセット用のスイッチＳ６からなるタイマー回路ＴＭＲを備える。スイッチＳ６は、前記オンタイミング検出回路２１からの検出信号ON_SIGを反転した信号によってオン、オフ制御される。これにより、タイマー回路ＴＭＲは、オンタイミング検出信号ON_SIGがハイレベルの間だけ定電流源ＣＣ４の電流でコンデンサＣ４を充電することで、同期整流用ＭＯＳトランジスタＳ０をオンすべき期間に相当するタイマー値を出力する。
図７に示されているように、ＭＯＴタイマー２８は、電源電圧端子ＶＣＣと接地点との間に直列に接続された定電流源ＣＣ４及びコンデンサＣ４、コンデンサＣ４と並列に接続されたリセット用のスイッチＳ６からなるタイマー回路ＴＭＲを備える。スイッチＳ６は、前記オンタイミング検出回路２１からの検出信号ON_SIGを反転した信号によってオン、オフ制御される。これにより、タイマー回路ＴＭＲは、オンタイミング検出信号ON_SIGがハイレベルの間だけ定電流源ＣＣ４の電流でコンデンサＣ４を充電することで、同期整流用ＭＯＳトランジスタＳ０をオンすべき期間に相当するタイマー値を出力する。
【0045】
また、ＭＯＴタイマー２８は、上記サンプルホールド＆電圧比較回路２６からの短縮トリガパルスＴＧ１とピーク・ボトム比計算回路２７からの短縮トリガパルスＴＧ２との論理和をとるＯＲゲートＧ１、ＯＲゲートＧ１の出力に応じてサンプルホールド＆電圧比較回路２６からのＭＯＴしきい値ＶmotまたはＶmotよりも低い所定の基準電圧Ｖrefのうち一方を選択する切替えスイッチＳ７、選択された電圧とタイマー回路ＴＭＲのコンデンサＣ４の充電電圧とを比較するコンパレータＣＭＰ５、前記オンタイミング検出回路２１からの検出信号ON_SIGと上記コンパレータＣＭＰ５の出力を入力とするＡＮＤゲートＧ２を備える。そして、ＡＮＤゲートＧ２の出力が前記最小オン時間信号ＭＯＴとして、後段のオン・オフ制御回路２９へ供給される。なお、ＡＮＤゲートＧ２の出力を反転した信号と前記オンタイミング検出回路２１からの検出信号OFF_SIGとを入力とするＡＮＤゲートを設けて、このＡＮＤゲートの出力をオン・オフ制御回路２９へ供給するように構成しても良い。
【0046】
図８には、上記二次側制御回路２０を構成するオン・オフ制御回路２９およびゲートドライバ回路３０の具体的な回路例が示されている。
図８（Ａ）に示されているように、ゲートドライバ回路３０は、電源電圧端子ＶＣＣと接地点ＧＮＤとの間に直列に接続されたＰチャネルＭＯＳトランジスタＭ１およびＮチャネルＭＯＳトランジスタＭ２からなり、Ｍ１とＭ２の接続ノードに同期整流用ＭＯＳトランジスタＳ０のゲート端子が接続されている。
図８（Ａ）に示されているように、ゲートドライバ回路３０は、電源電圧端子ＶＣＣと接地点ＧＮＤとの間に直列に接続されたＰチャネルＭＯＳトランジスタＭ１およびＮチャネルＭＯＳトランジスタＭ２からなり、Ｍ１とＭ２の接続ノードに同期整流用ＭＯＳトランジスタＳ０のゲート端子が接続されている。
【0047】
一方、オン・オフ制御回路２９は、オンタイミング検出回路２１の出力ON_SIGとＭＯＴタイマー２８からの最小オン時間信号ＭＯＴを入力とする３入力ＮＡＮＤゲートＧ３と、オフタイミング検出回路２２の出力OFF_SIGとＭＯＴタイマー２８からの最小オン時間信号ＭＯＴをインバータＩＮＶで反転して信号を入力とする３入力ＡＮＤゲートＧ４とを備える。インバータＩＮＶの出力信号は、オフタイミング検出回路２２の出力OFF_SIGの入力を禁止するマスク信号として機能する。
【0048】
また、オン・オフ制御回路２９は、ＮＡＮＤゲートＧ３とＡＮＤゲートＧ４の出力をそれぞれ遅延する直列のインバータ列からなる遅延回路ＤＬＹ１，ＤＬＹ２を備え、遅延回路ＤＬＹ１により遅延された信号はＡＮＤゲートＧ４へ、また遅延回路ＤＬＹ２により遅延された信号はＮＡＮＤゲートＧ３へそれぞれ帰還入力されることにより、ゲートドライバ回路３０を構成するＭＯＳトランジスタＭ１,Ｍ２に貫通電流が流れないようにするデッドタイムが付与されるようになっている。
【0049】
本実施例のオン・オフ制御回路２９においては、オンタイミング検出信号ON_SIGによってソース側ＭＯＳトランジスタＭ１がオンされたのちすぐにオフタイミング検出信号OFF_SIGが入ってきたとしても、ＡＮＤゲートＧ４と最小オン時間信号ＭＯＴによってマスクされ、最小オン時間の経過に合わせて、ソース側ＭＯＳトランジスタＭ１がオフされて、ソース側、シンク側のＭＯＳトランジスタＭ１,Ｍ２が共にオフとなる。ソース側のＭＯＳトランジスタＭ１がオフされても、ゲートドライバ回路３０の出力電圧ＶＧは同期整流用ＭＯＳトランジスタＳ０のゲート容量によって維持され、Ｓ０はオン状態を維持する。そして、遅延回路ＤＬＹ１の出力は所定の遅延時間後にハイレベルになるため、３入力ＡＮＤゲートＧ４は、遅延回路ＤＬＹ１の応答を待たずに、オフタイミング検出信号OFF_SIGに合わせてシンク側ＭＯＳトランジスタＭ２をオンできる。
【0050】
これに対し、最小オン時間信号ＭＯＴによるソース側トランジスタＭ１のオフがない場合、同期整流用ＭＯＳトランジスタＳ０のターンオフは、ソース側スイッチ（Ｍ１）オフ→シンク側スイッチ（Ｍ２）オンの流れで行われる。この際、遅延回路ＤＬＹ１，ＤＬＹ２によるデッドタイムの付与で、ソース側とシンク側のスイッチの同時オンによる貫通電流が防止されている。このため、ソース側スイッチＭ１をオフし遅延回路ＤＬＹ１による遅延時間が経過しないと、シンク側スイッチＭ２をオンできないため、同期整流用ＭＯＳトランジスタＳ０のオフに遅れが生じる。
本実施例のオン・オフ制御回路２９においては、最小オン時間経過時点で先にソース側スイッチ（Ｍ１）をオフさせることで、遅延回路ＤＬＹ１による遅延時間分の時間を短縮でき、オフタイミング検出信号OFF_SIGが検出されてから同期整流用ＭＯＳトランジスタＳ０のターンオフまでの時間を高速化させることができる。
本実施例のオン・オフ制御回路２９においては、最小オン時間経過時点で先にソース側スイッチ（Ｍ１）をオフさせることで、遅延回路ＤＬＹ１による遅延時間分の時間を短縮でき、オフタイミング検出信号OFF_SIGが検出されてから同期整流用ＭＯＳトランジスタＳ０のターンオフまでの時間を高速化させることができる。
【0051】
なお、オン・オフ制御回路２９は、図８（Ａ）の構成のものに限定されず、例えば図８（Ｂ）に示すように、ゲートドライバ回路３０のＰチャネルＭＯＳトランジスタＭ１を、ＮチャネルＭＯＳトランジスタに変更した構成でも同様の効果が得られる。そして、この場合、図８（Ａ）のオン・オフ制御回路２９内の３入力ＮＡＮＤゲートＧ３を３入力ＡＮＤゲートに変更し、ディレイ回路ＤＲＹ１のインバータを１段増やすことで実現できる。なお、ディレイ回路ＤＲＹ１のインバータを１段増やす代わりに１段減らすようにしても良い。
このように、ＭＯＳトランジスタＭ１をＮチャネルＭＯＳトランジスタに変更した場合、ゲート駆動電圧ＶＧの最大値はトランジスタＭ１のゲート電圧からＭ１のスレッショルド電圧を引いた値までに制限されるため、ゲート駆動電圧ＶＧの上限を容易にクランプすることができる。
このように、ＭＯＳトランジスタＭ１をＮチャネルＭＯＳトランジスタに変更した場合、ゲート駆動電圧ＶＧの最大値はトランジスタＭ１のゲート電圧からＭ１のスレッショルド電圧を引いた値までに制限されるため、ゲート駆動電圧ＶＧの上限を容易にクランプすることができる。
【0052】
以上説明したように、上記実施形態の二次側制御回路においては、二次側同期整流用ＭＯＳトランジスタＳ０のドレイン電圧ＶDSのピーク期間とボトム期間を元に最小オン時間ＭＯＴを設定するＭＯＴタイマー回路２８を備えるため、電源装置の動作条件によって最適値が異なる最小オン時間を自動で調整することができる。また、パルス毎（サイクル毎）に最小オン時間を設定するようにしているため、電源装置の起動／停止や負荷の変動など、最適な最小オン時間が大きく変化する過渡時の動作にも速やかに追随することができる。
【0053】
また、二次側の動作ではバーストモードや電流不連続動作時の共振期間など、スイッチングが停止してドレイン電圧ＶDSが中間電位を取る期間があるが、上記実施形態の二次側制御回路においては、ドレイン電圧ＶDSのピーク期間とボトム期間のみを基準に使用することで、スイッチング停止期間のドレイン電圧ＶDSを除去でき、最適な最小オン時間の設定が可能になる。また、ドレイン電圧ＶDSのピーク期間はＡＣ入力電圧に影響されるが、二次側導通期間に相当するボトム期間は影響されないため、ピーク期間とボトム期間の両方を最小オン時間の設定の基準に使うことで、ＡＣ入力電圧の影響を低減できる。
【0054】
さらに、上記実施形態の二次側制御回路においては、ドレイン電圧ＶDSのピーク期間とボトム期間の比率をみて最小オン時間を調整しているため、一次側と二次側のオンデューティを間接的に算出して最小オン時間を調整することができる。一般的な絶縁型電源装置では、オンデューティは最大でも０．５程度であり、これ以上のオンデューティになる場合は、通常の動作から外れた領域なので、安全のために最小オン時間を小さく設定する必要があるが、上記実施形態ではそのような最小オン時間の調整（短縮）が可能である。
【0055】
具体的な大デューティとなる挙動の例としては、例えばＰＷＭ方式の場合、サブハーモニック発振を起こしていると、オンデューティが０．５を超えるが、この場合二次側の導通期間が短くなるため、最小オン時間が長い設定であると逆流が流れてしまう。また、ＱＲ（フライバック擬似共振）方式の場合、入力電圧が下がるとオンデューティが０．５を超えるが、ＱＲ方式であるためスイッチング周波数も下がり、ピーク期間＋ボトム期間が長くなり最小オン時間が最大値を取る状態にもかかわらず、負荷が軽いと必要な最小オン時間は短くなるため、逆流が生じるおそれがある。さらに、一次側にインダクタとコンデンサからなる共振回路を設けたＬＬＣ方式の場合、オンデューティが０．５になるよう制御動作するため、０．５から外れる状態は、異常状態かバーストモード動作時で、負荷が不安定か軽いときであるので、オンデューティが大きくなった場合に最小オン時間を長くすると、逆流が発生するおそれがある。
【0056】
さらに、上記実施形態の二次側制御回路においては、最小オン時間の設定値を記憶し、パルス毎（サイクル毎）に比較を行い、最小オン時間の減少量が既定の値より大きい場合、最小オン時間を最短にするにしているため、負荷の急減や異常動作などで、最小オン時間が二次側導通期間よりも長くなって逆流が発生するのを防止することができる。
また、上記実施形態の二次側制御回路においては、二次側同期整流用ＭＯＳトランジスタを駆動するゲートドライバのソース（ターンオン）側とシンク（ターンオフ）側のスイッチの駆動信号を分けて、ターンオフの際に、先ずソース側スイッチのオン状態を最小オン時間経過で解除させている。一般的には、ターンオフの際に、ソースのオン解除→同時オン防止のデッドタイム→シンク起動、という流れで制御が行われているが、上記実施形態のように、最小オン時間経過で先にソース側スイッチを遮断しておくことで、同期整流用ＭＯＳトランジスタのターンオフを高速化できる。
また、上記実施形態の二次側制御回路においては、二次側同期整流用ＭＯＳトランジスタを駆動するゲートドライバのソース（ターンオン）側とシンク（ターンオフ）側のスイッチの駆動信号を分けて、ターンオフの際に、先ずソース側スイッチのオン状態を最小オン時間経過で解除させている。一般的には、ターンオフの際に、ソースのオン解除→同時オン防止のデッドタイム→シンク起動、という流れで制御が行われているが、上記実施形態のように、最小オン時間経過で先にソース側スイッチを遮断しておくことで、同期整流用ＭＯＳトランジスタのターンオフを高速化できる。
【0057】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、上記実施形態では、ピーク・ボトム比計算回路２７が、ドレイン電圧ＶDSのピーク期間Ｔｐと（Ｔｐ＋Ｔｂ）の比率に基づいて判定をしているが、タイマー回路２３，２４およびタイマー値－電圧変換回路２５においてピーク期間Ｔｐとボトム期間Ｔｂを別個に計時するように構成して、ピーク・ボトム比計算回路２７でＴｐとＴｂの比率に基づいて判定をするように構成しても良い。
また、上記実施形態では、各種期間を計時するタイマー回路を、定電流源とコンデンサとからなるアナログタイマー回路で構成しているが、所定周波数のクロック信号を計数するディジタルタイマー回路で構成するようにしても良い。
また、上記実施形態では、各種期間を計時するタイマー回路を、定電流源とコンデンサとからなるアナログタイマー回路で構成しているが、所定周波数のクロック信号を計数するディジタルタイマー回路で構成するようにしても良い。
【0058】
さらに、本発明に係る二次側同期整流制御回路は、図１に示すようなフライバック方式のスイッチング電源装置（ＤＣ－ＤＣコンバータ）に限定されるものではなく、例えばハーブブリッジ方式など他の方式のＤＣ－ＤＣコンバータにも適用可能である。また、一次側にインダクタとコンデンサからなる電流共振回路を設けたＬＬＣ共振コンバータにも適用することが可能である。
そして、２個の同期整流用ＭＯＳトランジスタを有するハーブブリッジ擬似共振方式のＤＣ－ＤＣコンバータの場合、２個の同期整流用ＭＯＳトランジスタをそれぞれに対応して設けられた二次側制御回路で制御しても良いし、２個の同期整流用ＭＯＳトランジスタを共通の二次側制御回路で制御するように構成しても良い。
そして、２個の同期整流用ＭＯＳトランジスタを有するハーブブリッジ擬似共振方式のＤＣ－ＤＣコンバータの場合、２個の同期整流用ＭＯＳトランジスタをそれぞれに対応して設けられた二次側制御回路で制御しても良いし、２個の同期整流用ＭＯＳトランジスタを共通の二次側制御回路で制御するように構成しても良い。
【0059】
また、共通の二次側制御回路で制御するように構成した場合には、二次側の片方のドレイン電圧ＶDSのピーク／ボトムは、もう一方のドレイン電圧ＶDSのボトム／ピークに相当するので、片方のドレイン電圧ＶDSから最小オン時間を設定することで回路規模を減らしたり、両方のドレイン電圧ＶDSを測定してピーク/ボトムの状態に差異が生じた時に異常と判断したりするといったことも可能である。
【符号の説明】
【0060】
１０……トランス、１１……一次側制御回路、２０……二次側制御回路、２１……オンタイミング検出回路、２２……オフタイミング検出回路、２３……ピーク期間検出タイマー回路、２４……ボトム期間検出タイマー回路、２５……タイマー値－電圧変換回路（最小オン時間設定基準電圧生成回路）、２６……サンプルホールド＆電圧比較回路、２７……ピーク・ボトム比計算回路（調整信号生成回路）、２８……ＭＯＴタイマー（最小オン時間信号生成回路）、２９……オン・オフ制御回路、３０……ゲートドライバ回路、Ｓ０……同期整流用ＭＯＳトランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】