特許 7219524 コンタクトにおいて黒鉛インタフェースを備えるグラフェンＦＥＴ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-01-31

(45)【発行日】2023-02-08

(54)【発明の名称】コンタクトにおいて黒鉛インタフェースを備えるグラフェンＦＥＴ

(51)【国際特許分類】

   H01L 29/786 20060101AFI20230201BHJP

   C01B 32/158 20170101ALI20230201BHJP

   C01B 32/182 20170101ALI20230201BHJP

   H01L 21/28 20060101ALI20230201BHJP

   H01L 29/16 20060101ALI20230201BHJP

   H10K 10/40 20230101ALI20230201BHJP

   H10K 85/20 20230101ALI20230201BHJP

   H10K 85/00 20230101ALI20230201BHJP

   H01L 29/417 20060101ALI20230201BHJP

   H01L 21/336 20060101ALI20230201BHJP

【ＦＩ】

H01L29/78 618B

C01B32/158

C01B32/182

H01L21/28 301B

H01L21/28 301R

H01L29/16

H01L29/28 100A

H01L29/28 250E

H01L29/28 280

H01L29/50 M

H01L29/78 616K

H01L29/78 616U

H01L29/78 616V

【請求項の数】 7

(21)【出願番号】P 2021148228

(22)【出願日】2021-09-13

(62)【分割の表示】P 2018522913の分割

【原出願日】2016-11-07

(65)【公開番号】P2022000911

(43)【公開日】2022-01-04

【審査請求日】2021-10-08

(31)【優先権主張番号】14/933,872

(32)【優先日】2015-11-05

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【代理人】

【識別番号】230129078

【弁護士】

【氏名又は名称】佐藤 仁

(72)【発明者】

【氏名】ルイジ コロンボ

(72)【発明者】

【氏名】アーチャナ ヴェヌゴパル

【審査官】田付 徳雄

(56)【参考文献】

【文献】特開２０１４－１２７６５２（ＪＰ，Ａ）

【文献】特表２０１３－５３１８７８（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／００２７９２８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８６

Ｃ０１Ｂ ３２／１５８

Ｃ０１Ｂ ３２／１８２

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２９／１６

Ｈ０１Ｌ ５１／０５

Ｈ０１Ｌ ５１／３０

Ｈ０１Ｌ ２９／４１７

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

グラフェン電界効果トランジスタ（ＦＥＴ）を有する半導体デバイスであって、前記グラフェンＦＥＴが、
基板上のグラフェン層であって、グラフェン表面を有する、前記グラフェン層と、
ソースコンタクト領域における第１の開口とドレインコンタクト領域における第２の開口とを備える金属酸化物層と、
前記第１の開口における前記グラフェン層の上にソースコンタクトを提供する第１の金属部分と、前記第２の開口における前記グラフェン層の上にドレインコンタクトを提供する第２の金属部分とを含む金属層であって、少なくとも１０^１７ａｔｍｓ／ｃｍ^３の炭素濃度を含み、Ｎｉ、Ｃｏ、Ｃｕ、Ｒｕ、又はＰｄを含む、前記金属層と、
前記ソースコンタクトと前記グラフェン層との間と前記ドレインコンタクトと前記グラフェン層との間との黒鉛インタフェース層と、
前記グラフェン層の一部の上の頂部ゲート構造とバックゲート構造とのうち少なくとも一方のゲート構造と、
を含む、半導体デバイス。

【請求項2】

請求項１に記載のＦＥＴであって、
前記金属酸化物層が、Ａｌ、Ｔｉ、Ｈｆ、Ｚｒ、Ｖ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ又はＬｕを含む、半導体デバイス。

【請求項3】

請求項２に記載の半導体デバイスであって、
前記金属層がＮｉを含む、半導体デバイス。

【請求項4】

請求項１に記載の半導体デバイスであって、
グラフェン層がカーボンナノチューブ（ＣＮＴ）の形態である、半導体デバイス。

【請求項5】

請求項１に記載の半導体デバイスであって、
前記黒鉛インタフェース層が、２～３０層のグラフェンを含む、半導体デバイス。

【請求項6】

請求項１に記載の半導体デバイスであって、
前記黒鉛インタフェース層がＢｅｒｎａｌ積層される、半導体デバイス。

【請求項7】

請求項１に記載の半導体デバイスであって、
前記基板がシリコンを含む、半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、グラフェン及びカーボンナノチューブ（ＣＮＴ）ベースのデバイスに関連する。

【背景技術】

【0002】

グラフェン及びカーボンナノチューブ（ＣＮＴ）ベースのデバイスは、アナログデバイス及び種々のタイプのセンサなどの応用例の候補である。これらのデバイスの性能に悪影響を与える要因の一つは、概して非浸潤性／非反応性インタフェースである、金属／グラフェン又はＣＮＴインタフェースにおいて生じるコンタクト抵抗である。このコンタクト抵抗は、概して、短絡チャネルグラフェン及びＣＮＴ電界効果トランジスタ（ＦＥＴ）デバイスにおける移動度劣化に著しく寄与し、また、デバイスノイズの潜在的な原因である。

【発明の概要】

【0003】

記載される例において、或る方法が、堆積される低仕事関数金属を用いて有機残存物グラフェンの表面を洗浄することを含み、その後、ウェットエッチングによる、コンタクト領域における（例えば、酸化された形態の）低仕事関数金属材料の選択的除去が続く。その後、グラフェン表面に対する低コンタクト耐性を提供するため、コンタクト金属（本明細書において第２の金属層と称する）とグラフェン表面ソース及びドレインコンタクトとの間で（ソース／ドレインコンタクトにおける）コンタクト領域においてグロウンイン（ｇｒｏｗｎ－ｉｎ）黒鉛（ｇｒａｐｈｉｔｉｃ）インタフェース層が形成され、これにより、外来的影響／汚染の影響が最小化される。グラフェン層はＣＮＴの形態であり得る。

【図面の簡単な説明】

【0004】

【図1】例示の一実施例に従った、ソース（Ｓ）及びドレイン（Ｄ）コンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴベースのＦＥＴを形成するための例示の方法における工程のフローチャートである。

【0005】

【図2A】例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。

【図2B】例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。

【図2C】例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。

【図2D】例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。

【図2E】例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。

【図2F】例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。

【図2G】例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。

【図2H】例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。

【0006】

【図3】例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有する例示のグラフェン又はＣＮＴ ＦＥＴの断面図である。

【発明を実施するための形態】

【0007】

添付の図面は必ずしも一定の縮尺で描いてはいない。図面において、同様の参照番号は、同様の又は同等の要素を指すために用いられる。幾つかの行為又は事象は、異なる順で及び／又は他の行為又は事象と同時に起こり得る。また、幾つかの例示の行為又は事象は、本開示に従った方法論を実装するために必ず要求されるわけではない。

【0008】

コンタクト抵抗は、グラフェン及びカーボンナノチューブ（ＣＮＴ）チャネルベースの電界効果トランジスタ（ＦＥＴ）に対する最小オン抵抗を実質的に制限する。このコンタクト抵抗率に寄与する要因には、搬送及び製造からの残存物、金属によるグラフェンシート又はＣＮＴ表面の摂動が含まれ、幾つかの場合において、高抵抗コンタクトにつながり得る幾つかの低仕事関数金属の場合のような、金属におけるＯＨ又はＯの存在が含まれる。グラフェンに対し報告されている典型的なコンタクト抵抗率は、１０^－５～１０^－６Ω－ｃｍ^２の範囲である。これに対し、シリコンに対するシリサイド化Ｎｉ又はＰｔコンタクトのコンタクト抵抗率は、１０^－８Ω－ｃｍ^２程度に低くなるよう測定されている。

【0009】

図１は、例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェンベースのＦＥＴを形成するための例示の方法１００における工程を示すフローチャートである。本明細書において用いられるように、開示される「グロウンイン・グラファイト層」における「グラファイト層」とは、コンタクト金属とグラフェン又はＣＮＴ表面との間のソース及びドレインに対してコンタクト領域に位置する、互いの上に積層された、２つ又はそれ以上のグラフェン層を指す。開示されるグロウンイン・グラファイト層は、純黒鉛Ｃ／多層グラフェンであり、黒鉛Ｃ及び非晶質炭素（ａ－Ｃ）の組み合わせではない。開示されるグロウンイン・グラファイト層における各グラフェン層は、規則的な原子スケールの六角形構造で密にパックされた炭素原子を含み、この構造において、各Ｃ原子は、各々の３つの近隣との一つのσ結合と、面外に向けられる一つのπ結合との４つの結合を有する。Ｃ原子は、ハニカム格子において約１．４２Å離れ、平面間の間隔は約３．３５Åであるので、例示の５層黒鉛インタフェースは約１６．７Åの厚みである。

【0010】

ステップ１０１は、基板上にグラフェン表面を有するグラフェン層を提供することを含む。グラフェン層は、カーボンナノチューブ（ＣＮＴ）の形態であり得る。材料科学の技術において知られているように、グラフェンシートは、ＣＮＴと呼ばれる炭素の別の同素体を形成するために丸められ得る。ＣＮＴは、単層ナノチューブ（ＳＷＮＴ）、又はグラフェンの複数の丸められた層（同心管）を含む多層ナノチューブ（ＭＷＮＴ）であり得る。

【0011】

基板は、ＳｉＯ_２（シリカ）、ＳｉＯＮ、Ｓｉ_３Ｎ_４、ｈ－ＢＮ、ＧａＮ、又は遷移金属ダイカルコゲナイドなど、その上に誘電体層を有するシリコン又はその他の基板（例えば、石英ガラス、ＳｉＣ、又はＧａＡｓ）を含むウェハを含み得る。図２Ａは、シリコン基板２０５上のＳｉＯ_２層２１０上のグラフェン又はＣＮＴ層２１１を示す断面図である。グラフェン又はＣＮＴ層２１１の表面は、約３００℃の温度で約３時間など、超高真空（ＵＨＶ）洗浄プロセスを用いて洗浄され得る。

【0012】

ステップ１０２は、グラフェン又はＣＮＴ層２１１の表面上に、２５℃、４．３ｅＶより大きい仕事関数（ＷＦ）を有する第１の金属層を堆積することを含む。例えば、第１の金属層の厚みは１．５ｎｍ～３ｎｍであり得る。第１の金属層は、Ａｌ、Ｔｉ、Ｈｆ、Ｚｒ、Ｖ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、又はＬｕを含み得る。第１の金属材料が低仕事関数金属である場合、これは、グラフェン又はＣＮＴ層２１１の表面上の汚染をその中に取り込むグラフェン又は
ＣＮＴの表面を低減する。

【0013】

ステップ１０３は、第１の金属酸化物層を形成するため第１の金属層を酸化させることを含む。酸化は、１０^－８Ｔｏｒｒ～１ａｔｍの酸素（Ｏ_２）分圧、及び、室温～約４００℃の温度範囲でなど、空気中で又は制御された酸化環境において成され得る。この酸化プロセスは、第１の金属層をその厚みにわたって酸化させる。図２Ｂは、シリコン基板２０５上のＳｉＯ_２層２１０上のグラフェン又はＣＮＴ層２１１上の第１の金属酸化物層２１２上のフォトレジスト（レジスト）２１３の層を示す断面図である。その後、レジスト２１３の層はリソグラフィプロセスを用いてパターニングされる。

【0014】

ステップ１０４は、それぞれ、グラフェン表面ソースコンタクト２１１ａ及びグラフェン表面ドレインコンタクト２１１ｂを提供するために、グラフェン層の第１及び第２の領域を含むオープン表面コンタクト領域を提供するように第１の金属酸化物層２１２をエッチングすることを含む。第１の金属酸化物層２１２をウェットエッチングするために、１００：１の水：濃縮ＨＦなどの希釈ＨＦ溶液を用いることができる。ドライエッチも用いられ得る。図２Ｃは、第１の金属酸化物層２１２を介してグラフェン表面ソースコンタクト領域２１１ａ及びグラフェン表面ドレインコンタクト領域２１１ｂを空けるようにウェットエッチングし、その後レジスト層２１３を取り除いた後の断面図を示す。

【0015】

ステップ１０５は、第２の金属層２１４を形成することを含み、第２の金属層２１４は、グラフェン表面ソースコンタクト２１１ａの上にソースコンタクト２１４ａ１を備えるソースを提供する第２の金属層部２１４ａと、グラフェン表面ドレインコンタクト２１１ｂの上にドレインコンタクト２１４ｂ１を備えるドレインを提供する第２の金属層部２１４ｂとを含む。例えば、第２の金属層２１４の厚みは、約１０ｎｍ～２００ｎｍであり得る。図２Ｄは、グラフェン又はＣＮＴ層２１１の上に第２の金属層２１４を堆積した後の断面図を示す。第２の金属層は、Ｎｉ、Ｃｏ、Ｃｕ、Ｒｕ、Ｒｈ、又はＰｄを含み得る。Ｎｉ、Ｃｏ、Ｃｕ、Ｒｕ、及びＰｄを含む幾つかの金属において、炭素は、約５００℃～１０００℃など、５００℃を超える温度で可溶である。

【0016】

第２の金属層２１４の堆積は、堆積のために低圧化学気相成長（ＬＰＣＶＤ）又はプラズマエンハンスト化学気相成長（ＰＥＣＶＤ）システムを用いるなど、第２の金属前駆物質ガスと共に炭素前駆物質ガスを用いるインサイチュ堆積された炭素を含み得る。ＬＰＣＶＤ及びＰＥＣＶＤ処理のための炭素前駆物質ガスは、例示のガス源としてのメタン（ＣＨ４）又はアセチレン（Ｃ２Ｈ２）、例示の液体源としてのエタノール又はエチレン、及び例示の固体源としての砂糖又はショウノウなど、種々の炭素前駆物質材料から得ることができ、これらは、各々、Ｃ種を生成するために加熱され得又はプラズマソース活性化される。

【0017】

ＬＰＣＶＤ及びＰＥＣＶＤの場合、炭素前駆物質ガス気体が、２００℃～１，０００℃の範囲の温度で第２の金属層２１４内にインサイチュ導入され得、プロセス温度は、炭素前駆物質ガス又はその他のＣの源材料の分解温度に基づいて選択される。結果の第２の金属層２１４は、≧１０^１７ｃｍ^－３のＣ濃度を有するようにその厚みにわたってＣで事前飽和され得る。図２Ｅは、グラフェン表面ソースコンタクト２１１ａの上にソースコンタクト２１４ａ１を備えるソースを提供する第２の金属層部２１４ａとグラフェン表面ドレインコンタクト２１１ｂの上にドレインコンタクト２１４ｂ１を備えるドレインを提供する第２の金属層部２１４ｂとを提供するように第２の金属層２１４をパターニングした後の断面図を示す。第２の金属層２１４をパターニングするためにウェット又はドライエッチが用いられ得る。

【0018】

ステップ１０６は、ソースコンタクト２１４ａ１とグラフェン表面ソースコンタクト２１１ａとの間、及びドレインコンタクト２１４ｂｌとグラフェン表面ドレインコンタクト２１１ｂとの間のインタフェースにおいて、グロウンイン・グラファイト層を形成することを含む。上述のように、開示されるグロウンイン・グラファイト層は、純黒鉛Ｃ／多層グラフェンであり、黒鉛Ｃ及び非晶質炭素（ａ－Ｃ）の組み合わせではない。典型的に、開示されるグロウンイン・グラファイト層は２～３０層のグラフェンを含む。しかし、開示されるグロウンイン・グラファイト層は、３０層以上のグラフェンを含んでいてもよい。

【0019】

図２Ｆ及び図２Ｇは、ソースコンタクト２１４ａ１とグラフェン表面ソースコンタクト２１１ａとの間、及びドレインコンタクト２１４ｂｌとグラフェン表面ドレインコンタクト２１１ｂとの間のインタフェースにおいて、グロウンイン・グラファイト層を形成するための第１のプロセスフローを図示する。上述のように、グロウンイン・グラファイト層は、互いの上に積層された２つ又はそれ以上のグラフェン層を含む。図２Ｆは、ソースコンタクト２１４ａ１を備えるソースを提供する第２の金属層部２１４ａとドレインコンタクト２１４ｂｌを備えるドレインを提供する第２の金属層部２１４ｂとを提供する、図２Ｅにおけるパターニングされた第２の金属層２１４を示し、いずれの金属層部も、その中に、ＰＥＣＶＤ又はＬＰＣＶＤプロセスを用いて第２の金属層２１４においてインサイチュ堆積された上述のように提供され得るＣを有する（Ｍ_２－Ｃとして示される）。

【0020】

炭素はまた、他の炭素源プロセスにより第２の金属層２１４において提供され得る。例えば、炭素イオン注入が、Ｃｏｌｏｍｂｏらに付与された特許番号ＵＳ８，４６１，０２８、発明の名称「イオン注入を用いる金属－炭素ソリューションによるグラフェン合成」、及びＣｏｌｏｍｂｏらに付与された特許番号ＵＳ８，３０９，４３８、発明の名称「イオン注入を用いる金属炭素ソリューションによるグラフェン合成」に開示されるものなど、所望の量のＣを第２の金属層２１４に導入するために用いることができる。

【文献】米国特許番号第８，４６１，０２８号

【文献】米国特許番号第８，３０９，４３８号

【0021】

また、炭素は、第２の金属層２１４の頂部表面上に非晶質炭素層を堆積することにより第２の金属層内に所望の量で提供され得、その後、アニーリングプロセスが続く。非晶質炭素層の厚みは概して数ｎｍの厚みであり、この厚みは、金属における溶解度限界を補償し、金属を介して拡散するために充分な炭素原子を提供する。上述の炭素源実施例のいずれか（インサイチュＣ事前飽和を備えた第２の金属層２１４、Ｃ注入された第２の金属層２１４、又は、第２の金属層２１４の頂部上の非晶質炭素層）に対して、第２の金属層２１４膜はその後、第２の金属層とグラフェン又はＣＮＴ表面との間のインタフェースにおいてグロウンイン・グラファイト層を形成するために、２００℃～１０００℃の温度範囲で１秒から６００秒の範囲の時間、アニーリングされ得る。

【0022】

図２Ｇは、２００℃を超える温度でアニーリングし、その後、黒鉛インタフェース層２２０を形成するために１００℃／ｓでなど、ファーネス冷却及び高速冷却により室温まで冷却した後の断面図を示す。グラフェン層の堆積は、上述のようにアニーリング温度に応じて、アニーリング温度からの冷却の間に又は等温的に（一定温度）、成され得る。

【0023】

図２Ｈは、ソースコンタクト２１４ａ１とグラフェン表面ソースコンタクト２１１aとの間、及びドレインコンタクト２１４ｂ１とグラフェン表面ドレインコンタクト２１１ｂとの間のインタフェースにおいて、開示されるグロウンイン・グラファイト層２２０を形成するための第２のプロセスフローを示し、このプロセスは、６００℃を超える温度など、２００℃を超える温度で炭素前駆物質金属（例えば、メタン、アセチレン、エタノール、又はショウノウ）からの炭素前駆物質ガス又は気体で第２の金属層２１４が処理されるように、図２Ｅに示す構造を露出させることに関与する。このプロセスにおいて、炭素前駆物質ガスの熱分解から生成される炭素は、図示される黒鉛インタフェース層２２０を形成するために第２の金属層２１４を介して拡散する。

【0024】

例えば、上述のように、ＬＰＣＶＤ及びＰＥＣＶＤの場合、分解温度を超えるメタンが炭素及びＨ_２に分解し、Ｃは、Ｎｉ又はその他の第２の金属層２１４の表面からその金属の溶解度限界まで第２の金属層２１４内に拡散し、この時点で、Ｃは第２の金属層を介して均一に分布される。しかしながら、特定の金属に対するＣ可溶性限界に達し、より多くのＣがメタン又はその他のＣ前駆物質ガス分解から金属の表面上に生成された後、Ｃは、等温過飽和のため、反対側で（グラフェン又はＣＮＴ表面）沈殿し始める。この時点で、Ｃ濃度勾配が生じ、頂部の第２の金属層表面が前駆物質ガスからＣに晒される限りプロセスが継続し得、第２の金属層２１４とグラフェンとのインタフェースにおいて黒鉛炭素が沈殿し続け得る。これにより、単にアニーリング温度及び／又は露出時間を変えることによって、開示されるグロウンイン・グラファイト層におけるグラフェン層の数の制御が可能となる。

【0025】

また、グラフェン層の数は、Ｃ過飽和の状況において、異なる時間の間、第２の金属層をＣに晒すことによって制御され得る。この場合、グラフェン層の数は、第２の金属層２１４におけるＣの等温過飽和によって形成され得る。そのため、黒鉛層は、等温的に第２の金属層２１４を介してＣの拡散及び沈殿によって形成され、層の数は、Ｃ源のタイプに応じて露出時間又はアニーリング時間により制御される。露出時間とは、炭素前駆物質が用いられている時間を指し、アニーリング時間とは、Ｃが第２の金属層上に堆積されている時間を指す。

【0026】

上述のように、黒鉛インタフェース層は、ＡＢＡＢタイプの積層配置でＢｅｒｎａｌ積層され得る。この配置において、一つのシート（Ａ又はＢ）における炭素原子は、全てｓｐ^２混成される（Ｃ原子が３つのグループに取り付けられ、そのため、混成セットにおいて３つの軌道を有する３つのσ結合に関与する）。シートＢにおけるＣ原子は、典型的に、シートＡにおけるＣ原子から６０度オフセットされる。Ｂｅｒｎａｌ積層されたグラファイトの横方向熱伝導率は、そのアウトオブプレイン（ｏｕｔ ｏｆ ｐｌａｎｅ）熱伝導率の約１０倍より大きい。

【0027】

ＦＥＴの形成を完成するために、ソースコンタクト２１４ａ１とグラフェン表面ソースコンタクト２１１ａとの間、及びドレインコンタクト２１４ｂ１とグラフェン表面ドレインコンタクト２１１ｂとの間のインタフェースにおいて、グロウンイン・グラファイト層２１０を形成した後の処理に関して、Ｓｉなどの基板へのコンタクトが、バックゲートを形成するために用いられ得る。バックゲートに加えて又はバックゲートの代替として、頂部ゲートも可能である。典型的なグラフェンＦＥＴは、デュアルゲート（頂部及びバックゲート）制御を有し得る。

【0028】

図３は、例示の一実施例に従った、頂部ゲート３２０及びバックゲート３４０両方を有する、例示のグラフェン又はＣＮＴ ＦＥＴ（ＦＥＴ）３００の断面図である。ＦＥＴ３００は、上にＳｉＯ_２層２１０を有するシリコン基板として示される基板２０５上に、グラフェン表面ソースコンタクト２１１ａ及びグラフェン表面ドレインコンタクト２１１ｂを有するグラフェン又はＣＮＴ層２１１を含む。第１の金属酸化物層２１２により提供されるゲート誘電体層が、グラフェン又はＣＮＴ層２１１のチャネル部の上に示される。代わりに、第１の金属酸化物層２１２が、ゲート領域の上で取り除かれ得、ゲート誘電体層は、Ａｌ_２Ｏ_３、ＨｆＯ_２、Ｙ_２Ｏ_３、ＳｉＯ_２、ＺｒＯ_２、ＨｆＺｒＯ_４、ＳｉＯＮ、ｈ－ＢＮ、パリレン、又はペリレン３、４、９、１０テトラカルボン酸ジアンヒドリド（ＰＴＣＤＡ）を含むなどの堆積されたゲート誘電体層であり得る。

【0029】

上述のように、第１の金属酸化物層は、４．３ｅＶより大きい仕事関数（ＷＦ）を有する第１の金属を含み、オープンコンタクト領域（コンタクト領域）表面が、グラフェン又はＣＮＴ層２１１のＳ及びＤ表面コンタクトに対応する。ＦＥＴ３００は、グラフェン表面Ｓコンタクト２１１ａの上にＳコンタクト２１４ａ１を備えるＳを提供する第２の金属層部２１４ａと、グラフェン表面ドレインコンタクト２１１ｂの上にＤコンタクト２１４ｂｌを備えるＤを提供する第２の金属層部２１４ｂとを含む。第２の金属層部分２１４ａ、ｂは、少なくとも１０^１７ａｔｍｓ／ｃｍ^３の炭素濃度を含む。第２の金属層は典型的に、≧１０^１７ａｔｍｓ／ｃｍ^３の一定炭素濃度を有するが、第２の金属層の厚みにわたって炭素が非等方的に分布される場合、第２の金属層は、平均炭素濃度>１０^１７ａｔｍｓ／ｃｍ^３を提供し得る。黒鉛インタフェース層２２０は、第２の金属コンタクトとグラフェン又はＣＮＴ表面２１１の表面との間にある。黒鉛インタフェース層２２０によりイネーブルされると、グラフェン又はＣＮＴ表面２１１の表面への開示される第２の金属コンタクトに対するコンタクト抵抗率は、概して１×１０^－７Ω－ｃｍ^２～５×１０^－７Ω－ｃｍ^２であり、これは、上述のシリコンに対するシリサイド化したＮｉ及びＰｔコンタクトの超低コンタクト抵抗率（１０^－８Ω－ｃｍ^２）に匹敵する。

【0030】

３２５として示される層は、ＳｉＯ_２、Ｓｉ_３Ｎ_４、ＨｆＯ_２、又はＺｒＯ_２を含むなどの誘電体層である。頂部又は底部ゲートのみが必要とされるが、ＦＥＴ３００は、グラフェン又はＣＮＴ層２１１のチャネル部に対して頂部ゲート３２０及びバックゲート３４０両方を有して示される。図示していないが、頂部ゲート３２０に対するコンタクトがあり得る。

【0031】

開示されるＦＥＴは、ディスクリートデバイスであってもよく、又はアレイ状に配されてもよい。開示されるＦＥＴは、同じダイ上の種々のその他の回路要素と共に製造され得る。

【0032】

開示される実施例は、種々の異なるデバイス及び関連する製品を形成するために種々のアッセンブリフローに統合され得る半導体ダイを形成するために有用である。半導体ダイは、障壁層、誘電体層、デバイス構造、能動要素、及びソース領域、ドレイン領域、ビットライン、ベース、エミッタ、コレクタ、導電性ライン、導電性ビアなどを含む受動要素を含む、その中の種々の要素及び／又はその上の層を含み得る。また、半導体ダイは、バイポーラ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ＣＭＯＳ、ＢｉＣＭＯＳ、及びＭＥＭＳを含む種々のプロセスから形成され得る。

【0033】

本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。

【図1】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図2F】

【図2G】

【図2H】

【図3】