特許 7219941 プラズマＣＶＤ装置、磁気記録媒体の製造方法及び成膜方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-02-01

(45)【発行日】2023-02-09

(54)【発明の名称】プラズマＣＶＤ装置、磁気記録媒体の製造方法及び成膜方法

(51)【国際特許分類】

   C23C 16/503 20060101AFI20230202BHJP

   C23C 16/26 20060101ALI20230202BHJP

   G11B 5/84 20060101ALI20230202BHJP

   H05H 1/24 20060101ALI20230202BHJP

【ＦＩ】

C23C16/503

C23C16/26

G11B5/84 B

H05H1/24

【請求項の数】 6

(21)【出願番号】P 2017138045

(22)【出願日】2017-07-14

(65)【公開番号】P2019019368

(43)【公開日】2019-02-07

【審査請求日】2020-07-03

(73)【特許権者】

【識別番号】310018593

【氏名又は名称】ジャパンクリエイト株式会社

(74)【代理人】

【識別番号】100081455

【弁理士】

【氏名又は名称】橘 哲男

(74)【代理人】

【識別番号】100170966

【弁理士】

【氏名又は名称】藤本 正紀

(72)【発明者】

【氏名】本多 祐二

(72)【発明者】

【氏名】阿部 浩二

(72)【発明者】

【氏名】渡邊 利行

【審査官】宮崎 園子

(56)【参考文献】

【文献】特開２０００－０９６２５０（ＪＰ，Ａ）

【文献】特開２０１４－０２５１１４（ＪＰ，Ａ）

【文献】国際公開第２０１０／１３４３５４（ＷＯ，Ａ１）

【文献】特開２０００－１８７８３３（ＪＰ，Ａ）

【文献】特開２００１－２１４２６９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｃ２３Ｃ １６／５０３

Ｇ１１Ｂ ５／８４

Ｈ０５Ｈ １／２４

Ｃ２３Ｃ １６／２６

(57)【特許請求の範囲】

【請求項1】

チャンバーと、
前記チャンバー内に配置された被成膜基板を保持する保持部と、
前記保持部に電気的に接続された第１の直流電源と、
前記チャンバー内に配置され、前記保持部の一方側に配置された第１のアノードと、
前記チャンバー内に配置され、前記保持部の一方側に配置された第１のカソードと、
前記チャンバー内に配置され、前記保持部の他方側に配置された第２のアノードと、
前記チャンバー内に配置され、前記保持部の他方側に配置された第２のカソードと、
前記第１のアノードに電気的に接続された第２の直流電源と、
前記第１のカソードに電気的に接続された第１の交流電源と、
前記第２のアノードに電気的に接続された第３の直流電源と、
前記第２のカソードに電気的に接続された第２の交流電源と、
前記チャンバー内に原料ガスを供給するガス供給機構と、
前記チャンバー内を排気する排気機構と、
前記保持部に第１の電圧を、１／３０ｍｓｅｃの周期で７０％のＤＵＴＹ比のパルス状に印加するように前記第１の直流電源を制御する制御部と、を具備し、
前記制御部は、前記第１の電圧が前記保持部に印加されないＤＵＴＹ比の残りの期間に、前記保持部に前記第１の電圧と正負が逆であり、かつ、絶対値が前記第１の電圧の絶対値の３６％となる第２の電圧を印加するように前記第１の直流電源を制御することを特徴とするプラズマＣＶＤ装置。

【請求項2】

請求項１において、
前記チャンバー内に配置され、前記保持部に保持された前記被成膜基板と前記第１のアノード及び前記第１のカソードそれぞれとの間の空間を覆うように設けられ、フロート電位とされるプラズマウォールを含むことを特徴とするプラズマＣＶＤ装置。

【請求項3】

請求項１または２のいずれか一項に記載のプラズマＣＶＤ装置を用いた磁気記録媒体の製造方法において、
非磁性基板上に少なくとも磁性層を形成した被成膜基板を前記保持部に保持し、
前記チャンバー内で前記第１のカソードと前記第１のアノードとの間の放電により前記原料ガスをプラズマ状態とし、このプラズマを前記保持部に保持された被成膜基板の表面に加速衝突させて炭素が主成分である保護膜を形成することを特徴とする磁気記録媒体の製造方法。

【請求項4】

チャンバー内に配置された被成膜基板を保持する保持部を有するとともに該保持部の両面側にそれぞれアノードとカソードを有するプラズマＣＶＤ装置を用いて被成膜基板に成膜する成膜方法において、
前記チャンバー内に前記被成膜基板の両面をそれぞれ前記アノード及び前記カソードに対向するように配置し、
前記チャンバー内に原料ガスを供給し、
前記アノードに第１の直流電圧を印加し、且つ前記カソードに交流電圧を印加し、且つ前記保持部に第２の直流電圧を、１／３０ｍｓｅｃ以上１ｍｓｅｃ以下の周期で７０％のＤＵＴＹ比のパルス状に印加するとともに、前記保持部に前記第２の直流電圧を印加しないＤＵＴＹ比の残りの期間に、前記保持部に前記第２の直流電圧と正負が逆であり、かつ、絶対値が前記第２の直流電圧の絶対値の３６％となる第３の直流電圧を印加することにより、前記チャンバー内で前記原料ガスをプラズマ状態として前記被成膜基板に加速衝突させて前記両面に膜を成膜することを特徴とする成膜方法。

【請求項5】

請求項４において、
前記被成膜基板に前記膜を成膜している際に前記被成膜基板に流れる電流値が、前記保持部に前記第２の直流電圧を連続的に印加した場合に前記被成膜基板に流れる電流値の前記ＤＵＴＹ比に相当する電流値の１．２倍以上であることを特徴とする成膜方法。

【請求項6】

非磁性基板上に少なくとも磁性層を形成した後に炭素が主成分である保護膜を形成する磁気記録媒体の製造方法において、
請求項５に記載の成膜方法により保護膜を形成することを特徴とする磁気記録媒体の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、プラズマＣＶＤ装置、磁気記録媒体の製造方法及び成膜方法に関する。

【背景技術】

【0002】

特許文献１には、ＨＤＤ(Hard Disk Drive)用のメディアであるディスク基板の両面に同時に膜を成膜する熱フィラメントプラズマＣＶＤ（chemical vapor deposition）装置が開示されている。この熱フィラメントプラズマＣＶＤ装置では、ディスク基板の両面にプラズマを生成するため、一方の面のプラズマと他方の面のプラズマが相互に干渉し、ディスク基板上に成膜された膜の膜厚分布が悪くなることがある。従って、均一性の良い膜厚を有する膜をディスク基板上に成膜することは困難であった。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０００－２２６６５７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の一態様は、均一性の良い膜厚を有する膜を被成膜基板に成膜できるプラズマＣＶＤ装置、磁気記録媒体の製造方法または成膜方法を提供することを課題とする。

【課題を解決するための手段】

【0005】

以下に、本発明の種々の態様について説明する。
［１］チャンバーと、
前記チャンバー内に配置された被成膜基板を保持する保持部と、
前記保持部に電気的に接続された第１の直流電源と、
前記チャンバー内に配置され、前記保持部の一方側に配置された第１のアノードと、
前記チャンバー内に配置され、前記保持部の一方側に配置された第１のカソードと、
前記チャンバー内に配置され、前記保持部の他方側に配置された第２のアノードと、
前記チャンバー内に配置され、前記保持部の他方側に配置された第２のカソードと、
前記第１のアノードに電気的に接続された第２の直流電源と、
前記第１のカソードに電気的に接続された第１の交流電源と、
前記第２のアノードに電気的に接続された第３の直流電源と、
前記第２のカソードに電気的に接続された第２の交流電源と、
前記チャンバー内に原料ガスを供給するガス供給機構と、
前記チャンバー内を排気する排気機構と、
前記保持部に第１の電圧を、１／３０ｍｓｅｃの周期で７０％のＤＵＴＹ比のパルス状に印加するように前記第１の直流電源を制御する制御部と、を具備し、
前記制御部は、前記第１の電圧が前記保持部に印加されないＤＵＴＹ比の残りの期間に、前記保持部に前記第１の電圧と正負が逆であり、かつ、絶対値が前記第１の電圧の絶対値の３６％となる第２の電圧を印加するように前記第１の直流電源を制御することを特徴とするプラズマＣＶＤ装置。

【0008】

［２］上記［１］において、
前記チャンバー内に配置され、前記保持部に保持された前記被成膜基板と前記第１のアノード及び前記第１のカソードそれぞれとの間の空間を覆うように設けられ、フロート電位とされるプラズマウォールを含むことを特徴とするプラズマＣＶＤ装置。

【0010】

［３］上記［１］または［２］に記載のプラズマＣＶＤ装置を用いた磁気記録媒体の製造方法において、
非磁性基板上に少なくとも磁性層を形成した被成膜基板を前記保持部に保持し、
前記チャンバー内で前記第１のカソードと前記第１のアノードとの間の放電により前記原料ガスをプラズマ状態とし、このプラズマを前記保持部に保持された被成膜基板の表面に加速衝突させて炭素が主成分である保護膜を形成することを特徴とする磁気記録媒体の製造方法。

【0011】

［４］チャンバー内に配置された被成膜基板を保持する保持部を有するとともに該保持部の両面側にそれぞれアノードとカソードを有するプラズマＣＶＤ装置を用いて被成膜基板に成膜する成膜方法において、
前記チャンバー内に前記被成膜基板の両面をそれぞれ前記アノード及び前記カソードに対向するように配置し、
前記チャンバー内に原料ガスを供給し、
前記アノードに第１の直流電圧を印加し、且つ前記カソードに交流電圧を印加し、且つ前記保持部に第２の直流電圧を、１／３０ｍｓｅｃの周期で７０％のＤＵＴＹ比のパルス状に印加するとともに、前記保持部に前記第２の直流電圧を印加しないＤＵＴＹ比の残りの期間に、前記保持部に前記第２の直流電圧と正負が逆であり、かつ、絶対値が前記第２の直流電圧の絶対値の３６％となる第３の直流電圧を印加することにより、前記チャンバー内で前記原料ガスをプラズマ状態として前記被成膜基板に加速衝突させて前記両面に膜を成膜することを特徴とする成膜方法。

【0013】

［５］上記［５］又は［６］のいずれか一項において、
前記被成膜基板に前記膜を成膜している際に前記被成膜基板に流れる電流値が、前記保持部に前記第２の直流電圧を連続的に印加した場合に前記被成膜基板に流れる電流値の前記ＤＵＴＹ比に相当する電流値の１．２倍以上であることを特徴とする成膜方法。

【0014】

［６］非磁性基板上に少なくとも磁性層を形成した後に炭素が主成分である保護膜を形成する磁気記録媒体の製造方法において、
上記［５］に記載の成膜方法により保護膜を形成することを特徴とする磁気記録媒体の製造方法。

【発明の効果】

【0015】

本発明の一態様によれば、均一性の良い膜厚を有する膜を被成膜基板に成膜できるプラズマＣＶＤ装置、磁気記録媒体の製造方法または成膜方法を提供することができる。

【図面の簡単な説明】

【0016】

【図1】本発明の一態様に係るプラズマＣＶＤ装置を模式的に示す断面図である。

【図2】第２及び第３の直流電圧それぞれを印加する期間を説明するための図である。

【図3】図１に示すプラズマＣＶＤ装置を用いた磁気記録媒体の製造方法を説明するための断面図である。

【図4】図１に示すプラズマＣＶＤ装置を用いて被成膜基板にＤＬＣ膜を成膜した実施例のサンプル(1)～(6)及び比較例のサンプルの外観写真を示す図である。

【発明を実施するための形態】

【0017】

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

【0018】

＜プラズマＣＶＤ装置＞
図１は、本発明の一態様に係るプラズマＣＶＤ装置を模式的に示す断面図である。このプラズマＣＶＤ装置は被成膜基板（例えばディスク基板）１に対して左右対称の構造を有しており、被成膜基板１の両面に同時に成膜可能な装置である。

【0019】

プラズマＣＶＤ装置はチャンバー１０２を有しており、このチャンバー１０２内には、例えばタンタルからなるフィラメント状の第１及び第２のカソード電極（第１及び第２のカソードフィラメント）１０３ａ，１０３ｂが形成されている。第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれの両端はチャンバー１０２の外部に位置する第１及び第２のカソード電源（第１及び第２の交流電源）１０５ａ，１０５ｂに電気的に接続されており、第１及び第２のカソード電源１０５ａ，１０５ｂはチャンバー１０２に対して絶縁された状態で配置されている。第１及び第２のカソード電源１０５ａ，１０５ｂとしては例えば０～５０Ｖ、１０～５０Ａ（アンペア）の電源を用いることができる。第１及び第２のカソード電源１０５ａ，１０５ｂの一端はアース１０６に電気的に接続されている。

【0020】

チャンバー１０２内には、第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれの周囲を囲むようにロート状の形状を有する第１及び第２のアノード電極（第１及び第２のアノードコーン）１０４ａ，１０４ｂが配置されており、第１及び第２のアノードコーン１０４ａ，１０４ｂそれぞれはスピーカーのような形状とされている。

【0021】

第１のアノードコーン１０４ａは第１のスイッチ１２１ａを介して第１のアノード電源（第１のＤＣ電源）１０７ａに電気的に接続されており、第１のＤＣ電源１０７ａはチャンバー１０２に対して絶縁された状態で配置されている。第１のＤＣ電源（第２の直流電源ともいう）１０７ａのプラス電位側が第１のスイッチ１２１ａを介して第１のアノードコーン１０４ａに電気的に接続されており、第１のＤＣ電源１０７ａのマイナス電位側がアース１０６に電気的に接続されている。

【0022】

第２のアノードコーン１０４ｂは第２のスイッチ１２１ｂを介して第２のアノード電源（第２のＤＣ電源）１０７ｂに電気的に接続されており、第２のＤＣ電源１０７ｂはチャンバー１０２に対して絶縁された状態で配置されている。第２のＤＣ電源（第３の直流電源ともいう）１０７ｂのプラス電位側が第２のスイッチ１２１ｂを介して第２のアノードコーン１０４ｂに電気的に接続されており、第２のＤＣ電源１０７ｂのマイナス電位側がアース１０６に電気的に接続されている。

【0023】

第１及び第２のスイッチ１２１ａ，１２１ｂ、第１及び第２のＤＣ電源１０７ａ，１０７ｂそれぞれは、図示せぬ制御部によって制御される。これにより、第１及び第２のアノードコーン１０４ａ，１０４ｂそれぞれに印加される電圧が制御される。なお、第１及び第２のＤＣ電源１０７ａ，１０７ｂとしては例えば０～５００Ｖ、０～７．５Ａ（アンペア）の電源を用いることができる。

【0024】

チャンバー１０２内には被成膜基板１が配置されており、この被成膜基板１は第１及び第２のカソードフィラメント１０３ａ，１０３ｂ及び第１及び第２のアノードコーン１０４ａ，１０４ｂに対向するように配置されている。詳細には、第１及び第２のカソードフィラメント１０３ａ，１０３ｂは第１及び第２のアノードコーン１０４ａ，１０４ｂの内周面の中央部付近で包囲されており、第１及び第２のアノードコーン１０４ａ，１０４ｂは、その最大内径側を被成膜基板１に向けて配置されている。

【0025】

被成膜基板１は、図示しない保持部および図示しないトランスファー装置（ハンドリングロボットあるいはロータリインデックスデーブル）により、図示の位置に、順次供給されるようになっている。

【0026】

被成膜基板１はイオン加速用電源としてのバイアス電源（ＤＣ電源）１１２に電気的に接続されており、このＤＣ電源１１２はチャンバー１０２に対して絶縁された状態で配置されている。このＤＣ電源１１２のマイナス電位側が被成膜基板１に電気的に接続されており、ＤＣ電源１１２のプラス電位側がアース１０６に電気的に接続されている。ＤＣ電源１１２としては例えば０～１５００Ｖ、０～１００ｍＡ（ミリアンペア）の電源を用いることができる。

【0027】

チャンバー１０２内には、第１のカソードフィラメント１０３ａ及び第１のアノードコーン１０４ａそれぞれと被成膜基板１との間の空間を覆うように第１のプラズマウォール１０８ａが配置され、且つ第２のカソードフィラメント１０３ｂ及び第２のアノードコーン１０４ｂそれぞれと被成膜基板１との間の空間を覆うように第２のプラズマウォール１０８ｂが配置されている。

【0028】

第１及び第２のプラズマウォール１０８ａ，１０８ｂそれぞれは、フロート電位（図示せず）に電気的に接続されており、チャンバー１０２に対して絶縁された状態で配置されている。また、第１及び第２のプラズマウォール１０８ａ，１０８ｂは円筒形状又は多角形状を有している。

【0029】

第１及び第２のプラズマウォール１０８ａ，１０８ｂそれぞれの被成膜基板１側の端部には膜厚補正板１１８ａ，１１８ｂが設けられており、膜厚補正板１１８ａ，１１８ｂは前記フロート電位に電気的に接続されている。膜厚補正板１１８ａ，１１８ｂにより被成膜基板１の外周部分に成膜される膜の厚さを制御することができる。

【0030】

チャンバー１０２の外側には第１及び第２のネオジウム磁石１０９ａ，１０９ｂが配置されている。第１及び第２のネオジウム磁石１０９ａ，１０９ｂは例えば円筒形状又は多角形状を有しており、円筒形又は多角形の内径の中心は磁石中心となり、この磁石中心は第１及び第２のカソードフィラメント１０３ａ，１０３ｂの略中心及び被成膜基板１の略中心それぞれと対向するように位置している。第１及び第２のネオジウム磁石１０９ａ，１０９ｂそれぞれは、その磁石中心の磁力が５０Ｇ（ガウス）以上２００Ｇ以下であることが好ましく、より好ましくは５０Ｇ以上１５０Ｇ以下である。磁石中心の磁力を２００Ｇ以下とする理由は、ネオジウム磁石では磁石中心の磁力を２００Ｇまで高めるのが製造上の限界であるからである。また、磁石中心の磁力を１５０Ｇ以下とするのがより好ましい理由は、磁石中心の磁力を１５０Ｇ超とすると磁石を作るコストが増大するからである。

【0031】

また、プラズマＣＶＤ装置はチャンバー１０２内を真空排気する真空排気機構（図示せず）を有している。また、プラズマＣＶＤ装置はチャンバー１０２内に成膜原料ガスを供給するガス供給機構（図示せず）を有している。

【0032】

バイアス電源（第１の直流電源ともいう）１１２は制御部１３０によって制御され、保持部を介して被成膜基板１に印加される電圧が次のように制御される。
バイアス電源１１２は、保持部に第２の直流電圧（第１の電圧ともいう）を、１／１００ｍｓｅｃ以上１ｍｓｅｃ以下の周期（１ｋＨｚ以上１００ｋＨｚ以下の周波数）で１０％以上９０％以下（好ましくは３０％以上９０％以下、より好ましくは３０％以上８０％以下、さらに好ましくは５０％以上８０％以下）のＤＵＴＹ比のパルス状に印加するように制御される。これにより、上記の第２の直流電圧が保持部を介して被成膜基板１に供給される。

【0033】

また、バイアス電源１１２は、保持部に第３の直流電圧（第２の電圧ともいう）を、第２の直流電圧が保持部に印加されない期間（前記周期の１０％以上９０％以下のＤＵＴＹ比の残りの期間）に印加するように制御される。これにより、上記の第３の直流電圧が保持部を介して被成膜基板１に供給される。また、第３の直流電圧は第２の直流電圧と正負が逆の電圧であるとよい。

【0034】

ＤＵＴＹ比を１０％以上とする理由は、ＤＵＴＹ比を１０％未満にすると、成膜レート（膜の堆積スピード）が遅くなりすぎるためである。

【0035】

なお、本実施形態では、１／１００ｍｓｅｃ以上１ｍｓｅｃ以下の周期（１ｋＨｚ以上１００ｋＨｚ以下の周波数）としているが、好ましくは１／５０ｍｓｅｃ以上１／５ｍｓｅｃ以下の周期（５ｋＨｚ以上５０ｋＨｚ以下の周波数）であり、より好ましくは１／４０ｍｓｅｃ以上１／５ｍｓｅｃ以下の周期（５ｋＨｚ以上４０ｋＨｚ以下の周波数）であり、さらに好ましくは１／３０ｍｓｅｃ以上１／５ｍｓｅｃ以下の周期（５ｋＨｚ以上３０ｋＨｚ以下の周波数）である。

【0036】

また、本実施形態では、バイアス電源１１２により第２の直流電圧を保持部を介して被成膜基板１に供給するが、バイアス電源１１２により第２の直流電圧を被成膜基板１に直接供給してもよい。

【0037】

ＤＵＴＹ比は、１周期の間で保持部に第２の直流電圧が印加される期間の比率である。例えば、３０％のＤＵＴＹ比の場合は、１周期の３０％の期間が保持部に第２の直流電圧が印加される期間となり、１周期の７０％の期間が保持部に第３の直流電圧が印加される期間となる。詳細には、例えば１ｍｓｅｃの周期（１ｋＨｚの周波数）で３０％のＤＵＴＹ比の場合は、１ｍｓｅｃ（１周期）の３０％の０．３ｍｓｅｃの期間が第２の直流電圧が印加される期間となり、１ｍｓｅｃ（１周期）の７０％の０．７ｍｓｅｃの期間が第３の直流電圧が印加される期間となる。

【0038】

また、例えば図２は、１００Ｓ／Ｔ％のＤＵＴＹ比の場合を示しており、１周期の１００Ｓ／Ｔ％の期間が第２の直流電圧（－ｘＶ）を印加する期間となり、１周期の残りの１００Ｎ／Ｔ％の期間が第３の直流電圧（ｙＶ）を印加する期間となる。但し、ｘ及びｙは、正の数値である。

【0039】

また、第３の直流電圧の絶対値は、第２の直流電圧の絶対値の１０％以上６０％以下（好ましくは２０％以上５０％以下）の範囲内であるとよい。

【0040】

＜成膜方法＞
図１に示すプラズマＣＶＤ装置を用いて被成膜基板１にＤＬＣ膜を成膜する方法について説明する。

【0041】

まず、前記真空排気機構を起動させ、チャンバー１０２の内部を所定の真空状態とし、チャンバー１０２の内部に前記ガス導入機構によって成膜原料ガスとして例えばトルエン（Ｃ_７Ｈ_８）ガスを導入する。チャンバー１０２内が所定の圧力になった後、第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれに第１及び第２のカソード電源１０５ａ，１０５ｂによって交流電流を供給することにより第１及び第２のカソードフィラメント１０３ａ，１０３ｂが加熱される。

【0042】

また、第１及び第２のＤＣ電源１０７ａ，１０７ｂそれぞれから第１及び第２のスイッチ１２１ａ，１２１ｂを介して第１及び第２のアノードコーン１０４ａ，１０４ｂそれぞれに第１の直流電圧を印加する。また、保持部を介して被成膜基板１にバイアス電源１１２によって第２の直流電圧を印加する。この際の印加される第２の直流電圧（第１の電圧ともいう）は、１／１００ｍｓｅｃ以上１ｍｓｅｃ以下の周期（１ｋＨｚ以上１００ｋＨｚ以下の周波数）で１０％以上９０％以下（好ましくは３０％以上９０％以下、より好ましくは３０％以上８０％以下、さらに好ましくは５０％以上８０％以下）のＤＵＴＹ比のパルス状の直流電圧であり、前述した制御部１３０によって制御されるものである。また、保持部を介して被成膜基板１にバイアス電源１１２によって第３の直流電圧を印加する。この際の印加される第３の直流電圧（第２の電圧ともいう）は、第２の直流電圧が保持部に印加されない期間（前記周期の１０％以上９０％以下のＤＵＴＹ比の残りの期間）のパルス状の直流電圧であり、前述した制御部１３０によって制御されるものである。第３の直流電圧は第２の直流電圧と正負が逆の電圧であるとよく、第３の直流電圧の絶対値は、第２の直流電圧の絶対値の１０％以上６０％以下（好ましくは２０％以上５０％以下）の範囲内であるとよい。なお、本成膜方法では、第２の直流電圧が負の電圧（例えば－２５０Ｖ）であり、第３の直流電圧が正の電圧（例えば＋９０Ｖ）である。

【0043】

第１及び第２のカソードフィラメント１０３ａ，１０３ｂの加熱によって、第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれから第１及び第２のアノードコーン１０４ａ，１０４ｂそれぞれに向けて多量の電子が放出され、第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれと第１及び第２のアノードコーン１０４ａ，１０４ｂそれぞれとの間でグロー放電が開始される。多量の電子によってチャンバー１０２の内部の成膜原料ガスとしてのトルエンガスがイオン化され、プラズマ状態とされる。この際、第１及び第２のネオジウム磁石１０９ａ，１０９ｂそれぞれによって第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれの近傍に位置するトルエンガスをプラズマ化する領域に磁場が発生されているので、この磁場によってプラズマを高密度化することができ、イオン化効率を向上させることができる。そして、プラズマ状態の成膜原料分子は、被成膜基板１へ第２の直流電圧のマイナス電位がパルス状に印加されることで直接に加速されて、被成膜基板１の方向に向かって飛走して、被成膜基板１の表面に付着される。これとともに、第２の直流電圧が印加されない期間において被成膜基板１へ第３の直流電圧のプラス電位が印加されることで被成膜基板１のマイナス電位のチャージを確実に消す。このようにして、被成膜基板１には薄いＤＬＣ膜が形成される。この際、被成膜基板１の表面では下記式（１）の反応が起きている。

【0044】

Ｃ_７Ｈ_８＋ｅ^－ → Ｃ_ａＨ_ｂ ＋ｘＨ_２↑ ・・・（１）

【0045】

＜磁気記録媒体の製造方法＞
図３は、図１に示すプラズマＣＶＤ装置を用いた磁気記録媒体の製造方法を説明するための断面図であり、磁気記録媒体の一部を示している。磁気記録媒体は例えばＨＤＤ用のメディアである。

【0046】

まず、非磁性基板１１上に少なくとも磁性層１２を形成した被成膜基板１を用意し、この被成膜基板１を保持部に保持させる。次いで、チャンバー１０２内で所定の真空条件下で加熱された第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれと第１及び第２のアノードコーン１０４ａ，１０４ｂそれぞれとの間の放電により原料ガス（例えばトルエン）をプラズマ状態とし、バイアス電源１１２によって保持部に、１／１００ｍｓｅｃ以上１ｍｓｅｃ以下の周期（１ｋＨｚ以上１００ｋＨｚ以下の周波数）で１０％以上９０％以下のＤＵＴＹ比のパルス状の第２の直流電圧（負の電圧）を印加する。これとともに、第２の直流電圧が保持部に印加されない期間（前記周期の１０％以上９０％以下のＤＵＴＹ比の残りの期間）に、バイアス電源１１２によって保持部に第３の直流電圧（正の電圧）を印加する。詳細は、前述した成膜方法と同様である。このようにして、このプラズマを前記保持部に保持された被成膜基板１の表面に加速衝突させる。その結果、この被成膜基板１の表面には炭素が主成分である保護膜としてのＤＬＣ膜１３が形成される。

【0047】

本実施形態によれば、バイアス電源１１２によって保持部を介して被成膜基板１に、上記の周期及びＤＵＴＹ比のパルス状の第２の直流電圧を印加し、第２の直流電圧を印加しない期間に第３の直流電圧を印加する。このため、負の電圧である第２の直流電圧が被成膜基板１に印加される期間では、プラズマ状態のイオンに方向性が生じて被成膜基板１に成膜されるが、第２の直流電圧が被成膜基板１に印加されない期間では、被成膜基板１に正の電圧である第３の直流電圧を印加することで、被成膜基板１のマイナス電位のチャージを確実に消すことができる。つまり、第２の直流電圧が被成膜基板１に印加されない期間に、被成膜基板１のマイナス電位のチャージを確実に消すことで、被成膜基板１の一方の面と他方の面のプラズマが相互に干渉することを抑制できる。その結果、均一性の良い膜厚を有するＤＬＣ膜１３を被成膜基板１上に成膜することが可能となる。

【実施例】

【0048】

図４は、図１に示すプラズマＣＶＤ装置を用いて被成膜基板にＤＬＣ膜を成膜した実施例のサンプル(1)～(6)及び比較例のサンプルの外観写真を示す図である。

【0049】

実施例のサンプル(1)～(6)及び比較例の成膜条件は以下のとおりである。
［サンプル(1)の成膜条件］
被成膜基板１：ＮｉＰ／Ａｌディスク
成膜装置：図１に示すプラズマＣＶＤ装置
出発原料：高純度トルエン（Ｃ_７Ｈ_８）
図１の左側の原料ガス流量：３．２５ｓｃｃｍ
図１の右側の原料ガス流量：３．５ｓｃｃｍ
圧力 ：０．３Ｐａ
成膜時間：２ｓｅｃ
カソードフィラメント１０３ａ，１０３ｂ：タングステンフィラメント
交流電源１０５ａ，１０５ｂの出力：３６０Ｗ
アノード電源１０７ａ，１０７ｂの電流：１６５０ｍＡ
アノード電源１０７ａ，１０７ｂの電圧：７５Ｖ
バイアス電源１１２の第２の直流電圧：－２５０Ｖ
バイアス電源１１２の第３の直流電圧：＋９０Ｖ
第２の直流電圧が印加される周期：１／５ｍｓｅｃ
第２の直流電圧が印加される周波数：５ｋＨｚ
第２の直流電圧がパルス状に印加されるＤＵＴＹ比：７０％
第３の直流電圧が印加される期間：第２の直流電圧が印加されない期間
外部磁場 ： ５０Ｇ

【0050】

［サンプル(2)の成膜条件］
第２の直流電圧が印加される周期：１／１０ｍｓｅｃ
第２の直流電圧が印加される周波数：１０ｋＨｚ
なお、サンプル(2)の上記の成膜条件以外の成膜条件は、サンプル(1)と同様である。

【0051】

［サンプル(3)の成膜条件］
第２の直流電圧が印加される周期：１／２０ｍｓｅｃ
第２の直流電圧が印加される周波数：２０ｋＨｚ
なお、サンプル(3)の上記の成膜条件以外の成膜条件は、サンプル(1)と同様である。

【0052】

［サンプル(4)の成膜条件］
第２の直流電圧が印加される周期：１／３０ｍｓｅｃ
第２の直流電圧が印加される周波数：３０ｋＨｚ
第２の直流電圧がパルス状に印加されるＤＵＴＹ比：５０％
なお、サンプル(4)の上記の成膜条件以外の成膜条件は、サンプル(1)と同様である。

【0053】

［サンプル(5)の成膜条件］
第２の直流電圧が印加される周期：１／３０ｍｓｅｃ
第２の直流電圧が印加される周波数：３０ｋＨｚ
なお、サンプル(5)の上記の成膜条件以外の成膜条件は、サンプル(1)と同様である。

【0054】

［サンプル(6)の成膜条件］
第２の直流電圧が印加される周期：１／３０ｍｓｅｃ
第２の直流電圧が印加される周波数：３０ｋＨｚ
第２の直流電圧がパルス状に印加されるＤＵＴＹ比：９０％
なお、サンプル(6)の上記の成膜条件以外の成膜条件は、サンプル(1)と同様である。

【0055】

［比較例の成膜条件］
被成膜基板１：ＮｉＰ／Ａｌディスク
成膜装置：図１に示すプラズマＣＶＤ装置
出発原料：高純度トルエン（Ｃ_７Ｈ_８）
図１の左側の原料ガス流量：３．２５ｓｃｃｍ
図１の右側の原料ガス流量：３．５ｓｃｃｍ
圧力 ：０．３Ｐａ
成膜時間：２ｓｅｃ
カソードフィラメント１０３ａ，１０３ｂ：タングステンフィラメント
交流電源１０５ａ，１０５ｂの出力：３６０Ｗ
アノード電源１０７ａ，１０７ｂの電流：１６５０ｍＡ
アノード電源１０７ａ，１０７ｂの電圧：７５Ｖ
バイアス電源１１２の第２の直流電圧：－２５０Ｖ
第２の直流電圧が印加される期間：連続（１００％）
外部磁場 ： ５０Ｇ

【0056】

なお、比較例の成膜条件がサンプル(1)の成膜条件と異なる点は、第２の直流電圧が連続的に印加される点及び第３の直流電圧は印加されない点である。

【0057】

図４に示すように、実施例のサンプル(1)～(6)のＤＬＣ膜の膜厚均一性が比較例のサンプルに比べて向上していることが確認された。また、実施例のサンプル(1)～(5)のＤＬＣ膜の膜厚均一性がより良くなっており、実施例のサンプル(4)、(5)のＤＬＣ膜の膜厚均一性がさらに良くなっていることが確認された。

【0058】

図４に示す各サンプルの電流値は、成膜時にバイアス電源１１２から被成膜基板１に流れる電流値である。比較例のサンプルには４６ｍＡの電流が流れたのに対し、実施例のサンプル(1)には３２ｍＡの電流が流れ、実施例のサンプル(2)には３２ｍＡの電流が流れ、実施例のサンプル(3)には３３ｍＡの電流が流れ、実施例のサンプル(6)には４２ｍＡの電流が流れた。これらのサンプルでは、第２の直流電圧を連続的に印加した比較例のサンプルの電流値が４６ｍＡで１００％とすると、実施例のサンプル(1)～(3)の電流値は４６ｍＡの７０％（３２．２ｍＡ）程度となっており、実施例のサンプル(6)の電流値は４６ｍＡの９０％（４１．４ｍＡ）程度となっていることが分かる。

【0059】

一方、実施例のサンプル(4)の電流値は４６ｍＡの５０％（２３ｍＡ）を超える３７ｍＡであり、実施例のサンプル(5)の電流値は４６ｍＡの７０％（３２．２ｍＡ）を超える５０ｍＡであった。このことから、被成膜基板１に流れる電流値が第２の直流電圧を連続的に印加した場合の電流値のＤＵＴＹ比に相当する電流値を超えている場合（好ましくは前記ＤＵＴＹ比に相当する電流値の１．２倍以上である場合、より好ましくは１．４倍以上である場合）に、ＤＬＣ膜の膜厚均一性がより良くなることが分かる。なお、１．２倍以上とは、前記ＤＵＴＹ比に相当する電流値が２３ｍＡのときなら２７．６ｍＡ以上であり、１．４倍以上とは、前記ＤＵＴＹ比に相当する電流値が２３ｍＡのときなら３２．２ｍＡ以上である。

【符号の説明】

【0060】

１ 被成膜基板
１１ 非磁性基板
１２ 磁性層
１３ ＤＬＣ膜
１０２ チャンバー
１０３ａ 第１のカソード電極（第１のカソードフィラメント）
１０３ｂ 第２のカソード電極（第２のカソードフィラメント）
１０４ａ 第１のアノード電極（第１のアノードコーン）
１０４ｂ 第２のアノード電極（第２のアノードコーン）
１０５ａ 第１のカソード電源（第１の交流電源）
１０５ｂ 第２のカソード電源（第２の交流電源）
１０６ アース電源
１０７ａ 第１のアノード電源（第１のＤＣ電源、第２の直流電源）
１０７ｂ 第２のアノード電源（第２のＤＣ電源）
１０８ａ 第１のプラズマウォール
１０８ｂ 第２のプラズマウォール
１０９ａ 第１のネオジウム磁石
１０９ｂ 第２のネオジウム磁石
１１２ バイアス電源（ＤＣ電源，第１の直流電源）
１１８ａ，１１８ｂ 膜厚補正板
１２１ａ 第１のスイッチ
１２１ｂ 第２のスイッチ
１３０ 制御部

【図1】

【図2】

【図3】

【図4】