知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-02-03
(45)【発行日】2023-02-13
(54)【発明の名称】太陽電池の製造方法、および、太陽電池
(51)【国際特許分類】
H01L 31/0747 20120101AFI20230206BHJP
【ＦＩ】
H01L31/06 455
【請求項の数】
14
(21)【出願番号】P 2020507775
(86)(22)【出願日】2019-03-18
(86)【国際出願番号】 JP2019011116
(87)【国際公開番号】W WO2019181834
(87)【国際公開日】2019-09-26
【審査請求日】2022-01-28
(31)【優先権主張番号】P 2018055926
(32)【優先日】2018-03-23
(33)【優先権主張国・地域又は機関】JP
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２７年度独立行政法人新エネルギー・産業技術総合開発機構「高性能・高信頼性太陽光発電の発電コスト低減技術開発 先端複合技術型シリコン太陽電池、高性能ＣＩＳ太陽電池の技術開発、結晶Ｓｉ太陽電池をベースとした複合型太陽電池モジュールの開発」共同研究、産業技術力強化法第１９条の適用を受ける特許出願
(73)【特許権者】
【識別番号】000000941
【氏名又は名称】株式会社カネカ
(74)【代理人】
【識別番号】100131705
【弁理士】
【氏名又は名称】新山 雄一
(74)【代理人】
【識別番号】100145713
【弁理士】
【氏名又は名称】加藤 竜太
(72)【発明者】
【氏名】三島 良太
(72)【発明者】
【氏名】吉河 訓太
(72)【発明者】
【氏名】中村 淳一
(72)【発明者】
【氏名】口山 崇
(72)【発明者】
【氏名】足立 大輔
【審査官】山本 元彦
(56)【参考文献】
【文献】国際公開第２０１６／０７６３００（ＷＯ，Ａ１）
【文献】特開２０１３－１９１６５６（ＪＰ，Ａ）
【文献】特開２０１０－１２９８７２（ＪＰ，Ａ）
【文献】特開２００７－２２７６９２（ＪＰ，Ａ）
【文献】特開２０１０－０８０８８７（ＪＰ，Ａ）
【文献】国際公開第２０１４／００１８８５（ＷＯ，Ａ１）
【文献】特開２０１３－１２０８６３（ＪＰ，Ａ）
【文献】特開２０１４－０５６９１８（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３１／０２－３１／０７８
Ｈ０１Ｌ ３１／１８－３１／２０
(57)【特許請求の範囲】
【請求項1】
２つの主面を有する半導体基板と、前記半導体基板の一方の主面に配置された真性半導体層と、前記半導体基板の前記一方の主面に前記真性半導体層を介して配置された第１導電型半導体層および第２導電型半導体層と、前記第１導電型半導体層に対応する第１電極層および前記第２導電型半導体層に対応する第２電極層とを備える裏面電極型の太陽電池の製造方法であって、前記半導体基板の前記一方の主面側に前記真性半導体層の第１層と第２層とを順に形成する真性半導体層形成工程であって、前記第１層として非晶質シリコンを形成した後、前記第２層として高希釈水素化シリコン、酸化シリコン、窒化シリコン、炭化シリコン、または、これらの化合物を形成する真性半導体層形成工程と、
前記半導体基板の前記一方の主面側において前記真性半導体層上に第１導電型半導体材料膜を形成した後、マスクを用いて、前記マスクの開口部に対応する前記第１導電型半導体材料膜および前記真性半導体層の前記第２層の膜厚方向の一部を、プラズマエッチングにより除去することにより、前記第１導電型半導体層を形成する第１導電型半導体層形成工程と、
前記半導体基板の前記一方の主面側において前記マスクの開口部に対応する前記真性半導体層の前記第２層上に前記第２導電型半導体層を形成する第２導電型半導体層形成工程と、
を含む、太陽電池の製造方法。
【請求項2】
前記真性半導体層の膜厚方向の一部であって、前記真性半導体層の前記第１導電型半導体層と対向する面側の前記第２層は、前記プラズマエッチングに対して耐性を有する材料を含む、請求項１に記載の太陽電池の製造方法。
【請求項3】
前記真性半導体層の前記第２層は、前記真性半導体層の前記第１層よりも、前記プラズマエッチングのレートが遅い材料を含む、請求項２に記載の太陽電池の製造方法。
【請求項4】
前記真性半導体層の前記第２層は、前記第１導電型半導体層よりも、前記プラズマエッチングのレートが遅い材料を含む、請求項２または３に記載の太陽電池の製造方法。
【請求項5】
前記プラズマエッチングは、水素を導入しながらプラズマ放電を行う水素プラズマエッチングである、請求項１～４のいずれか１項に記載の太陽電池の製造方法。
【請求項6】
前記マスクは、メタルマスク、または、リフトオフ法のための有機製マスクまたは無機製マスクである、請求項１～５のいずれか１項に記載の太陽電池の製造方法。
【請求項7】
前記マスクの外形は、前記半導体基板の外形よりも大きく、前記第１導電型半導体層形成工程および前記第２導電型半導体層形成工程では、前記半導体基板の縁は前記マスクで覆われる、
請求項１～６のいずれか１項に記載の太陽電池の製造方法。
【請求項8】
前記第２導電型半導体層形成工程では、前記マスクの開口部に対応する前記真性半導体層上に、前記プラズマエッチングにより除去された分だけ真性半導体層を形成した後、前記第２導電型半導体層を形成する、請求項１～７のいずれか１項に記載の太陽電池の製造方法。
【請求項9】
前記半導体基板はｎ型半導体基板であり、前記第１導電型半導体層はｎ型半導体層であり、
前記第２導電型半導体層はｐ型半導体層である、
請求項１～８のいずれか１項に記載の太陽電池の製造方法。
【請求項10】
２つの主面を有する半導体基板と、前記半導体基板の一方の主面に配置された真性半導体層と、前記半導体基板の前記一方の主面に前記真性半導体層を介して配置された第１導電型半導体層および第２導電型半導体層と、前記第１導電型半導体層に対応する第１電極層および前記第２導電型半導体層に対応する第２電極層とを備える裏面電極型の太陽電池であって、前記真性半導体層は、前記半導体基板の前記一方の主面側に順に積層された第１層と第２層とを含み、
前記第１層は、非晶質シリコンを含み、
前記第２層は、高希釈水素化シリコン、酸化シリコン、窒化シリコン、炭化シリコン、または、これらの化合物を含み、
前記第１導電型半導体層と前記半導体基板とに挟まれる前記真性半導体層の厚みＴ１と、前記第２導電型半導体層と前記半導体基板とに挟まれる前記真性半導体層の厚みＴ２とでは、Ｔ１＞Ｔ２の関係を満たす、
太陽電池。
【請求項11】
前記第２導電型半導体層の幅方向における中心付近での前記第２導電型半導体層の厚みは、前記幅方向における中心付近以外での前記第２導電型半導体層の厚みに比べて厚い、請求項１０に記載の太陽電池。
【請求項12】
前記真性半導体層の膜厚方向の一部であって、前記真性半導体層の前記第１導電型半導体層と対向する面側の前記第２層は、前記第１導電型半導体層を形成するためのプラズマエッチングに対して耐性を有する材料を含む、請求項１０または１１に記載の太陽電池。
【請求項13】
前記真性半導体層の前記第２層は、前記真性半導体層の前記第１層よりも、前記プラズマエッチングのレートが遅い材料を含む、請求項１２に記載の太陽電池。
【請求項14】
前記真性半導体層の前記第２層は、前記第１導電型半導体層よりも、前記プラズマエッチングのレートが遅い材料を含む、請求項１２または１３に記載の太陽電池。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、裏面電極型（バックコンタクト型）の太陽電池の製造方法、および、裏面電極型の太陽電池に関する。
【背景技術】
【0002】
半導体基板を用いた太陽電池として、受光面側および裏面側の両面に電極が形成された両面電極型の太陽電池と、裏面側のみに電極が形成された裏面電極型の太陽電池とがある。両面電極型の太陽電池では、受光面側に電極が形成されるため、この電極により太陽光が遮蔽されてしまう。一方、裏面電極型の太陽電池では、受光面側に電極が形成されないため、両面電極型の太陽電池と比較して太陽光の受光率が高い。
【0003】
裏面電極型の太陽電池では、高性能化のために、裏面側に、ｐ型半導体層およびｎ型半導体層等の半導体層パターンを高精度に形成する必要がある。半導体層パターンを高精度に形成する方法として、フォトリソグラフィ技術を用いる方法が一般的に知られている。
また、特許文献１には、メタルマスクを用いて半導体層パターンを形成する方法が記載されている。
また、特許文献１には、メタルマスクを用いて半導体層パターンを形成する方法が記載されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２００９－２００２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、フォトリソグラフィ技術を用いる半導体層パターンの形成方法では、パターニングのためのマスクを形成するために、塗布、露光、現像等を行う必要がある。そのため、この方法では、太陽電池の高性能化が可能であるが、太陽電池の製造が煩雑となる。
一方、特許文献１に記載のメタルマスクを用いる半導体層パターンの形成方法では、フォトリソグラフィ技術を用いる半導体層パターンの形成方法と比較して、太陽電池の製造の簡略化が可能である。しかしながら、この方法では、メタルマスクの位置合わせを高精度に行うことが困難であり、フォトリソグラフィ技術を用いる半導体層パターンの形成方法と比較して、太陽電池の性能が低下すると推測される。
一方、特許文献１に記載のメタルマスクを用いる半導体層パターンの形成方法では、フォトリソグラフィ技術を用いる半導体層パターンの形成方法と比較して、太陽電池の製造の簡略化が可能である。しかしながら、この方法では、メタルマスクの位置合わせを高精度に行うことが困難であり、フォトリソグラフィ技術を用いる半導体層パターンの形成方法と比較して、太陽電池の性能が低下すると推測される。
【0006】
本発明は、太陽電池の性能低下を抑制しつつ、太陽電池の製造の簡易化が可能な太陽電池の製造方法、および、太陽電池を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明に係る太陽電池の製造方法は、２つの主面を有する半導体基板と、半導体基板の一方の主面に配置された真性半導体層と、半導体基板の一方の主面に真性半導体層を介して配置された第１導電型半導体層および第２導電型半導体層と、第１導電型半導体層に対応する第１電極層および第２導電型半導体層に対応する第２電極層とを備える裏面電極型の太陽電池の製造方法であって、半導体基板の一方の主面側において真性半導体層上に第１導電型半導体材料膜を形成した後、マスクを用いて、マスクの開口部に対応する第１導電型半導体材料膜および真性半導体層の膜厚方向の一部を、プラズマエッチングにより除去することにより、第１導電型半導体層を形成する第１導電型半導体層形成工程と、半導体基板の一方の主面側においてマスクの開口部に対応する真性半導体層上に第２導電型半導体層を形成する第２導電型半導体層形成工程とを含む。
【0008】
本発明に係る太陽電池は、２つの主面を有する半導体基板と、半導体基板の一方の主面に配置された真性半導体層と、半導体基板の一方の主面に真性半導体層を介して配置された第１導電型半導体層および第２導電型半導体層と、第１導電型半導体層に対応する第１電極層および第２導電型半導体層に対応する第２電極層とを備える裏面電極型の太陽電池であって、第１導電型半導体層と半導体基板とに挟まれる真性半導体層の厚みＴ１と、第２導電型半導体層と半導体基板とに挟まれる真性半導体層の厚みＴ２とでは、Ｔ１＞Ｔ２の関係を満たす。
【発明の効果】
【0009】
本発明によれば、高性能な太陽電池が簡易に製造される。
【図面の簡単な説明】
【0010】
【図1】本実施形態に係る太陽電池モジュールの一例を示す側面図である。
【図2】本実施形態に係る太陽電池を裏面側からみた図である。
【図3B】本実施形態の変形例に係る太陽電池の断面図である。
【図3C】本実施形態の他の変形例に係る太陽電池の断面図である。
【図4A】本実施形態に係る太陽電池の製造方法における真性半導体層形成工程および第１導電型半導体層形成工程の一部を示す図である。
【図4B】本実施形態に係る太陽電池の製造方法における第１導電型半導体層形成工程の他の一部を示す図である。
【図4C】本実施形態に係る太陽電池の製造方法における第２導電型半導体層形成工程を示す図である。
【図4D】本実施形態に係る太陽電池の製造方法における電極層形成工程を示す図である。
【図4E】本実施形態の変形例に係る太陽電池の製造方法における第２導電型半導体層形成工程を示す図である。
【図4F】本実施形態の他の変形例に係る太陽電池の製造方法における第２導電型半導体層形成工程を示す図である。
【図5A】従来の太陽電池の製造方法における真性半導体層形成工程および第１導電型半導体層形成工程の一部を示す図である（フォトリソグラフィ技術）。
【図5B】従来の太陽電池の製造方法における真性半導体層形成工程および第１導電型半導体層形成工程の他の一部を示す図である（フォトリソグラフィ技術）。
【図5C】従来の太陽電池の製造方法における真性半導体層形成工程および第２導電型半導体層形成工程の一部を示す図である（フォトリソグラフィ技術）。
【図5D】従来の太陽電池の製造方法における真性半導体層形成工程および第２導電型半導体層形成工程の他の一部を示す図である（フォトリソグラフィ技術）。
【図6A】従来の太陽電池の製造方法における真性半導体層形成工程および第２導電型半導体層形成工程を示す図である（メタルマスク技術）。
【図6B】従来の太陽電池の製造方法における真性半導体層形成工程および第１導電型半導体層形成工程を示す図である（メタルマスク技術）。
【図7A】従来の太陽電池の製造方法における真性半導体層形成工程および第１導電型半導体層形成工程を示す図である（イオン注入技術）。
【図7B】従来の太陽電池の製造方法における第２導電型半導体層形成工程を示す図である（イオン注入技術）。
【図8A】本実施形態の変形例に係る太陽電池の製造方法における真性半導体層形成工程および第１導電型半導体層形成工程の一部を示す図である。
【図8B】本実施形態の変形例に係る太陽電池の製造方法における第１導電型半導体層形成工程の他の一部を示す図である。
【図8C】本実施形態の変形例に係る太陽電池の製造方法における第２導電型半導体層形成工程の一部を示す図である。
【図8D】本実施形態の変形例に係る太陽電池の製造方法における第２導電型半導体層形成工程の他の一部を示す図である。
【図9A】従来の太陽電池の製造方法における真性半導体層形成工程および第１導電型半導体層形成工程の一部を示す図である（リフトオフ技術）。
【図9B】従来の太陽電池の製造方法における真性半導体層形成工程および第１導電型半導体層形成工程の他の一部を示す図である（リフトオフ技術）。
【図9C】従来の太陽電池の製造方法における真性半導体層形成工程および第２導電型半導体層形成工程の一部を示す図である（リフトオフ技術）。
【図9D】従来の太陽電池の製造方法における真性半導体層形成工程および第２導電型半導体層形成工程の他の一部を示す図である（リフトオフ技術）。
【図10】従来の太陽電池の断面図である。
【発明を実施するための形態】
【0011】
以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングおよび部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。
【0012】
【0013】
太陽電池セル１は、配線部材２によって直列および／または並列に接続される。具体的には、配線部材２は、太陽電池セル１の電極におけるバスバー部（後述）に接続される。配線部材２は、例えば、タブ等の公知のインターコネクタである。
【0014】
太陽電池セル１および配線部材２は、受光面保護部材３と裏面保護部材４とによって挟み込まれている。受光面保護部材３と裏面保護部材４との間には、液体状または固体状の封止材５が充填されており、これにより、太陽電池セル１および配線部材２は封止される。受光面保護部材３は、例えばガラス基板であり、裏面保護部材４は、ガラス基板、金属板、または金属層と樹脂層とで多層化した複合シートが挙げられる。封止材５は、例えば透明樹脂である。
以下、太陽電池セル（以下、太陽電池という。）１について詳細に説明する。
以下、太陽電池セル（以下、太陽電池という。）１について詳細に説明する。
【0015】
（太陽電池）
図２は、本実施形態に係る太陽電池を裏面側からみた図である。図２に示す太陽電池１は、裏面電極型の太陽電池である。太陽電池１は、２つの主面を備える半導体基板１１を備え、半導体基板１１の主面において第１導電型領域７と第２導電型領域８とを有する。
図２は、本実施形態に係る太陽電池を裏面側からみた図である。図２に示す太陽電池１は、裏面電極型の太陽電池である。太陽電池１は、２つの主面を備える半導体基板１１を備え、半導体基板１１の主面において第１導電型領域７と第２導電型領域８とを有する。
【0016】
第１導電型領域７は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部７ｆと、櫛歯の支持部に相当するバスバー部７ｂとを有する。バスバー部７ｂは、半導体基板１１の一方の辺部に沿ってＸ方向（第２方向）に延在し、フィンガー部７ｆは、バスバー部７ｂから、Ｘ方向に交差するＹ方向（第１方向）に延在する。
同様に、第２導電型領域８は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部８ｆと、櫛歯の支持部に相当するバスバー部８ｂとを有する。バスバー部８ｂは、半導体基板１１の一方の辺部に対向する他方の辺部に沿ってＸ方向（第２方向）に延在し、フィンガー部８ｆは、バスバー部８ｂから、Ｙ方向（第１方向）に延在する。
フィンガー部７ｆとフィンガー部８ｆとは、Ｙ方向（第１方向）に延在する帯状をなしており、Ｘ方向（第２方向）に交互に並んでいる。
なお、第１導電型領域７および第２導電型領域８は、ストライプ状に形成されてもよい。
同様に、第２導電型領域８は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部８ｆと、櫛歯の支持部に相当するバスバー部８ｂとを有する。バスバー部８ｂは、半導体基板１１の一方の辺部に対向する他方の辺部に沿ってＸ方向（第２方向）に延在し、フィンガー部８ｆは、バスバー部８ｂから、Ｙ方向（第１方向）に延在する。
フィンガー部７ｆとフィンガー部８ｆとは、Ｙ方向（第１方向）に延在する帯状をなしており、Ｘ方向（第２方向）に交互に並んでいる。
なお、第１導電型領域７および第２導電型領域８は、ストライプ状に形成されてもよい。
【0017】
図３Ａは、図２の太陽電池におけるＩＩＩ－ＩＩＩ線断面図である。図３Ａに示すように、太陽電池１は、半導体基板１１の主面のうちの受光する側の一方の主面である受光面側に順に積層された真性半導体層１３と反射防止層１５とを備える。また、太陽電池１は、半導体基板１１の主面のうちの受光面の反対側の他方の主面である裏面側の一部（主に、第１導電型領域７）に順に積層された真性半導体層２３と、第１導電型半導体層２５と、第１電極層２７とを備える。また、太陽電池１は、半導体基板１１の裏面側の他の一部（主に、第２導電型領域８）に順に積層された真性半導体層２３と、第２導電型半導体層３５と、第２電極層３７とを備える。
【0018】
＜半導体基板＞
半導体基板１１としては、導電型単結晶シリコン基板、例えばｎ型単結晶シリコン基板またはｐ型単結晶シリコン基板が用いられる。これにより、高い光電変換効率が実現する。
半導体基板１１は、ｎ型単結晶シリコン基板であると好ましい。これにより、結晶シリコン基板内のキャリア寿命が長くなる。これは、ｐ型単結晶シリコン基板では、光照射によってｐ型ドーパントであるＢ（ホウ素）が影響して再結合中心となるＬＩＤ（Light Induced Degradation）が起こる場合があるが、ｎ型単結晶シリコン基板ではＬＩＤをより抑制するためである。
半導体基板１１としては、導電型単結晶シリコン基板、例えばｎ型単結晶シリコン基板またはｐ型単結晶シリコン基板が用いられる。これにより、高い光電変換効率が実現する。
半導体基板１１は、ｎ型単結晶シリコン基板であると好ましい。これにより、結晶シリコン基板内のキャリア寿命が長くなる。これは、ｐ型単結晶シリコン基板では、光照射によってｐ型ドーパントであるＢ（ホウ素）が影響して再結合中心となるＬＩＤ（Light Induced Degradation）が起こる場合があるが、ｎ型単結晶シリコン基板ではＬＩＤをより抑制するためである。
【0019】
半導体基板１１は、裏面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有していてもよい。これにより、半導体基板１１に吸収されず通過してしまった光の回収効率が高まる。
また、半導体基板１１は、受光面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有していてもよい。これにより、受光面において入射光の反射が低減し、半導体基板１１における光閉じ込め効果が向上する。
また、半導体基板１１は、受光面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有していてもよい。これにより、受光面において入射光の反射が低減し、半導体基板１１における光閉じ込め効果が向上する。
【0020】
半導体基板１１の厚さは、５０μｍ以上３００μｍ以下であると好ましく、６０μｍ以上２３０μｍ以下であるとより好ましく、７０μｍ以上２１０μｍ以下であると更に好ましい。
半導体基板１１の膜厚が上記の上限値以下であると、シリコンの使用量が減少するため、シリコン基板が確保し易くなり、低コスト化が図れる。更に、シリコン基板内で光励起により生成された正孔と電子とを裏面側のみで回収するバックコンタクト構造では、各励起子の自由行程の観点からも、半導体基板１１の膜厚が上記の上限値以下であると好ましい。
半導体基板１１の膜厚が上記の下限値以上であると、適切な機械的強度が得られ、また外光（太陽光）が十分に吸収され、適切な短絡電流密度が得られる。
半導体基板１１の主面にテクスチャ構造が形成されている場合、半導体基板１１の膜厚は、受光面側および裏面側のそれぞれの凹凸構造における凸の頂点を結んだ直線間の距離で表される。
半導体基板１１の膜厚が上記の上限値以下であると、シリコンの使用量が減少するため、シリコン基板が確保し易くなり、低コスト化が図れる。更に、シリコン基板内で光励起により生成された正孔と電子とを裏面側のみで回収するバックコンタクト構造では、各励起子の自由行程の観点からも、半導体基板１１の膜厚が上記の上限値以下であると好ましい。
半導体基板１１の膜厚が上記の下限値以上であると、適切な機械的強度が得られ、また外光（太陽光）が十分に吸収され、適切な短絡電流密度が得られる。
半導体基板１１の主面にテクスチャ構造が形成されている場合、半導体基板１１の膜厚は、受光面側および裏面側のそれぞれの凹凸構造における凸の頂点を結んだ直線間の距離で表される。
【0021】
なお、半導体基板１１として、導電型多結晶シリコン基板、例えばｎ型多結晶シリコン基板またはｐ型多結晶シリコン基板を用いてもよい。この場合、より安価に太陽電池が製造される。
【0022】
＜反射防止層＞
反射防止層１５は、半導体基板１１の受光面側に真性半導体層１３を介して形成されている。反射防止層１５は、半導体基板１１の受光面側に入射する太陽光の反射を抑制する機能を有する。
反射防止層１５の材料としては、太陽光を透過させる透光性を有する材料であれば特に限定されず、例えば酸化ケイ素、窒化ケイ素、酸化亜鉛、または酸化チタンが挙げられる。
真性半導体層１３は、真性シリコン系層で形成される。真性半導体層１３は、パッシベーション層として機能し、半導体基板１１におけるキャリアの再結合を抑制する。
反射防止層１５は、半導体基板１１の受光面側に真性半導体層１３を介して形成されている。反射防止層１５は、半導体基板１１の受光面側に入射する太陽光の反射を抑制する機能を有する。
反射防止層１５の材料としては、太陽光を透過させる透光性を有する材料であれば特に限定されず、例えば酸化ケイ素、窒化ケイ素、酸化亜鉛、または酸化チタンが挙げられる。
真性半導体層１３は、真性シリコン系層で形成される。真性半導体層１３は、パッシベーション層として機能し、半導体基板１１におけるキャリアの再結合を抑制する。
【0023】
本実施形態では、受光面側に電極が形成されていないため（裏面電極型）、太陽光の受光率が高く、光電変換効率が向上する。
【0024】
＜真性半導体層＞
真性半導体層２３は、半導体基板１１の裏面側の全面に形成されている。真性半導体層２３は、主に真性シリコン系層で形成される。真性半導体層２３は、パッシベーション層として機能し、半導体基板１１におけるキャリアの再結合を抑制する。また、真性半導体層２３は、第１導電型半導体層２５および第２導電型半導体層３５から半導体基板１１への不純物の拡散を抑制する。
なお、「真性（ｉ型）」との用語は、導電型不純物を含まない完全に真性であるものに限られず、シリコン系層が真性層として機能し得る範囲で微量のｎ型不純物またはｐ型不純物を含む「弱ｎ型」または「弱ｐ型」の実質的に真性な層も包含する。
真性半導体層２３は、半導体基板１１の裏面側の全面に形成されている。真性半導体層２３は、主に真性シリコン系層で形成される。真性半導体層２３は、パッシベーション層として機能し、半導体基板１１におけるキャリアの再結合を抑制する。また、真性半導体層２３は、第１導電型半導体層２５および第２導電型半導体層３５から半導体基板１１への不純物の拡散を抑制する。
なお、「真性（ｉ型）」との用語は、導電型不純物を含まない完全に真性であるものに限られず、シリコン系層が真性層として機能し得る範囲で微量のｎ型不純物またはｐ型不純物を含む「弱ｎ型」または「弱ｐ型」の実質的に真性な層も包含する。
【0025】
真性半導体層２３は、半導体基板１１の裏面側に順に積層された第１層２３ａと第２層２３ｂとを含む。換言すれば、第２層２３ｂは、真性半導体層２３の膜厚方向の第１導電型半導体層２５側との界面近傍の一部（すなわち、真性半導体層２３の膜厚方向の一部であって、真性半導体層２３の第１導電型半導体層２５と対向する面側の一部）であり、第１層２３ａは、真性半導体層２３の一部以外の他部である。なお、第１層２３ａと第２層２３ｂとは視認できない程度に一体化されていてもよい。
真性半導体層２３の第１層２３ａとしては、特に限定されないが、上述したパッシベーション層として機能するために、非晶質シリコン系薄膜（アモルファスシリコン（ａ－Ｓｉ））であると好ましく、シリコンと水素とを含む水素化非晶質シリコン系薄膜（ａ－Ｓｉ：Ｈ薄膜）であるとより好ましい。
真性半導体層２３の第２層２３ｂの材料としては、後述する第１導電型半導体層形成工程における水素プラズマエッチングに対して耐性を有する材料が用いられる。換言すれば、第２層２３ｂの材料としては、第１層２３ａおよび第１導電型半導体層２５よりも、水素プラズマエッチングのレートが遅い材料が用いられる。このような第２層２３ｂの材料としては、例えば、高希釈水素化シリコン、酸化シリコン、窒化シリコン、炭化シリコン、またはこれらの化合物が挙げられる。なお、高希釈水素化シリコンとは、製膜時にシランに対して水素を５００倍以上入れた状態で製膜したものであり、非晶質シリコンと異なり、結晶性の高いシリコンを含む。
真性半導体層２３の第１層２３ａとしては、特に限定されないが、上述したパッシベーション層として機能するために、非晶質シリコン系薄膜（アモルファスシリコン（ａ－Ｓｉ））であると好ましく、シリコンと水素とを含む水素化非晶質シリコン系薄膜（ａ－Ｓｉ：Ｈ薄膜）であるとより好ましい。
真性半導体層２３の第２層２３ｂの材料としては、後述する第１導電型半導体層形成工程における水素プラズマエッチングに対して耐性を有する材料が用いられる。換言すれば、第２層２３ｂの材料としては、第１層２３ａおよび第１導電型半導体層２５よりも、水素プラズマエッチングのレートが遅い材料が用いられる。このような第２層２３ｂの材料としては、例えば、高希釈水素化シリコン、酸化シリコン、窒化シリコン、炭化シリコン、またはこれらの化合物が挙げられる。なお、高希釈水素化シリコンとは、製膜時にシランに対して水素を５００倍以上入れた状態で製膜したものであり、非晶質シリコンと異なり、結晶性の高いシリコンを含む。
【0026】
真性半導体層２３における第２導電型半導体層３５と半導体基板１１とに挟まれる部分の厚さＴ２は、真性半導体層２３における第１導電型半導体層２５と半導体基板１１とに挟まれる部分の厚さＴ１よりも薄い。すなわち、第１導電型半導体層２５と半導体基板１１とに挟まれる真性半導体層２３の厚さＴ１と、第２導電型半導体層３５と半導体基板１１とに挟まれる真性半導体層２３の厚さＴ２とは、Ｔ１＞Ｔ２の関係を満たす（詳細は後述する。）。
真性半導体層２３の厚さＴ１，Ｔ２は、特に限定されないが、２ｎｍ以上２０ｎｍ以下であると好ましい。厚みが２ｎｍ以上であると、パッシベーション層としての効果が高まり、厚みが２０ｎｍ以下であると、高抵抗化により生じる変換特性の低下が抑制される。
真性半導体層２３の厚さＴ１，Ｔ２は、特に限定されないが、２ｎｍ以上２０ｎｍ以下であると好ましい。厚みが２ｎｍ以上であると、パッシベーション層としての効果が高まり、厚みが２０ｎｍ以下であると、高抵抗化により生じる変換特性の低下が抑制される。
【0027】
＜第１導電型半導体層および第２導電型半導体層＞
第１導電型半導体層２５は、半導体基板１１の裏面側の一部（主に、第１導電型領域７）に真性半導体層２３を介して形成されており、第２導電型半導体層３５は、半導体基板１１の裏面側の他の一部（主に、第２導電型領域８）に真性半導体層２３を介して形成されている。詳説すると、第１導電型半導体層２５と第２導電型半導体層３５とは、Ｙ方向（第１方向）に延在する帯状をなしており、Ｘ方向（第２方向）に交互に並んでいる。
なお、太陽電池１において、少なくとも一部の、第１導電型半導体層２５と第２導電型半導体層３５との境界では、第１導電型半導体層２５と第２導電型半導体層３５とは、隣接し、かつ、重ならない。換言すれば、これらの境界において、第１導電型半導体層２５と第２導電型半導体層３５とが重なる領域が実質的に存在せず、かつ、第１導電型半導体層２５および第２導電型半導体層３５の一部または全部が接する。
第１導電型半導体層２５は、半導体基板１１の裏面側の一部（主に、第１導電型領域７）に真性半導体層２３を介して形成されており、第２導電型半導体層３５は、半導体基板１１の裏面側の他の一部（主に、第２導電型領域８）に真性半導体層２３を介して形成されている。詳説すると、第１導電型半導体層２５と第２導電型半導体層３５とは、Ｙ方向（第１方向）に延在する帯状をなしており、Ｘ方向（第２方向）に交互に並んでいる。
なお、太陽電池１において、少なくとも一部の、第１導電型半導体層２５と第２導電型半導体層３５との境界では、第１導電型半導体層２５と第２導電型半導体層３５とは、隣接し、かつ、重ならない。換言すれば、これらの境界において、第１導電型半導体層２５と第２導電型半導体層３５とが重なる領域が実質的に存在せず、かつ、第１導電型半導体層２５および第２導電型半導体層３５の一部または全部が接する。
【0028】
第１導電型半導体層２５は、第１導電型シリコン系層、例えばｐ型シリコン系層で形成される。第２導電型半導体層３５は、第１導電型と異なる第２導電型のシリコン系層、例えばｎ型シリコン系層で形成される。なお、第１導電型半導体層２５がｎ型シリコン系層であり、第２導電型半導体層３５がｐ型シリコン系層であってもよい。
ｐ型シリコン系層およびｎ型シリコン系層は、非晶質シリコン層、または、非晶質シリコンと結晶質シリコンとを含む微結晶シリコン層で形成される。なお、不純物拡散の抑制または直列抵抗の抑制の観点から、ｐ型シリコン系層およびｎ型シリコン系層は、非晶質シリコンで形成されると好ましい。ｐ型シリコン系層のドーパント不純物としては、Ｂ（ホウ素）が好適に用いられ、ｎ型シリコン系層のドーパント不純物としては、Ｐ（リン）が好適に用いられる。
ｐ型シリコン系層およびｎ型シリコン系層は、非晶質シリコン層、または、非晶質シリコンと結晶質シリコンとを含む微結晶シリコン層で形成される。なお、不純物拡散の抑制または直列抵抗の抑制の観点から、ｐ型シリコン系層およびｎ型シリコン系層は、非晶質シリコンで形成されると好ましい。ｐ型シリコン系層のドーパント不純物としては、Ｂ（ホウ素）が好適に用いられ、ｎ型シリコン系層のドーパント不純物としては、Ｐ（リン）が好適に用いられる。
【0029】
なお、図３Ｂおよび図３Ｃに示すように、第２導電型半導体層３５の幅方向における側部の厚さＴ４は、第２導電型半導体層３５の幅方向における中心付近の厚さＴ３よりも薄くなっていてもよい。すなわち、幅方向における中心付近での第２導電型半導体層３５の厚さＴ３は、幅方向における中心付近以外での第２導電型半導体層３５の厚さＴ４に比べて厚くてもよい（詳細は後述する。）。
第１導電型半導体層２５の膜厚および第２導電型半導体層３５の膜厚Ｔ３，Ｔ４は、特に限定されないが、２ｎｍ以上２０ｎｍ以下であると好ましい。厚さが下限以下であるとと、電界の効果が不十分となり、厚みが上限以上であると高抵抗化により生じる変換特性の低下する。第１導電型半導体層２５の膜厚は上記範囲内で薄いほど好ましい（詳細は後述する）。
第１導電型半導体層２５の膜厚および第２導電型半導体層３５の膜厚Ｔ３，Ｔ４は、特に限定されないが、２ｎｍ以上２０ｎｍ以下であると好ましい。厚さが下限以下であるとと、電界の効果が不十分となり、厚みが上限以上であると高抵抗化により生じる変換特性の低下する。第１導電型半導体層２５の膜厚は上記範囲内で薄いほど好ましい（詳細は後述する）。
【0030】
第１導電型半導体層２５および第２導電型半導体層３５の幅は、５０μｍ以上３０００μｍ以下であると好ましく、８０μｍ以上５００μｍ以下であるとより好ましい。第１導電型半導体層２５および第２導電型半導体層３５の乖離間隔は、３０００μｍ以下であると好ましく、１０００μｍ以下であるとより好ましい。
ところで、半導体基板１１で生成した光励起子が、第１導電型半導体層２５または第２導電型半導体層３５を介して取り出される場合、正孔の有効質量は電子の有効質量よりも大きい。そのため、輸送損を低減させる観点から、ｐ型半導体層の幅がｎ型半導体層の幅よりも細いと好ましい。例えば、ｐ型半導体層の幅が、ｎ型半導体層の幅の０．５倍以上０．９倍以下であると好ましく、ｎ型半導体層の幅の０．６倍以上０．８倍以下であるとより好ましい。
なお、半導体層の幅、および、後述する電極層の幅は、特に断りがない限り、パターン化された各層の一部分の長さで、パターン化により、例えば帯状になった一部分の延び方向と直交する方向の長さである。
ところで、半導体基板１１で生成した光励起子が、第１導電型半導体層２５または第２導電型半導体層３５を介して取り出される場合、正孔の有効質量は電子の有効質量よりも大きい。そのため、輸送損を低減させる観点から、ｐ型半導体層の幅がｎ型半導体層の幅よりも細いと好ましい。例えば、ｐ型半導体層の幅が、ｎ型半導体層の幅の０．５倍以上０．９倍以下であると好ましく、ｎ型半導体層の幅の０．６倍以上０．８倍以下であるとより好ましい。
なお、半導体層の幅、および、後述する電極層の幅は、特に断りがない限り、パターン化された各層の一部分の長さで、パターン化により、例えば帯状になった一部分の延び方向と直交する方向の長さである。
【0031】
＜第１電極層および第２電極層＞
第１電極層２７は、第１導電型半導体層２５上に形成されており、第２電極層３７は、第２導電型半導体層３５上に形成されている。これにより、第１電極層２７および第２電極層３７は、Ｙ方向（第１方向）に延在する帯状をなしており、Ｘ方向（第２方向）に交互に並んでいる。
第１電極層２７は、第１導電型半導体層２５で回収されるキャリアを導く輸送層として機能し、第２電極層３７は、第２導電型半導体層３５で回収されるキャリアを導く輸送層として機能する。
第１電極層２７は、第１導電型半導体層２５上に形成されており、第２電極層３７は、第２導電型半導体層３５上に形成されている。これにより、第１電極層２７および第２電極層３７は、Ｙ方向（第１方向）に延在する帯状をなしており、Ｘ方向（第２方向）に交互に並んでいる。
第１電極層２７は、第１導電型半導体層２５で回収されるキャリアを導く輸送層として機能し、第２電極層３７は、第２導電型半導体層３５で回収されるキャリアを導く輸送層として機能する。
【0032】
第１電極層２７は、第１導電型半導体層２５上に順に積層された透明電極層２８と金属電極層２９とを有する。第２電極層３７は、第２導電型半導体層３５上に順に積層された透明電極層３８と金属電極層３９とを有する。
このように、金属電極層２９，３９と第１導電型半導体層２５および第２導電型半導体層３５との間に透明電極層２８，３８が設けられることにより、金属電極層２９，３９と第１導電型半導体層２５および第２導電型半導体層３５との電気的接合が向上し、金属電極層２９，３９から第１導電型半導体層２５および第２導電型半導体層３５への原子拡散が抑制される。
なお、第１電極層２７は、透明電極層２８および金属電極層２９のうちの何れか一方のみで形成されてもよい。同様に、第２電極層３７は、透明電極層３８および金属電極層３９のうちの何れか一方のみで形成されてもよい。
このように、金属電極層２９，３９と第１導電型半導体層２５および第２導電型半導体層３５との間に透明電極層２８，３８が設けられることにより、金属電極層２９，３９と第１導電型半導体層２５および第２導電型半導体層３５との電気的接合が向上し、金属電極層２９，３９から第１導電型半導体層２５および第２導電型半導体層３５への原子拡散が抑制される。
なお、第１電極層２７は、透明電極層２８および金属電極層２９のうちの何れか一方のみで形成されてもよい。同様に、第２電極層３７は、透明電極層３８および金属電極層３９のうちの何れか一方のみで形成されてもよい。
【0033】
第１電極層２７の幅（すなわち、透明電極層２８の幅および金属電極層２９の幅）は、第１導電型半導体層２５の幅と略同一であると好ましい。なお、第１電極層２７の幅は、第１導電型半導体層２５の幅よりも狭くてもよい。また、第１電極層２７と第２電極層３７との間のリークが防止されていれば、第１電極層２７の幅は、第１導電型半導体層２５の幅よりも広くてもよい。
同様に、第２電極層３７の幅（すなわち、透明電極層３８の幅および金属電極層３９の幅）は、第２導電型半導体層３５の幅と略同一であると好ましい。なお、第２電極層３７の幅は、第２導電型半導体層３５の幅よりも狭くてもよい。また、第１電極層２７と第２電極層３７との間のリークが防止されていれば、第２電極層３７の幅は、第２導電型半導体層３５の幅よりも広くてもよい。
同様に、第２電極層３７の幅（すなわち、透明電極層３８の幅および金属電極層３９の幅）は、第２導電型半導体層３５の幅と略同一であると好ましい。なお、第２電極層３７の幅は、第２導電型半導体層３５の幅よりも狭くてもよい。また、第１電極層２７と第２電極層３７との間のリークが防止されていれば、第２電極層３７の幅は、第２導電型半導体層３５の幅よりも広くてもよい。
【0034】
<<透明電極層>>
透明電極層２８，３８は、透明導電性材料からなる透明導電層で形成される。透明導電性材料としては、透明導電性金属酸化物、例えば、酸化インジウム、酸化錫、酸化亜鉛、酸化チタン、酸化タングステンおよびそれらの複合酸化物等が用いられる。これらの中でも、酸化インジウムを主成分とするインジウム系複合酸化物が好ましい。高い導電率と透明性の観点からは、インジウム酸化物が特に好ましい。更に、信頼性またはより高い導電率を確保するため、インジウム酸化物にドーパントを添加すると好ましい。ドーパントとしては、例えば、Ｓｎ、Ｗ、Ｚｎ、Ｔｉ、Ｃｅ、Ｚｒ、Ｍｏ、Ａｌ、Ｇａ、Ｇｅ、Ａｓ、Ｓｉ、またはＳ等が挙げられる。
透明電極層の厚みは、５０ｎｍ以上２００ｎｍ以下であると好ましい。
透明電極層２８，３８は、透明導電性材料からなる透明導電層で形成される。透明導電性材料としては、透明導電性金属酸化物、例えば、酸化インジウム、酸化錫、酸化亜鉛、酸化チタン、酸化タングステンおよびそれらの複合酸化物等が用いられる。これらの中でも、酸化インジウムを主成分とするインジウム系複合酸化物が好ましい。高い導電率と透明性の観点からは、インジウム酸化物が特に好ましい。更に、信頼性またはより高い導電率を確保するため、インジウム酸化物にドーパントを添加すると好ましい。ドーパントとしては、例えば、Ｓｎ、Ｗ、Ｚｎ、Ｔｉ、Ｃｅ、Ｚｒ、Ｍｏ、Ａｌ、Ｇａ、Ｇｅ、Ａｓ、Ｓｉ、またはＳ等が挙げられる。
透明電極層の厚みは、５０ｎｍ以上２００ｎｍ以下であると好ましい。
【0035】
<<金属電極層>>
金属電極層２９，３９は、金属材料で形成される。金属材料としては、例えば、銀、銅、アルミニウム、ニッケル、またはこれらの合金が用いられる。
また、金属電極層の膜厚は、２０μｍ以上８０μｍ以下であると好ましい。
金属電極層２９，３９は、金属材料で形成される。金属材料としては、例えば、銀、銅、アルミニウム、ニッケル、またはこれらの合金が用いられる。
また、金属電極層の膜厚は、２０μｍ以上８０μｍ以下であると好ましい。
【0036】
（太陽電池の製造方法）
次に、図４Ａ～図４Ｄを参照して、本実施形態に係る太陽電池の製造方法について説明する。図４Ａおよび図４Ｂは、本実施形態に係る太陽電池の製造方法における真性半導体層形成工程および第１導電型半導体層形成工程を示す図であり、図４Ｃは、本実施形態に係る太陽電池の製造方法における第２導電型半導体層形成工程を示す図であり、図４Ｄは、本実施形態に係る太陽電池の製造方法における電極形成工程を示す図である。
次に、図４Ａ～図４Ｄを参照して、本実施形態に係る太陽電池の製造方法について説明する。図４Ａおよび図４Ｂは、本実施形態に係る太陽電池の製造方法における真性半導体層形成工程および第１導電型半導体層形成工程を示す図であり、図４Ｃは、本実施形態に係る太陽電池の製造方法における第２導電型半導体層形成工程を示す図であり、図４Ｄは、本実施形態に係る太陽電池の製造方法における電極形成工程を示す図である。
【0037】
＜真性半導体層形成工程＞
まず、図４Ａに示すように、少なくとも裏面側に凹凸構造を有する半導体基板（例えば、ｎ型単結晶シリコン基板）１１の裏面側の全面に真性半導体層（例えば、真性シリコン系層）２３を積層する。具体的には、半導体基板１１の裏面側の全面に、第１層２３ａとして例えば非晶質シリコン（ａ－Ｓｉ）を積層する。その後、第１層２３ａ上に、第２層２３ｂとして、第１層２３ａおよび第１導電型半導体層２５よりも、水素プラズマエッチング耐性が強い材料、換言すれば、水素プラズマエッチングのレートが遅い材料（例えば、高希釈水素化シリコンまたは酸化シリコン）を積層する。
本実施形態では、このとき、半導体基板１１の受光面側の全面に、真性半導体層（例えば、真性シリコン系層）１３を積層する。
まず、図４Ａに示すように、少なくとも裏面側に凹凸構造を有する半導体基板（例えば、ｎ型単結晶シリコン基板）１１の裏面側の全面に真性半導体層（例えば、真性シリコン系層）２３を積層する。具体的には、半導体基板１１の裏面側の全面に、第１層２３ａとして例えば非晶質シリコン（ａ－Ｓｉ）を積層する。その後、第１層２３ａ上に、第２層２３ｂとして、第１層２３ａおよび第１導電型半導体層２５よりも、水素プラズマエッチング耐性が強い材料、換言すれば、水素プラズマエッチングのレートが遅い材料（例えば、高希釈水素化シリコンまたは酸化シリコン）を積層する。
本実施形態では、このとき、半導体基板１１の受光面側の全面に、真性半導体層（例えば、真性シリコン系層）１３を積層する。
【0038】
真性半導体層２３、１３の形成方法は特に限定されないが、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いると好ましい。プラズマＣＶＤ法を用いると、半導体基板１１への不純物の拡散が抑制され、半導体基板１１の表面のパッシベーション効果が有効に得られる。また、プラズマＣＶＤ法によれば、真性半導体層２３，１３の膜中水素濃度を膜厚方向で変化させることにより、キャリア回収において有効なエネルギーギャッププロファイルを形成できる。
【0039】
プラズマＣＶＤ法による製膜条件としては、例えば、基板温度１００℃以上３００℃以下、圧力２０Ｐａ以上２６００Ｐａ以下、高周波パワー密度０．００３Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２が好適に用いられる。材料ガスとしては、例えばＳｉＨ４、Ｓｉ２Ｈ６等のシリコン含有ガス、またはこれらのシリコン系ガスとＨ２との混合ガスが好適に用いられる。
なお、上記の材料ガスに、ＣＨ４、ＮＨ３、ＧｅＨ４等の異種元素を含むガスを添加して、シリコンカーバイド、シリコンナイトライド、または、シリコンゲルマニウム等のシリコン合金を形成することにより、適宜、薄膜のエネルギーギャップを変更してもよい。
また、第２層２３ｂとして酸化物、窒化物、炭化物を作製する場合、上記の材料ガスに、ＣＯ２、ＮＨ３、ＣＨ４等のガスを添加してもよい。
なお、上記の材料ガスに、ＣＨ４、ＮＨ３、ＧｅＨ４等の異種元素を含むガスを添加して、シリコンカーバイド、シリコンナイトライド、または、シリコンゲルマニウム等のシリコン合金を形成することにより、適宜、薄膜のエネルギーギャップを変更してもよい。
また、第２層２３ｂとして酸化物、窒化物、炭化物を作製する場合、上記の材料ガスに、ＣＯ２、ＮＨ３、ＣＨ４等のガスを添加してもよい。
【0040】
＜第１導電型半導体層形成工程＞
次に、図４Ａに示すように、真性半導体層２３上に、すなわち半導体基板１１の裏面側の全面に、第１導電型半導体材料膜（例えば、ｐ型シリコン系層）２５Ｚを積層する。
第１導電型半導体材料膜２５Ｚの形成方法は特に限定されないが、上述した真性半導体層２３と同様に、プラズマＣＶＤ法を用いると好ましい。
第１導電型半導体材料膜２５Ｚのドーパント添加ガスとしては、例えばＢ２Ｈ６が好適に用いられる。なお、Ｂ（ホウ素）等の不純物の添加量は微量でよいため、ドーパントガスを原料ガスで希釈させた混合ガスが用いられてもよい。添加量は、セル性能を低下させない程度に少ない方がよい。添加量の少ない第１導電型半導体はエッチングレートが早くなるため、真性半導体とのエッチングレートの差をより大きくすることができる。また、最表面だけ添加量が大きく、真性半導体との界面近傍の添加量を少なくしてもよい。さらに、膜厚は薄い方が好ましい。膜厚が薄いことによって、エッチング後の残渣を少なくすることができる。これは、Ｐ（リン）等をドーパントとした場合も同様である。
次に、図４Ａに示すように、真性半導体層２３上に、すなわち半導体基板１１の裏面側の全面に、第１導電型半導体材料膜（例えば、ｐ型シリコン系層）２５Ｚを積層する。
第１導電型半導体材料膜２５Ｚの形成方法は特に限定されないが、上述した真性半導体層２３と同様に、プラズマＣＶＤ法を用いると好ましい。
第１導電型半導体材料膜２５Ｚのドーパント添加ガスとしては、例えばＢ２Ｈ６が好適に用いられる。なお、Ｂ（ホウ素）等の不純物の添加量は微量でよいため、ドーパントガスを原料ガスで希釈させた混合ガスが用いられてもよい。添加量は、セル性能を低下させない程度に少ない方がよい。添加量の少ない第１導電型半導体はエッチングレートが早くなるため、真性半導体とのエッチングレートの差をより大きくすることができる。また、最表面だけ添加量が大きく、真性半導体との界面近傍の添加量を少なくしてもよい。さらに、膜厚は薄い方が好ましい。膜厚が薄いことによって、エッチング後の残渣を少なくすることができる。これは、Ｐ（リン）等をドーパントとした場合も同様である。
【0041】
次に、図４Ｂに示すように、半導体基板１１の裏面側の第１導電型半導体材料膜２５Ｚ上にマスク９０を配置する。マスク９０の外形は、半導体基板１１の外形よりも大きい。換言すれば、マスク９０の外形で規定される領域の面積は、半導体基板１１の面積よりも大きい。これにより、第１導電型半導体層形成工程および後述の第２導電型半導体層形成工程では、半導体基板１１の縁はマスク９０で覆われる。
マスク９０は、例えば、金属製のメタルマスクである。
マスク９０は、例えば、金属製のメタルマスクである。
【0042】
次に、マスク９０の開口部に対応する第１導電型半導体材料膜２５Ｚを、すなわちマスク９０の開口部から露出する第１導電型半導体材料膜２５Ｚを、水素プラズマエッチングにより除去し、第１導電型半導体層２５を形成する。
水素プラズマエッチングでは、ＣＶＤチャンバ内に水素を主成分とするガスを導入しながらプラズマ放電を行い、マスク９０の開口部に対応する第１導電型半導体材料膜２５Ｚに水素プラズマエッチングを施す。ここで、「主成分」とは、水素の含有量が、真空チャンバに導入されるガスの全量に対して９０体積％以上（好ましくは、９５体積％以上）であることを意味する。なお、水素以外の導入ガスの種類としては、ＳｉＨ４またはＣＨ４等が挙げられる。
水素プラズマエッチングでは、ＣＶＤチャンバ内に水素を主成分とするガスを導入しながらプラズマ放電を行い、マスク９０の開口部に対応する第１導電型半導体材料膜２５Ｚに水素プラズマエッチングを施す。ここで、「主成分」とは、水素の含有量が、真空チャンバに導入されるガスの全量に対して９０体積％以上（好ましくは、９５体積％以上）であることを意味する。なお、水素以外の導入ガスの種類としては、ＳｉＨ４またはＣＨ４等が挙げられる。
【0043】
このとき、マスク９０の開口部に対応する真性半導体層２３の第２層２３ｂの膜厚方向の一部（上層）を除去するように、水素プラズマエッチングが制御される。これにより、マスク９０の開口部に、第１導電型半導体材料膜２５Ｚが残ることがなく、太陽電池１の性能低下を抑制することができる。また、水素プラズマエッチングをすることによって、真性半導体層２３のパッシベーション性を損なうことなく、第１導電型半導体材料膜２５Ｚを取り除くことができる。むしろ、水素を導入することによって、真性半導体層２３のパッシベーション性を向上させることも可能である。
なお、真性半導体層２３の第２層２３ｂの水素プラズマエッチングのレートは遅いため、第２層２３ｂの第１導電型半導体材料膜２５Ｚ側との界面近傍の一部は除去されるものの、第２層２３ｂの他部および第１層２３ａは残る。
そのため、上述したように（図３Ａ～図３Ｃ）、真性半導体層２３における第２導電型半導体層３５と半導体基板１１とに挟まれる部分の厚さＴ２は、真性半導体層２３における第１導電型半導体層２５と半導体基板１１とに挟まれる部分の厚さＴ１よりも薄くなる。すなわち、第１導電型半導体層２５と半導体基板１１とに挟まれる真性半導体層２３の厚さＴ１と、第２導電型半導体層３５と半導体基板１１とに挟まれる真性半導体層２３の厚さＴ２とは、Ｔ１＞Ｔ２の関係を満たす。なお、真性半導体層２３はプラズマ耐性の強い箇所、弱い箇所を膜内に有している場合があり、一様にエッチングされているとは限らないため、少なくとも一部がＴ１＞Ｔ２を満たしていればよい。
なお、真性半導体層２３の第２層２３ｂの水素プラズマエッチングのレートは遅いため、第２層２３ｂの第１導電型半導体材料膜２５Ｚ側との界面近傍の一部は除去されるものの、第２層２３ｂの他部および第１層２３ａは残る。
そのため、上述したように（図３Ａ～図３Ｃ）、真性半導体層２３における第２導電型半導体層３５と半導体基板１１とに挟まれる部分の厚さＴ２は、真性半導体層２３における第１導電型半導体層２５と半導体基板１１とに挟まれる部分の厚さＴ１よりも薄くなる。すなわち、第１導電型半導体層２５と半導体基板１１とに挟まれる真性半導体層２３の厚さＴ１と、第２導電型半導体層３５と半導体基板１１とに挟まれる真性半導体層２３の厚さＴ２とは、Ｔ１＞Ｔ２の関係を満たす。なお、真性半導体層２３はプラズマ耐性の強い箇所、弱い箇所を膜内に有している場合があり、一様にエッチングされているとは限らないため、少なくとも一部がＴ１＞Ｔ２を満たしていればよい。
【0044】
なお、上述したようにプラズマＣＶＤ法によって製膜された真性半導体層（アモルファスシリコン）２３を水素プラズマエッチングによりエッチングすると、真性半導体層２３の性能低下が抑制される。また、水素プラズマエッチングにおいてシランを添加することによって、エッチングの均一性が高まる。
【0045】
＜第２導電型半導体層形成工程＞
次に、図４Ｃに示すように、マスク９０をそのまま用いて、マスク９０の開口部に対応する真性半導体層２３の第２層２３ｂ上に、すなわちマスク９０の開口部から露出する真性半導体層２３の第２層２３ｂ上に、第２導電型半導体層（例えば、ｎ型シリコン系層）３５を積層する。
第２導電型半導体層３５の形成方法は特に限定されないが、上述した真性半導体層２３および第１導電型半導体材料膜２５Ｚと同様に、プラズマＣＶＤ法を用いると好ましい。
第２導電型半導体層３５のドーパント添加ガスとしては、例えばＰＨ３が好適に用いられる。なお、Ｐ（リン）等の不純物の添加量は微量でよいため、ドーパントガスを原料ガスで希釈させた混合ガスが用いられてもよい。
そして、第２導電型半導体層３５の形成後、マスク９０を除去する。
次に、図４Ｃに示すように、マスク９０をそのまま用いて、マスク９０の開口部に対応する真性半導体層２３の第２層２３ｂ上に、すなわちマスク９０の開口部から露出する真性半導体層２３の第２層２３ｂ上に、第２導電型半導体層（例えば、ｎ型シリコン系層）３５を積層する。
第２導電型半導体層３５の形成方法は特に限定されないが、上述した真性半導体層２３および第１導電型半導体材料膜２５Ｚと同様に、プラズマＣＶＤ法を用いると好ましい。
第２導電型半導体層３５のドーパント添加ガスとしては、例えばＰＨ３が好適に用いられる。なお、Ｐ（リン）等の不純物の添加量は微量でよいため、ドーパントガスを原料ガスで希釈させた混合ガスが用いられてもよい。
そして、第２導電型半導体層３５の形成後、マスク９０を除去する。
【0046】
なお、図４Ｅに示すように、マスク９０の開口部におけるマスク近傍では、マスク９０の開口部の中央付近に比べてガスが入り難いことがある。そのため、図４Ｅに示すように、また上述したように（図３Ｂ）、第２導電型半導体層３５の幅方向における側部の厚さＴ４は、第２導電型半導体層３５の幅方向における中心付近の厚さＴ３よりも薄くなることがある。すなわち、幅方向における中心付近での第２導電型半導体層３５の厚さＴ３は、幅方向における中心付近以外での第２導電型半導体層３５の厚さＴ４に比べて厚くなることがある。
また、図４Ｆに示すように、真性半導体層２３をプラズマエッチングによりエッチングする際、マスク９０の開口部のみならず、マスク９０の直下領域の一部をもエッチングすることがある。そのため、図４Ｆに示すように、また上述したように（図３Ｃ）、第２導電型半導体層３５の幅方向における側部の厚さＴ４は、第２導電型半導体層３５の幅方向における中心付近の厚さＴ３よりも薄くなることがある。すなわち、幅方向における中心付近での第２導電型半導体層３５の厚さＴ３は、幅方向における中心付近以外での第２導電型半導体層３５の厚さＴ４に比べて厚くなることがある。
なお、本工程を用いることによって、複数の太陽電池を製造する際、繰り返しマスクを用いることができる。一般的にマスク上に製膜が繰り返されると、マスクに応力がかかり、所望の条件にて製膜することが難しくなる。一方で、本工程を用いると、第２導電型半導体層が製膜されたマスク９０を、次の太陽電池作製の際のプラズマエッチングによって除去することができる。そのため、マスクへの着膜が少なく応力を緩和でき、マスクの寿命を延ばすことができる。
また、図４Ｆに示すように、真性半導体層２３をプラズマエッチングによりエッチングする際、マスク９０の開口部のみならず、マスク９０の直下領域の一部をもエッチングすることがある。そのため、図４Ｆに示すように、また上述したように（図３Ｃ）、第２導電型半導体層３５の幅方向における側部の厚さＴ４は、第２導電型半導体層３５の幅方向における中心付近の厚さＴ３よりも薄くなることがある。すなわち、幅方向における中心付近での第２導電型半導体層３５の厚さＴ３は、幅方向における中心付近以外での第２導電型半導体層３５の厚さＴ４に比べて厚くなることがある。
なお、本工程を用いることによって、複数の太陽電池を製造する際、繰り返しマスクを用いることができる。一般的にマスク上に製膜が繰り返されると、マスクに応力がかかり、所望の条件にて製膜することが難しくなる。一方で、本工程を用いると、第２導電型半導体層が製膜されたマスク９０を、次の太陽電池作製の際のプラズマエッチングによって除去することができる。そのため、マスクへの着膜が少なく応力を緩和でき、マスクの寿命を延ばすことができる。
【0047】
＜電極層形成工程＞
次に、図４Ｄに示すように、第１導電型半導体層２５上に第１電極層２７を形成し、第２導電型半導体層３５上に第２電極層３７を形成する。
まず、第１導電型半導体層２５上に透明電極層２８を、第２導電型半導体層３５上に透明電極層３８を形成する。透明電極層２８，３８の形成方法としては、例えば、スパッタリング法等の物理気相成長法（ＰＶＤ）、または、有機金属化合物と酸素または水との反応を利用した化学気相成長法（ＭＯＣＶＤ）法等が用いられる。
次に、透明電極層２８上に金属電極層２９を形成し、透明電極層３８の上に金属電極層３９を形成する。金属電極層２９，３９の形成方法としては、例えば、スクリーン印刷法、メッキ法、導線接着法、インクジェット法、スプレー法、真空蒸着法、スパッタリング法等が用いられる。特に、Ａｇペーストを用いたスクリーン印刷法、銅メッキを用いたメッキ法が好ましい。
次に、図４Ｄに示すように、第１導電型半導体層２５上に第１電極層２７を形成し、第２導電型半導体層３５上に第２電極層３７を形成する。
まず、第１導電型半導体層２５上に透明電極層２８を、第２導電型半導体層３５上に透明電極層３８を形成する。透明電極層２８，３８の形成方法としては、例えば、スパッタリング法等の物理気相成長法（ＰＶＤ）、または、有機金属化合物と酸素または水との反応を利用した化学気相成長法（ＭＯＣＶＤ）法等が用いられる。
次に、透明電極層２８上に金属電極層２９を形成し、透明電極層３８の上に金属電極層３９を形成する。金属電極層２９，３９の形成方法としては、例えば、スクリーン印刷法、メッキ法、導線接着法、インクジェット法、スプレー法、真空蒸着法、スパッタリング法等が用いられる。特に、Ａｇペーストを用いたスクリーン印刷法、銅メッキを用いたメッキ法が好ましい。
【0048】
このとき、半導体基板１１の受光面側の真性半導体層１３上に反射防止層１５を形成してもよい（図示省略）。反射防止層１５の形成方法は特に限定されないが、塗布法を用いると好ましい。例えば、上述した酸化亜鉛または酸化チタン等の酸化物のナノ粒子を分散させた樹脂材料を、真性半導体層１３上に塗布することにより、反射防止層１５を形成する。
【0049】
なお、半導体基板１１に、真性半導体層２３，１３、第１導電型半導体層２５および第２導電型半導体層３５、第１電極層２７および第２電極層３７、および、反射防止層１５を積層させた段階で、各接合界面のパッシベーション、半導体層およびその界面における欠陥準位の発生抑制、透明電極層における透明導電性酸化物の結晶化を目的として、アニール処理を施す。
アニール処理としては、例えば、各層を配置した半導体基板１１を１５０℃以上２００℃以下に過熱したオーブンに投入して加熱する加熱処理が挙げられる。この場合、オーブン内の雰囲気は、大気でも構わないが、水素または窒素を用いることで、より効果的なアニール処理が行える。また、アニール処理は、各層を配置した半導体基板１１に対して赤外線ヒーターを用いて赤外線を照射させるＲＴＡ（Rapid Thermal Annealing）処理であってもよい。
以上の工程により、本実施形態の裏面電極型の太陽電池１が完成する。
アニール処理としては、例えば、各層を配置した半導体基板１１を１５０℃以上２００℃以下に過熱したオーブンに投入して加熱する加熱処理が挙げられる。この場合、オーブン内の雰囲気は、大気でも構わないが、水素または窒素を用いることで、より効果的なアニール処理が行える。また、アニール処理は、各層を配置した半導体基板１１に対して赤外線ヒーターを用いて赤外線を照射させるＲＴＡ（Rapid Thermal Annealing）処理であってもよい。
以上の工程により、本実施形態の裏面電極型の太陽電池１が完成する。
【0050】
従来、太陽電池における真性半導体層、第１導電型半導体層および第２導電型半導体層の形成方法として、フォトリソグラフィ技術を用いる方法が一般的に知られている。
図５Ａ～図５Ｄは、従来のフォトリソグラフィ技術を用いる、真性半導体層、第１導電型半導体層および第２導電型半導体層の形成工程を示す図である。
例えば、図５Ａに示すように、半導体基板１１１の裏面の全部に真性半導体材料膜１２３Ｚおよび第１導電型半導体材料膜１２５Ｚを形成し、フォトリソグラフィ技術を用いてマスク１９０を形成する。次に、マスク１９０の開口部に対応する真性半導体材料膜１２３Ｚおよび第１導電型半導体材料膜１２５Ｚをエッチングし、図５Ｂに示すように、真性半導体層１２３および第１導電型半導体層１２５を形成するとともに、マスク１９０の開口部に対応する半導体基板１１１を露出させる。マスク１９０を除去した後、図５Ｃに示すように、半導体基板１１１の裏面側の全部に真性半導体材料膜１３３Ｚおよび第２導電型半導体材料膜１３５Ｚを形成し、同様にフォトリソグラフィ技術を用いてマスク１９３を形成する。次に、マスク１９３の開口部に対応する真性半導体材料膜１３３Ｚおよび第２導電型半導体材料膜１３５Ｚをエッチングし、図５Ｄに示すように、真性半導体層１３３および第２導電型半導体層１３５を形成するとともに、第１導電型半導体層１２５を露出させる。その後、マスク１９３を除去する。
図５Ａ～図５Ｄは、従来のフォトリソグラフィ技術を用いる、真性半導体層、第１導電型半導体層および第２導電型半導体層の形成工程を示す図である。
例えば、図５Ａに示すように、半導体基板１１１の裏面の全部に真性半導体材料膜１２３Ｚおよび第１導電型半導体材料膜１２５Ｚを形成し、フォトリソグラフィ技術を用いてマスク１９０を形成する。次に、マスク１９０の開口部に対応する真性半導体材料膜１２３Ｚおよび第１導電型半導体材料膜１２５Ｚをエッチングし、図５Ｂに示すように、真性半導体層１２３および第１導電型半導体層１２５を形成するとともに、マスク１９０の開口部に対応する半導体基板１１１を露出させる。マスク１９０を除去した後、図５Ｃに示すように、半導体基板１１１の裏面側の全部に真性半導体材料膜１３３Ｚおよび第２導電型半導体材料膜１３５Ｚを形成し、同様にフォトリソグラフィ技術を用いてマスク１９３を形成する。次に、マスク１９３の開口部に対応する真性半導体材料膜１３３Ｚおよび第２導電型半導体材料膜１３５Ｚをエッチングし、図５Ｄに示すように、真性半導体層１３３および第２導電型半導体層１３５を形成するとともに、第１導電型半導体層１２５を露出させる。その後、マスク１９３を除去する。
【0051】
このような従来のフォトリソグラフィ技術を用いる半導体層パターンの形成方法では、半導体パターンを、特に半導体パターンの間隔を、高精度に形成することができ、太陽電池の高性能化が可能である。
しかしながら、この方法では、半導体パターンのパターニングのためのマスク１９０，１９３を形成するために、レジストコート、露光、現像、レジスト剥離等のプロセスが必要である。更には、これらのプロセスが、第１導電型半導体層形成工程と第２導電型半導体層形成工程との２回必要であり、これにより、プラズマＣＶＤ処理中の大気への取出しが複数回必要となる。そのため、この方法では、太陽電池の製造が煩雑となる。
また、この方法では、真性半導体材料膜１２３Ｚおよび第１導電型半導体材料膜１２５Ｚを除去した後であって、真性半導体材料膜１３３Ｚおよび第２導電型半導体材料膜１３５Ｚを形成する前に、太陽電池の高性能化のために、露出した半導体基板１１１の表面を洗浄する必要があり、太陽電池の製造が煩雑となる。
しかしながら、この方法では、半導体パターンのパターニングのためのマスク１９０，１９３を形成するために、レジストコート、露光、現像、レジスト剥離等のプロセスが必要である。更には、これらのプロセスが、第１導電型半導体層形成工程と第２導電型半導体層形成工程との２回必要であり、これにより、プラズマＣＶＤ処理中の大気への取出しが複数回必要となる。そのため、この方法では、太陽電池の製造が煩雑となる。
また、この方法では、真性半導体材料膜１２３Ｚおよび第１導電型半導体材料膜１２５Ｚを除去した後であって、真性半導体材料膜１３３Ｚおよび第２導電型半導体材料膜１３５Ｚを形成する前に、太陽電池の高性能化のために、露出した半導体基板１１１の表面を洗浄する必要があり、太陽電池の製造が煩雑となる。
【0052】
また、従来、太陽電池における真性半導体層、第１導電型半導体層および第２導電型半導体層の形成方法として、メタルマスクを用いる方法がある（例えば、特許文献１参照）。
図６Ａおよび図６Ｂは、従来のメタルマスクを用いる、真性半導体層、第１導電型半導体層および第２導電型半導体層の形成工程を示す図である。
例えば、図６Ａに示すように、半導体基板２１１の裏面側にメタルマスク２９０を配置し、メタルマスク２９０の開口部に対応する半導体基板２１１の裏面上に真性半導体層２３３および第２導電型半導体層２３５を形成する。マスク２９０を除去した後、図５Ｂに示すように、半導体基板１１の裏面側にメタルマスク２９３を配置し、メタルマスク２９３の開口部に対応する半導体基板２１１の裏面上に真性半導体層２２３および第１導電型半導体層２２５を形成する。その後、メタルマスク２９３を除去する。
図６Ａおよび図６Ｂは、従来のメタルマスクを用いる、真性半導体層、第１導電型半導体層および第２導電型半導体層の形成工程を示す図である。
例えば、図６Ａに示すように、半導体基板２１１の裏面側にメタルマスク２９０を配置し、メタルマスク２９０の開口部に対応する半導体基板２１１の裏面上に真性半導体層２３３および第２導電型半導体層２３５を形成する。マスク２９０を除去した後、図５Ｂに示すように、半導体基板１１の裏面側にメタルマスク２９３を配置し、メタルマスク２９３の開口部に対応する半導体基板２１１の裏面上に真性半導体層２２３および第１導電型半導体層２２５を形成する。その後、メタルマスク２９３を除去する。
【0053】
このような従来のメタルマスクを用いる半導体層パターンの形成方法では、上述した従来のフォトリソグラフィ技術を用いる半導体層パターンの形成方法と比較して、太陽電池の製造の簡略化が可能となる。
しかしながら、この方法でも、第２導電型半導体層形成工程と第１導電型半導体層形成工程とにおいてメタルマスクの配置および除去のプロセスは２回必要であり、これにより、プラズマＣＶＤ処理中の大気への取出しが複数回必要となる。そのため、この方法では、太陽電池の製造の簡略化が十分でない。
更に、この方法では、第２導電型半導体層形成工程と第１導電型半導体層形成工程との各々の工程において、個々にメタルマスクを配置する必要があるため、メタルマスクの位置合わせを高精度に行うことが困難である。そのため、この方法では、フォトリソグラフィ技術を用いる半導体層パターンの形成方法と比較して、太陽電池の性能が低下すると推測される。
しかしながら、この方法でも、第２導電型半導体層形成工程と第１導電型半導体層形成工程とにおいてメタルマスクの配置および除去のプロセスは２回必要であり、これにより、プラズマＣＶＤ処理中の大気への取出しが複数回必要となる。そのため、この方法では、太陽電池の製造の簡略化が十分でない。
更に、この方法では、第２導電型半導体層形成工程と第１導電型半導体層形成工程との各々の工程において、個々にメタルマスクを配置する必要があるため、メタルマスクの位置合わせを高精度に行うことが困難である。そのため、この方法では、フォトリソグラフィ技術を用いる半導体層パターンの形成方法と比較して、太陽電池の性能が低下すると推測される。
【0054】
また、従来、太陽電池における真性半導体層、第１導電型半導体層および第２導電型半導体層の形成方法として、イオン注入技術を用いた方法がある。
図７Ａおよび図７Ｂは、従来のイオン注入技術を用いる、真性半導体層、第１導電型半導体層および第２導電型半導体層の形成工程を示す図である。
例えば、図７Ａに示すように、半導体基板３１１の裏面の全部に真性半導体層３２３および第１導電型半導体材料膜３２５Ｚを形成し、図７Ｂに示すように、メタルマスク３９０を配置する。次に、メタルマスク３９０の開口部に対応する第１導電型半導体材料膜３２５Ｚに第２導電型のイオン注入を行うことにより、第１導電型半導体層３２５および第２導電型半導体層３３５を形成する。その後、メタルマスク３９０を除去する。
図７Ａおよび図７Ｂは、従来のイオン注入技術を用いる、真性半導体層、第１導電型半導体層および第２導電型半導体層の形成工程を示す図である。
例えば、図７Ａに示すように、半導体基板３１１の裏面の全部に真性半導体層３２３および第１導電型半導体材料膜３２５Ｚを形成し、図７Ｂに示すように、メタルマスク３９０を配置する。次に、メタルマスク３９０の開口部に対応する第１導電型半導体材料膜３２５Ｚに第２導電型のイオン注入を行うことにより、第１導電型半導体層３２５および第２導電型半導体層３３５を形成する。その後、メタルマスク３９０を除去する。
【0055】
このような従来のイオン注入技術を用いる半導体層パターンの形成方法では、第２導電型半導体層および第１導電型半導体層の形成において、メタルマスクの配置および除去のプロセスは１回だけでよい。そのため、この方法では、上述した従来のメタルマスクを用いる半導体層パターンの形成方法と比較して、太陽電池の製造の簡略化が可能である。
更に、半導体パターンを、特に半導体パターンの間隔を、高精度に形成できる。そのため、この方法では、上述した従来のメタルマスクを用いる半導体層パターンの形成方法と比較して、太陽電池の高性能化が可能であると推測される。
しかしながら、この方法では、第２導電型半導体層３３５のみにイオン注入を行うために、数ｎｍ程度の半導体層のイオン注入深度の制御が困難であり、メタルマスクを用いる半導体層パターンの形成方法と比較して、太陽電池の性能が低下すると推測される。
更に、半導体パターンを、特に半導体パターンの間隔を、高精度に形成できる。そのため、この方法では、上述した従来のメタルマスクを用いる半導体層パターンの形成方法と比較して、太陽電池の高性能化が可能であると推測される。
しかしながら、この方法では、第２導電型半導体層３３５のみにイオン注入を行うために、数ｎｍ程度の半導体層のイオン注入深度の制御が困難であり、メタルマスクを用いる半導体層パターンの形成方法と比較して、太陽電池の性能が低下すると推測される。
【0056】
これらの従来の問題点に対して、本実施形態の太陽電池の製造方法によれば、半導体層パターンのパターニングのためのマスク９０としてメタルマスクを用いるので、フォトリソグラフィ技術のようにレジストコート、露光、現像、レジスト剥離等のプロセスが不要であり、太陽電池１の製造を簡略化できる。
また、本実施形態の太陽電池の製造方法によれば、第１導電型半導体層２５のパターニングと第２導電型半導体層３５のパターニングとにおいて同一のマスク９０を用いるので、マスク９０の配置および除去のプロセスは１回だけでよく、これにより、プラズマＣＶＤ処理中の大気への取出しはマスク９０の配置時の１回だけでよい。そのため、太陽電池１の製造を簡略化できる。
更に、第１導電型半導体層２５のパターニングと第２導電型半導体層３５のパターニングとにおいて同一のマスク９０を用いることにより、第１導電型半導体層２５および第２導電型半導体層３５の半導体パターンを、特に半導体パターンの間隔を、高精度に形成できる。これにより、太陽電池１の高性能化が可能である。
また、本実施形態の太陽電池の製造方法によれば、第１導電型半導体層２５のパターニングと第２導電型半導体層３５のパターニングとにおいて同一のマスク９０を用いるので、マスク９０の配置および除去のプロセスは１回だけでよく、これにより、プラズマＣＶＤ処理中の大気への取出しはマスク９０の配置時の１回だけでよい。そのため、太陽電池１の製造を簡略化できる。
更に、第１導電型半導体層２５のパターニングと第２導電型半導体層３５のパターニングとにおいて同一のマスク９０を用いることにより、第１導電型半導体層２５および第２導電型半導体層３５の半導体パターンを、特に半導体パターンの間隔を、高精度に形成できる。これにより、太陽電池１の高性能化が可能である。
【0057】
また、本実施形態の太陽電池の製造方法によれば、第１導電型半導体層２５のプラズマエッチングにおいて、真性半導体層２３の第２層２３ｂの膜厚方向の一部までしかエッチングしないので、半導体基板１１が露出しない。そのため、半導体基板１１を洗浄する必要がなく、太陽電池１の製造を簡略化できる。
また、真性半導体層２３の第２層２３ｂのプラズマエッチングのレートが遅いので、真性半導体層２３の第２層２３ｂの膜厚方向の一部までのエッチングの制御が容易である。これにより、太陽電池１の製造を簡略化できる。
更に、真性半導体層２３の第２層２３ｂの膜厚方向の一部までエッチングすることにより、第１導電型半導体材料膜２５Ｚが残ることがない。これにより、太陽電池１の高性能化が可能である。
また、真性半導体層２３の第２層２３ｂのプラズマエッチングのレートが遅いので、真性半導体層２３の第２層２３ｂの膜厚方向の一部までのエッチングの制御が容易である。これにより、太陽電池１の製造を簡略化できる。
更に、真性半導体層２３の第２層２３ｂの膜厚方向の一部までエッチングすることにより、第１導電型半導体材料膜２５Ｚが残ることがない。これにより、太陽電池１の高性能化が可能である。
【0058】
また、本実施形態の太陽電池の製造方法によれば、真性半導体層２３の第２層２３ｂが水素プラズマエッチングのストップ層として機能するので、エッチングの深度の制御が容易である。これにより、太陽電池１の高性能化が可能である。
量産プロセスの場合、複数の基板に対して同時にドライプロセスの除去を用いると、半導体層の膜厚分布が生じると、太陽電池の性能が低下する可能性がある。
この点に関し、本実施形態の太陽電池の製造方法によれば、半導体層の膜厚差がある複数の基板を同時に処理する場合であっても、または、１枚の基板内で半導体層の膜厚差がある場合であっても、真性半導体層２３の第２層２３ｂが水素プラズマエッチングのストップ層として機能する。
量産プロセスの場合、複数の基板に対して同時にドライプロセスの除去を用いると、半導体層の膜厚分布が生じると、太陽電池の性能が低下する可能性がある。
この点に関し、本実施形態の太陽電池の製造方法によれば、半導体層の膜厚差がある複数の基板を同時に処理する場合であっても、または、１枚の基板内で半導体層の膜厚差がある場合であっても、真性半導体層２３の第２層２３ｂが水素プラズマエッチングのストップ層として機能する。
【0059】
また、本実施形態の太陽電池の製造方法によれば、マスク９０を繰り返し使用できる。例えば、第２導電型半導体層３５の形成工程において、マスク９０に第２導電型半導体材料が付着しても、次回の第１導電型半導体層２５の形成工程における水素プラズマエッチングにおいて、マスク９０に付着した第２導電型半導体材料を除去できるため、マスク９０の反りなどを緩和でき、マスク９０を繰り返し使用できる。
【0060】
以上説明したように、本実施形態の太陽電池の製造方法によれば、太陽電池の性能低下を抑制しつつ、太陽電池の製造の簡易化が可能である。その結果、製造コストを削減できる。
また、本実施形態の太陽電池の製造方法によって製造された太陽電池１では、第１導電型半導体層２５と半導体基板１１とに挟まれる真性半導体層２３の厚みＴ１と、第２導電型半導体層３５と半導体基板１１とに挟まれる真性半導体層２３の厚みＴ２とは、Ｔ１＞Ｔ２の関係を満たす（例えば、図３Ａ～図３Ｃ参照）。また、この太陽電池１では、第２導電型半導体層３５の幅方向における中心付近での第２導電型半導体層３５の厚みＴ３は、幅方向における中心付近以外での第２導電型半導体層３５の厚みＴ４に比べて厚い（例えば、図３Ｂおよび図３Ｃ、図４Ｅおよび図４Ｆ参照）。
また、本実施形態の太陽電池の製造方法によって製造された太陽電池１では、第１導電型半導体層２５と半導体基板１１とに挟まれる真性半導体層２３の厚みＴ１と、第２導電型半導体層３５と半導体基板１１とに挟まれる真性半導体層２３の厚みＴ２とは、Ｔ１＞Ｔ２の関係を満たす（例えば、図３Ａ～図３Ｃ参照）。また、この太陽電池１では、第２導電型半導体層３５の幅方向における中心付近での第２導電型半導体層３５の厚みＴ３は、幅方向における中心付近以外での第２導電型半導体層３５の厚みＴ４に比べて厚い（例えば、図３Ｂおよび図３Ｃ、図４Ｅおよび図４Ｆ参照）。
【0061】
ところで、上述した従来の太陽電池では、例えば図５Ｄに示すように、第１導電型半導体層１２５（および真性半導体層１２３）と第２導電型半導体層１３５（および真性半導体層１３３）との境界において、第１導電型半導体層１２５（および真性半導体層１２３）と第２導電型半導体層１３５（および真性半導体層１３３）とが重なり合うように、半導体層パターンを形成する必要があった。或いは、図１０に示すように、第１導電型半導体層１２５と第２導電型半導体層１３５との境界において、第１導電型半導体層１２５と第２導電型半導体層１３５とが重なり合うように、半導体層パターンを形成する必要があった。これは、製造誤差を考慮しても半導体層が形成されない領域が存在することがなく、キャリアの回収効率を高めるためである、すなわち太陽電池の性能を高めるためである。
【0062】
これに対して、本実施形態の太陽電池の製造方法によって製造された太陽電池１では、少なくとも一部の、第１導電型半導体層２５と第２導電型半導体層３５との境界において、第１導電型半導体層２５と第２導電型半導体層３５とが重なる領域が実質的に存在せず、かつ、第１導電型半導体層２５および第２導電型半導体層３５の一部または全部が接する。
【0063】
（変形例）
本実施形態では、メタルマスクを用いて、第１導電型半導体材料膜のエッチング、および、第２導電型半導体材料膜の形成を行った。
本実施形態の変形例では、マスクとしてリフトオフ層（マスク層または犠牲層ともいう。）を用いて、第１導電型半導体材料膜のエッチング、および、第２導電型半導体材料膜の形成を行う。
本実施形態では、メタルマスクを用いて、第１導電型半導体材料膜のエッチング、および、第２導電型半導体材料膜の形成を行った。
本実施形態の変形例では、マスクとしてリフトオフ層（マスク層または犠牲層ともいう。）を用いて、第１導電型半導体材料膜のエッチング、および、第２導電型半導体材料膜の形成を行う。
【0064】
図８Ａ～図８Ｄは、本実施形態の変形例に係る太陽電池の製造方法を示す図である。
＜真性半導体層形成工程および第１導電型半導体層形成工程＞
まず、図８Ａに示すように、上述同様に、半導体基板１１の裏面側の全面に真性半導体層２３を積層する。具体的には、半導体基板１１の裏面側の全面に、第１層２３ａとして例えば非晶質シリコン（ａ－Ｓｉ）を積層する。その後、第１層２３ａ上に、第２層２３ｂとして、第１層２３ａおよび第１導電型半導体層２５よりも、水素プラズマエッチング耐性が強い材料を積層する。換言すれば、水素プラズマエッチングのレートが遅い材料（例えば、高希釈水素化シリコンまたは酸化シリコン）を、第２層２３ｂとして、積層する。
また、半導体基板１１の受光面側の全面に、真性半導体層１３を積層する。
次に、上述同様に、真性半導体層２３上に、すなわち半導体基板１１の裏面側の全面に、第１導電型半導体材料膜２５Ｚを積層する（第１工程）。
＜真性半導体層形成工程および第１導電型半導体層形成工程＞
まず、図８Ａに示すように、上述同様に、半導体基板１１の裏面側の全面に真性半導体層２３を積層する。具体的には、半導体基板１１の裏面側の全面に、第１層２３ａとして例えば非晶質シリコン（ａ－Ｓｉ）を積層する。その後、第１層２３ａ上に、第２層２３ｂとして、第１層２３ａおよび第１導電型半導体層２５よりも、水素プラズマエッチング耐性が強い材料を積層する。換言すれば、水素プラズマエッチングのレートが遅い材料（例えば、高希釈水素化シリコンまたは酸化シリコン）を、第２層２３ｂとして、積層する。
また、半導体基板１１の受光面側の全面に、真性半導体層１３を積層する。
次に、上述同様に、真性半導体層２３上に、すなわち半導体基板１１の裏面側の全面に、第１導電型半導体材料膜２５Ｚを積層する（第１工程）。
【0065】
次に、第１導電型半導体材料膜２５Ｚ上に、リフトオフ層９５Ｚを形成する。リフトオフ層９５Ｚの材料は、金属のような無機材料であってもよいし、ドライフィルムのような有機材料であってもよい。リフトオフ層９５Ｚの材料は、シリコン系薄膜材料を含むと好ましい。
次に、半導体基板１１の裏面側の一部において、リフトオフ層９５Ｚの一部を除去することにより、図８Ｂに示すように、開口部を有するリフトオフ層９５を形成する。リフトオフ層９５の形成方法としては、特に限定されないが、例えば、レジスト膜およびエッチング溶液を用いたウエットエッチングであってもよいし、ドライエッチングであってもよいし、エッチングペースト等を用いたパターン印刷であってもよい（第２工程）。
次に、半導体基板１１の裏面側の一部において、リフトオフ層９５Ｚの一部を除去することにより、図８Ｂに示すように、開口部を有するリフトオフ層９５を形成する。リフトオフ層９５の形成方法としては、特に限定されないが、例えば、レジスト膜およびエッチング溶液を用いたウエットエッチングであってもよいし、ドライエッチングであってもよいし、エッチングペースト等を用いたパターン印刷であってもよい（第２工程）。
【0066】
次に、リフトオフ層９５の開口部に対応する第１導電型半導体材料膜２５Ｚを、すなわちリフトオフ層９５の開口部から露出する第１導電型半導体材料膜２５Ｚを、水素プラズマエッチングにより除去し、第１導電型半導体層２５を形成する。（第３工程）。
このとき、リフトオフ層９５の開口部に対応する真性半導体層２３の第２層２３ｂの膜厚方向の一部（上層）を除去するように、水素プラズマエッチングが制御される。
なお、真性半導体層２３の第２層２３ｂの水素プラズマエッチングのレートは遅いため、第２層２３ｂの第１導電型半導体材料膜２５Ｚ側との界面近傍の一部は除去されるものの、真性半導体層２３の第２層２３ｂの他部および第１層２３ａは残る。
そのため、上述したように（図３Ａ～図３Ｃ）、真性半導体層２３における第２導電型半導体層３５と半導体基板１１とに挟まれる部分の厚さＴ２は、真性半導体層２３における第１導電型半導体層２５と半導体基板１１とに挟まれる部分の厚さＴ１よりも薄くなる。すなわち、第１導電型半導体層２５と半導体基板１１とに挟まれる真性半導体層２３の厚さＴ１と、第２導電型半導体層３５と半導体基板１１とに挟まれる真性半導体層２３の厚さＴ２とは、Ｔ１＞Ｔ２の関係を満たす。
このとき、リフトオフ層９５の開口部に対応する真性半導体層２３の第２層２３ｂの膜厚方向の一部（上層）を除去するように、水素プラズマエッチングが制御される。
なお、真性半導体層２３の第２層２３ｂの水素プラズマエッチングのレートは遅いため、第２層２３ｂの第１導電型半導体材料膜２５Ｚ側との界面近傍の一部は除去されるものの、真性半導体層２３の第２層２３ｂの他部および第１層２３ａは残る。
そのため、上述したように（図３Ａ～図３Ｃ）、真性半導体層２３における第２導電型半導体層３５と半導体基板１１とに挟まれる部分の厚さＴ２は、真性半導体層２３における第１導電型半導体層２５と半導体基板１１とに挟まれる部分の厚さＴ１よりも薄くなる。すなわち、第１導電型半導体層２５と半導体基板１１とに挟まれる真性半導体層２３の厚さＴ１と、第２導電型半導体層３５と半導体基板１１とに挟まれる真性半導体層２３の厚さＴ２とは、Ｔ１＞Ｔ２の関係を満たす。
【0067】
＜第２導電型半導体層形成工程＞
次に、図８Ｃに示すように、半導体基板１１の裏面側の全面に、すなわち、リフトオフ層９５の表面および開口部側面、並びにリフトオフ層９５の開口部に対応する真性半導体層２３の第２層２３ｂを覆うように、第２導電型半導体材料膜３５Ｚを積層する（第４工程）。
なお、リフトオフ層９５の開口部におけるリフトオフ層９５近傍およびリフトオフ層９５の開口部側面でも、上述同様に（図４Ｅ）、リフトオフ層９５の開口部の中央付近に比べてガスが入り難いことがある。そのため、上述したように（図３Ｂ）、第２導電型半導体層３５の幅方向における側部の厚さＴ４は、第２導電型半導体層３５の幅方向における中心付近の厚さＴ３よりも薄くなることがある。すなわち、幅方向における中心付近での第２導電型半導体層３５の厚さＴ３は、幅方向における中心付近以外での第２導電型半導体層３５の厚さＴ４に比べて厚くなることがある。
また、真性半導体層２３をプラズマエッチングによりエッチングする際、リフトオフ層９５の開口部のみならず、リフトオフ層９５の直下領域の一部をもエッチングすることがある。そのため、上述したように（図３Ｃ）、第２導電型半導体層３５の幅方向における側部の厚さＴ４は、第２導電型半導体層３５の幅方向における中心付近の厚さＴ３よりも薄くなることがある。すなわち、幅方向における中心付近での第２導電型半導体層３５の厚さＴ３は、幅方向における中心付近以外での第２導電型半導体層３５の厚さＴ４に比べて厚くなることがある。
次に、図８Ｃに示すように、半導体基板１１の裏面側の全面に、すなわち、リフトオフ層９５の表面および開口部側面、並びにリフトオフ層９５の開口部に対応する真性半導体層２３の第２層２３ｂを覆うように、第２導電型半導体材料膜３５Ｚを積層する（第４工程）。
なお、リフトオフ層９５の開口部におけるリフトオフ層９５近傍およびリフトオフ層９５の開口部側面でも、上述同様に（図４Ｅ）、リフトオフ層９５の開口部の中央付近に比べてガスが入り難いことがある。そのため、上述したように（図３Ｂ）、第２導電型半導体層３５の幅方向における側部の厚さＴ４は、第２導電型半導体層３５の幅方向における中心付近の厚さＴ３よりも薄くなることがある。すなわち、幅方向における中心付近での第２導電型半導体層３５の厚さＴ３は、幅方向における中心付近以外での第２導電型半導体層３５の厚さＴ４に比べて厚くなることがある。
また、真性半導体層２３をプラズマエッチングによりエッチングする際、リフトオフ層９５の開口部のみならず、リフトオフ層９５の直下領域の一部をもエッチングすることがある。そのため、上述したように（図３Ｃ）、第２導電型半導体層３５の幅方向における側部の厚さＴ４は、第２導電型半導体層３５の幅方向における中心付近の厚さＴ３よりも薄くなることがある。すなわち、幅方向における中心付近での第２導電型半導体層３５の厚さＴ３は、幅方向における中心付近以外での第２導電型半導体層３５の厚さＴ４に比べて厚くなることがある。
【0068】
次に、図８Ｄに示すように、リフトオフ層９５を除去することにより、その上に積み重なる第２導電型半導体材料膜３５Ｚをも除去し、第２導電型半導体層３５を形成する（第５工程）。リフトオフ層９５の除去方法としては、特に限定されないが、例えば、レジスト膜およびエッチング溶液を用いたウエットエッチングであってもよいし、ドライエッチングであってもよい。
その後、第１導電型半導体層２５および第２導電型半導体層３５の表面をリンスし、上述した電極形成工程が行われ、上述した実施形態の裏面電極型の太陽電池１と同様の太陽電池１が完成する。
その後、第１導電型半導体層２５および第２導電型半導体層３５の表面をリンスし、上述した電極形成工程が行われ、上述した実施形態の裏面電極型の太陽電池１と同様の太陽電池１が完成する。
【0069】
図９Ａ～図９Ｄは、従来のリフトオフ技術を用いる、真性半導体層、第１導電型半導体層および第２導電型半導体層の形成工程を示す図である。
まず、図９Ａに示すように、半導体基板４１１の裏面側に、真性半導体材料膜（ａ－Ｓｉ）４２３Ｚおよび第１導電型半導体材料膜４２５Ｚを形成する。次に、第１導電型半導体材料膜４２５Ｚ上にリフトオフ層４９５Ｚを形成する。
次に、半導体基板４１１の裏面側の一部において、リフトオフ層４９５Ｚ、第１導電型半導体材料膜４２５Ｚおよび真性半導体材料膜４２３Ｚを除去することにより、図９Ｂに示すように、真性半導体層４２３および第１導電型半導体層４２５の非形成領域を生じさせる。これにより、半導体基板４１１の裏面側の一部以外の他部において、真性半導体層４２３および第１導電型半導体層４２５が形成される。真性半導体層４２３および第１導電型半導体層４２５上には、リフトオフ層４９５が残ったままとなる。
次に、図９Ｃに示すように、リフトオフ層４９５および非形成領域上に、真性半導体材料膜（ａ－Ｓｉ）４３３Ｚおよび第２導電型半導体材料膜４３５Ｚを形成する。
次に、図９Ｄに示すように、リフトオフ層４９５を除去することにより、その上に積み重なる真性半導体材料膜４３３Ｚおよび第２導電型半導体材料膜４３５Ｚを除去し、真性半導体層４３３および第２導電型半導体層４３５を形成する。
まず、図９Ａに示すように、半導体基板４１１の裏面側に、真性半導体材料膜（ａ－Ｓｉ）４２３Ｚおよび第１導電型半導体材料膜４２５Ｚを形成する。次に、第１導電型半導体材料膜４２５Ｚ上にリフトオフ層４９５Ｚを形成する。
次に、半導体基板４１１の裏面側の一部において、リフトオフ層４９５Ｚ、第１導電型半導体材料膜４２５Ｚおよび真性半導体材料膜４２３Ｚを除去することにより、図９Ｂに示すように、真性半導体層４２３および第１導電型半導体層４２５の非形成領域を生じさせる。これにより、半導体基板４１１の裏面側の一部以外の他部において、真性半導体層４２３および第１導電型半導体層４２５が形成される。真性半導体層４２３および第１導電型半導体層４２５上には、リフトオフ層４９５が残ったままとなる。
次に、図９Ｃに示すように、リフトオフ層４９５および非形成領域上に、真性半導体材料膜（ａ－Ｓｉ）４３３Ｚおよび第２導電型半導体材料膜４３５Ｚを形成する。
次に、図９Ｄに示すように、リフトオフ層４９５を除去することにより、その上に積み重なる真性半導体材料膜４３３Ｚおよび第２導電型半導体材料膜４３５Ｚを除去し、真性半導体層４３３および第２導電型半導体層４３５を形成する。
【0070】
このような従来のリフトオフ技術を用いる半導体層パターンの形成方法では、第１導電型半導体層４２５と第２導電型半導体層４３５との境界において、第１導電型半導体層４２５と第２導電型半導体層４３５とが重なる領域が実質的に存在しない。
しかしながら、この方法では、第１導電型半導体層４２５と第２導電型半導体層４３５との間に真性半導体層４３３が残り、第１導電型半導体層４２５および第２導電型半導体層４３５によるキャリア回収効率が低下する。
しかしながら、この方法では、第１導電型半導体層４２５と第２導電型半導体層４３５との間に真性半導体層４３３が残り、第１導電型半導体層４２５および第２導電型半導体層４３５によるキャリア回収効率が低下する。
【0071】
これに対して、本変形例の太陽電池の製造方法によって製造された太陽電池１では、第１導電型半導体層２５と第２導電型半導体層３５との境界において、第１導電型半導体層２５と第２導電型半導体層３５とが重なる領域が実質的に存在せず、かつ、第１導電型半導体層２５および第２導電型半導体層３５の一部または全部が接する。これにより、第１導電型半導体層および第２導電型半導体層によるキャリア回収効率の低下が抑制される。
【0072】
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく種々の変形が可能である。例えば、上述した実施形態では、図３Ａに示すようにヘテロ接合型の太陽電池およびその製造方法を例示したが、本発明の特徴の第１導電型半導体層および第２導電型半導体層の形成方法は、ヘテロ接合型の太陽電池に限らず、ホモ接合型の太陽電池等の種々の太陽電池およびその製造方法に適用される。
【実施例】
【0073】
以下、実施例に基づいて本発明を具体的に説明するが、本発明は以下の実施例に限定されるものではない。
【0074】
【0075】
＜半導体基板＞
まず、半導体基板１１として、厚さ２００μｍの単結晶シリコン基板を採用した。単結晶シリコン基板の両面に異方性エッチングを行うことにより、両面にピラミッド型のテクスチャ構造が形成された半導体基板１１を得た。
まず、半導体基板１１として、厚さ２００μｍの単結晶シリコン基板を採用した。単結晶シリコン基板の両面に異方性エッチングを行うことにより、両面にピラミッド型のテクスチャ構造が形成された半導体基板１１を得た。
【0076】
＜真性半導体層形成＞
半導体基板１１をＣＶＤ装置へ導入し、半導体基板１１の受光面側に真性半導体層１３として非晶質シリコン（アモルファスシリコン：ａ－Ｓｉ）を８ｎｍの膜厚で製膜した。また、半導体基板１１の裏面側に真性半導体層２３の第１層２３ａとして非晶質シリコンを製膜し、その後、第１層２３ａ上に、真性半導体層２３の第２層２３ｂとして高希釈水素化シリコンを製膜した。真性半導体層２３の膜厚は８ｎｍとした。
非晶質シリコンの製膜条件は、基板温度１５０℃、圧力１２０Ｐａ、ＳｉＨ４／Ｈ２流量比３／１０、パワー密度０．０１１Ｗ／ｃｍ２であった。
高希釈水素化シリコンの製膜条件は、圧力１００Ｐａ、ＳｉＨ４／Ｈ２流量比１／５００、パワー密度０．５Ｗ／ｃｍ２であった。
半導体基板１１をＣＶＤ装置へ導入し、半導体基板１１の受光面側に真性半導体層１３として非晶質シリコン（アモルファスシリコン：ａ－Ｓｉ）を８ｎｍの膜厚で製膜した。また、半導体基板１１の裏面側に真性半導体層２３の第１層２３ａとして非晶質シリコンを製膜し、その後、第１層２３ａ上に、真性半導体層２３の第２層２３ｂとして高希釈水素化シリコンを製膜した。真性半導体層２３の膜厚は８ｎｍとした。
非晶質シリコンの製膜条件は、基板温度１５０℃、圧力１２０Ｐａ、ＳｉＨ４／Ｈ２流量比３／１０、パワー密度０．０１１Ｗ／ｃｍ２であった。
高希釈水素化シリコンの製膜条件は、圧力１００Ｐａ、ＳｉＨ４／Ｈ２流量比１／５００、パワー密度０．５Ｗ／ｃｍ２であった。
【0077】
＜第１導電型半導体層形成＞
ＣＶＤ装置において、半導体基板１１の裏面側の真性半導体層２３上に、第１導電型半導体材料膜２５Ｚとして、ｐ型水素化非晶質シリコンを１０ｎｍの膜厚で製膜した。ｐ型水素化非晶質シリコンの製膜条件は、基板温度１５０℃、圧力６０Ｐａ、ＳｉＨ４／Ｂ２Ｈ６流量比１／３、パワー密度０．０１Ｗ／ｃｍ２であった。なお、Ｂ２Ｈ６ガス流量は、Ｂ２Ｈ６がＨ２により５０００ｐｐｍまで希釈された希釈ガスの流量である。
ＣＶＤ装置において、半導体基板１１の裏面側の真性半導体層２３上に、第１導電型半導体材料膜２５Ｚとして、ｐ型水素化非晶質シリコンを１０ｎｍの膜厚で製膜した。ｐ型水素化非晶質シリコンの製膜条件は、基板温度１５０℃、圧力６０Ｐａ、ＳｉＨ４／Ｂ２Ｈ６流量比１／３、パワー密度０．０１Ｗ／ｃｍ２であった。なお、Ｂ２Ｈ６ガス流量は、Ｂ２Ｈ６がＨ２により５０００ｐｐｍまで希釈された希釈ガスの流量である。
【0078】
次に、半導体基板１１の裏面側の第１導電型半導体材料膜２５Ｚ上にマスク９０を配置した。
次に、マスク９０の開口部に対応する第１導電型半導体材料膜２５Ｚを、水素プラズマエッチングにより除去し、第１導電型半導体層２５を形成した。水素プラズマエッチングの条件は、基板温度１５０℃、圧力１００Ｐａ、ＳｉＨ４／Ｈ２流量比１／１０００、パワー密度が０．１Ｗ／ｃｍ２であった。
次に、マスク９０の開口部に対応する第１導電型半導体材料膜２５Ｚを、水素プラズマエッチングにより除去し、第１導電型半導体層２５を形成した。水素プラズマエッチングの条件は、基板温度１５０℃、圧力１００Ｐａ、ＳｉＨ４／Ｈ２流量比１／１０００、パワー密度が０．１Ｗ／ｃｍ２であった。
【0079】
＜第２導電型半導体層形成＞
ＣＶＤ装置において、マスク９０をそのまま用いて、マスク９０の開口部に対応する真性半導体層２３の第２層２３ｂ上に、第２導電型半導体層３５として、ｎ型水素化非晶質シリコンを１０ｎｍの膜厚で製膜した。ｎ型水素化非晶質シリコンの製膜条件は、基板温度１５０℃または１８０℃、圧力６０Ｐａ、ＳｉＨ４／ＰＨ３流量比１／２、パワー密度０．０１Ｗ／ｃｍ２であった。なお、ＰＨ３ガス流量は、ＰＨ３がＨ２により５０００ｐｐｍまで希釈された希釈ガスの流量である。
ＣＶＤ装置において、マスク９０をそのまま用いて、マスク９０の開口部に対応する真性半導体層２３の第２層２３ｂ上に、第２導電型半導体層３５として、ｎ型水素化非晶質シリコンを１０ｎｍの膜厚で製膜した。ｎ型水素化非晶質シリコンの製膜条件は、基板温度１５０℃または１８０℃、圧力６０Ｐａ、ＳｉＨ４／ＰＨ３流量比１／２、パワー密度０．０１Ｗ／ｃｍ２であった。なお、ＰＨ３ガス流量は、ＰＨ３がＨ２により５０００ｐｐｍまで希釈された希釈ガスの流量である。
【0080】
＜電極層形成＞
マグネトロンスパッタリング装置を用いて、半導体基板１１の裏面側の第１導電型半導体層２５および第２導電型半導体層３５上に、透明電極材料膜として透明導電性酸化物を１００ｎｍの膜厚で製膜した。透明導電性酸化物の製膜では、酸化スズを１０重量％含有した酸化インジウム（ＩＴＯ）をターゲットとして使用し、装置のチャンバー内に、アルゴンと酸素との混合ガスを導入させて、そのチャンバー内の圧力を０．６Ｐａとなるように設定した。なお、アルゴンと酸素との混合比率は、抵抗率が最も低くなる条件（いわゆる、ボトム条件）とした。また、透明導電性酸化物の製膜では、直流電源を用いて、０．４Ｗ／ｃｍ２の電力密度で、製膜を行った。
次に、フォトリソグラフィ法により、第１導電型半導体層２５および第２導電型半導体層３５上の透明導電材料膜のみが残るようにエッチングを行い、透明電極層２８および透明電極層３８を形成した。このように、透明電極層２８と透明電極層３８とが離間することにより、これらの透明電極層の間での導通が防止される。
マグネトロンスパッタリング装置を用いて、半導体基板１１の裏面側の第１導電型半導体層２５および第２導電型半導体層３５上に、透明電極材料膜として透明導電性酸化物を１００ｎｍの膜厚で製膜した。透明導電性酸化物の製膜では、酸化スズを１０重量％含有した酸化インジウム（ＩＴＯ）をターゲットとして使用し、装置のチャンバー内に、アルゴンと酸素との混合ガスを導入させて、そのチャンバー内の圧力を０．６Ｐａとなるように設定した。なお、アルゴンと酸素との混合比率は、抵抗率が最も低くなる条件（いわゆる、ボトム条件）とした。また、透明導電性酸化物の製膜では、直流電源を用いて、０．４Ｗ／ｃｍ２の電力密度で、製膜を行った。
次に、フォトリソグラフィ法により、第１導電型半導体層２５および第２導電型半導体層３５上の透明導電材料膜のみが残るようにエッチングを行い、透明電極層２８および透明電極層３８を形成した。このように、透明電極層２８と透明電極層３８とが離間することにより、これらの透明電極層の間での導通が防止される。
【0081】
次に、透明電極層２８および透明電極層３８上に、Ａｇペースト（藤倉化成製 ドータイトＦＡ－３３３）をスクリーン印刷により塗布して、１５０℃のオーブンで６０分間、加熱処理して、金属電極層２９および金属電極層３９を形成した。透明電極層２８と金属電極層２９が第１電極層２７を構成し、透明電極層３８と金属電極層３９とが第２電極層３７を構成する。
【0082】
（実施例２）
真性半導体層２３の第２層２３ｂの材料として、高希釈水素化シリコンに代えて水素化酸化シリコンを用いた点を除いて、実施例１と同様にして太陽電池１を作製した。
真性半導体層２３の第２層２３ｂの材料として、高希釈水素化シリコンに代えて水素化酸化シリコンを用いた点を除いて、実施例１と同様にして太陽電池１を作製した。
【0083】
（実施例３）
真性半導体層２３として非晶質シリコンを膜厚８ｎｍの１層で製膜した点を除いて、実施例１と同様にして太陽電池１を作製した。
真性半導体層２３として非晶質シリコンを膜厚８ｎｍの１層で製膜した点を除いて、実施例１と同様にして太陽電池１を作製した。
【0084】
以上のように作製した実施例１～３の太陽電池の性能特性として、開放電圧Ｖｏｃ、短絡電流Ｉｓｃ、曲線因子ＦＦ、および変換効率Ｅｆｆをシミュレーションした。このシミュレーションでは、ソーラーシミュレータを用い、ＡＭ（エアマス）１．５の基準太陽光を、１００ｍＷ／ｃｍ２の光量で照射した。
その結果を表１に示す。表１では、実施例１のＶｏｃ、Ｉｓｃ、ＦＦ、Ｅｆｆの結果を１．００とした場合の相対比率で実施例２および３の結果を示した。
また、それぞれの薄膜のエッチングレートの相対値（真性半導体の水素化非晶質シリコンを１としている）を表２に記している。薄膜は、ポリッシュシリコン基板上に製膜され、例えば分光エリプソメトリー法により膜厚を測定することによって得られた。
その結果を表１に示す。表１では、実施例１のＶｏｃ、Ｉｓｃ、ＦＦ、Ｅｆｆの結果を１．００とした場合の相対比率で実施例２および３の結果を示した。
また、それぞれの薄膜のエッチングレートの相対値（真性半導体の水素化非晶質シリコンを１としている）を表２に記している。薄膜は、ポリッシュシリコン基板上に製膜され、例えば分光エリプソメトリー法により膜厚を測定することによって得られた。
【表1】
【表2】
【0085】
表２によれば、真性導体層の材料である、非晶質シリコン、高希釈水素化シリコン、および水素化酸化シリコンは、第１導電型半導体よりエッチングレートが遅い。表１によれば、真性半導体層２３が非晶質シリコンの１層である実施例３と比較して、真性半導体層２３が非晶質シリコン／高希釈水素化シリコンの２層である実施例１、および、真性半導体層２３が非晶質シリコン／高希釈水素化酸化シリコンの２層である実施例２の性能が高いことがわかった。
これは、プラズマエッチングにおいて均一性が劣っていても、高希釈水素化シリコン層または水素化酸化シリコンを用いることでエッチングが緩やかになるため、部分的にパッシベーション層が失われることを防ぐことができたためと考えられる。
これは、プラズマエッチングにおいて均一性が劣っていても、高希釈水素化シリコン層または水素化酸化シリコンを用いることでエッチングが緩やかになるため、部分的にパッシベーション層が失われることを防ぐことができたためと考えられる。
【符号の説明】
【0086】
１ 太陽電池
２ 配線部材
３ 受光面保護部材
４ 裏面保護部材
５ 封止材
７ 第１導電型領域
７ｂ，８ｂ バスバー部
７ｆ，８ｆ フィンガー部
８ 第２導電型領域
１１，１１１，２１１，３１１，４１１ 半導体基板
１３，２３，３３，１１３，１２３，１３３，２１３，２２３，２３３，３１３，３２３，３３３，４１３，４２３，４３３ 真性半導体層
２３ａ 第１層
２３ｂ 第２層
１５ 反射防止層
２５，１２５，２２５，３２５，４２５ 第１導電型半導体層
２７ 第１電極層
２８，３８ 透明電極層
２９，３９ 金属電極層
３５，１３５，２３５，３３５，４３５ 第２導電型半導体層
３７ 第２電極層
９０，９５，１９０，１９３，２９０，２９３，３９０，４９５ マスク
１００ 太陽電池モジュール
２ 配線部材
３ 受光面保護部材
４ 裏面保護部材
５ 封止材
７ 第１導電型領域
７ｂ，８ｂ バスバー部
７ｆ，８ｆ フィンガー部
８ 第２導電型領域
１１，１１１，２１１，３１１，４１１ 半導体基板
１３，２３，３３，１１３，１２３，１３３，２１３，２２３，２３３，３１３，３２３，３３３，４１３，４２３，４３３ 真性半導体層
２３ａ 第１層
２３ｂ 第２層
１５ 反射防止層
２５，１２５，２２５，３２５，４２５ 第１導電型半導体層
２７ 第１電極層
２８，３８ 透明電極層
２９，３９ 金属電極層
３５，１３５，２３５，３３５，４３５ 第２導電型半導体層
３７ 第２電極層
９０，９５，１９０，１９３，２９０，２９３，３９０，４９５ マスク
１００ 太陽電池モジュール
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図5A】
【図5B】
【図5C】
【図5D】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図8C】
【図8D】
【図9A】
【図9B】
【図9C】
【図9D】
【図10】