特許 7221343 ガラス媒体に埋め込まれた受動デバイス構造及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-02-03

(45)【発行日】2023-02-13

(54)【発明の名称】ガラス媒体に埋め込まれた受動デバイス構造及びその製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20230206BHJP

   H05K 1/03 20060101ALI20230206BHJP

   H05K 3/46 20060101ALI20230206BHJP

   H05K 1/16 20060101ALI20230206BHJP

   H01G 4/33 20060101ALI20230206BHJP

   H01G 4/30 20060101ALI20230206BHJP

【ＦＩ】

H01L23/12 B

H05K1/03 610B

H05K3/46 Q

H05K1/16 B

H05K1/16 D

H01G4/33 102

H01G4/30 540

【請求項の数】 19

(21)【出願番号】P 2021126863

(22)【出願日】2021-08-02

(65)【公開番号】P2022032990

(43)【公開日】2022-02-25

【審査請求日】2021-08-02

(31)【優先権主張番号】202010819722.5

(32)【優先日】2020-08-14

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】521133551

【氏名又は名称】ズハイ アクセス セミコンダクター シーオー．，エルティーディー

【氏名又は名称原語表記】Ｚｈｕｈａｉ Ａｃｃｅｓｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．， Ｌｔｄ

(74)【代理人】

【識別番号】100088904

【弁理士】

【氏名又は名称】庄司 隆

(74)【代理人】

【識別番号】100124453

【弁理士】

【氏名又は名称】資延 由利子

(74)【代理人】

【識別番号】100135208

【弁理士】

【氏名又は名称】大杉 卓也

(74)【代理人】

【識別番号】100163544

【弁理士】

【氏名又は名称】平田 緑

(74)【代理人】

【識別番号】100183656

【弁理士】

【氏名又は名称】庄司 晃

(72)【発明者】

【氏名】チェン ケンメイ

(72)【発明者】

【氏名】ホン イエージー

(72)【発明者】

【氏名】フアン ベンキア

(72)【発明者】

【氏名】フェン レイ

【審査官】正山 旭

(56)【参考文献】

【文献】特開２００８－２５８６２５（ＪＰ，Ａ）

【文献】特開２０１５－０３５５６９（ＪＰ，Ａ）

【文献】特開２０１１－１９２８５３（ＪＰ，Ａ）

【文献】特開２０１８－１０７４１９（ＪＰ，Ａ）

【文献】国際公開第２０１９／２３５６１７（ＷＯ，Ａ１）

【文献】米国特許出願公開第２００８／０２４７１１６（ＵＳ，Ａ１）

【文献】韓国公開特許第１０－２０１５－０１２６７６７（ＫＲ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／１２

Ｈ０５Ｋ １／０３

Ｈ０５Ｋ ３／４６

Ｈ０５Ｋ １／１６

Ｈ０１Ｇ ４／３３

Ｈ０１Ｇ ４／３０

(57)【特許請求の範囲】

【請求項1】

ガラス基板と前記ガラス基板に埋め込まれた少なくとも1つのコンデンサとを含み、前記コンデンサが上電極、誘電体層及び下電極を含み、前記ガラス基板の上面にキャビティが開設され、前記誘電体層が前記キャビティの表面を被覆するとともに、前記誘電体層の面積が前記キャビティの面積よりも大きく、前記上電極が前記誘電体層に設けられ、前記誘電体層の下方に前記誘電体層に接触する金属ビア柱が形成され、前記ガラス基板の下面に前記下電極が形成され、前記下電極がガラス基板を貫通する前記金属ビア柱と導通接続され、前記上電極の面積は、前記誘電体層の面積よりも大きい、
ガラス媒体に埋め込まれた受動デバイス構造。

【請求項2】

前記下電極の面積は、前記キャビティの面積に等しい、
請求項1に記載の受動デバイス構造。

【請求項3】

前記誘電体層は、Ta₂O₅、TiO₂、BaO₄SrTi及びAl₂O₃を含む群から選択される、
請求項1に記載の受動デバイス構造。

【請求項4】

前記上電極と前記下電極は、銅層を含む、
請求項1に記載の受動デバイス構造。

【請求項5】

前記金属ビア柱は、銅ビア柱を含む、
請求項1に記載の受動デバイス構造。

【請求項6】

前記ガラス基板の上下面に、第1の線路層と第2の線路層とがそれぞれ形成されている、
請求項1に記載の受動デバイス構造。

【請求項7】

前記受動デバイス構造は、前記ガラス基板に埋め込まれた少なくとも1つのインダクタをさらに含む、
請求項6に記載の受動デバイス構造。

【請求項8】

前記少なくとも1つのインダクタは、前記ガラス基板内に埋め込まれた環状の銅柱を含む、
請求項7に記載の受動デバイス構造。

【請求項9】

前記少なくとも1つのコンデンサと前記少なくとも1つのインダクタとは、前記第1の線路層及び/又は第2の線路層を介して相互接続される、
請求項8に記載の受動デバイス構造。

【請求項10】

A、ガラス基板の上面にキャビティを形成するステップと、
B、誘電体層が前記キャビティを完全に被覆するように、前記キャビティに前記誘電体層を施すステップと、
C、前記ガラス基板の上面と前記誘電体層に第1のシード層を形成するステップと、
D、前記第1のシード層に、前記誘電体層の上方にある上電極を含む第1の線路層を形成するステップと、
E、前記ガラス基板の下面に穴を開けるステップと、
F、前記ガラス基板の下面に銅めっきして、前記穴を充填する銅ビア柱と、前記銅ビア柱の下方にある、前記銅ビア柱と導通される下電極を含む第2の線路層を形成するステップと、を含む、
ガラス媒体に埋め込まれた受動デバイス構造の製造方法。

【請求項11】

前記ステップAは、
a1、前記ガラス基板の上面に第1のフォトレジスト層を施すステップと、
a2、前記第1のフォトレジスト層をパターン化してキャビティパターンを形成するステップと、
a3、前記キャビティパターンをエッチングして、前記ガラス基板にキャビティを形成するステップと、
a4、前記第1のフォトレジスト層を除去するステップと、をさらに含む、
請求項10に記載の方法。

【請求項12】

前記ステップAは、
a5、前記第1のフォトレジスト層を除去するステップの後で、レーザ誘導深堀エッチング技術を用いて前記ガラス基板を穴開けし、エッチング案内穴を形成するステップ、をさらに含む、
請求項11に記載の方法。

【請求項13】

前記ステップBは、
b1、前記ガラス基板の上面に前記誘電体層をスパッタリングするステップと、
b2、前記誘電体層に薄銅層を施すステップと、
b3、前記薄銅層における所定位置でエッチングストッパ層を形成するステップと、
b4、前記薄銅層と前記誘電体層をエッチングするステップと、
b5、前記エッチングストッパ層を除去するステップと、をさらに含む、
請求項10に記載の方法。

【請求項14】

ステップb3は、
前記薄銅層に第2のフォトレジスト層を施し、露光現像により前記エッチングストッパ層を形成するステップ、をさらに含む、
請求項13に記載の方法。

【請求項15】

ステップDは、
d1、前記第1のシード層に第3のフォトレジスト層を施し、露光現像により第1のパターンを形成するステップと、
d2、前記第1のパターンに電気めっきして第1の線路層を形成するステップと、
d3、前記第3のフォトレジスト層を除去するステップと、
d4、前記第1のシード層をエッチングするステップと、を含む、
請求項10に記載の方法。

【請求項16】

ステップEは、
e1、前記ガラス基板の上面に保護層を施すステップと、
e2、前記エッチング案内穴をエッチングして穴を形成し、前記ガラス基板の下方で前記誘電体層を露出させるステップと、をさらに含む、
請求項12に記載の方法。

【請求項17】

ステップFは、
f1、前記ガラス基板の上面に保護層を施すステップと、
f2、前記ガラス基板の下面に第2のシード層を施すステップと、
f3、前記第2のシード層に第4のフォトレジスト層を施し、露光現像により第2のパターンを形成するステップと、
f4、前記第2のパターンに電気めっきして、銅ビア柱と導通される下電極を含む第2の線路層と前記穴を充填する前記銅ビア柱とを形成するステップ、
f5、前記第4のフォトレジスト層と前記保護層を除去するステップと、をさらに含む、
請求項10に記載の方法。

【請求項18】

前記誘電体層は、五酸化タンタルを含む、
請求項10に記載の方法。

【請求項19】

ステップFは、
前記ガラス基板の穴に銅を電気めっきして、前記第1の線路層及び/又は第2の線路層を接続するインダクタを形成することさらに含む、
請求項10に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、デバイスパッケージに関するものであり、具体的に低損失で低遅延のガラス媒体に埋め込まれた受動デバイス構造及びその製造方法に関するするものである。

【背景技術】

【0002】

電子産業の繁栄に伴い、電子製品も多機能化、微細化、高性能化の時代に入ってきた。ますます多くの高密度、多機能及び小型化の要求によりパッケージと基板に新たなチャレンジをもたらし、埋め込み型パッケージ技術を含む、多くの新しいパッケージ技術が時の勢いに乗って生まれていく。

【0003】

埋め込め型パッケージ技術は、抵抗、コンデンサ、インダクタなどの受動デバイス、ひいてはICなどの能動デバイスをパッケージ基板の内部に埋め込むことで、素子相互間の線路長を短縮し、電気特性を改善でき、さらに有効なプリント回路基板のパッケージ面積を高め、大量のプリント回路基板の表面の溶接点を減少させることができることによって、パッケージの信頼性を高めるとともに、コストを低減することができ、非常に理想的な高密度パッケージ技術である。

【0004】

中国特許公報のCN103985698Bには、複合電子構造が開示されており、ポリマーマトリクス内に埋め込まれた少なくとも1つのコンデンサと少なくとも1つのコンデンサとは、直立したビア柱を介して結合接続され、埋め込み型フィルタ構造を図った。

【0005】

しかし、上記の構造には下記の欠点がある。1）コンデンサとインダクタが垂直方向の異なる積層に分布することで、部品のサイズの小型化が規制されてしまい、2）コンデンサとインダクタは、一般的なポリマーマトリクスに埋め込まれており、ポリマーマトリクスは、極めて低い誘電率Dkと誘電損失Dfを有することが困難であるため、信号損失が大きく、電気信号の伝送遅延時間が長いという問題があり、高周波製品への応用には適しておらず、3）薄膜コンデンサとして、このような従来のコンデンサ構造は、誘電体層が薄いため、過酷な動作環境下で破損しやすく、ひいては上下電極間でイオンマイグレーションが発生することで短絡してしまい、使用寿命や信頼性が低く、4）製造工程は、コンデンサとインダクタが埋め込まれた絶縁層を形成するようにポリマー誘電体を繰り返しラミネートする必要があり、工程が複雑で、フローが煩雑で、コストが高い。

【0006】

従って、現在、高周波用途の電子、通信などの産業に応用するために、低損失、低遅延、小体積、高密度を有する受動デバイス埋め込み構造が強く求められている。

【先行技術文献】

【特許文献】

【0007】

【文献】CN103985698B号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、従来技術の技術的欠陥を克服するために、ガラス媒体に埋め込まれた受動デバイス構造及びその製造方法を提供することを一つの目的とする。

【課題を解決するための手段】

【0009】

本発明の第1の態様は、ガラス基板と前記ガラス基板に埋め込まれた少なくとも1つのコンデンサとを含み、前記コンデンサが上電極、誘電体層及び下電極を含み、前記ガラス基板の上面にキャビティが開設され、前記誘電体層が前記キャビティの表面を被覆するとともに、前記誘電体層の面積が前記キャビティの面積よりも大きく、前記上電極が前記誘電体層に設けられ、前記誘電体層が前記ガラス基板を貫通する金属ビア柱を介して前記下電極と導通接続される、ガラス媒体に埋め込まれた受動デバイス構造を提供する。

【0010】

好ましくは、前記上電極の面積は、前記誘電体層の面積よりも大きい。好ましくは、前記下電極の面積は、前記誘電体層の面積に等しい。

【0011】

ある実施の形態において、前記誘電体層は、Ta₂O₅、TiO₂、BaO₄SrTi及びAl₂O₃を含む群から選択されるが、これに限定されない。

【0012】

ある実施の形態において、前記上電極と前記下電極は、銅層を含むが、これに限定されず、例えば、アルミニウム、銀、金、チタン、白金等の金属層を含んでもよい。
好ましくは、前記金属ビア柱は、銅ビア柱を含む。

【0013】

ある実施の形態において、前記ガラス基板の上下面に、第1の線路層と第2の線路層とがそれぞれ形成されている。好ましくは、前記第1の線路層と前記第2の線路層は、前記ガラス基板を貫通する銅ビア柱を介して連通する。

【0014】

ある実施の形態において、前記パッケージ構造は、前記ガラス基板に埋め込まれた少なくとも1つのインダクタをさらに含む。好ましくは、前記少なくとも1つのインダクタは、前記ガラス基板内に埋め込まれた環状の銅柱を含む。好ましくは、前記少なくとも1つのコンデンサと前記少なくとも1つのインダクタとは、前記第1の線路層及び/又は前記第2の線路層を介して相互接続される。

【0015】

本発明の第2の態様は、
A、ガラス基板の上面にキャビティを形成するステップと、
B、前記誘電体層が前記キャビティを完全に被覆するように、前記キャビティに誘電体層を施すステップと、
C、前記ガラス基板の上面と前記誘電体層に第1のシード層を形成するステップと、
D、前記第1のシード層に、前記誘電体層の上方にある上電極を含む第1の線路層を形成するステップと、
E、前記ガラス基板の下面に穴を開けるステップと、
F、前記ガラス基板の下面に銅めっきして、前記穴を充填する銅ビア柱と、前記銅ビア柱の下方にある、前記銅ビア柱と導通される下電極を含む第2の線路層を形成するステップと、を含む、
ガラス媒体に埋め込まれた受動デバイス構造の製造方法を提供する。

【0016】

ある実施の形態において、前記ステップAは、
a1、前記ガラス基板の上面に第1のフォトレジスト層を施すステップと、
a2、前記第1のフォトレジスト層をパターン化してキャビティパターンを形成するステップと、
a3、前記キャビティパターンをエッチングして、前記ガラス基板にキャビティを形成するステップと、
a4、前記第1のフォトレジスト層を除去するステップと、
をさらに含む。

【0017】

好ましくは、前記ステップAは、
a5、前記第1のフォトレジスト層を除去するステップの後で、前記ガラス基板に対してレーザで穴開けし、エッチング案内穴を形成するステップをさらに含む。
ある実施の形態において、前記ステップBは、
b1、前記ガラス基板の上面に前記誘電体層をスパッタリングするステップと、
b2、前記誘電体層に薄銅層を施すステップと、
b3、前記薄銅層における所定位置でエッチングストッパ層を形成するステップと、
b4、前記薄銅層と前記誘電体層をエッチングするステップと、
b5、前記エッチングストッパ層を除去するステップと、
をさらに含む。

【0018】

好ましくは、ステップb3は、前記薄銅層に第2のフォトレジスト層を施し、露光現像により前記エッチングストッパ層を形成するステップをさらに含む。

【0019】

ある実施の形態において、ステップDは、
d1、前記第1のシード層に第3のフォトレジスト層を施し、露光現像により第1のパターンを形成するステップと、
d2、前記第1の線路層パターンに電気めっきして第1の線路層を形成するステップと、
d3、前記第3のフォトレジスト層を除去するステップと、
d4、前記第1のシード層をエッチングするステップと、
を含む。

【0020】

ある実施の形態において、ステップEは、
e1、前記ガラス基板の上面に保護層を施すステップと、
e2、前記エッチング案内穴をエッチングして穴を形成し、前記ガラス基板の下方で前記誘電体層を露出させるステップと、
をさらに含む。

【0021】

ある実施の形態において、ステップFは、
f1、前記ガラス基板の上面に保護層を施すステップと、
f2、前記ガラス基板の下面に第2のシード層を施すステップと、
f3、前記第2のシード層に第4のフォトレジスト層を施し、露光現像により第2のパターンを形成するステップと、
f4、前記第2の線路層パターンに電気めっきして、銅ビア柱と導通される下電極を含む第2の線路層と前記穴を充填する前記銅ビア柱とを形成するステップ、
f5、前記第4のフォトレジスト層と前記保護層を除去するステップと、
をさらに含む。

【0022】

好ましくは、前記誘電体層は、Ta₂O₅、TiO₂、BaO₄SrTi及びAl₂O₃を含む群から選択されるが、これに限定されない。

【0023】

ある実施の形態において、ステップFは、前記ガラス基板の穴に銅を電気めっきして、少なくとも1つのインダクタを形成するステップをさらに含み、前記少なくとも1つのコンデンサと前記少なくとも1つのインダクタとは、前記第1の線路層及び/又は前記第2の線路層を介して相互接続される。

【図面の簡単な説明】

【0024】

本発明をよりよく理解し、本発明の実施の形態を示すために、以下、単に例を挙げて図面を参照する。
具体的に図面を参照して、強調しなければならないのは、特定の図面が単なる例示であり、本発明の好ましい実施の形態を模式的に検討する目的であり、かつ、本発明の原理と概念を説明するには、最も役に立つとともに、最も理解しやすい図面と思われるという理由で図面を提供するものである。これについては、本発明の構造の詳細を、本発明の基本的な理解に必要な詳細レベルを超えて図示しようとはしなかった。図面において、

【0025】

【図1】一実施の形態に基づくガラス媒体に埋め込まれた受動デバイス構造の側視概略図である。

【図2-1】図2(a)から (u)は、図1の受動デバイス構造の製造ステップによる中間構造を模式的に示す模式図である。

【図2-2】同上

【図2-3】同上

【図2-4】同上

【図2-5】同上

【図2-6】同上

【図2-7】同上

【図2-8】同上

【符号の説明】

【0026】

100：ガラス媒体に埋め込まれた受動デバイス埋め込み構造
110：ガラス基板
112：キャビティ
114：ガラス段差
120：コンデンサ
121：上電極
122：誘電体層
123：下電極
124：銅層
126：シード層
128：シード層
130：金属ビア柱
130：銅ビア柱
132：貫通孔
140：導通銅柱
140：銅柱
141：第1の線路層
143：第2の線路層
145：第1のパターン
146：第2のパターン
150：インダクタ
152：コア体
154：環状の銅柱
154：銅柱
170：ドライフィルム
170：フォトレジスト層
171：フォトレジスト層
172：フォトレジスト層
173：フォトレジスト層
173：フォトレジスト層（ドライフィルム）
180：保護層
180：保護層（保護ドライフィルム）
190：ソルダーレジスト層
192：金属保護層

【発明を実施するための形態】

【0027】

本発明の目的、技術的手段、及びメリットをさらに明確かつ明白に説明するために、以下において具体的な実施の形態を組合せて図面を参照して、本発明をさらに詳しく説明する。

【0028】

なお、本文で使用される「第1の」と「第2の」の表現は、名称が同一であって、異なる2つの実体または異なる2つのパラメータを区別するためのものであり、これによりわかるように、「第1の」「第2の」は、本発明の実施の形態を限定するものと理解されるべきではなく、記載しやすいためのものに過ぎない。また、表現を明確にするために、「上」と「下」という用語は、全て図中に示す方位で記載される。

【0029】

図1を参照して、一実施の形態に基づくガラス媒体に埋め込まれた受動デバイス埋め込み構造100の側視図を示す。図1に示すように、埋め込み構造100は、ガラス基板110とガラス基板110に埋め込まれた少なくとも1つのコンデンサ120とを含み、コンデンサ120が上電極121、誘電体層122及び下電極123を含む。ガラス基板110の上面にキャビティ112が開設され、誘電体層122がキャビティ112の表面を被覆するとともに、誘電体層122の面積がキャビティ112の面積よりも大きくなることによって、誘電体層がキャビティ112を完全に被覆するとともに、これによりキャビティ112のエッジでガラス段差114が形成される。誘電体層122に上電極121が形成され、誘電体層122の下方に誘電体層122に接触する金属ビア柱130が形成され、ガラス基板110の下面に下電極123が形成され、下電極123がガラス基板110を貫通する金属ビア柱130と導通接続される。

【0030】

構造的にガラスのキャビティ112を選択する理由は、ガラスのキャビティ112を用いてコンデンサ120の誘電体層122を作製することによって、金属電極が誘電体層122のエッジに沿ってイオンマイグレーションするのを防止することができるということである。ガラス段差構造の存在により、コンデンサの上下電極間でのイオンマイグレーションを阻止可能であり、コンデンサの信頼性が向上した。

【0031】

好ましくは、上電極121の面積は、誘電体層122の面積よりも大きく、下電極123の面積は、誘電体層122の面積よりも小さく、下電極123の面積は、キャビティ112の面積に等しいことが好ましく、これにより、下電極123を完全にキャビティ112に対応付けさせる。
誘電体層122は、例えば、Ta₂O₅、TiO₂、BaO₄SrTi又はAl₂O₃などのセラミック誘電体でもよい。

【0032】

上電極121と下電極123は、銅層でもよく、例えば、アルミニウム、銀、金、チタン、白金等の金属層を含んでもよい。

【0033】

好ましくは、金属ビア柱130は、銅ビア柱である。

【0034】

好ましくは、ガラス基板110の上下面に、第1の線路層141と第2の線路層143とが形成されることができる。好ましくは、第1の線路層141と第2の線路層143は、ガラス基板110を貫通する銅柱140を介して導通接続される。

【0035】

好ましくは、上電極121と第1の線路層141とは、同一層に形成され、下電極123と第2の線路層143とは、同一層に形成される。つまり、上電極121と下電極123は、相互接続される回路を形成するように、それぞれ第1の線路層141と第2の線路層143に含まれることができる。

【0036】

好ましくは、埋め込み構造100は、ガラス基板110に埋め込まれた少なくとも1つのインダクタ150をさらに含むことができる。少なくとも1つのインダクタ150は、ガラス基板110内に埋め込まれた環状の銅柱154を含むことができる。例えば、インダクタ150は、ガラス基板110をエッチングすることで形成されたコア体152と、コア体152を囲繞する環状の銅柱154とを含むことができる。好ましくは、少なくとも1つのコンデンサ120と少なくとも1つのインダクタ150とは、例えばフィルタの機能を図るように、第1の線路層141及び/又は第2の線路層143を介して相互接続される。

【0037】

当該埋め込み構造100は、複数層相互接続構造を形成し、パッケージオンパッケージ（PoP）の構造を形成するように、増層し続けて付加線路層を重ねて構築することができる。
図2(a)～2(n)は、図1の埋め込み構造100の製造方法のステップによる中間構造の模式図を示す。

【0038】

図2(a)を参照して、ガラス基板110から絶縁層として開始する。これにより、本発明は、ガラス基板110を開始絶縁層として直接利用することにより、従来の技術でフレームを用いて又は犠牲キャリアにデバイスを埋め込む絶縁層を構築するステップを大幅に簡略化することができる。また、ガラス媒体は、極めて低い誘電率Dkと誘電損失Dfを有するため、埋め込まれたコンデンサとインダクタなどの受動デバイスの信号損失と信号遅延を著しく改善することができ、特に高周波信号製品への応用に適している。

【0039】

図2(b) を参照して、ガラス基板110の上下面にフォトレジスト層170を施し、例えば、ドライフィルムを貼り付け、露光現像によりガラス基板110の上面にパターンを形成してウィンドウを開ける。

【0040】

図2(c) を参照して、上下面のドライフィルムによる保護で、ガラス基板110をエッチングして、ガラスキャビティ（cavity）112を形成する。その後、フィルム除去を行い、上下面におけるドライフィルム170を除去する。

【0041】

ガラス基板110は、通常厚さが50-500ミクロンの薄片ガラスであり、従来の工程の機械的切断とドリル方式で薄片ガラスを加工すると、通常、マイクロクラック及び内部応力の残存が発生し、これらの要因により、製品の品質低下、ひいては素子の故障を招く。特にガラス基材の脆性特性により、高孔径板厚比構造の加工が図り難くなったり、加工速度が遅すぎてコストがかかりすぎたりする。本発明は、レーザ誘導深堀エッチング技術（LIDE）を用いて2段階に分けてガラス基板に貫通孔を形成する。まず、設計パターンに合わせて加工ガラスを選択的にレーザ改質し、レーザにより被加工材料の厚さの範囲に亘る光化学特性を変化させ、次の工程で選択的な化学エッチングができるようにする。その後、ガラス基板を化学エッチングして、改質領域の被エッチング速度は、改質されていない材料より遥かに高いため、ガラス基板のエッチング槽内での時間を精密に制御することで、設計ニーズに合った構造サイズを作ることができる。

【0042】

図2(d) を参照して、レーザ誘導深堀エッチング技術（LIDE）の第1のステップを行い、ガラス基板110の所定の穴の位置で選択的なレーザ改質を行い、レーザ改質領域132を形成し、図中では縦の細線で示す。

【0043】

図2(e) を参照して、次に、ガラス基板110の上面及びキャビティ112に、例えば、五酸化タンタル層などの誘電体層122をスパッタリングする。

【0044】

図2(f) を参照して、誘電体層122に銅層124を1層堆積することによって、誘電体層122と金属層との付着力を向上させる。

【0045】

図2(g) を参照して、ガラス基板110の上下面にフォトレジスト層171を施し、例えば、ドライフィルムを貼り付けるとともに、上面でパターン転写を行い、露光現像によりキャビティ112に対応する位置でエッチングストッパ層を形成する。

【0046】

図2(h) を参照して、露出した銅層124をエッチングし、例えば、ウェットエッチングを用いることができる。

【0047】

図2(i) を参照して、露出した誘電体層122を除去する。

【0048】

図2(j) を参照して、フォトレジスト層171を剥離して除去し、ガラス基板110のキャビティ112における誘電体層122を取得する。

【0049】

続いて、図2(k) を参照して、ガラス基板110の上面にシード層126を作製する。シード層126は、チタン、ニッケル、バナジウム、銅、アルミニウム、タングステン、クロム、銀及び金の少なくとも1種を含むことができる。

【0050】

その後、図2(l) を参照して、ガラス基板110の上下面に、例えば、ドライフィルムを貼り付けるなど、フォトレジスト層172を施す。露光現像により、ガラス基板110の上面に第1のパターン145を形成する。下面のドライフィルムは、硬化してガラス基板110の下面を保護する。

【0051】

続いて、図2(m) を参照して、第1のパターン145に銅を電気めっきして、第1の線路層141を形成する。該ステップでは、第1の線路層141に含まれる上電極121を同時に形成する。上電極121が誘電体層122を被覆するとともに、通常、面積が誘電体層122の面積よりも大きい。

【0052】

その後、図2(n) を参照して、ガラス基板110の上下面におけるフォトレジスト層172を剥離して除去する。

【0053】

図2(o) を参照して、ガラス基板110の下面を加工する際に上面の第1の線路層141を保護するように、ガラス基板110の上面に、例えば、保護ドライフィルムでもよい保護層180を施す。

【0054】

図2(p) を参照して、レーザ誘導深堀エッチング技術（LIDE）の第2のステップを行い、ガラス基板110をガイドエッチングし、微細孔付きガラス基板（TGV）を形成する。通常、上面が保護されているガラス基板110をエッチング液中に侵入させるウェットエッチングを用いることができ、レーザで改質されたガラス領域は、エッチングされる速度が、未改質領域よりもはるかに高いため、改質領域でガラスエッチングを行うようにガイドされ、所定の貫通孔132を形成する。エッチングはドライエッチングを用いてもよく、例えば、誘導結合プラズマ（ICP）ドライエッチング技術を用いてエッチングを行うことができる。

【0055】

図2(q) を参照して、レーザ誘導深堀エッチングにより貫通孔132を形成した後で、ガラス基板110の下面にシード層128を施す。シード層128は、チタン、ニッケル、バナジウム、銅、アルミニウム、タングステン、クロム、銀及び金の少なくとも1種を含むことができる。シード層128は、ガラス基板110の下面だけでなく、貫通孔132の内面も被覆する。
図2(r) を参照して、シード層128に、例えば、ドライフィルムを貼り付けるなど、フォトレジスト層173を施す。露光現像によりガラス基板110の下面に第2のパターン146を形成する。

【0056】

その後、図2(s) を参照して、ガラス基板110の下面における第2のパターン146に線路の銅の電気めっきを行って、第2の線路層143を形成する。当該ステップでは、第2の線路層143に含まれる下電極123、及び貫通孔132を充填する銅ビア柱130を同時に形成する。下電極123の面積は、誘電体層122の面積に等しいことが好ましい。好ましくは、第1の線路層141と第2の線路層143とを導通接続する導通銅柱140をさらに同時に形成することができる。

【0057】

好ましくは、ガラス基板110に埋め込まれた少なくとも1つのインダクタ150をさらに同時に形成することができる。インダクタ150は、ガラス基板110でコア体152を囲繞する貫通孔をエッチング形成するとともに、当該貫通孔を充填してコア体152を囲繞する環状の銅柱154を形成することで、形成することができる。インダクタ150は、第1の線路層141及び/又は第2の線路層143を介して回路に接続することができ、これにより、コンデンサ120とインダクタ150からなるフィルタ機能を図ることができる。コンデンサとインダクタを埋め込み構造の同一水平積層内に作製できるため、信号伝送の経路を短縮し、寄生インダクタンスを低減すると同時に、容量インダクタンス構造のスペースを大幅に縮小し、将来の部品の小型化のニーズを満たすことができる。

【0058】

続いて、図2(t) を参照して、ガラス基板110の下面におけるフォトレジスト層（ドライフィルム）173を除去してから、露出したシード層128をエッチング除去する。最後に、ガラス基板110の上面における保護層（保護ドライフィルム）180を除去する。

【0059】

最後に、図2(u) を参照して、ガラス基板110の上下面でソルダーレジスト層190を施し、第1の線路層141と第2の線路層143で露出した金属ウィンドウを形成することができる。代替案として、さらにガラス基板110の第1の線路層141と第2の線路層143で続けて絶縁層をラミネートし、線路層を形成することで増層することによって、複数層の相互接続の埋め込み構造を取得することができる。また、さらに露出した金属ウィンドウに対して金属表面処理を行い、金属保護層192を形成することができ、例えば、線路層の金属表面の酸化を防止するために、有機はんだ付け性保存膜（OSP）又は無電解ニッケル/パラジウム/金めっき（ENEPIG）を含むことができる。

【0060】

ガラス基板110は、デバイスパッケージアレイを同時に形成するための大規模なパネルでもよく、プロセスの最後に、パネルパッケージアレイを分割して、個々のパッケージを得ることができる。分割や切断は、例えばレーザのような回転鋸刃や他の切断技術を用いて図ることができる。

【0061】

好ましい実施の形態の例によって、当業者は、本発明が従来技術の欠点を解決し、予想外の技術的効果を実現したことを認識することができる。

【0062】

本発明は、直接にガラス媒体をキャリア板と絶縁層とすることにより、従来の技術における、フレーム又はフレームレス方式を採用することによる例えば、コンデンサ、インダクタなどの受動デバイスを絶縁層に埋め込むフロー工程を大幅に簡略化し、工程コストを顕著に低減する。そして、本発明は、コンデンサとインダクタを同一の水平積層内に作製することができ、信号伝送経路を短縮し、寄生インダクタンスを低減すると同時に、容量インダクタンス構造のスペースを大幅に縮小し、将来の部品の小型化のニーズを満たす。また、本発明は、ガラスキャビティを用いてコンデンサの誘電体層を作製し、ガラス段差構造を利用してコンデンサ上下電極間のイオンマイグレーションを阻止し、コンデンサの信頼性を向上させた。最後に、コンデンサとインダクタはガラス媒体に埋め込まれ、ガラス媒体は、極めて低い誘電率Dkと誘電損失Dfを有しているため、信号損失と信号遅延を著しく改善することができ、特に高周波信号製品への応用に適している。

【0063】

当業者は、本発明が上記の具体的な図示と説明の内容に限らないことを意識する。そして、本発明の範囲は別紙の特許請求の範囲によって限定され、上記の各技術的特徴の組み合わせとサブ組み合わせ、およびその変化と改善を含めて、当業者は上記の説明を読んだ後、このような組み合わせ、変化と改善を予見し得る。

【図1】

【図2-1】

【図2-2】

【図2-3】

【図2-4】

【図2-5】

【図2-6】

【図2-7】

【図2-8】